CN101502002A - 无线通信装置及差错检测编码方法 - Google Patents

无线通信装置及差错检测编码方法 Download PDF

Info

Publication number
CN101502002A
CN101502002A CNA2007800288981A CN200780028898A CN101502002A CN 101502002 A CN101502002 A CN 101502002A CN A2007800288981 A CNA2007800288981 A CN A2007800288981A CN 200780028898 A CN200780028898 A CN 200780028898A CN 101502002 A CN101502002 A CN 101502002A
Authority
CN
China
Prior art keywords
coding
radio communication
error detection
communication device
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800288981A
Other languages
English (en)
Inventor
栗谦一
吉井勇
西尾昭彦
福冈将
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101502002A publication Critical patent/CN101502002A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H04L1/0073—Special arrangements for feedback channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy

Abstract

在LDPC(Low－Density Parity－Check，低密度奇偶校验)码用于纠错码时，能够抑制吞吐量下降并且高精度地进行差错检测的无线通信装置。在该无线通信装置中，CRC(Cyclic Redundancy Check，循环冗余校验)编码单元(101)基于LDPC码的校验矩阵的列权重，只对发送比特串的一部分比特进行CRC编码而生成CRC编码数据，LDPC编码单元(102)使用与CRC编码单元(101)进行CRC编码时使用的校验矩阵相同的校验矩阵，对CRC编码数据进行LDPC编码而生成LDPC编码数据。

Description

无线通信装置及差错检测编码方法
技术领域
本发明涉及无线通信装置及差错检测编码方法。
背景技术
随着第三代移动通信业务的开始，最近，已广泛地进行数据通信、视频通信等多媒体通信。因此，预计今后数据大小会进一步增大，对移动通信业务的数据速率的高速化要求会提高。
因此，在ITU-R(International Telecommunication Union RadioCommunication Sector，国际电信联盟无线电通信部门)内，为了在下行线路实现1Gbps的高速传输，正在探讨被称为IMT-Advanced(高级国际移动通信)的第四代移动通信系统。
作为用于实现这样的高速传输的纠错码，LDPC(Low-DensityParity-Check，低密度奇偶校验)码受到关注(参照非专利文献1)。若使用LDPC码作为纠错码，能够并行进行解码处理，因此LDPC码与需要串行地重复进行解码处理的Turbo(特播)码相比，能够使解码处理高速化。
另外，也在探讨能够通过一个编码器及一个解码器对应多个编码率的Rate-Compatible LDPC(码率兼容LDPC)码(参照非专利文献2)。
另一方面，在移动通信中使用ARQ(Automatic Repeat reQuest，自动重发请求)时，数据接收端的无线通信装置将接收数据的差错检测结果，即ACK(ACKnowledgment，肯定确认)或者NACK(Negative ACKnowledgment，否定确认)报告给数据发送端的无线通信装置。
这里，使用LDPC码作为纠错码时的差错检测方法，具有：(1)使用CRC(Cyclic Redundancy Check，循环冗余校验)码等差错检测码的方法；以及(2)利用校正子(syndrome)值的方法。校正子值是指将LDPC码的校验矩阵与接收数据的硬判定值(解码比特串)相乘而生成的矢量值，是表示接收数据的出现差错程度的参数。在利用校正子值的差错检测中，在所有的校正子值为零时，判定接收数据中不存在差错而报告ACK；在任意一个校正子值不为零时，判定接收数据中存在差错而报告NACK。
【非专利文献1】Low-Density Parity-Check(LDPC)Coded OFDM Systems-Coding/Decoding Over Time and Frequency Domains-，Hisashi FUTAKI andTomoaki OHTSUKI，THE INSTITUTE OF ELECTRONICS，INFORMATIONAND COMMUNICATION ENGINEERS，TECHNICAL REPORT OF IEICE，NS2001-91，RCS2001-92，pp.79-84，2001-07
【非专利文献2】R1-051383，“Rate-compatible LDPC codes with lowcomplexity & decoder”，Mitsubishi Electric Corporation，NTT DoCoMo，3GPPTSG-RAN WG1#43Meeting会议投稿，2005/11
发明内容
这里，通过LDPC码生成的LDPC编码数据包括系统位(systematic bit)和奇偶校验位(parity bit)。
在LDPC码用于纠错码，差错检测码方法上采用基于差错检测码的方法时，由于差错检测码仅以系统位为对象，在数据接收端的无线通信装置中，能够仅对进行了纠错解码的系统位独立地进行差错检测，能够进行正确的差错检测。另一方面，由于差错检测码是冗余比特，所以成为使吞吐量(throughput)下降的原因。特别是在码块长度(即发送比特串长度)较小时，差错检测码成为吞吐量下降的主要原因。
与之相对，使用LDPC码作为纠错码，采用利用了校正子值的方法作为差错检测方法时，不需要差错检测码，因此能够防止吞吐量下降。另外，在数据接收端的无线通信装置中，由于能够同时进行纠错解码和差错检测，所以能够提高处理效率。另一方面，由于在LDPC码中使用系统位及奇偶校验位双方进行解码处理，在采用利用了校正子值的方法作为差错检测方法时，无法仅对系统位独立进行差错检测。因此，在奇偶校验位中存在差错，但系统位中不存在差错的状况下，即不必重发的状况下，会向数据发送端的无线通信装置报告NACK而产生不必要的重发。其结果是吞吐量下降。
本发明的目的是，提供在LDPC码用于纠错码时，能够抑制吞吐量下降并且高精度地进行差错检测的无线通信装置及差错检测编码方法。
解决问题的方案
本发明的无线通信装置采用的结构包括：第一编码单元，仅对发送比特串中LDPC编码的校验矩阵的列权重小于阈值的比特进行差错检测编码而获得第一编码数据；第二编码单元，对所述第一编码数据进行使用了所述校验矩阵的LDPC编码而获得第二编码数据；以及发送单元，发送所述第二编码数据。
发明效果
根据本发明，能够在LDPC码用于纠错码时，抑制吞吐量下降且高精度地进行差错检测。
附图说明
图1是本发明一实施方式的数据发送端的无线通信装置的方框结构图。
图2是本发明一实施方式的校验矩阵。
图3是本发明一实施方式的校验矩阵的列权重的分布。
图4是本发明一实施方式的相对于列权重的BER(模拟结果)。
图5是表示本发明一实施方式的编码处理的图。
图6是本发明一实施方式的数据接收端的无线通信装置的方框结构图。
图7是表示本发明一实施方式的校正子值的计算方法的图。
图8是本发明一实施方式的差错检测处理的处理流程图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。
在图1中示出本实施方式的数据发送端的无线通信装置100的结构。
数据发送端的无线通信装置100中，以码块长度(code block size)为单位发送比特串被输入CRC编码单元101。另外，LDPC码的校验矩阵(以下简称为校验矩阵)的列权重从LDPC编码单元102被输入到CRC编码单元101。而且，CRC编码单元101基于校验矩阵的列权重，仅对发送比特串的一部分比特进行CRC编码而获得CRC编码数据。该CRC编码数据被输出到LDPC编码单元102。另外，关于CRC编码单元101中的CRC编码处理的细节，在后面进行叙述。
LDPC编码单元102使用与CRC编码单元101中进行CRC编码时使用的校验矩阵相同的校验矩阵，对CRC编码数据进行LDPC编码而获得LDPC编码数据。该LDPC编码数据被输出到重发控制单元103。
重发控制单元103将LDPC编码数据直接输出到调制单元104，并且保存规定时间。而且，在从解码单元109输入ACK时，重发控制单元103丢弃与该ACK对应的LDPC编码数据。另一方面，在从解码单元109输入NACK时，重发控制单元103再次将与该NACK对应的LDPC编码数据的一部分输出到调制单元104。这样，对于LDPC编码数据适用ARQ。
调制单元104对LDPC编码数据进行调制而生成数据码元，并将其输出到无线发送单元105。
无线发送单元105对数据码元进行D/A变换、放大及上变频等发送处理，并从天线106将其发送给数据接收端的无线通信装置。
另一方面，无线接收单元107通过天线106接收从数据接收端的无线通信装置发送的控制信号，对该控制信号进行下变频、A/D变换等接收处理，并将其输出到解调单元108。在该控制信号中，包含从数据接收端的无线通信装置报告的ACK或者NACK。
解调单元108对控制信号进行解调，并将其输出到解码单元109。
解码单元109对控制信号进行解码，将控制信号中包含的ACK或者NACK输出到重发控制单元103。
接下来，说明CRC编码单元101中的CRC编码处理的细节。
图2表示16行×24列的校验矩阵的一个例子。这样，校验矩阵可由M行×N列的矩阵表示，其由‘1’和‘0’构成。
另外，校验矩阵的各列与LDPC编码数据的各比特对应。也就是说，若使用图2所示的校验矩阵进行LDPC编码，则能够获得24比特的LDPC编码数据。
另外，校验矩阵中各列所包含的‘1’的个数称为列权重。因此，在图2所示的校验矩阵中，第1列的列权重为11，第2列的列权重为9。对于第3列～第24列也是同样的。
因此，图3表示图2的校验矩阵的列权重的分布。即，在24比特的LDPC编码数据中，第1比特的列权重为11，第2比特的列权重为9。对于第3比特～第24比特也是同样的。
这方面，根据本发明者进行的模拟，发现了列权重越大的比特，BER(BitError Rate，误码率)特性越好、越难以出现差错。图4表示模拟结果。图4的模拟结果表示，在上述非专利文献2记载的LDPC码中，对发送比特串长度为1044比特、编码率R＝1/3、评价Eb/N0＝0.5dB、最大重复解码次数为30次时的各列权重的BER。
根据该模拟结果可判定，列权重较小的比特比列权重较大的比特更容易出现差错。例如，使用图2所示的校验矩阵时，可判定列权重为5的第4比特～第6比特比列权重分别为11、9、10的第1比特～第3比特更易出现差错。因此，在数据接收端的无线通信装置中，若第4比特～第6比特中没有差错，则第1比特～第3比特中也必然没有差错。因此，此时，在数据发送端的无线通信装置中，仅以第1比特～第6比特中的第4比特～第6比特为对象进行CRC编码就足够了。
因此，CRC编码单元101根据图3所示的列权重的分布，仅对输入的发送比特串中校验矩阵的列权重小于阈值的比特进行CRC编码。更具体而言，CRC编码单元101对发送比特串进行图5所示的CRC编码。在以下的说明中，为简化说明，将发送比特串长度(即码块长度)设为6比特。
如图5所示，发送比特串‘101101’被输入CRC编码单元101时，CRC编码单元101仅对发送比特串‘101101’中校验矩阵(图2)的列权重小于阈值＝8的第4比特～第6比特‘101’进行CRC编码，将仅对第4比特～第6比特‘101’的CRC比特‘10’附加在发送比特串中。因此，CRC编码数据(第一编码数据)变为‘10110110’。
此处的阈值是通过(Cmax+Cmin)/2(小数点以下舍去)求出的。Cmax及Cmin分别表示与发送比特串的各比特对应的列权重中的最大值及最小值。因此，例如，发送比特串为‘101101’，与各比特对应的列权重如图5所示，为11、9、10、5、5、5时，由于Cmax＝11，Cmin＝5，所以阈值＝8。
另外，在图5所示的例子中，使用x2+x+1作为CRC编码中的生成多项式。
而且，LDPC编码单元102对CRC编码数据‘10110110’进行使用了图2所示的校验矩阵的LDPC编码，获得由系统位和奇偶校验位构成的LDPC编码数据，具体而言获得图5所示的LDPC编码数据(第二编码数据)。
这样，根据本实施方式，由于CRC比特仅被附加在系统位中，在奇偶校验位中没有被附加，因此在数据接收端的无线通信装置中，能够仅对进行了纠错解码的系统位独立地进行差错检测。因此，能够防止下述情况的发生，在奇偶校验位中存在差错，但系统位中不存在差错的状况下，即不必重发的状况下，向数据发送端的无线通信装置100报告NACK从而产生不必要的重发。因此，根据本实施方式，能够防止因无用的重发而造成的吞吐量下降。
另外，根据本实施方式，由于仅以发送比特串中校验矩阵的列权重较小的一部分比特、即容易出现差错的比特为对象进行CRC编码，与以全部发送比特串为对象进行CRC编码时相比，能够减少CRC比特的数量。因此，根据本实施方式，由于能够减小CRC比特的开销，从而能够将附加CRC比特造成的吞吐量下降抑制到最小限度。
另外，由于列权重较大的比特难以出现差错，如本实施方式所示，根据校验矩阵的列权重的分布、即出现差错的程度，即使仅以容易出现差错的比特为对象进行CRC编码，差错检测率也不会下降，能够进行正确的差错检测。
另外，图2所示的校验矩阵是一个例子，实施本发明时可以使用的校验矩阵不限于图2所示的校验矩阵。
另外，CRC编码单元101设定的阈值不限于上述值，例如也可以根据模拟结果等设定阈值。
接下来，说明本实施方式的数据接收端的无线通信装置。图6表示本实施方式的数据接收端的无线通信装置600的结构。
数据接收端的无线通信装置600中，无线接收单元602通过天线601接收从数据发送端的无线通信装置100(图1)发送的数据码元，对该接收数据进行下变频、A/D变换等接收处理，并将其输出到解调单元603。
解调单元603对接收数据进行解调并将其输出到LDPC解码单元604。
LDPC解码单元604使用与数据发送端的无线通信装置100(图1)的LDPC编码单元102所使用的校验矩阵相同的校验矩阵(图2)，进行接收数据的LDPC解码，获得系统位比特串。LDPC解码单元604进行基于例如Sum-product(和-积)解码法或Min-Sum(最小和)解码法等LDPC解码算法的重复解码。将解码之后的进行了硬判定的系统位比特串输出到差错检测单元605。
另外，如图7所示，LDPC解码单元604进行将校验矩阵与在各次重复解码中获得的硬判定后的解码比特串(系统位+奇偶校验位)相乘的矩阵运算，求校正子值。此处，可以获得16个校正子值。而且，LDPC解码单元604求这些校正子值的总和并将其输出到差错检测单元605。
进而，LDPC解码单元604将校验矩阵的列权重输出到差错检测单元605。
差错检测单元605对系统位进行基于CRC的差错检测。当差错检测的结果为系统位中存在差错时，差错检测单元605生成NACK并将其输出到编码单元606；当系统位中不存在差错时，差错检测单元605生成ACK并将输出到编码单元606。另外，差错检测单元605输出系统位比特串作为接收比特串。另外，关于差错检测单元605中的差错检测处理的细节，在后面进行叙述。
编码单元606对ACK或者NACK进行编码并将其输出到调制单元607。
调制单元607对ACK或者NACK进行调制，生成控制信号，并输出到无线发送单元608。
无线发送单元608对控制信号进行D/A变换、放大及上变频等发送处理，从天线601将其发送到数据发送端的无线通信装置100(图1)。
接下来，对差错检测单元605进行差错检测处理的细节进行说明。
根据本发明者进行的模拟，发现了在校正子值的总和较小时，下述现象混合存在，即，奇偶校验位中存在差错而系统位中不存在差错的现象，以及奇偶校验位及系统位双方均存在差错的现象。另外，发现了校正子值的总和越小，越容易产生下述现象，即，在奇偶校验位中有差错而系统位中没有差错的现象。另外，发现了校正子值的总和越大，系统位中存在差错的概率越高。
因此，差错检测单元605按照图8所示的流程图进行差错检测处理。
首先，在ST(步骤)801中，比较校正子值的总和与规定的阈值A。该阈值A是根据系统位比特串长度决定的值，系统位比特串长度越长阈值设定得越大。例如，设定将系统位比特串长度与规定值0.025相乘求出的阈值A。
在ST801中校正子值的总和在阈值A以上时(ST801：“否”)，系统位中存在差错的概率较高，因此，在ST802中生成NACK，不进行差错检测。
另一方面，ST801中校正子值的总和小于阈值A时(ST801：“是”)，由于也有系统位中存在差错的可能性，所以在ST803中进行基于CRC的差错检测。即，仅在校正子值的总和小于阈值A时，进行系统位的差错检测。并且，此时，仅对系统位比特串中校验矩阵的列权重小于阈值B的比特进行差错检测。优选的是，该阈值B与数据发送端的无线通信装置(图1)的CRC编码单元101中设定的阈值为相同值。
而且，ST803的差错检测结果为存在差错时，在ST802中生成NACK，不存在差错时，在ST804中生成ACK。
这样，根据本实施方式，除了LDPC解码以外，还利用CRC进行仅以系统位为对象的差错检测，因此能够防止在奇偶校验位中存在差错，但系统位中不存在差错的状况下、即不必重发的状况下，生成NACK。因此，能够防止因不必要的重发造成的吞吐量下降。
另外，根据本实施方式，在校正子值的总和较大，系统位中存在差错为确实的状况下，不进行差错检测便生成NACK，因此能够削减差错检测所需的处理时间，并且能够减少重发延迟。
并且，根据本实施方式，仅以系统位比特串中校验矩阵的列权重较小的一部分比特、即容易出现差错的比特为对象进行差错检测，因此与以所有系统位为对象进行差错检测时相比，能够削减差错检测所需的处理时间，并且能够缩短ARQ的RTT(Round Trip Time，往返时间)。
另外，不仅在数据发送端的无线通信装置仅对发送比特串的一部分比特进行CRC编码的情况下，而且在其对发送比特串的所有比特进行CRC编码的情况下，都能够使用本实施方式的数据接收端的无线通信装置600。
另外，在上述说明中，通过LDPC解码单元604计算校正子值的总和，但也可以用差错检测单元605代替LDPC解码单元604来求校正子值的总和。另外，差错检测单元605中设定的阈值A及阈值B不限于上述值，例如也可以根据模拟结果等设定阈值。
如以上说明，根据本实施方式，在LDPC码用于纠错码时，能够抑制吞吐量下降且能高精度地进行差错检测。
以上，对本发明的实施方式进行了说明。
另外，在上述实施方式中，说明了使用CRC码作为差错检测码的情况，但本发明中可使用的差错检测码不限于CRC码。
另外，在移动通信系统中，数据发送端的无线通信装置100(图1)能够配备于无线通信基站装置中，数据接收端的无线通信装置600(图6)能够配备于无线通信移动台装置中。另外，数据发送端的无线通信装置100(图1)也能够配备于无线通信移动台装置中，数据接收端的无线通信装置600(图6)也能够配备于无线通信基站装置中。据此，能够获得实现与上述相同的作用和效果的无线通信基站装置及无线通信移动台装置。
此外，无线通信移动台装置有时被称为UE，无线通信基站装置有时被称为Node B。
另外，在上述各个实施方式中，举例说明了以硬件构成本发明的情况，但本发明也可通过软件来实现。
另外，用于上述实施方式的说明中使用的各功能块通常被作为集成电路的LSI来实现。这些功能块既可以被单独地集成为一个芯片，也可以包含一部分或全部地被集成为一个芯片。虽然这里称为LSI，但根据集成程度，可以被称为IC、系统LSI、超大LSI(Super LSI)、或特大LSI(Ultra LSI)。
另外，实现集成电路化的方法不仅限于LSI，也可使用专用电路或通用处理器来实现。也可以使用可在LSI制造后编程的FPGA(Field ProgrammableGate Array：现场可编程门阵列)，或者可重构LSI内部的电路单元的连接和设定的可重构处理器。
再者，随着半导体的技术进步或随之派生的其它技术的出现，如果出现能够替代LSI的集成电路化的新技术，当然可利用该新技术进行功能块的集成化。还存在着适用生物技术等的可能性。
2006年8月25日提出的日本专利申请第2006-229810号所包含的说明书、附图以及说明书摘要的公开内容全部被引用于本申请。
工业实用性
本发明能够适用于移动通信系统等。

Claims (9)

1.数据发送端的无线通信装置，包括：
第一编码单元，仅对发送比特串中低密度奇偶校验编码的校验矩阵的列权重小于阈值的比特进行差错检测编码而获得第一编码数据；
第二编码单元，对所述第一编码数据进行使用了所述校验矩阵的低密度奇偶校验编码而获得第二编码数据；以及
发送单元，发送所述第二编码数据。
2.如权利要求1所述的无线通信装置，所述第一编码单元进行将仅对所述列权重小于阈值的比特的CRC比特附加在所述发送比特串中的所述差错检测编码。
3.数据接收端的无线通信装置，包括：
解码单元，对接收数据进行低密度奇偶校验解码而获得解码比特串，并从所述解码比特串和所述低密度奇偶校验解码的校验矩阵求校正子值；以及
差错检测单元，仅在所述校正子值的总和小于阈值时，进行所述解码比特串的系统位的差错检测。
4.如权利要求3所述的无线通信装置，所述差错检测单元仅对所述校验矩阵的列权重小于阈值的系统位进行所述差错检测。
5.无线通信基站装置，具备权利要求1所述的无线通信装置。
6.具备权利要求1所述的无线通信装置的无线通信移动台装置。
7.具备权利要求3所述的无线通信装置的无线通信基站装置。
8.具备权利要求3所述的无线通信装置的无线通信移动台装置。
9.差错检测编码方法，用于对进行低密度奇偶校验编码的发送比特串的差错检测编码，
仅对所述发送比特串中低密度奇偶校验编码的校验矩阵的列权重小于阈值的比特进行差错检测编码。
CNA2007800288981A 2006-08-25 2007-08-24 无线通信装置及差错检测编码方法 Pending CN101502002A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP229810/2006 2006-08-25
JP2006229810 2006-08-25

Publications (1)

Publication Number Publication Date
CN101502002A true CN101502002A (zh) 2009-08-05

Family

ID=39106871

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800288981A Pending CN101502002A (zh) 2006-08-25 2007-08-24 无线通信装置及差错检测编码方法

Country Status (5)

Country Link
US (1) US8225169B2 (zh)
EP (1) EP2056465A4 (zh)
JP (1) JP5020247B2 (zh)
CN (1) CN101502002A (zh)
WO (1) WO2008023790A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130745A (zh) * 2011-04-07 2011-07-20 山东大学 一种改进的ldpc码的线性规划译码方法
CN106559180A (zh) * 2016-12-08 2017-04-05 西安烽火电子科技有限责任公司 基于速率兼容ldpc码的arq短报文通信方法
CN114050889A (zh) * 2021-11-06 2022-02-15 东南大学 一种带权错误检测的低功耗广域网抗干扰方法
CN115037415A (zh) * 2022-05-31 2022-09-09 江苏屹信航天科技有限公司 基于crc的纠错编码的方法、装置、终端

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047565B (zh) 2008-07-02 2013-07-17 松下电器产业株式会社 纠删编码装置和纠删编码方法
US8181084B1 (en) * 2008-08-14 2012-05-15 Marvell International Ltd. Detecting insertion/deletion using LDPC code
US9166663B2 (en) * 2012-12-14 2015-10-20 Futurewei Technologies, Inc. System and method for open-loop MIMO communications in a SCMA communications system
KR20180063475A (ko) * 2016-12-02 2018-06-12 삼성전자주식회사 반도체 장치의 오류 검출 코드 생성 회로, 이를 포함하는 메모리 컨트롤러 및 반도체 메모리 장치
TWI652677B (zh) * 2017-11-29 2019-03-01 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946321A (ja) 1995-08-01 1997-02-14 Fujitsu Ltd データ通信方法及び装置
JP3249471B2 (ja) * 1998-06-15 2002-01-21 沖電気工業株式会社 移動体通信方法
US7184486B1 (en) * 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US20030152158A1 (en) * 2002-02-11 2003-08-14 Vocal Technologies, Ltd. Method of asymmetrical forward error correction in a communication system. application to wireless local area networks (WLAN) using turbo codes and low density parity check codes
EP1525664B9 (en) * 2002-07-03 2015-09-02 Dtvg Licensing, Inc Method and system for memory management in low density parity check (ldpc) decoders
JP2004253017A (ja) 2003-02-18 2004-09-09 Fujitsu Ltd 記録媒体再生装置、記録媒体再生方法およびハードディスクコントローラ
JP2005039585A (ja) * 2003-07-16 2005-02-10 Science Univ Of Tokyo 情報送信方法及び装置
US7103825B2 (en) * 2003-08-19 2006-09-05 Mitsubishi Electric Research Laboratories, Inc. Decoding error-correcting codes based on finite geometries
JP2006060695A (ja) * 2004-08-23 2006-03-02 Science Univ Of Tokyo 情報復号方法、情報符号化方法、情報通信方法、情報復号装置、送信装置及び情報通信システム
JP2006229810A (ja) 2005-02-21 2006-08-31 Seiko Epson Corp 複数画素ずつコード化しながら画像を出力する画像出力システム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130745A (zh) * 2011-04-07 2011-07-20 山东大学 一种改进的ldpc码的线性规划译码方法
CN102130745B (zh) * 2011-04-07 2013-04-17 山东大学 一种改进的ldpc码的线性规划译码方法
CN106559180A (zh) * 2016-12-08 2017-04-05 西安烽火电子科技有限责任公司 基于速率兼容ldpc码的arq短报文通信方法
CN106559180B (zh) * 2016-12-08 2019-08-02 西安烽火电子科技有限责任公司 基于速率兼容ldpc码的arq短报文通信方法
CN114050889A (zh) * 2021-11-06 2022-02-15 东南大学 一种带权错误检测的低功耗广域网抗干扰方法
CN115037415A (zh) * 2022-05-31 2022-09-09 江苏屹信航天科技有限公司 基于crc的纠错编码的方法、装置、终端
CN115037415B (zh) * 2022-05-31 2024-02-09 江苏屹信航天科技有限公司 基于crc的纠错编码的方法、装置、终端

Also Published As

Publication number Publication date
JPWO2008023790A1 (ja) 2010-01-14
WO2008023790A1 (fr) 2008-02-28
EP2056465A4 (en) 2010-07-21
US20100241934A1 (en) 2010-09-23
EP2056465A1 (en) 2009-05-06
US8225169B2 (en) 2012-07-17
JP5020247B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
EP3335321B1 (en) Rate-compatible polar codes
CN101502002A (zh) 无线通信装置及差错检测编码方法
US11742987B2 (en) Method and apparatus for processing information, communications device, and communications system
US7600173B2 (en) Retransmission control method and communications device
US7954041B2 (en) Apparatus and method for transmitting/receiving a signal in a communication system using a low density parity check code
EP1531552B1 (en) Channel encoding apparatus and method using a parallel concatenated low density parity check code
WO2017156773A1 (en) Hybrid automatic repeat request (harq) with polar coded transmissions
US10917114B2 (en) Data transmission method, sending device, receiving device, and communications system
US10454625B2 (en) System and method for employing outer codes with non-equal length codeblocks field
JPWO2008126422A1 (ja) 再送方法、通信システム、および送信装置
CN102349255A (zh) 通过概率固定的组合码来提供不等差错保护码设计的方法和设备
US11239954B2 (en) Encoding method on basis of polar code in order to support HARQ, and wireless device using same
US8386877B2 (en) Communication system, transmitter, error correcting code retransmitting method, and communication program
US8402338B2 (en) Method of error control
KR101486376B1 (ko) 이동 통신 시스템에서의 연합 부호화 방법
TWI784732B (zh) 利用harq使能資料傳輸的方法及裝置
KR20070020039A (ko) 재송 제어 방법 및 통신 장치
US20230208555A1 (en) Permutated extension and shortened low density parity check codes for hybrid automatic repeat request
Zhang et al. Throughput analysis of nonbinary type-II hybrid ARQ
JP2010028770A (ja) 通信システム、受信装置、送信装置、通信方法及びプログラム
Lin et al. Two hybrid ARQ error control schemes for near earth satellite communications
Tex_ TWO HYBRID-*. RQ ERROR CONTROL SCHEMES _ I FOR NEAR EARTH SATELLITE COMMUNICATIONS* _|
JPWO2018008084A1 (ja) 無線通信システム、無線通信装置および無線通信方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090805