JP4042841B2 - 行列演算処理装置 - Google Patents
行列演算処理装置 Download PDFInfo
- Publication number
- JP4042841B2 JP4042841B2 JP2002098025A JP2002098025A JP4042841B2 JP 4042841 B2 JP4042841 B2 JP 4042841B2 JP 2002098025 A JP2002098025 A JP 2002098025A JP 2002098025 A JP2002098025 A JP 2002098025A JP 4042841 B2 JP4042841 B2 JP 4042841B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- value
- data
- storing
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
Description
【０００１】
【発明の属する技術分野】
本発明は、行列演算処理装置に関する。
【０００２】
【従来の技術】
現在、パソコンをはじめ多くの情報処理装置が実用化され、実際に使用されている。このような情報処理装置においては、データを格納したり、転送する場合、データを符号化して格納あるいは転送する。特に、デジタル信号を磁気ディスク、光ディスク、光磁気ディスクなどの記録再生媒体あるいはネットワークから受信して復号する場合に使用する誤り訂正としてＬＤＰＣ（Low Density Parity Check）符号がある。
【０００３】
エラー訂正などを行う場合、Ｎビットの信号データ列ＩとＮ×Ｍの検査行列Ｈを用いて処理結果Ｐを得るには、Ｐ＝Ｈ＊ＩTという行列演算が必要となる。例えば、
【０００４】
【数１】
【０００５】
とした場合、
【０００６】
【数２】
【０００７】
となる。
例えば、記録再生装置の代表例である磁気ディスク装置に関して、エラー訂正機能が搭載され、その符号の一つとしてＬＤＰＣ符号があり、この符号にも行列演算が必須となっている。
【０００８】
ここで、パリティ計算やＬＤＰＣ復号で用いられる検査行列は通常、行列要素が１あるいは０であるので、行列中要素が１である項を加算することになり、（１）式は、
【０００９】
【数３】
【００１０】
となる。
【００１１】
【発明が解決しようとする課題】
図７は、従来の行列演算回路の例である。
従来、上記の処理を行い処理結果Ｐを得るためには、信号データ列Ｉの全データを取得後、（２）式の計算を行う必要がある。
【００１２】
信号データ列Ｉは、レジスタ４０にその全データが蓄積された後、行列データＨを格納したＲＯＭ４１などから読み出された各行の中の１となっている項がセレクタＳＥＬ４２によってセレクトされ、加算器４６で加算される。加算結果は、レジスタ４３に格納される。ここでＲＷは各行の１の最大個数とする。これをＭ回繰り返すことで処理結果Ｐを得る。ここではＰの全データを得るまでセレクタ／加算器を共用した場合でも、Ｎ＋Ｍ時間が必要となり遅延が大きいという問題がある。また、回路規模も大きな保持レジスタＮが必要であったり、ＲＷ個の加算器が必要となる。
【００１３】
図８は、別の従来例を示す図である。
本従来例では、信号データ列Ｉはレジスタ４４にその全データが蓄積された後、行列Ｈに従って結線された加算器４７により処理結果Ｐの全データを計算する。結果はレジスタ４５に格納され、出力される。この場合、Ｐの全データを得るまで必要な時間はＮであるが、保持レジスタＮが大きいと言うことと、ＲＷ×Ｍ個の加算器が必要となり回路規模が大きいという問題がある。
【００１４】
本発明の課題は、小さな回路規模で高速に行列演算することのできる行列演算処理装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明の行列演算処理装置は、行列の行列要素を格納する格納手段と、初期値として全て０である値を格納し、順次行われる演算結果を順次格納するレジスタ手段と、該レジスタ手段から出力される値と入力データ値とを加算する加算手段と、前記行列の行列要素値に基づいて、必要な値を該レジスタ手段から該加算手段に入力し、入力データ値と該レジスタ手段からの値を加算させる演算制御手段と、加算器の出力と、該レジスタ手段の出力を適切に選択して再び該レジスタ手段に格納するループバック手段とを備える。
【００１６】
本発明によれば、従来に比べ、加算器が少なく、回路規模が小さくなる。また、行列の格納も必要な情報のみを格納するようにすれば、メモリ容量も小さくでき、小型かつ高速な行列演算処理装置を提供することができる。
【００１７】
【発明の実施の形態】
Ｎビットの信号データ列ＩとＮ×Ｍの検査行列Ｈを用いて処理結果Ｐを得るＰ＝Ｈ×ＩTという行列演算において、検査行列Ｈの各列単位で必要となる演算を行い、処理結果Ｐの各要素を行分累積加算することで処理遅延／回路規模を削減する。特に、符号化における誤り訂正符号の検査行列においては、検査行列の列数Ｍが行数Ｎよりもかなり小さくなるので、列方向に並列に計算し、行方向に累積演算するようにすることにより、加算器の数を減らし、回路規模を小さくすることができる。
【００１８】
レジスタなどの処理結果Ｐの保持手段、ＲＯＭなどの検査行列Ｈの保持手段、アドレスカウンタなどの信号データ列Ｉの受信により検査行列Ｈ及び処理結果Ｐの読み出し、格納を制御する手段、加算器などの演算手段を備え、信号データ列Ｉの受信毎に入力データの処理が必要となる列データをＨから得て、対象となる処理結果Ｐの必要項を読み出し、受信データと演算、結果を処理結果Ｐの保持手段に書き戻す。これを信号データ列Ｉの全受信データに繰り返し行うことで、処理結果Ｐを得る。
【００１９】
図１は、本発明の実施形態に従った行列演算回路の構成例である。
制御手段１０は信号データ列Ｉを受信制御し、保持手段reg１２に保持する。
また、受信データ位置から検査行列Ｈの保持手段１１より列の処理対象の処理結果Ｐの位置を得る。処理結果Ｐの格納手段reg（Ｍ）１３はデータ受信前に全て０に初期化される。制御手段１０と保持手段１１によって処理対象の処理結果ＰはデータセレクタＳＥＬ１で選択され、入力データと加算処理される。ここで加算器は列中の１の最大個数ＣＷ個。ＳＥＬ１はＭ→ＣＷのセレクタでＣＷ個、ＳＥＬ２は（ＣＷ＋１）→１のセレクタでＭ個となる。加算結果及びreg（Ｍ）１３より読み出されたデータはＳＥＬ２により処理データか元データが選択されreg（Ｍ）１３に書き戻される。
【００２０】
すなわち、図１においては、信号データ列Ｉはreg１２に１ビット格納され、
制御手段１０によって呼び出され、各加算器に入れられる。制御手段は、ＲＯＭ１１の中から検査行列Ｈの適切な列の内、１となっている位置を検出し、reg（Ｍ）１３から来た信号の内、検査行列の当該列内の１となっている位置に対応するセレクタＳＥＬ１がreg（Ｍ）１３からの値を選択し、信号データ列と加算させる。加算結果は、セレクタＳＥＬ２に送られ、セレクタＳＥＬ２では、加算が行われたデータ値については、加算器からの値をreg（Ｍ）１３に入力し、加算が行われなかった値については、reg（Ｍ）１３からの値を再び、reg（Ｍ）１３に入力する。そして、全ての信号データ列Ｉの受信、演算が終わった時点でreg（Ｍ）１３は、出力データＰを出力する。
【００２１】
より概念的に述べれば、行列の縦方向を列方向、横方向を行方向とすると、入力信号データ列Ｉを読み込んだとき、Ｉの入力順を予め知っておくことによって、Ｉの要素をどの列に乗算すべきかを決定しておく。そして、Ｉが入力されると、演算すべき検査行列の列を読み出し、並列に列方向の演算をする（実際には、検査行列の要素は０か１であるので、行列要素が１である行の値をそのまま加算器に入力する）。そして、演算結果をreg（Ｍ）に格納し、Ｉが順次入力される毎に、行方向に加算していき、全ての加算が終わった時点でパリティの列ベクトルが得られ、演算終了とする手順である。
【００２２】
本装置によればデータの処理遅延はＮ、回路規模は加算器はＣＷ個、保持レジスタはＭとなる。
検査行列Ｈの保持手段の例として、列中の１の位置のアドレス保持する場合、（Cadd1、Cadd2、Cadd3）をＲＯＭ（Ｈ）の１番目のアドレスに格納する。ここでCaddnは列ｎ番目の１の位置を表し、１の個数がＣＷ個未満の場合は０とする。
【００２３】
例えば、Ｈ（Ｎ＝８、Ｍ＝５）を、
【００２４】
【数４】
【００２５】
とした場合は、
【００２６】
【表１】
【００２７】
となる。この場合各アドレスは３ビット（０〜５＜８）で表現可能なので、ＣＷ＝３なら３×３＝９ビットを１ワードとして格納すれば良い。
入力データ列Ｉに応じ、０番目なら（１、３、４）が出力され、各ＳＥＬ１は左から１、３、４のＭを選択し、ＳＥＬ２は左から１、３、４番目のＳＥＬ２が各ＳＥＬ１からの信号を、それ以外のＳＥＬ２はＭからの信号を選択する。
【００２８】
ＳＥＬ１、ＳＥＬ２の制御実現例を以下に示す。ＳＥＬ１はＭ→１のセレクタで、制御信号がｍ（整数）を示すものであるとすると、ｍ番目のデータを選択出力し、この場合ＲＯＭからの出力をＭＳＢより３ビットずつ制御信号ｍとすれば良い。
【００２９】
ＳＥＬ２は４（ＣＷ＋Ｍ）→１のセレクタで、制御信号は、
０→Ｍ、１→ＳＥＬ１＃１、２→ＳＥＬ１＃２、４→ＳＥＬ１＃ＣＷ
を選択するものとし、ＲＯＭからの出力を表２のデータマルチプレクサデコーダに入力、各デコーダの出力を図Ａのように制御信号とすることで実現できる。
【００３０】
【表２】
【００３１】
図２は、本発明の実施形態の動作を示す回路例である。
制御信号は、ＲＯＭ（Ｈ）１から出力され、セレクタＳＥＬ１＃１〜ＳＥＬ１＃ＣＷ（２−１〜２−ＣＷ）に入力されると共に、マルチプレクサデコーダＤＥＣ３−１〜３−ｎそれぞれに入力される。マルチプレクサデコーダＤＥＣ３−１〜３−ｎからは、ＲＯＭ（Ｈ）１からの制御信号をセレクタＳＥＬ２の選択信号にデコードした信号が出力される。ＳＥＬ２は、これらマルチプレクサデコーダＤＥＣ３−１〜３−ｎからの信号に基づいて制御される。
Ｈ行列の読み出しアドレスの発生方法の例
図３〜図６は、本発明の実施形態に従った制御手段の実現例を示す図である。
【００３２】
まず、図３において、入力データ列Ｉの先頭においてはdata startが、また、データＩが有効な期間はdata enableが図３のような場合、カウントイネーブル（“１”でカウントＵＰ）、クリア（“１”で全て０）付きのカウンタ２２を用いることで制御手段を構成可能である。ここで、前項の行列の場合は３ビットカウンタ（０〜７）で可能である。
【００３３】
また、Ｍの保持レジスタは図３のようにdata enableが“１”の場合はＳＥＬ２出力を、“０”の場合はデータをセレクタ２０で選択し、ＦＦ２１に保持することで実現できる。
【００３４】
ここで、data enableは図４のように不連続でも良い。
入力データＩが昇順で入力されない場合、降順であればＨの格納を逆順で格納することで実現できる。
【００３５】
また、図４にてカウンタをロード機能付きダウンカウンタに変更、data startにて値Ｎ−１をロードし、data enableでダウンカウントすることでも実現可能である。
【００３６】
入力データＩが予め定義された順番の場合は、Ｈの格納をその定義順で行うことで実現可能である。
入力データＩがインタリーブされた場合はＨの格納をその順番で格納することで、実現可能である。
【００３７】
また、図５の構成でも可能である。ｎはインタリーブの間隔とする。ここでｎ＝２とすると入力順は前項の例（０〜７）では０、２、４、６、１、３、５、７となる。
【００３８】
ＲＥＧ３３はアドレスを保持するＦＦ、各セレクタ３１、３２はdata enableが“１”の時、図５においてセレクタ３１、３２の下側に入っているデータをセレクトする。比較器３４は、カウンタ３０のカウントイネーブルと、セレクタ３１、３２の上側のポートへの値の入力を行うものである。
【００３９】
各動作は、
１．data startでＲＥＧを全て０、カウンタ３０はクリアで“１”をロードする。
２．data enableでＲＥＧ３３にｎを加算した値をロード（設定）。
３．ＲＥＧ＞Ｎ−１を比較、真なら４へ、偽なら２へ
４．data startなら１へ、それ以外はdata enableでＲＥＧ３３へカウンタの値を設定、カウンタ３０はＣＥで＋１し、２へ
となる。
【００４０】
本構成でｎ＝１とすればインタリーブ無しの昇順構成となる。
また、図６の構成にし、
１．data startでＲＥＧ３３をＮ−１、カウンタ３０はクリアでＮ−２をロードする。
２．data enableでＲＥＧ３３にｎを減算した値をロード（設定）。
３．ＲＥＧ＝０を比較、真なら４へ、偽なら２へ
４．data startなら１へ、それ以外はdata enableでＲＥＧ３３へカウンタの値を設定、カウンタ３０はＣＥで−１し２へ
とすることで逆順のインタリーブ構成となる。
【００４１】
以上のような実施形態においては、ＬＤＰＣ符号における検査行列の一例で比較した場合、Ｎ＝４３５２、Ｍ＝２５６、ＣＷ＝３、ＲＷ＝５１とすると、本実施形態では、従来例に比較して保持メモリでＭ／Ｍ＝１／４、加算器は図７の構成と比較してＣＷ／ＲＷ＝３／５１、図８の構成と比較して、ＣＷ／ＲＷ×Ｍ＝３／１３０５６となる。
【００４２】
本実施形態の装置では処理は各列単位で行われる。これによりＮビットの信号データ列Ｉ受信順序によらず、処理を行うことが可能となる。
また、各列単位で処理を行うことでＮビットの信号データ列Ｉの任意の位置から処理を行うことが可能となる。
【００４３】
更に、本実施形態においては検査行列Ｈの保持を処理が必要となる項のアドレスのみを保持することで保持手段の回路規模が削減可能となる。
行列をそのまま保持した場合は、Ｍビット×Ｎアドレス分の容量となるが、アドレスで保持した場合、ｌｏｇ2（Ｍ）ビット×ＣＷの容量となる。
【００４４】
また、信号データ列Ｉの受信順序の保存を行列保持手段で行うことで、受信順序に依存しない処理装置を構成可能となる。
また、上記で説明したように信号データ列Ｉ受信順序が逆順で送られる場合、行列を逆アドレスで保持することで、回路を変更することなく構成可能となる。
【００４５】
上記装置において、信号データ列Ｉの受信順序の保存を行列保持手段に与える制御データで行うことで受信順序に依存しない処理装置を構成可能となる。
例えば、受信順序アドレスをレジスタによるテーブルとして構成することにより、受信順序に非依存及び動的な変更が可能となる。
【００４６】
上記実施形態においては、回路規模の比較的小さいセレクタの数が増えるが、従来技術に比べ、回路規模の比較的大きい加算器の数が減るので、全体としては、回路規模を小さく抑えることができる。
【００４７】
また、ＲＯＭは、検査行列の行列要素が１である部分の行列内での位置のみを格納すればよいので、行列要素を全部記憶する必要が無く、メモリ容量が小さくて済む。更に、ＬＤＰＣの場合には、行列要素の内、１の数が比較的少ないので、特にメモリ容量の節約に有効である。
【００４８】
なお、上記実施形態の説明においては、入力データ列Ｉは、信号値が２値のビット列であることを前提にしたが、必ずしもこれに限定されるものではなく、信号値が各要素の値として実数を取るような場合にも同様に適用可能である。
【００４９】
ＬＤＰＣとその符号化については、詳しくは、下記文献を参考にされたい。
・和田山正 「低密度パリティ検査符号とその復号方法について」磁気記録研究会発表論文、２００１年１２月、＜http://vega.c.oka-pu.ac.jp/~wadayama/welcome j.html＞
・Tadashi Wadayama, "An Extention ofGallager Ensemble of Low Density Parity Check Codes", IEICE TRANS.FUNDAMENTALS, VOL. E85-A, NO.1 JANUARY 2002
（付記１）行列の行列要素を格納する格納手段と、
初期値として全て０である値を格納し、順次行われる演算結果を順次格納するレジスタ手段と、
該レジスタ手段から出力される値と入力データ値とを加算する加算手段と、
前記行列の行列要素値に基づいて、必要な値を該レジスタ手段から該加算手段に入力し、入力データ値と該レジスタ手段からの値を加算させる演算制御手段と、
加算器の出力と、該レジスタ手段の出力を適切に選択して再び該レジスタ手段に格納するループバック手段と、
を備える行列演算処理装置。
【００５０】
（付記２）前記格納手段は、検査行列の行列要素が１となる行列要素の位置のみを情報として格納することを特徴とする付記１に記載の行列演算処理装置。
（付記３）前記演算制御手段は、入力データ値の入力順に合わせて前記格納手段から必要な情報を出力させることを特徴とする付記１に記載の行列演算処理装置。
【００５１】
（付記４）前記行列は、データの符号化に伴う誤り訂正符号の検査行列であることを特徴とする付記１に記載の行列演算処理装置。
（付記５）前記行列は、ＬＤＰＣ（Low Density Parity Check）符号の検査行列であることを特徴とする付記１に記載の行列演算処理装置。
【００５２】
（付記６）行列の行列要素を格納する格納ステップと、
初期値として全て０である値を格納し、順次行われる演算結果を順次レジスタ手段に格納するレジスタステップと、
該レジスタ手段の格納値と入力データ値とを加算する加算ステップと、
前記行列の行列要素値に基づいて、必要な値を該レジスタ手段の格納値から該加算ステップに渡し、入力データ値と該格納値を加算させる演算制御ステップと、
加算器の出力と、該格納値を適切に選択して再び該レジスタ手段に格納するループバックステップと、
を備える行列演算処理方法。
【００５３】
（付記７）前記格納ステップでは、検査行列の行列要素が１となる行列要素の位置のみを情報として格納することを特徴とする付記６に記載の行列演算処理方法。
【００５４】
（付記８）前記演算制御ステップでは、入力データ値の入力順に合わせて前記格納手段から必要な情報を出力させることを特徴とする付記６に記載の行列演算処理方法。
【００５５】
（付記９）前記行列は、データの符号化に伴う誤り訂正符号の検査行列であることを特徴とする付記６に記載の行列演算処理方法。
（付記１０）前記行列は、ＬＤＰＣ（Low Density Parity Check）符号の検査行列であることを特徴とする付記６に記載の行列演算処理方法。
【００５６】
【発明の効果】
本発明により、行列演算回路の遅延、回路規模を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に従った行列演算回路の構成例である。
【図２】本発明の実施形態の動作を示す回路例である。
【図３】本発明の実施形態に従った制御手段の実現例を示す図（その１）である。
【図４】本発明の実施形態に従った制御手段の実現例を示す図（その２）である。
【図５】本発明の実施形態に従った制御手段の実現例を示す図（その３）である。
【図６】本発明の実施形態に従った制御手段の実現例を示す図（その４）である。
【図７】従来の行列演算回路の例である。
【図８】別の従来例を示す図である。
【符号の説明】
１０ 制御手段
１１ ＲＯＭ
１２ reg
１３ reg（Ｍ）
【発明の属する技術分野】
本発明は、行列演算処理装置に関する。
【０００２】
【従来の技術】
現在、パソコンをはじめ多くの情報処理装置が実用化され、実際に使用されている。このような情報処理装置においては、データを格納したり、転送する場合、データを符号化して格納あるいは転送する。特に、デジタル信号を磁気ディスク、光ディスク、光磁気ディスクなどの記録再生媒体あるいはネットワークから受信して復号する場合に使用する誤り訂正としてＬＤＰＣ（Low Density Parity Check）符号がある。
【０００３】
エラー訂正などを行う場合、Ｎビットの信号データ列ＩとＮ×Ｍの検査行列Ｈを用いて処理結果Ｐを得るには、Ｐ＝Ｈ＊ＩTという行列演算が必要となる。例えば、
【０００４】
【数１】
とした場合、
【０００６】
【数２】
となる。
例えば、記録再生装置の代表例である磁気ディスク装置に関して、エラー訂正機能が搭載され、その符号の一つとしてＬＤＰＣ符号があり、この符号にも行列演算が必須となっている。
【０００８】
ここで、パリティ計算やＬＤＰＣ復号で用いられる検査行列は通常、行列要素が１あるいは０であるので、行列中要素が１である項を加算することになり、（１）式は、
【０００９】
【数３】
となる。
【００１１】
【発明が解決しようとする課題】
図７は、従来の行列演算回路の例である。
従来、上記の処理を行い処理結果Ｐを得るためには、信号データ列Ｉの全データを取得後、（２）式の計算を行う必要がある。
【００１２】
信号データ列Ｉは、レジスタ４０にその全データが蓄積された後、行列データＨを格納したＲＯＭ４１などから読み出された各行の中の１となっている項がセレクタＳＥＬ４２によってセレクトされ、加算器４６で加算される。加算結果は、レジスタ４３に格納される。ここでＲＷは各行の１の最大個数とする。これをＭ回繰り返すことで処理結果Ｐを得る。ここではＰの全データを得るまでセレクタ／加算器を共用した場合でも、Ｎ＋Ｍ時間が必要となり遅延が大きいという問題がある。また、回路規模も大きな保持レジスタＮが必要であったり、ＲＷ個の加算器が必要となる。
【００１３】
図８は、別の従来例を示す図である。
本従来例では、信号データ列Ｉはレジスタ４４にその全データが蓄積された後、行列Ｈに従って結線された加算器４７により処理結果Ｐの全データを計算する。結果はレジスタ４５に格納され、出力される。この場合、Ｐの全データを得るまで必要な時間はＮであるが、保持レジスタＮが大きいと言うことと、ＲＷ×Ｍ個の加算器が必要となり回路規模が大きいという問題がある。
【００１４】
本発明の課題は、小さな回路規模で高速に行列演算することのできる行列演算処理装置を提供することである。
【００１５】
【課題を解決するための手段】
本発明の行列演算処理装置は、行列の行列要素を格納する格納手段と、初期値として全て０である値を格納し、順次行われる演算結果を順次格納するレジスタ手段と、該レジスタ手段から出力される値と入力データ値とを加算する加算手段と、前記行列の行列要素値に基づいて、必要な値を該レジスタ手段から該加算手段に入力し、入力データ値と該レジスタ手段からの値を加算させる演算制御手段と、加算器の出力と、該レジスタ手段の出力を適切に選択して再び該レジスタ手段に格納するループバック手段とを備える。
【００１６】
本発明によれば、従来に比べ、加算器が少なく、回路規模が小さくなる。また、行列の格納も必要な情報のみを格納するようにすれば、メモリ容量も小さくでき、小型かつ高速な行列演算処理装置を提供することができる。
【００１７】
【発明の実施の形態】
Ｎビットの信号データ列ＩとＮ×Ｍの検査行列Ｈを用いて処理結果Ｐを得るＰ＝Ｈ×ＩTという行列演算において、検査行列Ｈの各列単位で必要となる演算を行い、処理結果Ｐの各要素を行分累積加算することで処理遅延／回路規模を削減する。特に、符号化における誤り訂正符号の検査行列においては、検査行列の列数Ｍが行数Ｎよりもかなり小さくなるので、列方向に並列に計算し、行方向に累積演算するようにすることにより、加算器の数を減らし、回路規模を小さくすることができる。
【００１８】
レジスタなどの処理結果Ｐの保持手段、ＲＯＭなどの検査行列Ｈの保持手段、アドレスカウンタなどの信号データ列Ｉの受信により検査行列Ｈ及び処理結果Ｐの読み出し、格納を制御する手段、加算器などの演算手段を備え、信号データ列Ｉの受信毎に入力データの処理が必要となる列データをＨから得て、対象となる処理結果Ｐの必要項を読み出し、受信データと演算、結果を処理結果Ｐの保持手段に書き戻す。これを信号データ列Ｉの全受信データに繰り返し行うことで、処理結果Ｐを得る。
【００１９】
図１は、本発明の実施形態に従った行列演算回路の構成例である。
制御手段１０は信号データ列Ｉを受信制御し、保持手段reg１２に保持する。
また、受信データ位置から検査行列Ｈの保持手段１１より列の処理対象の処理結果Ｐの位置を得る。処理結果Ｐの格納手段reg（Ｍ）１３はデータ受信前に全て０に初期化される。制御手段１０と保持手段１１によって処理対象の処理結果ＰはデータセレクタＳＥＬ１で選択され、入力データと加算処理される。ここで加算器は列中の１の最大個数ＣＷ個。ＳＥＬ１はＭ→ＣＷのセレクタでＣＷ個、ＳＥＬ２は（ＣＷ＋１）→１のセレクタでＭ個となる。加算結果及びreg（Ｍ）１３より読み出されたデータはＳＥＬ２により処理データか元データが選択されreg（Ｍ）１３に書き戻される。
【００２０】
すなわち、図１においては、信号データ列Ｉはreg１２に１ビット格納され、
制御手段１０によって呼び出され、各加算器に入れられる。制御手段は、ＲＯＭ１１の中から検査行列Ｈの適切な列の内、１となっている位置を検出し、reg（Ｍ）１３から来た信号の内、検査行列の当該列内の１となっている位置に対応するセレクタＳＥＬ１がreg（Ｍ）１３からの値を選択し、信号データ列と加算させる。加算結果は、セレクタＳＥＬ２に送られ、セレクタＳＥＬ２では、加算が行われたデータ値については、加算器からの値をreg（Ｍ）１３に入力し、加算が行われなかった値については、reg（Ｍ）１３からの値を再び、reg（Ｍ）１３に入力する。そして、全ての信号データ列Ｉの受信、演算が終わった時点でreg（Ｍ）１３は、出力データＰを出力する。
【００２１】
より概念的に述べれば、行列の縦方向を列方向、横方向を行方向とすると、入力信号データ列Ｉを読み込んだとき、Ｉの入力順を予め知っておくことによって、Ｉの要素をどの列に乗算すべきかを決定しておく。そして、Ｉが入力されると、演算すべき検査行列の列を読み出し、並列に列方向の演算をする（実際には、検査行列の要素は０か１であるので、行列要素が１である行の値をそのまま加算器に入力する）。そして、演算結果をreg（Ｍ）に格納し、Ｉが順次入力される毎に、行方向に加算していき、全ての加算が終わった時点でパリティの列ベクトルが得られ、演算終了とする手順である。
【００２２】
本装置によればデータの処理遅延はＮ、回路規模は加算器はＣＷ個、保持レジスタはＭとなる。
検査行列Ｈの保持手段の例として、列中の１の位置のアドレス保持する場合、（Cadd1、Cadd2、Cadd3）をＲＯＭ（Ｈ）の１番目のアドレスに格納する。ここでCaddnは列ｎ番目の１の位置を表し、１の個数がＣＷ個未満の場合は０とする。
【００２３】
例えば、Ｈ（Ｎ＝８、Ｍ＝５）を、
【００２４】
【数４】
とした場合は、
【００２６】
【表１】
となる。この場合各アドレスは３ビット（０〜５＜８）で表現可能なので、ＣＷ＝３なら３×３＝９ビットを１ワードとして格納すれば良い。
入力データ列Ｉに応じ、０番目なら（１、３、４）が出力され、各ＳＥＬ１は左から１、３、４のＭを選択し、ＳＥＬ２は左から１、３、４番目のＳＥＬ２が各ＳＥＬ１からの信号を、それ以外のＳＥＬ２はＭからの信号を選択する。
【００２８】
ＳＥＬ１、ＳＥＬ２の制御実現例を以下に示す。ＳＥＬ１はＭ→１のセレクタで、制御信号がｍ（整数）を示すものであるとすると、ｍ番目のデータを選択出力し、この場合ＲＯＭからの出力をＭＳＢより３ビットずつ制御信号ｍとすれば良い。
【００２９】
ＳＥＬ２は４（ＣＷ＋Ｍ）→１のセレクタで、制御信号は、
０→Ｍ、１→ＳＥＬ１＃１、２→ＳＥＬ１＃２、４→ＳＥＬ１＃ＣＷ
を選択するものとし、ＲＯＭからの出力を表２のデータマルチプレクサデコーダに入力、各デコーダの出力を図Ａのように制御信号とすることで実現できる。
【００３０】
【表２】
図２は、本発明の実施形態の動作を示す回路例である。
制御信号は、ＲＯＭ（Ｈ）１から出力され、セレクタＳＥＬ１＃１〜ＳＥＬ１＃ＣＷ（２−１〜２−ＣＷ）に入力されると共に、マルチプレクサデコーダＤＥＣ３−１〜３−ｎそれぞれに入力される。マルチプレクサデコーダＤＥＣ３−１〜３−ｎからは、ＲＯＭ（Ｈ）１からの制御信号をセレクタＳＥＬ２の選択信号にデコードした信号が出力される。ＳＥＬ２は、これらマルチプレクサデコーダＤＥＣ３−１〜３−ｎからの信号に基づいて制御される。
Ｈ行列の読み出しアドレスの発生方法の例
図３〜図６は、本発明の実施形態に従った制御手段の実現例を示す図である。
【００３２】
まず、図３において、入力データ列Ｉの先頭においてはdata startが、また、データＩが有効な期間はdata enableが図３のような場合、カウントイネーブル（“１”でカウントＵＰ）、クリア（“１”で全て０）付きのカウンタ２２を用いることで制御手段を構成可能である。ここで、前項の行列の場合は３ビットカウンタ（０〜７）で可能である。
【００３３】
また、Ｍの保持レジスタは図３のようにdata enableが“１”の場合はＳＥＬ２出力を、“０”の場合はデータをセレクタ２０で選択し、ＦＦ２１に保持することで実現できる。
【００３４】
ここで、data enableは図４のように不連続でも良い。
入力データＩが昇順で入力されない場合、降順であればＨの格納を逆順で格納することで実現できる。
【００３５】
また、図４にてカウンタをロード機能付きダウンカウンタに変更、data startにて値Ｎ−１をロードし、data enableでダウンカウントすることでも実現可能である。
【００３６】
入力データＩが予め定義された順番の場合は、Ｈの格納をその定義順で行うことで実現可能である。
入力データＩがインタリーブされた場合はＨの格納をその順番で格納することで、実現可能である。
【００３７】
また、図５の構成でも可能である。ｎはインタリーブの間隔とする。ここでｎ＝２とすると入力順は前項の例（０〜７）では０、２、４、６、１、３、５、７となる。
【００３８】
ＲＥＧ３３はアドレスを保持するＦＦ、各セレクタ３１、３２はdata enableが“１”の時、図５においてセレクタ３１、３２の下側に入っているデータをセレクトする。比較器３４は、カウンタ３０のカウントイネーブルと、セレクタ３１、３２の上側のポートへの値の入力を行うものである。
【００３９】
各動作は、
１．data startでＲＥＧを全て０、カウンタ３０はクリアで“１”をロードする。
２．data enableでＲＥＧ３３にｎを加算した値をロード（設定）。
３．ＲＥＧ＞Ｎ−１を比較、真なら４へ、偽なら２へ
４．data startなら１へ、それ以外はdata enableでＲＥＧ３３へカウンタの値を設定、カウンタ３０はＣＥで＋１し、２へ
となる。
【００４０】
本構成でｎ＝１とすればインタリーブ無しの昇順構成となる。
また、図６の構成にし、
１．data startでＲＥＧ３３をＮ−１、カウンタ３０はクリアでＮ−２をロードする。
２．data enableでＲＥＧ３３にｎを減算した値をロード（設定）。
３．ＲＥＧ＝０を比較、真なら４へ、偽なら２へ
４．data startなら１へ、それ以外はdata enableでＲＥＧ３３へカウンタの値を設定、カウンタ３０はＣＥで−１し２へ
とすることで逆順のインタリーブ構成となる。
【００４１】
以上のような実施形態においては、ＬＤＰＣ符号における検査行列の一例で比較した場合、Ｎ＝４３５２、Ｍ＝２５６、ＣＷ＝３、ＲＷ＝５１とすると、本実施形態では、従来例に比較して保持メモリでＭ／Ｍ＝１／４、加算器は図７の構成と比較してＣＷ／ＲＷ＝３／５１、図８の構成と比較して、ＣＷ／ＲＷ×Ｍ＝３／１３０５６となる。
【００４２】
本実施形態の装置では処理は各列単位で行われる。これによりＮビットの信号データ列Ｉ受信順序によらず、処理を行うことが可能となる。
また、各列単位で処理を行うことでＮビットの信号データ列Ｉの任意の位置から処理を行うことが可能となる。
【００４３】
更に、本実施形態においては検査行列Ｈの保持を処理が必要となる項のアドレスのみを保持することで保持手段の回路規模が削減可能となる。
行列をそのまま保持した場合は、Ｍビット×Ｎアドレス分の容量となるが、アドレスで保持した場合、ｌｏｇ2（Ｍ）ビット×ＣＷの容量となる。
【００４４】
また、信号データ列Ｉの受信順序の保存を行列保持手段で行うことで、受信順序に依存しない処理装置を構成可能となる。
また、上記で説明したように信号データ列Ｉ受信順序が逆順で送られる場合、行列を逆アドレスで保持することで、回路を変更することなく構成可能となる。
【００４５】
上記装置において、信号データ列Ｉの受信順序の保存を行列保持手段に与える制御データで行うことで受信順序に依存しない処理装置を構成可能となる。
例えば、受信順序アドレスをレジスタによるテーブルとして構成することにより、受信順序に非依存及び動的な変更が可能となる。
【００４６】
上記実施形態においては、回路規模の比較的小さいセレクタの数が増えるが、従来技術に比べ、回路規模の比較的大きい加算器の数が減るので、全体としては、回路規模を小さく抑えることができる。
【００４７】
また、ＲＯＭは、検査行列の行列要素が１である部分の行列内での位置のみを格納すればよいので、行列要素を全部記憶する必要が無く、メモリ容量が小さくて済む。更に、ＬＤＰＣの場合には、行列要素の内、１の数が比較的少ないので、特にメモリ容量の節約に有効である。
【００４８】
なお、上記実施形態の説明においては、入力データ列Ｉは、信号値が２値のビット列であることを前提にしたが、必ずしもこれに限定されるものではなく、信号値が各要素の値として実数を取るような場合にも同様に適用可能である。
【００４９】
ＬＤＰＣとその符号化については、詳しくは、下記文献を参考にされたい。
・和田山正 「低密度パリティ検査符号とその復号方法について」磁気記録研究会発表論文、２００１年１２月、＜http://vega.c.oka-pu.ac.jp/~wadayama/welcome j.html＞
・Tadashi Wadayama, "An Extention ofGallager Ensemble of Low Density Parity Check Codes", IEICE TRANS.FUNDAMENTALS, VOL. E85-A, NO.1 JANUARY 2002
（付記１）行列の行列要素を格納する格納手段と、
初期値として全て０である値を格納し、順次行われる演算結果を順次格納するレジスタ手段と、
該レジスタ手段から出力される値と入力データ値とを加算する加算手段と、
前記行列の行列要素値に基づいて、必要な値を該レジスタ手段から該加算手段に入力し、入力データ値と該レジスタ手段からの値を加算させる演算制御手段と、
加算器の出力と、該レジスタ手段の出力を適切に選択して再び該レジスタ手段に格納するループバック手段と、
を備える行列演算処理装置。
【００５０】
（付記２）前記格納手段は、検査行列の行列要素が１となる行列要素の位置のみを情報として格納することを特徴とする付記１に記載の行列演算処理装置。
（付記３）前記演算制御手段は、入力データ値の入力順に合わせて前記格納手段から必要な情報を出力させることを特徴とする付記１に記載の行列演算処理装置。
【００５１】
（付記４）前記行列は、データの符号化に伴う誤り訂正符号の検査行列であることを特徴とする付記１に記載の行列演算処理装置。
（付記５）前記行列は、ＬＤＰＣ（Low Density Parity Check）符号の検査行列であることを特徴とする付記１に記載の行列演算処理装置。
【００５２】
（付記６）行列の行列要素を格納する格納ステップと、
初期値として全て０である値を格納し、順次行われる演算結果を順次レジスタ手段に格納するレジスタステップと、
該レジスタ手段の格納値と入力データ値とを加算する加算ステップと、
前記行列の行列要素値に基づいて、必要な値を該レジスタ手段の格納値から該加算ステップに渡し、入力データ値と該格納値を加算させる演算制御ステップと、
加算器の出力と、該格納値を適切に選択して再び該レジスタ手段に格納するループバックステップと、
を備える行列演算処理方法。
【００５３】
（付記７）前記格納ステップでは、検査行列の行列要素が１となる行列要素の位置のみを情報として格納することを特徴とする付記６に記載の行列演算処理方法。
【００５４】
（付記８）前記演算制御ステップでは、入力データ値の入力順に合わせて前記格納手段から必要な情報を出力させることを特徴とする付記６に記載の行列演算処理方法。
【００５５】
（付記９）前記行列は、データの符号化に伴う誤り訂正符号の検査行列であることを特徴とする付記６に記載の行列演算処理方法。
（付記１０）前記行列は、ＬＤＰＣ（Low Density Parity Check）符号の検査行列であることを特徴とする付記６に記載の行列演算処理方法。
【００５６】
【発明の効果】
本発明により、行列演算回路の遅延、回路規模を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に従った行列演算回路の構成例である。
【図２】本発明の実施形態の動作を示す回路例である。
【図３】本発明の実施形態に従った制御手段の実現例を示す図（その１）である。
【図４】本発明の実施形態に従った制御手段の実現例を示す図（その２）である。
【図５】本発明の実施形態に従った制御手段の実現例を示す図（その３）である。
【図６】本発明の実施形態に従った制御手段の実現例を示す図（その４）である。
【図７】従来の行列演算回路の例である。
【図８】別の従来例を示す図である。
【符号の説明】
１０ 制御手段
１１ ＲＯＭ
１２ reg
１３ reg（Ｍ）
Claims (5)
- 入力される入力データ値と行列との演算を行なう行列演算処理装置であって、
該行列の行列要素を格納する格納手段と、
初期値として全ての保持値に０を格納し、順次行われる演算結果を順次格納するレジスタ手段と、
該レジスタ手段から出力される値と該入力データ値とを加算する加算手段と、
前記行列の行列要素値に基づいて、該行列要素値と演算するべき値を該レジスタ手段から該加算手段に入力し、該入力データ値と該レジスタ手段からの値を該加算手段に加算させ、あるいは、該レジスタ手段から読み出した値に加算を行なわないで出力させる演算制御手段と、
加算が行なわれた場合には、加算器の出力を、加算が行なわれなかった場合には、該レジスタ手段の出力を選択して再び該レジスタ手段に格納するループバック手段と、
を備える行列演算処理装置。 - 前記格納手段は、前記行列の行列要素が１となる行列要素の位置のみを情報として格納することを特徴とする請求項１に記載の行列演算処理装置。
- 前記演算制御手段は、入力データ値の入力順に合わせて前記格納手段から、入力データ値と演算されるべきデータを出力させることを特徴とする請求項１に記載の行列演算処理装置。
- 前記行列は、データの符号化に伴う誤り訂正符号の検査行列であることを特徴とする請求項１に記載の行列演算処理装置。
- 前記行列は、ＬＤＰＣ（Low Density Parity Check）符号の検査行列であることを特徴とする請求項１に記載の行列演算処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002098025A JP4042841B2 (ja) | 2002-03-29 | 2002-03-29 | 行列演算処理装置 |
| US10/402,623 US7085983B2 (en) | 2002-03-29 | 2003-03-28 | Matrix operation processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002098025A JP4042841B2 (ja) | 2002-03-29 | 2002-03-29 | 行列演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003296302A JP2003296302A (ja) | 2003-10-17 |
| JP4042841B2 true JP4042841B2 (ja) | 2008-02-06 |
Family
ID=28449812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002098025A Expired - Fee Related JP4042841B2 (ja) | 2002-03-29 | 2002-03-29 | 行列演算処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7085983B2 (ja) |
| JP (1) | JP4042841B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7020829B2 (en) | 2002-07-03 | 2006-03-28 | Hughes Electronics Corporation | Method and system for decoding low density parity check (LDPC) codes |
| ATE360284T1 (de) * | 2002-07-03 | 2007-05-15 | Directv Group Inc | Codierung von ldpc-codes (low-density parity check) durch verwendung einer strukturierten paritätsprüfmatrix |
| US7577207B2 (en) | 2002-07-03 | 2009-08-18 | Dtvg Licensing, Inc. | Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes |
| US20040019845A1 (en) * | 2002-07-26 | 2004-01-29 | Hughes Electronics | Method and system for generating low density parity check codes |
| US7864869B2 (en) * | 2002-07-26 | 2011-01-04 | Dtvg Licensing, Inc. | Satellite communication system utilizing low density parity check codes |
| US7370264B2 (en) * | 2003-12-19 | 2008-05-06 | Stmicroelectronics, Inc. | H-matrix for error correcting circuitry |
| US7802162B2 (en) | 2004-01-20 | 2010-09-21 | Nec Corporation | Parity check matrix generation method, data transmission system, encoding device, decoding device, and a parity check matrix generation program |
| JP4622654B2 (ja) * | 2005-04-25 | 2011-02-02 | ソニー株式会社 | 復号装置および復号方法 |
| US7500174B2 (en) | 2005-05-23 | 2009-03-03 | Microsoft Corporation | Encoding and application of extended hamming checksum |
| US8296337B2 (en) | 2006-12-06 | 2012-10-23 | Fusion-Io, Inc. | Apparatus, system, and method for managing data from a requesting device with an empty data token directive |
| JP5595260B2 (ja) * | 2010-12-28 | 2014-09-24 | 三菱電機株式会社 | 受信機 |
| CN107315715B (zh) * | 2016-04-26 | 2020-11-03 | 中科寒武纪科技股份有限公司 | 一种用于执行矩阵加/减运算的装置和方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3122381A1 (de) * | 1981-06-05 | 1982-12-23 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren und einrichtung zur erzeugung von pruefbits zur sicherung eines datenwortes |
| EP1407555A1 (en) * | 2001-05-09 | 2004-04-14 | Comtech Telecommunications Corp. | Low density parity check codes and low density turbo product codes |
| AU2002248558A1 (en) * | 2001-06-06 | 2002-12-16 | Seagate Technology Llc | A method and coding apparatus using low density parity check codes for data storage or data transmission |
| US6895547B2 (en) * | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
-
2002
- 2002-03-29 JP JP2002098025A patent/JP4042841B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-28 US US10/402,623 patent/US7085983B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030187899A1 (en) | 2003-10-02 |
| JP2003296302A (ja) | 2003-10-17 |
| US7085983B2 (en) | 2006-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5592404A (en) | Versatile error correction system | |
| JP4042841B2 (ja) | 行列演算処理装置 | |
| JP5631977B2 (ja) | 読み取りデータ処理システムにおける動的スケーリングのシステムと方法 | |
| US8553474B2 (en) | Increased capacity heterogeneous storage elements | |
| US5787127A (en) | Viterbi decoding method and apparatus with balance among memory and processing requirements | |
| JP2007087529A (ja) | 信号復号装置、信号復号方法、および記憶システム | |
| RU2007106450A (ru) | Способы и устройство ldpc-кодирования | |
| JP3064338B2 (ja) | データ単位群のバッファ装置 | |
| US5212695A (en) | Error check or erro correction code coding device | |
| US7783950B2 (en) | Data writing apparatus and a storage system | |
| JPS59157811A (ja) | デ−タ補間回路 | |
| KR100873824B1 (ko) | 오류 제어 코드 장치 및 그 방법 | |
| JP3501725B2 (ja) | ビタビ復号器 | |
| JP3250736B2 (ja) | 多目的誤り訂正計算回路 | |
| JP5488472B2 (ja) | 復号装置、この復号装置を有するデータ通信装置およびデータ記憶装置 | |
| KR960016509B1 (ko) | 데이타 오류 검출 방법 및 검출 회로 | |
| JP2005045735A (ja) | 符号検出装置及び方法、復号装置及び方法、並びに情報処理装置及び方法 | |
| KR20030005267A (ko) | 고속 ａｃｓ 비터비 디코더 구현을 위하여 메모리내의상태 메트릭들을 효과적으로 판독하고 저장하는 방법 및장치 | |
| JPH11328880A (ja) | 誤り訂正装置及び光ディスク読取装置 | |
| US6701468B1 (en) | Code error correcting circuit, code error correcting method, communicating apparatus and communicating method | |
| JP4520861B2 (ja) | ターボ復号器及びターボ復号方法 | |
| JP2001044853A (ja) | チェンサーチ回路、誤り訂正装置及びディスクドライブ装置 | |
| CN107959502B (zh) | 一种ldpc编码方法 | |
| EP4325726A1 (en) | Interleave circuit and communication device | |
| KR0133508B1 (ko) | 디지탈 데이타 입출력시 인터리브(Inter leave) 및 채널분할회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |