CN100385796C - 低密度校验码的信道编码方法 - Google Patents
低密度校验码的信道编码方法 Download PDFInfo
- Publication number
- CN100385796C CN100385796C CNB2004100845540A CN200410084554A CN100385796C CN 100385796 C CN100385796 C CN 100385796C CN B2004100845540 A CNB2004100845540 A CN B2004100845540A CN 200410084554 A CN200410084554 A CN 200410084554A CN 100385796 C CN100385796 C CN 100385796C
- Authority
- CN
- China
- Prior art keywords
- check matrix
- check
- code
- matrix
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
一种用于数字信号传输领域的低密度校验码的信道编码方法,将低密度校验码的校验矩阵映射为一个几何体,通过不同的穿线方式分四层构造校验矩阵,每一层均对应几何体中的一种穿线方式,得到的四层结构构建成的校验矩阵再通过高斯消元法或上三角化的方法转化为对应的生成矩阵,生成矩阵用于编码器的码字生成,校验矩阵用于译码器的译码过程。本发明通过选取几何体中的穿线方式,可以构造出具有较大最小环长的校验矩阵,使低密度校验码得到更强的纠错性能,并在一定程度上克服了传统确定性构造方法码长与码率相互固定的缺点。构造的校验矩阵非常稀疏且具有一定的规律性,可以大大降低低密度校验码解码器的硬件复杂度。
Description
技术领域
本发明涉及一种信道编码方法,尤其涉及一种基于几何思想的低密度校验码的信道编码方法。用于数字信号传输领域。
背景技术
低密度校验码(简称LDPC码)与传统的信道编码相比具有优越的性能。在一个采用LDPC码的通信系统中,LDPC码可用生成矩阵和校验矩阵描述。在系统的发端(编码器),生成矩阵用于码字的生成,而校验矩阵决定了生成矩阵的产生;同时校验矩阵还直接用于接收端(译码器)的译码,因此一种LDPC码可完全由它的校验矩阵所决定,LDPC码的性能好坏也取决于校验矩阵的构造。LDPC码的校验矩阵是一个稀疏的矩阵,矩阵中“1”数目远小于“0”的数目。校验矩阵由二进制数字“0”和“1”构成,大小为N*K的矩阵有N列K行,每一列对应一个信息比特,每一行定义一个校验方程。如矩阵中第k行第n列为“1”,意味着码字中的第n个比特参与了第k个校验方程。对于规则的LDPC码校验矩阵每一列包含λ个“1”,每一行包含ρ个“1”,但LDPC码的校验矩阵并不要求每一列每一行分别包含相同数目的“1”,因此在构造LDPC码校验矩阵时λ和ρ是可变的,相应的可以用n和k的函数λ(n)、ρ(k)来表示。给定λ(n)、ρ(k)时如何构造具有较大的最小环长的校验矩阵是提高LDPC信道编码性能的关键之一。目前LDPC码的构造方法主要分为随机方法和确定性地方法,随机方法可获得相对较好的纠错性能并可构造任意长度任意码率的码子,但其生成的码子硬件实现都比较困难。确定性的方法构造的LDPC码具有较强的规律,有利于硬件的实现。但当码长较长时其性能与随机构造的码子仍有较大的差别。更重要的是,利用确定性的方法构造的LDPC码,其码长与码率相对固定,这一点严重限制了确定性LDPC码在实际中的应用。目前的确定性构造方法都不同程度的存在一些不足。
经对现有技术的文献检索发现,Y.Kou等人在《IEEE Trans.Inform.Theory》vol.47,pp2711-2736 Nov 2001发表的”Low-density parity-checkcodes based on finite geometries:A rediscovery and new results”,(IEEE信息理论学报2001年11月,第47卷,2711到2736页,基于有限几何的低密度奇偶校验码:一些新发现与新结果)该文中提出利用有限几何的概念通过生成多项式产生校验矩阵,虽然这种方法完全避免了长度为4的环的出现,即最小环长为6(环长必为偶数),但该方法存在三个问题:(1)最小环长为6,无法进一步提高最小环长,例如无法构造最小环长为8的校验矩阵。(2)校验矩阵中“1”的数目比较多,导致LDPC译码器硬件复杂度较高。(3)码长与码率相对固定,严重限制了其在实际情况中的应用。而其它一些确定性构造方法也都不同程度的存在上述问题。
发明内容
本发明的目的在于克服现有技术中的不足,提出一种低密度校验码的信道编码方法,使其译码性能更优,具有更强的纠错性能,编解码器的硬件实现容易。
本发明是通过以下技术方案实现的,本发明将核心的低密度校验码校验矩阵映射成一个几何体分为四层分别构造,其中的点代表校验矩阵的列,其中的线代表校验矩阵的行,每一层均对应几何体中的一种穿线方式,选择穿线方式逐行生成校验矩阵,由构建成的校验矩阵再通过高斯消元法或者上三角化转化为对应的生成矩阵,生成矩阵用于编码器的码字生成,校验矩阵用于译码器的译码过程。本发明通过选取穿线方式,可以构造出具有较大最小环长的校验矩阵,使低密度校验码具有更强的纠错性能。
以下对本发明作进一步的说明,具体步骤如下:
1)据所需的码长N,码率Rate选择恰当的参数k、L。为了保证码子的纠错性能,令k与L均大于等于4且一般情况下L大于k。使低密度校验码校验矩阵列数N=k2*L,行数M=4*k*L,码率 由于构造的LDPC码的校验矩阵一般而言都会包含冗余行(即矩阵不满秩),因此一般需要尝试一下k与比k稍小一些的整数,以求找出最接近所需码率的设计参数。最后得到的矩阵每一行包含k个“1”,每一列包含4个“1”。该校验矩阵由四层构成,每一层ρ2行N列。
2)在一个坐标为(x,y,z)的三维坐标系中构造一个长方体,其x轴方向的边长为L,y轴与z轴方向的边长为k并按照1至N的顺序为每个节点编号。
3)按照y轴的方向进行穿线,每条线包含k个节点,共有k*L条直线。每一条直线对应校验矩阵的一行,将校验矩阵中的每一行对应直线穿过的节点设置成1,其余的节点保持为0。构造校验矩阵的第一层。
4)同理,按照步骤3)的方式在z轴的方向上进行穿线,构造校验矩阵的第二层。
5)在x与y方向构成的面上,按照步骤3)的方式在45度对角线方向进行穿线,构造校验矩阵的第三层。这里需要注意的是,假设节点的行列坐标为(x,y),当x>L时,取x=xmodL,同时当y>k时,取y=ymodk。这样一来就可以保证每个节点都被取到一次,同时保证最小环长为8。
6)同理,在x与z方向构成的面上,按照步骤5)的方式进行构造。
7)分别取k=k-1,k=k-2,并重复步骤1)-6),最后选择一个码率最接近的码子。
8)将上述得到的四层结构构建成校验矩阵H,再将其通过高斯消元法(或者是上三角化的方法)转化为对应的生成矩阵G,生成矩阵G可用于发端(LDPC编码器)的码字生成,校验矩阵H用于收端(LDPC译码器)的译码过程,这样实现了低密度校验码的信道编码。
本发明通过以上的方法得到的码率非常接近要设计的码率。如果需要精确的码率,则可以通过裂行的方式进一步的修正得到的校验矩阵。这种方式对应的几何意义相当于将一条穿过k个节点的线段分成数段,因此不会影响最小环长,也不会影响列重。而且该方法主要分裂冗余行,并且尽可能小的调整矩阵,因此不会对矩阵的性能产生明显的影响。
本发明方法利用几何体性质将低密度校验码校验矩阵分为四层分别构造,通过这种分层构造可以保证校验矩阵的最小环长为8,使译码性能更优。并且在一定的程度上克服了传统确定性LDPC构造方法码长与码率相互固定的缺点,同时该矩阵所特有的性质可以大大降低低密度校验码编解码器的硬件复杂度,因此特别适用于数字信号传输(存储)系统高速编解码器的硬件实现。
附图说明
图1为本发明分层LDPC码校验矩阵第一层结构构成示意图。
图2基于几何思想的LDPC码对应立方体与穿线方式示意图。
图3基于几何思想的LDPC码码率调整方法几何思想示意图。
图4为一种码率0.5,码长1029的LDPC码校验矩阵第一层结构图。
图5为一种码率0.5,码长1029的LDPC码校验矩阵第二层结构图。
图6为一种码率0.5,码长1029的LDPC码校验矩阵第三层结构图。
图7为一种码率0.5,码长1029的LDPC码校验矩阵第四层结构图。
图8为一种码率0.5,码长1029的LDPC码校验矩阵结构图。
图4至8所示矩阵中,“1”用点表示,“0”未标出。
具体实施方式
为更好的理解本发明的技术方案,以下结合附图给出一个基于几何思想的LDPC码构造方法的具体实施例:
需要的LDPC码为码率0.5,码长1000,具体的步骤如下:
1)根据设计要求,选择参数选择k=7,L=21使低密度校验码校验矩阵列数N=1029,行数K=588,每一行包含7个“1”,每一列包含4个“1”。该校验矩阵由四层构成,每一层147行1029列。
2)在一个坐标为(x,y,z)的三维坐标系中构造一个长方体,其x轴方向的边长为L,y轴与z轴方向的边长为k并按照1至N的顺序为每个节点编号。
3)按照y轴的方向进行穿线构造LDPC码校验矩阵的第一层。
4)按照z轴的方向进行穿线构造LDPC码校验矩阵的第二层。
5)在x与y方向构成的面上,按照45度对角线方向进行穿线,每条线包含k个节点,共有k*L条直线。每一条直线也对应校验矩阵的一行,将校验矩阵中的每一行对应直线穿过的节点设置成1,其余的节点保持为0。这里需要注意的是,节点的坐标为(x,y),当x>L时,取x=xmodL,同时当y>k时,取y=ymodk。
6)在x与z方向构成的面上,也按照45度对角线方向进行穿线,每条线包含k个节点,共有k*L条直线。每一条直线也对应校验矩阵的一行,将校验矩阵中的每一行对应直线穿过的节点设置成1,其余的节点保持为0。同理,假设节点的坐标为(x,z),当x>L时,取x=xmodL,同时当z>k时,取z=zmodk。此时码率为0.52。
7)为了进一步逼近设计码率,从冗余行中选出21行,每一行的1元素平均分配到两行中。因此最后的校验矩阵一共609行,1029列。码率0.5。
8)将上述方法所得到的校验矩阵H,如图8所示,再将其通过高斯消元法转化为对应的生成矩阵G。生成矩阵G用于发端(LDPC编码器)的码字生成,校验矩阵H用于收端(LDPC译码器)的译码过程。
通过上述方法确定的基于几何思想的低密度校验码,为了其编译码器的硬件实现方便,可对上述方法构造的校验矩阵进行行或列的互换,该互换不影响低密度校验码性能。
Claims (2)
1.一种低密度校验码的信道编码方法,其特征在于,将低密度校验码校验矩阵映射成一个由点阵构成的几何长方体,其中构成几何长方体的点阵中的每个点分别代表校验矩阵的各列,通过连接不同位置的点构成不同方向的穿线,这些线条代表校验矩阵的行,按照线条的不同方向或者说按照不同的穿线方向,可以将校验矩阵按行分成四部分,每一部分称为一层,通过具体的穿线方式生成最终需要的校验矩阵(H),最终得到的校验矩阵再通过高斯消元法或者上三角化转化为对应的生成矩阵,生成矩阵用于编码器的码字生成,校验矩阵(H)用于译码器的译码过程,
包括以下步骤:
1)据所需的码长N,码率Rate选择恰当的参数k、L,令k与L均大于等于4且L大于k,使低密度校验码校验矩阵列数N=k2*L,行数M=4*k*L,码率 最后得到的矩阵每一行包含k个“1”,每一列包含4个“1”,该校验矩阵由四层构成,每一层ρ2行N列;
2)在三维坐标系中构造一个行,列,面边长分别为L、k、k的长方体,并按照1至N的顺序为每个节点编号;
3)按照列的方向进行穿线,每条线包含k个节点,共有k*L条直线,每一条直线对应校验矩阵的一行,将校验矩阵中的每一行对应直线穿过的节点设置成1,其余的节点保持为0,构造校验矩阵的第一层;
4)同理,按照步骤3的方式在面的方向进行穿线,构造校验矩阵的第二层;
5)在行列方向构成的面上,按照按照步骤3的方式在45度对角线方向进行穿线,构造校验矩阵的第三层,假设节点的行列坐标为(x,y),当x>L时,取x=x mod L,同时当y>k时,取y=y mod k,保证每个节点都被取到一次,同时保证最小环长为8;
6)同理,在行面方向构成的面上,按照步骤5的方式进行构造;
7)分别取k=k-1,k=k-2,并重复步骤1-6,最后选择一个码率最接近的码子;
8)将上述得到的四层结构构建成校验矩阵(H),再将其通过高斯消元法或者上三角化的方法转化为对应的生成矩阵(G),生成矩阵(G)可用于发端即LDPC编码器端的码字生成,校验矩阵(H)用于收端即LDPC译码器端的译码过程,这样实现了低密度校验码的信道编码。
2.根据权利要求1所述的低密度校验码的信道编码方法,其特征是,如果需要精确的码率,通过矩阵行分裂的方式进一步修正,得到的校验矩阵(H)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100845540A CN100385796C (zh) | 2004-11-25 | 2004-11-25 | 低密度校验码的信道编码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100845540A CN100385796C (zh) | 2004-11-25 | 2004-11-25 | 低密度校验码的信道编码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1614896A CN1614896A (zh) | 2005-05-11 |
CN100385796C true CN100385796C (zh) | 2008-04-30 |
Family
ID=34765918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100845540A Expired - Fee Related CN100385796C (zh) | 2004-11-25 | 2004-11-25 | 低密度校验码的信道编码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100385796C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7398453B2 (en) * | 2005-10-03 | 2008-07-08 | Motorola, Inc. | Method and apparatus for a low-density parity-check decoder |
JP4558638B2 (ja) * | 2005-12-15 | 2010-10-06 | 富士通株式会社 | 符号器および復号器 |
CN101414833B (zh) * | 2007-10-19 | 2010-08-04 | 中兴通讯股份有限公司 | 低密度生成矩阵码的编码方法及装置 |
CN113364470B (zh) * | 2021-05-30 | 2022-10-28 | 南京理工大学 | 用于qkd的基于ge模型的改进型ldpc码译码方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004266463A (ja) * | 2003-02-28 | 2004-09-24 | Mitsubishi Electric Corp | 検査行列生成方法および検査行列生成装置 |
CN1547806A (zh) * | 2002-07-03 | 2004-11-17 | 使用结构化奇偶校验矩阵的低密度奇偶校验码的编码 | |
EP1480346A1 (en) * | 2002-02-28 | 2004-11-24 | Mitsubishi Denki Kabushiki Kaisha | Ldpc code inspection matrix generation method and inspection matrix generation device |
-
2004
- 2004-11-25 CN CNB2004100845540A patent/CN100385796C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1480346A1 (en) * | 2002-02-28 | 2004-11-24 | Mitsubishi Denki Kabushiki Kaisha | Ldpc code inspection matrix generation method and inspection matrix generation device |
CN1547806A (zh) * | 2002-07-03 | 2004-11-17 | 使用结构化奇偶校验矩阵的低密度奇偶校验码的编码 | |
JP2004266463A (ja) * | 2003-02-28 | 2004-09-24 | Mitsubishi Electric Corp | 検査行列生成方法および検査行列生成装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1614896A (zh) | 2005-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101162907B (zh) | 一种利用低密度奇偶校验码实现编码的方法及装置 | |
CN100502245C (zh) | 支持任何码率/码长的低密度奇偶校验码编码装置和方法 | |
CN101032082B (zh) | 编码和解码数据的方法和设备 | |
CN100438394C (zh) | 非规则置换矩阵ldpc码的构造方法及装置 | |
CN104917536B (zh) | 一种支持低码率编码的方法及装置 | |
KR20090092892A (ko) | Ldpc 코드를 이용한 복호화 방법 | |
CN101924565A (zh) | Ldpc编码器、解码器、系统及方法 | |
CN101904101A (zh) | 编码器、解码器、编码方法和解码方法 | |
CN102142928A (zh) | 交织、解交织外码编码输出码字的方法和交织、解交织器 | |
CN104967455B (zh) | 空间耦合低密度奇偶校验码的递归编码方法 | |
CN101371448B (zh) | 快速编码和解码方法及相关设备 | |
CN101252360A (zh) | 一种高围长低码率多进制ldpc码的结构化构造方法 | |
KR20060106132A (ko) | 연접 ldgm 부호 부호화/복호화 방법 | |
CN100385796C (zh) | 低密度校验码的信道编码方法 | |
CN100440737C (zh) | 一种高度结构化的ldpc编码和解码方法及其编码器和解码器 | |
CN101465655B (zh) | 极短码长低密度奇偶校验码的编码方法 | |
CN101800627B (zh) | 一种多码率兼容的高速ldpc编码器的硬件实现 | |
CN101242188A (zh) | 基于哈密尔顿图的低密度奇偶校验码的纠错编码方法 | |
KR101065693B1 (ko) | Ldpc 코드를 이용한 부호화, 복호화 방법 및 부호화또는 복호화를 위한 ldpc 코드 생성 방법 | |
CN101453220A (zh) | 用于重复累积码编码的交织方法和编码方法及相应设备 | |
WO2008125300A2 (en) | An encoding scheme, and a decoding scheme using a series of ldpc codes based on finite inversive spaces | |
CN102347775B (zh) | 一种基于并行分层译码算法的ldpc码译码器 | |
EP2195928B1 (en) | Encoding method and device for tail-biting trellis ldpc codes | |
CN101471672B (zh) | 低密度奇偶校验码的编码方法和编码器 | |
CN102594364B (zh) | 一种准循环低密度奇偶校验码的构造方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080430 Termination date: 20101125 |