KR20040007236A - 파워 반도체장치 - Google Patents

파워 반도체장치 Download PDF

Info

Publication number
KR20040007236A
KR20040007236A KR1020030016772A KR20030016772A KR20040007236A KR 20040007236 A KR20040007236 A KR 20040007236A KR 1020030016772 A KR1020030016772 A KR 1020030016772A KR 20030016772 A KR20030016772 A KR 20030016772A KR 20040007236 A KR20040007236 A KR 20040007236A
Authority
KR
South Korea
Prior art keywords
power semiconductor
semiconductor device
terminal member
terminal
heat sink
Prior art date
Application number
KR1020030016772A
Other languages
English (en)
Other versions
KR100566046B1 (ko
Inventor
타카아키 사라사와
야스오 코우타케
쓰요시 타카야마
나쓰키 쓰지
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040007236A publication Critical patent/KR20040007236A/ko
Application granted granted Critical
Publication of KR100566046B1 publication Critical patent/KR100566046B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

와이어에 의한 접속을 갖지 않은 파워 반도체장치를 제공한다. 제1 단자부재(111)의 소자배치부분(111a) 상에 IGBT(121) 및 다이오드(131)가 접합되어 있고, IGBT(121) 및 다이오드(131) 상에 제2 단자부재(112)의 소자배치부분(112a)이 접합되어 있다. 또한, 제2 단자부재(112)의 소자배치부분(112a) 상에 IGBT(122) 및 다이오드(132)가 접합되어 있고, IGBT(122) 및 다이오드(132) 상에 제3 단자부재(113)의 소자배치부분(113a)이 접합되어 있다. 소자(121, 122, 131, 132)를 수용하도록 트랜스퍼 몰드 패키지(141)가 형성되어 있다. 단자부재(111, 112, 113)의 외부접속부분(111b, 112b, 113b)은 패키지(141) 밖으로 인출되어 있다. 제1 및/또는 제3 단자부재(111, 113)의 소재부분(111a. 113a)은 패키지로부터 노출되어 있다.

Description

파워 반도체장치{POWER SEMICONDUCTOR DEVICE}
본 발명은 파워 반도체장치에 관한 것으로, 구체적으로는 와이어에 의한 접속을 없애어 이것에 기인하는 문제를 해소하기 위한 기술에 관한 것이다.
현재, 파워 반도체장치에는 소형 경량화, 저가격화, 고품질화가 요구되고 있다. 일반적으로는 고품질을 얻기 위해서는 가격이 높아져 버리지만, 가격을 하강시키면서도 높은 품질을 확보하는 것이 요망되고 있다.
도 26 및 도 27에 종래의 파워 반도체장치 51P를 설명하기 위한 모식적인 평면도 및 단면도를 각각 나타낸다. 여기서는 종래의 반도체장치 51P로서 3상 인버터의 1상분의 구성(소위 암)을 예로 든다. 또한, 설명을 위해, 도 26 및 도 27에는 케이스 본체(수지부분)의 도시를 생략하고 있다.
종래의 파워 반도체장치(51P)에서, 예를 들면 세라믹으로 이루어지는 방열용 절연기판(151P)의 양 주표면 상에 동이나 알루미늄 등의 금속층(152P, 153P)이 배치되어 있다. 또, 절연기판(151P)은 예를 들면 구리나 알루미늄으로 이루어지는 금속제조 방열판(도시하지 않음) 상에 땜납에 의해 접착된다.
그리고, 각 금속층(152P) 상에 IGBT(121P, 122P) 및 프리휠링 다이오드(131P, 132P)가 배치되어 있고(따라서 4개의 파워 반도체소자(121P, 122P, 131P, 132P)가 동일평면 상에 배치되어 있음), 금속층(152P)과 전기적으로 접촉되어 있다. 쌍을 이루는 파워 반도체소자(121P, 131P) 및 동일파워 반도체소자(122P,132P)는 알루미늄이나 금의 와이어(154P)에 의해 서로 접속되어 있다. 또한, 파워 반도체소자(121P, 122P, 131P, 132P)는 와이어(154P)에 의해 금속층(152P), 단자(155P, 155PP)에 접속되어 있다. 또한, 금속층(152P)과 단자(155NP)와의 사이에도 와이어(154P)에 의해 접속되어 있다. 또한, 단자 155NP, 155PP는 저전위(전원접지전위) 및 고전위에 각각 접속된다.
그리고, 케이스(도시하지 않음)가 파워 반도체소자(121P, 122P, 131P, 132P)를 수용하도록 배치되어 있고, 케이스 내에는 에폭시계 수지가 충전되어 있다. 이때, 실리콘 겔로 파워 반도체소자(121P, 122P, 131P, 132P)가 밀봉되어, 해당 실리콘 겔 상에 에폭시계 수지가 충전되는 경우도 있다.
종래의 파워 반도체장치(51P)는 와이어(154P)에 기인하여 다음과 같은 문제를 가지고 있다.
우선, 와이어(154P)의 절단 등에 의한 단선이라는 문제가 있다. 예를 들면 자동차, 바이크, 열차 등에 종래의 파워 반도체장치(51P)를 사용하면, 진동에 의해 와이어의 넥(neck)부에 크랙이 생겨, 단선해 버리는 경우가 있다.
또한, 와이어(154P)의 접속개소를 확보하는 필요성으로부터, 파워 반도체장치(51P)가 커져 버린다.
또한, 와이어(154P)에서의 전압강하는 전력손실을 야기한다.
본 발명은 이러한 점에 감안하여 이루어진 것으로, 와이어에 의한 접속을 갖지 않은 파워 반도체장치를 제공하는 것을 주된 목적으로 한다.
도 1은 본 발명에 관한 파워 반도체장치를 설명하기 위한 블록도이다.
도 2는 실시예 1에 관한 제1 파워 반도체장치를 설명하기 위한 모식적인 평면도이다.
도 3은 도 2에서 3-3선에서의 모식적인 단면도이다.
도 4는 도 3에서 점선으로 둘러싸인 부분(4)의 확대도이다.
도 5는 실시예 1에 관한 제2 파워 반도체장치를 설명하기 위한 모식적인 평면도이다.
도 6은 도 5에서 6-6선에서의 모식적인 단면도이다.
도 7은 실시예 1에 관한 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 8은 실시예 2에 관한 제1 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 9는 실시예 2에 관한 제2 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 10은 실시예 2에 관한 제3 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 11은 실시예 2에 관한 제4 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 12는 실시예 3에 관한 제1 파워 반도체장치를 설명하기 위한 모식적인 평면도이다.
도 13은 실시예 3에 관한 제1 파워 반도체장치를 도 12에서 화살표(13)의 방향에서 본 모식적인 단면도이다.
도 14는 실시예 3에 관한 제1 파워 반도체장치를 도 12에서 화살표(14)의 방향에서 본 모식적인 단면도이다.
도 15는 실시예도 3에 관한 제2 파워 반도체장치를 설명하기 위한 모식적인 평면도이다.
도 16은 실시예 3에 관한 제2 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 17은 실시예 4에 관한 제1 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 18은 실시예 4에 관한 제2 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 19는 실시예 5에 관한 제1 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 20은 실시예 5에 관한 제2 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 21은 실시예 5에 관한 제3 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 22는 실시예 5에 관한 제4 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 23은 실시예 6에 관한 제1 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 24는 실시예 6에 관한 제2 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 25는 실시예 1 내지 6의 공통의 변형예 1에 관한 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
도 26은 종래의 파워 반도체장치를 설명하기 위한 모식적인 평면도이다.
도 27은 종래의 파워 반도체장치를 설명하기 위한 모식적인 단면도이다.
*도면의 주요부분에 대한 부호의 설명
50∼68 : 파워 반도체장치110 : 제1 단자부재
111, 112, 113 : 제1, 제2, 제3 단자부재
111S, 112S, 113S : 제1 주표면111T, 112T, 113T : 제2 주표면
111a, 112a, 113a : 소자배치부분111b, 112b, 113b : 외부접속부분
111c, 112c, 113c : 수나사 삽입구멍
121 : 제1 스위칭파워 반도체소자(제1 파워 반도체소자)
122 : 제2 스위칭파워 반도체소자(제2 파워 반도체소자)
131 : 제1 프리휠링 다이오드(제1 파워 반도체소자)
132 : 제2 프리휠링 다이오드(제2 파워 반도체소자)
121E, 122E, 131E, 132E : 제1 주전극
121F, 122F, 131E, 132F : 제2 주전극
121G, 122G : 제어전극
121S, 122S, 131S, 132S : 제1 주표면
121T, 122T, 131T, 132T : 제2 주표면
141, 142, 144∼147 : 트랜스퍼 몰드 패키지
142a : 절연부분143 : 패키지
143a : 절연필름(절연부분)148 : 절연케이스
149 : 절연에지부 충전재151 : 절연기판(절연부분)
152 : 금속층(소자배치부분)160, 170 : 제어회로
162, 172 : 회로패턴
163, 173 : 제어회로용 IC칩(회로부품)180 : 커넥터
181 : 절연부재191∼194 : 히트싱크
193a, 194a : 오목부201 : 판 스프링(탄성체)
211 : 평활콘덴서211E : 제1 전극
211F : 제2 전극
제1 국면에 기재의 파워 반도체장치는, 서로 대향하는 제1 및 제2 주표면을 갖는 소자배치부분을 각각 갖는 제1 내지 제3 단자부재와, 서로 대향하는 제1 및 제2 주표면 및 상기 제1 및 제2 주표면 상에 각각 설치된 제1 및 제2 주전극을 갖는 적어도 하나의 제1 파워 반도체소자와, 서로 대향하는 제1 및 제2 주표면 및 상기 제1 및 제2 주표면 상에 각각 설치된 제1 및 제2 주전극을 갖는 적어도 하나의 제2 파워 반도체소자를 구비하고, 상기 적어도 하나의 제1 파워 반도체소자는 상기 적어도 하나의 제2 파워 반도체소자와 동일한 구조를 가지고 있으며, 상기 제1 단자부재의 상기 소자배치부분의 상기 제2 주표면은, 상기 적어도 하나의 제2 파워 반도체소자의 상기 제1 주전극에 접합되고, 상기 적어도 하나의 제1 파워 반도체소자의 상기 제2 주전극은, 상기 제2 단자부재의 상기 소자배치부분의 상기 제1 주표면에 접합되며, 상기 제2 단자부재의 상기 소자배치부분의 상기 제2 주표면은, 상기 적어도 하나의 제2 파워 반도체소자의 상기 제1 주전극에 접합되고, 상기 적어도 하나의 제2 파워 반도체소자의 상기 제2 주전극은, 상기 제3 단자부재의 상기 소자배치부분의 상기 제1 주표면에 접합되어 있으며, 상기 적어도 하나의 제1 및 제2 파워 반도체소자를 수용하는 패키지를 더 구비하고, 상기 제1 내지 제3 단자부재는, 상기 패키지 밖으로 인출된 외부접속부분을 각각 더 갖는다.
제2 국면에 기재의 파워 반도체장치는, 제1 국면에 기재의 파워 반도체장치에 있어서, 상기 패키지는, 트랜스퍼 몰드 패키지를 포함한다.
제3 국면에 기재의 파워 반도체장치는, 제1 국면 또는 제2 국면에 기재의 파워 반도체장치에 있어서, 상기 적어도 하나의 제1 파워 반도체소자는, 상기 제1 및 제2 주전극을 갖는 제1 스위칭 반도체소자와, 상기 제1 스위칭파워 반도체소자에 역병렬 접속되어 있고, 상기 제1 및 제2 주전극을 갖는 제1 프리휠링 다이오드를 포함하며, 상기 적어도 하나의 제2 파워 반도체소자는, 상기 제1 및 제2 주전극을 갖는 제2 스위칭파워 반도체소자와, 상기 제2 스위칭파워 반도체소자에 역병렬 접속되어 있고, 상기 제1 및 제2 주전극을 갖는 제2 프리휠링 다이오드를 포함한다.
제4 국면에 기재의 파워 반도체장치는, 제1 국면 내지 제3 국면 중 어느 하나에 기재의 파워 반도체장치에 있어서, 상기 제1 단자부재의 상기 소자배치부분의 상기 제1 주표면과 상기 제3 단자부재의 상기 소자배치부분의 상기 제2 주표면과의 적어도 한쪽의 주표면은, 상기 패키지로부터 노출되어 있다.
제5 국면에 기재의 파워 반도체장치는, 제4 국면에 기재의 파워 반도체장치에 있어서, 상기 적어도 한쪽의 주표면은 상기 외부접속부분에 단차 없이 이어져 있다.
제6 국면에 기재의 파워 반도체장치는, 제1 국면 내지 제3 국면 중 어느 하나에 기재의 파워 반도체장치에 있어서, 상기 제1 단자부재를 통해 상기 적어도 하나의 제1 파워 반도체소자에 대향하도록, 및/또는, 상기 제3 단자부재를 통하여 상기 적어도 하나의 제2 파워 반도체소자에 대향하도록, 배치된 절연부분을 더 구비한다.
제7 국면에 기재의 파워 반도체장치는, 제3 국면에 기재의 파워 반도체장치에 있어서, 상기 제1 스위칭파워 반도체소자는 상기 제2 단자부재를 통해 상기 제2 프리휠링 다이오드에 대향하고, 상기 제2 스위칭파워 반도체소자는 상기 제2 단자부재를 통해 상기 제1 프리휠링 다이오드에 대향한다.
제8 국면에 기재의 파워 반도체장치는, 제1 국면 내지 제7 국면 중 어느 하나에 기재의 파워 반도체장치에 있어서, 상기 제1 또는 제3 단자부재의 상기 소자배치부분의 위쪽에 배치된, 상기 적어도 하나의 제1 파워 반도체소자용 및 상기 적어도 하나의 제2 파워 반도체소자용의 제어회로를 더 구비하고, 상기 제어회로는 각각, 은납으로 이루어지는 회로패턴과, 상기 회로패턴에 접합된 회로부품을 포함한다.
제9 국면에 기재의 파워 반도체장치는, 제8 국면에 기재의 파워 반도체장치에 있어서, 상기 제어회로에 접속된 단자를 가지고 있고, 상기 제1 또는 제3 단자부재에 고정된 커넥터를 더 구비한다.
제10 국면에 기재의 파워 반도체장치는, 제4 국면에 기재의 파워 반도체장치에 있어서, 상기 제1 내지 제3 단자부재의 적어도 하나의 단자부재는 상기 외부접속부분에 수나사 삽입구멍을 더 갖는다.
제11 국면에 기재의 파워 반도체장치는, 제1 국면 내지 제10 국면 중 어느 하나에 기재의 파워 반도체장치를 기재로서 구비하고, 오목부를 갖는 히트싱크를 더 구비하며, 상기 오목부 내에 상기 적어도 하나의 제1 및 제2 파워 반도체소자가 배치되도록, 상기 기재가 상기 오목부 내에 삽입되어 있다.
제12 국면에 기재의 파워 반도체장치는, 제11 국면에 기재의 파워 반도체장치에 있어서, 상기 제1 또는 제3 단자부재 중 어느 하나는 상기 오목부 내에서 상기 패키지로부터 노출되어 있다.
제13 국면에 기재의 파워 반도체장치는, 제3 국면에 기재의 파워 반도체장치를 기재로서 구비하고, 오목부를 갖는 히트싱크를 더 구비하며, 상기 오목부 내에 상기 기재가 삽입되어 있고, 상기 제1 및/또는 제2 스위칭파워 반도체소자는 상기 오목부 내에서 상기 제1 및/또는 제2 프리휠링 다이오드보다도 낮은 측에 배치되어 있다.
제14 국면에 기재의 파워 반도체장치는, 제11 국면 내지 제13 국면 중 어느 하나에 기재의 파워 반도체장치에 있어서, 상기 기재와 상기 오목부의 측면과의 사이에 이것들에 접하여 배치되어 있고, 공기보다도 높은 열전도율을 갖는 탄성체를, 더 구비한다.
제15 국면에 기재의 파워 반도체장치는, 제11 국면 내지 제14 국면 중 어느 하나에 기재의 파워 반도체장치에 있어서, 상기 히트싱크는 도전성을 가지며, 상기 제1 또는 제3 단자부재는 상기 히트싱크에 등전위에 접속되어 있는 한쪽에서, 상기 제3 또는 제1 단자부재는 상기 히트싱크에 접하고 있지 않고, 상기 파워 반도체장치는, 상기 제3 또는 제1 단자부재의 상기 외부접속부분과 상기 히트싱크 사이에 끼워져 전기적으로 접속된 평활콘덴서를 더 구비한다.
제16 국면에 기재의 파워 반도체장치는, 제1 국면 내지 제10 국면 중 어느 하나에 기재의 파워 반도체장치에 있어서, 상기 제1 단자부재의 상기 외부접속부분과 상기 제3 단자부재의 상기 외부접속부분 사이에 끼워져 전기적으로 접속된 평활콘덴서를 더 구비한다.
[발명의 실시예]
<실시예 1>
우선, 도 1에 본 발명에 관한 파워 반도체장치 50을 설명하기 위한 블록도를 나타낸다. 도 1에 나타내는 바와 같이 파워 반도체장치(50)는 파워소자부(50A)와 제어부(50B)로 대별된다.
여기서는 파워소자부(50A)로서 3상(3암) 인버터를 예시하고 있다. 인버터의 1상분의 구성, 즉 하나의 암은 고전위측 암(상암(upper arm)이라고도 부름)과 저전위측 암(하암(lower arm)이라고도 부름)이 직렬접속되어 이루어진다.
저전위측 암은 각각 제1 파워 반도체소자로서의 제1 스위칭파워 반도체소자(121) 및 제1 프리휠링 다이오드(이하, 간단히「(제1)다이오드」라고도 부름)(131)를 포함한다. 또, 제1 스위칭파워 반도체소자(121)로서 IGBT(Insulated Gate Bipolar Transistor)를 일예로 든다. 다이오드 131은 IGBT 121에 대하여 순(forward)전류가 환류하는 방향으로 병렬로 접속되어 있다, 즉 역병렬로 접속되어 있다. 구체적으로는 IGBT 121의 에미터 및 컬렉터는 다이오드 131의 애노드 및 캐소드에 각각 접속되어 있다.
고전위측 암은 각각 제2 파워 반도체소자로서의 제2 스위칭파워 반도체소자(122) 및 제2 프리휠링 다이오드(이하, 간단히「(제2)다이오드」이라고도 부름)(132)를 포함한다. 또한, 제2 스위칭파워 반도체소자(122)로서 IGBT를 예로 든다. 저전위측 암과 같이, IGBT 122와 다이오드 132와는 역병렬로 접속되어 있다.
고전위측 암과의 저전위측 암과의 접속점이 출력단자에 대응한다. 또한, 고전위측의 IGBT 122의 컬렉터는 고전위 P에 접속되고, 저전위측 암의 IGBT 121의 에미터는 저전위 N(여기서는 전원접지전위 GND)에 접속된다.
제어부(50B)는, IGBT 121의 게이트에 접속된 저전위측용의 제어회로(160)와, IGBT 122의 게이트에 접속된 고전위측용의 제어회로(170)를 포함하고 있다. 또한, 도면의 번잡화를 피하기 위해, 도 1에는 하나의 암마다 제어회로(160, 170)만을 도시하고 있다. 제어회로(160, 170)는 IGBT(121, 122)를 소정타이밍으로 온/오프제어하여 구동한다. 또, 제어회로 160은 저전위측 암의 보호회로를 포함하는 경우도 있고, 제어회로 170에 대해서도 동일하다. 또한, 파워 반도체장치 50은 외부의 구동전원 및 제어/통신회로와 접속된다.
다음에, 도 2에 본 발명의 실시예 1에 관한 제1 파워 반도체장치 51의 기본구조를 설명하기 위한 모식적인 평면도(레이아웃도)를 나타낸다. 또한, 도 2에서는 일부의 요소를 투시하여 도시하고 있고, 후술의 평면도에서도 동일하게 도시한다. 더욱이, 도 2에서 3-3선에서의 모식적인 단면도를 도 3에 나타내며, 도 3에서의 점선으로 둘러싸인 부분(4)의 확대도를 도 4에 나타낸다. 또한, 파워 반도체장치 51은 도 1의 파워 반도체장치 50의 하나의 암에 대응한다.
도 2 내지 도 4에 나타내는 바와 같이, 파워 반도체장치 51은, 제1 내지 제3단자부재(111, 112, 113)와, 제1 및 제2 IGBT(121, 122)와, 제1 및 제2 다이오드(131, 132)와, 트랜스퍼 몰드 패키지(141)를 포함하고 있다.
상세하게는, 제1 단자부재(111)는, 서로 대향하는 제1 및 제2 주표면(111S, 111T)을 갖는 예를 들면 동이나 알루미늄 등의 도전성 판재(두께는 예를 들면 0.3∼0.5mm 정도)를 측면상에서 보아(또는 단면상에서 보아) 대략 L자형으로 꺾어 구부린 형상을 하고 있고, 절곡부분(바꾸어 말하면 능선)을 통해 2개의 부분(111a, 111b)으로 대별된다. 여기서는, 설명의 편의상, 단자부재 111의 능선에 따라 제1방향 D1을 취하고, 해당 능선으로부터 상기 부분(111a, 111b)이 연장되는 방향으로 각각 제2 및 제3 방향 D2, D3을 취한다.
동일하게, 제2 단자부재(112)도 대략 L자형으로 꺾어 구부려진 도전성 판재로 이루어지며, 상기 주표면(111S, 111T)에 해당하는 제1 및 제2 주표면(112S, 112T)과, 상기 2개의 부분(111a, 111b)에 해당하는 2개의 부분(112a, 112b)을 가지고 있다. 또한, 제3 단자부재(113)도 대략 L자형으로 꺾어 구부려진 도전성 판재로 이루어지며, 상기 주표면(111S, 111T)에 해당하는 제1 및 제2 주표면(113S, 113T)과, 상기 2개의 부분 111a, 111b에 해당하는 2개의 부분 113a, 113b를 가지고 있다.
제1 IGBT(121)의 반도체칩은, 서로 대향하는 제1 및 제2 주표면(121S, 121T)을 가지고 있고, 해당 주표면(121S, 121T) 상에 제1 및 제2 주전극(121E, 121F)이 각각 설치되어 있다. 마찬가지로, 제2 IGBT(122)의 반도체칩도, 서로 대향하는 제1 및 제2 주표면(122S, 122T)을 가지고 있고, 해당 주표면(122S, 122T) 상에 제1 및제2 주전극(122E, 1242F)이 각각 설치된다.
또한, 제1 다이오드(131)의 반도체칩은, 서로 대향하는 제1 및 제2 주표면(131S, 131T)을 가지고 있고, 해당 주표면(131S, 131T) 상에 제1 및 제2 주전극(131E, 131F)이 각 설치된다. 마찬가지로, 제2 다이오드(132)의 반도체칩도, 서로 대향하는 제1 및 제2 주표면(132S, 132T)을 가지고 있고, 해당 주표면(132S, 132T) 상에 제1 및 제2 주전극(132E, 132F)이 각각 설치되어 있다.
제1 IGBT(121) 및 제1 다이오드(131)의 제1 주전극(121E, 131E)은 모두 제1 단자부재(111)의 한쪽의 부분 111a의 제2 주표면 111T에 예를 들면 땜납으로 접합되어 있다. 이때, IGBT 121 및 다이오드 131은 제2 방향 D2로 나열되어 있고, IGBT 121이 상기 능선측에 배치되어 있다.
그리고, 제2 단자부재(112)의 한쪽의 부분 112a의 제1 주표면 112S가 IGBT 121 및 다이오드 131을 통해 제1 단자부재(111)의 한쪽의 부분 111a에 대면하도록 배치되어 있고, 해당 주표면 112S는 IGBT 121 및 다이오드 131의 제2 주전극(121F, 131F)에 접합되어 있다. 또한, 파워 반도체장치 51에서는, 단자부재 112의 다른쪽의 부분 112b는 다이오드 131측에 배치되어 있다. 즉, 단자부재(111, 112)의 다른쪽의 부분(111b, 112b)은 IGBT(121) 및 제1 다이오드(131)의 평면에서 보아 IGBT 121 및 다이오드 131을 통해 서로 대향하도록 배치되어 있다.
제2 단자부재(112)의 한쪽의 부분 112a의 제2 주표면 111T에는 제2 IGBT(122) 및 제2 다이오드(132)의 제1 주전극(122E, 132E)이 접합되어 있다. 또한, 파워 반도체장치 51에서는, 2개의 IGBT(121, 122)가 제3 방향 D3으로 적층되고, 2개의 다이오드(131, 132)가 제3 방향 D3으로 적층되어 있다. 즉, 2개의 IGBT(121, 122)는 단자부재 112의 부분 112a를 통해 대향하고 있고, 2개의 다이오드(131, 132)는 동일부분 112a를 통해 대향하고 있다. 한편, 제1 IGBT(121)는 단자부재(112)의 부분(112a)을 통해 제3 방향 D3에서 제2 다이오드(132)에는 대향하고 있지 않고, 마찬가지로 제2 IGBT(122)는 제3 방향 D3에서 제1 다이오드(131)에는 대향하지 않고 있다.
또한, 제3 단자부재(113)의 한쪽의 부분 113a의 제1 주표면 113S가 IGBT 122 및 다이오드 132를 통해 제2 단자부재(112)의 한쪽의 부분(112a)에 대면하도록 배치되어 있고, 해당 주표면 113S는 IGBT 122 및 다이오드 132의 제2 주전극(122F, 132F)에 접합되어 있다. 파워 반도체장치 51에서는, 단자부재 113의 다른쪽의 부분 113b는, 단자부재 111의 부분 111b와 같이, IGBT(121, 122)측에 배치되어 있다.
또한, 제1 내지 제3 단자부재(111∼113)의 소자배치부분(111a∼113a)은 필요에 따라 주전극(121E, 121F, 122E, 122F, 131E, 131F, 132E, 132F) 및 후술의 제어전극(121G, 122G)(도 13 참조)의 평면패턴에 대응시켜 패터닝되어 있다.
그리고, IGBT(121, 122) 및 다이오드(131, 132)는 트랜스퍼 몰드 패키지(141)에 의해 밀봉되고, 해당 패키지(141) 내에 수용되어 있다. 이때, 제1 내지 제3 단자부재(111∼113)의 한쪽의 부분(111a∼113a)의 측면 및 선단면은 트랜스퍼 몰드 패키지(141)로 덮어지도록, 트랜스퍼 몰드 패키지(141)가 형성되어 있다. 또한, 파워 반도체장치 51에서는, 제1 단자부재(111)의 한쪽의 부분 111a의 제1 주표면 111S 및 제3 단자부재(113)의 한쪽의 부분 113a의 제2 주표면 113T가노출하도록, 트랜스퍼 몰드 패키지(141)가 형성되어 있다. 다른쪽, 제1 내지 제3 단자부재(111∼113)의 다른쪽의 부분(111b∼113b)의 적어도 선단측 부분(절곡부분에서 먼 측의 부분)은 해당 패키지(141)의 외부에 배치되어 있다(인출되어 있음). 또한, 파워 반도체장치 51에서는 3개의 다른쪽의 부분(111b∼113b)은 제3 방향 D3에서 동일한 측으로 향하여 돌출되어 있다. 또한, 다른쪽의 부분(111b∼113b)은 외부의 다른 장치 등에 접속된다.
이러한 구조에 감안하여, 제1 내지 제3 단자부재(111∼113)의 한쪽의 부분(111a∼113a)을 「소자배치부분(111a∼113a)」이라 부르며, 동일한 다른쪽의 부분(111b∼113b)을 「외부접속부분(111b∼113b)」이라 부르는 것으로 한다.
여기서, 도 1의 블록도에 나타내는 바와 같이 IGBT 121 및 다이오드 131에서 저전위측 암을 구성하는 경우, 제1 단자부재(111)가 저전위 N에 접속되고, 제3 단자부재(113)가 고전위 P에 접속되며, 제2 단자부재(112)가 출력단자에 대응한다. 더욱이 이때, IGBT(121, 122)의 제1 주전극(121E, 122E) 및 제2 주전극(121F, 122F)이 에미터 및 컬렉터에 각각에 있어서, 다이오드(131, 132)의 제1 주전극(131E, 132E) 및 제2 주전극(131F, 132F)이 애노드 및 캐소드에 각각에 대응한다.
이것에 대하여 파워 반도체장치 51에 의하면 IGBT 121 및 다이오드 131에서 고전위측 암을 구성하는 것도 가능하며, 그와 같은 경우, IGBT(121, 122)의 제1 주전극(121E, 122E) 및 제2 주전극(121F, 122F)이 컬렉터 및 에미터에 각각에 있어서, 다이오드(131, 132)의 제1 주전극(131E, 132E) 및 제2 주전극(131F, 132F)이캐소드 및 애노드에 각각에 대응한다. 그리고, 제1 단자부재(111)가 고전위 P에 접속되고, 제3 단자부재(113)가 저전위 N에 접속된다.
또한, IGBT(121, 122)의 게이트 내지는 제어전극에 대해서는 후술의 도 13에서 설명한다.
파워 반도체장치 51에 의하면, 단자부재(111∼113)와 파워 반도체소자(IGBT 121, 122 및 다이오드 131, 132)가 교대로 적층되어 접합되어 있음과 동시에, 단자부재(111∼113)의 외부접속부분(111b∼113b)은 패키지(141) 밖으로 인출되어 있다. 이 때문에, 파워 반도체장치 51은 와이어(154P)(도 26 및 도 27 참조)에 의한 접속을 갖지 않는다. 따라서, 파워 반도체(51)에 의하면 와이어(154P)에 의한 접속에 기인한 문제를 해소할 수 있다.
예를 들면, 가령 진동이 가해져도 와이어의 절단 등에 의한 단선이 발생하지 않기 때문에, 제품수명을 연장시킬 수 있다. 또한, 와이어의 접속개소를 확보할 필요성이 없으므로, 파워 반도체장치(51)를 소형화할 수 있다. 또한, 단자부재(111∼113)에 의하면, 파워 반도체소자(121, 122, 131, 132)와의 접촉면적(즉 전류경로의 단면적)을 와이어(154P)보다도 용이하게 크게 할 수 있고, 단자부재(111∼113)와 파워 반도체소자(121, 122, 131, 132)와의 직접 접합에 의해 배선길이를 대폭 짧게 할 수 있으므로, 와이어(154P)의 경우에 비교하여 각별히 전압강하 및 배선인덕턴스를 감소하여 전력손실을 작게 할 수 있다.
또한, 와이어(154P)의 갯수(전류정격에 맞춰 결정됨)가 많아질수록 제조시간이 길어지는 데 비해, 파워 반도체장치 51에서는 전류정격에 관계없이단자부재(111∼113)와 IGBT(121, 122) 및 다이오드(131, 132)가 접합되어 이루어지므로, 생산성에 우수하다.
더욱이, 단자부재(111∼1113) 및 IGBT(121, 122) 및 다이오드(131, 132)가 적층되어 있는 것에 따라서도 소형화가 의도된다.
이때, 제1 및 제2 다이오드(131, 132)는 서로 동일한 구조(예를 들면 고내압화를 위한 구조도 포함함)의 소자 내지는 반도체칩인 것이 바람직하다. 예를 들면, 양 다이오드(131, 132)와도 순메사형의 것을 사용한다, 혹은 양쪽 모두 역메사형의 것을 사용한다. 이와 같이 동일한 구조의 다이오드(131, 132)를 사용함으로써, 다른 구조의 2개의 다이오드를 준비할 필요가 없으므로, 비용을 감소할 수 있다. 이 점은 제1 및 제2 IGBT(121, 122)에 대해서도 동일하다.
전술한 바와 같이 파워 반도체장치(51)는 와이어(154P)에 의한 접속을 갖지 않기 때문에, 예를 들면 몰드수지(141)와 와이어(154P)와의 열팽창의 차이나, 몰드시의 와이어(154P)끼리의 접촉 등을 고려할 필요성이 없다. 이 때문에, 몰드수지(141)의 선정에 자유도가 증가하므로, 예를 들면 비용을 삭감할 수 있다.
또한, 제1 단자부재(111)의 소자배치부분(111a)의 제1 주표면(111S) 및 제3 단자부재(113)의 소자배치부분(113a)의 제2 주표면(113T)이 트랜스퍼 몰드 패키지(141)로부터 노출되어 있으므로, 높은 방열성을 얻을 수 있다. 또한, 노출 주표면(111S, 113T) 상에 예를 들면 히트싱크를 배치함으로써 더욱 방열성을 향상할 수 있다(후술함). 높은 방열성에 의하면 소형의 IGBT(121, 122) 및 다이오드(131, 132)가 채용 가능하게 되므로(반대로 바꾸어 말하면 방열성이 낮은경우에는 발열을 억제하기 위해 대형의 파워 반도체소자를 사용할 필요가 있음), 결과적으로 파워 반도체장치(51)를 소형으로 할 수 있다. 또한, 상기 노출 주표면(111S, 113T)에 예를 들면 회로부품 등을 접속(결합)함으로써 소형화, 고집적화 및 고기능화를 도모할 수 있다.
그런데, 파워 반도체장치 51을 도 5의 평면도 및 도 6의 단면도에 모식적으로 나타내는 실시예 1에 관한 제2 파워 반도체장치 52와 같이 변형하는 것도 가능하다. 또한, 도 6은 도 5에서의 6-6선에서의 모식적인 단면도이다. 구체적으로는 3개의 외부접속부분(111b∼113b)을 모두 IGBT(121, 122)측에 설치해도 상관없다. 물론, 3개의 외부접속부분(111b∼113b)을 모두 다이오드(131, 132)에 설치하는 것도 가능하다. 또한, 파워 반도체장치 52에서는 3개의 외부접속부분(111b∼113b)이 모두 동일한 방향으로 돌출되어 있지만, 후술의 도 19의 파워 반도체장치 62와 같이 돌출방향을 다르게 해도 상관없다. 이러한 파워 반도체장치 52에 의해서도 전술한 효과를 나타낸다.
또한, 파워 반도체장치 51을 도 7의 모식적인 단면도에 나타내는 실시예 1에 관한 제3 파워 반도체장치 53과 같이 변형하는 것도 가능하다. 구체적으로는, 전술한 파워 반도체장치 51에서 IGBT(121)와 다이오드(131)를 서로 교체하여 배치해도 상관없다. 즉 이때, 제1 IGBT(121)가 제2 단자부재(112)의 소자배치부분 112a를 통해 제3 방향 D3에서 제2 다이오드(132)에 대향하고, 제1 다이오드(131)가 동일소자 배치부분 112a를 통해 제3 방향 D3에서 제2 IGBT(122)에 대향한다. 물론, IGBT 122와 다이오드 132를 서로 교체하여 배치해도 되며, 그와 같은 배치전환을 전술한 파워 반도체장치 52에서 행해도 된다.
해당 파워 반도체장치 53에 의하면 파워 반도체장치 51과 동일한 효과가 얻을 수 있음과 동시에, 다음과 같은 효과도 얻을 수 있다. 즉, 2개의 IGBT(121, 122)가 제2 단자부재(122)를 통해 대향하는 면적을 감소하게 하므로 혹은 제2 단자부재를 통해 적층되지 않도록 할 수 있기 때문에, 양 IGBT(121, 122) 사이의 열 간섭을 감소시킬 수 있는 혹은 없앨 수 있다. 이것에 의해, 양 IGBT(121, 122)의 발열, 따라서 파워 반도체장치 53의 발열을 억제할 수 있다.
<실시예 2>
도 8에 실시예 2에 관한 제1 파워 반도체장치 54의 기본구조를 설명하기 위한 모식적인 단면도를 나타낸다. 도 8과 전술한 도 3을 비교하면 알 수 있도록 파워 반도체장치 54는 파워 반도체장치 51에서 트랜스퍼 몰드 패키지 141을 트랜스퍼 몰드 패키지 142로 바꾼 구조를 가지고 있다.
상세하게는, 트랜스퍼 몰드 패키지(142)는, 제3 단자부재(113)의 소자배치부분(113a)의 제2 주표면(113T)은 노출시키는 한쪽에서 제1 단자부재(111)의 소자배치부분(111a)의 제1 주표면(111S)을 덮도록, 형성되어 있다. 이때, 트랜스퍼 몰드 패키지(142)는 전술한 트랜스퍼 몰드 패키지(141)와, 더욱이 절연부분 142a로 대별된다. 해당 절연부분 141a는 제1 단자부재(111)의 소자배치부분(111a)를 통해 IGBT(121) 및 다이오드(131)에 대향하도록 배치되어 있고, 상기 소자배치부분(111a)의 제1 주표면(111S) 및 트랜스퍼 몰드 패키지(141)에 접하고있다.
혹은, 상기 절연부분 142a로 바꾸어, 도 9의 모식적인 단면도에 나타내는 실시예 2에 관한 제2 파워 반도체장치 55와 같이, 절연필름 143a를 부착하는 것도 가능하다. 즉 파워 반도체장치 55의 패키지(143)는, 전술한 트랜스퍼 몰드 패키지 141과, 상기 절연부분 142a와 같이 배치된 절연필름(143)으로 구성되어 있다.
또한, 상기 절연부분 142a로 바꾸어, 도 10의 모식적인 단면도에 나타내는 실시예 2에 관한 제3 파워 반도체장치 56과 같이, 예를 들면 세라믹으로 이루어지는 절연기판(내지는 절연부분)(151)을 사용해도 된다. 즉, 파워 반도체장치 56은 기본적으로는 전술한 파워 반도체장치 51에 금속층(152, 153) 부탁 절연기판(151)을 추가한 구조를 가지고 있다.
상세하게는, 절연기판(151)의 대향하는 양 주표면 상에는 예를 들면 구리나 알루미늄 등의 금속층(152, 153)(두께는 예를 들면 0.3∼0.5mm 정도)이 배치되어 있다. 또한, 절연기판(151)이 세라믹인 경우, 금속층(152, 153)은 예를 들면 은땜납에 의해 접합되어 있다. 그리고, 금속층 152가 제1 단자부재(111)의 소자배치부분(111a)의 제1 주표면(111S)에 접합되어 있다. 이때, 절연기판 151은 제1 단자부재(111)의 소자배치부분(111a)을 통해 IGBT(121) 및 다이오드(131)에 대향한다.
또한, 파워 반도체장치 56의 트랜스퍼 몰드 패키지 144는, 전술한 트랜스퍼 몰드 패키지 141이 절연기판(151)의 측으로 더 연장되어 이루어지며, 절연기판(151)을 단자부재(111∼113)에 대하여 고정하도록 형성되어 있다.
또한, 절연부분(142a), 절연필름(143a) 및 절연기판(151)을 제3 단자(113)의측에 설치해도 되며(후술의 도 19에 나타내는 트랜스퍼 몰드 패키지 145를 참조) 혹은 제1 및 제3 단자(111, 113)의 양쪽의 측에 설치해도 된다(후술의 도 21에 나타내는 트랜스퍼 몰드 패키지 146을 참조). 또한, 절연부분(142a) 등을 전술한 파워 반도체장치(52, 53)에 적용하는 것도 가능하다.
절연부분(142a), 절연필름(143a) 및 절연기판(151)에 의하면 제1 및/또는 제3 단자부재(111, 113)의 소자배치부분(111a, 113a)을 외부로부터 절연할 수 있으므로, 파워 반도체장치 54∼56은 전술한 파워 반도체장치 51 등에 비해 설치장소의 자유도가 높다(후술의 실시예 5를 참조).
또한, 절연기판(151)을 열전도성의 양호한 재질, 예를 들면 세라믹 등으로 구성함으로써, 해당 절연기판(151)을 방열판으로서도 이용가능하다. 즉, 트랜스퍼 몰드 패키지(142)의 일부인 절연부분(142a)이나 절연필름(143a)을 갖는 파워 반도체장치 54, 55보다도 방열성을 높게 할 수 있다.
그런데, 파워 반도체장치 56을 도 11의 단면도에 모식적으로 나타내는 실시예에 접하는 금속층(152)을, 파워 반도체장치 57에서는 소자배치부분으로서 이용하고 있다. 즉, 파워 반도체장치 57의 제1 단자부재(110)는, 금속층(152)으로 이루어지는 소자배치부분(이하 「소자배치부분(152)」이라고도 부름)과, 외부접속부분(111b)으로 구성되어 있고, 외부접속부분 111b는 금속층(152)에 땜납 등으로 접합되어 절연기판(151) 상에 세워져 설치되어 있다. 이때, 금속층(152)은 예를 들면 0.3∼0.5mm의 두께로 형성되고, 또한, 제1 단자부재(111)의 소자배치부분(111a)과 동일하게 패터닝되어 있다. 또한, 파워 반도체장치 57에서는 제1 단자부재(110)에 절연기판(151)이 접하고 있다. 이러한 제1 단자부재(110)를 전술한 실시예 1에 관한 파워 반도체장치 52, 53에 적용 가능한 것은 말할 필요도 없다.
<실시예 3>
도 12에 실시예 3에 관한 제1 파워 반도체장치 58의 기본구조를 설명하기 위한 모식적인 평면도를 나타낸다. 또한, 도 12에서의 화살표(13, 14) 방향에서 파워 반도체장치 58을 본 경우의 모식적인 단면도를 도 13 및 도 14에 각각 나타낸다.
파워 반도체장치 58은 도 1의 블록도에 나타내는 파워 반도체장치 50의 하나의 암 및 해당 암용의 제어회로(160, 170)를 포함하고 있고, 도 11의 파워 반도체장치 57에서 금속층(152, 153) 부착 절연기판(151)을 확장하여, 그 확장된 부분 상에 제어회로(160, 170)가 제3 방향 D3에 적층되어 있다.
또한, 파워 반도체장치 58에서는 제1 단자부재(110)의 외부접속부분 111b가 금속층 152의 에지에서 약간 떨어진 개소에 세워져 설치되어 있는 경우를 예시하고 있다. 또한, 도면의 번잡화를 피하기 위해, 도 12의 평면도에서는 절연기판(151)을 도시하지 않고 있다.
파워 반도체장치 58에서는, 제1 단자부재(110)의 소자배치부분(152) 상에는 IGBT(121) 및 다이오드(131)와 함께, 예를 들면 세라믹이나 유리에폭시로 이루어지는 절연기판(161)이 배치되어 있다.
절연기판(161) 상에는 해당 절연기판(161)을 통해 소자배치부분(152)과 대향, 하는 측에 회로패턴(162)이 형성되어 있다. 이때, 절연기판(161)이 세라믹인경우, 회로패턴(162)은 예를 들면 은땜납(전술한 바와 같이 세라믹으로 이루어지는 절연기판(151) 상에 금속층(152, 153)을 접합하는 데 사용됨)으로 형성하고, 절연기판(161)이 유리에폭시인 경우, 회로패턴(162)은 예를 들면 구리로 형성한다. 또한, 회로패턴(162)은, 예를 들면 은땜납의 층을 절연기판(161) 상에 전면적으로 형성한 후, 이것을 소정패턴으로 에칭함으로써, 형성한다.
그리고, 절연기판(161) 상에는 제어회로용 IC칩(163)이 탑재되어 있고, 예를 들면 땜납에 의해 회로패턴(162)에 접합되어 있다. 또한, 도면의 번잡화를 피하기 위해 도시하고 있지 않지만, 절연기판(161) 상에는 도시하지 않은 소자나 해당 소자에 접속하는 그 위에 회로패턴(162)이 배치되어 있다. 요컨대, 제어회로용 IC칩(163)이나 도시하지 않은 소자 등 포함하는 회로부품과, 회로패턴(162)으로서 제어회로 160이 구성된다.
회로패턴 162는 예를 들면 금속편으로 이루어지는 중계단자(165)를 통해 IGBT 121의 게이트 내지는 제어전극 121G에 전기적으로 접속되어 있다. 또한, 도 13에서는 제어전극 121G가 IGBT 121의 제2 주표면 121T(도 4 참조) 상에 설치되는 경우를 모식적으로 도시하고 있지만, 제1 주표면 121S(도 4 참조) 상에 설치되는 경우에는 예를 들면 중계단자(165)의 형상을 연구하면 된다. 혹은, 예를 들면 금속층(152)을 패터닝하여 서로는 접하지 않도록 각 전극(121E, 121G)에 접합하는 부위를 설치하여, 제어전극(121G)의 부위에 중계단자(165)를 접합하면 된다.
또한, 회로패턴 162에는 제어회로용 단자(164)의 일단이 예를 들면 땜납붙임이나 용접에 의해 접합되어 있고, 제어회로용 단자(164)의 타단은 트랜스퍼 몰드패키지(144)의 외부에 돌출되어 있다.
IC칩(163) 및 회로패턴(162)을 덮어 절연기판(161) 상에 예를 들면 유리에폭시 등의 절연층(169)이 배치되어 있고, 절연층(169) 상에는 해당 절연층(169)을 통해 상기 절연기판(161)과 대면하도록 절연기판(171)이 배치되어 있다.
절연기판 171의 주표면(상기 절연층(169)에 접하는 주표면과는 반대측의 주표면) 상에는, 제어회로 170을 구성하는 회로패턴(172) 및 제어회로용 IC칩(173)이 전술한 회로패턴(162) 및 IC칩(163)과 동일하게 배치되어 있고, 회로패턴(172)은 중계단자(175)를 통해 IGBT 122의 제어전극 122G에 접속되어 있다. 또한, 제어회로용 단자 174가 전술한 단자 164와 동일하게 배치되어 있고, 회로패턴(172)에 접합되어 있다. 또, 절연층(169)의 두께(제3 방향 D3의 치수)를 조정함으로써, IGBT 122의 제어전극 122G와 회로패턴(172)과의 제3 방향 D3의 위치를 조정하여, 중계단자(175)에 의한 접속을 확실하게 하고 있다.
또한, 제어회로(160, 170) 등도 트랜스퍼 몰드 패키지(144) 내에 수용되어 있다.
이와 같이, 파워 반도체소자(121, 122, 131, 132)뿐만 아니라 제어회로(160, 170)를 탑재한 고기능 타입의 파워 반도체장치(소위 IPM(Intelligent Power Module)) 58에서도 전술한 효과를 얻을 수 있다.
특히, 은땜납에 의하면 회로패턴(162, 172)을 얇게 형성할 수 있으므로(예를 들면 0.1mm 이하), 제어회로(160, 170)의 조립시에 있어서 IC칩(163, 173) 등의 회로부품의 위치어긋남을 감소할 수 있다. 이것은 이하의 이유에 의한다. 즉 회로패턴(162, 172)의 두께가 두꺼운 경우, 바꾸어 말하면 높이가 높은 경우, 해당 회로패턴(162, 172) 상에 회로부품이 약간 어긋나 배치된 것만으로도, 회로패턴(162, 172)에서 떨어지고 버릴 큰 위치어긋남을 일으키기 쉽다. 이것에 대하여, 은땜납에 의한 얇은 회로패턴(162,. 172)에 의하면, 그와 같은 큰 위치어긋남이 발생하기 어렵다. 또한, 얇은 회로패턴(162, 172)에 의하면 땜납 브리지 등의 제조불량도 감소할 수 있다.
또한, 얇은 회로패턴(162, 172)에 의하면 미세 패터닝할 수 있으므로(패턴 폭은 예를 들면 0.1mm 이하), 제어회로(160, 170)의 집적도를 높일 수 있다.
다음에, 도 15에 실시예 3에 관한 제2 파워 반도체장치 59를 설명하기 위한 모식적인 평면도를 나타낸다. 파워 반도체장치 59는 도 1의 블록도에 나타내는 파워 반도체장치(50)에 대응하여, 3개의 암 및 각 암용의 제어회로(160, 170)를 포함하고 있다.
상세하게는, 파워 반도체장치 59는 기본적으로는 전술한 도 12∼도 14에 나타낸 파워 반도체장치 58을 3개 포함하고, 3개의 파워 반도체장치 58의 금속층(152, 153) 부착 절연기판(151)(도 13 참조)을 일체화한 구조를 가지고 있다. 즉, 3개의 파워 반도체장치 58로 단일의 금속층(152, 153) 부착 절연기판(151)을 공유하고 있고, 따라서 제1 단자부재(110)의 소자배치부분(152)을 공유하고 있다.
더욱이, 파워 반도체장치 59는 각 파워 반도체장치 58마다, 요컨대 각 암마다 예를 들면 수지로 이루어지는 절연부재(181)를 가지고 있고, 해당절연부재(181)는 복수의 제어회로용 단자(164, 174)를 서로 접하지 않도록 일괄적으로 유지하고 있다. 보다 구체적으로는 절연부재(181)와 제어회로용 단자(164, 174)로 다단자형의 커넥터구조 내지는 커넥터(180)를 구성하고 있다. 도 16의 단면도에 나타내는 바와 같이, 절연부재(181)는 제1 단자부재(110)의 소자배치부분(152)에 예를 들면 접착에 의해 고정되어 지지되어 있다.
이때, 예를 들면, 이미 회로패턴(162, 172)에 접속된 상태의 단자(164, 174)에 대하여 액형 또는 스트라이크형의 수지를 도포하여, 해당 수지를 경화시킴으로써, 절연부재(181)를 형성하는 것이 가능하다. 혹은, 단자(164, 174)를 갖는 커넥터(180)로서 기판의 커넥터를 이용해도 된다. 또, 도 15의 도시와는 다르게, 3개의 파워 반도체장치 58에 대하여, 요컨대 3개의 암에 대하여 단일의 절연부재(181)를 설치해도 상관없다.
전술한 바와 같이 커넥터(180)의 절연부재(181)는 제1 단자부재(110)의 소자배치부분(152)에 고정되어 있으므로, 단자(164, 174)는 제1 단자부재(110)에 대하여 고정된다. 이에 따라, 절연부재(181)를 설치하지 않은 경우에 비해, 진동이나 외력에 대하여 강고한 단자(164, 174)를 제공할 수 있다. 따라서, 단자(164, 174)의 꺾임 등의 문제를 감소할 수 있다.
또한, 파워 반도체장치 58, 59와 동일하게 하여, 전술한 파워 반도체장치 51∼56에 제어회로(160, 170) 및 커넥터(80)를 설치하는 것도 가능하다.
<실시예 4>
도 17에 실시예 4에 관한 제1 파워 반도체장치 60의 기본구조를 설명하기 위한 모식적인 단면도를 나타낸다. 파워 반도체장치 60은 기본적으로는, 전술한 파워 반도체장치(51)(도 3 참조)와, 히트싱크(191, 192)를 포함하고 있다.
상세하게는, 파워 반도체장치 60은, 전술한 파워 반도체장치(51)를 제1 단자부재(111)가 꺾여 구부려져 있지 않은 상태로 포함하고 있다. 즉, 파워 반도체장치 60의 제1 단자부재(111)는 평판형을 하고 있고, 이때 제1 단자부재(111)의 제1 주표면(111S)(도 4 참조)은 소자배치부분(111a)과 외부접속부분(111b)에서 단차 없이 이어져 있다. 제1 단자부재(111)의 제2 주표면(111T)도 동일하다.
그리고, 해당 제1 단자부재(111)의 제1 주표면(111S) 전체에 접하여, 히트싱크(191)가 배치되어 있다. 제1 단자부재(111)의 외부접속부분(111b)에는 수나사 삽입구멍(111c)이 설치되어 있고, 해당 삽입구멍(111c)에 삽입된 수나사(또는 볼트)(116c)에 의해 제1 단자부재(111)가 히트싱크(191)에 고정되어 있다. 또한, 해당 수나사 삽입구멍 111c 및 후술의 수나사 삽입구멍 112c, 113c는 암나사 가공되어 있지 않아도 되지만, 그와 같은 가공이 되어 있는 쪽이 강고히 고정 가능하다. 수나사에 덧붙여 또는 바꾸어, 예를 들면 땜납붙임, 초음파접합, 납땜질, 용접, 접착제 등에 의한 접합을 이용하여, 제1 단자부재(111)를 히트싱크(191)에 고정해도 된다.
또한, 제3 단자부재(113)의 소자배치부분(113a)의 제2 주표면(113T)(도 4참조) 상에 핀형의 히트싱크 192가 예를 들면 땜납붙임, 초음파접합, 납땜질, 용접, 접착제 등에 의해 접합되어 있다.
도 17의 도시한 예와는 달리, 핀형의 히트싱크 192를 블록형인 것으로 바꾸어도 되며, 또한, 히트싱크 191을 핀형상을 갖는 것으로 바꾸어도 된다.
여기서, 파워 반도체장치 60에서는 히트싱크(191, 192)는 도전성인지 아닌지를 묻지 않지만, 예를 들면 구리로 이루어지는 도전성의 히트싱크(191, 192)에 의하면 해당 히트싱크(191, 192)를 회로 내지는 배선의 일부로서 이용할 수 있다(후술의 실시예 6을 참조).
그리고, 제2 및 제3 단자부재(112, 113)의 외부접속부분(112b, 113b)에는 수나사 삽입구멍(112c, 113c)이 설치되고 있고, 해당 수나사 삽입구멍(112c, 113c)에 삽입된 수나사(117c, 118c)에 의해 제2 및 제3 단자부재(112, 113)는 다른 장치의 단자(512, 513)에 접속되어 있다. 이때, 수나사 삽입구멍(112c, 113c)에 암나사를 가공함으로써, 도 17에 나타내는 바와 같이 별도의 너트를 사용하지 않고 고정가능하다(수나사 삽입구멍(112c, 113c)이 너트의 역할을 담당함). 또한, 종래의 파워 반도체장치에서는 커넥터를 이용하여 다른 장치와의 접속을 행하고 있었다.
이와 같이 평판형의 제1 단자부재(111)에 의하면, 제1 주표면 111S를 전면적으로 이용하여, L자형으로 꺾여 구부려진 전술한 제1 단자부재(111)(도 3 참조)보다도 큰 히트싱크 191을 배치할 수 있다.
이러한 점에 감안하면, 파워 반도체장치 60을 도 18의 단면도에 모식적으로 나타내는 실시예 4에 관한 제2 파워 반도체장치 61과 같이 변형하는 것도 가능하다. 구체적으로는, 파워 반도체장치 61에서는 제3 단자부재(113)에도 평판형 부재를 사용하고 있다. 이때, 제3 단자부재(113)의 제2 주표면 113T(도 4 참조)는 소자배치부분113a와 외부접속부분 113b에서 단차 없이 이어져 있고, 동일한 제1 주표면 113S도 동일하다. 이것에 의해, 히트싱크 192를 소자배치부분 113a뿐만 아니라 외부접속부분 113b 상에도 배치할 수 있다. 즉, 도 17의 파워 반도체장치 60보다도 큰 히트싱크(192)를 사용할 수 있다.
그런데, 종래의 파워 반도체장치에서는 히트싱크를 고정하기 위한 수나사 삽입구멍은 케이스 H에 설치되어 있었다. 이것에 대하여, 파워 반도체장치 60, 61에서는 제1 단자부재(111)의 수나사 삽입구멍(111c)을 이용하여 히트싱크(191)를 부착한다. 이 때문에, 패키지(141)를 소형화 할 수 있고, 재료비용을 삭감할 수 있다.
또한, 실시예 4에 관한 단자부재의 형상 및 히트싱크의 배치를, 전술한 파워 반도체장치 52 등에 응용하는 것도 가능하다.
<실시예 5>
실시예 2에서 기술한 바와 같이, 절연부분(142a) 등에 의해 예를 들면 제1 단자부재(111)의 소자배치부분(111a)을 외부에서 절연함으로써, 파워 반도체장치(54∼57)는 설치장소의 자유도가 높아진다. 실시예 5에서는 이러한 점에 착안한 파워 반도체장치를 설명한다.
도 19에 실시예 5에 관한 제1 파워 반도체장치 62의 기본구조를 설명하기 위한 모식적인 단면도를 나타낸다. 해당 파워 반도체장치 62는 기본적으로, 전술한 파워 반도체장치 54(도 8 참조)를 변형한 구성을 기재로서 포함하고, 오목부(193a)를 갖는 도전성의 히트싱크(193)를 더 포함하고 있으며, 상기 기재가 오목부(193a) 내에 삽입된 구조를 가지고 있다.
상세하게는, 파워 반도체장치 62는 도 8의 파워 반도체장치 54의 제1 내지 제3 단자부재(111∼113)의 외부접속부분(111b∼113b)을 도 6의 파워 반도체장치 52와 같이 동일한 측에 배치한 구성을 기재로서 가지고 있다. 또, 파워 반도체장치 62에서는, 제2 단자부재(112)는 평판형상을 하고 있고, 제1 및 제3 단자부재(111, 113)는 서로 반대측에 구부려진 대략 L자형을 하고 있다. 또한, 제2 및 제3 단자부재(112, 113)는 오목부(193a) 외에서 히트싱크(193)에 접하지 않도록 배치되어 있다.
파워 반도체장치 62의 트랜스퍼 몰드 패키지 145는 기본적으로 도 8의 트랜스퍼 몰드 패키지 142와 동일하지만, 절연부분(142a)이 제3 단자부분(113)의 소자배치부분 113a의 제2 주표면 113T(도 4 참조)에 접하여 설치된다. 그리고, 제1 단자부분(111)의 소자배치부분(111a)의 제1 주표면(111S)(도 4 참조)은 트랜스퍼 몰드 패키지(145)로부터 노출되어 있다.
상기 기재는 단자부재(111, 112, 113)의 외부접속부분(111b, 112b, 113b)을 오목부(193a) 밖으로 돌출시킨 상태로 히트싱크(193)의 오목부(193a) 내에 삽입되어 있고, 해당 기재는 오목부(193a) 내에서 히트싱크(193)에 접하고 있다. 반대로 말하면 오목부(193a)는 그와 같은 상태로 기재를 수용가능한 크기를 가지고 있다. 이때, 오목부(193a)는 IGBT(121, 122) 및 다이오드(131, 132)의 전체를 수용가능한 깊이를 가지고 있다.
그리고, 트랜스퍼 몰드 패키지(145)의 절연부분(142a)이 오목부(193a) 내에서 히트싱크(193)에 접하고 있다. 해당 절연부분(142a)은 제3 단자부재(113)의 소자배치부분(113a)을 덮고 있으므로, 제3 단자부재(113)는 오목부(193a) 내에서 도전성의 히트싱크(193)로부터 절연된다.
또한, 제1 단자부재(111)의 소자배치부분(111a)의 제1 주표면(111S)(도 4 참조)은 오목부(193a) 내에서 노출되어 있고, 또한, 오목부(193a) 내에서 도전성의 히트싱크(193)에 접하고 있다. 더욱이, 제1 단자부재(111)의 외부접속부분(111b)의 제1 주표면(111S)은 오목부(193a) 외에서 히트싱크(193)에 접하고 있다. 보다 구체적으로는 제1 단자부재(111)는 제1 주표면(111S) 전체가 히트싱크(193)에 접하도록 대략 L자형으로 구부려져 있다. 이때, 제1 단자부재(111)는 히트싱크(193)에 등전위로 접속된다. 또한, 제1 단자부재(111)의 수나사 삽입구멍(111c)을 이용하여 기재가 히트싱크(193)에 고정되어 있다.
오목부(193a)는 바닥부로 향함에 따라 좁아지는 테이퍼형을 하고 있고, 오목부(193a)의 테이퍼 형상에 대응하도록 상기 기재도 테이퍼 형상으로 형성되어 있다. 구체적으로는, 소자배치부분(111a, 112a, 113a)의 선단(외부접속부분(111b, 112b, 113b)에서 먼 측)으로 향하는 기재의 단면적이 작아지도록 트랜스퍼 몰드 패키지(145) 및 제1 단자부재(111)의 형상이 설계되어 있다. 이와 같은 테이퍼 형상에 의하면 기재를 오목부(193a) 내에 삽입하기 쉽다.
또한, 파워 반도체장치 62에서는 다이오드(131, 132)가 히트싱크(193)의 오목부(193a)의 바닥부측에 배치되고, IGBT(121, 122)가 오목부(193a)의 개구입구측에 배치되어 있다.
파워 반도체장치 62에 의하면, IGBT(121, 122) 및 다이오드(131, 132)는 히트싱크(193)에 둘러싸여져 있다. 구체적으로는, 전술한 도 17 및 도 18의 파워 반도체장치 60, 61에서는 제1 및 제3 단자부재(111, 113) 상에만 각각 별개의 히트싱크(191, 192)가 배치되어 있는 데 비해, 파워 반도체장치 62에서는 IGBT(121, 122) 및 다이오드(131, 132)의 측면도 히트싱크(193)에 대향하고 있다. 이와 같이 IGBT(121, 122) 및 다이오드(131, 132)가 대향하는 면이 도 17 및 도 18의 파워 반도체장치 60, 61보다도 많기 때문에, 방열성이 향상한다. 이때, 파워 반도체장치 62에 의하면, 도 17 및 도 18의 파워 반도체장치 60, 61에 비교해 소형의 히트싱크(193)로 동일한 방열특성을 얻을 수 있다. 또한, 방열성의 향상에 의해 소형의 파워 반도체소자(121, 122, 131, 132)가 채용가능하게 되므로, 파워 반도체장치 62를 소형화할 수 있다.
그런데, 오목부(193a)는 예를 들면 히트싱크(193)를 절삭함으로써 용이하게 형성가능하다. 또한, 오목부(193a)를 갖는 히트싱크(193)를 예를 들면 복수의 히트싱크를 조립하는 것에 의해서도 구성가능하다. 이때, 절삭에 의한 오목부(193a) 쪽이 히트싱크(193)뿐만 아니라 파워 반도체장치 62의 구성 및 제조가 간단하다.
그런데, IGBT(121, 122) 및 다이오드(131, 132)의 배치위치는 바꾸어도 상관없다. 구체적으로는, 도 20의 단면도에 모식적으로 나타내는 실시예 5에 관한 제2 파워 반도체장치 63과 같이, IGBT(121, 122)를 히트싱크(193)의 오목부(193a)의 바닥부측에 배치하여, 다이오드(131, 132)가 오목부(193a)의 개구입구측에 배치해도상관없다.
이 파워 반도체장치 63에 의하면, IGBT(121, 122)는 히트싱크(193)의 오목부(193a)의 바닥면에 대향하므로, 그만큼, IGBT(121, 122) 쪽이 다이오드(131, 132)보다도 히트싱크(193)에 대향하는 면적이 넓다. 일반적으로 다이오드(131, 132)보다도 IGBT(121, 122) 쪽이 발열량이 크기 때문에, 파워 반도체장치 63 전체로서 양호한 방열성을 얻을 수 있다. 또, IGBT(121, 122) 중 어느 한쪽만을 오목부(193a)의 바닥부측에 배치해도(도 7의 파워 반도체장치 53 참조), 이러한 효과는 어느 정도, 얻을 수 있다.
또한, 파워 반도체장치 62를 도 21의 단면도에 모식적으로 나타내는 실시예 5에 관한 제3 파워 반도체장치 64와 같이 변형하는 것도 가능하다. 구체적으로는, 파워 반도체장치 64에서는, 제1 단자부재(111)의 소자배치부분(111a)의 제1 주표면(111S) 및 제3 단자부재(113)의 소자배치부분(113a)의 제2 주표면(113T)의 쌍방과도가 트랜스퍼 몰드 패키지(146)로 덮어져 있고, 제1 및 제3 단자부재(111, 113)의 소자배치부분(111a, 113a)은 오목부(193a) 내에서 히트싱크(193)에 접하지 않는다. 또한, 파워 반도체장치 64의 트랜스퍼 몰드 패키지(146)에는 테이퍼가 형성되어 있다.
이러한 파워 반도체장치 64에서도 IGBT(121, 122) 및 다이오드(131, 132)는 히트싱크(193)에 둘러싸여져 있으므로, 전술한 파워 반도체장착 62와 동일하게 방열성이 향상하며, 또한, 히트싱크(193)를 소형화할 수 있다.
이때, 전술한 파워 반도체장치 62, 63에서는 제1 단자부재(111)가히트싱크(193)의 오목부(193a) 내에서 노출되어 있으므로, 파워 반도체장치 62, 63 쪽이, 제1 단자부재(111)와 히트싱크와의 사이에 몰드수지가 존재하는 파워 반도체장치 64에 비해, 방열성이 높다. 또한, 제3 단자부재(113)를 노출시키는 경우에 대해서도 동일하다.
또한, 파워 반도체장치 62를 도 22의 단면도에 모식적으로 나타내는 실시예 5에 관한 제4 파워 반도체장치 65와 같이 형성하는 것도 가능하다. 구체적으로는, 파워 반도체장치 65의 도전성의 히트싱크(194)는 상기 오목부(193a)보다도 개구가 큰 오목부(194a)를 가지고 있고, 파워 반도체장치 65는 해당 오목부(194a)와 기재와의 사이의 간극에 판 스프링(201)을 포함하고 있다. 또한, 오목부(194a)는 전술한 오목부(193a)보다도 개구가 넓으므로, 도 22에서는 오목부(194a) 및 기재가 테이퍼 형상을 갖지 않은 경우를 예시하고 있다.
해당 판 스프링(201)은 오목부(194a) 내에서 제1 단자부재(111)의 소자배치부분(111a)과 히트싱크(194)(의 오목부(194a)의 측면)와 접하고 있고, 판 스프링(201)의 탄성은 기재를, 보다 구체적으로는 제3 단자부재(113) 상의 트랜스퍼 몰드 패키지(147)를 히트싱크(194)에 강압하도록 작용하고 있다. 이것에 의해, 기재를 히트싱크(194)에 대하여 고정할 수 있다. 판 스프링(201)은 오목부(194a) 내의 간극에 간단히 삽입하는 것이어도 상관없고, 예를 들면 땜납붙임이나 용접에 의해 제1 단자부재(111)의 소자배치부분(111a)의 제1 주표면(111S)(도 4 참조)에 접합해도 상관없다. 미리 제1 단자부재(111)에 접합해 두면 파워 반도체장치 65의 제조공정에서 기재를 용이하게 오목부(194a) 내에 삽입할 수 있다.
이때, 금속 등의 도전성부재로 이루어지는 판 스프링(201)을 사용함으로써, 제1 단자부재(111)를 판 스프링(201)을 통해 히트싱크(194)에 등전위에 접촉시킬 수 있다. 이것에 대하여, 제1 단자부재(111)가 오목부(194a) 외에서 히트싱크(194)에 접하고 있는 경우, 절연성의 판 스프링(201)을 사용해도 상관없다.
어느 경우라도 공기보다도 열전도율이 높은 재질(예를 들면 금속)로 판 스프링(201)을 구성함으로써, 판 스프링(201)이 없는 경우에 비해, IGBT(121, 122) 및 다이오드(131, 132)의 발열을 히트싱크(194)에 효율적으로 전달할 수 있고, 그 결과, 방열성을 향상시킬 수 있다.
이때, 판 스프링(201)을 제3 단자부재(113)측에 설치해도 전술한 고정작용 및 방열성 개선효과는 얻을 수 있다. 이 때문에, 도 21의 파워 반도체장치 64와 같이 제1 및 제3 단자부재(111, 113)의 쌍방과도 트랜스퍼 몰드 패키지(146)로 덮어져 있는 기재에 판 스프링(201)을 적용해도 동일하게 효과를 얻을 수 있다.
판 스프링(201)으로 바꾸어 예를 들면 스프링 등의 각종 탄성체가 적용가능한 것은 말할 필요도 없다.
또한, 파워 반도체장치 64, 65에서 IGBT(121, 122) 및 다이오드(131, 132)를 도 20의 파워 반도체장치 63과 같이 배치전환해도 상관없다.
또한, 전술한 도 9의 절연필름(143a)이나 도 10의 절연기판(151)에 의해 제1 및/또는 제3 단자부재(111, 113)를 히트싱크(194)로부터 절연해도 된다. 또한, 도 12 및 도 15의 파워 반도체장치 58, 59와 같이 파워 반도체장치 62∼65에 제어회로(160, 170)를 탑재하는 것도 가능하다.
<실시예 6>
도 23에 실시예 6에 관한 제1 파워 반도체장치 66의 기본구조를 설명하기 위한 모식적인 단면도를 나타낸다. 해당 파워 반도체장치 66은 기본적으로는 도 18의 파워 반도체장치 61과 평활콘덴서(211)를 조합한 구성을 가지고 있다.
상세하게는, 파워 반도체장치 66에서는, 제1 및 제3 단자부재(111, 113)는 평판형 부재로 이루어지며, 쌍방의 외부접속부분(111b, 113b)이 제3 방향 D3에서 대면하도록 양 단자부재(111, 113)가 배치되어 있다. 그리고, 평활콘덴서(211)는 제1 및 제3 단자부재(111, 113)의 외부접속부분(111b, 113b) 사이에 끼워져 있고, 평활콘덴서(211)의 제1 전극(211E)이 제1 단자부재(111)의 외부접속부분(111b)의 제2 주표면(111T)에 접촉함과 동시에 평활콘덴서(211)의 제2 전극(211F)이 제3 단자부재(113)의 외부접속부분(113b)의 제1 주표면(113S)에 접촉하고 있다. 이것에 의해, 평활콘덴서(211)는 제1 및 제3 단자부재(111, 113)에 전기적으로 접속된다. 또한, 평활콘덴서(211)의 제1 및 제2 전극(211E, 211F)은 콘덴서 본체를 통해 대향하여 설치된다.
평활콘덴서(211)는, 예를 들면 제1 및 제2 전극(211E, 211F)을 상기 제2 및 제1 주표면(111T, 113S)에 땜납붙임 함으로써, 혹은, 예를 들면 수나사 삽입구멍(111c, 113c)을 이용함으로써, 제1 및 제3 단자부재(111, 113)에 고정된다.
또한, 예를 들면 제3 단자부재(113)의 외부접속부분(113b)의 길이를 제1 단자부재(111)의 외부접속부분(111b)보다도 짧게 하여 수나사 삽입구멍(111c, 113c)의 위치를 어긋나게 함으로써, 히트싱크(191) 및 평활콘덴서(211)로의 돌림방지작업을 동일한 방향에서 연속적으로 실시가능하여, 생산성이 향상한다. 또한, 수나사 삽입구멍(111c, 113c)의 형성방향이 연직방향이 되도록 제1 및 제3 단자부재(111, 113)를 배치하여 돌림방지작업을 함으로써, 해당 작업시에 나사(116c, 118c), 평활콘덴서(211) 및 히트싱크(192) 등을 동시에 지지하지 않고 끝나므로, 생산성이 향상한다. 이들 생산성 향상효과는 도 18의 파워 반도체장치 61에 대해서도 동일하다.
파워 반도체장치 66의 그 밖의 구성은 전술한 파워 반도체장치 51, 61과 동일하다.
파워 반도체장치 66에 의하면, 와이어를 사용하지 않고 평활콘덴서(211)를 제1 및 제3 단자부재(111, 113) 사이에 회로적으로 설치할 수 있다. 따라서, 평활콘덴서(211)가 부착에 관해, 와이어에 의한 접속에 기인한 문제(종래의 와이어(154P)에 의한 접속에 기인한 문제와 같이 생길 수 있음)를 해소할 수 있다. 또한, 평활콘덴서(211)는 제1 단자부재(111)와 제3 단자부재(113) 사이에 끼워져 있으므로, 진동이나 외력에 대하여 강고히 부착된다.
다음에, 도 24에 실시예 6에 관한 제2 파워 반도체장치 67의 기본구조를. 설명하기 위한 모식적인 단면도를 나타낸다. 해당 파워 반도체장치 67은 기본적으로 전술한 도 19의 파워 반도체장치 62에 평활콘덴서(211)를 가한 구성을 가지고 있다.
구체적으로는, 파워 반도체장치 67에서 제3 단자부재(113)의 외부접속부분(113b)은 제2 주표면(113T)이 히트싱크(193)에 대면하도록 설치되어 있다. 히트싱크(193)는 도전성을 가지며, 히트싱크(193)와 제3 단자부재(113)의 외부접속부분(113b)의 사이에 평활콘덴서(211)가 배치되어 있다. 여기서는, 평활콘덴서(211)의 제1 전극(211E)이 히트싱크(193)에 접하고 있고, 제3 단자부재(113)의 외부접속부분(113b)의 제2 주표면(113T)에 평활콘덴서(211)의 제2 전극(211F)이 접하고 있다. 또한, 평활콘덴서(211)는 예를 들면 땜납이나 나사에 의해 고정된다. 이것에 의해, 평활콘덴서(211)는 히트싱크(193) 및 제3 단자부재(113)에 전기적으로 접속된다.
파워 반도체장치 67에 의해서도 전술한 파워 반도체장치 66과 동일한 효과를 얻을 수 있다.
또한, 제1 및 제3 단자부재(111, 113)의 외부접속부분(111b, 113b)이 대면하고 있으면, 혹은, 제3 단자부재(113)의 외부접속부분(113b)과 도전성의 히트싱크(193, 194)가 대면하고 있으면, 평활콘덴서(211)를 설치하는 것은 가능하다. 즉, 전술한 파워 반도체장치(51, 53∼59, 63∼65)에도 평활콘덴서(211)를 접속할 수 있다. 또한, 도 6의 파워 반도체장치 52만으로도 제2 단자부재(112)의 외부접속부분(112b)의 길이를 짧게 하거나 평면패턴을 연구함으로써, 제1 및 제3 단자부재(111, 113) 사이에 평활콘덴서(211)가 접속가능하다.
<실시예 1 내지 6에 공통의 변형예 1>
실시예 1 내지 6에서는 파워 반도체장치 51∼67이 트랜스퍼 몰드 패키지를 포함하는 경우를 설명하였지만, 미리 성형된 케이스타입의 패키지를 사용하는 것도 가능하며, 동일한 효과를 발휘한다. 본 변형예에서는 일예로서 파워 반도체장치 51(도 2 및 도 3 참조)의 트랜스퍼 몰드 패키지(141)를 케이스타입 패키지 구조로 바꾸어 이루어지는 파워 반도체장치 68을 설명한다. 파워 반도체장치 68의 기본구조를 설명하기 위한 모식적인 단면도를 도 25에 나타낸다.
파워 반도체장치 68의 케이스타입 패키지를 이루는 케이스(148)는 IGBT(121, 122) 및 다이오드(131, 132)를 수용가능한 크기의 개구를 가진 프레임이며, 수지 등의 절연재료로 이루어진다. 파워 반도체장치 68에서는 제1 단자부재(111)의 소자배치부분(111a)이 프레임의 한쪽의 개구에 뚜껑을 덮도록 배치되어 있고, 제1 단자부재(111)는 절연케이스(148)에 인서트 성형되어 있다. 또한, 제2 및 제3 단자부재(112, 113)는 절연케이스(148)에 예를 들면 나사로 부착되어 있다.
그리고, 절연케이스(148) 내에는 예를 들면 에폭시계 수지나 실리콘 겔 등의 절연충전재(149)가 충전되어 있고, 이것에 의해 절연케이스(148) 내에 수용된 IGBT(121, 122) 및 다이오드(131, 132)가 밀봉된다. 또한, 실리콘 겔로 IGBT(121, 122) 및 다이오드(131, 132)를 덮고, 해당 실리콘 겔 상에 에폭시계 수지를 충전해도 되며, 이러한 경우에는 실리콘 겔 및 에폭시계 수지로 이루어지는 2층이 절연충전재(149)에 대응한다. 이때, 절연케이스(148)에 의해, 또는, 절연케이스(148) 및 절연충전재(149)에 의해, 케이스타입 패키지가 구성된다. 또, 절연충전재(149)는 제3 부분(113)의 소자배치부분(113a)의 제2 주표면(113T) 상에 배치되어 있고, 해당 소자배치부분(113a)을 통해 IGBT 122 및 다이오드 132에 대향하는 절연부분을 형성한다.
<실시예 1 내지 6에 공통의 변형예 2>
그런데, 파워 반도체장치 51∼68이 2개의 제1 파워 반도체소자(121, 131) 및 2개의 제2 파워 반도체소자(122, 132)를 포함하는 경우를 설명하였지만, 예를 들면 제1 및 제2 파워 반도체소자로서 각각 다이오드를 사용하면 파워 반도체장치로서 소위 다이오드 모듈을 얻을 수 있다. 마찬가지로 제1 및 제2 파워 반도체소자로서 각각 3개 이상의 소자를 사용해도 된다.
또한, 파워 반도체장치 51∼68은 예를 들면 도 1에 나타내는 파워 반도체장치(50)와 같이 모터제어에 적용가능하고, 혹은 에어컨 등의 인버터나, NC제어 등에 사용된 파워모듈에 적용가능하다.
제1 국면에 관한 발명에 의하면, 단자부재와 파워 반도체소자와는 교대로 적층되어 접합되어 있고, 더구나 단자부재의 외부접속부분은 패키지 외에 인출되어 있으므로, 와이어에 의한 접속을 갖지 않은 파워 반도체장치를 제공할 수 있다. 따라서, 해당 파워 반도체장치에 의하면 와이어에 의한 접속에 기인한 문제를 해소할 수 있다. 더욱이, 와이어의 갯수(전류정격에 맞춰 결정됨)가 많아질수록 제조시간이 길어지는 데 비해, 해당 파워 반도체장치에서는 전류정격에 관계없이 단자부재와 파워 반도체소자가 접합되어 이루어지므로, 생산성에 우수하다. 또한, 전술한 바와 같이 단자부재 및 파워 반도체소자가 적층되어 있는 것에 의해서도 소형화가 의도된다. 또한, 제1 파워 반도체소자와 제2 파워 반도체소자와는 동일한 구조를 가지고 있으므로, 따라서 다른 구조의 파워 반도체소자를 준비할 필요가 없으므로, 비용을 삭감할 수 있다.
제2 국면에 관한 발명에 의하면, 해당 파워 반도체장치는 와이어에 의한 접속을 갖지 않기 때문에, 예를 들면 몰드수지와 와이어와의 열팽창의 차이나, 몰드시의 와이어끼리의 접촉 등을 고려할 필요성은 없다. 이 때문에, 몰드수지의 선정에 자유도가 증가하므로, 예를 들면 비용을 삭감할 수 있다.
제3 국면에 관한 발명에 의하면, 제1 국면에 관한 효과를 나타내는 반도체장치 또는 그것의 암을 제공할 수 있다.
제4 국면에 관한 발명에 의하면, 패키지로부터 노출되어 있는 주표면이 있으므로, 높은 방열성을 얻을 수 있다. 또한, 이때, 해당 노출 주표면 상에 예를 들면 히트싱크를 배치함으로써 더욱 방열성을 향상할 수 있다. 높은 방열성에 의하면 소형의 파워 반도체소자가 채용가능해지므로, 결과적으로 소형인 파워 반도체장치를 제공할 수 있다. 또한, 해당 노출 주표면에 예를 들면 회로부품 등을 접속(접합)함으로써 소형화, 고집적화 및 고기능화를 도모할 수 있다.
제5 국면에 관한 발명에 의하면, 제1 단자부재의 제1 주표면 및/또는 제3 단자부재의 제2 주표면을 전면적으로 이용하여, 예를 들면 꺾여 구부려져 단차가 있는 경우보다도, 큰 히트싱크를 배치하는 것이 가능하게 된다.
제6 국면에 관한 발명에 의하면, 제1 및/또는 제3 단자부재의 소자배치부분을 외부로부터 절연할 수 있으므로, 설치장소의 자유도가 증가한다.
제7 국면에 관한 발명에 의하면, 제1 및 제2 스위칭파워 반도체소자가 제2 단자부재를 통해 대향하는 면적을 감소하게 하므로 혹은 제2 단자부재를 통해 적층되지 않도록 할 수 있으므로, 양 스위칭 파워 반도체소자 사이의 열 간섭을 감소시킬 수 있는 혹은 없앨 수 있다. 이것에 의해, 양 스위칭파워 반도체소자의 발열, 따라서 파워 반도체장치의 발열을 억제할 수 있다.
제8 국면에 관한 발명에 의하면, 파워 반도체소자 및 제어회로를 탑재한 고기능 타입의 파워 반도체장치에 있어서 제1 국면 내지 제7 국면의 효과를 얻을 수 있다. 더욱이, 은땜납에 의하면 회로패턴을 얇게 형성할 수 있으므로, 제어회로의 조립시에서의 회로부품의 위치어긋남이나 땜납 브리지 등의 제조불량을 감소할 수 있다. 또한, 얇은 회로패턴에 의하면 해당 회로패턴(의 폭)을 미세화할 수 있으므로, 집적도가 높은 제어회로를 형성할 수 있다.
제9 국면에 관한 발명에 의하면, 커넥터의 단자는 제1 또는 제3 단자부재에 대하여 고정되므로, 진동이나 외력에 강한 커넥터 단자를 제공할 수 있고, 커넥터 단자에 기인하는 문제를 감소할 수 있다.
제10 국면에 관한 발명에 의하면, 수나사 삽입구멍을 히트싱크의 부착에 이용함으로써, 히트싱크를 고정하기 위한 수나사 삽입구멍이 패키지 내에 설치되어 있는 종래의 파워 반도체장치에 비교하여, 패키지를 소형화로 할 수 있어, 재료비용을 삭감할 수 있다. 또한, 수나사 삽입구멍을 이용함으로써 단자부재와 다른 장치의 단자를 나사로 고정할 수 있다(종래의 파워 반도체장치에서는 커넥터를 이용하고 있었음).
제11 국면에 관한 발명에 의하면, 제1 및 제2 파워 반도체소자는 히트싱크에 둘러싸여져 있으므로, 제1 및 제3 단자부재 상에만 각각 별개의 히트싱크를 배치하는 구성에 비해, 방열성을 향상시킬 수 있다. 이때, 제1 및 제3 단자부재 상에만 각각 별개의 히트싱크를 배치하는 전술한 구성에 비해 소형의 히트싱크로 동일한 방열특성을 얻을 수 있다. 또한, 방열성의 향상에 의해 소형의 파워 반도체소자가 채용가능하게 되므로, 소형인 파워 반도체장치를 제공할 수 있다. 더구나, 예를 들면 히트싱크를 절삭하여 오목부를 형성함으로써, 복수의 히트싱크를 조립하여 제1 및 제2 파워 반도체소자를 둘러싸는 경우에 비해, 히트싱크 및 파워 반도체장치의 구조 및 제조가 간단하다.
제12 국면에 관한 발명에 의하면, 히트싱크의 오목부 내에서 제1 및 제3 단자부재의 쌍방이 패키지로부터 노출되어 있지 않은 경우에 비해, 방열성을 높일 수 있다.
제13 국면에 관한 발명에 의하면, 스위칭파워 반도체소자는 히트싱크의 오목부의 바닥면에 대향하므로, 그만큼, 스위칭파워 반도체소자쪽이 프리휠링 다이오드보다도 히트싱크에 대향하는 면적이 넓어진다. 일반적으로 프리휠링 다이오드보다도 스위칭파워 반도체소자쪽이 발열량이 크기 때문에, 파워 반도체장치 전체로서 양호한 방열성을 얻을 수 있다.
제14 국면에 관한 발명에 의하면, 탄성체가 기재를 히트싱크에 강압하도록작용함으로써, 해당 기재를 고정할 수 있다. 더욱이, 기재와 오목부 측면과의 사이에 탄성체가 없고 간극(공기)이 있는 경우에 비해 방열성을 높일 수 있다.
제15 국면에 관한 발명에 의하면, 평활콘덴서는 제3 또는 제1 단자부재의 외부접속부분과 도전성의 히트싱크 사이에 끼워져 전기적으로 접속되어 있으므로, 와이어를 사용하지 않고 평활콘덴서를 부착할 수 있다. 따라서, 평활콘덴서의 부착에 관해, 와이어에 의한 접속에 기인한 문제를 해소할 수 있다. 더욱이, 평활콘덴서는 제3 또는 제1 단자부재와 히트싱크 사이에 끼워져 있으므로, 진동이나 외력에 대하여 강고히 부착할 수 있다.
제16 국면에 관한 발명에 의하면, 평활콘덴서는 제1 단자의 외부접속부분과 제3 단자부재의 외부접속부분 사이에 끼워져 전기적으로 접속되어 있으므로, 와이어를 사용하지 않고 평활콘덴서를 부착할 수 있다. 따라서, 평활콘덴서의 부착에 관해, 와이어에 의한 접속에 기인한 문제를 해소할 수 있다. 더욱이, 평활콘덴서는 제1 단자부재와 제3 단자부재 사이에 끼워져 있으므로, 진동이나 외력에 대하여 강고히 부착할 수 있다.

Claims (3)

  1. 서로 대향하는 제1 및 제2 주표면을 갖는 소자배치부분을 각각 갖는 제1 내지 제3 단자부재와,
    서로 대향하는 제1 및 제2 주표면 및 상기 제1 및 제2 주표면 상에 각각 설치된 제1 및 제2 주전극을 갖는 적어도 하나의 제1 파워 반도체소자와,
    서로 대향하는 제1 및 제2 주표면 및 상기 제1 및 제2 주표면 상에 각각 설치된 제1 및 제2 주전극을 갖는 적어도 하나의 제2 파워 반도체소자를 구비하고,
    상기 적어도 하나의 제1 파워 반도체소자는 상기 적어도 하나의 제2 파워 반도체소자와 동일한 구조를 가지고 있으며,
    상기 제1 단자부재의 상기 소자배치부분의 상기 제2 주표면은, 상기 적어도 하나의 제1 파워 반도체소자의 상기 제1 주전극에 접합되고,
    상기 적어도 하나의 제1 파워 반도체소자의 상기 제2 주전극은, 상기 제2 단자부재의 상기 소자배치부분의 상기 제1 주표면에 접합되며,
    상기 제2 단자부재의 상기 소자배치부분의 상기 제2 주표면은, 상기 적어도 하나의 제2 파워 반도체소자의 상기 제1 주전극에 접합되고,
    상기 적어도 하나의 제2 파워 반도체소자의 상기 제2 주전극은, 상기 제3 단자부재의 상기 소자배치부분의 상기 제1 주표면에 접합되어 있으며,
    상기 적어도 하나의 제1 및 제2 파워 반도체소자를 수용하는 패키지를 더 구비하고,
    상기 제1 내지 제3 단자부재는, 상기 패키지 밖으로 인출된 외부접속부분을 각각 더 가진 것을 특징으로 하는 파워 반도체장치.
  2. 제 1 항에 있어서,
    상기 제1 단자부재를 통해 상기 적어도 하나의 제1 파워 반도체소자에 대향하도록, 및/또는 상기 제3 단자부재를 통해 상기 적어도 하나의 제2 파워 반도체소자에 대향하도록, 배치된 절연부분을 더 구비한 것을 특징으로 하는 파워 반도체장치.
  3. 제 1 항에 기재된 파워 반도체장치를 기재로서 구비하고,
    오목부를 갖는 히트싱크를 더 구비하며,
    상기 오목부 내에 상기 적어도 하나의 제1 및 제2 파워 반도체소자가 배치되도록, 상기 기재가 상기 오목부 내에 삽입되어 있는 것을 특징으로 하는 파워 반도체장치.
KR1020030016772A 2002-07-15 2003-03-18 파워 반도체장치 KR100566046B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00205099 2002-07-15
JP2002205099A JP3847676B2 (ja) 2002-07-15 2002-07-15 パワー半導体装置

Publications (2)

Publication Number Publication Date
KR20040007236A true KR20040007236A (ko) 2004-01-24
KR100566046B1 KR100566046B1 (ko) 2006-03-30

Family

ID=29267857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030016772A KR100566046B1 (ko) 2002-07-15 2003-03-18 파워 반도체장치

Country Status (6)

Country Link
US (1) US6642576B1 (ko)
JP (1) JP3847676B2 (ko)
KR (1) KR100566046B1 (ko)
CN (1) CN100347857C (ko)
DE (1) DE10310809B4 (ko)
FR (1) FR2842352B1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019443B3 (de) * 2004-04-19 2005-08-11 Siemens Ag Leistungsmodul
DE102004027185B4 (de) * 2004-06-03 2008-08-28 Infineon Technologies Ag Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
JP4743396B2 (ja) * 2004-07-29 2011-08-10 ヤマハ発動機株式会社 パワーモジュール、モータコントロールユニット、電動輸送機器およびパワーモジュールの製造方法
US20060022355A1 (en) * 2004-07-29 2006-02-02 Takayuki Murai Power module and electric transportation apparatus incorporating the same
JP4635564B2 (ja) * 2004-11-04 2011-02-23 富士電機システムズ株式会社 半導体装置
JP4661645B2 (ja) * 2005-03-23 2011-03-30 トヨタ自動車株式会社 パワー半導体モジュール
JP2007027432A (ja) * 2005-07-15 2007-02-01 Sanken Electric Co Ltd 半導体装置
JP2007116013A (ja) * 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置及びそれを用いた電源装置
US7554188B2 (en) * 2006-04-13 2009-06-30 International Rectifier Corporation Low inductance bond-wireless co-package for high power density devices, especially for IGBTs and diodes
CA2653207A1 (en) * 2006-06-23 2008-01-03 Mitsubishi Electric Corporation Power converter
JP5232367B2 (ja) 2006-07-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
JP4803068B2 (ja) * 2007-02-22 2011-10-26 トヨタ自動車株式会社 半導体モジュール
JP2009043820A (ja) 2007-08-07 2009-02-26 Rohm Co Ltd 高効率モジュール
JP4902560B2 (ja) * 2008-01-28 2012-03-21 株式会社日立製作所 パワー半導体モジュール
JP5067267B2 (ja) 2008-06-05 2012-11-07 三菱電機株式会社 樹脂封止型半導体装置とその製造方法
JP4957815B2 (ja) * 2009-06-24 2012-06-20 株式会社デンソー 半導体モジュール及びそれを用いた電子回路内蔵型モータ
FR2951019B1 (fr) * 2009-10-07 2012-06-08 Valeo Etudes Electroniques Module de puissance pour vehicule automobile
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
JP5242629B2 (ja) * 2010-05-10 2013-07-24 株式会社東芝 電力用半導体素子
DE102010020900C5 (de) * 2010-05-18 2013-06-06 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung von Leistungshalbleitersubstraten
JP5174085B2 (ja) * 2010-05-20 2013-04-03 三菱電機株式会社 半導体装置
JP5935672B2 (ja) * 2012-01-31 2016-06-15 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット
KR101388737B1 (ko) * 2012-04-12 2014-04-25 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
TWI500135B (zh) 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
JP5444486B2 (ja) * 2013-02-15 2014-03-19 株式会社東芝 インバータ装置
DE102013207507B3 (de) 2013-04-25 2014-07-24 Conti Temic Microelectronic Gmbh Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
CN105378921A (zh) * 2013-07-10 2016-03-02 日立汽车系统株式会社 功率半导体模块
JP5975180B2 (ja) 2013-10-03 2016-08-23 富士電機株式会社 半導体モジュール
JP5996126B2 (ja) * 2013-12-05 2016-09-21 三菱電機株式会社 電力半導体装置
JP2014140080A (ja) * 2014-05-07 2014-07-31 Rohm Co Ltd 高効率モジュール
KR101921585B1 (ko) * 2014-07-01 2018-11-26 지멘스 악티엔게젤샤프트 가압 요소를 갖는 클램핑 조립체
WO2016062426A1 (en) * 2014-10-24 2016-04-28 Abb Technology Ag Semiconductor module and stack arrangement of semiconductor modules
WO2016188909A1 (en) * 2015-05-22 2016-12-01 Abb Schweiz Ag Power semiconductor module
US10137789B2 (en) * 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module
CN108346628B (zh) * 2017-01-24 2021-06-18 比亚迪半导体股份有限公司 一种功率模块及其制造方法
JP6517442B1 (ja) * 2017-07-14 2019-05-22 新電元工業株式会社 電子モジュール
JP6870531B2 (ja) * 2017-08-21 2021-05-12 三菱電機株式会社 パワーモジュールおよび電力変換装置
US20190103342A1 (en) * 2017-10-04 2019-04-04 Infineon Technologies Ag Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
FR3074011B1 (fr) * 2017-11-21 2019-12-20 Safran Electronics & Defense Module electrique de puissance
DE102018207537A1 (de) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Verbundanordnung aus drei gestapelten Fügepartnern
JP7106981B2 (ja) * 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置
WO2022088179A1 (en) * 2020-11-02 2022-05-05 Dynex Semiconductor Limited High power density 3d semiconductor module packaging

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352991A (en) * 1993-08-12 1994-10-04 Motorola, Inc. Power amplifier assembly
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
JP3396566B2 (ja) * 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
JP3426101B2 (ja) * 1997-02-25 2003-07-14 三菱電機株式会社 整流装置
US5892676A (en) * 1997-10-27 1999-04-06 Hsieh; Joe C. Rectifier bridges assembly having improved heat dispersing characteristics and an arcing-free design
JP3777755B2 (ja) * 1997-11-11 2006-05-24 株式会社デンソー インバータ装置
JP2000091485A (ja) * 1998-07-14 2000-03-31 Denso Corp 半導体装置
DE19950026B4 (de) * 1999-10-09 2010-11-11 Robert Bosch Gmbh Leistungshalbleitermodul
JP2001135741A (ja) * 1999-11-05 2001-05-18 Oki Electric Ind Co Ltd チップ部品の実装構造
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
FR2803132B1 (fr) * 1999-12-23 2002-05-31 Valeo Equip Electr Moteur Systeme de redressement perfectionne pour diodes pastilles
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP3847676B2 (ja) 2006-11-22
JP2004047850A (ja) 2004-02-12
DE10310809B4 (de) 2008-10-23
KR100566046B1 (ko) 2006-03-30
FR2842352B1 (fr) 2006-03-03
DE10310809A1 (de) 2004-02-12
CN100347857C (zh) 2007-11-07
US6642576B1 (en) 2003-11-04
FR2842352A1 (fr) 2004-01-16
CN1469469A (zh) 2004-01-21

Similar Documents

Publication Publication Date Title
KR100566046B1 (ko) 파워 반도체장치
KR100430772B1 (ko) 반도체장치
US9312192B2 (en) Semiconductor device
JP3910383B2 (ja) パワーモジュールおよびインバータ
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7557434B2 (en) Power electronic package having two substrates with multiple electronic components
WO2014061211A1 (ja) 半導体装置
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
US20120181682A1 (en) Semiconductor device
JP5017332B2 (ja) インバータ
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
CN116259594A (zh) 半导体装置及半导体装置的制造方法
US7229855B2 (en) Process for assembling a double-sided circuit component
EP2099121B1 (en) Power converter apparatus
JP2007043204A (ja) パワーモジュールおよびインバータ
US20130256920A1 (en) Semiconductor device
JPH07221264A (ja) パワー半導体モジュール及びそれを用いたインバータ装置
EP4270477A2 (en) Power module and method for manufacturing a power module
CN219917172U (zh) 电子器件和功率电子模块
JP7118204B1 (ja) 半導体装置
US20230420341A1 (en) Power module for half-bridge circuit with scalable architecture and improved layout
WO2023017708A1 (ja) 半導体装置
US20220102299A1 (en) Package with pad having open notch
CN117423682A (zh) 采用三维直接接合金属衬底的双侧冷却功率模块
KR20210141370A (ko) 파워모듈 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190306

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 15