KR20030096283A - 적응성 연산 집적 회로 및 적응성 연산 방법 - Google Patents

적응성 연산 집적 회로 및 적응성 연산 방법 Download PDF

Info

Publication number
KR20030096283A
KR20030096283A KR10-2003-7012311A KR20037012311A KR20030096283A KR 20030096283 A KR20030096283 A KR 20030096283A KR 20037012311 A KR20037012311 A KR 20037012311A KR 20030096283 A KR20030096283 A KR 20030096283A
Authority
KR
South Korea
Prior art keywords
adaptive
integrated circuit
configuration information
heterogeneous
elements
Prior art date
Application number
KR10-2003-7012311A
Other languages
English (en)
Other versions
KR100910777B1 (ko
Inventor
폴엘. 마스터
유진 호게노에르
월터제임스 슈에르만
Original Assignee
퀵실버 테크날러지, 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀵실버 테크날러지, 인코퍼레이티드 filed Critical 퀵실버 테크날러지, 인코퍼레이티드
Publication of KR20030096283A publication Critical patent/KR20030096283A/ko
Application granted granted Critical
Publication of KR100910777B1 publication Critical patent/KR100910777B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Advance Control (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)
  • Dc Digital Transmission (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Complex Calculations (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 적응성/재설정식 연산을 위한 새로운 방법 및 집적 회로의 새로운 카테고리에 관한 것이다. 선호되는 집적 회로 실시예는 상호연결 네트워크에 연결된 다수의 이종 연산 요소들을 포함한다. 다수의 이종 연산 요소는 메모리, 덧셈, 곱셈, 복소 곱셈, 뺄셈, 설정, 재설정, 제어, 입력, 출력, 그리고 필드 프로그램 기능같은 여러 다른 기능들에 대한 고정식 구조처럼, 여러 다른 고정식 구조를 가지는 해당 연산 요소들을 포함한다. 설정 정보에 따라, 상호연결 네트워크는 선형 알고리즘 연산, 비선형 알고리즘 연산, 한정 상태 머신 연산, 메모리 연산, 그리고 비트-레벨 조작을 포함하는 다수의 서로 다른 기능 모드 에 대하여 다수의 이종 연산 요소들을 설정 및 재설정하도록 실시간으로 동작한다. 다양한 고정식 구조들을 휴대용 및 배터리 전원식 연산 장치에 특히 적절한, 적응성 연산 집적 회로의 성능을 증가시키고 전력 소모를 최소화시키도록 선택된다.

Description

적응성 연산 집적 회로 및 적응성 연산 방법{ADAPTIVE INTEGRATED CIRCUITRY WITH HETEROGENEOUS AND RECONFIGURABLE MATRICES OF DIVERSE AND ADAPTIVE COMPUTATIONAL UNITS HAVING FIXED, APPLICATION SPECIFIC COMPUTATIONAL ELEMENTS}
집적 회로 설계 및 개발에서의 진보는 여러 다른 성질 및 기능을 가진 여러 다른 종류나 범주의 집적 회로들을 생산해내고 있다. 가령, 마이크로프로세서 및 디지털 신호 프로세서(DSP)를 포함한 범용 튜링머신(universal Turing machine), 전용 집적 회로(ASIC), 필드 프로그램식 게이트 어레이(FPGA) 등을 예로들 수 있다. 이 여러 다른 종류의 IC들 및 그 해당 설계 방법은 독자적인 장점 및 단점들을 가진다.
마이크로프로세서 및 DSP는 다양한 작업의 구현을 위해 유연한 소프트웨어 프로그램식 해법을 제공한다. 다양한 기술 표준이 전개됨에 따라, 마이크로프로세서 및 DSP는 정도를 달리하면서 여러 새롭고 수정된 기능이나 동작을 수행하도록재프로그래밍될 수 있다. 그러나, 여러 작업이나 알고리즘이 버스 폭이나 하드웨어 가용성처럼 프로세서의 물리적 제한에 부합하도록 나누어져 제약될 수 있다. 추가적으로, 프로세서들이 명령 실행을 위해 설계됨에 따라, 집적 회로의 많은 부분이 명령 처리에 할당되며, 그 결과, 프로세서들이 실제 알고리즘 연산의 실행 및 처리에 있어 비교적 비효율적이며, 이 연산 중 몇퍼센트만이 주어진 클럭 사이클동안 실행될 뿐이다. 더욱이 마이크로프로세서와 DSP는 어떤 주어진 시간에 알고리즘 연산에 맞물린 트랜지스터의 대략 5%만을 가지는 것처럼 비교적 제약된 활동 팩터를 가진다. 이때, 대부분의 트랜지스터는 명령 처리에 할당된다. 그 결과, 어떤 주어진 알고리즘 연산의 처리에 있어, 프로세서는 충분히 많은 집적 회로(또는 실리콘) 영역을 소모하며, ASIC같은 다른 종류의 집적 회로에 비해 훨씬 더 큰 전력을 소비한다.
전력 소모 및 크기 측면에서 비교적 장점을 가지는 ASIC는 고도의 전문적 작업이나 고도의 전문적 작업 그룹의 처리를 위해 트랜지스터를 고정식의 견고한 "하드-와이어(hard-wired)" 배선으로 구현한다. ASIC는 이 작업들을 상당히 효율적으로 수행하며, 어쩐 주어진 시간에서의 스위칭에 맞물린 트랜지스터의 25~30%에 이르는 비교적 높은 활동 팩터를 가진다. 그러나 에칭될 때, ASIC는 쉽게 변경되지 않으며, 이에 대한 수정은 시간소요가 크고 비싸며, 새로운 마스크 및 새로운 제작을 필요로한다. 더욱이, ASIC 설계는 항상 노화 수준을 가지며, 그 설계 사이클은 품목 구현을 위한 전개 표준에 뒤처진다. 예를 들어, 이동통신용 GSM이나 CDMA 표준을 구현하기 위해 설계된 ASIC는 3G같은 새로운 표준의 출현시 비교적 구형이 된다.
FPGA는 일부 설계 및 프로그래밍 유연성을 제공하도록 전개되고 있으며, 어느 정도의 제작후 수정이 가능하다. FPGA는 수많은 레벨의 프로그램식 상호연결에 의해 둘러싸이는 프로그램식 로직(로직 게이트)의 작은 동일한 섹션, 또는 "섬(island)"으로 구성되며, 메모리 요소들을 포함할 수 있다. FPGA는 균일하며, 이때, 집적 회로는 동일한 그룹의 논리 게이트, 메모리, 프로그램식 상호연결들의 반복 배열로 구성된다. 특정 순서 및 배열로 여러 로직 게이트를 연결하도록 상호연결부를 설정(재설정)함으로서 특정 기능이 구현될 수 있다. FPGA의 가장 부각되는 장점은 제작 후 재설정 기능으로서, 규약이나 표준을 변경하거나 전개하는 구현에 있어 어느 정도의 유연성을 제공할 수 있다. 그러나 FPGA의 재설정 처리는 비교적 느리며, 따라서, 실시간적인 응용프로그램에 일반적으로 부적절하다.
FPGA의 이러한 제작후 유연성이 상당한 장점을 제공하지만 상응하는 내재적 단점도 물론 가지고 있다. ASIC에 비해, FPGA는 매우 비싸고 특정 기능 수행에 매우 비효율적이며, "연쇄 파괴(combinatorial explosion)" 문제에 빠지는 결점이 있다. 특히, FPGA 구현에 있어, 특정 알고리즘 연산이 기존의 균일한 FPGA 물질 로직 게이트의 균일한 섬들에 잘 들어맞지 않을 때 특히, 알고리즘 연산은 IC 면적이 커야하고 시간 및 전력 소모가 큰 문제가 있다. 추가적으로, 재설정 유연성을 제공할 수 있을만큼 충분히 풍부하고 가용할 수 있어야 하는 프로그램식 상호연결부는 이에 따라 큰 용량을 가지며, 결과적으로, 동작 속도가 저하되고 전력 소모가 커지는 문제가 있다. 예를 들어, ASIC에 비해, 멀티플라이어같은 비교적 간단한 기능의FPGA 구현은 상당한 집적 회로 영역을 소비하며, 상당양의 전력을 소모한다. 또한, 성능이 저하된다. 추가적으로, FPGA 루팅에는 혼돈적 요소가 존재하며, 따라서 FPGA에 예측불가한 루팅 지연 및 로직 리소스 낭비를 일으킬 수 있다. 루팅 리소스 및 루팅 알고리즘의 제한으로 인해 이론적으로 가용한 게이트의 반 이상이 사용불가 상태로 남을 수 있다.
이러한 여러 프로세서, ASIC 및 FPGA 구조를 조합하려는 여러 기존의 시도들이 일부 제한된 영역에서는 유용하지만, 저전력, 고효율 실시간 영역에서는 유용성이나 성공적인 측면을 보여주지 못하고 있다. 일반적으로, 이 기존의 시도들은 프로세서나 ASIC 기능에 대한 보조기능으로서, 제한된 상호작용성(interoperability)을 가지면서 프로세서나 ASIC에 인접한 공지 FPGA 물질 영역을 단일 칩 상에 단순하게 제공하고 있다. 예를 들어, 1998년 4월 7일 Trimberger에게 허여된 미국특허 5,737,631 호, "Reprogrammble Instruction Set Accelerator"는 범용 프로세서에 대한 명령 가속을 제공하도록 설계되며, 공지 FPGA 물질에 병렬로 조합되는 기본형 마이크로프로세서로 구성되는 호스트 CPU를 공개한다. 이러한 재프로그램식 명령 세트 가속기는 일부 제작후 재설정 유연성 및 프로세서 가속을 가능하게 하면서, 전통적인 프로세서 및 전통적인 FPGA 물질의 여러 단점에 빠지지 않는다. 즉, 비교적 저속으로서, 저효율이고 활동 팩터가 적고, 또한 전력 소모가 크고 용량을 많이 차지하는 단점에 빠지지 않는다.
2000년 7월 25일 허여된 Tavana의 미국 특허 6,094,065 호, "Integrated Circuit with Field Programmable and Application Specific Logic Areas"는 설계나 그 외 다른 레이아웃 결함 교정처럼 ASIC의 제작후 수정이 가능하도록 설계되며, 마스크에 의해 형성되는 전용 로직 영역(즉, ASIC 물질)과 병렬 조합한 필드 프로그램식 게이트 어레이의 이용을 공개한다. 또한, 풍부한 프로그램식 상호연결부 내의 동일한 로직 게이트들의 반복 어레이로 구성되는 공지된 FPGA 물질은, 동일한 실리콘 칩 내에 ASIC 물질에 단지 인접하게 위치한다. "버그 제거(bug fixes)" 및 그 외 다른 오류 교정을 위한 제작후 수단을 잠재적으로 제공하면서, 종래의 집적 회로는 전통적인 ASIC 및 전통적인 FPGA 물질의 여러 단점들에 빠지지 않는다. 가령, ASIC의 경우에 재프로그램 성질이 크게 제한되거나, FPGA의 경우, 높은 전력 소모, 비교적 낮은 속도, 낮은 효율, 그리고 낮은 활동 팩터 등의 단점에 빠지지 않는다.
그 결과, 프로세서, ASIC 및 FPGA의 여러 장점을 최대화하고 이 장점을 효과적/효율적으로 조합한 새로운 형태나 종류의 집적 회로가 필요하다. 이 새로운 집적 회로는 물론 잠재적인 단점들을 최소화해야 한다. 이러한 새로운 형태나 종류의 집적 회로는, 가령, 프로세서의 프로그래밍 유연성, FPGA의 제작후 유연성, 그리고 ASIC의 높은 속도 및 높은 활동 팩터를 포함하여야 할 것이다. 이러한 집적 회로는 실시간으로 쉽게 재설정할 수 있어야 하며, 다수의 해당 동작 모드를 가질 수 있어야 한다. 추가적으로, 이러한 집적 회로는 전력 소모를 최소화하여야 할 것이며, 휴대용 및 그 외 다른 배터리 사용 장치에서 이용하는 등의 경우처럼 저전력 장치에 적합하여야 할 것이다.
본 발명은 집적 회로 분야에 관한 것으로서, 특히, 고정식 전용 연산 요소를 가지는 다양한 적응성 연산 유닛의, 이종의(heterogeneous) 재설정가능한 매트릭스를 가진 적응성 집적 회로에 관한 것이다.
도 1은 발명에 따른 선호되는 장치 실시예의 블록도표.
도 2는 본 발명에 따른 데이터 흐름 그래프의 블록도표.
도 3은 본 발명에 따른 재설정식 매트릭스, 다수의 연산 유닛, 그리고 다수의 연산 요소를 포함하는 블록도표.
도 4는 본 발명에 따른 재설정식 매트릭스의 연산 유닛 블록도표.
도 5A-5E는 본 발명에 따른, 연산 유닛을 형성하는, 고정식 전용 연상 뇨소들의 상세 블록도표.
도 6은 본 발명에 따른, 다수의 서로 다른 고정 연산 요소를 가지는, 선호되는 다기능 적응성 연상 유닛의 상세 블록도표.
도 7은 본 발명에 따른, 다수의 고정 연산 요소를 가지는 선호되는 적응성 로직 프로세서 연산 유닛의 블록도표.
도 8은 본 발명에 따른, 고정 연산 요소를 가지는 적응성 로직 프로세서 연산 유닛의 선호되는 코어 셀 블록도표.
도 9는 본 발명에 따른, 적응성 로직 프로세서 연산 유닛의 코어 셀의 선호되는 고정 연산 요소의 블록도표.
본 발명은 잠재적 단점을 최소화하면서, 프로세서, ASIC, 그리고 FPGA의 여러 장점을 효율적/효과적으로 조합하고 최대화시키는 새로운 형태나 종류의 집적 회로를 제공한다. 발명에 따르면, 적응성 연산 엔진(ACE)에 관련된 이러한 새로운 형태나 종류의 집적 회로가 프로세서의 프로그래밍 유연성, FPGA의 제작후 유연성, 그리고 ASIC의 높은 속도 및 높은 활동 팩터를 제공하는 것으로 공개된다. 본 발명의 적응성 연산 엔진(ACE) 집적 회로는 실시간으로 쉽게 재설정될 수 있으며, 해당하는 다수의 동작 모드를 가질 수 있다. 또한, 휴대용 장치 및 그 외 다른 배터리 이용 장치에 사용하는 등의 경우처럼 저전력 장치에 특히 적합하도록 성능 증가와 함께 전력 소모를 최소화시킨다.
적응성/재설정형 연산을 위한 본 발명의 적응성 연산 엔진 구조는 FPGA의 균일한 유닛보다는 상호연결 네트워크에 연결되는 다수의 이종의(heterogeneous) 연산 요소를 포함한다. 다수의 이종 연산 요소는 메모리, 덧셈, 곱셈, 복소 곱셈, 뺄셈, 설정(configuration), 제어, 입력, 출력, 그리고 필드 프로그램성같은 여러 다른 기능에 대한 고정된 구조처럼, 여러 다른 고정 구조를 가지는 해당 연산 요소들을 포함한다. 설정 정보에 따라, 상호연결 네트워크가 실시간으로 동작하여, 가령, 선형 알고리즘 연산, 비선형 알고리즘 연산, 한정 상태 머신 동작, 메모리 동작, 그리고 비트-레벨 조작을 포함한, 다수의 서로 다른 기능 모드에 대해 다수의 이종 연산 요소를 설정 및 재설정하게 한다.
아래 설명되는 바와 같이, 본 발명의 적응성 연산 엔진은 다양한 작업을 실행함에 있어 이러한 고정된 전용 연산 요소를 이용하여 실시간으로 설정 및 재설정될 수 있는 단일 집적 회로를 제공한다. 예를 들어, 동일 세트의 이종 연산 요소들의 시간에 따라 달라지는 설정을 이용하면, 적응성 연산 엔진 구조는 한정 임펄스 반응 필터링, 고속 퓨리에 변환, 디스크리트 코사인 변환같은 기능들을 구현할 수 있고, 다른 종류의 연산 요소들과 함께, 진보된 통신 및 연산을 위한 다른 수많은 하이레벨 처리 기능을 구현할 수 있다.
상술한 바와 같이, 잠재적인 단점들을 최소화시키면서 프로세서, ASIC, FPGA의 여러 장점을 효과적/효율적으로 조합하고 최대화시키는 새로운 형태나 종류의 집적 회로가 필요하다. 본 발명에 따르면 적응성 연산 엔진(ACE)이라 불리는 새로운 형태나 종류의 집적 회로가 공개되어, 프로세서의 프로그래밍 유연성, FPGA의 제작후 유연성, 그리고 ASIC의 높은 속도 및 높은 활용 팩터를 제공한다. 본 발명의 적응성 연산 엔진 집적 회로는 실시간으로 쉽게 재설정될 수 있고, 해당하는 다수의 동작 모드를 가질 수 있으며, 저전력 장치의 특히 적합하도록 성능 증가와 함께 전력 소모를 최소화한다.
도 1은 본 발명에 따른 선호되는 장치(100) 실시예의 블록도표이다. 적응성 연산 엔진(100)이라 불리는 이 장치(100)는 집적 회로로 구체화되는 것이 선호되며, 또는, 다른 추가적 구성요소를 지닌 집적 회로의 일부분으로 구체화된다. 선호되는 실시예에서, 적응성 연산 엔진(100)은 매트릭스(150A~150N)같은 한개 이상의 재설정석 매트릭스(150)와, 매트릭스 상호연결 네트워크(110)를 포함한다. 또한 선호되는 실시예에서, 매트릭스(150A, 150B)같은 한개 이상의 매트릭스(150)가 콘트롤러(120)의 기능으로 설정되며, 매트릭스(150C, 150D)같은 다른 매트릭스는 메모리(140)같은 기능으로 설정된다. 여러 매트릭스(150) 및 매트릭스 상호연결 네트워크(110)는 몇 노드로부터 몇천 노드까지 확장될 수 있는 분할 서브유닛(fractal subunits)으로 함께 구현될 수도 있다.
공지 기술로부터 상당히 벗어나, 적응성 연산 엔진(100)은 재설정식 매트릭스(150), 콘트롤러, 메모리(140)간의 신호전송 및 그 외 다른 전송을 위해, 또는 그 외 다른 입력/출력 기능을 위해 종래의(그리고 통상적으로 분리된) 데이터, 직접 메모리 접근(DMA), 임의 접근, 설정 및 명령 버스를 이용하지 않는다. 데이터, 제어, 설정 정보는 이 매트릭스(150) 요소들 사이에서 매트릭스 상호연결 네트워크(110)를 이용하여 전송된다. 상기 네트워크(110)는 콘트롤러(120)와 메모리(140)로 설정되는 매트릭스(150)를 포함하는, 재설정식 매트릭스(150) 사이에서 어떤 주어진 연결을 제공하도록 실시간으로 설정되고 재설정될 수 있다.
메모리(140)로 기능하도록 설정된 매트릭스(150)는 고정식 메모리 요소의 연산 요소를 이용하여, 선호되는 방식으로 구현될 수 있으며, 적응성 연산 엔진(100) 내에 포함될 수도 있고, 또는 또다른 집적 회로나 집적 회로의 일부에 통합될 수도 있다. 선호되는 실시예에서, 메모리(140)는 적응성 연산 엔진(100) 내에 포함되며, 저전력 소모 임의 접근 메모리(RAM)인 연산 요소들로 구성되는 것이 바람직하다. 그러나, 플래시, DRAM, SRAM, MRAM, ROM, EPROM, EEPROM같은 다른 형태 메모리의 연산 요소들로 구성될 수도 있다. 선호되는 실시예에서, 메모리(140)는 직접 메모리 액세스(DMA) 엔진을 포함하는 것이 선호되지만 별도로 도시되지는 않는다.
콘트롤러(120)는 적응성 한정 상태 머신으로 설정되는 매트릭스(150A, 150B)를 이용하여, 아래 설명되는 두 종류의 기능을 실행할 수 있는, 축소 명령 세트(RISC) 프로세서, 콘트롤러, 또는 그 외 다른 장치나 집적 회로로 구현될 수 있다. 대안으로, 이 기능들이 종래의 RISC나 그 외 다른 프로세서를 이용하여 구현될 수도 있다. "커널(kernal)" 제어라 불리는 제 1 제어 기능이 매트릭스(150A)의 커널 콘트롤러(KARC)로 도시되며, "매트릭스" 제어라 부리는 제 2 제어 기능이 매트릭스(150B)의 매트릭스 콘트롤러(MARC)로 도시된다. 콘트롤러(120)의 커널 및 매트릭스 제어 기능들은 아래에서 상세하게 설명되며, 이때, 여러 매트릭스(105)의 설정성 및 재설정성을 참고하여, 그리고 "실버웨어(silverware)" 모듈로 불리는, 선호되는 형태의 데이터, 설정, 및 제어 정보를 참고하여 설명된다.
전체적으로 상호연결부, 또는 상호연결 네트워크라고 불리는, 도 1의 매트릭스 상호연결 네트워크(110)와 도 3 및 4에 도시되는 서브세트 상호연결 네트워크(불린 상호연결 네트워크(210), 데이터 상호연결 네트워크(240), 상호연결부(220))는 보다 변형된 방식에도 불구하고, FPGA 상호연결 네트워크나 스위칭 구조를 이용하는 등, 당 분야에 공지된 일반적인 방식으로 구현될 수 있다. 선호되는 실시예에서, 여러 다양한 상호연결 네트워크는 가령, 미국특허 5,218,240 호, 5,336,950 호, 5,245,227호, 5,144,166 호에서 설명된 바와 같이, 그리고 도 7, 8, 9를 참고하여 아래에서 설명되는 방식으로 구현된다. 이러한 다양한 상호연결 네트워크는 콘트롤러(120), 메모리(140), 여러 매트릭스(150), 그리고 아래 설명되는 연산 유닛(200) 및 연산 요소(250)간에 선택적(또는 스위칭식) 연결을 제공하여, "설정 정보"라 부리는 설정 신호처리의 제어에 따라 설정 및 재설정에 대한 물리적 기반을 제공한다. 추가적으로, 여러 상호연결 네트워크(110, 210, 240, 220)는 전통적인 또는 별개의 입/출력 버스, 데이터 버스, DMA, RAM, 설정 및 명령 버스 대신에, 콘트롤러(120), 메모리(140), 여러 매트릭스(150), 그리고 연산 유닛(200) 및 연산요소(250) 사이에서 선택적/스위칭식 데이터, 입력, 출력, 제어, 그리고 설정 경로를 제공한다.
그러나, 여러 상호연결 네트워크(110, 210, 240, 220)의, 또는 이 네트워크 내의 어떤 주어진 스위칭이나 선택 동작이 당 분야에 공지된 방식으로 구현될 수 있지만, 본 발명에 따른 여러 상호연결 네트워크(110, 210, 240, 220)의 설계 및 배치는 새롭고 신규한 것으로서, 그 세부사항이 아래에 상세하게 설명된다. 예를 들어, 가변적인 레벨의 매트릭스(150), 연산 유닛(200), 그리고 연산 요소(250)에 해당하는 가변적인 레벨의 상호연결부가 제공된다. 매트릭스(150) 레벨에서, 공지 기술의 FPGA 상호연결부에 비해, 매트릭스 상호연결 네트워크(110)는 보다 제한적이며 "풍부"하지 아니하며, 또한 주어진 영역에서 연결 기능이 적어서, 동작 용량을 줄이고 속도를 증가시킨다. 그러나 특정 매트릭스(150)나 연산 유닛(200) 내에서, 상호연결 네트워크(210, 220, 240)는 보다 치밀하고 풍부하여, 폭좁은 국부적 기준 내에서 적응성을 높이고 재설정 기능을 증대시킬 수 있다.
여러 매트릭스나 노드(150)가 재설정식이고 이종(heterogeneous)이다. 즉, 요망 설정에 따라, 재설정식 매트릭스(150A)가 재설정식 매트릭스(150B~150N)과 일반적으로 다르다. 재설정식 매트릭스(150c)는 재설정식 매트릭스(150A, 150B, 150D~N)과 일반적으로 다르다. 다양한 재설정식 매트릭스(150) 각각은 적승식 및 재설정식 연산 유닛(200)의 여러 다른, 또는 변형 믹스를 일반적으로 가진다. 즉, 연산 유닛(200)은 도 3과 4를 참고하여 아래에서 설명되는 전용 연산 요소(250)의 한가지 다른/변형 믹스를 포함한다. 이는 적응성으로 연결되고 다양한 방식으로 설정되며 재설정될 수 있어서, 다양한 연결 네트워크를 통해 가변적 기능을 수행할 수 있다. 가변적 내부 설정 및 재설정에 추가하여, 다양한 매트릭스(150)들이 매트릭스 상호연결 네트워크(110)를 통해 나머지 매트릭스(150) 각각에 대해, 높은 수준으로 연결, 설정, 그리고 재설정될 수 있다. 이 역시 아래에서 상세하게 설명된다.
본 발명의 적응성 연산 엔진(100) 내에 여러 다양한 신규한 개념들이 포함되며, 적응성 연산 엔진(100)의 실시간 동작 및 그 내재적 장점에 대한 유용한 설명 기반을 제공한다.
본 발명의 첫 번째 신규한 개념은, 해당하는 곱셈, 복소 곱셈, 그리고 가산 기능의 최적 실행을 위해 각각 설계된 다수의 멀티플라이어(multiplier), 복소 멀티플라이어(complex multiplier), 그리고 애더(adder)처럼, 매트릭스(150)의 연산 유닛(200)(도 3) 내에서 이같은 전용 고정식 하드웨어 유닛(연산 요소(250)) 내에 포함되도록, 특정 가속 기능의 선택 및 전용 고정식 하드웨어 유닛(연산 유닛(250))의 적응성 및 재설정식 이용에 관련된다. 적응성 연산 엔진(100)이 최적화된다고 가정할 때, 선호되는 실시예에서, 저전력 소모를 위해, 저전력 소모를 바탕으로 가속 기능이 선택된다. 예를 들어, 이동통신같은 장치의 경우, 해당 C(C+, 또는 C++) 코드나 그 외 다른 코드가 전력 소모에 대하여 분석될 수 있다. 이러한 실험적 분석은 실행될 때 이러한 코드의 일부분, 가령, 10%가 동작 전력의 90%를 실제 소모하는 것을 밝혀낼 수 있다. 본 발명에 따르면, 이러한 전력 이용에 입각하여, 이 작은 부분의 코드가 어떤 종류의 재설정식 매트릭스(150) 내에서 가속용으로 선택되며, 나머지 코드는 콘트롤러(120)로 설정되는 매트릭스(150) 내에서 구동되도록 적응될 수 있다. 가속용으로 추가 코드가 선택될 수도 있으며, 결과적으로, 설계나 동작 복잡도로부터 생기는 잠재적 중도취합점까지 적응성 연산 엔진(100)에 의해 전력 소모를 최적화시킬 수 있다. 추가적으로, 도 3을 참고하여 설명한 바와 같이, 제어 코드같은 다른 기능도 한정 상태 머신으로 설정될 때 매트릭스(150) 내에서 가속될 수 있다.
그 다음, 가속용으로 선택된 알고리즘이나 그 외 다른 기능들이 "데이터 흐름 그래프(DFG)"라 불리는 형태로 변환된다. 발명에 따른 데이터 흐름 그래프의 도식적 전개가 도 2에 도시된다. 도 2에 도시되는 바와 같이, CDMA 음성 코딩에 유용한 알고리즘이나 기능이 네 개의 멀티플라이어(190)와 네 개의 애더(195)를 이용하여 구현된다. 가변 레벨의 상호연결부를 통해, 이 데이터 흐름 그래프의 알고리즘들은 고정식 연산 요소(250)의 설정 및 재설정을 통해 어떤 주어진 시간에도 구현된다. 즉, 최적화되어 효율용으로 설정된 하드웨어 내에서 구현된다. 즉, "기계"는 특정 알고리즘 수행에 최적화되어 실시간으로 설정된다. 상기 예의 DFG와 도 2에서 계속하여, 연산 요소(250)로 네 개의 고정식/전용 멀티플라이어(multiplier)와 여러 다른 연산 요소(250)로 네 개의 고정식/전용 애더(adder)가 상호연결부를 통해 실시간으로 설정되어, 특정 DFG의 기능이나 알고리즘을 수행하게 한다.
본 발명의 세 번째 개념인 가장 중요한 개념은 상술한 여러 선택적 알고리즘을 구현하는 데 사용되는 재설정식 "이종 (heterogeneity)" 개념이다. 상술한 바와 같이, 종래 기술의 재설정성은 균일한 FPGA에 전적으로 의존하고 있으며, 이 경우에, 동일한 로직 게이트 블록들이 풍부한 프로그램식 상호연결부 내에 한개의 어레이로 반복되며, 이때, 상호연결부는 특정 기능 구현을 위해 동일한 게이트들간 연결을 제공하도록 이어서 설정된다. 이 경우에 비효율적이고 루팅 및 조합 문제점들이 자주 발생한다. 이와는 대조적으로, 발명에 따르면, 연산 유닛(200) 내에 여러 다른 연산 요소(250)들이 전용 멀티플라이어, 복소 멀티플라이어(complex multiplier), 애더(adder)같이 여러 다른 고정식/전용 하드웨어로 직접 구현된다. 상호연결부(210, 220)를 이용하여, 이 서로 다른 이종의 연산 요소(250)들은 이동 통신에 자주 사용되는 디스크리트 코사인 변환 실행같은 선택된 알고리즘 수행을 위해 실시간으로 그리고 적응식으로 설정될 수 있다. 도 2의 데이터 흐름 그래프 예에서, 네 개의 멀티플라이어와 네 개의 애더가 설정될 것이다. 즉, 특정 알고리즘 수행을 위해 실시간으로 연결될 것이다. 그 결과, 발명에 따르면, 서로 다른(이종의) 연산 요소(250)들이, 어떤 주어진 시간에, 주어진 알고리즘이나 그 외 다른 기능을 최적으로 수행할 수 있도록 설정되고 재설정된다. 추가적으로, 반복적 기능의 경우, 연산 요소들의 설정이나 주어진 실증이 이러한 반복 연산 과정 전체에서 시간에 따라 그대로 유지될 수 있다. 즉, 불변으로 유지될 수 있다.
적응성 연산 엔진(100) 구조의 일시적 속성에 또한 주목하여야 한다. 어떤 주어진 시간에서, 여러 다른 레벨의 상호연결부(110, 210, 240, 220)를 이용할 때, 주어진 기능을 수행하거나 특정 알고리즘을 구현하도록 최적화된 적응성 연산 엔진(100) 내에 특정 설정이 존재할 수 있다. 또다른 순간에, 다른 연산 요소(250)를 상호연결시키도록, 또는 또다른 기능이나 알고리즘 수행을 위해 동일한 연산 요소(250)를 달리 연결하도록 설정이 변경될 수 있다. 두가지 중요한 특징이 이 일시적 재설정성으로부터 발생한다. 먼저, 알고리즘이 가령, 새로운 시간 표준 구현을 위해 시간에 따라 변할 수 있기 때문에, 적응성 연산 엔진(100)은 새 알고리즘 구현을 위해 함께 전개되고 재설정될 수 있다. 단순화된 예의 경우에, 제 5 멀티플라이어와 제 5 애더가 도 2의 DFG에 통합되어 해당 새 알고리즘을 실행할 수 있고, 이때, 추가적인 버스 기능 구현을 위해 추가 상호연결부가 또한 이용될 수 있다. 두 번째로, 연산 요소들이, 주어진 알고리즘 실증으로, 어떤 한 순간에 상호연결되고, 또다른 알고리즘 수행을 위해 또다른 순간에 재설정되기 때문에, 게이트(트랜지스텨) 이용이 최대화되고, 따라서, 그 활동 팩터에 비해 보다 효율적인 ASIC보다 훨씬 좋은 성능을 제공할 수 있다.
여러 다른 알고리즘 수행을 위한 연산 요소(250)들의 이러한 일시적 재설정성은 한편으로, 설정 및 재설정 기능 사이에서 개념적인 차이를 보여주며, 다른 한편으로, 프로그램이나 재프로그램 기능 사이에서 개념적인 차이를 보여준다. 전형적인 프로그램 기능(programmability)은 특정 알고리즘 구현을 위해 시간에 따라 여러 순서로 호출될 수 있는 기존 기능 그룹이나 세트를 이용한다. 이와는 대조적으로, 설정 및 재설정 기능은 이전에 가용하지 않았거나 존재하지 않았던 새로운 기능을 추가하거나 생성하는 추가적 기능을 포함한다.
그후, 본 발명은 한개의 효율적으로 연속적인 정보 스트림 내에서, 데이터 및 설정 정보의 긴말한 결합(또는 interdigitation)을 또한 이용한다. "실버웨어 모듈"이라 불리는 데이터 및 설정 정보의 이러한 결합이나 혼합은 별개의 관련 특허 출원의 주제이다. 그러나 본 발명의 목적을 위해, 데이터 및 설정 정보를 한 정보 스트림에 이렇게 결합시키는 것은 공지기술의 하드웨어 상호연결의 다수의 오버레이 네트워크에 대한 필요없이, 적응성 연산 엔진(100)의 실시간 재프로그램 기능을 구현하는 것을 도우며, 이를 주목하는 것만으로 충분하다. 예를 들어, 분석을 위해, 제 1 시간 주기 중이나 후에 해당 알고리즘의 실행 하드웨어로 제 1 시간 주기에서의 연산 요소의 제 1 설정은 동일 알고리즘을 실행할 수 있는 소프트웨어로 된 "호출" 서브루틴의 하드웨어 아날로그로 나타나고 개념화될 수 있다. 그 결과, 연산 요소(250)의 설정이 발생하면, 설정 정보에 의해 나타나는 바와 같이, 알고리즘용 데이터가 즉시 실버웨어 모듈의 일부분으로 가용해진다. 동일한 연산 요소들이 즉시 가용한 데이터를 역시 이용하여 첫 번째와는 다른 제 2 알고리즘의 실행을 위해, 제 2 설정 정보에 의해 지시되는 바와 같이, 제 2 시간 주기동안 재설정될 수 있다. 설정된 연산 요소(250)의 이용을 위한 데이터의 긴급성은, 메모리 어드레스를 결정하고 어드레싱된 레지스터로부터 저장된 데이터를 페치(fetch)하는 다수의 별도 소프트웨어 단계들에 하나나 두 클럭 사이클의 하드웨어 아날로그를 제공한다. 이는, 설정된 연산 요소들이, 호출시 종래의 마이크로프로세서나 DSP의 서브루틴으로 실행하기 위해 더 많은 클럭 사이클들을 요구할 수 있는 알고리즘을 비교적 적은 클럭 사이클로 실행할 수 있는, 추가적인 효율을 가져올 수 있다.
적응성의 이종 연산 유닛(200) 및 매트릭스(150) 형성을 위해 다수의 이종 및 고정식 연산 요소(250)의 실시간 재설정성에 연계하여, 데이터 및 설정 정보의 혼합으로 실버웨어 모듈을 이같이 이용함으로서, 적응성 연산 엔진(100) 구조가 더많은 서로 다른 동작 모드를 가질 수 있다. 예를 들어, 휴대용 장치 내에 포함될 때, 해당 실버웨어 모듈이 주어지면, 적응성 연산 엔진(100)은 셀 전화나 이동 전호, 음악 재생장치, 페이저, PDA, 그리고 그 외 다른 기능으로 여러 다양한 동작 모드를 가질 수 있다. 추가적으로, 이 동작 모드들은 장치의 물리적 위치를 바탕으로 변경될 수 있다. 가령, 미국에서 사용시 CDMA 이동 전화로 설정될 때, 적응성 연산 엔진(100)은 유럽에서 사용시 GSM 이동 전화로 재설정될 수 있다.
다시 도 1에서, 콘트롤러(120)의 기능들은 실버웨어 모듈을 참고하여(1) 설명될 수 있다. 즉, 도 3에 도시되는 재설정식 연산 유닛(200) 및 연산 요소(150)를 참고하여(2), 그리고 재설정식 매트릭스(150)를 참고하여(3), 그리고 여러 잠재적 동작 모드를 참고하여(4), 단일 정보 스트림 내에서 데이터 및 설정 정보의 긴밀한 결합이 설명될 수 있다. 상술한 바와 같이, 실버웨어 모듈을 통해, 적응성 연산 엔진(100)은 이동 전화 장치에 음악 기능을 추가하는 것처럼, 완전히 새로운 기능의 추가나 새로운 기술 표준으로의 업그레이드처럼 새롭고 추가적인 기능을 수행하도록 설정되거나 재설정될 수 있다. 이러한 실버웨어 모듈은 메모리(140)의 매트릭스(150)에 저장될 수 있고, 또는 매트릭스 상호연결 네트워크(110) 등을 통해 외부 소스로부터 입력받을 수도 있다. 선호되는 실시예에서, 다수의 매트릭스(150) 중 하나는 이러한 모듈을 해역하도록 설정되며, 보안용도로 그 유효성을 확인한다. 그후, 현재의 적응성 연산 엔진(100) 리소스의 설정이나 재설정 이전에, 콘트롤러(120)는 매트릭스(KARC)(150A)를 통해, 이 설정이나 재설정이 어떤 기존의 기능에 악영향없이 발생할 수 있음을 확인한다. 가령, 음악 기능 추가가 기존의 이동 통신 기능에 악영향을 미치지 않는 지를 확인한다. 선호되는 실시예에서, 이러한 설정이나 재설정의 시스템 요건은 이 평가 기능 실행을 위한 매트릭스(150A)에 의한 이용을 위해, 실버웨어 모듈 내에 포함된다. 설정이나 재설정이 악영향없이 발생될 수 있을 경우, 실버웨어 모듈은 메모리(140)의 매트릭스(150) 내로 로딩되며, 이때, 매트릭스(KARC)(150A)는 메모리(140)의 매트릭스(150C, 150D) 내에 DMA 엔진(또는 기존 메모리의 그 외 다른 독립형 DMA 엔진)을 세팅한다. 설정이나 재설정이 이러한 악영향을 가질 수 있을 경우, 매트릭스(150A)는 적응성 연산 엔진(100) 내에 새 모듈을 포함시킬 수 없다.
도 1에서, 매트릭스(MARC)(150B)는 여러 연산 요소(250) 및 연산 유닛(200)의 설정이나 재설정을 해당 입력 데이터 및 출력 데이터와 동기화시키기 위해, 해당 데이터의 매트릭스(150) 리소스 및 타이밍의 시간편성(scheduling)을 관리한다. 선호되는 실시예에서, 실버 웨어 모듈에 타이밍 정보가 또한 포함되어, 해당 데이터가 여러 재설정된 연산 유닛(200)의 입력부에 나타나기 전에 재설정이 발생하도록, 매트릭스(MARC)(150B)가 여러 상호연결 네트워크를 통해 여러 매트릭스(150)의 재설정을 시간 내에, 또는 정확하게 그 시간에 보내게 할 수 있다. 추가적으로, 매트릭스(MARC)(150B)는 여러 매트릭스(150) 내에서 가속되지 않은 어떤 잔류 처리를 실행할 수도 있다. 그 결과, 매트릭스(MARC)(150B)는, 이러한 다양한 재설정식 하드웨어 유닛에 의해 이용될 어떤 해당 데이터와 동기화되는 매트릭스(150), 연산 유닛(200), 연산 요소(250)의 설정 및 재설정을 실시간으로 호출하는 제어 유닛으로 비추어질 수 있다. 또한 어떤 잔여 처리나 그 외 다른 제어 처리를 실행하는 제어 유닛으로 비추어질 수 있다. 다른 매트릭스(150)들은 이러한 제어 기능을 또한 포함할 수 있고, 이때 어떤 주어진 매트릭스(150)가 다른 매트릭스(150)의 설정 및 재설정을 호출하고 제어할 수 있다.
도 3은 다수의 연산 유닛(200)(연사 유닛(200A~200N))과 다수의 연산 요소(250)(연산 요소(250A~250N))를 가진 재설정식 매트릭스(150)를 도시하는 블록도표로서, 발명의 유용한 요약과 선호되는 종류의 연산 요소(250)의 추가적 도해를 제공한다. 도 3에 도시되는 바와 같이, 매트릭스(150)는 매트릭스 콘트롤러(230), 다수의 연산 유닛(200)을 포함하며, 매트릭스 상호연결 네트워크(100)의 논리적/개념적 서브세트로서 데이터 상호연결 네트워크(240)와 불린 상호연결 네트워크(210)를 포함한다. 상술한 바와 같이, 선호되는 실시예에서, 적응성 연산 엔진(100) 구조 내 깊이가 증가할 때, 상호연결 네트워크는 적응성 및 재설정성 측면에서 점차 풍부해진다. 불린 상호연결 네트워크(210)는 여러 연산 유닛(200)간 재설정 및 데이터 상호연결 기능을 제공하며, 작은 것(즉, 몇비트 폭)이 선호된다. 이때, 데이터 상호연결 네트워크(240)는 여러 연산 유닛(200)간 데이터 입/출력을 위한 재설정 및 데이터 상호연결 기능을 제공하며 비교적 큰 것(즉, 많은 비트 수 폭)이 선호된다. 그러나, 재설정 및 데이터 기능으로 분할될 때, 매트릭스 재설정 네트워크(110)의 어떤 물리적 일부분은, 어떤 주어진 시간에, 불린 상호연결 네트워크(210), 데이터 상호연결 네트워크(240), 최조 레벨 상호연결부(220), 또는 그 외 다른 입력/출력, 또는 연결 기능 중 하나로 동작 중일 수 있다.
도 3에서, 연산 유닛(200) 내에는 연산 요소(250A~250Z)로 도시되는 다수의연산 요소(250)와 추가적인 상호연결부(220)가 포함된다. 상호연결부(220)는 다양한 연산 요소(250) 사이에 재설정식 상호연결 기능과 입/출력 경로를 제공한다. 상술한 바와 같이, 다양한 연산 요소(250)들 각각은 주어진 작업이나 작업 범위를 실행하도록 설계되는 전용 하드웨어로 구성되어, 다수의 여러 다른 고정식 연산 요소(250)를 야기한다. 상호연결부(220)를 이용하여, 고정식 연산 요소들(250)은 적응성의 가변 연산 유닛(200)으로 함께 재설정가능하게 연결될 수 있고, 상호연결부(220), 불린 네트워크(210), 그리고 매트릭스 상호연결 네트워크(110)를 이용하여, 도 2의 DFG의 쿼드러플 곱셈 및 덧셈처럼, 어느 주어진 시간에 알고리즘이나 그 외 다른 기능을 실행하도록 재설정되고 상호연결될 수 있다.
선호되는 실시예에서, 다양한 연산 요소들(250)이 다양한 적응성 및 재설정식 연산 유닛(200)들로 그룹지어지도록 설계된다(도 5a~9 참조). 곱셈이나 덧셈처럼 특정 알고리즘이나 기능을 실행하도록 설계된 연산 요소(250)들에 추가하여, 다른 종류의 연산 요소들(250)이 선호되는 실시예에 또한 사용된다. 도 3에 도시되는 바와 같이, 연산 요소(250A~250N)들은 어떤 주어진 연산이나 처리 기능을 위한 국부적 메모리 요소들을 제공하기 위한 메모리를 구현한다. 추가적으로, 연산 요소들(250I, 250J, 250K, 250L)은 (원격 메모리(140)에 비교하여) 한정 상태 머신을 구현하도록 설정되어(가령, 도 7, 8, 9에 도시되는 연산 요소들을 이용), 세분화된 제어 처리에 특히 적절한 국부적 처리 기능을 (원격 매트릭스(150B)에 비교) 제공한다.
가용한, 다양한 종류의 서로 다른 연산 요소(250)들을 이용하여, 적응성 연산 엔진(100)의 요망 기능에 따라, 연산 유닛(200)들이 느슨하게 분류될 수 있다. 제 1 연산 유닛(200) 카테고리는 곱셈, 덧셈, 한정 임펄스 응답 필터링, 등같은 선형 연산을 실행하는 연산 요소들(250)을 포함한다. 제 2 연산 유닛 카테고리(200)는 디스크리트 코사인 변환, 삼각함수 연산, 그리고 복소 곱셈같은 비선형 연산을 실행하는 연산 요소들(250)을 포함한다. 제 3 연산 유닛(200) 카테고리는 도 3에 도시되는 연산 유닛(200C)같은 한정 상태 머신을 구현하며, 이는 세밀한 제어 시퀀스, 동적 시간편성, 그리고 입/출력 관리에 특히 유용하다. 또한 제 4 카테고리는 도 3의 연산 유닛(200A)같은 메모리 및 메모리 관리를 구현할 수 있다. 마지막으로, 제 5 카테고리는 암호화, 해역, 채널 코딩, 비테르비(Viterbi) 해역, 패킷 및 프로토콜 처리(가령, 인터넷 프로토콜 처리)같은 비트-레벨 조작을 실행하도록 포함될 수 있다.
선호되는 실시예에서, 다른 매트릭스나 노드(150)으로부터의 제어에 추가하여, 매트릭스 콘트롤러(230)는 어떤 주어진 매트릭스(150) 내에 포함될 수도 있다. 그래서, 어떤 재설정 처리 및 어떤 해당 데이터 조작의 기준 및 제어의 국부성을 제공한다. 예를 들어, 연산 요소들(250)의 재설정이 어떤 주어진 연산 유닛(200) 내에서 발생될 때, 매트릭스 콘트롤러(230)는 상기 특정 실증(또는 설정)이 주어진 응용에 대한 반복적 데이터 처리를 계속하기 위해 어떤 주어진 시간동안 원상태로 유지되는 것을 지시할 수 있다.
도 4는 본 발명에 따른, 재설정식 매트릭스(150)의 연산 유닛(200)의 일례의 블록도표이다. 도 4에 도시되는 바와 같이, 연산 유닛(200)은 다수의 메모리 연산요소(250A, 250B)같은 다수의 이종의 고정식 연산 요소(250)들을 포함하고, 연산 유닛 코어(260)와 다수의 알고리즘식/한정 상태 머신 연산 요소들(250C~250K)를 포함한다. 상술한 바와 같이, 다수의 다양한 연산 요소(250)의 각각의 연산 요소(250)는 덧셈이나 곱셈처럼 특정 기능이나 알고리즘 수행을 위해 해당 로직 게이트를 가지도록 설계되는 전용/고정식 회로이다. 추가적으로, 여러 메모리 연산 요소들(250A~250b)이 RAM으로, 또는 레지스터처럼 다양한 비트 깊이로 구현될 수 있다.
개념적 데이터 및 불린 상호연결 네트워크(각각 240, 210)를 형성할 때, 일례의 연산 유닛(200)은 다수의 입력 멀티플렉서(280), 다수의 입력 라인(281)을 또한 포함하고, 연산 유닛 코어(260)의 출력을 위해, 다수의 출력 디멀티플렉서(285, 290) 및 다수의 출력 라인(또는 배선)(291)을 포함한다. 입력 멀티플렉서(280)를 통해, 적절한 입력 라인(281)이 데이터 전송의 입력용으로, 그리고 설정 및 상호연결 처리용으로, 선택될 수 있고, 또한, 출력 디멀티플렉서(285, 290)를 통해, 추가적인 데이터 변환 및 설정 및 상호연결 처리용으로 선택된 출력 라인(291)에 한개나 다수의 출력이 위치할 수 있다.
선호되는 실시예에서, 여러 입력 및 출력 라인(281, 291)의 선택과, 상호연결부(210, 220, 240)를 통한 다양한 연결들의 생성은 아래 설명되는 연산 유닛 콘트롤러(255)로부터의 제어 비트(265)의 제어 하에 있다. 이 제어 비트를 바탕으로, 다양한 입력 가능(251), 입력 선택(252), 출력 선택(253), MUX 선택(254), DEMUX 가능(256), DEMUX 선택(257), 그리고 DEMUX 출력 선택(258)이 활성화되거나 중지될수 있다.
일례의 연산 유닛(200)은 제어 비트(265)를 통해 제어를 제공하는 연산 유닛 콘트롤러(255)를 포함한다. 이에 대하여, 각각의 연산 요소(250), 상호연결부(210, 220, 240), 그리고 그 외 다른 요소들이 모든 클럭 사이클로 동작한다. 상호연결부(210, 220, 240)를 통해, 다양한 제어 비트(265)가 다양한 입력 가능(251), 입력 선택(252), 출력 선택(253), MUX 선택(254), DEMUX 가능(256), DEMUX 선택(257), 그리고 DEMUX 출력 선택(258)가은 연산 유닛(200)의 여러 다양한 부분들에게 분배된다. 중앙 유닛 콘트롤러(255)는 제어 정보 수신 및 상태 정보 전송을 위해 한개 이상의 라인(295)을 또한 포함한다.
상술한 바와 같이, 상호연결부는 가변적인 비트 폭의 불린 상호연결 네트워크(210)와 데이터 상호연결 네트워크(240)로의 개념적 분할을 포함할 수 있다. 일반적으로, (폭이 넓은) 데이터 상호연결 네트워크(240)는 데이터 및 설정 정보의 해당 루팅을 위해 설정식 및 재설정식 연결을 생성하는 데 사용된다. (폭이 좁은) 불린 상호연결 네트워크(210)는 설정식 및 재설정식 연결 생성에 또한 사용되는 것으로서, 여러 데이터 흐름 그래프의 논리 결정 제어에, DFG처럼 결정 노드 발생에, 그리고 이러한 DFG 내 데이터 루팅에 사용될 수도 있다.
도 5A~5E는 고정식 전용 연산 요소들의 블록도표로서, 본 발명에 따라 연산 유닛들을 형성한다. 서로 다른 알고리즘들의 성능을 위해, 설정을 달리하면서, 동일한 고정식 연산 요소들이 다수 사용된다.
도 5A는 4점식 비대칭 한정 임펄스 응답(FIR) 필터 연산 유닛(300)을 도시하는 블록도표이다. 도시되는 바와 같이, 이 연산 유닛(300)은 계수 메모리(305), 데이터 메모리(310), 레지스터(315, 320, 325)를 포함하는 다수의 고정식 연산 요소들의 제 1 설정을 포함하고, 이때, 멀티플렉서(MUX)(360, 365)와 함께 상호연결 네트워크(210, 220, 240)의 일부분을 형성한다.
도 5B는 2점식 대칭 한정 임펄스 응답(FIR) 필터 연산 유닛(370)을 도시하는 블록도표이다. 이 연산 유닛(370)은 계수 메모리(305), 데이터 메모리(310), 레지스터(315, 320, 325), 멀티플라이어(330), 애더(335), 제 2 애더(375), 그리고 누산기 레지스터(340, 345)를 포함하는 다수의 고정식 연산 요소들의 제 2 설정을 포함하며, 또한 멀티플렉서(360, 365)와 함께 상호연결 네트워크(210, 220, 240)의 일부분을 형성한다.
도 5C는 고속 퓨리에 변환(FFT) 연산 유닛(400)에 대한 서브유닛을 도시하는 블록도표이다. 도시되는 바와 같이, 연산 유닛(400)은 계수 메모리(305), 데이터 메모리(310), 레지스터(315, 320, 325, 385), 멀티플라이어(330), 애더(335), 애더/섭트랙터(380)를 포함하는 다수의 고정식 연산 요소들의 제 3 설정을 포함하며, 또한 멀티플렉서(360, 365, 390, 395, 405)와 함께 상호연결 네트워크(210, 220, 240)의 일부분을 형성한다.
도 5D는 복소 한정 임펄스 응답(FIR) 필터 연산 유닛(440)을 도시하는 블록도표다. 도시되는 바와 같이, 본 일례의 연산 유닛(440)은 메모리(410), 레지스터(315, 320), 멀티플라이어(330), 애더/섭트랙터(380), 실수 및 허수 누산기 레지스터(415, 420)를 포함하는 다수의 고정식 연산 요소의 제 4 설정을 포함하며, 이때, 멀티플렉서(360, 365)와 함께 상호연결 네트워크(210, 220, 240)의 일부분을 형성한다.
도 5E는 해당 데이터 흐름 그래프(460)를 가진 4차 무한 임펄스 응답(IIR) 필터 연산 유닛(450)을 도시하는 블록도표다. 도시되는 바와 같이, 본 일례의 연산 유닛(450)은 계수 메모리(305), 입력 메모리(490), 레지스터(470, 475, 480, 485), 멀티플라이어(330), 애더(335)를 포함하는 다수의 고정식 연산 요소의 제 5 설정을 포함하며, 이때, 멀티플렉서(360, 365, 390, 395)와 함께 상호연결 네트워크(210, 220, 240)의 일부분을 형성한다.
도 6은 본 발명에 따른, 다수의 서로 다른 고정식 연산 요소들을 가지는 선호되는 다기능 적응성 연산 유닛(500)의 블록도표다. 이에 따라 설정될 때, 적응성 연산 유닛(500)은 도 5A~5E를 참고하여 앞서 설명된 다양한 기능 각각을 실행할 뿐 아니라, 디스크리트 코사인 변환같은 다른 기능들도 실행한다. 도시되는 바와 같이, 이 다기능 적응성 연산 유닛(500)은 입력 메모리(520), 데이터 메모리(525), 레지스터(530), 멀티플라이어(540), 애더(545), 제 1 산술 로직 유닛(ALU)(550), 제 2 산술 로직 유닛(ALU)(555), 그리고 파이프라인 레지스터(560)를 포함하는 다수의 고정식 연산 요소들로 구성되는 다수의 설정에 대한 기능을 포함하며, 이때, 입력부(505), 라인(515), 출력부(570), 그리고 멀티플렉서(510)는 상호연결 네트워크(210, 220, 240)를 형성한다. 디스크리트 코사인 변환의 2개의 근 연산에 특히 유용한 병렬 덧셈 및 뺄셈 연산을 위해 두개의 서로 다른 ALU(550, 555)가 이용되는 것이 바람직하다.
도 7은 본 발명에 따른, 다수의 고정식 연산 요소를 가지는 선호되는 적응성 로직 프로세서(ALP) 연산 유닛(600)의 블록도표이다. ALP(600)는 적응성이 높으며, 입/출력 설정, 한정 상태 머신 구현, 일반 필드 프로그램 기능, 그리고 비트 조작에 사용되는 것이 바람직하다. ALP(600)의 고정식 연산 요소는 도 9에 도시되는 바와 같이 다수의 적응성 코어 셀(CC)(610)(도 8) 각각의 일부분(650)이다. 다수의 수직 입력(VI)(615), 수직 리피터(VR)(620), 수직 출력(VO)(625), 수평 리피터(FR)(630), 수평 터미네이터(HT)(635), 그리고 수평 콘트롤러(HC)(640)의 조합 및 순열로부터 상호연결 네트워크(210, 220, 240)가 형성된다.
도 8은 본 발명에 따른 고정식 연산 요소(650)을 가진 적응성 로직 프로세서 연산 유닛(600)의 선호되는 코어 셀(610) 블록도표이다. 고정식 연산 요소는 도 9에 도시되는 3 입력 - 2 출력 기능 제너레이터(550)이다. 선호되는 코어 셀(610)은 제어 로직(655), 제어 입력(665), 제어 출력(670), 출력(675), 입력(660)을 또한 포함한다.
도 9는 발명에 따른 적응성 로직 프로세서 연산 유닛(600)의 코어 셀(610)의 선호되는 고정식 연산 요소(650)의 블록도표이다. 고정식 연산 요소(650)는 다수의 배타적 NOR(XNOR) 게이트(680), NOR 게이트(685), NAND 게이트(690), 배타적 OR(XOR) 게이트(695)의 고정식 레이아웃으로서, 세 개의 입력(720) 및 두개의 출력(710)을 가진다. 설정 및 상호연결이 MUX(705)와 상호연결 입력(730)을 통해 제공된다.
상술한 내용으로부터 알 수 있는 바와 같이, 이종 연산 유닛(200)을 형성하도록 설정 및 재설정될 수 있고, 가변 레벨의 상호연결부(110, 210, 240, 220)를 통해, 이종 매트릭스(150)를 형성하도록 설정 및 재설정될 수도 있는, 다수의 고정식 이종(heterogeneous) 연산 요소(250)를 이같이 이용함으로서, 집적 회로의 완전히 새로운 클래스나 카테고리를 생성할 수 있으며, 이는 적응성 연산 구조로 불리기도 한다. 본 발명의 적응성 연산 구조는 FPGA, ASCI, 또는 프로세서의 카테고리 내에서 개념적 또는 명칭적 측면으로부터 적절한 특성을 발견할 수 없다. 예를 들어, 적응성 연산 구조의 비-FPGA 특성은, 적응성 연산 구조가 동일한 논리 유닛, 또는 보다 간단하고 어떤 종류의 반복 어레이를 가지지 않기 때문에, 즉각적으로 명백하다. 또하나의 예로서, 적응성 연산 구조가 전용인 특성이 없지만 다수의 기능 모드를 제공하고 실시간으로 재설정될 수 있기 때문에 적응성 연산 구조의 비-ASIC 특성이 역시 즉각적으로 명백하다. 계속되는 예로서, 적응성 연산 구조가 부산물로 발생하는 데이터 조작과 함께 실행 명령에 따라 포커싱되는 것보다는 데이터에 대해 직접 동작하도록 설정되기 때문에 적응성 연산 구조의 비-프로세서 특징이 또한 명백하다.
본 발명의 다른 장점은 당 분야의 통상의 지식을 가진 자에게 쉽게 드러난다. 이동 통신의 경우, 한개나 두개의 알고리즘 요소들에 대한 하드웨어 가속이 여러 채널(통상적으로 64개 이상)을 취급하는 인프라스트럭처 기지국에 한정되어 있다. 이러한 가속은 비용 측면에서 정당화될 수 있다. 왜냐하면, 다중 채널 상에서 실행되는 성능 향상 및 채널 당 전력 절감으로 인해, 성능 향상 및 전력 절감이 이루어지기 때문이다. 이러한 다중 채널 성능 및 전력 절감은 단일 동작 채널의 이동단말기에서의 기존의 하드웨어 가속으로는 실현될 수 없다. 이와는 대조적으로, 보 발명을 이용함으로서, 주어진 성능 증가 및 전력 절감 하에서, 비용 정당화가 역시 이루어질 수 있다. 왜냐하면, 동일한 집적 회로 면적이 다중 산술 작업을 가속시키도록 설정 및 재설정될 수 있어서, 다음 알고리즘 요소에 대한 새로운 하드웨어 가속기를 효과적으로 만들어낼 수 있기 때문이다.
발명의 또다른 장점 역시 당 분야에서 쉽게 알아낼 수 있다. 본 발명의 적응성 연산 엔진(100) 구조는 잠재적 단점을 최소화시키면서 프로세서, ASIC, FPGA의 다양한 장점들을 효과적/효율적으로 취합하고 최대화시킨다. 적응성 연산 엔진(100)은 프로세서의 프로그래밍 유연성, FPGA의 제작후 유연성, 그리고 ASIC의 고속 및 고활용 팩터를 포함한다. 적응성 연산 엔진(100)은 실시간으로 쉽게 재설정될 수 있고, 해당하는 다수의 동작 모드를 가질 수 있다. 추가적으로, 재설정식 가속의 특정 기능들을 선택함으로서, 적응성 연산 엔진(100)은 전력 소모를 최소화시키며, 휴대용 및 그 외 다른 배터리 내장형 장치에 적절하다.

Claims (74)

  1. - 제 1 연산 요소와 제 2 연산 요소를 포함하는 다수의 이종 연산 요소(heterogeneous computational elements)로서, 이때, 상기 제 1 연산 요소는 제 1 고정식 구조를, 상기 제 2 연산 요소는 제 2 고정식 구조를 가지며, 상기 제 1 고정식 구조가 상기 제 2 고정식 구조와 다른, 이러한 다수의 이종 연산 요소, 그리고
    - 다수의 이종 연산 요소에 연결된 상호연결 네트워크로서, 이때, 상기 상호연결 네트워크는 제 1 설정 정보에 따라 다수의 기능 모드 중 제 1 기능 모드에 대해 상기 다수의 이종 연산 요소를 설정하도록 동작하고, 상기 상호연결 네트워크는 제 2 설정 정보에 따라 다수의 기능 모드 중 제 2 기능 모드에 대해 상기 다수의 이종 연산 요소를 재설정하도록 또한 동작하며, 이때 상기 제 1 기능 모드가 상기 제 2 기능 모드와는 다른, 이러한 상호연결 네트워크
    를 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  2. 제 1 항에 있어서, 상기 제 1 고정식 구조와 상기 제 2 고정식 구조가 다수의 특정 구조로부터 선택되고, 이때, 상기 다수의 특정 구조는 메모리, 덧셈, 곱셈, 복소 곱셈, 뺄셈, 설정, 재설정, 제어, 입력, 출력, 그리고 필드 프로그램 기능에 대한 기능들을 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  3. 제 1 항에 있어서, 상기 다수의 기능 모드는 선형 알고리즘 연산, 비선형 알고리즘 연산, 한정 상태 머신 연산, 메모리 연산, 그리고 비트-레벨 조작을 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  4. 제 1 항에 있어서, 상기 제 1 고정식 구조와 상기 제 2 고정식 구조가 상기 적응성 연산 집적 회로의 전력 소모를 최소화시키도록 선택되는 것을 특징으로 하는 적응성 연산 집적 회로.
  5. 제 1 항에 있어서, 상기 상호연결 네트워크는 다수의 이종 연산 요소 사이에서 데이터 및 제어 정보를 재설정가능하게 이동(routing)시키는 것을 특징으로 하는 적응성 연산 집적 회로.
  6. 제 1 항에 있어서, 상기 제 1 설정 정보와 상기 제 2 설정 정보가 단일한 비트 스트림을 형성하도록 데이터와 혼합되는 것을 특징으로 하는 적응성 연산 집적 회로.
  7. 제 1 항에 있어서, 상기 적응성 연산 집적 회로는,
    - 상기 다수의 이종 연산 요소와 상호연결 네트워크에 연결되는 콘트롤러
    를 포함하고, 이때, 상기 콘트롤러는 제 1 기능 모드에 대해 다수의 이종 연산 요소들의 설정을 지시하고 시간편성하도록 동작하고, 제 2 기능 모드에 대해 다수의 이종 연산 요소들의 재설정을 지시 및 시간편성하도록 동작하는 것을 특징으로 하는 적응성 연산 집적 회로.
  8. 제 7 항에 있어서, 상기 콘트롤러는 다수의 이종 연산 요소의 설정 및 재설정을 해당 데이터와 함께 시간편성하도록 동작하는 것을 특징으로 하는 적응성 연산 집적 회로.
  9. 제 7 항에 있어서, 상기 콘트롤러는 다수의 설정 정보와 혼합된 데이터를 지닌 단일한 비트 스트림으로부터 제 1 설정 정보 및 제 2 설정 정보를 선택하도록 동작하는 것을 특징으로 하는 적응성 연산 집적 회로.
  10. 제 1 항에 있어서, 상기 적응성 연산 집적 회로는,
    - 상기 다수의 이종 연산 요소와 상기 상호연결 네트워크에 연결되는 메모리
    를 추가로 포함하고, 이때, 상기 메모리는 제 1 설정 정보 및 제 2 설정 정보를 저장하도록 동작하는 것을 특징으로 하는 적응성 연산 집적 회로.
  11. 제 1 항에 있어서, 다수의 이종 연산 요소들은 데이터 흐름 그래프(DFG)의 다수의 로직 기능을 구현하기 위해 다수의 설정 정보에 따라 상호연결 네트워크를 통해 설정 및 재설정될 수 있는 것을 특징으로 하는 적응성 연산 집적 회로.
  12. 제 1 항에 있어서, 상기 상호연결 네트워크는 데이터 흐름 그래프의 다수의 로직 결정을 실행하도록 추가적으로 설정될 수 있는 것을 특징으로 하는 적응성 연산 집적 회로.
  13. 제 1 항에 있어서, 다수의 이종 연산 요소들은 다수의 적응성 및 이종 연산 유닛을 형성하도록 설정될 수 있는 것을 특징으로 하는 적응성 연산 집적 회로.
  14. 제 13 항에 있어서, 다수의 이종 연산 유닛 중 각각의 연산 유닛들은,
    - 상기 다수의 이종 연산 요소에 연결되는 연산 유닛 콘트롤러로서, 다수의 설정 정보에 따라 다수의 제어 비트를 발생시키도록 동작하는 연산 유닛 콘트롤러,
    - 다수의 제어 비트에 따라, 입력 정보 수신에 대해 상호연결 네트워크로부터 입력 라인을 선택하도록 동작하는 다수의 입력 멀티플렉서, 그리고
    - 다수의 제어 비트에 따라, 출력 정보 전달에 대해 상호연결 네트워크로부터의 다수의 출력 라인을 선택하도록 동작하는 다수의 출력 디멀티플렉서
    를 추가로 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  15. 제 13 항에 있어서, 상기 다수의 연산 유닛은 다수의 재설정식 매트릭스를 형성하도록 설정될 수 있는 것을 특징으로 하는 적응성 연산 집적 회로.
  16. 제 1 항에 있어서, 상기 적응성 연산 집적 회로가 다수의 동작 모드를 지닌이동 단말기 내에서 실현되는 것을 특징으로 하는 적응성 연산 집적 회로.
  17. 제 16 항에 있어서, 이동 단말기의 상기 다수의 동작 모드는 이동 통신, PDA, 멀티미디어 수신, 이동 패킷-기반 통신, 그리고 페이저를 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  18. - 제 1 설정 정보에 따라, 다수의 기능 모드 중 제 1 기능 모드에 대해 다수의 이종 연산 요소(heterogeneous computation elements)들을 상호연결 네트워크를 통해 설정하고, 이때, 다수의 이종 연산 요소는 제 1 연산 요소와 제 2 연산 요소를 포함하며, 상기 제 1 연산 요소는 제 1 고정식 구조를, 상기 제 2 연산 요소는 제 2 고정식 구조를 가지고 있고, 상기 제 1 고정식 구조가 상기 제 2 고정식 구조와 다르며, 그리고
    - 제 2 설정 정보에 따라, 다수의 기능 모드 중 제 2 기능 모드에 대해 다수의 이종 연산 요소들을 상호연결 네트워크를 통해 재설정하며, 이때, 상기 제 1 기능 모드가 상기 제 2 기능 모드와 다른,
    이상의 단계를 포함하는 것을 특징으로 하는 적응성 연산 방법.
  19. 제 18 항에 있어서, 상기 제 1 고정식 구조와 상기 제 2 고정식 구조가, 메모리, 덧셈, 곱셈, 복소 곱셈, 뺄셈, 설정, 재설정, 제어, 입력, 출력, 그리고 필드 프로그램 기능에 대한 기능들을 포함하는 다수의 특정 구조들로부터 선택되는것을 특징으로 하는 적응성 연산 방법.
  20. 제 18 항에 있어서, 상기 다수의 기능 모드는 선형 알고리즘 연산, 비선형 알고리즘 연산, 한정 상태 머신 연산, 메모리 연산, 그리고 비트-레벨 조작을 포함하는 것을 특징으로 하는 적응성 연산 방법.
  21. 제 18 항에 있어서, 상기 제 1 고정식 구조와 상기 제 2 고정식 구조가 적응성 연산 집적 회로의 전력 소모를 최소화시키도록 선택되는 것을 특징으로 하는 적응성 연산 방법.
  22. 제 18 항에 있어서,
    - 상기 다수의 이종 연산 요소 사이에서 데이터 및 제어 정보를 상호연결 네트워크를 통해 재설정가능하도록 이동시키는
    단계를 추가로 포함하는 것을 특징으로 하는 적응성 연산 방법.
  23. 제 18 항에 있어서, 상기 제 1 설정 정보 및 상기 제 2 설정 정보가 단일한 비트 스트림을 형성하도록 데이터와 혼합되는 것을 특징으로 하는 적응성 연산 방법.
  24. 제 18 항에 있어서,
    - 제 1 기능 모드에 대해 다수의 이종 연산 요소의 설정을, 그리고 제 2 기능 모드에 대해 다수의 이종 연산 요소의 재설정을 지시 및 시간편성하는
    단계를 추가로 포함하는 것을 특징으로 하는 적응성 연산 방법.
  25. 제 18 항에 있어서,
    - 해당 데이터와 함께 다수의 이종 연산 요소의 설정 및 재설정을 시간편성하는
    단계를 추가로 포함하는 것을 특징으로 하는 적응성 연산 방법.
  26. 제 18 항에 있어서,
    - 다수의 설정 정보와 혼합된 데이터를 지닌 단일한 비트 스트림으로부터 제 1 설정 정보 및 제 2 설정 정보를 선택하는
    단계를 추가로 포함하는 것을 특징으로 하는 적응성 연산 방법.
  27. 제 18 항에 있어서,
    - 제 1 설정 정보 및 제 2 설정 정보를 메모리에 저장하는
    단계를 추가로 포함하는 것을 특징으로 하는 적응성 연산 방법.
  28. 제 18 항에 있어서, 상기 다수의 이종 연산 요소는 다수의 설정 정보에 따라, 데이터 흐름 그래프의 다수의 로직 기능을 구현하도록, 상호연결 네트워크를통해 설정 및 재설정될 수 있는 것을 특징으로 하는 적응성 연산 방법.
  29. 제 18 항에 있어서, 상기 상호연결 네트워크는 데이터 흐름 그래프의 다수의 로직 결정을 실행하도록 추가적으로 설정될 수 있는 것을 특징으로 하는 적응성 연산 방법.
  30. 제 18 항에 있어서,
    - 다수의 제어 비트를 발생시키며,
    - 다수의 제어 비트에 따라, 입력 정보 수신에 대해 상호연결 네트워크로부터 입력 라인을 선택하고, 그리고
    - 다수의 제어 비트에 따라, 출력 정보 전달을 위해 상호연결 네트워크로부터 출력 라인을 선택하는,
    이상의 단계를 추가로 포함하는 것을 특징으로 하는 적응성 연산 방법.
  31. 제 18 항에 있어서, 상기 적응성 연산 방법은 다수의 동작 모드를 지닌 이동식 단말기 내에서 동작될 수 있는 것을 특징으로 하는 적응성 연산 방법.
  32. 제 31 항에 있어서, 상기 이동식 단말기의 상기 다수의 동작 모드는 이동 통신, PDA, 멀티미디어 수신, 이동 패킷-기반 통신, 그리고 페이저를 포함하는 것을 특징으로 하는 적응성 연산 방법.
  33. - 다수의 이종 연산 유닛(heterogeneous computation units)을 포함하는 다수의 재설정식 매트릭스로서, 이때, 상기 다수의 이종 연산 유닛 중 각각의 이종 연산 유닛은 다수의 고정식 연산 요소들의, 다수의 설정 중, 선택된 설정으로부터 형성되고, 상기 다수의 고정식 연산 요소들은 제 1 구조의 제 1 연산 요소와 제 2 구조의 제 2 연산 요소를 포함하며, 상기 제 1 구조는 제 2 구조와 다른 것이며, 상기 다수의 이종 연산 유닛은 상호연결 네트워크에 연결되어 설정 정보에 따라 재설정될 수 있는, 이러한 다수의 재설정식 매트릭스, 그리고
    - 다수의 재설정식 매트릭스에 연결되는 매트릭스 상호연결 네트워크로서, 다수의 동작 모드에 대해 설정 정보에 따라 다수의 재설정식 매트릭스를 재설정시키도록 동작하는 상호연결 네트워크
    를 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  34. 제 33 항에 있어서, 다수의 이종 연산 유닛 중 각각의 연산 유닛들은 다수의 알고리즘 중 특정 알고리즘을 실행하도록 선택적으로 재설정되고 동작할 수 있는 것을 특징으로 하는 적응성 연산 집적 회로.
  35. 제 33 항에 있어서,
    - 다수의 재설정식 매트릭스에 연결되는 콘트롤러로서, 상기 재설정식 매트릭스와 상기 매트릭스 상호연결 네트워크에 설정 정보를 제공하도록 동작하는 콘트롤러
    를 추가로 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  36. 제 35 항에 있어서, 상기 콘트롤러는 혼합된 데이터 및 설정 정보의 단일한 입력 비트 스트림으로부터 설정 정보를 감지 및 선택하도록 추가적으로 동작하는 것을 특징으로 하는 적응성 연산 집적 회로.
  37. 제 35 항에 있어서, 상기 콘트롤러는 재설정식 매트릭스의 지정 설정으로 실현되는 것을 특징으로 하는 적응성 연산 집적 회로.
  38. 제 35 항에 있어서, 상기 콘트롤러는, 다수의 동작 모드에 대하여 다수의 고정식 연산 요소들의 설정을 지시 및 시간편성하도록 동작하는 것을 특징으로 하는 적응성 연산 집적 회로.
  39. 제 35 항에 있어서, 상기 콘트롤러는 해당 데이터와 함께 다수의 고정식 연산 요소의 설정 및 재설정을 시간편성하도록 추가적으로 동작하는 것을 특징으로 하는 적응성 연산 집적 회로.
  40. 제 35 항에 있어서,
    - 상기 콘트롤러와 상기 다수의 재설정식 매트릭스에 연결되는 메모리로서,설정 정보를 저장하도록 동작하는 메모리
    를 추가로 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  41. 제 40 항에 있어서, 상기 메모리가 재설정식 매트릭스의 지정 설정으로 실현되는 것을 특징으로 하는 적응성 연산 집적 회로.
  42. 제 33 항에 있어서, 상기 다수의 동작 모드는 제 1 동작 모드와 제 2 동작 모드를 포함하고, 이때, 상기 제 1 동작 모드가 제 2 동작 모드와 다른 것을 특징으로 하는 적응성 연산 집적 회로.
  43. 제 33 항에 있어서, 상기 제 1 구조와 상기 제 2 구조가 메모리, 덧셈, 곱셈, 복소 곱셈, 뺄셈, 설정, 재설정, 제어, 입력, 출력, 그리고 필드 프로그램 기능에 대한 기능들을 포함하는 다수의 특정 구조들로부터 선택되는 것을 특징으로 하는 적응성 연산 집적 회로.
  44. 제 33 항에 있어서, 상기 다수의 동작 모드는 선형 알고리즘 연산, 비선형 알고리즘 연산, 한정 상태 머신 연산, 메모리 연산, 그리고 비트-레벨 조작을 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  45. 제 33 항에 있어서, 상기 제 1 구조와 상기 제 2 구조가 적응성 연산 집적회로의 전력 소모를 최소화시키도록 선택되는 것을 특징으로 하는 적응성 연산 집적 회로.
  46. 제 33 항에 있어서, 상기 매트릭스 상호연결 네트워크의 상호연결 네트워크 부분은 상기 다수의 고정식 연산 요소 사이에서 데이터 및 제어 정보를 재설정가능하도록 이동시키는 것을 특징으로 하는 적응성 연산 집적 회로.
  47. 제 33 항에 있어서, 상기 설정 정보는 단일한 비트 스트림을 형성하도록 데이터와 혼합되는 것을 특징으로 하는 적응성 연산 집적 회로.
  48. - 제 1 연산 요소와 제 2 연산 요소를 포함하는 다수의 이종 연산 요소(heterogeneous computational elements)로서, 이때, 상기 제 1 연산 요소는 제 1 고정식 구조를, 상기 제 2 연산 요소는 제 2 고정식 구조를 가지며, 상기 제 1 고정식 구조가 상기 제 2 고정식 구조와 다른, 이러한 다수의 이종 연산 요소, 그리고
    - 다수의 이종 연산 요소에 연결된 상호연결 네트워크로서, 이때, 상기 상호연결 네트워크는 제 1 설정 정보에 따라 다수의 기능 모드 중 제 1 기능 모드에 대해 상기 다수의 이종 연산 요소를 설정하도록 동작하고, 상기 상호연결 네트워크는 제 2 설정 정보에 따라 다수의 기능 모드 중 제 2 기능 모드에 대해 상기 다수의 이종 연산 요소를 재설정하도록 또한 동작하며, 이때 상기 제 1 기능 모드가 상기제 2 기능 모드와는 다른, 이러한 상호연결 네트워크
    를 포함하며, 이때, 상기 다수의 이종 연산 요소의 제 1 서브세트는 콘트롤러 동작 모드용으로 설정되고, 상기 콘트롤러 동작 모드는
    - 다수의 이종 연산 요소들의 설정 및 재설정을 지시하고,
    - 다수의 설정 정보와 혼합된 데이터를 지닌 단일한 비트 스트림으로부터 제 1 설정 정보 및 제 2 설정 정보를 선택하며, 그리고
    - 해당 데이터와 함께 다수의 이종 연산 요소의 설정 및 재설정을 시간편성하는,
    이상의 기능들을 포함하며, 그리고
    다수의 이종 연산 요소들의 제 2 서브세트는 제 1 설정 정보 및 제 2 설정 정보를 저장하기 위한 메모리 동작 모드용으로 설정되는 것을 특징으로 하는 적응성 연산 집적 회로.
  49. 제 48 항에 있어서, 상기 제 1 고정식 구조와 상기 제 2 고정식 구조는 다수의 고정식 구조로부터 선택되고, 상기 다수의 고정식 구조는 메모리, 덧셈, 곱셈, 복소 곱셈, 뺄셈, 설정, 재설정, 제어, 입력, 출력, 그리고 필드 프로그램 기능에 대한 기능들을 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  50. 제 48 항에 있어서, 상기 다수의 기능 모드는 선형 알고리즘 연산, 비선형 알고리즘 여산, 한정 상태 머신 동작, 메모리 연산, 그리고 비트-레벨 조작을 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  51. 제 48 항에 있어서, 상기 적응성 연산 집적 회로는 다수의 동작 모드를 가지는 이동식 단말기 내에서 실현되는 것을 특징으로 하는 적응성 연산 집적 회로.
  52. 제 51 항에 있어서, 상기 이동식 단말기의 다수의 동작 모드는 이동 통신, PDA, 멀티미디어 수신, 이동 패킷-기반 통신, 그리고 페이저를 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  53. - 제 1 연산 요소와 제 2 연산 요소를 포함하는 다수의 이종 연산 요소(heterogeneous computational elements)로서, 이때, 상기 제 1 연산 요소는 다수의 고정식 구조 중 제 1 고정식 구조를, 상기 제 2 연산 요소는 제 2 고정식 구조를 가지고 있고, 상기 제 1 고정식 구조가 상기 제 2 고정식 구조와 다르며, 또한, 다수의 고정식 구조는 메모리, 덧셈, 곱셈, 복소 곱셈, 뺄셈, 설정, 재설정, 제어, 입력, 출력, 그리고 필드 프로그램 기능에 대한 기능들을 포함하는, 이러한 다수의 이종 연산 요소, 그리고
    - 다수의 이종 연산 요소에 연결된 상호연결 네트워크로서, 이때, 상기 상호연결 네트워크는 제 1 설정 정보에 따라 다수의 기능 모드 중 제 1 기능 모드에 대해 상기 다수의 이종 연산 요소를 설정하도록 동작하고, 상기 상호연결 네트워크는 제 2 설정 정보에 따라 다수의 기능 모드 중 제 2 기능 모드에 대해 상기 다수의이종 연산 요소를 재설정하도록 또한 동작하며, 이때 상기 제 1 기능 모드가 상기 제 2 기능 모드와는 다른, 이러한 상호연결 네트워크
    를 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  54. 제 53 항에 있어서, 상기 다수의 기능 모드는 선형 알고리즘 연산, 비선형 알고리즘 연산, 한정 상태 머신 연산, 메모리 연산, 그리고 비트-레벨 조작을 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  55. 제 53 항에 있어서, 상기 다수의 고정식 구조는 적응성 연산 집적 회로의 전력 소모를 최소화시키도록 선택되는 것을 특징으로 하는 적응성 연산 집적 회로.
  56. 제 53 항에 있어서, 상기 상호연결 네트워크는 다수의 이종 연산 요소들 사이에서 데이터 및 제어 정보를 재설정가능한 방식으로 이동시키는 것을 특징으로 하는 적응성 연산 집적 회로.
  57. 제 53 항에 있어서, 상기 제 1 설정 정보와 상기 제 2 설정 정보가 단일한 비트 스트림을 형성하도록 데이터와 혼합되는 것을 특징으로 하는 적응성 연산 집적 회로.
  58. 제 53 항에 있어서,
    - 다수의 이종 연산 요소에 연결되는 콘트롤러로서, 제 1 기능 모드에 대해 다수의 이종 연산 요소의 설정을, 그리고 제 2 기능 모드에 대해 다수의 이종 연산 요소의 재설정을 지시 및 시간편성하도록 동작하는 콘트롤러
    를 추가로 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  59. 제 58 항에 있어서, 상기 콘트롤러는 해당 데이터와 함께 다수의 이종 연산 요소의 설정 및 재설정을 시간편성하도록 추가적으로 동작하는 것을 특징으로 하는 적응성 연산 집적 회로.
  60. 제 59 항에 있어서, 상기 콘트롤러는 다수의 설정 정보와 혼합된 데이터를 지닌 단일한 비트 스트림으로부터 제 1 설정 정보 및 제 2 설정 정보를 선택하도록 추가적으로 동작하는 것을 특징으로 하는 적응성 연산 집적 회로.
  61. 제 53 항에 있어서,
    - 상기 다수의 이종 연산 요소와 상기 상호연결 네트워크에 연결되는 메모리로서, 제 1 설정 정보 및 제 2 설정 정보를 저장하도록 동작하는 메모리
    를 추가로 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  62. 제 53 항에 있어서, 상기 적응성 연산 집적 회로는 다수의 동작 모드를 가지는 이동식 단말기 내에서 실현되는 것을 특징으로 하는 적응성 연산 집적 회로.
  63. 제 62 항에 있어서, 상기 이동식 단말기의 상기 다수의 동작 모드는 이동통신, PDA, 멀티미디어 수신, 이동 패킷-기반 통신, 그리고 페이저를 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  64. - 제 1 연산 요소와 제 2 연산 요소를 포함하는 다수의 이종 연산 요소(heterogeneous computational elements)로서, 이때, 상기 제 1 연산 요소는 제 1 고정식 구조를, 상기 제 2 연산 요소는 제 2 고정식 구조를 가지며, 상기 제 1 고정식 구조가 상기 제 2 고정식 구조와 다른, 이러한 다수의 이종 연산 요소, 그리고
    - 다수의 이종 연산 요소에 연결된 상호연결 네트워크로서, 이때, 상기 상호연결 네트워크는 제 1 설정 정보에 따라 다수의 기능 모드 중 제 1 기능 모드에 대해 상기 다수의 이종 연산 요소를 설정하도록 동작하고, 상기 상호연결 네트워크는 제 2 설정 정보에 따라 다수의 기능 모드 중 제 2 기능 모드에 대해 상기 다수의 이종 연산 요소를 재설정하도록 또한 동작하며, 이때 상기 제 1 기능 모드가 상기 제 2 기능 모드와는 다르며, 또한, 상기 다수의 기능 모드는 선형 알고리즘 연산, 비선형 알고리즘 연산, 한정 상태 머신 연산, 메모리 연산, 그리고 비트-레벨 조작을 포함하는, 이러한 상호연결 네트워크
    를 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  65. 제 64 항에 있어서, 상기 제 1 고정식 구조 및 상기 제 2 고정식 구조가 메모리, 덧셈, 곱셈, 복소 곱셈, 뺄셈, 설정, 재설정, 제어, 입력, 출력, 그리고 필드 프로그램 기능에 대한 기능들을 포함하는 다수의 특정 구조들로부터 선택되는 것을 특징으로 하는 적응성 연산 집적 회로.
  66. 제 64 항에 있어서, 상기 제 1 고정식 구조와 상기 제 2 고정식 구조가 적응성 연산 집적 회로의 전력 소모를 최소화시키도록 선택되는 것을 특징으로 하는 적응성 연산 집적 회로.
  67. 제 64 항에 있어서, 상기 상호연결 네트워크는 다수의 이종 연산 요소들 사이에서 데이터 및 제어 정보를 재설정가능한 방식으로 이동시키는 것을 특징으로 하는 적응성 연산 집적 회로.
  68. 제 64 항에 있어서, 상기 제 1 설정 정보 및 상기 제 2 설정 정보가 단일한 비트 스트림을 형성하도록 데이터와 혼합되는 것을 특징으로 하는 적응성 연산 집적 회로.
  69. 제 64 항에 있어서,
    - 다수의 이종 연산 요소 및 상호연결 네트워크에 연결되는 콘트롤러로서, 제 1 기능 모드에 대해 다수의 이종 연산 요소들의 설정을, 그리고 제 2 기능 모드에 대해 다수의 이종 연산 요소들의 재설정을 지시 및 시간편성하도록 동작하는 콘트롤러
    를 추가로 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  70. 제 69 항에 있어서, 상기 콘트롤러는 해당 데이터와 함께 다수의 이종 연산 요소의 설정 및 재설정을 시간편성하도록 동작하는 것을 특징으로 하는 적응성 연산 집적 회로.
  71. 제 69 항에 있어서, 상기 콘트롤러는 다수의 설정 정보와 혼합된 데이터를 지닌 단일한 비트 스트림으로부터 제 1 설정 정보 및 제 2 설정 정보를 선택하도록 동작하는 것을 특징으로 하는 적응성 연산 집적 회로.
  72. 제 64 항에 있어서,
    - 상기 다수의 이종 연산 요소와 상기 상호연결 네트워크에 연결되는 메모리로서, 제 1 설정 정보 및 제 2 설정 정보를 저장하도록 동작하는 메모리
    를 추가로 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
  73. 제 64 항에 있어서, 상기 적응성 연산 집적 회로가 다수의 동작 모드를 가진 이동식 단말기 내에서 실현되는 것을 특징으로 하는 적응성 연산 집적 회로.
  74. 제 73 항에 있어서, 이동식 단말기의 상기 다수의 동작 모드는 이동 통신, PDA, 멀티미디어 수신, 이동 패킷-기반 통신, 그리고 페이저를 포함하는 것을 특징으로 하는 적응성 연산 집적 회로.
KR1020037012311A 2001-03-22 2002-03-11 적응성 연산 집적 회로 및 적응성 연산 방법 KR100910777B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/815,122 US6836839B2 (en) 2001-03-22 2001-03-22 Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US09/815,122 2001-03-22
PCT/US2002/007101 WO2002077849A2 (en) 2001-03-22 2002-03-11 Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements

Publications (2)

Publication Number Publication Date
KR20030096283A true KR20030096283A (ko) 2003-12-24
KR100910777B1 KR100910777B1 (ko) 2009-08-04

Family

ID=25216933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037012311A KR100910777B1 (ko) 2001-03-22 2002-03-11 적응성 연산 집적 회로 및 적응성 연산 방법

Country Status (9)

Country Link
US (6) US6836839B2 (ko)
EP (2) EP2117123A3 (ko)
JP (1) JP4238033B2 (ko)
KR (1) KR100910777B1 (ko)
AT (1) ATE438227T1 (ko)
AU (1) AU2002247295A1 (ko)
DE (1) DE60233144D1 (ko)
TW (1) TW578098B (ko)
WO (1) WO2002077849A2 (ko)

Families Citing this family (194)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
DE19651075A1 (de) 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
DE19654595A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
EP1329816B1 (de) 1996-12-27 2011-06-22 Richter, Thomas Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.)
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
US9092595B2 (en) * 1997-10-08 2015-07-28 Pact Xpp Technologies Ag Multiprocessor having associated RAM units
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US8230411B1 (en) 1999-06-10 2012-07-24 Martin Vorbach Method for interleaving a program over a plurality of cells
US7296163B2 (en) * 2000-02-08 2007-11-13 The Trustees Of Dartmouth College System and methods for encrypted execution of computer programs
JP2004506261A (ja) 2000-06-13 2004-02-26 ペーアーツェーテー　イクスペーペー　テクノロジーズ　アクチエンゲゼルシャフト パイプラインｃｔプロトコルおよびｃｔ通信
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US7210129B2 (en) * 2001-08-16 2007-04-24 Pact Xpp Technologies Ag Method for translating programs for reconfigurable architectures
US7653710B2 (en) 2002-06-25 2010-01-26 Qst Holdings, Llc. Hardware task manager
US7624204B2 (en) * 2001-03-22 2009-11-24 Nvidia Corporation Input/output controller node in an adaptable computing environment
US20040133745A1 (en) * 2002-10-28 2004-07-08 Quicksilver Technology, Inc. Adaptable datapath for a digital processing system
US8843928B2 (en) 2010-01-21 2014-09-23 Qst Holdings, Llc Method and apparatus for a general-purpose, multiple-core system for implementing stream-based computations
US7962716B2 (en) * 2001-03-22 2011-06-14 Qst Holdings, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7433909B2 (en) 2002-06-25 2008-10-07 Nvidia Corporation Processing architecture for a reconfigurable arithmetic node
US6836839B2 (en) 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7752419B1 (en) * 2001-03-22 2010-07-06 Qst Holdings, Llc Method and system for managing hardware resources to implement system functions using an adaptive computing architecture
US6577678B2 (en) 2001-05-08 2003-06-10 Quicksilver Technology Method and system for reconfigurable channel coding
US7657877B2 (en) 2001-06-20 2010-02-02 Pact Xpp Technologies Ag Method for processing data
DK1284587T3 (da) * 2001-08-15 2011-10-31 Sound Design Technologies Ltd Rekonfigurerbar lavenergi-høreindretning
US7996827B2 (en) * 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US7434191B2 (en) 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US20030055861A1 (en) * 2001-09-18 2003-03-20 Lai Gary N. Multipler unit in reconfigurable chip
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US7046635B2 (en) 2001-11-28 2006-05-16 Quicksilver Technology, Inc. System for authorizing functionality in adaptable hardware devices
US6986021B2 (en) 2001-11-30 2006-01-10 Quick Silver Technology, Inc. Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements
US8412915B2 (en) 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US7215701B2 (en) 2001-12-12 2007-05-08 Sharad Sambhwani Low I/O bandwidth method and system for implementing detection and identification of scrambling codes
US7403981B2 (en) * 2002-01-04 2008-07-22 Quicksilver Technology, Inc. Apparatus and method for adaptive multimedia reception and transmission in communication environments
US7058906B2 (en) * 2002-01-10 2006-06-06 Lsi Logic Corporation Architecture for a sea of platforms
US6920545B2 (en) * 2002-01-17 2005-07-19 Raytheon Company Reconfigurable processor with alternately interconnected arithmetic and memory nodes of crossbar switched cluster
US8281108B2 (en) 2002-01-19 2012-10-02 Martin Vorbach Reconfigurable general purpose processor having time restricted configurations
EP1514193B1 (de) 2002-02-18 2008-07-23 PACT XPP Technologies AG Bussysteme und rekonfigurationsverfahren
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US7142011B1 (en) 2002-04-24 2006-11-28 Altera Corporation Programmable logic device with routing channels
US6781408B1 (en) 2002-04-24 2004-08-24 Altera Corporation Programmable logic device with routing channels
US7328414B1 (en) 2003-05-13 2008-02-05 Qst Holdings, Llc Method and system for creating and programming an adaptive computing engine
US7660984B1 (en) 2003-05-13 2010-02-09 Quicksilver Technology Method and system for achieving individualized protected space in an operating system
US7620678B1 (en) * 2002-06-12 2009-11-17 Nvidia Corporation Method and system for reducing the time-to-market concerns for embedded system design
US7461234B2 (en) * 2002-07-01 2008-12-02 Panasonic Corporation Loosely-biased heterogeneous reconfigurable arrays
US7471643B2 (en) * 2002-07-01 2008-12-30 Panasonic Corporation Loosely-biased heterogeneous reconfigurable arrays
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
AU2003286131A1 (en) 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
US8108656B2 (en) 2002-08-29 2012-01-31 Qst Holdings, Llc Task definition for specifying resource requirements
US7394284B2 (en) 2002-09-06 2008-07-01 Pact Xpp Technologies Ag Reconfigurable sequencer structure
US7082451B2 (en) * 2002-09-09 2006-07-25 Freescale Semiconductor, Inc. Reconfigurable vector-FFT/IFFT, vector-multiplier/divider
US7502915B2 (en) * 2002-09-30 2009-03-10 Nvidia Corporation System and method using embedded microprocessor as a node in an adaptable computing machine
US7571303B2 (en) * 2002-10-16 2009-08-04 Akya (Holdings) Limited Reconfigurable integrated circuit
GB0224023D0 (en) * 2002-10-16 2002-11-27 Roysmith Graeme Reconfigurable integrated circuit
US7353243B2 (en) * 2002-10-22 2008-04-01 Nvidia Corporation Reconfigurable filter node for an adaptive computing machine
US7937591B1 (en) 2002-10-25 2011-05-03 Qst Holdings, Llc Method and system for providing a device which can be adapted on an ongoing basis
US7478031B2 (en) * 2002-11-07 2009-01-13 Qst Holdings, Llc Method, system and program for developing and scheduling adaptive integrated circuity and corresponding control or configuration information
US8276135B2 (en) 2002-11-07 2012-09-25 Qst Holdings Llc Profiling of software and circuit designs utilizing data operation analyses
US7225301B2 (en) 2002-11-22 2007-05-29 Quicksilver Technologies External memory controller node
JP4542308B2 (ja) * 2002-12-16 2010-09-15 株式会社ソニー・コンピュータエンタテインメント 信号処理用デバイス及び情報処理機器
FR2850766B1 (fr) * 2003-01-31 2006-03-03 St Microelectronics Sa Circuit electronique configurable, en particulier dedie au calcul arithmetique
US7873811B1 (en) * 2003-03-10 2011-01-18 The United States Of America As Represented By The United States Department Of Energy Polymorphous computing fabric
US20070186076A1 (en) * 2003-06-18 2007-08-09 Jones Anthony M Data pipeline transport system
KR20060063800A (ko) 2003-06-18 2006-06-12 앰브릭, 인크. 집적 회로 개발 시스템
WO2005001689A1 (ja) * 2003-06-25 2005-01-06 Nec Corporation 電子計算機、半導体集積回路、制御方法、プログラムの生成方法、及びプログラム
US8296764B2 (en) * 2003-08-14 2012-10-23 Nvidia Corporation Internal synchronization control for adaptive integrated circuitry
US7353516B2 (en) * 2003-08-14 2008-04-01 Nvidia Corporation Data flow control for adaptive integrated circuitry
US7200837B2 (en) * 2003-08-21 2007-04-03 Qst Holdings, Llc System, method and software for static and dynamic programming and configuration of an adaptive computing architecture
JP4700611B2 (ja) 2003-08-28 2011-06-15 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト データ処理装置およびデータ処理方法
JP3887622B2 (ja) * 2003-10-17 2007-02-28 松下電器産業株式会社 データ処理装置
US7882165B2 (en) * 2003-12-29 2011-02-01 Xilinx, Inc. Digital signal processing element having an arithmetic logic unit
US7853634B2 (en) 2003-12-29 2010-12-14 Xilinx, Inc. Digital signal processing circuit having a SIMD circuit
US7480690B2 (en) * 2003-12-29 2009-01-20 Xilinx, Inc. Arithmetic circuit with multiplexed addend inputs
US7849119B2 (en) 2003-12-29 2010-12-07 Xilinx, Inc. Digital signal processing circuit having a pattern detector circuit
US7853636B2 (en) 2003-12-29 2010-12-14 Xilinx, Inc. Digital signal processing circuit having a pattern detector circuit for convergent rounding
US7567997B2 (en) * 2003-12-29 2009-07-28 Xilinx, Inc. Applications of cascading DSP slices
US7860915B2 (en) * 2003-12-29 2010-12-28 Xilinx, Inc. Digital signal processing circuit having a pattern circuit for determining termination conditions
US7840630B2 (en) * 2003-12-29 2010-11-23 Xilinx, Inc. Arithmetic logic unit circuit
US7865542B2 (en) * 2003-12-29 2011-01-04 Xilinx, Inc. Digital signal processing block having a wide multiplexer
US8495122B2 (en) * 2003-12-29 2013-07-23 Xilinx, Inc. Programmable device with dynamic DSP architecture
US7467175B2 (en) * 2003-12-29 2008-12-16 Xilinx, Inc. Programmable logic device with pipelined DSP slices
US7844653B2 (en) 2003-12-29 2010-11-30 Xilinx, Inc. Digital signal processing circuit having a pre-adder circuit
US7840627B2 (en) 2003-12-29 2010-11-23 Xilinx, Inc. Digital signal processing circuit having input register blocks
US7853632B2 (en) 2003-12-29 2010-12-14 Xilinx, Inc. Architectural floorplan for a digital signal processing circuit
US7870182B2 (en) 2003-12-29 2011-01-11 Xilinx Inc. Digital signal processing circuit having an adder circuit with carry-outs
US7472155B2 (en) * 2003-12-29 2008-12-30 Xilinx, Inc. Programmable logic device with cascading DSP slices
US7138820B2 (en) * 2004-04-30 2006-11-21 Xilinx, Inc. System monitor in a programmable logic device
US7599299B2 (en) * 2004-04-30 2009-10-06 Xilinx, Inc. Dynamic reconfiguration of a system monitor (DRPORT)
US7109750B2 (en) * 2004-04-30 2006-09-19 Xilinx, Inc. Reconfiguration port for dynamic reconfiguration-controller
US7218137B2 (en) * 2004-04-30 2007-05-15 Xilinx, Inc. Reconfiguration port for dynamic reconfiguration
US7102555B2 (en) * 2004-04-30 2006-09-05 Xilinx, Inc. Boundary-scan circuit used for analog and digital testing of an integrated circuit
US7126372B2 (en) * 2004-04-30 2006-10-24 Xilinx, Inc. Reconfiguration port for dynamic reconfiguration—sub-frame access for reconfiguration
US7233532B2 (en) * 2004-04-30 2007-06-19 Xilinx, Inc. Reconfiguration port for dynamic reconfiguration-system monitor interface
US7761863B2 (en) 2004-06-08 2010-07-20 Covia Labs, Inc. Method system and data structure for content renditioning adaptation and interoperability segmentation model
CN101023417A (zh) * 2004-06-08 2007-08-22 罗切斯特大学 对集群处理器中的通信并行性折衷的动态管理
JP4541054B2 (ja) * 2004-07-09 2010-09-08 株式会社リコー レンズ鏡胴及び撮影装置
US20060156316A1 (en) * 2004-12-18 2006-07-13 Gray Area Technologies System and method for application specific array processing
US7502644B2 (en) * 2005-01-25 2009-03-10 Pacesetter, Inc. System and method for distinguishing among cardiac ischemia, hypoglycemia and hyperglycemia using an implantable medical device
US7415595B2 (en) 2005-05-24 2008-08-19 Coresonic Ab Data processing without processor core intervention by chain of accelerators selectively coupled by programmable interconnect network and to memory
US20070198815A1 (en) * 2005-08-11 2007-08-23 Coresonic Ab Programmable digital signal processor having a clustered SIMD microarchitecture including a complex short multiplier and an independent vector load unit
US7613902B1 (en) * 2005-09-22 2009-11-03 Lockheed Martin Corporation Device and method for enabling efficient and flexible reconfigurable computing
US8620980B1 (en) 2005-09-27 2013-12-31 Altera Corporation Programmable device with specialized multiplier blocks
EP1974265A1 (de) 2006-01-18 2008-10-01 PACT XPP Technologies AG Hardwaredefinitionsverfahren
US8301681B1 (en) 2006-02-09 2012-10-30 Altera Corporation Specialized processing block for programmable logic device
US8266198B2 (en) 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US8041759B1 (en) 2006-02-09 2011-10-18 Altera Corporation Specialized processing block for programmable logic device
US8266199B2 (en) 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US7836117B1 (en) 2006-04-07 2010-11-16 Altera Corporation Specialized processing block for programmable logic device
US7822799B1 (en) 2006-06-26 2010-10-26 Altera Corporation Adder-rounder circuitry for specialized processing block in programmable logic device
US7693257B2 (en) * 2006-06-29 2010-04-06 Accuray Incorporated Treatment delivery optimization
US7739647B2 (en) * 2006-09-12 2010-06-15 Infosys Technologies Ltd. Methods and system for configurable domain specific abstract core
US8386550B1 (en) 2006-09-20 2013-02-26 Altera Corporation Method for configuring a finite impulse response filter in a programmable logic device
US7930336B2 (en) 2006-12-05 2011-04-19 Altera Corporation Large multiplier for programmable logic device
US8386553B1 (en) 2006-12-05 2013-02-26 Altera Corporation Large multiplier for programmable logic device
US7814137B1 (en) 2007-01-09 2010-10-12 Altera Corporation Combined interpolation and decimation filter for programmable logic device
TWI463321B (zh) 2007-01-10 2014-12-01 Mobile Semiconductor Corp 用於改善外部計算裝置效能的調適性記憶體系統
US7865541B1 (en) 2007-01-22 2011-01-04 Altera Corporation Configuring floating point operations in a programmable logic device
JP5079342B2 (ja) 2007-01-22 2012-11-21 ルネサスエレクトロニクス株式会社 マルチプロセッサ装置
US8650231B1 (en) 2007-01-22 2014-02-11 Altera Corporation Configuring floating point operations in a programmable device
KR100854973B1 (ko) * 2007-02-13 2008-08-28 삼성전자주식회사 버스 매트릭스를 포함하는 시스템
US8645450B1 (en) 2007-03-02 2014-02-04 Altera Corporation Multiplier-accumulator circuitry and methods
US7949699B1 (en) 2007-08-30 2011-05-24 Altera Corporation Implementation of decimation filter in integrated circuit device using ram-based data storage
GB2456879B (en) * 2008-02-01 2012-02-29 Chipidea Microelectronica Sa Configurable integrated circuit and applications thereof
US8959137B1 (en) 2008-02-20 2015-02-17 Altera Corporation Implementing large multipliers in a programmable integrated circuit device
US8244789B1 (en) 2008-03-14 2012-08-14 Altera Corporation Normalization of floating point operations in a programmable integrated circuit device
US8626815B1 (en) 2008-07-14 2014-01-07 Altera Corporation Configuring a programmable integrated circuit device to perform matrix multiplication
US8255448B1 (en) 2008-10-02 2012-08-28 Altera Corporation Implementing division in a programmable integrated circuit device
US8307023B1 (en) 2008-10-10 2012-11-06 Altera Corporation DSP block for implementing large multiplier on a programmable integrated circuit device
US8543635B2 (en) 2009-01-27 2013-09-24 Xilinx, Inc. Digital signal processing block with preadder stage
US8479133B2 (en) 2009-01-27 2013-07-02 Xilinx, Inc. Method of and circuit for implementing a filter in an integrated circuit
US8468192B1 (en) 2009-03-03 2013-06-18 Altera Corporation Implementing multipliers in a programmable integrated circuit device
US8805916B2 (en) 2009-03-03 2014-08-12 Altera Corporation Digital signal processing circuitry with redundancy and bidirectional data paths
US8549055B2 (en) 2009-03-03 2013-10-01 Altera Corporation Modular digital signal processing circuitry with optionally usable, dedicated connections between modules of the circuitry
US8886696B1 (en) 2009-03-03 2014-11-11 Altera Corporation Digital signal processing circuitry with redundancy and ability to support larger multipliers
US8706790B1 (en) 2009-03-03 2014-04-22 Altera Corporation Implementing mixed-precision floating-point operations in a programmable integrated circuit device
US8645449B1 (en) 2009-03-03 2014-02-04 Altera Corporation Combined floating point adder and subtractor
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8261158B2 (en) 2009-03-13 2012-09-04 Fusion-Io, Inc. Apparatus, system, and method for using multi-level cell solid-state storage as single level cell solid-state storage
US8650236B1 (en) 2009-08-04 2014-02-11 Altera Corporation High-rate interpolation or decimation filter in integrated circuit device
US8412756B1 (en) 2009-09-11 2013-04-02 Altera Corporation Multi-operand floating point operations in a programmable integrated circuit device
US8396914B1 (en) 2009-09-11 2013-03-12 Altera Corporation Matrix decomposition in an integrated circuit device
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
WO2011094454A2 (en) * 2010-01-27 2011-08-04 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media
US8380915B2 (en) 2010-01-27 2013-02-19 Fusion-Io, Inc. Apparatus, system, and method for managing solid-state storage media
US8539016B1 (en) 2010-02-09 2013-09-17 Altera Corporation QR decomposition in an integrated circuit device
US7948267B1 (en) 2010-02-09 2011-05-24 Altera Corporation Efficient rounding circuits and methods in configurable integrated circuit devices
US8601044B2 (en) 2010-03-02 2013-12-03 Altera Corporation Discrete Fourier Transform in an integrated circuit device
US8458243B1 (en) 2010-03-03 2013-06-04 Altera Corporation Digital signal processing circuit blocks with support for systolic finite-impulse-response digital filtering
US8484265B1 (en) 2010-03-04 2013-07-09 Altera Corporation Angular range reduction in an integrated circuit device
US8510354B1 (en) 2010-03-12 2013-08-13 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
US8539014B2 (en) 2010-03-25 2013-09-17 Altera Corporation Solving linear matrices in an integrated circuit device
US8862650B2 (en) 2010-06-25 2014-10-14 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8589463B2 (en) 2010-06-25 2013-11-19 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8577951B1 (en) 2010-08-19 2013-11-05 Altera Corporation Matrix operations in an integrated circuit device
US8645451B2 (en) 2011-03-10 2014-02-04 Altera Corporation Double-clocked specialized processing block in an integrated circuit device
US9600278B1 (en) 2011-05-09 2017-03-21 Altera Corporation Programmable device using fixed and configurable logic to implement recursive trees
US8812576B1 (en) 2011-09-12 2014-08-19 Altera Corporation QR decomposition in an integrated circuit device
US8949298B1 (en) 2011-09-16 2015-02-03 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US9053045B1 (en) 2011-09-16 2015-06-09 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US8762443B1 (en) 2011-11-15 2014-06-24 Altera Corporation Matrix operations in an integrated circuit device
KR101912427B1 (ko) * 2011-12-12 2018-10-29 삼성전자주식회사 재구성가능 프로세서 및 재구성가능 프로세서의 미니 코어
US8929376B2 (en) * 2012-02-17 2015-01-06 Netronome Systems, Incorporated Flow control using a local event ring in an island-based network flow processor
US8543634B1 (en) 2012-03-30 2013-09-24 Altera Corporation Specialized processing block for programmable integrated circuit device
TWI538000B (zh) * 2012-05-10 2016-06-11 杜比實驗室特許公司 多階段過濾器，音頻編碼器，音頻解碼器，施行多階段過濾的方法，用以編碼音頻資料的方法，用以將編碼音頻資料解碼的方法，及用以處理編碼位元流的方法和裝置
US9098332B1 (en) 2012-06-01 2015-08-04 Altera Corporation Specialized processing block with fixed- and floating-point structures
US9891922B2 (en) * 2012-06-15 2018-02-13 International Business Machines Corporation Selectively blocking branch prediction for a predetermined number of instructions
US8804415B2 (en) 2012-06-19 2014-08-12 Fusion-Io, Inc. Adaptive voltage range management in non-volatile memory
US8996600B1 (en) 2012-08-03 2015-03-31 Altera Corporation Specialized processing block for implementing floating-point multiplier with subnormal operation support
CN103631759B (zh) * 2012-08-22 2018-02-13 中兴通讯股份有限公司 一种实现快速傅立叶变换/离散傅立叶变换的装置及方法
US9207909B1 (en) 2012-11-26 2015-12-08 Altera Corporation Polynomial calculations optimized for programmable integrated circuit device structures
US9189200B1 (en) 2013-03-14 2015-11-17 Altera Corporation Multiple-precision processing block in a programmable integrated circuit device
US9135203B2 (en) 2013-05-01 2015-09-15 Jonathan Glickman Computer system and a computer device
US9235395B2 (en) * 2013-05-30 2016-01-12 National Instruments Corporation Graphical development and deployment of parallel floating-point math functionality on a system with heterogeneous hardware components
US9348795B1 (en) 2013-07-03 2016-05-24 Altera Corporation Programmable device using fixed and configurable logic to implement floating-point rounding
WO2015056036A1 (en) * 2013-10-14 2015-04-23 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi Adaptive soft video switch for field programmable gate arrays
US9379687B1 (en) 2014-01-14 2016-06-28 Altera Corporation Pipelined systolic finite impulse response filter
US9660624B1 (en) 2014-03-21 2017-05-23 Altera Corporation Methods and apparatus for implementing feedback loops
US9652213B2 (en) * 2014-10-23 2017-05-16 National Instruments Corporation Global optimization and verification of cyber-physical systems using floating point math functionality on a system with heterogeneous hardware components
US9684488B2 (en) 2015-03-26 2017-06-20 Altera Corporation Combined adder and pre-adder for high-radix multiplier circuit
CN106547274B (zh) * 2015-09-16 2019-11-15 中国航空工业第六一八研究所 一种基于场景矩阵的状态机测试方法
CN106210871B (zh) * 2016-07-14 2019-04-30 四川长虹电器股份有限公司 用于智能电视的网络切换系统及方法
US10942706B2 (en) 2017-05-05 2021-03-09 Intel Corporation Implementation of floating-point trigonometric functions in an integrated circuit device
WO2019126030A1 (en) 2017-12-18 2019-06-27 Mythic, Inc. Systems and methods for mapping matrix calculations to a matrix multiply accelerator
US10977001B2 (en) * 2018-02-05 2021-04-13 Mediatek Inc. Asymmetric quantization of multiple-and-accumulate operations in deep learning processing
JP2019164713A (ja) 2018-03-20 2019-09-26 東芝メモリ株式会社 ストレージシステム及びデータ転送方法
CN109388768A (zh) * 2018-08-31 2019-02-26 中国科学院计算技术研究所 一种基于附加分支处理服务的采集方法和系统
US11169822B2 (en) 2019-02-14 2021-11-09 Xilinx, Inc. Configuring programmable logic region via programmable network
US11494331B2 (en) 2019-09-10 2022-11-08 Cornami, Inc. Reconfigurable processor circuit architecture
US11188684B2 (en) * 2019-11-15 2021-11-30 Xilinx, Inc. Software defined subsystem creation for heterogeneous integrated circuits
CN113158599B (zh) * 2021-04-14 2023-07-18 广州放芯科技有限公司 基于量子信息学的芯片和芯片化eda装置

Family Cites Families (569)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3409175A (en) 1966-11-10 1968-11-05 Thomas M. Byrne Liquid dispensing device
US3666143A (en) 1970-06-22 1972-05-30 Murray Weston Automatic fluid dispensing apparatus with manual override
US3665171A (en) 1970-12-14 1972-05-23 Bell Telephone Labor Inc Nonrecursive digital filter apparatus employing delayedadd configuration
USRE30301E (en) 1972-03-10 1980-06-10 The Cornelius Company Beverage mixing and dispensing apparatus
US3960298A (en) 1972-10-25 1976-06-01 The Cornelius Company Container assembly for use with a separator dispenser
US6556044B2 (en) 2001-09-18 2003-04-29 Altera Corporation Programmable logic device including multipliers and configurations thereof to reduce resource utilization
US3995441A (en) 1973-08-20 1976-12-07 The Cornelius Company Beverage dispensing system
US3991911A (en) 1973-09-07 1976-11-16 American Beverage Control Automatic drink dispensing apparatus having programming means
US3949903A (en) 1973-11-07 1976-04-13 General Motors Corporation Water and beverage concentrate dispenser
US3938639A (en) 1973-11-28 1976-02-17 The Cornelius Company Portable dispenser for mixed beverages
US3967062A (en) 1975-03-05 1976-06-29 Ncr Corporation Method and apparatus for encoding data and clock information in a self-clocking data stream
US4076145A (en) 1976-08-09 1978-02-28 The Cornelius Company Method and apparatus for dispensing a beverage
US4143793A (en) 1977-06-13 1979-03-13 The Cornelius Company Apparatus and method for dispensing a carbonated beverage
US4377246A (en) 1977-06-13 1983-03-22 The Cornelius Company Apparatus for dispensing a carbonated beverage
US4252253A (en) 1978-02-21 1981-02-24 Mcneil Corporation Drink dispenser having central control of plural dispensing stations
US4174872A (en) 1978-04-10 1979-11-20 The Cornelius Company Beverage dispensing machine and cabinet therefor
US4181242A (en) 1978-05-30 1980-01-01 The Cornelius Company Method and apparatus for dispensing a beverage
US4172669A (en) 1978-07-27 1979-10-30 The Cornelius Company Mixing and dispensing machine
US4237536A (en) 1978-10-12 1980-12-02 M.R.E. Enterprises, Inc. System for indicating and controlling dispensing of beverages
US4302775A (en) 1978-12-15 1981-11-24 Compression Labs, Inc. Digital video compression system and methods utilizing scene adaptive coding with rate buffer feedback
US4413752A (en) 1979-01-04 1983-11-08 The Cornelius Company Apparatus for dispensing a carbonated beverage
US4222972A (en) 1979-01-29 1980-09-16 Caldwell Michael C Method and means for carbonating liquids in situ
US4218014A (en) 1979-02-21 1980-08-19 The Cornelius Company Multiple flavor post-mix beverage dispensing head
GB2067800B (en) 1979-04-03 1983-10-12 Lewin G F Adding device
US4380046A (en) 1979-05-21 1983-04-12 Nasa Massively parallel processor computer
US4523697A (en) 1979-07-11 1985-06-18 Cadbury Schweppes Limited Liquid dispensing package
USRE32179E (en) 1979-10-12 1986-06-10 The Coca-Cola Company Post-mix beverage dispensing system syrup package, valving system, and carbonator therefor
US4333587A (en) 1980-01-31 1982-06-08 The Coca-Cola Company Beverage dispenser
US4354613A (en) 1980-05-15 1982-10-19 Trafalgar Industries, Inc. Microprocessor based vending apparatus
US4393468A (en) 1981-03-26 1983-07-12 Advanced Micro Devices, Inc. Bit slice microprogrammable processor for signal processing applications
US4560089A (en) 1981-05-11 1985-12-24 The Cornelius Company Apparatus for dispensing a carbonated beverage
JPS5916053A (ja) 1982-07-16 1984-01-27 Nec Corp パイプライン演算装置
US4549675A (en) 1982-09-07 1985-10-29 The Cornelius Co. Beverage dispensing valve
US4936488A (en) 1982-09-07 1990-06-26 The Cornelius Company Beverage dispensing valve
US5129549A (en) 1982-09-07 1992-07-14 Imi Cornelius Inc. Beverage dispensing valve
US4509690A (en) 1982-12-06 1985-04-09 The Cornelius Company Carbonated beverage mixing nozzle for a dispenser
US4466342A (en) 1983-02-22 1984-08-21 General Foods Corporation Carbonation chamber with sparger for beverage carbonation
US4458584A (en) 1983-02-22 1984-07-10 General Foods Corporation Beverage carbonation device
US4475448A (en) 1983-02-22 1984-10-09 General Foods Corporation Reactant/gas separation means for beverage carbonation device
GB2137839B (en) 1983-04-09 1986-06-04 Schlumberger Measurement Digital signal processors
US4577782A (en) 1983-05-02 1986-03-25 The Cornelius Company Beverage dispensing station
US4578799A (en) 1983-10-05 1986-03-25 Codenoll Technology Corporation Method and apparatus for recovering data and clock information from a self-clocking data stream
US4553573A (en) 1983-10-20 1985-11-19 Pepsico Inc. Bulk syrup delivery system
JPS6098324U (ja) 1983-12-13 1985-07-04 ヤンマー農機株式会社 田植機の植付装置
US4824075A (en) 1984-02-14 1989-04-25 Walter Holzboog Tilt action dispensing valve assembly
US4870302A (en) 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
US4658988A (en) 1984-04-02 1987-04-21 The Cornelius Company Multiple flavor post-mix beverage dispensing apparatus
DK279985A (da) 1984-06-25 1985-12-26 Isoworth Ltd Fremgangsmaade og apparat til carbonisering
US4694416A (en) 1985-02-25 1987-09-15 General Electric Company VLSI programmable digital signal processor
US4706216A (en) 1985-02-27 1987-11-10 Xilinx, Inc. Configurable logic element
US4967340A (en) 1985-06-12 1990-10-30 E-Systems, Inc. Adaptive processing system having an array of individually configurable processing components
US4713755A (en) 1985-06-28 1987-12-15 Hewlett-Packard Company Cache memory consistency control with explicit software instructions
US4765513A (en) 1985-08-26 1988-08-23 The Cornelius Company Post-mix beverage dispenser with nozzle
US4711374A (en) 1985-09-13 1987-12-08 The Coca-Cola Company Low-cost post-mix beverage dispenser and syrup supply system therefor
US4993604A (en) 1985-09-13 1991-02-19 The Coca-Cola Company Low-cost post-mix beverage dispenser and syrup supply system therefor
US4747516A (en) 1985-12-23 1988-05-31 Liquid Motion Industries, Co. Soft drink maker
US4748585A (en) 1985-12-26 1988-05-31 Chiarulli Donald M Processor utilizing reconfigurable process segments to accomodate data word length
US4974643A (en) 1986-01-31 1990-12-04 The Cornelius Company Method of and apparatus for dispensing beverage into a tilted receptacle with automatic level responsive shut off
US4982876A (en) 1986-02-10 1991-01-08 Isoworth Limited Carbonation apparatus
GB2186265B (en) 1986-02-10 1989-11-01 Isoworth Ltd Beverage dispensing apparatus
US4960261A (en) 1986-03-17 1990-10-02 Isoworth Limited Gas cylinder connector
GB2218767A (en) 1988-05-17 1989-11-22 Isoworth Ltd Gas cylinder connector
US5021947A (en) 1986-03-31 1991-06-04 Hughes Aircraft Company Data-flow multiprocessor architecture with three dimensional multistage interconnection network for efficient signal and data processing
JPS62249456A (ja) 1986-04-23 1987-10-30 Hitachi Micro Comput Eng Ltd 電子装置
US4760525A (en) 1986-06-10 1988-07-26 The United States Of America As Represented By The Secretary Of The Air Force Complex arithmetic vector processor for performing control function, scalar operation, and set-up of vector signal processing instruction
US4760544A (en) 1986-06-20 1988-07-26 Plessey Overseas Limited Arithmetic logic and shift device
JPH0764789B2 (ja) 1986-08-06 1995-07-12 ダイセル化学工業株式会社 メタクリル酸エステルの製法
US4811214A (en) * 1986-11-14 1989-03-07 Princeton University Multinode reconfigurable pipeline computer
US5165023A (en) 1986-12-17 1992-11-17 Massachusetts Institute Of Technology Parallel processing system with processor array and network communications system for transmitting messages of variable length
US4766548A (en) 1987-01-02 1988-08-23 Pepsico Inc. Telelink monitoring and reporting system
US5177700A (en) 1987-02-19 1993-01-05 Ant Nachrichtentechnik Gmbh Non-recursive half-band filter
US4781309A (en) 1987-02-19 1988-11-01 The Cornelius Company Dispenser with improved carbonated water manifold
JPS63147258U (ko) 1987-03-16 1988-09-28
US4856684A (en) 1987-04-06 1989-08-15 William Gerstung Valve for a pressurized dispensing can containing flowable materials
US5381546A (en) 1987-04-13 1995-01-10 Gte Laboratories Incorporated Control process for allocating services in communications systems
US5818603A (en) 1996-03-29 1998-10-06 Ricoh Company, Ltd. Method and system for controlling and communicating with machines using multiple communication formats
US4800492A (en) 1987-05-13 1989-01-24 The Coca-Cola Company Data logger for a post-mix beverage dispensing system
US4827426A (en) 1987-05-18 1989-05-02 The Coca-Cola Company Data acquisition and processing system for post-mix beverage dispensers
US4905234A (en) * 1987-06-03 1990-02-27 General Electric Company Apparatus and method for transmitting digital data over a radio communications channel
US4850269A (en) 1987-06-26 1989-07-25 Aquatec, Inc. Low pressure, high efficiency carbonator and method
GB2210441B (en) 1987-10-01 1992-03-04 Isoworth Ltd Pressure vessel
BR8807781A (pt) 1987-11-05 1990-10-09 Playcount Co Sistema de locacao de cartuchos de video e metodo e contador de reproducoes da gravacao
US4921315A (en) 1987-12-21 1990-05-01 Whirlpool Corporation Refrigerator door structure
US5428754A (en) 1988-03-23 1995-06-27 3Dlabs Ltd Computer system with clock shared between processors executing separate instruction streams
US4905231A (en) 1988-05-03 1990-02-27 American Telephone And Telegraph Company, At&T Bell Laboratories Multi-media virtual circuit
US5572572A (en) 1988-05-05 1996-11-05 Transaction Technology, Inc. Computer and telephone apparatus with user friendly interface and enhanced integrity features
US4932564A (en) 1988-05-20 1990-06-12 The Cornelius Company Multiple flavor post-mix beverage dispensing head
WO1990001192A1 (en) 1988-07-22 1990-02-08 United States Department Of Energy Data flow machine for data driven computing
US4901887A (en) 1988-08-08 1990-02-20 Burton John W Beverage dispensing system
DE3829831A1 (de) 1988-09-02 1990-03-15 Hansa Metallwerke Ag Einrichtung zum zapfen einer vorwaehlbaren fluessigkeitsmenge, insbesondere wassermenge
US4930666A (en) 1988-10-28 1990-06-05 The Coca-Cola Company Juice dispensing system for a refrigerator door
US6986142B1 (en) 1989-05-04 2006-01-10 Texas Instruments Incorporated Microphone/speaker system with context switching in processor
US5240144A (en) 1989-01-06 1993-08-31 Joseph Feldman Beverage dispensing apparatus
US5090015A (en) 1989-02-06 1992-02-18 Motorola, Inc. Programmable array logic self-checking system
ES2104580T3 (es) 1989-02-24 1997-10-16 At & T Corp Planificacion adaptativa de tareas para sistemas multiproceso.
US5007560A (en) 1989-03-01 1991-04-16 Sassak John J Beer dispensing and monitoring method and apparatus
WO1991000238A1 (en) 1989-06-23 1991-01-10 Isoworth Limited Apparatus for making or dispensing drinks
US5261099A (en) 1989-08-24 1993-11-09 International Business Machines Corp. Synchronous communications scheduler allowing transient computing overloads using a request buffer
US5193151A (en) 1989-08-30 1993-03-09 Digital Equipment Corporation Delay-based congestion avoidance in computer networks
US5163131A (en) 1989-09-08 1992-11-10 Auspex Systems, Inc. Parallel i/o network file server architecture
US4961533A (en) 1989-09-27 1990-10-09 Viac Inc. Inventory control system
GB2236736A (en) 1989-09-27 1991-04-17 Isoworth Ltd Carbonation apparatus for dispensing drinks, with plural carbonation chambers
US5044171A (en) 1989-11-06 1991-09-03 Eli Farkas Counter with integral carbonated beverage dispenser
US5450557A (en) * 1989-11-07 1995-09-12 Loral Aerospace Corp. Single-chip self-configurable parallel processor
GB2237908B (en) 1989-11-08 1993-06-16 British Aerospace Method and apparatus for parallel processing data
US5428793A (en) 1989-11-13 1995-06-27 Hewlett-Packard Company Method and apparatus for compiling computer programs with interproceduural register allocation
WO1991012991A1 (en) 1990-02-27 1991-09-05 The Coca-Cola Company Multiple fluid space dispenser and monitor
JP3210319B2 (ja) 1990-03-01 2001-09-17 株式会社東芝 ニューロチップおよびそのチップを用いたニューロコンピュータ
US5099418A (en) 1990-06-14 1992-03-24 Hughes Aircraft Company Distributed data driven process
US5203474A (en) 1990-06-16 1993-04-20 Alco Standard Corporation Beverage dispensing nozzle
US5303846A (en) 1990-09-17 1994-04-19 Abcc/Techcorp. Method and apparatus for generating and dispensing flavoring syrup in a post mix system
US5274832A (en) 1990-10-04 1993-12-28 National Semiconductor Corporation Systolic array for multidimensional matrix computations
US5190189A (en) 1990-10-30 1993-03-02 Imi Cornelius Inc. Low height beverage dispensing apparatus
US5218240A (en) 1990-11-02 1993-06-08 Concurrent Logic, Inc. Programmable logic cell and array with bus repeaters
US5144166A (en) 1990-11-02 1992-09-01 Concurrent Logic, Inc. Programmable logic cell and array
US5245227A (en) 1990-11-02 1993-09-14 Atmel Corporation Versatile programmable logic cell for use in configurable logic arrays
US5156301A (en) 1990-12-17 1992-10-20 Imi Cornelius Inc. Constant ratio post-mix beverage dispensing valve
US5202993A (en) 1991-02-27 1993-04-13 Sun Microsystems, Inc. Method and apparatus for cost-based heuristic instruction scheduling
US5301100A (en) 1991-04-29 1994-04-05 Wagner Ferdinand H Method of and apparatus for constructing a control system and control system created thereby
US5156871A (en) 1991-05-01 1992-10-20 Imi Cornelius Inc. Low cost beverage carbonating apparatus and method
US5193718A (en) 1991-06-25 1993-03-16 Imi Cornelius Inc. Quick electronic disconnect for a beverage dispensing valve
US5440752A (en) 1991-07-08 1995-08-08 Seiko Epson Corporation Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU
US5338984A (en) 1991-08-29 1994-08-16 National Semiconductor Corp. Local and express diagonal busses in a configurable logic array
US5339428A (en) 1991-09-04 1994-08-16 Digital Equipment Corporation Compiler allocating a register to a data item used between a use and store of another data item previously allocated to the register
WO1994009595A1 (en) 1991-09-20 1994-04-28 Shaw Venson M Method and apparatus including system architecture for multimedia communications
US5625669A (en) 1991-09-27 1997-04-29 Telemac Cellular Corporation Mobile phone with internal call accounting controls
JP3124074B2 (ja) 1991-09-30 2001-01-15 富士通株式会社 情報自動販売機
CA2073516A1 (en) 1991-11-27 1993-05-28 Peter Michael Kogge Dynamic multi-mode parallel processor array architecture computer system
US5278986A (en) 1991-12-13 1994-01-11 Thinking Machines Corporation System and method for compiling a source code supporting data parallel variables
EP0619053A1 (en) 1991-12-23 1994-10-12 Intel Corporation Decoder and decoding method for prefixed Huffman codes using plural codebooks
US5522070A (en) 1992-03-19 1996-05-28 Fujitsu Limited Computer resource distributing method and system for distributing a multiplicity of processes to a plurality of computers connected in a network
US5269442A (en) 1992-05-22 1993-12-14 The Cornelius Company Nozzle for a beverage dispensing valve
US5768561A (en) 1992-06-30 1998-06-16 Discovision Associates Tokens-based adaptive video processing arrangement
US5802290A (en) 1992-07-29 1998-09-01 Virtual Computer Corporation Computer network of distributed virtual computers which are EAC reconfigurable in response to instruction to be executed
US5684980A (en) 1992-07-29 1997-11-04 Virtual Computer Corporation FPGA virtual computer for executing a sequence of program instructions by successively reconfiguring a group of FPGA in response to those instructions
US5368198A (en) 1992-08-26 1994-11-29 Imi Cornelius Inc. Beverage dispenser
US5437395A (en) 1992-09-15 1995-08-01 Imi Cornelius Inc. Modular beverage dispenser
GB9222840D0 (en) 1992-10-31 1992-12-16 Smiths Industries Plc Electronic assemblies
US5603043A (en) 1992-11-05 1997-02-11 Giga Operations Corporation System for compiling algorithmic language source code for implementation in programmable hardware
GB9223226D0 (en) * 1992-11-05 1992-12-16 Algotronix Ltd Improved configurable cellular array (cal ii)
US5263509A (en) 1992-11-12 1993-11-23 General Electric Company Refrigerator with door mounted dispenser supply mechanism
US5392960A (en) 1992-11-13 1995-02-28 Wilshire Partners Postmix beverage dispenser and a method for making a beverage dispenser
US6192255B1 (en) 1992-12-15 2001-02-20 Texas Instruments Incorporated Communication system and methods for enhanced information transfer
US5335276A (en) 1992-12-16 1994-08-02 Texas Instruments Incorporated Communication system and methods for enhanced information transfer
US6233702B1 (en) 1992-12-17 2001-05-15 Compaq Computer Corporation Self-checked, lock step processor pairs
US5452457A (en) 1993-01-29 1995-09-19 International Business Machines Corporation Program construct and methods/systems for optimizing assembled code for execution
US5297400A (en) 1993-02-17 1994-03-29 Maytag Corporation Liquid dispensing assembly for a refrigerator
US5280711A (en) 1993-02-25 1994-01-25 Imi Cornelius Inc. Low cost beverage dispensing apparatus
US5379343A (en) 1993-02-26 1995-01-03 Motorola, Inc. Detection of unauthorized use of software applications in communication units
US5483658A (en) 1993-02-26 1996-01-09 Grube; Gary W. Detection of unauthorized use of software applications in processing devices
WO1994022079A1 (de) 1993-03-15 1994-09-29 Siemens Aktiengesellschaft Verfahren zur maschinellen erzeugung von nebenläufig bearbeitbaren befehlsgruppen aus einem programm für superskalare mikroprozessoren
JP3499252B2 (ja) 1993-03-19 2004-02-23 株式会社ルネサステクノロジ コンパイル装置及びデータ処理装置
US5870427A (en) 1993-04-14 1999-02-09 Qualcomm Incorporated Method for multi-mode handoff using preliminary time alignment of a mobile station operating in analog mode
US5388062A (en) 1993-05-06 1995-02-07 Thomson Consumer Electronics, Inc. Reconfigurable programmable digital filter architecture useful in communication receiver
FI932605A (fi) 1993-06-07 1994-12-08 Nokia Telecommunications Oy Tukiasemavastaanotinlaitteisto
US5517667A (en) 1993-06-14 1996-05-14 Motorola, Inc. Neural network that does not require repetitive training
US5343716A (en) 1993-06-29 1994-09-06 Imi Cornelius Inc. Beverage dispenser with improved cold plate
JP3159345B2 (ja) 1993-07-02 2001-04-23 日本電気株式会社 パイプライン演算処理装置
JPH0728786A (ja) 1993-07-15 1995-01-31 Hitachi Ltd ベクトルプロセッサ
GB2280293B (en) * 1993-07-19 1997-12-10 Hewlett Packard Co Architecture for programmable logic
US5507009A (en) 1993-08-13 1996-04-09 Motorola, Inc. Method for reprogramming a communication unit's access to a wireless communication system
US5701482A (en) 1993-09-03 1997-12-23 Hughes Aircraft Company Modular array processor architecture having a plurality of interconnected load-balanced parallel processing nodes
US5732563A (en) 1993-09-22 1998-03-31 Imi Cornelius Inc. Electronically controlled beverage dispenser
CA2126265A1 (en) 1993-09-27 1995-03-28 Michael Robert Cantone System for synthesizing field programmable gate array implementations from high level circuit descriptions
WO1995009390A1 (en) 1993-09-28 1995-04-06 Namco Ltd. Pipeline processor, clipping processor, three-dimensional simulator and pipeline processing method
US5862961A (en) 1993-10-26 1999-01-26 Imi Cornelius Inc. Connection device for dispensing fluid from a bottle
BR9304369A (pt) 1993-10-26 1995-06-20 Imi Cornelius Brasil Ltda Conjunto extrator de líquido a partir de um recipiente
US6111935A (en) 1993-10-27 2000-08-29 Canon Kabushiki Kaisha Adaptive expansion table in a digital telephone receiver
US5490165A (en) 1993-10-28 1996-02-06 Qualcomm Incorporated Demodulation element assignment in a system capable of receiving multiple signals
US5721854A (en) 1993-11-02 1998-02-24 International Business Machines Corporation Method and apparatus for dynamic conversion of computer instructions
DE69431998T2 (de) 1993-11-05 2004-08-05 Intergraph Hardware Technologies Co., Las Vegas Superskalare Rechnerarchitektur mit Softwarescheduling
KR960010668B1 (ko) 1993-11-06 1996-08-07 엘지전자 주식회사 냉장고
US5530435A (en) 1993-12-09 1996-06-25 Steelcase Inc. Utility distribution system for modular furniture and the like
JP2655068B2 (ja) 1993-12-30 1997-09-17 日本電気株式会社 スペクトラム拡散受信機
US5491823A (en) 1994-01-25 1996-02-13 Silicon Graphics, Inc. Loop scheduler
US5635940A (en) 1994-02-02 1997-06-03 Hickman; Paul L. Communication configurator and method for implementing same
US5519694A (en) 1994-02-04 1996-05-21 Massachusetts Institute Of Technology Construction of hierarchical networks through extension
GB9403030D0 (en) * 1994-02-17 1994-04-06 Austin Kenneth Re-configurable application specific device
BR7400414U (pt) 1994-03-04 1994-07-26 Spal Ind Brasileira De Bebidas Máquina dispensadora de refrigerantes
US5729754A (en) 1994-03-28 1998-03-17 Estes; Mark D. Associative network method and apparatus
US5454406A (en) 1994-05-13 1995-10-03 Eaton Corporation Automatic beverage dispenser
US5694546A (en) 1994-05-31 1997-12-02 Reisman; Richard R. System for automatic unattended electronic information transport between a server and a client by a vendor provided transport software with a manifest list
US5701398A (en) 1994-07-01 1997-12-23 Nestor, Inc. Adaptive classifier having multiple subnetworks
GB2291567B (en) 1994-07-01 1999-02-24 Roke Manor Research Apparatus for use in equipment providing a digital radio link between a fixed and a mobile radio unit
FI943249A (fi) 1994-07-07 1996-01-08 Nokia Mobile Phones Ltd Menetelmä vastaanottimen ohjaamiseksi ja vastaanotin
US5745366A (en) 1994-07-14 1998-04-28 Omnicell Technologies, Inc. Pharmaceutical dispensing device and methods
US5655140A (en) 1994-07-22 1997-08-05 Network Peripherals Apparatus for translating frames of data transferred between heterogeneous local area networks
US5600845A (en) * 1994-07-27 1997-02-04 Metalithic Systems Incorporated Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfigurable instruction execution means and method therefor
US5630206A (en) 1994-08-11 1997-05-13 Stanford Telecommunications, Inc. Position enhanced cellular telephone system
US5499758A (en) 1994-08-19 1996-03-19 Mccann's Engineering & Manufacturing Co. Liquid dispenser for use with containers
US6056194A (en) 1995-08-28 2000-05-02 Usa Technologies, Inc. System and method for networking and controlling vending machines
US5608643A (en) 1994-09-01 1997-03-04 General Programming Holdings, Inc. System for managing multiple dispensing units and method of operation
FR2724273B1 (fr) 1994-09-05 1997-01-03 Sgs Thomson Microelectronics Circuit de traitement de signal pour mettre en oeuvre un algorithme de viterbi
JP3525353B2 (ja) 1994-09-28 2004-05-10 株式会社リコー デジタル電子スチル・カメラ
JPH08106375A (ja) 1994-10-03 1996-04-23 Ricoh Co Ltd 信号処理演算器
US5600810A (en) 1994-12-09 1997-02-04 Mitsubishi Electric Information Technology Center America, Inc. Scaleable very long instruction word processor with parallelism matching
US5602833A (en) 1994-12-19 1997-02-11 Qualcomm Incorporated Method and apparatus for using Walsh shift keying in a spread spectrum communication system
US5636368A (en) * 1994-12-23 1997-06-03 Xilinx, Inc. Method for programming complex PLD having more than one function block type
DE4446882B4 (de) 1994-12-27 2004-02-12 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zum wiederholten, selbständigen Dosieren von genau dosierten Mengen eines pulverförmigen Reinigungsmittels in wasserführenden Reinigungsmaschinen insbesondere Haushalt-Geschirrspülmaschinen und Haushalt-Waschmaschinen
KR0146100B1 (ko) 1995-01-07 1998-09-15 이헌조 가전기기의 실사용상태 정보수집 및 분석장치
US5706191A (en) 1995-01-19 1998-01-06 Gas Research Institute Appliance interface apparatus and automated residence management system
US5742180A (en) 1995-02-10 1998-04-21 Massachusetts Institute Of Technology Dynamically programmable gate array with multiple contexts
EP1526472A3 (en) 1995-02-13 2006-07-26 Intertrust Technologies Corp. Systems and methods for secure transaction management and electronic rights protection
US5892900A (en) 1996-08-30 1999-04-06 Intertrust Technologies Corp. Systems and methods for secure transaction management and electronic rights protection
US5892961A (en) 1995-02-17 1999-04-06 Xilinx, Inc. Field programmable gate array having programming instructions in the configuration bitstream
US5696906A (en) 1995-03-09 1997-12-09 Continental Cablevision, Inc. Telecommunicaion user account management system and method
US5669001A (en) 1995-03-23 1997-09-16 International Business Machines Corporation Object code compatible representation of very long instruction word programs
US6085740A (en) 1996-02-21 2000-07-11 Aerogen, Inc. Liquid dispensing apparatus and methods
US5737631A (en) 1995-04-05 1998-04-07 Xilinx Inc Reprogrammable instruction set accelerator
US5611867A (en) 1995-04-12 1997-03-18 Maytag Corporation Method of selecting a wash cycle for an appliance
US5835753A (en) 1995-04-12 1998-11-10 Advanced Micro Devices, Inc. Microprocessor with dynamically extendable pipeline stages and a classifying circuit
US5933642A (en) * 1995-04-17 1999-08-03 Ricoh Corporation Compiling system and method for reconfigurable computing
US5794062A (en) 1995-04-17 1998-08-11 Ricoh Company Ltd. System and method for dynamically reconfigurable computing using a processing unit having changeable internal hardware organization
US6021186A (en) 1995-04-17 2000-02-01 Ricoh Company Ltd. Automatic capture and processing of facsimile transmissions
WO1996033558A1 (en) 1995-04-18 1996-10-24 Advanced Micro Devices, Inc. Method and apparatus for hybrid vlc bitstream decoding
US5534796A (en) 1995-04-21 1996-07-09 Intergraph Corporation Self-clocking pipeline register
US5751295A (en) 1995-04-27 1998-05-12 Control Systems, Inc. Graphics accelerator chip and method
US5802278A (en) 1995-05-10 1998-09-01 3Com Corporation Bridge/router architecture for high performance scalable networking
US5704053A (en) 1995-05-18 1997-12-30 Hewlett-Packard Company Efficient explicit data prefetching analysis and code generation in a low-level optimizer for inserting prefetch instructions into loops of applications
US5646544A (en) 1995-06-05 1997-07-08 International Business Machines Corporation System and method for dynamically reconfiguring a programmable gate array
US5815715A (en) * 1995-06-05 1998-09-29 Motorola, Inc. Method for designing a product having hardware and software components and product therefor
US5634190A (en) 1995-06-06 1997-05-27 Globalstar L.P. Low earth orbit communication satellite gateway-to-gateway relay system
US5787237A (en) 1995-06-06 1998-07-28 Apple Computer, Inc. Uniform interface for conducting communications in a heterogeneous computing network
US5613004A (en) 1995-06-07 1997-03-18 The Dice Company Steganographic method and device
US5553755A (en) 1995-06-09 1996-09-10 Summit Packaging Systems, Inc. Whipped cream dispenser
US5542265A (en) 1995-06-30 1996-08-06 Rutland; Michael D. External refrigerator-mounted liquid dispenser
FR2736787B1 (fr) 1995-07-11 1997-08-08 Alcatel Business Systems Systeme de communication et equipements correspondants pour installation d'abonne
US5768594A (en) 1995-07-14 1998-06-16 Lucent Technologies Inc. Methods and means for scheduling parallel processors
US5822308A (en) 1995-07-17 1998-10-13 National Semiconductor Corporation Multi-tasking sequencer for a TDMA burst mode controller
US5842004A (en) 1995-08-04 1998-11-24 Sun Microsystems, Inc. Method and apparatus for decompression of compressed geometric three-dimensional graphics data
US5778439A (en) 1995-08-18 1998-07-07 Xilinx, Inc. Programmable logic device with hierarchical confiquration and state storage
US5784313A (en) 1995-08-18 1998-07-21 Xilinx, Inc. Programmable logic device including configuration data or user data memory slices
US5646545A (en) 1995-08-18 1997-07-08 Xilinx, Inc. Time multiplexed programmable logic device
US5991308A (en) 1995-08-25 1999-11-23 Terayon Communication Systems, Inc. Lower overhead method for data transmission using ATM and SCDMA over hybrid fiber coax cable plant
US5623545A (en) 1995-08-31 1997-04-22 National Semiconductor Corporation Automatic data generation for self-test of cryptographic hash algorithms in personal security devices
DE19532422C1 (de) 1995-09-01 1997-01-23 Philips Patentverwaltung Lokales, nach dem asynchronen Transfermodus (ATM) arbeitendes Netzwerk mit wenigstens zwei Ringsystemen
US5822360A (en) 1995-09-06 1998-10-13 Solana Technology Development Corporation Method and apparatus for transporting auxiliary data in audio signals
US5845815A (en) 1995-09-08 1998-12-08 Imi Cornelius Inc. Flow control for beverage dispensing valve
US5774737A (en) 1995-10-13 1998-06-30 Matsushita Electric Industrial Co., Ltd. Variable word length very long instruction word instruction processor with word length register or instruction number register
US5742821A (en) 1995-11-08 1998-04-21 Lucent Technologies Inc. Multiprocessor scheduling and execution
EP0778240A1 (en) 1995-12-08 1997-06-11 IMI Cornelius Inc. Electro-mechanical refrigeration system
US6473609B1 (en) 1995-12-11 2002-10-29 Openwave Systems Inc. Method and architecture for interactive two-way communication devices to interact with a network
US5734582A (en) * 1995-12-12 1998-03-31 International Business Machines Corporation Method and system for layout and schematic generation for heterogeneous arrays
KR100187284B1 (ko) 1995-12-19 1999-05-01 김광호 냉장고의 음료공급장치
US5706976A (en) 1995-12-21 1998-01-13 Purkey; Jay Floyd Vending machine inventory control device
US6247036B1 (en) 1996-01-22 2001-06-12 Infinite Technology Corp. Processor with reconfigurable arithmetic data path
US6510510B1 (en) 1996-01-25 2003-01-21 Analog Devices, Inc. Digital signal processor having distributed register file
US5889816A (en) * 1996-02-02 1999-03-30 Lucent Technologies, Inc. Wireless adapter architecture for mobile computing
US5791517A (en) 1996-02-21 1998-08-11 Menachem M. Deren Beverage dispenser device
US6237029B1 (en) 1996-02-26 2001-05-22 Argosystems, Inc. Method and apparatus for adaptable digital protocol processing
US5894473A (en) 1996-02-29 1999-04-13 Ericsson Inc. Multiple access communications system and method using code and time division
FR2745649B1 (fr) 1996-03-01 1998-04-30 Bull Sa Systeme de configuration de logiciels preconfigures sur des systemes ouverts en reseau dans un environnement distribue et procede mis en oeuvre par un tel systeme
US6393046B1 (en) 1996-04-25 2002-05-21 Sirf Technology, Inc. Spread spectrum receiver with multi-bit correlator
US6055314A (en) 1996-03-22 2000-04-25 Microsoft Corporation System and method for secure purchase and delivery of video content programs
US6381293B1 (en) 1996-04-03 2002-04-30 United Microelectronics Corp. Apparatus and method for serial data communication between plurality of chips in a chip set
US6346824B1 (en) 1996-04-09 2002-02-12 Xilinx, Inc. Dedicated function fabric for use in field programmable gate arrays
US5956518A (en) 1996-04-11 1999-09-21 Massachusetts Institute Of Technology Intermediate-grain reconfigurable processing device
US5802055A (en) 1996-04-22 1998-09-01 Apple Computer, Inc. Method and apparatus for dynamic buffer allocation in a bus bridge for pipelined reads
US5903886A (en) 1996-04-30 1999-05-11 Smartlynx, Inc. Hierarchical adaptive state machine for emulating and augmenting software
US5626407A (en) 1996-05-10 1997-05-06 Emplast, Inc. Storage system for refrigerators
US6181981B1 (en) 1996-05-15 2001-01-30 Marconi Communications Limited Apparatus and method for improved vending machine inventory maintenance
US5771362A (en) 1996-05-17 1998-06-23 Advanced Micro Devices, Inc. Processor having a bus interconnect which is dynamically reconfigurable in response to an instruction field
US5784699A (en) 1996-05-24 1998-07-21 Oracle Corporation Dynamic memory allocation in a computer using a bit map index
US5822313A (en) 1996-05-24 1998-10-13 National Semiconductor Corporation Seamless handover in a cordless TDMA system
US5784636A (en) 1996-05-28 1998-07-21 National Semiconductor Corporation Reconfigurable computer architecture for use in signal processing applications
US5907580A (en) 1996-06-10 1999-05-25 Morphics Technology, Inc Method and apparatus for communicating information
US6175854B1 (en) 1996-06-11 2001-01-16 Ameritech Services, Inc. Computer system architecture and method for multi-user, real-time applications
US5887174A (en) 1996-06-18 1999-03-23 International Business Machines Corporation System, method, and program product for instruction scheduling in the presence of hardware lookahead accomplished by the rescheduling of idle slots
US6192388B1 (en) 1996-06-20 2001-02-20 Avid Technology, Inc. Detecting available computers to participate in computationally complex distributed processing problem
US5867145A (en) 1996-07-01 1999-02-02 Sun Microsystems, Inc. Graphical image recasting
US6360256B1 (en) 1996-07-01 2002-03-19 Sun Microsystems, Inc. Name service for a redundant array of internet servers
US5996534A (en) 1996-07-11 1999-12-07 Pet Eceology Brands, Inc. Animal litter having the property of detecting urinary infection in felines
US6023742A (en) 1996-07-18 2000-02-08 University Of Washington Reconfigurable computing architecture for providing pipelined data paths
CA2210582C (en) 1996-07-24 2001-01-30 Ntt Mobile Communications Network Inc. Method and apparatus for receiving cdma radio communication
US5890014A (en) 1996-08-05 1999-03-30 Micronet Technology, Inc. System for transparently identifying and matching an input/output profile to optimal input/output device parameters
JP3123440B2 (ja) 1996-08-14 2001-01-09 日本電気株式会社 無線通信システムのチャネル選択方法
US5838165A (en) 1996-08-21 1998-11-17 Chatter; Mukesh High performance self modifying on-the-fly alterable logic FPGA, architecture and method
US6041970A (en) 1996-08-30 2000-03-28 Imi Cornelius Inc. Pre-mix beverage dispensing system and components thereof
US6226387B1 (en) 1996-08-30 2001-05-01 Regents Of The University Of Minnesota Method and apparatus for scene-based video watermarking
US5828858A (en) 1996-09-16 1998-10-27 Virginia Tech Intellectual Properties, Inc. Worm-hole run-time reconfigurable processor field programmable gate array (FPGA)
US5790817A (en) 1996-09-25 1998-08-04 Advanced Micro Devices, Inc. Configurable digital wireless and wired communications system architecture for implementing baseband functionality
US5825202A (en) 1996-09-26 1998-10-20 Xilinx, Inc. Integrated circuit with field programmable and application specific logic areas
US6021492A (en) 1996-10-09 2000-02-01 Hewlett-Packard Company Software metering management of remote computing devices
US6016395A (en) 1996-10-18 2000-01-18 Samsung Electronics Co., Ltd. Programming a vector processor and parallel programming of an asymmetric dual multiprocessor comprised of a vector processor and a risc processor
GB2318663B (en) * 1996-10-25 2000-06-28 Altera Corp Hierarchical interconnect for programmable logic devices
US6005943A (en) 1996-10-29 1999-12-21 Lucent Technologies Inc. Electronic identifiers for network terminal devices
US5950131A (en) 1996-10-29 1999-09-07 Motorola, Inc. Method and apparatus for fast pilot channel acquisition using a matched filter in a CDMA radiotelephone
US5892962A (en) 1996-11-12 1999-04-06 Lucent Technologies Inc. FPGA-based processor
US5913172A (en) 1996-11-15 1999-06-15 Glenayre Electronics, Inc. Method and apparatus for reducing phase cancellation in a simulcast paging system
US7607147B1 (en) 1996-12-11 2009-10-20 The Nielsen Company (Us), Llc Interactive service device metering systems
US6246883B1 (en) 1996-12-24 2001-06-12 Lucent Technologies, Inc. Mobile base station
US5987611A (en) 1996-12-31 1999-11-16 Zone Labs, Inc. System and methodology for managing internet access on a per application basis for client computers connected to the internet
TW361051B (en) 1997-01-09 1999-06-11 Matsushita Electric Ind Co Ltd Motion vector detection apparatus
US5953322A (en) 1997-01-31 1999-09-14 Qualcomm Incorporated Cellular internet telephone
US5940438A (en) 1997-02-18 1999-08-17 Mitsubishi Electric Information Technology Center America, Inc (Ita) Universal modem for digital video, audio and data communications
US6289488B1 (en) 1997-02-24 2001-09-11 Lucent Technologies Inc. Hardware-software co-synthesis of hierarchical heterogeneous distributed embedded systems
US6061580A (en) 1997-02-28 2000-05-09 Randice-Lisa Altschul Disposable wireless telephone and method for call-out only
US6289434B1 (en) 1997-02-28 2001-09-11 Cognigine Corporation Apparatus and method of implementing systems on silicon using dynamic-adaptive run-time reconfigurable circuits for processing multiple, independent data and control streams of varying rates
JP3340343B2 (ja) 1997-03-13 2002-11-05 株式会社東芝 プロセッサ及び情報処理装置
US6059840A (en) 1997-03-17 2000-05-09 Motorola, Inc. Automatic scheduling of instructions to reduce code size
DE19711479C2 (de) 1997-03-19 2002-10-24 Bauer Maschinen Gmbh Verfahren zum Betreiben eines Arbeitsmoduls und Vorrichtung
US5912572A (en) 1997-03-28 1999-06-15 Cypress Semiconductor Corp. Synchronizing clock pulse generator for logic derived clock signals with synchronous clock suspension capability for a programmable device
US6115751A (en) 1997-04-10 2000-09-05 Cisco Technology, Inc. Technique for capturing information needed to implement transmission priority routing among heterogeneous nodes of a computer network
US5991302A (en) 1997-04-10 1999-11-23 Cisco Technology, Inc. Technique for maintaining prioritization of data transferred among heterogeneous nodes of a computer network
EP0886411A3 (en) 1997-04-15 2004-01-21 Hewlett-Packard Company, A Delaware Corporation Method and apparatus for device interaction by protocol
US6041322A (en) 1997-04-18 2000-03-21 Industrial Technology Research Institute Method and apparatus for processing data in a neural network
JP3555729B2 (ja) 1997-04-22 2004-08-18 日本ビクター株式会社 可変長符号化データの処理方法及び装置
US5860021A (en) 1997-04-24 1999-01-12 Klingman; Edwin E. Single chip microcontroller having down-loadable memory organization supporting "shadow" personality, optimized for bi-directional data transfers over a communication channel
US6219697B1 (en) 1997-05-02 2001-04-17 3Com Corporation Method and apparatus for operating the internet protocol over a high-speed serial bus
US5886537A (en) 1997-05-05 1999-03-23 Macias; Nicholas J. Self-reconfigurable parallel processor made from regularly-connected self-dual code/data processing cells
US6047115A (en) 1997-05-29 2000-04-04 Xilinx, Inc. Method for configuring FPGA memory planes for virtual hardware computation
US5917852A (en) 1997-06-11 1999-06-29 L-3 Communications Corporation Data scrambling system and method and communications system incorporating same
US5949415A (en) 1997-06-16 1999-09-07 Intel Corporation Method and apparatus for tracking program usage in a computer system
FI105251B (fi) 1997-06-18 2000-06-30 Nokia Mobile Phones Ltd Menetelmä aikajakoisen solukkoverkon tukiasemien tunnistamiseksi matkaviestimessä ja matkaviestin
US6292827B1 (en) 1997-06-20 2001-09-18 Shore Technologies (1999) Inc. Information transfer systems and method with dynamic distribution of data, control and management of information
US6628699B2 (en) 1997-06-23 2003-09-30 Schlumberger Resource Management Systems, Inc. Receiving a spread spectrum signal
EP0887989A3 (en) 1997-06-25 2001-02-28 FISHER & PAYKEL LIMITED Appliance communication system
US5966534A (en) 1997-06-27 1999-10-12 Cooke; Laurence H. Method for compiling high level programming languages into an integrated processor with reconfigurable logic
US5970254A (en) 1997-06-27 1999-10-19 Cooke; Laurence H. Integrated processor and programmable data path chip for reconfigurable computing
AU8235498A (en) 1997-07-14 1999-02-10 Isoworth Uk Limited Temperature controlled beverage dispensing apparatus
ES2476600T3 (es) 1997-07-17 2014-07-15 Inventergy, Inc. Sistema de comunicaciones por radio CDMA y aparato de transmisión para dicho sistema
US6111893A (en) 1997-07-31 2000-08-29 Cisco Technology, Inc. Universal protocol conversion
US6760833B1 (en) 1997-08-01 2004-07-06 Micron Technology, Inc. Split embedded DRAM processor
US6292830B1 (en) 1997-08-08 2001-09-18 Iterations Llc System for optimizing interaction among agents acting on multiple levels
US6311149B1 (en) 1997-08-18 2001-10-30 National Instruments Corporation Reconfigurable test system
US6006249A (en) 1997-08-19 1999-12-21 The Chase Manhattan Bank Method and apparatus for concurrent data processing
US6078736A (en) * 1997-08-28 2000-06-20 Xilinx, Inc. Method of designing FPGAs for dynamically reconfigurable computing
US6321337B1 (en) 1997-09-09 2001-11-20 Sanctum Ltd. Method and system for protecting operations of trusted internal networks
KR100246399B1 (ko) 1997-09-23 2000-04-01 구자홍 냉장고용 디스펜서어셈블리 및 그 제어방법
US6036166A (en) 1997-09-25 2000-03-14 Imi Cornelius Inc. Chamber valve
US6120551A (en) 1997-09-29 2000-09-19 Xilinx, Inc. Hardwire logic device emulating an FPGA
US6363411B1 (en) 1998-08-05 2002-03-26 Mci Worldcom, Inc. Intelligent network
US6590415B2 (en) 1997-10-09 2003-07-08 Lattice Semiconductor Corporation Methods for configuring FPGA's having variable grain components for providing time-shared access to interconnect resources
US6195788B1 (en) 1997-10-17 2001-02-27 Altera Corporation Mapping heterogeneous logic elements in a programmable logic device
EP1025503A4 (en) 1997-10-20 2002-03-27 Quickflex Inc RECONFIGURABLE SECURITY HARDWARE DEVICE AND HANDLING PROCEDURE
US5999734A (en) 1997-10-21 1999-12-07 Ftl Systems, Inc. Compiler-oriented apparatus for parallel compilation, simulation and execution of computer programs and hardware models
US5873045A (en) 1997-10-29 1999-02-16 International Business Machines Corporation Mobile client computer with radio frequency transceiver
US5993739A (en) 1997-10-29 1999-11-30 Chaircare Continuous washing system
US6122670A (en) 1997-10-30 2000-09-19 Tsi Telsys, Inc. Apparatus and method for constructing data for transmission within a reliable communication protocol by performing portions of the protocol suite concurrently
FR2770659A1 (fr) 1997-10-31 1999-05-07 Sgs Thomson Microelectronics Processeur de traitement perfectionne
TW417082B (en) 1997-10-31 2001-01-01 Yamaha Corp Digital filtering processing method, device and Audio/Video positioning device
WO1999023762A1 (en) 1997-11-03 1999-05-14 Harris Corporation Reconfigurable radio system architecture
US6185418B1 (en) 1997-11-07 2001-02-06 Lucent Technologies Inc. Adaptive digital radio communication system
GB9724779D0 (en) 1997-11-24 1998-01-21 Rpc Containers Ltd Containers
US6119178A (en) 1997-11-25 2000-09-12 8×8 Inc. Communication interface between remote transmission of both compressed video and other data and data exchange with local peripherals
US6128307A (en) 1997-12-01 2000-10-03 Advanced Micro Devices, Inc. Programmable data flow processor for performing data transfers
US6173389B1 (en) 1997-12-04 2001-01-09 Billions Of Operations Per Second, Inc. Methods and apparatus for dynamic very long instruction word sub-instruction selection for execution time parallelism in an indirect very long instruction word processor
JP3985204B2 (ja) 1997-12-09 2007-10-03 ソニー株式会社 情報放送方法、受信機、情報センタ及び受信方法
US6091263A (en) 1997-12-12 2000-07-18 Xilinx, Inc. Rapidly reconfigurable FPGA having a multiple region architecture with reconfiguration caches useable as data RAM
US6046603A (en) 1997-12-12 2000-04-04 Xilinx, Inc. Method and apparatus for controlling the partial reconfiguration of a field programmable gate array
US6018783A (en) 1997-12-12 2000-01-25 Advanced Micro Devices, Inc. Register access controller which prevents simultaneous coupling of more than one register to a bus interface
DE69827589T2 (de) * 1997-12-17 2005-11-03 Elixent Ltd. Konfigurierbare Verarbeitungsanordnung und Verfahren zur Benutzung dieser Anordnung, um eine Zentraleinheit aufzubauen
DE69838374T2 (de) 1997-12-23 2008-05-29 Texas Instruments Inc., Dallas Prozessor und Verfahren zum Verringern von dessen Energieverbrauch
US6279020B1 (en) 1997-12-23 2001-08-21 U.S. Philips Corporation Programmable circuit for realizing a digital filter
JPH11184674A (ja) 1997-12-24 1999-07-09 Fujitsu Ltd レジスタファイル
US6192070B1 (en) 1998-01-02 2001-02-20 Mitsubishi Electric Research Laboratories, Inc. Universal modem for digital video, audio and data communications
US5959811A (en) 1998-01-13 1999-09-28 Read-Rite Corporation Magnetoresistive transducer with four-lead contact
US6039219A (en) 1998-01-20 2000-03-21 Bach; Lanae E. Liquid dispensing system for a refrigerator
US6230307B1 (en) 1998-01-26 2001-05-08 Xilinx, Inc. System and method for programming the hardware of field programmable gate arrays (FPGAs) and related reconfiguration resources as if they were software by creating hardware objects
US6366999B1 (en) 1998-01-28 2002-04-02 Bops, Inc. Methods and apparatus to support conditional execution in a VLIW-based array processor with subword execution
US6134629A (en) 1998-01-29 2000-10-17 Hewlett-Packard Company Determining thresholds and wrap-around conditions in a first-in-first-out memory supporting a variety of read and write transaction sizes
US6378072B1 (en) 1998-02-03 2002-04-23 Compaq Computer Corporation Cryptographic system
US6094726A (en) 1998-02-05 2000-07-25 George S. Sheng Digital signal processor using a reconfigurable array of macrocells
US6076174A (en) 1998-02-19 2000-06-13 United States Of America Scheduling framework for a heterogeneous computer network
US6360263B1 (en) 1998-02-25 2002-03-19 International Business Machines Corporation Dynamic resource allocation for user management in multi-processor time shared computer systems
JPH11261440A (ja) * 1998-03-11 1999-09-24 Oki Electric Ind Co Ltd 合成受信装置
US6691148B1 (en) 1998-03-13 2004-02-10 Verizon Corporate Services Group Inc. Framework for providing quality of service requirements in a distributed object-oriented computer system
US6073132A (en) 1998-03-27 2000-06-06 Lsi Logic Corporation Priority arbiter with shifting sequential priority scheme
US6112218A (en) 1998-03-30 2000-08-29 Texas Instruments Incorporated Digital filter with efficient quantization circuitry
JP3611714B2 (ja) * 1998-04-08 2005-01-19 株式会社ルネサステクノロジ プロセッサ
US6134605A (en) 1998-04-15 2000-10-17 Diamond Multimedia Systems, Inc. Redefinable signal processing subsystem
US6202130B1 (en) 1998-04-17 2001-03-13 Motorola, Inc. Data processing system for processing vector data and method therefor
US6088043A (en) 1998-04-30 2000-07-11 3D Labs, Inc. Scalable graphics processor architecture
US6226735B1 (en) 1998-05-08 2001-05-01 Broadcom Method and apparatus for configuring arbitrary sized data paths comprising multiple context processing elements
US6292822B1 (en) 1998-05-13 2001-09-18 Microsoft Corporation Dynamic load balancing among processors in a parallel computer
US6223222B1 (en) 1998-05-14 2001-04-24 3Com Corporation Method and system for providing quality-of-service in a data-over-cable system using configuration protocol messaging
US6411612B1 (en) 1998-05-19 2002-06-25 Harris Communication Selective modification of antenna directivity pattern to adaptively cancel co-channel interference in TDMA cellular communication system
EP1082687A1 (en) 1998-06-05 2001-03-14 i2 TECHNOLOGIES, INC. Computer implemented scheduling system and process using abstract local search technique
US6272616B1 (en) 1998-06-17 2001-08-07 Agere Systems Guardian Corp. Method and apparatus for executing multiple instruction streams in a digital processor with multiple data paths
GB2338558A (en) 1998-06-17 1999-12-22 Isoworth Uk Ltd Drink dispenser, concentrate detector and concentrate container
US6305014B1 (en) 1998-06-18 2001-10-16 International Business Machines Corporation Lifetime-sensitive instruction scheduling mechanism and method
US6175892B1 (en) 1998-06-19 2001-01-16 Hitachi America. Ltd. Registers and methods for accessing registers for use in a single instruction multiple data system
US6282627B1 (en) * 1998-06-29 2001-08-28 Chameleon Systems, Inc. Integrated processor and programmable data path chip for reconfigurable computing
KR100333724B1 (ko) 1998-06-30 2002-09-17 주식회사 하이닉스반도체 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법
US6356994B1 (en) 1998-07-09 2002-03-12 Bops, Incorporated Methods and apparatus for instruction addressing in indirect VLIW processors
US6604085B1 (en) 1998-07-20 2003-08-05 Usa Technologies, Inc. Universal interactive advertising and payment system network for public access electronic commerce and business related products and services
EP0974898A3 (en) 1998-07-24 2008-12-24 Interuniversitair Microelektronica Centrum Vzw A method for determining a storage-bandwidth optimized memory organization of an essentially digital device
US6587684B1 (en) 1998-07-28 2003-07-01 Bell Atlantic Nynex Mobile Digital wireless telephone system for downloading software to a digital telephone using wireless data link protocol
GB9818377D0 (en) 1998-08-21 1998-10-21 Sgs Thomson Microelectronics An integrated circuit with multiple processing cores
US6377983B1 (en) 1998-08-31 2002-04-23 International Business Machines Corporation Method and system for converting expertise based on document usage
US6442672B1 (en) 1998-09-30 2002-08-27 Conexant Systems, Inc. Method for dynamic allocation and efficient sharing of functional unit datapaths
US6381735B1 (en) 1998-10-02 2002-04-30 Microsoft Corporation Dynamic classification of sections of software
US6360259B1 (en) 1998-10-09 2002-03-19 United Technologies Corporation Method for optimizing communication speed between processors
US6301653B1 (en) 1998-10-14 2001-10-09 Conexant Systems, Inc. Processor containing data path units with forwarding paths between two data path units and a unique configuration or register blocks
US6467009B1 (en) 1998-10-14 2002-10-15 Triscend Corporation Configurable processor system unit
US6219780B1 (en) 1998-10-27 2001-04-17 International Business Machines Corporation Circuit arrangement and method of dispatching instructions to multiple execution units
US6289375B1 (en) 1998-10-30 2001-09-11 International Business Machines Corporation Method and apparatus for invoking network agent functions using a hash table
US6052600A (en) 1998-11-23 2000-04-18 Motorola, Inc. Software programmable radio and method for configuring
US6138693A (en) 1998-11-23 2000-10-31 Matz; Warren W. Automatic detergent dispenser
US6563891B1 (en) 1998-11-24 2003-05-13 Telefonaktiebolaget L M Ericsson (Publ) Automatic gain control for slotted mode operation
US6405214B1 (en) 1998-12-17 2002-06-11 Hewlett-Packard Company Method of gathering usage information and transmitting to a primary server and a third party server by a client program
US6202189B1 (en) 1998-12-17 2001-03-13 Teledesic Llc Punctured serial concatenated convolutional coding system and method for low-earth-orbit satellite data communication
US6591283B1 (en) 1998-12-24 2003-07-08 Stmicroelectronics N.V. Efficient interpolator for high speed timing recovery
US6385751B1 (en) 1998-12-30 2002-05-07 Texas Instruments Incorporated Programmable, reconfigurable DSP implementation of a Reed-Solomon encoder/decoder
US6618777B1 (en) 1999-01-21 2003-09-09 Analog Devices, Inc. Method and apparatus for communicating between multiple functional units in a computer environment
JP3444216B2 (ja) 1999-01-28 2003-09-08 日本電気株式会社 プログラマブルデバイス
KR100731371B1 (ko) 1999-02-15 2007-06-21 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 구성가능 기능 유닛을 포함하는 프로세서를 사용해서 컴퓨터 프로그램을 실행하는 방법, 프로세서 및 컴퓨터 판독가능 기록 매체
US20020083423A1 (en) 1999-02-17 2002-06-27 Elbrus International List scheduling algorithm for a cycle-driven instruction scheduler
US6718541B2 (en) 1999-02-17 2004-04-06 Elbrus International Limited Register economy heuristic for a cycle driven multiple issue instruction scheduler
JP3033575B1 (ja) 1999-02-17 2000-04-17 日本電気株式会社 画像処理装置
US6980515B1 (en) 1999-02-23 2005-12-27 Alcatel Multi-service network switch with quality of access
US6510138B1 (en) 1999-02-25 2003-01-21 Fairchild Semiconductor Corporation Network switch with head of line input buffer queue clearing
US6150838A (en) 1999-02-25 2000-11-21 Xilinx, Inc. FPGA configurable logic block with multi-purpose logic/memory circuit
US6271679B1 (en) * 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
US6349394B1 (en) 1999-03-31 2002-02-19 International Business Machines Corporation Performance monitoring in a NUMA computer
US6141283A (en) 1999-04-01 2000-10-31 Intel Corporation Method and apparatus for dynamically placing portions of a memory in a reduced power consumption state
US6570877B1 (en) 1999-04-07 2003-05-27 Cisco Technology, Inc. Search engine for forwarding table content addressable memory
US6832250B1 (en) 1999-04-13 2004-12-14 Lexmark International, Inc. Usage-based billing and management system and method for printers and other assets
GB2349548A (en) 1999-04-27 2000-11-01 Roke Manor Research Downloading software to mobile telecommunication users
JP2002544588A (ja) 1999-05-06 2002-12-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ処理装置、ロード又は格納命令を実行する方法、及び、プログラムをコンパイルする方法
AU5127600A (en) * 1999-05-07 2000-11-21 Morphics Technology, Inc. Heterogeneous programmable gate array
US6263057B1 (en) 1999-05-07 2001-07-17 Lucent Technologies Inc. Automatic telecommunications provider selection system
US6732126B1 (en) * 1999-05-07 2004-05-04 Intel Corporation High performance datapath unit for behavioral data transmission and reception
KR100450789B1 (ko) 1999-05-25 2004-10-01 삼성전자주식회사 유사 잡음 코드 획득 장치 및 이를 구비한 직접 시퀀스 코드분할 다중 접속 수신기
JP4248703B2 (ja) 1999-05-31 2009-04-02 パナソニック株式会社 ストリーム多重化装置、データ放送装置
JP2000353099A (ja) 1999-06-01 2000-12-19 Tektronix Inc アクティブ・パイプラインにおける流れ制御方法
EP1061437A1 (en) 1999-06-16 2000-12-20 STMicroelectronics S.r.l. Improved control unit for electronic microcontrollers or microprocessors
US6347346B1 (en) 1999-06-30 2002-02-12 Chameleon Systems, Inc. Local memory unit system with global access for use on reconfigurable chips
US6901440B1 (en) 1999-07-02 2005-05-31 Agilent Technologies, Inc. System and method for universal service activation
KR100358427B1 (ko) 1999-07-12 2002-10-25 한국전자통신연구원 씨디엠에이 적응배열안테나 시스템을 위한 효율적 구조의 복조기
US6359248B1 (en) 1999-08-02 2002-03-19 Xilinx, Inc. Method for marking packaged integrated circuits
AU6071899A (en) 1999-08-09 2001-03-05 Imi Cornelius Brasil Ltda. Universal connector for interconnecting fluid carrying components of beverage dispensing devices
US6507947B1 (en) 1999-08-20 2003-01-14 Hewlett-Packard Company Programmatic synthesis of processor element arrays
US6349346B1 (en) 1999-09-23 2002-02-19 Chameleon Systems, Inc. Control fabric unit including associated configuration memory and PSOP state machine adapted to provide configuration address to reconfigurable functional unit
US6430624B1 (en) 1999-10-21 2002-08-06 Air2Web, Inc. Intelligent harvesting and navigation system and method
US6421372B1 (en) 1999-11-10 2002-07-16 Itt Manufacturing Enterprises, Inc. Sequential-acquisition, multi-band, multi-channel, matched filter
US6539467B1 (en) 1999-11-15 2003-03-25 Texas Instruments Incorporated Microprocessor with non-aligned memory access
EP1107512A1 (en) 1999-12-03 2001-06-13 Sony International (Europe) GmbH Communication device and software for operating multimedia applications
JP2001166947A (ja) 1999-12-06 2001-06-22 Nec Corp コンパイル処理方式
GB2357226B (en) 1999-12-08 2003-07-16 Hewlett Packard Co Security protocol
US6694380B1 (en) 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
AU2915201A (en) 1999-12-30 2001-07-16 Morphics Technology, Inc. A fast initial acquisition and search device for a spread spectrum communicationsystem
US6967999B2 (en) 1999-12-30 2005-11-22 Infineon Technologies Ag Method and apparatus to support multi standard, multi service base-stations for wireless voice and data networks
US6601158B1 (en) 1999-12-30 2003-07-29 Pmc-Sierra, Inc. Count/address generation circuitry
DE10195203B3 (de) 2000-01-28 2014-01-02 Infineon Technologies Ag Verfahren zur Erzeugung einer Konfiguration für ein konfigurierbares Kommunikationsgerät sowie elektronisches Gerät und computerlesbares Medium
US20010048714A1 (en) 2000-01-28 2001-12-06 Uma Jha Method and apparatus for processing a secondary synchronization channel in a spread spectrum system
US6711617B1 (en) 2000-02-09 2004-03-23 International Business Machines Corporation Method and apparatus for providing automatic configuration of a computer system based on its physical location using an electronically read schedule
US6438737B1 (en) 2000-02-15 2002-08-20 Intel Corporation Reconfigurable logic for a computer
US7509420B2 (en) 2000-02-18 2009-03-24 Emc Corporation System and method for intelligent, globally distributed network storage
US6735621B1 (en) 2000-02-18 2004-05-11 Nortel Networks Limited Method and apparatus for messaging between disparate networks
US6778212B1 (en) 2000-02-22 2004-08-17 Pixim, Inc. Digital image sensor with on -chip programmable logic
WO2001069439A1 (en) 2000-03-17 2001-09-20 Filesx Ltd. Accelerating responses to requests made by users to an internet
US6326806B1 (en) 2000-03-29 2001-12-04 Xilinx, Inc. FPGA-based communications access point and system for reconfiguration
PL354956A1 (en) 2000-03-31 2004-03-22 General Dynamics Decision Systems, Inc. Scalable cryptographic engine
US6807590B1 (en) 2000-04-04 2004-10-19 Hewlett-Packard Development Company, L.P. Disconnecting a device on a cache line boundary in response to a write command
US6658048B1 (en) 2000-04-07 2003-12-02 Nokia Mobile Phones, Ltd. Global positioning system code phase detector with multipath compensation and method for reducing multipath components associated with a received signal
DE10019085A1 (de) 2000-04-10 2001-12-06 Francotyp Postalia Gmbh Anordnung und Verfahren zum Bereitstellen einer Mitteilung beim Laden von Dienstleistungsdaten für ein Endgerät
US7181542B2 (en) 2000-04-12 2007-02-20 Corente, Inc. Method and system for managing and configuring virtual private networks
DE10018374A1 (de) 2000-04-13 2001-10-18 Siemens Ag Mobiles Endgerät
US6804357B1 (en) 2000-04-28 2004-10-12 Nokia Corporation Method and system for providing secure subscriber content data
US6611906B1 (en) 2000-04-30 2003-08-26 Hewlett-Packard Development Company, L.P. Self-organizing hardware processing entities that cooperate to execute requests
US6691143B2 (en) 2000-05-11 2004-02-10 Cyberguard Corporation Accelerated montgomery multiplication using plural multipliers
WO2001091028A1 (en) 2000-05-20 2001-11-29 Leem Young Hie On demand contents providing method and system
US6604189B1 (en) 2000-05-22 2003-08-05 Lsi Logic Corporation Master/slave processor memory inter accessability in an integrated embedded system
US20020010848A1 (en) 2000-05-29 2002-01-24 Shoichi Kamano Data processing system
US6601086B1 (en) 2000-06-06 2003-07-29 Emware, Inc. Service provider for providing data, applications and services to embedded devices and for facilitating control and monitoring of embedded devices
US6606529B1 (en) 2000-06-09 2003-08-12 Frontier Technologies, Inc. Complex scheduling method and device
US6675265B2 (en) 2000-06-10 2004-01-06 Hewlett-Packard Development Company, L.P. Multiprocessor cache coherence system and method in which processor nodes and input/output nodes are equal participants
US6469540B2 (en) 2000-06-15 2002-10-22 Nec Corporation Reconfigurable device having programmable interconnect network suitable for implementing data paths
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6684319B1 (en) 2000-06-30 2004-01-27 Conexant Systems, Inc. System for efficient operation of a very long instruction word digital signal processor
AU2001283124A1 (en) 2000-07-31 2002-02-13 Morphics Technology, Inc. Generic finger architecture for spread spectrum applications
US7003015B2 (en) 2000-07-31 2006-02-21 Infineon Technologies Ag Apparatus and method for configurable multi-dwell search engine for spread spectrum applications
AU2001278148A1 (en) 2000-08-01 2002-02-13 Hrl Laboratories, Llc Apparatus and method for context-sensitive dynamic information service
US20020032551A1 (en) 2000-08-07 2002-03-14 Jabari Zakiya Systems and methods for implementing hash algorithms
US6754805B1 (en) 2000-08-07 2004-06-22 Transwitch Corporation Method and apparatus for configurable multi-cell digital signal processing employing global parallel configuration
GB0019341D0 (en) 2000-08-08 2000-09-27 Easics Nv System-on-chip solutions
FR2813409A1 (fr) 2000-08-29 2002-03-01 Canon Res Ct France Sa Procede et dispositif configuration d'un peripherique de traitement de documents electroniques dans un reseau de communication
JP3473695B2 (ja) 2000-08-30 2003-12-08 Ｎｅｃエレクトロニクス株式会社 Ｗ−ｃｄｍａシステムにおけるセルサーチ方法及び回路
US6754470B2 (en) 2000-09-01 2004-06-22 Telephia, Inc. System and method for measuring wireless device and network usage and performance metrics
US6751723B1 (en) 2000-09-02 2004-06-15 Actel Corporation Field programmable gate array and microcontroller system-on-a-chip
KR100342483B1 (ko) 2000-09-09 2002-06-28 윤종용 비동기방식 이동 통신 시스템에서의 기지국 탐색 장치 및방법
US6538470B1 (en) 2000-09-18 2003-03-25 Altera Corporation Devices and methods with programmable logic and digital signal processing regions
US6718182B1 (en) 2000-09-18 2004-04-06 Compal Electronics, Inc. Modularized functionality enhancement for a cellular telephone
US6771688B1 (en) 2000-09-19 2004-08-03 Lucent Technologies Inc. Segmented architecture for multiple sequence detection and identification in fading channels
US20020089348A1 (en) 2000-10-02 2002-07-11 Martin Langhammer Programmable logic integrated circuit devices including dedicated processor components
JP3933380B2 (ja) 2000-10-05 2007-06-20 富士通株式会社 コンパイラ
US20030012270A1 (en) 2000-10-06 2003-01-16 Changming Zhou Receiver
US20020045952A1 (en) * 2000-10-12 2002-04-18 Blemel Kenneth G. High performance hybrid micro-computer
US6941336B1 (en) 2000-10-26 2005-09-06 Cypress Semiconductor Corporation Programmable analog system architecture
US7035932B1 (en) 2000-10-27 2006-04-25 Eric Morgan Dowling Federated multiprotocol communication
US6748360B2 (en) 2000-11-03 2004-06-08 International Business Machines Corporation System for selling a product utilizing audio content identification
US20020107962A1 (en) 2000-11-07 2002-08-08 Richter Roger K. Single chassis network endpoint system with network processor for load balancing
JP3415579B2 (ja) 2000-11-09 2003-06-09 松下電器産業株式会社 マッチドフィルタおよび相関検出演算方法
US6766165B2 (en) 2000-12-05 2004-07-20 Nortel Networks Limited Method and system for remote and local mobile network management
US6738744B2 (en) 2000-12-08 2004-05-18 Microsoft Corporation Watermark detection via cardinality-scaled correlation
US7844666B2 (en) 2000-12-12 2010-11-30 Microsoft Corporation Controls and displays for acquiring preferences, inspecting behavior, and guiding the learning and decision policies of an adaptive communications prioritization and routing system
US6865664B2 (en) 2000-12-13 2005-03-08 Conexant Systems, Inc. Methods, systems, and computer program products for compressing a computer program based on a compression criterion and executing the compressed program
US6823448B2 (en) 2000-12-15 2004-11-23 Intel Corporation Exception handling using an exception pipeline in a pipelined processor
US6842895B2 (en) 2000-12-21 2005-01-11 Freescale Semiconductor, Inc. Single instruction for multiple loops
US6426649B1 (en) 2000-12-29 2002-07-30 Quicklogic Corporation Architecture for field programmable gate array
EP1410513A4 (en) 2000-12-29 2005-06-29 Infineon Technologies Ag CHANNEL CODEC PROCESSOR CONFIGURABLE FOR MULTIPLE WIRELESS COMMUNICATION STANDARDS
US6483343B1 (en) 2000-12-29 2002-11-19 Quicklogic Corporation Configurable computational unit embedded in a programmable device
US20020087829A1 (en) 2000-12-29 2002-07-04 Snyder Walter L. Re-targetable communication system
WO2002056538A2 (en) 2001-01-12 2002-07-18 Broadcom Corporation Implementation of the shai algorithm
US6871236B2 (en) 2001-01-26 2005-03-22 Microsoft Corporation Caching transformed content in a mobile gateway
US7085310B2 (en) 2001-01-29 2006-08-01 Qualcomm, Incorporated Method and apparatus for managing finger resources in a communication system
US20020133688A1 (en) 2001-01-29 2002-09-19 Ming-Hau Lee SIMD/MIMD processing on a reconfigurable array
US6753873B2 (en) 2001-01-31 2004-06-22 General Electric Company Shared memory control between detector framing node and processor
US6925167B2 (en) 2001-02-01 2005-08-02 Estech Systems, Inc. Service observing in a voice over IP telephone system
US20020107905A1 (en) 2001-02-05 2002-08-08 Roe Colleen A. Scalable agent service system
JP2005503047A (ja) 2001-02-06 2005-01-27 エン ガルデ システムズ、インコーポレイテッド 安全なネットワークを供給するための装置と方法
KR100397353B1 (ko) 2001-02-07 2003-09-13 광주과학기술원 Ｏｆｄｍ 시스템용 원-탭 등화기뱅크의 신호왜곡 보상방법
US6760587B2 (en) 2001-02-23 2004-07-06 Qualcomm Incorporated Forward-link scheduling in a wireless communication system during soft and softer handoff
US7433942B2 (en) 2001-02-27 2008-10-07 Intel Corporation Network management
US20020147845A1 (en) 2001-03-06 2002-10-10 Juan-Antonio Sanchez-Herrero Flexible user distribution between user's serving entities
US6674999B2 (en) 2001-03-16 2004-01-06 Skyworks Solutions, Inc Dynamically varying linearity system for an RF front-end of a communication device
US7653710B2 (en) 2002-06-25 2010-01-26 Qst Holdings, Llc. Hardware task manager
US7325123B2 (en) 2001-03-22 2008-01-29 Qst Holdings, Llc Hierarchical interconnect for configuring separate interconnects for each group of fixed and diverse computational elements
US6836839B2 (en) 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7225279B2 (en) 2002-06-25 2007-05-29 Nvidia Corporation Data distributor in a computation unit forwarding network data to select components in respective communication method type
US20040133745A1 (en) 2002-10-28 2004-07-08 Quicksilver Technology, Inc. Adaptable datapath for a digital processing system
WO2002077854A1 (en) 2001-03-26 2002-10-03 Azurn Networks Inc. Unified xml voice and data media converging switch and application delivery system
JP4642264B2 (ja) 2001-04-03 2011-03-02 株式会社日立国際電気 スペクトル拡散通信用相関回路
EP1255368A1 (en) 2001-04-30 2002-11-06 Siemens Information and Communication Networks S.p.A. Method to perform link adaptation in enhanced cellular communication systems with several modulation and coding schemes
US6577678B2 (en) 2001-05-08 2003-06-10 Quicksilver Technology Method and system for reconfigurable channel coding
US6785341B2 (en) 2001-05-11 2004-08-31 Qualcomm Incorporated Method and apparatus for processing data in a multiple-input multiple-output (MIMO) communication system utilizing channel state information
US20020184291A1 (en) 2001-05-31 2002-12-05 Hogenauer Eugene B. Method and system for scheduling in an adaptable computing engine
US6618434B2 (en) 2001-05-31 2003-09-09 Quicksilver Technology, Inc. Adaptive, multimode rake receiver for dynamic search and multipath reception
US6963890B2 (en) 2001-05-31 2005-11-08 Koninklijke Philips Electronics N.V. Reconfigurable digital filter having multiple filtering modes
US6912515B2 (en) 2001-06-04 2005-06-28 Xerox Corporation Method and system for algorithm synthesis in problem solving
US7032229B1 (en) 2001-06-04 2006-04-18 Palmsource, Inc. Automatic tracking of user progress in a software application
US6653859B2 (en) 2001-06-11 2003-11-25 Lsi Logic Corporation Heterogeneous integrated circuit with reconfigurable logic cores
US7266703B2 (en) 2001-06-13 2007-09-04 Itt Manufacturing Enterprises, Inc. Single-pass cryptographic processor and method
US7969431B2 (en) 2001-06-29 2011-06-28 National Instruments Corporation Graphical program node for generating a measurement program
US6883084B1 (en) 2001-07-25 2005-04-19 University Of New Mexico Reconfigurable data path processor
US20030023830A1 (en) 2001-07-25 2003-01-30 Hogenauer Eugene B. Method and system for encoding instructions for a VLIW that reduces instruction memory requirements
US6768768B2 (en) 2001-09-19 2004-07-27 Qualcomm Incorporated Method and apparatus for step two W-CDMA searching
US7257620B2 (en) 2001-09-24 2007-08-14 Siemens Energy & Automation, Inc. Method for providing engineering tool services
US20030061260A1 (en) 2001-09-25 2003-03-27 Timesys Corporation Resource reservation and priority management
US20030142818A1 (en) 2001-09-28 2003-07-31 Nec Usa, Inc. Techniques for efficient security processing
US20030074473A1 (en) 2001-10-12 2003-04-17 Duc Pham Scalable network gateway processor architecture
US7139263B2 (en) 2001-10-19 2006-11-21 Sentito Networks, Inc. Voice over IP architecture
US7146500B2 (en) 2001-11-14 2006-12-05 Compass Technology Management, Inc. System for obtaining signatures on a single authoritative copy of an electronic record
US7106787B2 (en) 2001-11-28 2006-09-12 Broadcom Corporation Acquisition matched filter for W-CDMA systems providing frequency offset robustness
US6986021B2 (en) 2001-11-30 2006-01-10 Quick Silver Technology, Inc. Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements
US8412915B2 (en) 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US20030131162A1 (en) 2002-01-10 2003-07-10 Stacey Secatch Non-destructive read FIFO
US7631196B2 (en) 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
US20040015970A1 (en) 2002-03-06 2004-01-22 Scheuermann W. James Method and system for data flow control of execution nodes of an adaptive computing engine (ACE)
US20030172138A1 (en) 2002-03-11 2003-09-11 Mccormack Jonathan I. System and method for managing two or more electronic devices
US20040039801A9 (en) 2002-03-11 2004-02-26 Venkatachary Srinivasan System and method for delivering data in a network
US20030212684A1 (en) 2002-03-11 2003-11-13 Markus Meyer System and method for adapting preferences based on device location or network topology
US7200735B2 (en) 2002-04-10 2007-04-03 Tensilica, Inc. High-performance hybrid processor with configurable execution units
US6732354B2 (en) 2002-04-23 2004-05-04 Quicksilver Technology, Inc. Method, system and software for programming reconfigurable hardware
US6988139B1 (en) 2002-04-26 2006-01-17 Microsoft Corporation Distributed computing of a job corresponding to a plurality of predefined tasks
JP3860075B2 (ja) 2002-05-30 2006-12-20 シャープ株式会社 テスト回路を有する自己同期型論理回路および自己同期型論理回路のテスト方法
US6907598B2 (en) 2002-06-05 2005-06-14 Microsoft Corporation Method and system for compressing program code and interpreting compressed program code
US6735747B2 (en) 2002-06-10 2004-05-11 Lsi Logic Corporation Pre-silicon verification path coverage
US6985720B2 (en) * 2002-07-12 2006-01-10 Qualcomm, Incorporated Apparatus and method for transparent and integrated wireless messaging in a multi-mode environment
US20040062300A1 (en) 2002-10-01 2004-04-01 Mcdonough John G. System and method for detecting direct sequence spread spectrum signals using batch processing of independent parameters
US6859434B2 (en) 2002-10-01 2005-02-22 Comsys Communication & Signal Processing Ltd. Data transfer scheme in a communications system incorporating multiple processing elements
US7317750B2 (en) 2002-10-31 2008-01-08 Lot 41 Acquisition Foundation, Llc Orthogonal superposition coding for direct-sequence communications
US6883074B2 (en) 2002-12-13 2005-04-19 Sun Microsystems, Inc. System and method for efficient write operations for repeated snapshots by copying-on-write to most recent snapshot
US7184472B2 (en) 2003-03-07 2007-02-27 Texas Instruments Incorporated Time domain equalizer and method
US7200837B2 (en) 2003-08-21 2007-04-03 Qst Holdings, Llc System, method and software for static and dynamic programming and configuration of an adaptive computing architecture
US7321979B2 (en) 2004-01-22 2008-01-22 International Business Machines Corporation Method and apparatus to change the operating frequency of system core logic to maximize system memory bandwidth
US7369607B2 (en) 2004-02-26 2008-05-06 2Wire, Inc. Multicarrier communication using a time domain equalizing filter
CN110958946B (zh) 2017-07-31 2022-03-11 株式会社百乐 加压式书写工具

Also Published As

Publication number Publication date
WO2002077849A2 (en) 2002-10-03
EP1415399A2 (en) 2004-05-06
WO2002077849A3 (en) 2004-02-19
US20020138716A1 (en) 2002-09-26
US6836839B2 (en) 2004-12-28
JP4238033B2 (ja) 2009-03-11
US9164952B2 (en) 2015-10-20
US20120124333A1 (en) 2012-05-17
JP2005508532A (ja) 2005-03-31
US20140122764A1 (en) 2014-05-01
US20100161940A1 (en) 2010-06-24
US20090037693A1 (en) 2009-02-05
US8543795B2 (en) 2013-09-24
EP2117123A3 (en) 2009-12-30
ATE438227T1 (de) 2009-08-15
US8356161B2 (en) 2013-01-15
AU2002247295A1 (en) 2002-10-08
TW578098B (en) 2004-03-01
EP2117123A2 (en) 2009-11-11
EP1415399B1 (en) 2009-07-29
US20090037691A1 (en) 2009-02-05
KR100910777B1 (ko) 2009-08-04
DE60233144D1 (de) 2009-09-10

Similar Documents

Publication Publication Date Title
KR100910777B1 (ko) 적응성 연산 집적 회로 및 적응성 연산 방법
US9396161B2 (en) Method and system for managing hardware resources to implement system functions using an adaptive computing architecture
US8543794B2 (en) Adaptive integrated circuitry with heterogenous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7464251B2 (en) Method and apparatus for configuring arbitrary sized data paths comprising multiple context processing elements
Cummings et al. FPGA in the software radio
US7249242B2 (en) Input pipeline registers for a node in an adaptive computing engine
US6108760A (en) Method and apparatus for position independent reconfiguration in a network of multiple context processing elements
US5915123A (en) Method and apparatus for controlling configuration memory contexts of processing elements in a network of multiple context processing elements
US7266672B2 (en) Method and apparatus for retiming in a network of multiple context processing elements
US7325123B2 (en) Hierarchical interconnect for configuring separate interconnects for each group of fixed and diverse computational elements
US20060015701A1 (en) Arithmetic node including general digital signal processing functions for an adaptive computing machine
US20030054774A1 (en) Method and system for managing hardware resources to implement system acquisition using an adaptive computing architecture
Baklouti et al. IP based configurable SIMD massively parallel SoC

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee