JP3473695B2 - Ｗ−ｃｄｍａシステムにおけるセルサーチ方法及び回路 - Google Patents
Ｗ−ｃｄｍａシステムにおけるセルサーチ方法及び回路Info
- Publication number
- JP3473695B2 JP3473695B2 JP2000260608A JP2000260608A JP3473695B2 JP 3473695 B2 JP3473695 B2 JP 3473695B2 JP 2000260608 A JP2000260608 A JP 2000260608A JP 2000260608 A JP2000260608 A JP 2000260608A JP 3473695 B2 JP3473695 B2 JP 3473695B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- power
- cell search
- unit
- correlation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7083—Cell search, e.g. using a three-step approach
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
- H04B1/708—Parallel implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70702—Intercell-related aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70707—Efficiency-related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、移動体無線通信シ
ステムにおけるセルサーチ方法及び装置に関し、特に、
Ｗ−ＣＤＭＡ（Wide CDMA）システムにおけるセルサー
チ方法及び回路に関する。
ステムにおけるセルサーチ方法及び装置に関し、特に、
Ｗ−ＣＤＭＡ（Wide CDMA）システムにおけるセルサー
チ方法及び回路に関する。
【０００２】
【従来の技術】移動体端末を用いたＣＤＭＡ（Code Di
vision Multiple Access；符号分割多元接続）セルラ
方式の無線通信システムにおいては、移動体端末の電源
オン時の初期同期確立作業や移動にともなうセル切り替
え時などのセルサーチを行う必要がある。
vision Multiple Access；符号分割多元接続）セルラ
方式の無線通信システムにおいては、移動体端末の電源
オン時の初期同期確立作業や移動にともなうセル切り替
え時などのセルサーチを行う必要がある。
【０００３】図７は、従来の移動体端末のセルサーチ回
路２の構成の一例を示す図である。図７を参照すると、
ベースバンド受信信号（ＲＸ）を入力とするマッチドフ
ィルタ２３は、ステップ１（スロットタイミング同定）
のみの逆拡散処理を実行する。なお、ＳＳ（スプレッド
スペクトラム）拡散通信方式において、初期接続等を高
速に行うマッチドフィルタは、複数段のレジスタと、各
段のレジスタの出力と係数を乗算する複数の乗算器と、
複数の乗算器の出力を加算して出力する加算器よりな
り、例えば１シンボル２５６チップの場合、２５６段の
マッチドフィルタについて、Ｉ成分（同相成分）とＱ成
分（直交成分）で、５１２個の加算器と、５１２ワード
のレジスタから構成される。
路２の構成の一例を示す図である。図７を参照すると、
ベースバンド受信信号（ＲＸ）を入力とするマッチドフ
ィルタ２３は、ステップ１（スロットタイミング同定）
のみの逆拡散処理を実行する。なお、ＳＳ（スプレッド
スペクトラム）拡散通信方式において、初期接続等を高
速に行うマッチドフィルタは、複数段のレジスタと、各
段のレジスタの出力と係数を乗算する複数の乗算器と、
複数の乗算器の出力を加算して出力する加算器よりな
り、例えば１シンボル２５６チップの場合、２５６段の
マッチドフィルタについて、Ｉ成分（同相成分）とＱ成
分（直交成分）で、５１２個の加算器と、５１２ワード
のレジスタから構成される。
【０００４】ステップ２（フレームタイミング同定）、
ステップ３（スクランブリングコード同定）の逆拡散
は、コリレータ部（相関部）２１で行う。コリレータ部
２１は、ステップ２、ステップ３で、共通に使用され
る。すなわち、コリレータ部２１のコード生成部２２
は、ステップ２ではフレームタイミング同定用のコー
ド、ステップ３ではスクランブリングコード同定用のコ
ードを生成し、コリレータ部２１のコリレータは、コー
ド生成部２２で生成されるコードと、ベースバンド受信
信号との相関をとる。
ステップ３（スクランブリングコード同定）の逆拡散
は、コリレータ部（相関部）２１で行う。コリレータ部
２１は、ステップ２、ステップ３で、共通に使用され
る。すなわち、コリレータ部２１のコード生成部２２
は、ステップ２ではフレームタイミング同定用のコー
ド、ステップ３ではスクランブリングコード同定用のコ
ードを生成し、コリレータ部２１のコリレータは、コー
ド生成部２２で生成されるコードと、ベースバンド受信
信号との相関をとる。
【０００５】セレクタ２４は、コリレータ部２１とマッ
チドフィルタ２３の出力を選択出力する。
チドフィルタ２３の出力を選択出力する。
【０００６】パワー計算部２５は、セレクタ２４の出力
を入力し、Ｉ成分（同相成分）とＱ成分（直交成分）の
２乗値を求めパワー（電力値）の計算を行う。
を入力し、Ｉ成分（同相成分）とＱ成分（直交成分）の
２乗値を求めパワー（電力値）の計算を行う。
【０００７】１シンボルが２５６チップ、１スロットが
１０シンボルよりなるとして、メモリ２６は、メモリ容
量が２５６０ワードのＲＡＭ（ランダムアクセスメモ
リ）よりなり、ステップ１、ステップ２、ステップ３の
処理でシェアして使用される。
１０シンボルよりなるとして、メモリ２６は、メモリ容
量が２５６０ワードのＲＡＭ（ランダムアクセスメモ
リ）よりなり、ステップ１、ステップ２、ステップ３の
処理でシェアして使用される。
【０００８】ディテクト（Detect）部２７は、マッチド
フィルタ２３、コリレータ部２１よりメモリ２６に書き
込まれた相関値の最大値検索を行う。
フィルタ２３、コリレータ部２１よりメモリ２６に書き
込まれた相関値の最大値検索を行う。
【０００９】判定部２８では、スレッショルド係数を用
いて、メモリ２６内の平均値と最大値の判定を行う。
いて、メモリ２６内の平均値と最大値の判定を行う。
【００１０】コントロール部２０は、システムカウンタ
（System Counter）信号を入力し、各部の動作タイミ
ングの制御を行う。
（System Counter）信号を入力し、各部の動作タイミ
ングの制御を行う。
【００１１】かかる構成において、ステップ１のマッチ
ドフィルタ２３は、毎チップ１つの相関値を出力し、２
５６０チップ（１スロット）で計算を終了する。
ドフィルタ２３は、毎チップ１つの相関値を出力し、２
５６０チップ（１スロット）で計算を終了する。
【００１２】なお、マッチドフィルタ、相関器を備えた
セルサーチ回路の構成として、例えば特開平１１−８８
２９５号公報、および特開平１１−２００４４７号公報
等の記載が参照される。
セルサーチ回路の構成として、例えば特開平１１−８８
２９５号公報、および特開平１１−２００４４７号公報
等の記載が参照される。
【００１３】
【発明が解決しようとする課題】従来のセルサーチ方法
では、ステップ１〜３の各ステップにおいて確定候補を
１つに絞って、次のステップへ進む構成とされている。
すなわち、ステップ１では、候補を１つしか出力しな
い。このため、高速に逆拡散を行い、さらに、数スロッ
ト間、累積加算を行うことにより、ステップ１の候補の
信頼性を高める必要があった。この理由で、図７に示し
たように、従来のセルサーチ回路には、マッチドフィル
タ２３が必要とされている。
では、ステップ１〜３の各ステップにおいて確定候補を
１つに絞って、次のステップへ進む構成とされている。
すなわち、ステップ１では、候補を１つしか出力しな
い。このため、高速に逆拡散を行い、さらに、数スロッ
ト間、累積加算を行うことにより、ステップ１の候補の
信頼性を高める必要があった。この理由で、図７に示し
たように、従来のセルサーチ回路には、マッチドフィル
タ２３が必要とされている。
【００１４】しかしながら、マッチドフィルタを用いた
従来のセルサーチ回路においては、ステップ１でしかマ
ッチドフィルタを使用していず、結果的に、回路規模が
増大し、また消費電流の増加ともなっている、という問
題点を有している。
従来のセルサーチ回路においては、ステップ１でしかマ
ッチドフィルタを使用していず、結果的に、回路規模が
増大し、また消費電流の増加ともなっている、という問
題点を有している。
【００１５】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、マッチドフィルタ
を要しないセルサーチを実現することで、回路規模を縮
減し、消費電量の低減を図る方法及び回路を提供するこ
とにある。
なされたものであって、その目的は、マッチドフィルタ
を要しないセルサーチを実現することで、回路規模を縮
減し、消費電量の低減を図る方法及び回路を提供するこ
とにある。
【００１６】
【課題を解決するための手段】前記目的を達成する本発
明は、スロットタイミング同定を行う第１のステップ
と、フレームタイミング同定を行う第２のステップと、
スクランブリングコード同定を行う第３ステップと、を
含むＣＤＭＡ移動体通信システムにおけるセルサーチ方
法において、前記各ステップにおける相関値の算出をコ
リレータ部で行い、前記スロットタイミング同定の第１
のステップでは、スロットタイミング同定結果を１候補
に絞らずに複数候補検出し、その際、一定期間毎に、相
関パワーが最大値を示す１候補を検出することで、１ス
ロット区間あたりスロットタイミングを複数候補検出
し、前記フレームタイミング同定の第２のステップで
は、前記スロットタイミングの複数候補を基に、すべて
の候補に対してフレームタイミング同定を行い、前記フ
レームタイミングの複数候補の中で最大値を示すものを
１つ選択し、前記スクランブリングコード同定を行う第
３ステップでは、前記第２のステップで選択された１候
補のタイミングについて相関パワーを求め、スレッショ
ルド判定を行って同定する、ものである。
明は、スロットタイミング同定を行う第１のステップ
と、フレームタイミング同定を行う第２のステップと、
スクランブリングコード同定を行う第３ステップと、を
含むＣＤＭＡ移動体通信システムにおけるセルサーチ方
法において、前記各ステップにおける相関値の算出をコ
リレータ部で行い、前記スロットタイミング同定の第１
のステップでは、スロットタイミング同定結果を１候補
に絞らずに複数候補検出し、その際、一定期間毎に、相
関パワーが最大値を示す１候補を検出することで、１ス
ロット区間あたりスロットタイミングを複数候補検出
し、前記フレームタイミング同定の第２のステップで
は、前記スロットタイミングの複数候補を基に、すべて
の候補に対してフレームタイミング同定を行い、前記フ
レームタイミングの複数候補の中で最大値を示すものを
１つ選択し、前記スクランブリングコード同定を行う第
３ステップでは、前記第２のステップで選択された１候
補のタイミングについて相関パワーを求め、スレッショ
ルド判定を行って同定する、ものである。
【００１７】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明は、ＩＴＵ（International Telecommuni
cation Union）の提唱するＷ−ＣＤＭＡ(IMT-2000)Ｆ
ＤＤ（Frequency Division Duplexing）モードにおけ
るセルサーチの、ステップ１（スロットタイミング同
定）、ステップ２（フレームタイミング同定）、ステッ
プ３（スクランブリングコード同定）において、以下の
特徴を有する。
する。本発明は、ＩＴＵ（International Telecommuni
cation Union）の提唱するＷ−ＣＤＭＡ(IMT-2000)Ｆ
ＤＤ（Frequency Division Duplexing）モードにおけ
るセルサーチの、ステップ１（スロットタイミング同
定）、ステップ２（フレームタイミング同定）、ステッ
プ３（スクランブリングコード同定）において、以下の
特徴を有する。
【００１８】（１）ステップ１（スロットタイミング同
定）とステップ２（フレームタイミング同定）を１つの
検出サイクルとする。
定）とステップ２（フレームタイミング同定）を１つの
検出サイクルとする。
【００１９】（２）ステップ１におけるスロットタイミ
ング同定結果を、１候補に絞らずに複数候補検出する。
ング同定結果を、１候補に絞らずに複数候補検出する。
【００２０】（３）ステップ１におけるスロットタイミ
ングの複数の候補から、一定期間毎に最大値を示す１候
補を検出する。
ングの複数の候補から、一定期間毎に最大値を示す１候
補を検出する。
【００２１】（４）ステップ２のフレームタイミング同
定では、ステップ１の複数候補の結果を基に、すべての
候補に対して、フレームタイミング同定を行う。
定では、ステップ１の複数候補の結果を基に、すべての
候補に対して、フレームタイミング同定を行う。
【００２２】（５）ステップ２のフレームタイミングの
複数候補の中で、最大値を示すものを１つ選択する。
複数候補の中で、最大値を示すものを１つ選択する。
【００２３】（６）ステップ２のフレームタイミングの
１候補に対してスレッショルド判定を行い同定する。
１候補に対してスレッショルド判定を行い同定する。
【００２４】（７）ただし、上記（６）のスレッショル
ド判定において、スレッショルド判定条件をクリアでき
ない場合、ステップ１から、やり直す。
ド判定において、スレッショルド判定条件をクリアでき
ない場合、ステップ１から、やり直す。
【００２５】上記（１）〜（７）の特徴を有するセルサ
ーチアルゴリズムを用いることにより、本発明では、従
来のセルサーチ方法で用いられていた、ステップ１のみ
で使用されるマッチドフィルタを削除し、ステップ２、
ステップ３で使用されるコリレータをシェアすること
で、ステップ１を実現しており、このため、回路規模、
および消費電流の削減することができる。
ーチアルゴリズムを用いることにより、本発明では、従
来のセルサーチ方法で用いられていた、ステップ１のみ
で使用されるマッチドフィルタを削除し、ステップ２、
ステップ３で使用されるコリレータをシェアすること
で、ステップ１を実現しており、このため、回路規模、
および消費電流の削減することができる。
【００２６】本発明に係る回路は、その好ましい一実施
の形態において、スロットタイミング同定を行う第１の
ステップでは、Ｐ−サーチコード（P-Search Code）の
生成を行い、フレームタイミング同定を行う第２のステ
ップではＳ−サーチコード（S-Search Code）の生成を
行い、スクランブリングコード同定を行う第３のステッ
プでは、Ｐ−スクランブリングコード（P-Scrambling
Code）の生成を行うコード生成部（１２）と、並設され
た複数個のコリレータと、を備え、前記第１のステップ
では、Ｐ−サーチコード（P-Search Code）を利用した
逆拡散処理、前記第２のステップでは、Ｓ−サーチコー
ド（S-Search Code）を利用した逆拡散処理、前記第３
のステップでは、Ｐ−スクランブリングコード（P-Scra
mblingCode）を利用した逆拡散処理を行うコリレータ部
（１１）と、コリレータ部（１１）の出力から相関パワ
ーを計算して出力するパワー計算部（１３）と、前記パ
ワー計算部の出力を格納するメモリ（１４）と、前記各
ステップにおいて、前記メモリに格納された相関パワー
の最大値検索を行う検出（ディテクト）部（１５）と、
前記第２のステップと前記第３のステップにおいて、予
め定められたスレッショルド係数を用いて、前記メモリ
に格納されている相関パワーの平均値と最大値の判定を
行う判定部（１６）と、前記各部の動作タイミングの制
御を行う制御部（１０）と、を少なくとも備えている。
の形態において、スロットタイミング同定を行う第１の
ステップでは、Ｐ−サーチコード（P-Search Code）の
生成を行い、フレームタイミング同定を行う第２のステ
ップではＳ−サーチコード（S-Search Code）の生成を
行い、スクランブリングコード同定を行う第３のステッ
プでは、Ｐ−スクランブリングコード（P-Scrambling
Code）の生成を行うコード生成部（１２）と、並設され
た複数個のコリレータと、を備え、前記第１のステップ
では、Ｐ−サーチコード（P-Search Code）を利用した
逆拡散処理、前記第２のステップでは、Ｓ−サーチコー
ド（S-Search Code）を利用した逆拡散処理、前記第３
のステップでは、Ｐ−スクランブリングコード（P-Scra
mblingCode）を利用した逆拡散処理を行うコリレータ部
（１１）と、コリレータ部（１１）の出力から相関パワ
ーを計算して出力するパワー計算部（１３）と、前記パ
ワー計算部の出力を格納するメモリ（１４）と、前記各
ステップにおいて、前記メモリに格納された相関パワー
の最大値検索を行う検出（ディテクト）部（１５）と、
前記第２のステップと前記第３のステップにおいて、予
め定められたスレッショルド係数を用いて、前記メモリ
に格納されている相関パワーの平均値と最大値の判定を
行う判定部（１６）と、前記各部の動作タイミングの制
御を行う制御部（１０）と、を少なくとも備えている。
【００２７】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。図１は、本発明の一実施例として
のセルサーチ回路１の構成を示す図である。図１を参照
すると、本発明の一実施例においては、図７のマッチド
フィルタは設けられていず、ベースバンド受信信号（Ｒ
Ｘ）を入力とするコリレータ部が、ステップ１（スロッ
トタイミング同定）、ステップ２（フレームタイミング
同定）、ステップ３（スクランブリングコード同定）を
行う構成とされている。
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。図１は、本発明の一実施例として
のセルサーチ回路１の構成を示す図である。図１を参照
すると、本発明の一実施例においては、図７のマッチド
フィルタは設けられていず、ベースバンド受信信号（Ｒ
Ｘ）を入力とするコリレータ部が、ステップ１（スロッ
トタイミング同定）、ステップ２（フレームタイミング
同定）、ステップ３（スクランブリングコード同定）を
行う構成とされている。
【００２８】コリレータ部１１のコード生成部１２は、
ステップ１の場合、Ｐ−サーチコード（P-Search Cod
e）の生成、ステップ２の場合、Ｓ−サーチコード（S-S
earchCode）の生成、ステップ３の場合、Ｐ−スクラン
ブリングコード（P-Scrambling Code）の生成をそれぞ
れ行う。なお、Ｐ−サーチコード（P-Search Code；第
１サーチコード）、Ｓ−サーチコード（S-Search Cod
e；第２サーチコード）、Ｐ−スクランブリングコード
（P-Scrambling Code）は、３ＧＰＰ(3rd Generation
Partnership Project)が規定したコードであり、３
ＧＰＰの仕様書（3G TS 25.213 第5.22，5.23章）が
参照される。
ステップ１の場合、Ｐ−サーチコード（P-Search Cod
e）の生成、ステップ２の場合、Ｓ−サーチコード（S-S
earchCode）の生成、ステップ３の場合、Ｐ−スクラン
ブリングコード（P-Scrambling Code）の生成をそれぞ
れ行う。なお、Ｐ−サーチコード（P-Search Code；第
１サーチコード）、Ｓ−サーチコード（S-Search Cod
e；第２サーチコード）、Ｐ−スクランブリングコード
（P-Scrambling Code）は、３ＧＰＰ(3rd Generation
Partnership Project)が規定したコードであり、３
ＧＰＰの仕様書（3G TS 25.213 第5.22，5.23章）が
参照される。
【００２９】コリレータ部１１は、３２個のコリレータ
（相関器）を備え、ステップ１では、コード生成部１２
より生成されるＰ−サーチコード（P-Search Code）を
利用した逆拡散処理、ステップ２では、コード生成部１
２より生成されるＳ−サーチコード（S-Search Code）
を利用した逆拡散処理、ステップ３では、コード生成部
１２より生成されるＰ−スクランブリングコード（P-Sc
rambling Code）を利用した逆拡散処理を行う。このよ
うに、コリレータ部１１は、ステップ１、ステップ２、
ステップ３の各ステップでシェアして用いられる。
（相関器）を備え、ステップ１では、コード生成部１２
より生成されるＰ−サーチコード（P-Search Code）を
利用した逆拡散処理、ステップ２では、コード生成部１
２より生成されるＳ−サーチコード（S-Search Code）
を利用した逆拡散処理、ステップ３では、コード生成部
１２より生成されるＰ−スクランブリングコード（P-Sc
rambling Code）を利用した逆拡散処理を行う。このよ
うに、コリレータ部１１は、ステップ１、ステップ２、
ステップ３の各ステップでシェアして用いられる。
【００３０】パワー計算部１３は、コリレータ部１１の
出力を入力し、Ｉ成分とＱ成分の２乗値の計算を行う。
出力を入力し、Ｉ成分とＱ成分の２乗値の計算を行う。
【００３１】メモリ１４は、１シンボルが２５６チッ
プ、１スロットが１０シンボルの場合、メモリ容量が２
５６０ワードのＲＡＭ（ランダムアクセスメモリ）より
なり、ステップ１、ステップ２、ステップ３でシェアし
て使用する。
プ、１スロットが１０シンボルの場合、メモリ容量が２
５６０ワードのＲＡＭ（ランダムアクセスメモリ）より
なり、ステップ１、ステップ２、ステップ３でシェアし
て使用する。
【００３２】ディテクト（検出）部１５では、コリレー
タ部１１よりメモリ１４に書きこまれた相関値を基に、
最大値検索を行う。
タ部１１よりメモリ１４に書きこまれた相関値を基に、
最大値検索を行う。
【００３３】判定部１６では、スレッショルド係数を用
いてメモリ内の平均値と最大値の判定を行う。ただしス
テップ１では、セレクタ１７を介して、判定部１６の処
理は、パスされる。
いてメモリ内の平均値と最大値の判定を行う。ただしス
テップ１では、セレクタ１７を介して、判定部１６の処
理は、パスされる。
【００３４】コントロール部１０は、システムカウンタ
（System Counter）信号を入力し、各ブロックの動作
タイミグ制御を行う。
（System Counter）信号を入力し、各ブロックの動作
タイミグ制御を行う。
【００３５】本発明の一実施例の動作について詳細に説
明する。以下では、ステップ１でのスロットタイミング
候補を１シンボル毎に１候補、計１０候補検出する場合
について説明する。
明する。以下では、ステップ１でのスロットタイミング
候補を１シンボル毎に１候補、計１０候補検出する場合
について説明する。
【００３６】図２は、本発明の一実施例におけるセルサ
ーチの動作を説明するためのフローチャートである。
ーチの動作を説明するためのフローチャートである。
【００３７】セルサーチは、図２に示す通り、ステップ
（ＳＴＥＰ）１〜ステップ（ＳＴＥＰ）３の３つのステ
ップで行われる。
（ＳＴＥＰ）１〜ステップ（ＳＴＥＰ）３の３つのステ
ップで行われる。
【００３８】セルサーチが動作を開始すると、直ちに、
Ｐ−サーチコード（P-Search Code）を用いて相関パワ
ープロファイルの作成を開始する（ステップ１−１）。
Ｐ−サーチコード（P-Search Code）を用いて相関パワ
ープロファイルの作成を開始する（ステップ１−１）。
【００３９】図３は、この相関パワープロファイルを作
成するためのコリレータ部１１の動作タイミングを示し
た図である。
成するためのコリレータ部１１の動作タイミングを示し
た図である。
【００４０】（１）コリレータ部１１内の並設された３
２個のコリレータ１〜３２は、それぞれ、１チップ毎
に、逆拡散位置を１チップシフトしながら、動作を開始
し、１シンボル（２５６チップ）区間逆拡散を行い、結
果を出力する。
２個のコリレータ１〜３２は、それぞれ、１チップ毎
に、逆拡散位置を１チップシフトしながら、動作を開始
し、１シンボル（２５６チップ）区間逆拡散を行い、結
果を出力する。
【００４１】（２）上記（１）の処理を、１スロット
（１０シンボル）にわたって連続して行う。
（１０シンボル）にわたって連続して行う。
【００４２】（３）つづいて３２チップ期間停止した
後、再び、上記（１）から同様の動作を行う。
後、再び、上記（１）から同様の動作を行う。
【００４３】（４）上記（１）〜（３）の処理を、８ス
ロットにわたって行うことにより、２５６０チップ位置
での逆拡散を終了する。
ロットにわたって行うことにより、２５６０チップ位置
での逆拡散を終了する。
【００４４】コリレータ部１１の出力（相関値）は、パ
ワー計算部１３で、Ｉ成分とＱ成分の２乗値を加算した
相関パワーの計算が行われ、メモリ１４に書きこまれ
る。
ワー計算部１３で、Ｉ成分とＱ成分の２乗値を加算した
相関パワーの計算が行われ、メモリ１４に書きこまれ
る。
【００４５】１スロット区間（２５６０チップ位置）す
べてのタイミングで、コリレータ１１の動作およびパワ
ー計算部１３でのパワー計算が終了し、相関パワーがメ
モリ１４に書きこまれると、ディテクト部１５が最大値
検索を開始する（ステップ１−２）。
べてのタイミングで、コリレータ１１の動作およびパワ
ー計算部１３でのパワー計算が終了し、相関パワーがメ
モリ１４に書きこまれると、ディテクト部１５が最大値
検索を開始する（ステップ１−２）。
【００４６】図４は、本発明の一実施例における最大値
の検索方法を示す図である。検索方法は、１シンボル
（２５６チップ）区間につき、最大となる候補を１候補
を検出し、１０シンボルのそれぞれについて計１０候補
検出する。以上で、ステップ１の処理は終了する。
の検索方法を示す図である。検索方法は、１シンボル
（２５６チップ）区間につき、最大となる候補を１候補
を検出し、１０シンボルのそれぞれについて計１０候補
検出する。以上で、ステップ１の処理は終了する。
【００４７】次のステップ２では、ステップ１で検出さ
れた１０候補のタイミングすべてにおいて、コリレータ
部１１でＳ−サーチコード（S-Search Code）を用いた
相関パワープロファイルの作成を開始する。
れた１０候補のタイミングすべてにおいて、コリレータ
部１１でＳ−サーチコード（S-Search Code）を用いた
相関パワープロファイルの作成を開始する。
【００４８】図５は、本発明の一実施例において、ステ
ップ２において、相関パワープロファイルを作成するた
めのコリレータ部１１の動作タイミングを示す図であ
る。
ップ２において、相関パワープロファイルを作成するた
めのコリレータ部１１の動作タイミングを示す図であ
る。
【００４９】図５に示すように、コリレータ部１１内の
３２個の各コリレータは、コリレータ１〜１６とコリレ
ータ１７〜３２の２つの群に分かれて動作する。同じ群
のコリレータは同じタイミングで動作する。
３２個の各コリレータは、コリレータ１〜１６とコリレ
ータ１７〜３２の２つの群に分かれて動作する。同じ群
のコリレータは同じタイミングで動作する。
【００５０】第１群のコリレータ１〜１６のコード番号
は、コリレータ１がコード番号１、コリレータ２がコー
ド番号２、…というように、順に、コード番号１６まで
のすべてのコードで行う。
は、コリレータ１がコード番号１、コリレータ２がコー
ド番号２、…というように、順に、コード番号１６まで
のすべてのコードで行う。
【００５１】また第２群のコリレータ１７〜３２のコー
ド番号は、コリレータ１７がコード番号１、コリレータ
１８がコード番号２、…というように、順に、コード番
号１６までのすべてのコードで行う。
ド番号は、コリレータ１７がコード番号１、コリレータ
１８がコード番号２、…というように、順に、コード番
号１６までのすべてのコードで行う。
【００５２】第１群のコリレータ１〜１６は奇数シンボ
ルを、第２群のコリレータ１７〜３２は偶数シンボル
を、それぞれ、１シンボル（２５６チップ）区間、逆拡
散を行い結果を出力する。この処理を、１５スロット間
行うことにより、逆拡散を終了する。
ルを、第２群のコリレータ１７〜３２は偶数シンボル
を、それぞれ、１シンボル（２５６チップ）区間、逆拡
散を行い結果を出力する。この処理を、１５スロット間
行うことにより、逆拡散を終了する。
【００５３】コリレータ１１の出力は、パワー計算部１
３でパワー計算され、メモリ１４に書き込まれる。
３でパワー計算され、メモリ１４に書き込まれる。
【００５４】すべてのタイミングで、コリレータ１１の
動作およびパワー計算部１３でのパワー計算が終了し、
メモリ１４に書き込まれると、ディテクト部１５が、最
大値検索を開始し、最大となる候補を１候補検出する
（ステップ２ー２）。
動作およびパワー計算部１３でのパワー計算が終了し、
メモリ１４に書き込まれると、ディテクト部１５が、最
大値検索を開始し、最大となる候補を１候補検出する
（ステップ２ー２）。
【００５５】この候補に対して、判定部１６が、判定処
理を行う（ステップＳ２−３）。
理を行う（ステップＳ２−３）。
【００５６】判定部１６の判定方法は、メモリ１４に書
き込まれたパワー値の平均と最大値、及び、予め定めら
れたスレッショルド値を用いて行う。
き込まれたパワー値の平均と最大値、及び、予め定めら
れたスレッショルド値を用いて行う。
【００５７】最大値が、（スレッショルド値）×（平均
値）を超えている場合には、ステップ３へ進む。
値）を超えている場合には、ステップ３へ進む。
【００５８】最大値が、（スレッショルド値）×（平均
値）を超えていない場合には、ステップ１へ戻る。
値）を超えていない場合には、ステップ１へ戻る。
【００５９】ただし、ステップ１の繰り返し回数を管理
するリスタート回数(Rst_count1)が、パラメータ(rst1_
param)で指定された回数（予め定められた設定値）を超
えた場合、セルサーチは、失敗と判断して終了する。
するリスタート回数(Rst_count1)が、パラメータ(rst1_
param)で指定された回数（予め定められた設定値）を超
えた場合、セルサーチは、失敗と判断して終了する。
【００６０】すなわち、ステップ２−３の判定で、最大
値が（スレッショルド値）×（平均値）を超えていない
場合（ＮＧ）の場合、ステップ４−１で、リスタート回
数(Rst_count1)を１つインクリメントし、ステップ４−
２で、リスタート回数(Rst_count1)がパラメータ(rst1_
param)より小であるか判定し、リスタート回数(Rst_cou
nt1)がパラメータ(rst1_param)以上の場合、セルサーチ
は失敗とし（ステップ４−３）、リスタート回数(Rst_c
ount1)がパラメータ(rst1_param)未満の場合、ステップ
１−１から処理を行う。
値が（スレッショルド値）×（平均値）を超えていない
場合（ＮＧ）の場合、ステップ４−１で、リスタート回
数(Rst_count1)を１つインクリメントし、ステップ４−
２で、リスタート回数(Rst_count1)がパラメータ(rst1_
param)より小であるか判定し、リスタート回数(Rst_cou
nt1)がパラメータ(rst1_param)以上の場合、セルサーチ
は失敗とし（ステップ４−３）、リスタート回数(Rst_c
ount1)がパラメータ(rst1_param)未満の場合、ステップ
１−１から処理を行う。
【００６１】ステップ３は、ステップ２が検出した１候
補のタイミングにおいて、コリレータ部１１においてＰ
−スクランブリングコード（P-Scrambling Code）を用
いた相関パワープロファイルの作成を開始する。
補のタイミングにおいて、コリレータ部１１においてＰ
−スクランブリングコード（P-Scrambling Code）を用
いた相関パワープロファイルの作成を開始する。
【００６２】コリレータ部１１の出力（相関値）は、パ
ワー計算部１３でパワー計算され、メモリ１４に書きこ
まれる。
ワー計算部１３でパワー計算され、メモリ１４に書きこ
まれる。
【００６３】すべてのタイミングでコリレータ部１１の
動作およびパワー計算部１３でのパワー計算が終了し、
メモリ１４に書き込まれると、デイテクト部１５が最大
値検索を開始し、最大となる候補を１候補検出する（ス
テップ３−２）。
動作およびパワー計算部１３でのパワー計算が終了し、
メモリ１４に書き込まれると、デイテクト部１５が最大
値検索を開始し、最大となる候補を１候補検出する（ス
テップ３−２）。
【００６４】この候補に対して、判定部１６が、判定処
理を行う（ステップ３−３）。その判定方法は、メモリ
に書きこまれたパワー値の平均と最大値、スレッショル
ド値を用いて行う。
理を行う（ステップ３−３）。その判定方法は、メモリ
に書きこまれたパワー値の平均と最大値、スレッショル
ド値を用いて行う。
【００６５】最大値が、（スレッショルド値）×（平均
値）を超えている場合、セルサーチは、正常終了する
（ステップ５−３）。
値）を超えている場合、セルサーチは、正常終了する
（ステップ５−３）。
【００６６】最大値が（スレッショルド値）×（平均
値）を超えていない場合、ステップ３へ戻る。
値）を超えていない場合、ステップ３へ戻る。
【００６７】ただし、ステップ３の繰り返し回数を管理
するリスタート回数(Rst_count2)がパラメータ(rst2_pa
ram)で指定された回数と等しいか超えた場合、ステップ
１へ戻る。すなわち、ステップ３−３でＮＧの場合、ス
テップ５−１でリスタート回数(Rst_count２)を１つイ
ンクリメントし、リスタート回数(Rst_count２)がパラ
メータ(rst２_param)以上の場合、ステップ４−１に分
岐し、リスタート回数(Rst_count２)がパラメータ(rst
２_param)未満の場合、ステップ３−１から処理を行
う。ステップ４−１では、ステップ１の繰り返し回数を
管理するリスタート回数(Rst_count1)を１つインクリメ
ントし、ステップ４−２では、リスタート回数(Rst_cou
nt1)がパラメータ(rst1_param)で指定された回数以上の
場合、セルサーチは失敗とする。
するリスタート回数(Rst_count2)がパラメータ(rst2_pa
ram)で指定された回数と等しいか超えた場合、ステップ
１へ戻る。すなわち、ステップ３−３でＮＧの場合、ス
テップ５−１でリスタート回数(Rst_count２)を１つイ
ンクリメントし、リスタート回数(Rst_count２)がパラ
メータ(rst２_param)以上の場合、ステップ４−１に分
岐し、リスタート回数(Rst_count２)がパラメータ(rst
２_param)未満の場合、ステップ３−１から処理を行
う。ステップ４−１では、ステップ１の繰り返し回数を
管理するリスタート回数(Rst_count1)を１つインクリメ
ントし、ステップ４−２では、リスタート回数(Rst_cou
nt1)がパラメータ(rst1_param)で指定された回数以上の
場合、セルサーチは失敗とする。
【００６８】次に、本発明の第二の実施例について説明
する。本発明の第二の実施例の基本的構成は上記の通り
であるが、ステップ１のスロットタイミング候補数につ
いてさらに工夫を施している。
する。本発明の第二の実施例の基本的構成は上記の通り
であるが、ステップ１のスロットタイミング候補数につ
いてさらに工夫を施している。
【００６９】本発明の第二の実施例では、ステップ１に
おけるスロットタイミング候補を、１シンボル毎に、２
候補、計２０候補検出する。本発明の第二の実施例にお
いて、コリレータ部は、前記第一の実施例のコリレータ
部１１のコリレータの数の２倍の数のコリレータを備え
ている。
おけるスロットタイミング候補を、１シンボル毎に、２
候補、計２０候補検出する。本発明の第二の実施例にお
いて、コリレータ部は、前記第一の実施例のコリレータ
部１１のコリレータの数の２倍の数のコリレータを備え
ている。
【００７０】図６は、本発明の第二の実施例において、
ステップ１におけるコリレータ部１１の動作タイミング
を示す図である。
ステップ１におけるコリレータ部１１の動作タイミング
を示す図である。
【００７１】（１）コリレータ部１１の各コリレータ１
〜６４は、１チップ毎に、逆拡散位置を１チップシフト
しながら動作を開始し、１シンボル（２５６チップ）区
間逆拡散を行い、結果を出力する。
〜６４は、１チップ毎に、逆拡散位置を１チップシフト
しながら動作を開始し、１シンボル（２５６チップ）区
間逆拡散を行い、結果を出力する。
【００７２】（２）上記（１）の処理を１スロット（１
０シンボル）間連続して行う。
０シンボル）間連続して行う。
【００７３】（３）６４チップ停止した後、再び同様の
動作を行う。
動作を行う。
【００７４】（４）上記（１）〜（３）の処理を４スロ
ット間、行うことにより２５６０チップ位置での逆拡散
を終了する。すなわちスロットタイミング候補数が１０
候補のときに比べて半分のスロットで、コリレータの動
作は終了する。
ット間、行うことにより２５６０チップ位置での逆拡散
を終了する。すなわちスロットタイミング候補数が１０
候補のときに比べて半分のスロットで、コリレータの動
作は終了する。
【００７５】本発明の第二の実施例は、前記第一の実施
例と比べて、若干回路規模は増加するが、ステップ２−
３の判定で、O.K.となる確率は上がる。
例と比べて、若干回路規模は増加するが、ステップ２−
３の判定で、O.K.となる確率は上がる。
【００７６】次に、本発明の第三の実施例について説明
する。本発明の第三の実施例の基本的構成は上記の通り
であるが、ステップ１でのスロットタイミング候補を、
２シンボル毎に１候補、計５候補検出する。
する。本発明の第三の実施例の基本的構成は上記の通り
であるが、ステップ１でのスロットタイミング候補を、
２シンボル毎に１候補、計５候補検出する。
【００７７】コリレータ部１１におけるコリレータ数を
１６個とすることができる。この場合のディテクト（De
tect）部１５の動作は、最大値を示したシンボルが偶数
シンボルの場合、スロットタイミング候補はすべて偶数
シンボルから、奇数シンボルの場合、スロットタイミン
グ候補はすべて奇数シンボルから選ぶ。
１６個とすることができる。この場合のディテクト（De
tect）部１５の動作は、最大値を示したシンボルが偶数
シンボルの場合、スロットタイミング候補はすべて偶数
シンボルから、奇数シンボルの場合、スロットタイミン
グ候補はすべて奇数シンボルから選ぶ。
【００７８】本発明の第三の実施例は、前記第一の実施
例と比べて、ステップ２−３での判定で、O.K.となる確
率は、若干下がるが、回路規模は減少する。
例と比べて、ステップ２−３での判定で、O.K.となる確
率は、若干下がるが、回路規模は減少する。
【００７９】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００８０】本発明の第１の効果は、回路規模を縮減す
ることができる、ということである。
ることができる、ということである。
【００８１】その理由は、本発明においては、従来、ス
テップ２（フレームタイミング同定）、ステップ３（ス
クランブリングコード同定）で使用されるコリレータ
を、ステップ１（スロットタイミング同定）、ステップ
２（フレームタイミング同定）、ステップ３（スクラン
ブリングコード同定）の各ステップでシェアすることで
セルサーチを実現している、ためである。２５６段のマ
ッチドフィルタについてみると、本発明は、このマッチ
ドフィルタを削除したことで、ＩＱ成分で５１２個の加
算器、５１２ワードのレジスタを削減することができ、
回路規模的には、約１５Kゲートの削減が可能である。
テップ２（フレームタイミング同定）、ステップ３（ス
クランブリングコード同定）で使用されるコリレータ
を、ステップ１（スロットタイミング同定）、ステップ
２（フレームタイミング同定）、ステップ３（スクラン
ブリングコード同定）の各ステップでシェアすることで
セルサーチを実現している、ためである。２５６段のマ
ッチドフィルタについてみると、本発明は、このマッチ
ドフィルタを削除したことで、ＩＱ成分で５１２個の加
算器、５１２ワードのレジスタを削減することができ、
回路規模的には、約１５Kゲートの削減が可能である。
【００８２】本発明の第２の効果は、回路規模の大幅な
縮減により、消費電流を低減することができる、という
ことである。
縮減により、消費電流を低減することができる、という
ことである。
【図１】本発明の一実施例のセルサーチ回路の構成を示
す図である。
す図である。
【図２】本発明の一実施例のセルサーチ動作を説明する
流れ図である。
流れ図である。
【図３】本発明の一実施例において、Ｐ−サーチコード
による相関パワープロファイルを作成するためのコリレ
ータ部の動作タイミングを示した図である。
による相関パワープロファイルを作成するためのコリレ
ータ部の動作タイミングを示した図である。
【図４】本発明の一実施例におけるディテクト部の最大
値の検索方法を示す図である。
値の検索方法を示す図である。
【図５】本発明の一実施例において、Ｓ−サーチコード
による相関パワープロファイルを作成するためのコリレ
ータ部の動作タイミングを示した図である。
による相関パワープロファイルを作成するためのコリレ
ータ部の動作タイミングを示した図である。
【図６】本発明の第二の実施例において、ステップ１に
おけるコリレータ部の動作タイミングを示す図である。
おけるコリレータ部の動作タイミングを示す図である。
【図７】従来のセルサーチ回路の構成を示す図である。
１、２ セルサーチ回路
１０、２０ コントロール部
１１、２１ コリレータ部
１２、２２ コード生成部
１３、２５ パワー計算部
１４、２６ メモリ
１５、２７ ディテクト部
１６、２８ 判定部
１７、２４ セレクタ
２３ マッチドフィルタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 丸山 勇一
神奈川県川崎市中原区小杉町一丁目403
番53 日本電気アイシーマイコンシステ
ム株式会社内
(56)参考文献 特開 平10−200447（ＪＰ，Ａ)
特開 平11−340874（ＪＰ，Ａ)
特開2000−209124（ＪＰ，Ａ)
特開2000−134135（ＪＰ，Ａ)
特開2001−358612（ＪＰ，Ａ)
特開2001−86034（ＪＰ，Ａ)
３Ｇ ＴＳ 25．213 Ｖ３．３．０,
３ＧＰＰ，2000年 ６月13日
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04J 13/00 - 13/06
H04B 1/69 - 1/713
H04Q 7/22
Claims (19)
- 【請求項１】スロットタイミング同定を行う第１のステ
ップと、 フレームタイミング同定を行う第２のステップと、 スクランブリングコード同定を行う第３ステップと、を
含む、ＣＤＭＡ移動体通信システムにおけるセルサーチ
方法において、 前記各ステップにおける相関値の算出をコリレータ部で
行い、 前記スロットタイミング同定の第１のステップでは、ス
ロットタイミング同定結果を１候補に絞らずに複数候補
検出し、その際、一定期間毎に、相関パワーが最大値を
示す１候補を検出することで、１スロット区間あたりス
ロットタイミングを複数候補検出し、 前記フレームタイミング同定の第２のステップでは、前
記スロットタイミングの複数候補を基に、すべての候補
に対してフレームタイミング同定を行い、前記フレーム
タイミングの複数候補の中で、最大値を示すものを１つ
選択し、 前記スクランブリングコード同定を行う第３ステップで
は、前記第２のステップで選択された１候補のタイミン
グについて、相関パワーを求め、スレッショルド判定を
行って同定する、ことを特徴とするセルサーチ方法。 - 【請求項２】ベースバンド受信信号を入力とするコリレ
ータ部に、スロットタイミング同定を行う第１のステッ
プではＰ−サーチコード（P-Search Code）の生成を行
い、フレームタイミング同定を行う第２のステップでは
Ｓ−サーチコード（S-SearchCode）の生成を行い、スク
ランブリングコード同定を行う第３のステップではＰ−
スクランブリングコード（P-Scrambling Code）の生成
を行うコード生成部を設け、前記コリレータ部は、前記
第１のステップではＰ−サーチコード（P-Search Cod
e）を利用した逆拡散処理、前記第２のステップではＳ
−サーチコード（S-Search Code）を利用した逆拡散処
理、前記第３のステップでは、Ｐ−スクランブリングコ
ード（P-Scrambling Code）を利用した逆拡散処理を行
い、 前記コリレータ部の相関値出力を受けたパワー計算部は
パワー計算を行って相関パワーをメモリに格納し、 前記第１乃至第３のステップにおいて、検出部が、前記
メモリに格納された相関パワーの最大値検索を行い、 前記第２のステップと前記第３のステップにおいて、判
定部が、予め定められたスレッショルド係数を用いて、
前記メモリに格納された相関パワーの平均値と最大値の
判定を行うセルサーチ方法であって、 前記第１のステップでは、前記検出部が、１シンボル区
間につき、最大となる候補を１つ検出し、複数のシンボ
ルについて、複数個のスロットタイミングの候補を検出
し、 前記第２のステップでは、前記スロットタイミングの複
数候補を基に、すべてのスロットタイミング候補に対し
て、フレームタイミング同定を行い、前記検出部では、
前記フレームタイミングの複数候補の中で最大値を示す
ものを１つ選択する、ことを特徴とするセルサーチ方
法。 - 【請求項３】前記コリレータ部が、前記第１のステップ
において、Ｐ−サーチコード（P-Search Code）による
相関パワーのプロファイルを作成するにあたり、前記コ
リレータ部内に並設された複数のコリレータは、それぞ
れ１チップ毎に、逆拡散位置を１チップシフトしながら
動作を開始し、１シンボル区間逆拡散を行い結果を出力
する処理を、複数シンボル区間よりなる１スロットにわ
たって連続して行い、 前記複数のコリレータの個数分のチップ期間停止した
後、再び次のスロットについて、前のスロットと同様の
処理を行い、 前記処理を、予め定められた複数のスロットにわたって
行うことにより所定個数のチップ位置での逆拡散を終了
し、 前記所定個数のチップ位置すべてのタイミングで、前記
コリレータ部での相関値算出および前記パワー計算部で
のパワー計算が終了し相関パワーが前記メモリに書き込
まれると、前記検出部が、最大値検索を開始し、１シン
ボル区間につき、最大となる候補を１つ検出し、複数シ
ンボルについて複数個の候補を検出する、ことを特徴と
する請求項２記載のセルサーチ方法。 - 【請求項４】前記第２のステップにおいて、Ｓ−サーチ
コードによる相関値を求める前記コリレータ部におい
て、複数の（２Ｎ）のコリレータは、二つの群に分かれ
て動作し、同じ群のコリレータは同じタイミングで動作
し、 第１群のコリレータは、それぞれ、コード番号が１から
順にＮまでのすべてのコードで逆拡散を行い、第２群の
コリレータは、それぞれ、コード番号が１から順にＮま
でのすべてのコードで逆拡散を行い、前記第１群のコリ
レータは奇数シンボルを、前記第２群のコリレータは偶
数シンボルを、１シンボル区間逆拡散を行い結果を出力
し、この処理を、所定数のスロットにわたって行うこと
により逆拡散を終了し、すべてのタイミング候補で前記
コリレータ部と前記パワー計算部での相関パワーの計算
が終了し相関パワーが前記メモリに書き込まれると、前
記検出部が、相関パワーの最大値検索を開始し、最大と
なる候補を１候補検出し、 前記判定部が、前記１つの候補について、前記メモリに
書き込まれたパワー値の平均と最大値、及び、スレッシ
ョルド値を用いて判定を行う、ことを特徴とする請求項
２記載のセルサーチ方法。 - 【請求項５】前記判定部において、前記最大値が、（ス
レッショルド値）×（平均値）を超えている場合、前記
第３のステップへ進み、最大値が（スレッショルド値）
×（平均値）を超えていない場合、前記第１のステップ
へ戻る、ことを特徴とする請求項４記載のセルサーチ方
法。 - 【請求項６】前記第１のステップのリスタート回数が、
あらかじめ定められたパラメータで指定される回数を超
えた場合、セルサーチは失敗と判断しセルサーチを終了
する、ことを特徴とする請求項５記載のセルサーチ方
法。 - 【請求項７】前記第３のステップでは、前記第２のステ
ップで検出した１候補のタイミングにおいて、Ｐ−スク
ランブリングコード（P-Scrambling Code）による相関
パワープロファイルを作成し、 前記コリレータ部と前記パワー計算部による相関パワー
の計算が終了し、相関パワーが前記メモリに書き込まれ
ると、前記検出部が、最大値検索を開始して、最大とな
る候補を１候補検出し、 前記判定部が、前記候補に対して、前記メモリに書きこ
まれたパワー値の平均と最大値、スレッショルド値を用
いて行う判定を行う、ことを特徴とする請求項２記載の
セルサーチ方法。 - 【請求項８】前記最大値が（スレッショルド値）×（平
均値）を超えている場合、セルサーチを正常終了し、最
大値が（スレッショルド値）×（平均値）を超えていな
い場合、前記第３のステップへ戻る制御を行う、ことを
特徴とする請求項７記載のセルサーチ方法。 - 【請求項９】前記第１のステップにおけるスロットタイ
ミング候補を、１シンボルに１つ検出する代わりに、１
シンボル区間あたり複数の候補を検出する、ことを特徴
とする請求項２又は３記載のセルサーチ方法。 - 【請求項１０】前記第１のステップにおけるスロットタ
イミング候補を、１シンボルに１つ検出する代わりに、
複数のシンボルにつき１候補を検出する、ことを特徴と
する請求項２又は３記載のセルサーチ方法。 - 【請求項１１】スロットタイミング同定を行う第１のス
テップでは、Ｐ−サーチコード（P-Search Code）の生
成を行い、フレームタイミング同定を行う第２のステッ
プではＳ−サーチコード（S-Search Code）の生成を行
い、スクランブリングコード同定を行う第３のステップ
では、Ｐ−スクランブリングコード（P-Scrambling Co
de）の生成を行うコード生成部と、並設された複数個の
コリレータと、を備え、前記第１のステップでは、Ｐ−
サーチコード（P-Search Code）を利用した逆拡散処
理、前記第２のステップでは、Ｓ−サーチコード（S-Se
arch Code）を利用した逆拡散処理、前記第３のステッ
プでは、Ｐ−スクランブリングコード（P-Scrambling
Code）を利用した逆拡散処理を行うコリレータ部と、 前記コリレータ部の出力から相関パワーを計算して出力
するパワー計算部と、 前記パワー計算部の出力を格納するメモリと、 前記各ステップにおいて、前記メモリに格納された相関
パワーの最大値検索を 行う検出部と、 前記第２のステップと前記第３のステップにおいて、予
め定められたスレッショルド係数を用いて、前記メモリ
に格納されている相関パワーの平均値と最大値の判定を
行う判定部と、 前記各部の動作タイミングの制御を行う制御部と、を少
なくとも備え、 前記コリレータ部が、前記第１のステップにおいて、Ｐ
−サーチコード（P-Search Code）による相関パワーの
プロファイルを作成するにあたり、 前記コリレータ部の並設された複数のコリレータは、そ
れぞれ１チップ毎に、逆拡散位置を１チップシフトしな
がら動作を開始し、１シンボル区間逆拡散を行い結果を
出力する動作を、複数シンボル区間よりなる１スロット
にわたって連続して行うとともに、つづいて前記複数の
コリレータの個数分のチップ期間停止した後、再び次の
スロットについて、前のスロットと同様の処理を行い、 前記処理を予め定められた複数のスロットにわたって行
うことで、所定個数のチップ位置での逆拡散を終了し、
所定個数のチップ位置すべてのタイミングで、前記コリ
レータ部での相関値算出および前記パワー計算部でのパ
ワー計算が終了し、相関パワーが前記メモリに書き込ま
れると、前記検出部が、最大値検索を開始し、１シンボ
ル区間につき、最大となる候補を、１つ検出し、複数シ
ンボルにつき複数個の候補を検出する、ことを特徴とす
るセルサーチ回路。 - 【請求項１２】前記第２のステップにおいて、前記第１
のステップで検出された複数の候補のタイミングすべて
において、Ｓ−サーチコードでの相関パワープロファイ
ルの作成を行うにあたり、前記コリレータ部の複数（２
Ｎ個）のコリレータは、二つの群に分かれて動作し、同
じ群のコリレータは同じタイミングで動作し、 第１群のコリレータは、それぞれ、コード番号が１から
順にＮまでのすべてのコードで逆拡散を行い、第２群の
コリレータは、それぞれ、コード番号が１から順にＮま
でのすべてのコードで逆拡散を行い、前記第１群のコリ
レータは、奇数シンボルを、前記第２群のコリレータは
偶数シンボルを１シンボル区間逆拡散を行い結果を出力
し、この処理を、所定個数のスロットにわたって行うこ
とで逆拡散を終了し、 すべてのタイミングで前記コリレータ部の相関値算出お
よび前記パワー計算部でのパワー計算が終了し、相関パ
ワーが前記メモリに書き込まれると、前記検出部が、最
大値検索を開始し、最大となる候補を１候補検出し、 前記判定部が、前記候補について、前記メモリに書き込
まれたパワー値の平均と最大値、スレッショルド値を用
いて判定を行う、ことを特徴とする請求項１１記載のセ
ルサーチ回路。 - 【請求項１３】前記判定部における判定の結果、最大値
が（スレッショルド値）×（平均値）を超えている場
合、第３のステップの処理に移行し、一方、最大値が
（スレッショルド値）×（平均値）を超えていない場
合、前記第１のステップからの処理を実行するように制
御する手段を備えたことを特徴とする請求項１２記載の
セルサーチ回路。 - 【請求項１４】前記第１のステップのリスタート回数が
あらかじめ定められたパラメータで指定された回数を超
えた場合、セルサーチは失敗と判断してセルサーチを終
了するように制御する手段を備えたことを特徴とする請
求項１２又は１３記載のセルサーチ回路。 - 【請求項１５】前記第３のステップでは、前記コリレー
タ部は、前記第２のステップで検出した１候補のタイミ
ングにおいて、Ｐ−スクランブリングコード（P-Scramb
ling Code）での相関パワープロファイルを作成し、 前記コリレータ部の相関値算出および前記パワー計算部
でのパワー計算が終了し、相関パワーが前記メモリに書
きこまれると、前記検出部が、最大値検索を開始し、最
大となる候補を１候補検出し、 前記判定部が、前記候補に対して、前記メモリに書きこ
まれたパワー値の平均と最大値、スレッショルド値を用
いて行う判定を行う、ことを特徴とする請求項１１記載
のセルサーチ回路。 - 【請求項１６】前記判定部における判定の結果、前記最
大値が（スレッショルド値）×（平均値）を超えている
場合、セルサーチを正常終了し、一方、最大値が（スレ
ッショルド値）×（平均値）を超えていない場合、前記
第３のステップへ戻る制御を行う手段を備えた、ことを
特徴とする請求項１５記載のセルサーチ回路。 - 【請求項１７】前記検出部において、前記第１のステッ
プにおけるスロットタイミング候補を、シンボル区間あ
たり複数候補検出する構成とされている、ことを特徴と
する請求項１１記載のセルサーチ回路。 - 【請求項１８】前記検出部において、前記第１のステッ
プにおけるスロットタイミング候補を、複数シンボルに
つき１候補検出し、１スロット間で複数候補を検出する
構成とされている、ことを特徴とする請求項１１記載の
セルサーチ回路。 - 【請求項１９】請求項１１乃至１８のいずれか一に記載
のセルサーチ回路を備えたことを特徴とする移動体端
末。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000260608A JP3473695B2 (ja) | 2000-08-30 | 2000-08-30 | Ｗ−ｃｄｍａシステムにおけるセルサーチ方法及び回路 |
| EP20010250309 EP1184993B1 (en) | 2000-08-30 | 2001-08-25 | A method and circuit for cell search in W-CDMA systems |
| DE60135419T DE60135419D1 (de) | 2000-08-30 | 2001-08-25 | Verfahren und Schaltung zur Zellsuche in W-CDMA-Systemen |
| US09/939,675 US20020024942A1 (en) | 2000-08-30 | 2001-08-28 | Cell search method and circuit in W-CDMA system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000260608A JP3473695B2 (ja) | 2000-08-30 | 2000-08-30 | Ｗ−ｃｄｍａシステムにおけるセルサーチ方法及び回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076986A JP2002076986A (ja) | 2002-03-15 |
| JP3473695B2 true JP3473695B2 (ja) | 2003-12-08 |
Family
ID=18748592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000260608A Expired - Fee Related JP3473695B2 (ja) | 2000-08-30 | 2000-08-30 | Ｗ−ｃｄｍａシステムにおけるセルサーチ方法及び回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020024942A1 (ja) |
| EP (1) | EP1184993B1 (ja) |
| JP (1) | JP3473695B2 (ja) |
| DE (1) | DE60135419D1 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342483B1 (ko) * | 2000-09-09 | 2002-06-28 | 윤종용 | 비동기방식 이동 통신 시스템에서의 기지국 탐색 장치 및방법 |
| US7653710B2 (en) * | 2002-06-25 | 2010-01-26 | Qst Holdings, Llc. | Hardware task manager |
| US7962716B2 (en) | 2001-03-22 | 2011-06-14 | Qst Holdings, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US6836839B2 (en) * | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US7752419B1 (en) | 2001-03-22 | 2010-07-06 | Qst Holdings, Llc | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture |
| US20040133745A1 (en) * | 2002-10-28 | 2004-07-08 | Quicksilver Technology, Inc. | Adaptable datapath for a digital processing system |
| US7489779B2 (en) * | 2001-03-22 | 2009-02-10 | Qstholdings, Llc | Hardware implementation of the secure hash standard |
| US7400668B2 (en) * | 2001-03-22 | 2008-07-15 | Qst Holdings, Llc | Method and system for implementing a system acquisition function for use with a communication device |
| US6577678B2 (en) | 2001-05-08 | 2003-06-10 | Quicksilver Technology | Method and system for reconfigurable channel coding |
| US7046635B2 (en) * | 2001-11-28 | 2006-05-16 | Quicksilver Technology, Inc. | System for authorizing functionality in adaptable hardware devices |
| US6986021B2 (en) | 2001-11-30 | 2006-01-10 | Quick Silver Technology, Inc. | Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements |
| US8412915B2 (en) | 2001-11-30 | 2013-04-02 | Altera Corporation | Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements |
| US7602740B2 (en) * | 2001-12-10 | 2009-10-13 | Qst Holdings, Inc. | System for adapting device standards after manufacture |
| US7215701B2 (en) | 2001-12-12 | 2007-05-08 | Sharad Sambhwani | Low I/O bandwidth method and system for implementing detection and identification of scrambling codes |
| US20030108012A1 (en) * | 2001-12-12 | 2003-06-12 | Quicksilver Technology, Inc. | Method and system for detecting and identifying scrambling codes |
| US7139256B2 (en) * | 2001-12-12 | 2006-11-21 | Quicksilver Technology, Inc. | Method and system for detecting and identifying scrambling codes |
| US7088825B2 (en) * | 2001-12-12 | 2006-08-08 | Quicksilver Technology, Inc. | Low I/O bandwidth method and system for implementing detection and identification of scrambling codes |
| US7231508B2 (en) * | 2001-12-13 | 2007-06-12 | Quicksilver Technologies | Configurable finite state machine for operation of microinstruction providing execution enable control value |
| US7403981B2 (en) * | 2002-01-04 | 2008-07-22 | Quicksilver Technology, Inc. | Apparatus and method for adaptive multimedia reception and transmission in communication environments |
| US7328414B1 (en) * | 2003-05-13 | 2008-02-05 | Qst Holdings, Llc | Method and system for creating and programming an adaptive computing engine |
| US7660984B1 (en) | 2003-05-13 | 2010-02-09 | Quicksilver Technology | Method and system for achieving individualized protected space in an operating system |
| US8108656B2 (en) | 2002-08-29 | 2012-01-31 | Qst Holdings, Llc | Task definition for specifying resource requirements |
| US7937591B1 (en) | 2002-10-25 | 2011-05-03 | Qst Holdings, Llc | Method and system for providing a device which can be adapted on an ongoing basis |
| US8276135B2 (en) | 2002-11-07 | 2012-09-25 | Qst Holdings Llc | Profiling of software and circuit designs utilizing data operation analyses |
| US7225301B2 (en) | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
| JP2004320253A (ja) * | 2003-04-14 | 2004-11-11 | Matsushita Electric Ind Co Ltd | 相関値演算回路 |
| US7609297B2 (en) * | 2003-06-25 | 2009-10-27 | Qst Holdings, Inc. | Configurable hardware based digital imaging apparatus |
| US7200837B2 (en) * | 2003-08-21 | 2007-04-03 | Qst Holdings, Llc | System, method and software for static and dynamic programming and configuration of an adaptive computing architecture |
| KR100584337B1 (ko) * | 2003-09-16 | 2006-05-26 | 삼성전자주식회사 | 이동통신 시스템에서 셀 탐색 및 다중경로 탐색 장치 및방법 |
| WO2005088855A1 (ja) * | 2004-03-16 | 2005-09-22 | Nec Corporation | 無線通信システム用のセル・サーチ方法 |
| CN101938813B (zh) * | 2009-06-30 | 2013-02-27 | 中兴通讯股份有限公司 | 联合辅同步信号检测与帧定时同步的方法 |
| JP5990466B2 (ja) | 2010-01-21 | 2016-09-14 | スビラル・インコーポレーテッド | ストリームに基づく演算を実装するための汎用複数コアシステムのための方法および装置 |
| CN104754697B (zh) * | 2013-12-31 | 2018-08-03 | 联芯科技有限公司 | 一种宽带码分多址扰码匹配的方法及装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885652B1 (en) * | 1995-06-30 | 2005-04-26 | Interdigital Technology Corporation | Code division multiple access (CDMA) communication system |
| KR100311968B1 (ko) * | 1996-03-05 | 2001-12-28 | 다치카와 게이지 | 이동통신시스템에서의신호전송방법,송신기,수신기및확산코드동기방법 |
| JP3373746B2 (ja) * | 1997-01-07 | 2003-02-04 | 株式会社鷹山 | Ｄｓ−ｃｄｍａ基地局間非同期セルラ方式における初期同期方法および受信機 |
| JP3856261B2 (ja) * | 1998-03-18 | 2006-12-13 | ソニー株式会社 | 同期検出装置 |
| US6879571B1 (en) * | 1998-05-13 | 2005-04-12 | Hitachi, Ltd. | Code division multiple access mobile communication system |
| CA2308207A1 (en) * | 1998-08-28 | 2000-03-09 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for synchronization acquisition |
| KR100513710B1 (ko) * | 1999-05-25 | 2005-09-07 | 삼성전자주식회사 | Ｃｄｍａ 통신시스템의 코드동기 취득방법 및 그 장치 |
-
2000
- 2000-08-30 JP JP2000260608A patent/JP3473695B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-25 EP EP20010250309 patent/EP1184993B1/en not_active Expired - Lifetime
- 2001-08-25 DE DE60135419T patent/DE60135419D1/de not_active Expired - Lifetime
- 2001-08-28 US US09/939,675 patent/US20020024942A1/en not_active Abandoned
Non-Patent Citations (1)
| Title |
|---|
| ３Ｇ ＴＳ ２５．２１３ Ｖ３．３．０，３ＧＰＰ，２０００年 ６月１３日 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002076986A (ja) | 2002-03-15 |
| DE60135419D1 (de) | 2008-10-02 |
| EP1184993B1 (en) | 2008-08-20 |
| EP1184993A2 (en) | 2002-03-06 |
| US20020024942A1 (en) | 2002-02-28 |
| EP1184993A3 (en) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3473695B2 (ja) | Ｗ−ｃｄｍａシステムにおけるセルサーチ方法及び回路 | |
| AU767051B2 (en) | Programmable matched filter searcher | |
| US6813478B2 (en) | Method and apparatus for searching a gated pilot | |
| US7072384B2 (en) | Fixed pattern detection apparatus and fixed pattern detection method | |
| JP2002077989A (ja) | 移動通信システムにおける移動局のセルサーチ方法 | |
| US7130331B2 (en) | Method and apparatus for searching time-division multiplexed synchronization sequences | |
| WO2001097422A1 (fr) | Appareil de capture de synchronisation et procede de capture de synchronisation | |
| US6658046B1 (en) | Spread spectrum receiver having multiple search windows to prevent misalignment during call | |
| US7257097B2 (en) | Apparatus for searching a signal in mobile communication system and method thereof | |
| US20060215615A1 (en) | Correlation value calculation circuit | |
| KR100322744B1 (ko) | 코드분할다중접속 신호의 역확산 장치 및 방법 | |
| JP3472736B2 (ja) | スペクトル拡散通信装置および方法 | |
| JPH1168616A (ja) | 逆拡散装置及び受信機 | |
| JP2002335190A (ja) | Ｃｄｍａ受信機及びパス捕捉方法 | |
| US6944813B2 (en) | Weighted decoding method and circuits for Comma-Free Reed-Solomon codes | |
| JP2000278176A (ja) | 遅延プロファイル測定装置 | |
| JPH10210004A (ja) | Ｃｄｍａ移動体通信システムおよび送受信装置 | |
| US20030196162A1 (en) | Folding systolic architecture for comma-free reed-solomon decoding circuit | |
| US20010017854A1 (en) | Synchronization establishing and tracking circuit for CDMA base station | |
| KR100640337B1 (ko) | 부호분할 다중접속 방식을 사용하는 이동통신 시스템의 역확산장치 | |
| JP2000183785A (ja) | Ｃｄｍａ伝送方式のパスサーチ回路 | |
| KR20010054453A (ko) | 이중 지연 마스크를 이용한 골드 코드 시퀀스 역확산 장치 | |
| JP2002158614A (ja) | Ｃｄｍａ受信装置 | |
| JPH09162780A (ja) | 相関器 | |
| JP2002141831A (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030805 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |