JP2002158614A - Ｃｄｍａ受信装置 - Google Patents

Abstract

(57)【要約】 【課題】 各拡散符号の特性を利用することにより、高
速セルサーチを行うことができで、簡易な構成を持った
ＣＤＭＡ受信装置を提供する。 【解決手段】 サーチャー部１において、共通符号構造
部に対しては共通相関器ブロック１０で共通参照符号構
造との相関を検出し、差異符号構造部に対しては、第１
のショートコード用ブロックであるＰＳＣ用相関器ブロ
ック２０と第２のショーコード用相関ブロックであるＳ
ＳＣ用相関ブロック３０にて、差異参照符号構造との相
関をそれぞれ検出する。相関出力信号２１２は、制御部
７０に格納され、その相関出力が最大となるＳＳＣの組
み合せを求めることにより、ロングコードグループ同定
が実行される。同期／復調部８０は、パスサーチ部４０
により規定された有効パス及びそのタイミング情報に基
づき、各パスに対応した同期捕捉、追従及び逆拡散が実
行される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直接拡散ＣＤＭＡ
（Code Division Multiple Access）方式を用いたセル
ラーシステムにおいて、高速セルサーチを実現するＣＤ
ＭＡ受信装置に関する。

【０００２】

【従来の技術】スペクトル拡散通信及びスペクトル拡散
通信技術を利用したＣＤＭＡシステムは、マルチパスフ
ェージングに強い、データの高速化が可能、通信品質が
良好、周波数利用効率が良いという利点があるため、次
世代の移動通信及びマルチメディア無線通信に有望な通
信方式である。ＣＤＭＡシステムにおける送信信号は、
送信側においてチャネル毎に異なる拡散符号により、伝
送すべき情報信号の帯域幅よりもはるかに広い帯域に拡
散変調されたＣＤＭＡ信号として送信される。一方、受
信側では、拡散されたＣＤＭＡ信号を元の信号帯域幅に
復元するために、送信側で規定された拡散符号情報を基
にしてＣＤＭＡ信号受信処理が実行される。この元の信
号帯域幅に復元する動作は逆拡散と呼ばれ、逆拡散はマ
ッチトフィルタ（Matched Filter：以降ＭＦと言う）に
よる手法及びスライディング相関器（Sliding Correlat
or：以降ＳＣと言う）による手法が知られている。

【０００３】ＣＤＭＡセルラーシステムでは各基地局に
おいて、制御信号やユーザへの情報を規定するチャネル
に拡散符号周期がその制御信号や情報シンボル長よりも
長いロングコードと、拡散符号周期がシンボル長である
ショートコードの複雑な２重拡散符号が割り当てられ
る。従って、受信機はその複雑な拡散符号に対する初期
同期（セルサーチ）及び各チャネルに対する同期、復調
を高速に実行する必要がある。

【０００４】ＣＤＭＡセルラーシステムの拡散符号及び
セルサーチ法については、「ＤＳ−ＣＤＭＡ基地局間非
同期セルラー方式におけるロングコードの２段階高速初
期同期法」（電子情報通信学会技術研究報告ＲＣＳ９６
−１２）に示されている。図１０、図１１は、この文献
における制御チャネルの拡散符号の構成およびセルサー
チ法を説明したものである。各基地局には異なるロング
コードが割り当てられ、また、その基地局における制御
チャネル、情報チャネル等の各チャネルにはそれぞれ固
有のショートコードが割り当てられるため、ロングコー
ドとショートコードの２重拡散となる。

【０００５】図１０は、ある一つの基地局の制御チャネ
ル構成を示している。制御チャネルは、ロングコード周
期の間にロングコード１００による拡散をマスクするロ
ングコードマスク１０１が設けられることで、全ての基
地局で共通のショートコード１０２のみで拡散される区
間１０１を周期的に生成している。

【０００６】図１１は、図１０に示したコードに対する
セルサーチ法を実行するＣＤＭＡ受信装置のブロック図
である。セルサーチの第１段階として、受信ベースバン
ド信号１１０は制御部１１３からの制御により、スイッ
チ１１１を介して共通のショートコード１０２に対する
ＭＦ１１５等から構成されているコードタイミング同定
部１１２に入力される。受信信号１１０はマッチトフィ
ルタ１１５でショートコード発生器１１６から生成され
たショートコードレプリカとの相関演算が実行され、シ
ョートコード１０２のみで拡散された信号区間であるマ
スク部１０１の受信タイミングにおいて相関ピークが検
出される。

【０００７】この検出されたタイミングがロングコード
同期タイミングであり、第２段階のロングコード同定の
ために利用される。第２段階では、制御部１１３からの
制御により受信ベースバンド信号１１０が、スイッチ１
１１を介してロングコード同定部１１４のＳＣ１１８に
入力される。制御部１１３からの制御により上記検出さ
れたロングコード同期タイミングでロングコード発生器
１１７及びショートコード発生器１１６から生成された
ロングコードとショートコードのレプリカが生成され、
乗算器１１９でそれらのコードが乗算された結果、２重
拡散のレプリカが生成される。そしてＳＣ１１８により
受信ベースバンド信号１１０に逆拡散が実行される。ロ
ングコードは基地局毎に異なるため、複数のロングコー
ドの中から一つ選択して、上記第２段階のセルサーチを
その複数のロングコードに対して全て繰り返し実行し、
目的のロングコードを探索する。

【０００８】以上のように、ロングコードのタイミング
同定とロングコード同定を分離することでセルサーチの
高速化がなされる。この手法は２段階セルサーチ法と呼
ばれる。さらにセルサーチの高速化を図るための手法と
して、「ＤＳ−ＣＤＭＡ基地局間非同期セルラーにおけ
るロングコードマスクを用いる高速セルサーチ法」（電
子情報通信学会技術研究報告ＲＣＳ９６−１１２）が提
案されている。この手法は３段階セルサーチ法と呼ば
れ、ロングコードタイミングを検出する第１段階、複数
のロングコードをグループ化して、そのグループに固有
のコードを割当て、そのロングコードグループの同定を
行う第２段階、及びロングコードの同定を行う第３段階
から成る。

【０００９】図１２に３段階セルサーチ法における制御
チャネルの拡散符号の構成を示す。ロングコード１００
及び共通ショートコード１０２は上記した２段階セルサ
ーチ法と同一の構成である。３段階セルサーチ法では、
ロングコードは周期が長く、さらに種類が多いことに対
応するために、複数のロングコードをグループ化したコ
ードであるロングコードグループ用ショートコード１２
０がロングコードマスク部１０１と同一の区間に周期的
に設けられている。３段階セルサーチ法は図１１で説明
した２段階セルサーチ法と同様に、まず第１段階とし
て、ＭＦ１１５を用いて、ショートコード１０２の相関
ピークがマスク部１０１で検出され、この検出タイミン
グがロングコード同期タイミングである。

【００１０】第２段階では、ロングコードグループ用シ
ョートコード１２０との相関演算をマッチトフィルタ１
１５で実行するため、ショートコード発生器１１６には
ロングコードグループ用コードのレプリカが設定され
る。ロングコードグループ用ショートコード１２０は複
数あるため、全てのロングコードグループ用ショートコ
ード１２０のレプリカをショートコード発生器１１６に
順次設定し、各レプリカから得られたマッチトフィルタ
１１５の相関出力値を制御部１１３で比較することによ
り、ロングコードグループ用ショートコード１２０が決
定される。

【００１１】第３段階では、第１段階で得たロングコー
ド同期タイミングと第２段階で絞り込んだロングコード
を利用してロングコード同定を行う。３段階セルサーチ
法は、ロングコードグループ用ショートコード１２０を
用いることによりロングコード候補数を絞り込むため、
ロングコード同定のためのスライディング相関処理時間
を短縮できる。

【００１２】

【発明が解決しようとする課題】しかし、上記３段階セ
ルサーチ法では、同定すべきロングコードの絞り込みが
行われても、ＳＣ１１８を用いるため一つのロングコー
ドに対する相関処理時間が長くなる問題がある。また、
セルサーチ用の拡散符号として共通ショートコード１０
２、ロングコードグループ用ショートコード１２０及び
ロングコード１００を使用しており、これらの拡散符号
はそれぞれ特有の性質を保有している。図１１における
従来の受信機は汎用性はあるが、各拡散符号の特性を十
分に反映した構成とは成っていないため、セルサーチ時
間が長くなる問題に加え、セルサーチ部の回路規模が大
きくなる問題があった。

【００１３】そこで、本発明は、上記課題を解決するた
めになされたものであり、その目的は、各拡散符号の特
性を利用することにより、高速セルサーチを行うことが
できで、簡易な構成を持ったＣＤＭＡ受信装置を提供す
ることである。

【００１４】

【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、直接拡散ＣＤＭＡ方式を利用したセ
ルラーシステムにおけるＣＤＭＡ送信信号に基づいてセ
ルサーチを行うＣＤＭＡ受信装置である。ここで、ＣＤ
ＭＡ送信信号は、拡散符号に対する初期同期を行うため
のセルサーチ用制御チャネルと、共通制御シンボルを含
む共通制御用チャネルと、共通パイロットシンボルを含
む共通パイロットチャネルと、情報シンボルを含む情報
チャネルとを備える。前記セルサーチ用制御チャネル
は、各基地局で共通な拡散符号であり、シンボル長の符
号長を持ち、規定されたタイミングでバースト的で周期
的な第１のショートコードと、シンボル周期よりも長い
繰返し周期を持ち、基地局毎に異なるロングコードと、
基地局毎に異なる複数のロングコードを複数のロングコ
ードグループにグループ化することにより割り当てたロ
ングコードグループ用拡散符号であり、シンボル長の符
号長を持ち、前記第１のショートコードと同一の規定さ
れたタイミングでバースト的で、周期的な第２のショー
トコードとを有する。前記共通制御用チャネル、共通パ
イロットチャネル及び情報チャネルが、それぞれ規定さ
れたチャネル用ショートコードと前記ロングコードで２
重に拡散されている。このＣＤＭＡ受信装置は、前記ロ
ングコードを同定するための前記ＣＤＭＡ送信信号との
相関出力を得るサーチャー部と、前記ＣＤＭＡ送信信号
に基づいて、基地局からの伝搬路のマルチパス成分を識
別してＲＡＫＥ合成するための有効パスを規定するパス
サーチ部と、共通制御用シンボル及び情報シンボルの逆
拡散、同期、復調、Ｒａｋｅ合成を行う復調部と、各部
の制御を行う制御部とを備え、前記サーチャー部は、前
記第１のショートコードと前記第２のショートコードの
共通符号構造部を有する共通参照符号構造と、前記ＣＤ
ＭＡ送信信号との相関を検出する共通相関器ブロック
と、前記第２のショートコードに対する前記第１のショ
ートコードの差異符号構造部を有する第１の差異参照符
号構造と、前記共通相関器ブロックからの相関出力との
相関を検出する第１のショートコード用相関器ブロック
と、前記第１のショートコードに対する前記第２のショ
ートコードの差異符号構造部を有する第２の差異参照符
号構造と、前記共通相関器ブロックからの相関出力との
相関を検出する第２のショートコード用相関ブロックと
を備え、前記制御部は、前記第２のショートコード用相
関ブロックからの相関出力に基づいて、ロングコードグ
ループ同定を行い、前記復調部は、前記ロングコードグ
ループ同定に基づいてロングコード同定を行うことを特
徴とする。

【００１５】第２の発明は、第１の発明のＣＤＭＡ受信
装置において、前記共通相関器ブロックは、第１のショ
ートコードと第２のショートコードのサブコードに対す
るマッチトフィルタを備え、前記第１のショートコード
用相関器ブロックは、前記第１のショートコードのサブ
コードの符号系列に対するマッチトフィルタを備え、前
記第２のショートコード用相関器ブロックは、前記第２
のショートコードのサブコードの符号系列に対するマッ
チトフィルタを備え、前記制御部は、第１のショートコ
ードの同期タイミングから１シンボル長だけ受信信号が
入力された時点で、入力を遮断する機構を有し、その遮
断された期間において、前記第２のショートコードのサ
ブコードの符号系列を可変することによりロングコード
グループ同定を行うことを特徴とする。

【００１６】第３の発明は、第１の発明のＣＤＭＡ受信
装置において、前記共通相関器ブロックは、第１のショ
ートコードと第２のショートコードの符号系列に対する
マッチトフィルタを備え、前記ショートコードの符号長
のシフトレジスタを保有する前記マッチトフィルタは、
そのシフトレジスタへの入力を遮断する機構と、その遮
断した場合にシフトレジスタの状態を循環するフィード
バックラインが設けられており、前記第１のショートコ
ード用相関器ブロックは、前記第１のショートコードの
サブコードに対するマッチトフィルタを備え、前記第２
のショートコード用相関器ブロックは、前記第２のショ
ートコードのサブコードに対するスライディング相関器
を備え、前記制御部は、第１のショートコードの同期タ
イミングから１シンボル長だけ受信信号が入力された時
点で、入力を遮断し、その遮断された期間において、前
記第２のショートコードの符号系列を、前記第２のサブ
コートのチップ数だけ前記共通相関器のシフトレジスタ
を循環シフトする毎に、可変することによりロングコー
ドグループ同定を行うことを特徴とする。

【００１７】また、第４の発明は、前記ＣＤＭＡ送信信
号に基づいてセルサーチを行うＣＤＭＡ受信装置におい
て、前記ロングコードを同定するための前記ＣＤＭＡ送
信信号との相関信号を得るサーチャー部と、前記ＣＤＭ
Ａ送信信号に基づいて、基地局からの伝搬路のマルチパ
ス成分を識別してＲＡＫＥ合成するための有効パスを規
定するパスサーチ部と、共通制御用シンボル及び情報シ
ンボルの逆拡散、同期、復調、Ｒａｋｅ合成を行う復調
部と、各部の制御を行う制御部とを備え、前記サーチャ
ー部は、前記第１のショートコードと前記第２のショー
トコードの共通符号構造部を有する共通参照符号構造
と、前記ＣＤＭＡ送信信号との相関を検出する共通相関
器ブロックと、前記第１のショートコードと前記第２の
ショートコードのそれぞれの差異符号構造部を有する差
異参照符号構造と、前記共通相関器ブロックの相関出力
との相関を検出するショートコード用相関器ブロックと
を備え、前記制御部は、前記第1あるいは第２のショー
トコードの差異符合構造に切り換えて相関をショートコ
ード用相関器ブロックに検出させるとともに、前記第２
のショートコード用相関ブロックの相関に基いて、ロン
グコードグループ同定を行い、前記復調部は、ロングコ
ードグループ同定に基いてロングコード同定を行うこと
を特徴とする。

【００１８】第５の発明は、第２から第４の発明のいず
れかのＣＤＭＡ受信装置において、前記制御部は、第１
のショートコードに対する相関値による複数シンボル分
の平均化を行い、その相関値のピークがあらかじめ規定
された閾値以上の場合に、ロングコードグループ同定を
行うことを特徴とする。

【００１９】第６の発明は、前記第２から第４の発明の
いずれかのＣＤＭＡ受信装置において、前記復号部は、
前記通制御用チャネルと前記共通パイロットチャネルを
シンボル単位で逆拡散し、それら逆拡散信号を合成する
ことによりロングコード同定を行うことを特徴とする。

【００２０】第７の発明は、第２の発明のＣＤＭＡ受信
装置において、第１のショートコードのサブコードの符
号系列に対するマッチトフィルタは、前記サブコードの
符号長毎にタップしたシフトレジスタから構成されてい
ることを特徴とする。

【００２１】第８の発明は、第３の発明のＣＤＭＡ受信
装置において、第１のショートコード及び第２のショー
トコードの符号系列に対するマッチトフィルタは、サブ
コードの符号長毎にタップしたシフトレジスタを備える
ことを特徴とする。

【００２２】第９の発明は、第３の発明のＣＤＭＡ受信
装置において、第２のショートコードのサブコードに対
するスライディング相関器の積分時間は、ショートコー
ド周期長と同一かそれ以下であることを特徴とする。

【００２３】

【発明の実施の形態】以下に図面を用いて本発明の実施
の形態を詳細に説明する。図１は本発明の直接拡散方式
を利用したＣＤＭＡシステムの受信部のブロック図を示
している。ここで、基地局から送信されるＣＤＭＡ信号
は、図２に示すように、セルサーチ用の制御チャネル９
５、共通制御用シンボルを送る共通制御用チャネル９
６、共通のパイロットシンボルを送る共通パイロットチ
ャネル９７及び各ユーザ情報を送る情報チャネル９８等
から構成されている。ここで、共通制御用チャネル９
６、共通パイロットチャネル９７及び各情報チャネル９
８等は、直交符号などから構成されたチャネル用ショー
トコード（コードをＣ１，Ｃ２・・・とする）と後述す
るロングコード（コードをＣＬとする）で２重拡散され
ている。共通制御用チャネル９６は、図１０の従来例で
示したように周期的にマスクシンボル部１０１が配され
ている。

【００２４】セルサーチ用制御チャネル９５の拡散符号
は、第１のショートコード(ＰＳＣ：Primary Search Co
de)９０、第２のショートコード（ＳＳＣ：Secondary S
earch Code）であるロングコードグループコード９１か
ら構成されている。第１のショートコードＰＳＣ９０の
コードをＣＰとし、ロングコードグループコード９１の
コードをＣＳ１，ＣＳ２，ＣＳ３・・・とする。前記Ｐ
ＳＣは各基地局で共通な拡散符号ＣＰであり、共通制御
用シンボル及び共通パイロットシンボルのシンボル長の
符号長を持ち、規定されたタイミングでバースト的に送
信される。前記ロングコードＣＬは、シンボル周期より
も長い繰返し周期を持ち、基地局（セル）毎に異なるコ
ードが割り当てられている。前記ロングコードグループ
コードは、前記ロングコードを複数のロングコードグル
ープにグループ化し、そのグループに割り当てた拡散符
号ＣＳ１，ＣＳ２，ＣＳ３・・・であり、前記ＰＳＣと
同一のシンボル長の符号長を持ち、前記ＰＳＣと同一の
規定されたタイミングでバースト的に送信される。

【００２５】本発明のＣＤＭＡ受信装置は、このＣＤＭ
Ａ送信信号を受信するために、図１に示すように基地局
毎に異なるロングコードを同定するための前記ＣＤＭＡ
送信信号との相関出力を得るサーチャー部１、基地局と
移動局間の伝搬路のマルチパス成分を識別しＲａｋｅ合
成するための有効パスを規定するパスサーチ部４０、前
記共通制御用シンボル、前記共通パイロットシンボル及
び前記その他の情報シンボル等の逆拡散／同期／復調／
Ｒａｋｅ合成を行う同期／復調部８０、サーチャー部１
のセルサーチ用符号を制御、パスサーチ部４０のパスタ
イミングの制御、同期／復調部８０のタイミング制御等
を行う制御部７０から構成されている。

【００２６】サーチャー部１は、共通相関器ブロック１
０と、ＰＳＣ用相関器ブロック２０と、ＳＳＣ用相関器
ブロック３０とから構成されている。前記サーチャー部
１において、ＰＳＣとＳＳＣの相関はその符号構造の共
通性及び差異に基づいてその符号構造を共通符号構造部
と差異符号構造部に分離される。共通符号構造部に対し
ては共通相関器ブロック１０で共通参照符号構造との相
関を検出する。差異符号構造部に対しては、第１のショ
ートコード用ブロックであるＰＳＣ用相関器ブロック２
０と第２のショーコード用相関ブロックであるＳＳＣ用
相関ブロック３０にて、差異参照符号構造との相関をそ
れぞれ検出する。

【００２７】共通相関器ブロック１０は、制御部７０の
制御により前記ＰＳＣ用またはＳＳＣ用の共通参照符号
構造２２１を生成するＲＥＦコード発生器１２と、生成
されたＰＳＣ用またはＳＳＣ用の共通参照符号構造２２
１と受信信号２００との相関を検出する共通相関器１１
とから構成される。ＰＳＣ用相関器ブロック２０は、制
御部７０の制御により前記ＰＳＣ用の第１の差異参照符
号構造２２２を生成するＰＳＣ用ＲＥＦコード発生器２
２と、生成されたＰＳＣ用の第１の差異参照符号構造２
２２と前記共通相関器１１の出力信号２１０との相関を
検出するＰＳＣ用ＭＦ２１とから構成される。ＳＳＣ用
相関器ブロック３０は、制御部７０の制御により前記Ｓ
ＳＣ用の第２の差異参照符号構造２２３を生成するＳＳ
Ｃ用ＲＥＦコード発生器３２と、生成されたＳＳＣ用の
第２の参照符号構造２２３と前記共通相関器１１の出力
信号２１０との相関を検出するＳＳＣ用相関器３１とか
ら構成される。

【００２８】本発明のセルサーチ法の第１段階は、制御
部７０の制御により共通相関器ブロック１０のＲＥＦコ
ード発生器１２からＰＳＣ用の共通参照符号構造２２１
を生成し、共通相関器１１により受信信号２００とＰＳ
Ｃ用の共通参照符号構造との相関を検出する。その相関
出力２１０は、ＰＳＣ用相関器ブロック２０のＰＳＣ用
ＭＦ２１に入力され、制御部７０の制御によりＰＳＣ用
ＲＥＦコード発生器２２から生成されたＰＳＣ用の第１
の差異参照符号構造２２２との相関が検出される。この
結果、バースト的に規定されたタイミングで周期的なＰ
ＳＣの相関出力信号２１１が得られる。このＰＳＣの規
定されたタイミング周期をスロット周期とすれば、スロ
ットタイミングが得られることになる。この周期的なＰ
ＳＣ相関出力２１１を例えば制御部７０で平均化するこ
とにより、雑音等の干渉信号を抑圧できる。

【００２９】第２段階は、制御部７０の制御により共通
相関器ブロック１０のＲＥＦコード発生器１２からＳＳ
Ｃ用の共通参照符号構造２２１を生成し、共通相関器１
１により受信信号２００とＳＳＣ用の共通参照符号構造
２２１との相関が検出される。その相関出力２１０は、
ＳＳＣ用相関器ブロック３０のＳＳＣ用相関器３１に入
力され、制御部７０の制御によりＳＳＣ用相関器ブロッ
ク３０のＳＳＣ用ＲＥＦコード発生器３２から生成され
たＳＳＣ用の第２の差異参照符号構造２２３との相関が
検出される。この結果、規定されたタイミングで周期的
なＳＳＣの相関出力信号２１２が得られる。この周期的
なＳＳＣ相関出力２１２を、例えば制御部７０で平均化
することにより、雑音等の干渉信号を抑圧できる。

【００３０】ＳＳＣは、ロングコードを複数のロングコ
ードグループにグループ化し、そのグループに割り当て
た拡散符号すなわちロングコードグループコード（ＣＳ
１，ＣＳ２，ＣＳ３・・・）であるため、そのすべての
ＳＳＣに対し上記の相関演算を行う。その相関出力信号
２１２は、制御部７０に格納され、その相関出力が最大
となるＳＳＣ又はスロット毎にＳＳＣが可変された場合
には、その相関出力が最大となるＳＳＣの組み合せを求
めることにより、ロングコードグループ同定が実行され
る。

【００３１】第３段階はロングコードグループ同定が完
了しているため、サーチすべきロングコードが大きく絞
られている。この絞られた複数のロングコードの中から
目的のロングコードを決定するために、共通制御用チャ
ネル９６または共通パイロットチャネル９７を利用し
て、すべての候補のロングコード一つ一つの相関が取ら
れ、最大の相関値を与えるロングコードが選択される。
本発明では、第３段階のロングコードサーチは、図１の
サーチャー部１で実行するのではなく、同期／復調部８
０で実行する。

【００３２】同期／復調部８０は、パスサーチ部４０に
より規定された有効パス及びそのタイミング情報に基づ
き、ＤＬＬ（Delay Lock Loop）部５０のフィンガーで
各パスに対応した同期捕捉、追従及び逆拡散が実行され
る。逆拡散された各パスは有効なパス数だけＲａｋｅ合
成部６０で合成される。本発明では、第３段階のロング
コードサーチは、各種シンボル復調用に用意されている
同期／復調部８０で実行されるため、ロングコードサー
チの本来の機能である逆拡散の機能のみでなく、同期追
従／Ｒａｋｅ合成の機能をも備えている。このように、
第３段階のロングコードサーチを同期／復調部８０で実
行することにより、Ｒａｋｅ合成機能が実行され、ま
た、Ｒａｋｅ合成後のロングコード信号レベルの測定が
制御部７０で実行できるため、高機能なロングコードサ
ーチが実現できる。さらに、同期／復調部８０に必要と
されるフィンガー数は、Ｒａｋｅ合成すべきパス数、受
信すべき制御用チャネル及び情報チャネル数に依存する
ため、高機能受信機では非常に多くのフィンガー数とな
るが、常時全てのフィンガーが動作するにはほとんど無
い。従って、第３段階のロングコードサーチを同期／復
調部８０で行うことにより、制御用シンボル及び情報シ
ンボル復調と共用できるため、回路規模の増大を回避で
きる。

【００３３】シンボル長の拡散符号長を持っているＰＳ
ＣおよびＳＳＣ符号の一例として、図３（Ａ）に示すよ
うにＮを正の整数とした場合、１シンボル長に対してＮ
チップ周期から成る単一コードがある。ＰＳＣおよびＳ
ＳＣの他の構造としては、図３（Ｂ）のようにＮ１を正
の整数とした場合、Ｎ１チップから成るサブコード（＋
ａ）とその反転サブコード（−ａ）を定義して、ｍを正
の整数とした場合、これらのサブコードの何れかを、ｍ
個選択して並べることによりＮチップ長のコードが生成
できる。

【００３４】この場合、Ｎ，Ｎ１，ｍの関係は明らかに
式（１）となる。 Ｎ＝Ｎ１・ｍ （１）

【００３５】Ｎ１チップから成るサブコード（±ａ）を
ｍ個選択して並べて生成したＮチップのコードは、サブ
コードの符号系列Ｌにより表現できる。例えば（＋ａ）
（＋ａ）（−ａ）（−ａ）（十ａ）・・・・・（＋ａ）
の場合、符号系列Ｌはｍ個の要素から成り、式（２）で
表現できる。 Ｌ＝（１，１，−１，−１，１，・・・・・，１） （２）

【００３６】図３（Ａ）に示したＮチップの単一構造を
もったＰＳＣに対するＭＦは、図１１の従来例で示した
ＮチップのＭＦ１１５で構成される。他方、図３（Ｂ）
に示したサブコード構造に対する相関器は、サブコード
の特質を利用したＭＦ又はＳＣで実現できるため、簡易
な構成で相関器の機能を実現できるため、低消費電力化
が可能となる。

【００３７】＜第１の実施形態＞このサブコード構造に
対する相関器の第１の実施形態について図４〜図６を用
いて説明する。図４は、第１の実施の形態における共通
相関器ブロックを示すブロック図である。図４に示す共
通相関ブロック１０ａは、共通相関器１１ａと、ＲＥＦ
コード発生器１２ａとからなる。共通相関器１１ａは、
Ｎ１段のシフトレジスタ１３、Ｎ１個の乗算器から成る
乗算ブロック１４、そのＰＳＣ用の共通参照符号構造２
２１を蓄積するＮ１チップのレジスタ１５、Ｎ１個の加
算演算を行う加算器１６から構成されている。ＲＥＦコ
ード発生器１２ａは、制御部７０からの制御信号２２０
によりＰＳＣ用のＮ１チップの共通参照符号構造２２１
を生成する。

【００３８】このＰＳＣ用の共通参照符合構造２２１
は、Ｎ１チップから成るサブコード（＋ａ）に対応する
マッチトフィルタを構成するために使用する。受信信号
２００は、Ｎ１段のシフトレジスタ１３に入力され、そ
のシフトレジスタ１３の各段から取り出された信号と、
Ｎ１チップのレジスタ１５に蓄積されたＰＳＣ用の共通
参照符号構造２２１とのＮ１段の乗算が乗算ブロック１
４で実行され、それらの乗算結果を加算器１６により加
算することにより、受信信号２００とＰＳＣ用の共通参
照信号構造２２１との相関結果２１０が得られる。この
ように共通相関器１１ａはサブコード（＋ａ）のＮ１チ
ップのＭＦを構成している。

【００３９】図５は、第１の実施形態におけるＰＳＣ用
相関ブロックを示すブロック図である。図５に示すＰＳ
Ｃ用相関ブロック２０ａは、ＰＳＣ用ＭＦ２１ａと、Ｐ
ＳＣ用ＲＥＦコード発生器２２ａとからなる。ＰＳＣ用
ＭＦ２１ａは、Ｎ段のシフトレジスタ２３、ｍ個の乗算
器から成る乗算ブロック２４、そのＰＳＣ用の第１の差
異参照符号構造２２２を蓄積するｍチップのレジスタ２
５、ｍ個の加算演算を行う加算器２６から構成されてい
る。ＲＥＦコード発生器２２ａは、制御部７０からの制
御信号２１２によりＰＳＣ用のｍチップの第１の差異参
照符号構造２２２を生成する。このＰＳＣ用の第１の差
異参照信号構造２２２は、ｍチップから成る符号系列Ｌ
に対応する。

【００４０】サブコード（＋ａ）のｍチップのＭＦ出力
信号２１０は、Ｎ段のシフトレジスタ２３に入力され、
そのシフトレジスタ２３からＮ１段毎にｍ個のタップを
取り出した信号と、レジスタ２５に蓄積されたＮ１チッ
プのＰＳＣ用の第１の差異参照符号構造２２２とのｍ段
の乗算が乗算ブロック２４で実行され、それらの乗算結
果を加算器２６で加算することによりＰＳＣの相関結果
２１１が得られる。この相関出力のピークタイミングが
スロットタイミングである。このようにＰＳＣ用ＭＦ２
１ａはｍタップのＭＦを構成している。このｍタップの
ＰＳＣ用ＭＦ２１と前記共通相関器１１ａによるＮ１チ
ップのサブコード用ＭＦによりＮ段のＰＳＣ用ＭＦを構
成できる。

【００４１】次にロングコードグループの同定を行うた
めにＳＳＣの相関について説明する。ＳＳＣの構造とし
ては、上記図３（Ｂ）で説明した符号構造と同様に、Ｎ
１を正の整数とした場合、Ｎ１チップから成るサブコー
ド（＋ｂ）とその反転サブコード（−ｂ）を定義して、
これらのサブコードの何れかをｍを正の整数とした場
合、ｍ個選択して並べることによりＮチップ長のコード
が生成できる。この場合、Ｎ，Ｎ１，ｍの関係は明らか
に上記式（１）となる。ここで、ＰＳＣのサブコードを
（±ａ）と表現したが、ＳＳＣのサブコードはＰＳＣと
は異なるサブコード（±ｂ）と表現する。ＳＳＣはＰＳ
Ｃと同様に、Ｎ１チップから成るサブコード（±ｂ）を
ｍ個選択して並べて生成したＮチップのコードは、サブ
コードの符号系列Ｃにより表現できる。例えば（＋ｂ）
（＋ｂ）（＋ｂ）（−ｂ）（＋ｂ）‥…・（−ｂ）の場
合、符号系列Ｃはｍ個の要素から成り、式（３）で表現
できる。 Ｃ＝（１、１、１、−１、１、‥…・、−１） （３）

【００４２】ＳＳＣは、このようにＮ１個の要素から成
るサブコード（＋ｂ）とｍ個の要素から成る符号系列Ｃ
から成り、その符号系列Ｃを可変することにより、複数
のロングコードグループコード（ＣＳ１，ＣＳ２，ＣＳ
３、・・・・）であるＳＳＣが規定される。ＳＳＣはＰ
ＳＣのタイミング、例えばスロットタイミング毎に可変
される場合があるため、全てのＳＳＣに対する相関を高
速に実行する必要がある。

【００４３】ＳＳＣの高速同定法について図１、図４、
及び図６を用いて説明する。制御部７０からの制御信号
２２０によりＳＳＣ用のＮ１チップの共通参照符号構造
２２１を生成するＲＥＦコード発生器１２ａを介して、
そのＳＳＣ用の共通参照符号構造２２１を蓄積するＮ１
チップのレジスタ１５にＮ１チップの共通参照符号構造
２２１を蓄積する。このＮ１チップの共通参照符号構造
はサブコード（＋ｂ）に対する参照符号構造であり、上
述したＰＳＣと同様に共通相関器１１ａは動作する。Ｐ
ＳＣ同定は、前述したように実行されるため、ＳＳＣの
バーストタイミングすなわち、スロットタイミングは判
明する。このタイミングから受信信号２００をＮチップ
分、すなわち１シンボル分、シフトレジスタ１３に入力
すれば、共通相関器１１ａの出力信号２１０には、ＳＳ
Ｃの符号系列Ｃに依存した相関出力がＮ１チップ毎にｍ
個存在する。

【００４４】この相関出力２１０は、ＳＳＣ用相関ブロ
ック３０ａに入力される。図６は、第１の実施形態にお
けるＳＳＣ用相関ブロックを示すブロック図である。Ｓ
ＳＣ用相関ブロック３０ａは、ＳＳＣ用相関器３１ａ
と、ＳＳＣ用ＲＥＦコード発生器３２ａとからなる。Ｓ
ＳＣ用相関器３１ａは、スイッチ３７、Ｎ段のシフトレ
ジスタ３３、ｍ個の乗算器から成る乗算ブロック３４、
そのＳＳＣ用の第２の差異参照符号構造２２３を蓄積す
るｍチップのレジスタ３５、ｍ個の加算演算を行う加算
器３６から構成されている。ＲＥＦコード発生器３２
は、制御部７０からの制御信号２３０によりＳＳＣ用の
ｍチップの第２の差異参照符号構造２２３を生成する。
このＳＳＣ用の第２の差異参照信号構造２２３はｍチッ
プから成る符号系列Ｃに対応する。

【００４５】上記のように、決定されたスロットタイミ
ングからＮチップ分、受信信号を入力するために、スイ
ッチ３７をＯＮする。このスイッチ３７はＮチップ分入
力された後に、ＯＦＦされることにより、受信を遮断す
る。Ｎチップ分、入力された時には、相関出力２１０
は、Ｎ段のシフトレジスタ３３に１シンボル分入力さ
れ、そのシフトレジスタ３３からＮ１段毎にｍ個のタッ
プを取り出した信号と、ｍチップのレジスタ３５に蓄積
されたＳＳＣ用の第２の差異参照符号構造２２３とのｍ
段の乗算が乗算ブロック３４で実行され、それらの乗算
結果を加算器３６により加算することによりＳＳＣの相
関結果２１２が得られる。その相関出力２１２は符号系
列Ｃで規定された一つのＳＳＣに対する相関出力であ
る。全てのＳＳＣに対する相関を検出するため、制御部
７０からの制御信号２３０によりＳＳＣ用のｍチップか
ら成る符号系列Ｃの第２の差異参照符号構造２２３を生
成するＲＥＦコード発生器３２ａを制御し、その参照符
号構造を蓄積するｍチップのレジスタ３５に順次設定す
ることにより、全てのＳＳＣに対する相関を検出するこ
とができる。

【００４６】スイッチ３７は、ロングコードグループコ
ード（ＳＣ１，ＳＣ２，ＳＣ３・・・）を同定している
間において、入力信号２１０は遮断されているため、ス
イッチがＯＮの時に入力されたＮチップ分の状態がシフ
トレジスタ３３に保持されている。従って、第２の差異
参照符号構造を蓄積するｍチップのレジスタ３５に設定
される参照符号が切り換えられる度に、符号系列Ｃで規
定された一つのＳＳＣに対する相関出力が得られる。す
べてのＳＳＣに対し上記の相関演算を行い、その相関出
力信号２１２は、制御部７０に格納され、その相関出力
が最大となるＳＳＣ又はスロット毎にＳＳＣが可変され
た場合には、その相関出力が最大となるＳＳＣの組み合
せを求めることによりロングコードグループ同定が実行
される。

【００４７】＜第２の実施形態＞図７、図８及び図９を
用いて、本発明の第２の実施形態を説明する。この第２
の実施形態は第１の実施形態におけるサブコードに対す
る相関と符号系列に対する相関の順序を入れ替えたもの
である。図５及び図６に示したＮ段のシフトレジスタ２
３、３３は図４に示した共通相関器１１ａによるＮ１チ
ップの相関出力信号２１０が入力されるため、多ビット
で多段のシフトレジスタが必要とされる。サブコードの
チップ数Ｎ１が増大するにつれて、相関出力２１０の出
力振幅が増大するため、多くのビット数が必要になる。
多ビットで多段のシフトレジスタを実現する回路規模が
増大するため、第２の実施形態では上記のように、サブ
コードに対する相関と符号系列に対する相関の順序を入
れ替える。

【００４８】図７は、第２の実施形態における共通相関
器ブロックを示すブロック図である。共通相関器ブロッ
ク１０ｂは、共通相関器１１ｂとＲＥＦコード発生器１
２ｂとから構成される。共通相関器１１ｂは、スイッチ
４７、Ｎ段のシフトレジスタ４３、ｍ個の乗算器から成
る乗算ブロック４４、そのＰＳＣ用の共通参照符号構造
２２１を蓄積するｍチップのレジスタ４５、ｍ個の加算
演算を行う加算器４６から構成されている。ＲＥＦコー
ド発生器１２ｂは、制御部７０からの制御信号２２０に
よりＰＳＣ用のｍチップの共通参照符号構造を生成す
る。このＰＳＣ用の共通参照符合構造２２１は、ｍチッ
プから成る符号系列Ｌの相関を行うための符号である。

【００４９】受信信号２００は、スイッチ４７をＯＮす
ることにより、Ｎ段のシフトレジスタ４３に入力され、
そのシフトレジスタ４３からＮ１チップ毎に取り出した
信号と、ｍチップのレジスタ４５に蓄積されたＰＳＣ用
の共通参照符号構造２２１とのｍ段の乗算が乗算ブロッ
ク４４で実行され、それらの乗算結果を加算器４６によ
り加算することにより、受信信号とＰＳＣ用の共通参照
信号構造２２１との相関結果２１０が得られる。このよ
うに共通相関器１１ｂは符号系列ＬのｍチップのＭＦを
構成している。

【００５０】図８は、第２の実施形態におけるＰＳＣ用
相関器２０ｂを示すブロック図である。ＰＳＣ用相関器
２０ｂは、ＰＳＣ用ＭＦ２１ｂとＰＳＣ用ＲＥＦコード
発生器２２ｂからなる。ＰＳＣ用ＭＦ２１ｂは、Ｎ１段
のシフトレジスタ５３、Ｎ１個の乗算器から成る乗算ブ
ロック５４、そのＰＳＣ用の第１の差異参照符号構造２
２２を蓄積するＮ１チップのレジスタ５５、Ｎ１個の加
算演算を行う加算器５６から構成されている。ＲＥＦコ
ード発生器２２ｂは、制御部７０からの制御信号２１２
によりＰＳＣ用のＮ１チップの第１の差異参照符号構造
２２２を生成する。このＰＳＣ用の第１の差異参照符号
構造２２２は、Ｎ１チップから成るサブコード（＋ａ）
に対応する。

【００５１】符号系列ＬのｍチップのＭＦ出力信号２１
０は、Ｎ１段のシフトレジスタ５３に入力され、そのシ
フトレジスタ５３からＮ１個のタップを取り出した信号
と、Ｎ１チップのレジスタ５５に蓄積されたＰＳＣ用の
第１の差異参照符号構造２２２とのＮ１段の乗算が乗算
ブロック５４で実行され、それらの乗算結果を加算器５
６により加算することによりＰＳＣの相関結果２１１が
得られる。この相関出力のピークタイミングがスロット
タイミングである。このようにＰＳＣ用ＭＦ２１ｂは、
Ｎ１タップのサブコード用ＭＦを構成している。このＮ
１タップのＰＳＣ用ＭＦ２１ｂと前記共通相関器１１ｂ
によるｍチップの符号系列ＭＦにより、Ｎ段のＰＳＣ用
ＭＦを構成できる。このように本発明におけるＮ段のシ
フトレジスタ４３は、図７に示すように、相関前の受信
信号２００が入力されるため、最小限のビット数でＮ段
シフトレジスタが構成できる。

【００５２】次に、ロングコードグループの同定を行う
ために、ＳＳＣの相関について説明する。図７におい
て、制御部７０からの制御信号２２０によりＳＳＣ用の
ｍチップの共通参照符号構造２２１を生成するＲＥＦコ
ード発生器１２ｂを介して、そのＳＳＣ用の共通参照符
号構造２２１を蓄積するｍチップのレジスタ４５に、ｍ
チップの共通参照符号構造２２１を蓄積する。このｍチ
ップの共通参照符号構造２２１は符号系列Ｃに対する参
照符号であり、上述したＰＳＣと同様に共通相関器１１
ｂは動作する。上記のように、ＰＳＣ同定が完了すれ
ば、スロットタイミングは判明する。スイッチ４７をＯ
Ｎにすることにより、このタイミングから受信信号２０
０をＮチップ分シフトレジスタ４３に入力すれば、共通
相関器１１ｂの出力信号２１０には、ＳＳＣの符号系列
Ｃに依存した相関出力が存在している。

【００５３】この相関出力２１０は、ＳＳＣ用相関器ブ
ロック３０に入力される。図９は、第２の実施形態にお
けるＳＳＣ用相関器ブロックを示すブロック図である。
ＳＳＣ用相関器ブロック３０ｂは、ＳＳＣ用相関器３１
ｂとＲＥＦコード発生器３２ｂとからなる構成である。
図９におけるＳＳＣ用相関器３１ｂは、乗算器６４、制
御部７０からの制御信号２３０によりＳＳＣ用のＮ１チ
ップの第２の差異参照符号構造２２３を生成するＲＥＦ
コード発生器３２ｂ、そのＳＳＣ用の第２の差異参照符
号構造２２３を蓄積し、シフトするＮ１チップのシフト
レジスタ６５、Ｎ１チップ分の積分を行う積分器６６か
ら構成されている。このＳＳＣ用の第２の差異参照信号
構造２２３は、Ｎ１チップから成るサブコード（＋ｂ）
に対応しているため、ＳＳＣ用相関器３１ｂは入力信号
２１０とＮ１チップのサブコードとのＳＣを構成してい
る。

【００５４】スロットタイミングからＮチップ分すなわ
ち１シンボル分受信信号を入力するために、図７におけ
るスイッチ４７をＯＮする。このスイッチ４７は、Ｎチ
ップ分入力された後に、ＯＦＦされることにより、受信
を遮断する。Ｎチップ分入力されると同時に、相関出力
信号２１０は、ＳＳＣ用相関器３１ｂに入力され、Ｎ１
チップのシフトレジスタ６５に蓄積されたＳＳＣ用の第
２の参照符号構造２２３と乗算及びＮ１チップ積分が実
行されることにより、ＳＳＣの相関結果２１２が得られ
る。この相関出力２１２は、符号系列Ｃで規定された一
つのＳＳＣに対する相関出力である。

【００５５】全てのＳＳＣに対する相関を検出するた
め、制御部７０からの制御信号２２０により、ＳＳＣ用
のｍチップから成る符号系列Ｃの他の参照符号構造を生
成するＲＥＦコード発生器１２ｂを制御し、そのＳＳＣ
用共通参照符号構造２２１を蓄積するｍチップのレジス
タ４５に設定し、入力が遮断されているシフトレジスタ
４８の状態をＮ１段シフトする。シフトレジスタ４３は
フィードバックライン４８により状態は循環することに
なる。このように共通相関器１１ｂとＳＳＣ相関器３１
ｂを用い、シフトレジスタ４８のＮ１段シフトとＮ１チ
ップのＳＳＣ相関器３１ｂを同期して動作させることに
より、シフトレジスタ４８がＮ１チップシフトする毎
に、Ｎチップから成る一つＳＣＣに対する相関出力２１
２がＳＳＣ相関器３１ｂから得られる。

【００５６】このように、符号系列Ｃの参照符号構造の
変更、受信信号入力が遮断されているシフトレジスタ４
８の状態のＮ１段シフト、を順次実行することにより、
全てのロングコードグループコード（ＳＣ１，ＳＣ２，
ＳＣ３・・・・）に対する相関が実行される。ＳＳＣは
１シンボル長でＮチップから成るコードのため、１シン
ボル長の間にｍ種のＳＳＣ相関を検出できる。この相関
出力２１２は制御部７０で平均化及び各ＳＳＣによる相
関値の比較が行われ、目的のＳＳＣが決定される。

【００５７】＜第３の実施形態＞本発明の第３の実施形
態を説明する。第２の実施形態において、ＳＣＣ用相関
器３１ｂは図９のようにＳＣで実現したが、図８に示す
ＰＳＣ用ＭＦ２１ｂをＳＳＣに対しても共通に利用でき
る。すなわち、制御部７０からの制御信号２１２により
ＳＳＣ用のＮ１チップの差異参照符号を生成するため
に、ＲＥＦコード発生器２２ｂを制御することで実現で
きる。一般にＰＳＣの相関とＳＳＣの相関は同時に実行
することはないので、共通に利用する事により回路規模
の削減が可能となる。

【００５８】本発明では、ＰＳＣに関する相関ピーク値
により有効な受信信号の有無、スロットタイミングの判
定、ＳＳＣ同定及びロングコード同定等のプロセスが作
動するため、相関ピーク値の測定には高精度が要求され
る。高精度な相関ピーク測定のためには、十分な平均化
処理を行い、また、閾値を設ける事により有効信号の有
無の判定を行えば、誤って上記複雑なプロセスが開始さ
れることが防止できる。

【００５９】図２に示した共通制御用チャネル９６は、
報知情報等の制御信号シンボルを伝送する部分９２と無
信号部であるマスクシンボル部１０１から構成されてお
り、また、ＣＤＭＡセルラーシステムでは、共通パイロ
ットシンボルのみを送信する共通パイロットチャネルが
ある。これらのチャネルは上述したように同一基地局で
は、ロングコードは共通であるが、既知の異なるショー
トコードで区別されている。上記した発明では、ロング
コード同定は共通制御チャネル９６または共通パイロッ
トチャネル９７の何れかを利用して実行する。

【００６０】ロングコードの同定をロングコードタイミ
ングが同期している共通制御チャネル９６と共通パイロ
ットチャネル９７の両チャネルを利用し、合成すること
によりロングコード同定の精度が向上する。ロングコー
ド同定のための逆拡散は、図９の積分器６６においてシ
ョートコード周期であるシンボル単位で積分することに
より、共通制御チャネル９６と共通パイロットチャネル
９７で異なるショートコードの効果及び異なるシンボル
情報の効果を排除できる。

【００６１】

【発明の効果】以上説明したように、第１の発明によれ
ば、ロングコードサーチを復調部で実行することによ
り、Ｒａｋｅ合成機能が実行され、また、Ｒａｋｅ合成
後のロングコード信号レベルの測定が制御部で実行でき
るため、高機能なロングコードサーチが実現できる。さ
らに、復調部に必要とされるフィンガー数は、Ｒａｋｅ
合成すべきパス数、受信すべき制御用チャネル及び情報
チャネル数に依存するため、高機能受信機では非常に多
くのフィンガー数となるが、常時全てのフィンガーが動
作するにはほとんど無いので、ロングコードサーチを復
調部で行うことにより、制御用シンボル及び情報シンボ
ル復調と共用できるため、回路規模の増大を回避でき
る。

【００６２】第２及び第３の発明によれば、サブコード
構造に対する相関器が、サブコードの特質を利用したＭ
Ｆ又はＳＣで実現できるため、簡易な構成で相関器の機
能を実現できるため、低消費電力化が可能となる。

【００６３】第４の発明によれば、ショートコード相関
器ブロックを１つで第１及び第２のショートコードの相
関を検出するので、回路規模の削減が可能となる。

【００６４】第５の発明によれば、第１のショートコー
ドに対する相関値による複数シンボル分の平均化を行
い、その相関値のピークがあらかじめ規定された閾値以
上の場合に、ロングコードグループ同定を行うので、高
精度な相関ピーク測定を行うことができ、有効信号の有
無の判定を正確に行うことができ、誤って上記複雑なプ
ロセスが開始されることが防止できる。

【００６５】第６の発明によれば、ロングコードの同定
をロングコードタイミングが同期している共通制御チャ
ネルと共通パイロットチャネルの両チャネルを利用し、
合成するので、ロングコード同定の精度が向上する。

【００６６】第７及び第８の発明によれば、サブコード
の符号長毎にタップしたシフトレジスタを備えているの
で、シフトレジスタの状態のシフトを順次実行すること
により、全てのロングコードグループコードに対する相
関が実行される。

【００６７】第９の発明によれば、第２のショートコー
ドのサブコードに対するスライディング相関器の積分時
間は、ショートコード周期長と同一かそれ以下であるの
で、相関値を同相で加算できるため、ロングコード同定
精度が向上する。〜。

【図面の簡単な説明】

【図１】本発明の直接拡散方式を利用したＣＤＭＡシス
テムの受信部のブロック図を示している。

【図２】基地局から送信されるＣＤＭＡ信号の構成を示
す説明図である。

【図３】シンボル長の拡散符号長を持っているショート
コードの構成を示す説明図である。

【図４】第１の実施の形態における共通相関器ブロック
を示すブロック図である。

【図５】第１の実施形態におけるＰＳＣ用相関ブロック
を示すブロック図である。

【図６】第１の実施形態におけるＳＳＣ用相関ブロック
を示すブロック図である。

【図７】第２の実施形態における共通相関器ブロックを
示すブロック図である。

【図８】第２の実施形態におけるＰＳＣ用相関器を示す
ブロック図である。

【図９】第２の実施形態におけるＳＳＣ用相関器ブロッ
クを示すブロック図である。

【図１０】従来のある一つの基地局の制御チャネル構成
を示している説明図である。

【図１１】従来のコードに対するセルサーチ法を実行す
るＣＤＭＡ受信装置のブロック図である。

【図１２】従来の３段階セルサーチ法における制御チャ
ネルの拡散符号の構成を示す説明図である。

【符号の説明】

１ サーチャー部 １０ 共通相関器ブロック １１ 共通相関器 １２，２２，３２ ＲＥＦコード発生器 １３，２３，３３，４３ シフトレジスタ １４，２４，３４，４４ 乗算ブロック １５，２５，３５，４５ レジスタ １６，２６，３６，４６ 加算器 ２０ ＰＳＣ用相関ブロック ２１ ＰＳＣ用ＭＦ ３０ ＳＳＣ用相関ブロック ３１ ＳＳＣ用相関器 ３７，４７ スイッチ ４０パスサーチ部 ５０ ＤＬＬ部 ６０ Ｒａｋｅ合成部 ７０ 制御部 ８０ 同期／復調部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｑ 7/28 Ｈ０４Ｑ 7/04 Ｊ Ｆターム(参考） 5K022 EE02 EE13 EE33 EE36 5K047 AA02 BB01 GG34 HH15 HH42 JJ06 MM12 MM27 5K059 CC03 DD35 EE02 5K067 AA14 AA42 CC10 DD25 EE02 EE10 GG11 HH21

Claims (9)

【特許請求の範囲】
1. 【請求項１】 直接拡散ＣＤＭＡ方式を利用したセルラ
   ーシステムにおけるＣＤＭＡ送信信号は、拡散符号に対
   する初期同期を行うためのセルサーチ用制御チャネル
   と、共通制御シンボルを含む共通制御用チャネルと、共
   通パイロットシンボルを含む共通パイロットチャネル
   と、情報シンボルを含む情報チャネルとを備え、 前記セルサーチ用制御チャネルは、各基地局で共通な拡
   散符号であり、シンボル長の符号長を持ち、規定された
   タイミングでバースト的で周期的な第１のショートコー
   ドと、シンボル周期よりも長い繰返し周期を持ち、基地
   局毎に異なるロングコードと、基地局毎に異なる複数の
   ロングコードを複数のロングコードグループにグループ
   化することにより割当てたロングコードグループ用拡散
   符号であり、シンボル長の符号長を持ち、前記第１のシ
   ョートコードと同一の規定されたタイミングでバースト
   的で、周期的な第２のショートコードとを有し、 前記共通制御用チャネル、共通パイロットチャネル及び
   情報チャネルが、それぞれ規定されたチャネル用ショー
   トコードと前記ロングコードで２重に拡散されており、 前記ＣＤＭＡ送信信号に基づいてセルサーチを行うＣＤ
   ＭＡ受信装置において、 前記ロングコードを同定するための前記ＣＤＭＡ送信信
   号との相関出力を得るサーチャー部と、 前記ＣＤＭＡ送信信号に基づいて、基地局からの伝搬路
   のマルチパス成分を識別してＲＡＫＥ合成するための有
   効パスを規定するパスサーチ部と、 共通制御用シンボル及び情報シンボルの逆拡散、同期、
   復調、Ｒａｋｅ合成を行う復調部と、 各部の制御を行う制御部とを備え、 前記サーチャー部は、 前記第１のショートコードと前記第２のショートコード
   の共通符号構造部を有する共通参照符号構造と、前記Ｃ
   ＤＭＡ送信信号との相関を検出する共通相関器ブロック
   と、 前記第２のショートコードに対する前記第１のショート
   コードの差異符号構造部を有する第１の差異参照符号構
   造と、前記共通相関器ブロックからの相関出力との相関
   を検出する第１のショートコード用相関器ブロックと、 前記第１のショートコードに対する前記第２のショート
   コードの差異符号構造部を有する第２の差異参照符号構
   造と、前記共通相関器ブロックからの相関出力との相関
   を検出する第２のショートコード用相関ブロックと、を
   備え、 前記制御部は、前記第２のショートコード用相関ブロッ
   クからの相関出力に基づいて、ロングコードグループ同
   定を行い前記復調部は、前記ロングコードグループ同定
   に基づいてロングコード同定を行うことを特徴とするＣ
   ＤＭＡ受信装置。
2. 【請求項２】 請求項１記載のＣＤＭＡ受信装置におい
   て、 前記共通相関器ブロックは、第１のショートコードと第
   ２のショートコードのサブコードに対するマッチトフィ
   ルタを備え、 前記第１のショートコード用相関器ブロックは、前記第
   １のショートコードのサブコードの符号系列に対するマ
   ッチトフィルタを備え、 前記第２のショートコード用相関器ブロックは、前記第
   ２のショートコードのサブコードの符号系列に対するマ
   ッチトフィルタを備え、 前記制御部は、第１のショートコードの同期タイミング
   から１シンボル長だけ受信信号が入力された時点で、入
   力を遮断する機構を有し、その遮断された期間におい
   て、前記第２のショートコードのサブコードの符号系列
   を可変することによりロングコードグループ同定を行う
   ことを特徴とするＣＤＭＡ受信装置。
3. 【請求項３】 請求項１記載のＣＤＭＡ受信装置におい
   て、 前記共通相関器ブロックは、第１のショートコードと第
   ２のショートコードの符号系列に対するマッチトフィル
   タを備え、前記ショートコードの符号長のシフトレジス
   タを保有する前記マッチトフィルタは、そのシフトレジ
   スタへの入力を遮断する機構と、その遮断した場合にシ
   フトレジスタの状態を循環するフィードバックラインが
   設けられており、 前記第１のショートコード用相関器ブロックは、前記第
   １のショートコードのサブコードに対するマッチトフィ
   ルタを備え、 前記第２のショートコード用相関器ブロックは、前記第
   ２のショートコードのサブコードに対するスライディン
   グ相関器を備え、 前記制御部は、第１のショートコードの同期タイミング
   から１シンボル長だけ受信信号が入力された時点で、入
   力を遮断し、その遮断された期間において、前記第２の
   ショートコードの符号系列を、前記第２のサブコートの
   チップ数だけ前記共通相関器のシフトレジスタを循環シ
   フトする毎に、可変することによりロングコードグルー
   プ同定を行うことを特徴とするＣＤＭＡ受信装置。
4. 【請求項４】 直接拡散ＣＤＭＡ方式を利用したセル
   ラーシステムにおけるＣＤＭＡ送信信号は、拡散符号に
   対する初期同期を行うためのセルサーチ用制御チャネル
   と、共通制御シンボルを含む共通制御用チャネルと、共
   通パイロットシンボルを含む共通パイロットチャネル
   と、情報シンボルを含む情報チャネルとを備え、 前記セルサーチ用制御チャネルは、各基地局で共通な拡
   散符号であり、シンボル長の符号長を持ち、規定された
   タイミングでバースト的で周期的な第１のショートコー
   ドと、シンボル周期よりも長い繰返し周期を持ち、基地
   局毎に異なるロングコードと、基地局毎に異なる複数の
   ロングコードを複数のロングコードグループにグループ
   化することにより割り当てたロングコードグループ用拡
   散符号であり、シンボル長の符号長を持ち、前記第１の
   ショートコードと同一の規定されたタイミングでバース
   ト的で、周期的な第２のショートコードとを有し、 前記共通制御用チャネル、共通パイロットチャネル及び
   情報チャネルが、それぞれ規定されたチャネル用ショー
   トコードと前記ロングコードで２重に拡散されており、 前記ＣＤＭＡ送信信号に基づいてセルサーチを行うＣＤ
   ＭＡ受信装置において、 前記ロングコードを同定するための前記ＣＤＭＡ送信信
   号との相関信号を得るサーチャー部と、 前記ＣＤＭＡ送信信号に基づいて、基地局からの伝搬路
   のマルチパス成分を識別してＲＡＫＥ合成するための有
   効パスを規定するパスサーチ部と、 共通制御用シンボル及び情報シンボルの逆拡散、同期、
   復調、Ｒａｋｅ合成を行う復調部と、 各部の制御を行う制御部とを備え、 前記サーチャー部は、 前記第１のショートコードと前記第２のショートコード
   の共通符号構造部を有する共通参照符号構造と、前記Ｃ
   ＤＭＡ送信信号との相関を検出する共通相関器ブロック
   と、 前記第１のショートコードと前記第２のショートコード
   のそれぞれの差異符号構造部を有する差異参照符号構造
   と、前記共通相関器ブロックの相関出力との相関を検出
   するショートコード用相関器ブロックと、を備え、 前記制御部は、前記第1あるいは第２のショートコード
   の差異符合構造に切り換えて相関をショートコード用相
   関器ブロックに検出させるとともに、前記第２のショー
   トコード用相関ブロックの相関に基いて、ロングコード
   グループ同定を行い、前記復調部は、ロングコードグル
   ープ同定に基いてロングコード同定を行うことを特徴と
   する。
5. 【請求項５】 請求項２から４のいずれかに記載のＣＤ
   ＭＡ受信装置において、 前記制御部は、第１のショートコードに対する相関値に
   よる複数シンボル分の平均化を行い、その相関値のピー
   クがあらかじめ規定された閾値以上の場合に、ロングコ
   ードグループ同定を行うことを特徴とするＣＤＭＡ受信
   装置。
6. 【請求項６】 請求項２から４のいずれかに記載のＣＤ
   ＭＡ受信装置において、 前記復号部は、前記通制御用チャネルと前記共通パイロ
   ットチャネルをシンボル単位で逆拡散し、それら逆拡散
   信号を合成することによりロングコード同定を行うこと
   を特徴とするＣＤＭＡ受信装置。
7. 【請求項７】 請求項２記載のＣＤＭＡ受信装置におい
   て、 第１のショートコードのサブコードの符号系列に対する
   マッチトフィルタは、前記サブコードの符号長毎にタッ
   プしたシフトレジスタから構成されていることを特徴と
   するＣＤＭＡ受信装置。
8. 【請求項８】 請求項３記載のＣＤＭＡ受信装置におい
   て、 第１のショートコード及び第２のショートコードの符号
   系列に対するマッチトフィルタは、サブコードの符号長
   毎にタップしたシフトレジスタを備えることを特徴とす
   るＣＤＭＡ受信装置。
9. 【請求項９】 請求項３記載のＣＤＭＡ受信装置におい
   て、 第２のショートコードのサブコードに対するスライディ
   ング相関器の積分時間は、ショートコードの周期長と同
   一かそれ以下であることを特徴とするＣＤＭＡ受信装
   置。