KR20020093922A - Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법 - Google Patents

Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20020093922A
KR20020093922A KR1020027013940A KR20027013940A KR20020093922A KR 20020093922 A KR20020093922 A KR 20020093922A KR 1020027013940 A KR1020027013940 A KR 1020027013940A KR 20027013940 A KR20027013940 A KR 20027013940A KR 20020093922 A KR20020093922 A KR 20020093922A
Authority
KR
South Korea
Prior art keywords
nitride compound
group iii
compound semiconductor
iii nitride
sputtering
Prior art date
Application number
KR1020027013940A
Other languages
English (en)
Other versions
KR100504161B1 (ko
Inventor
센다마사노부
이토준
치요토시아키
시바타나오키
아사미시즈요
Original Assignee
도요다 고세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요다 고세이 가부시키가이샤 filed Critical 도요다 고세이 가부시키가이샤
Publication of KR20020093922A publication Critical patent/KR20020093922A/ko
Application granted granted Critical
Publication of KR100504161B1 publication Critical patent/KR100504161B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

스퍼터법을 이용하여 Ⅲ족 질화물계 화합물 반도체층을 기판상에 형성할 때의 알맞은 조건을 제안한다. 기판상에 제 1 Ⅲ족 질화물계 화합물 반도체층을 스퍼터법에 의해 형성할 때, 스퍼터 장치의 초기 전압을 스퍼터 전압의 110% 이하로 한다.

Description

Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법{METHOD OF MANUFACTURING GROUP-Ⅲ NITRIDE COMPOUND SEMICONCUCTOR DEVICE}
청색 발광 소자 등의 Ⅲ족 질화물계 화합물 반도체 소자는 사파이어 기판 위에 AlXGa1-XN(0≤X≤1)으로 이루어지는 버퍼층을 유기금속 화학 기상 성장법(본 명세서에서 「MOCVD법」)으로 성장시키고, 또한 그 위에 Ⅲ족 질화물계 화합물 반도체층을 마찬가지로 MOCVD법으로 성장시킴으로써 얻어지고 있다.
여기서 MOCVD법에 있어서는, 암모니아 가스와 Ⅲ족 알킬 화합물 가스, 예를 들면 트리메틸 알루미늄(TMA), 트리메틸 갈륨(TMG), 트리메틸 인듐(TMI)을 적당한 온도로 가열된 기판상에 공급하여 열분해시키고, 그로써 소망하는 결정을 기판상에 성막시킨다. 여기서, 버퍼층의 원재료 가스가 되는 TMA 등의 유기 금속은 고가이고, Ⅲ족 질화물계 화합물 반도체 소자의 원가를 밀어올리는 하나의 원인으로 되어 있다.
AlXXGa1-XN(O≤X≤1)으로 이루어지는 버퍼층을 MOCVD법 이외의 방법으로 형성하면, TMA나 TMG 등의 유기 금속의 사용을 피할 수 있다. 예를 들면, 일본 특공평5-86646호 공보에서는 버퍼층을 고주파 스퍼터법으로 형성하고, 다음에, 암모니아 가스를 함유하는 분위기(실시예에 의하면 암모니아와 질소)로 가열(800 내지 1000℃)한 후 Ⅲ족의 유기 금속을 공급하여, 가열된 기판상에 Ⅲ족의 유기 금속을 분해시켜 그 질화물막을 기상 성장시키고, 버퍼층상에 동일 조성의 AlXGa1-XN(O≤X≤1)을 성장시키는 것이 제안되어 있다. 고주파 스퍼터법 AlXGa1-XN(0≤X≤1)으로 이루어지는 버퍼층을 형성할 때의 원재료는 고순도의 금속 알루미늄과 금속 갈륨이고, 이들을 타깃으로 하고 아르곤과 질소와의 혼합 가스를 스퍼터 가스로 한다. 이 경우, 모든 원재료는 저가이다. 따라서 고가인 유기 금속을 원재료로서 사용하는 MOCVD법에 의해 버퍼층을 형성한 경우에 비해 소자의 원가를 저하시킬 수 있다.
본 발명자들은 특공평5-86646호 공보에 개시된 방법을 시행하여 본 바, 고주파 스퍼터법으로 형성된 AlXGa1-XN(0≤X≤1)으로 이루어지는 버퍼층 위에 MOCVD법으로 형성된 Ⅲ족 질화물계 화합물 반도체층의 결정성은 본 발명자들의 요구를 만족하는 것이 아니었다. 즉, MOCVD법으로 형성한 AlXGa1-XN(0≤X≤1)으로 이루어지는 버퍼층 위에 MOCVD법으로 형성된 Ⅲ족 질화물계 화합물 반도체층의 결정성에 비교하여 해당 방법으로 얻어진 Ⅲ족 질화물계 화합물 반도체층은 결정성에 있어서 뒤떨어지는 것이었다.
본 발명은 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법에 관한 것이다.
도 1은 초기 전압과 발광 출력과의 관계를 도시한 그래프.
도 2는 본 발명의 실시 예의 발광 다이오드를 도시한 도면.
도 3은 잔류 가스압(스퍼터조 내 압력)과 인가 전압과의 관계를 도시한 그래프.
도 4는 드레이의 아웃 가스 특성을 도시한 그래프.
도 5는 사파이어 a면의 RHEED 사진.
도 6은 사파이어 a면의 RHEED 사진.
도 7은 초기 전압이 스퍼터 전압의 102%인 예((3)의 데이터)에 관해, 스퍼터 5초 후의 AlN의 RHEED 사진.
도 8은 동 30도 회전한 때의 RHEED 사진.
도 9는 스퍼터를 계속하여 AlN을 30nm의 막두께까지 성장시킨 때의 RHEED 사진.
도 10은 동 30도 회전시킨 때의 RHEED 사진.
도 11은 30nm의 막두께까지 성장시킨 것을 열처리한 때의 RHEED 사진.
도 12는 동 3O도 회전시킨 때의 RHEED 사진.
도 13은 초기 전압이 스퍼터 전압의 120%인 예((1)의 데이터)인 때의 스퍼터5초 후의 RHEED 사진.
도 14는 스퍼터를 계속하여 AlN을 30nm의 막두께까지 성장시킨 때의 RHEED 사진.
도 15는 동 3O도 회전시킨 때의 RHEED 사진.
도 16은 30nm의 막두께까지 성장시킨 것을 열처리한 때의 RHEED 사진.
도 17은 동 30도 회전시킨 때의 RHEED 사진.
도 18은 DC 스퍼터 장치의 대략 구성을 도시한 도면.
도 19는 아크 회수와 스퍼터 조건과의 관계를 도시한 표도(表圖).
도 20은 GaN층의 X선 로킹 커브에 있어서의 반치폭의 값을 도시한 표 및 그래프.
본 발명자들은 스퍼터법에 의해 얻을 수 있는 Ⅲ족 질화물계 화합물 반도체층의 결정성을 향상시키고자 검토를 거듭한 결과 얻어진 것으로서, 스퍼터법을 이용하여 Ⅲ족 질화물계 화합물 반도체층을 기판상에 형성할 때의 알맞은 조건을 규정한다. 즉, 본원 발명의 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법은 다음과 같이 규정된다.
기판상에 제 1 Ⅲ족 질화물계 화합물 반도체층을 스퍼터법에 의해 형성할 때에, 스퍼터 장치의 초기 전압을 스퍼터 전압의 110% 이하로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
본원 발명에 관한 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법에 의하면, 기판상에 제 1 Ⅲ족 질화물계 화합물 반도체층을 스퍼터법으로 성장할 때에 그 초기 전압이 스퍼터 전압의 110% 이하로 억제된다. 이로써, 성장의 초기 단계에 있어서 제 1 Ⅲ족 질화물계 화합물 반도체의 성장이 안정되고, 제 1 Ⅲ족 질화물계 화합물 반도체층은 그 성장 초기 단계에서 단결정 또는 이에 가까운 것으로 된다고 생각된다. 그 결과, 제 1 Ⅲ족 질화물계 화합물 반도체층이 전체적으로 결정성이 양호한 것으로 된다.
한편, 초기 단계의 인가 전압이 높으면 초기 단계에서의 성장 속도가 불안정한 것으로 되기 때문에, 재질이 다른 기판상에 성장하는 제 1 Ⅲ족 질화물계 화합물 반도체는 단결정으로 되기 어렵고, 오히려 다결정 또는 무정형으로 되기 쉽다고생각된다. 이 영향은 제 1 Ⅲ족 질화물계 화합물 반도체층의 전체로 및 제 1 Ⅲ족 질화물계 화합물 반도체층의 결정성을 저하시킨다.
이하, 본 발명의 각 요소에 관해 상세히 설명한다.
<기판>
기판의 재질은, 제 1 Ⅲ족 질화물계 화합물층을 성장시키는 것이라면 특히 한정되지 않지만, 예를 들면, 사파이어, 실리콘, 탄화 실리콘, 산화 아연, 인화 갈륨, 비소화 갈륨, 산화 마그네슘, 산화 망간, Ⅲ족 질화물계 화합물 반도체 단결정 등을 기판의 재료로서 들 수 있다.
그 중에서도, 사파이어 기판을 사용한 것이 바람직하고, 사파이어 기판의 a면을 이용하는 것이 더욱 바람직하다.
<제 1 Ⅲ족 질화물계 화합물층>
본 명세서에 있어서 Ⅲ족 질화물계 화합물 반도체는, 일반식으로서 AlXGaYIn1-X-YN(0≤X≤1, 0≤Y≤1, 0≤X+Y≤1)로 표시되고, AlN, GaN 및 InN의 이른바 2원계, AlXGa1-XN, AlXIn1-XN 및 GaXIn1-XN(이상에 있어서 0≤x≤1)의 이른바 3원계를 포함한다. Ⅲ족 원소의 일부를 붕소(B), 탈륨(T1) 등으로 치환하여도 좋고, 또한 질소(N)의 일부도 인(P), 비소(As), 안티몬(Sb), 비스무트(Bi) 등으로 치환할 수 있다. n형 불순물로서 Si, Ge, Se, Te C 등을 사용할 수 있다. p형 불순물로서 Mg, Zn, Be, Ca, Sr, Ba 등을 사용할 수 있다.
본 발명에서는, 제 1 Ⅲ족 질화물계 화합물 반도체층으로서 GaN층 또는 AlN층을 채용하는 것이 바람직하다. 더욱 바람직한 것은 AlN층이다.
제 1 Ⅲ족 질화물계 화합물 반도체층의 막두께는 특히 한정되는 것은 아니지만, 5 내지 300nm로 하는 것이 바람직하고, 더욱 바람직한 것은 10 내지 100nm이다.
스퍼터법에는 리액티브 스퍼터법을 포함하는 범용적인 것을 채용할 수 있지만, 특히 DC 스퍼터법이 바람직하다. 또한 DC 마그네트론 스퍼터법에 의하면 파라미터에 의한 막질(膜質) 제어가 용이하게 되며 또한 플라즈마에 의한 기판측의 손상을 억제할 수 있다. 스퍼터법에 의하면, 제 1 Ⅲ족 질화물계 화합물층을 형형하는 원재료로서 금속 알루미늄, 금속 갈륨, 금속 인듐과 질소 가스 또는 암모니아 가스가 사용된다. 또한 Ⅲ족질화물계 화합물 자체를 타깃으로서 그대로 이용하는경우도 있다. 어느쪽으로 하더라도 유기 금속을 사용한 경우에 비해 이들 원재료는 저가이다.
스퍼터를 실행가기 전에 있어서, 아르곤, 질소 및 산소를 포함하는 가스에 의한 플라즈마 처리(포함하는 에칭)를 하는 것이 유효한 경우도 있다.
스퍼터 전압이란, 스퍼터 장치에 있어서 기판과 타깃과의 사이에 인가된 전압으로서, 기판상에 Ⅲ족 질화물계 화합물 반도체를 성장시킬 때에, 플라즈마가 발생한 후, 안정된 후의 전압을 말한다, 이 전압은 Ⅲ족 질화물계 화합물 반도체를 성장시키는 최저 전압이다. 또한 초기 전압이란 스퍼터 시작시의 전압을 말하며, 시작으로부터 3 내지 10초간은 해당 초기 전압을 스퍼터 전압의 110% 이하로 억제하여 둘 필요가 있다(도 3 참조).
도 1에 스퍼터 초기 전압과 발광 다이오드의 발광 출력과의 관계를 도시하였다. 여기에 발광 다이오드(10)의 구성은 도 2에 도시한 바와 같고, 각 층의 조성 및 막두께를 이하에 나타낸다.
층 : 조성 : 도펀트 (막두께)
투광성 전극(19)
p형 클래드층(18) : p-GaN : Mg (0.3㎛)
발광층(17) : 초격자 구조
양자우물층 : In0.15Ga0.85N (3.5nm)
배리어층 : GaN (3.5nm)
양자우물층과 배리어층의 반복수 : 1 내지 10
n형 클래드층(16) : n-GaN : Si (4㎛)
스퍼터 성장층(15) : AlN (3Onm),
기판(11) : 사파이어(a면) (300㎛)
제 1 Ⅲ족 질화물계 화합물층으로서의 스퍼터 성장층(15)은 DC 스퍼터 장치에 의해 형성하고, 그 초기 전압을 변화시켰다. 이 때의 스퍼터 조건은 기판 온도 450℃, Ar 유량 : 18sccm, N2유량 : 22sccm, 투입 전력과 시간 : 초기 전압을 조정하기 위해 변화시켰다(예 : 3KW, 95초), 스퍼터조 내 압력 : 0.5Pa이였다. n형 클래드층(16)보다 위의 Ⅲ족 질화물계 화합물 반도체층은 MOCVD법을 이용하여 보통 방법에 따라 형성하였다. 도 1의 종축의 발광 출력은, 발광 다이오드에 전류 20mA를 인가한 때 얻어진 광을 포토 디텍터로 측정하였다. 얻어진 최고 출력(전압비 100%인 때의 것의)을 1로 하고 이에 대한 비율로 나타내고 있다.
도 1에서 분명한 바와 같이, 초기 전압이 스퍼터 전압(도 1에 있어서 횡축의 100%)에 대해 110%를 초과하면, 발광 출력이 0으로 되고 충분한 발광 출력를 얻을 수 없다(발광을 육안으로는 관찰할 수 없었다).
한편, 도 20에 스퍼터 초기 전압과 n형 클래드층인 GaN층의 X선 로킹 커브에 있어서의 반치폭의 값의 관계를 도시한다. 이 예에서는 사파이어 기판상에 스퍼터 성장층인 AlN층을 60nm의 막두께까지 성장시키고, 또한 GaN층을 4㎛의 막두께로 형성하고 있다. 이 도면에서 분명한 바와 같이, 스퍼터 장치의 초기 전압을 스퍼터 전압의 110% 이하로 함으로써, 제 1 Ⅲ족 질화물계 화합물 반도체층상에 양호한 결정성을 갖는 층을 형성할 수 있다.
이상으로부터, 스퍼터 장치의 초기 전압을 스퍼터 전압의 110% 이하로 하면 바람직한 것을 알 수 있다. 스퍼터 시작으로부터 수초간의 초기 전압을 이와 같이 낮은 전압으로 함으로써, Ⅲ족 질화물계 화합물 반도체층의 성장이 가급적 안정된다. 결정 구조가 다른 기판 위에 스퍼터된 경우에는, 그 초기의 결정성이 그 위에 성장되는 결정에 크게 영향을 주기 때문에 특히 종요한 것이 된다. 이 때문에 초기 전압을 스퍼터 전압의 11O% 이하로 함으로써, Ⅲ족 질화물계 화합물 반도체 재료는 단결정화 하든지 또는 단결정에 상당히 가까워진다. 따라서 초기에 형성된 반도체층 위에 다시 스퍼터에 의해 형성된 층도 단결정으로 되기 쉽고, 그 결과 제 1 Ⅲ족 질화물계 화합물 반도체층은 전체적으로 결정성이 양호한 층으로 된다.
이와 같이 스퍼터 시작으로부터 수초간은 인가 전압을 낮게 제어할 필요가 있지만, 그 후는 인가 전압을 올려도 관계 없다. 이로써, 스퍼터층(15)을 효율적으로 형성할 수 있다.
도 1은 스퍼터 성장층인 제 1 Ⅲ족 질화물계 화합물 반도체층으로서 AlN층을 예로 채용한 경우의 결과이지만, 다른 Ⅲ족 질화물계 화합물 반도체 재료를 채용한 경우도 같은 결과를 얻을 수 있다고 생각된다.
이하, 스퍼터 초기 전압을 낮게 억제하는 방법에 관해 설명한다.
일반적으로 말해서, 스퍼터 시작 직후에는 큰 전압이 필요하게 된다. 이것은, 타깃 표면이 산화막 등의 절연층으로 피복되어 있고, 이 절연막을 파괴하기 위해 큰 전압을 필요로 하기 때문이다.
이러한 견지로부터, 타깃의 표면에 절연막이 형성된 것을 방지 또는 이것이 형성되었다 하더라도 얇게 또는 보다 거칠게 되도록, 앞의 스퍼터, 즉 앞의 제품 제조를 위한 스퍼터 후, 다음 스퍼터 시작 전에 스퍼터조 내를 높은 진공 상태라고 한다. 해당 고진공 상태는 10분 이내인 것이 바람직하다. 이로써, 기판과 타깃과의 사이를 통전하기 위해 타깃 표면의 절연 파괴를 할 필요가 없어지든지 또는 극히 낮은 전압으로 절연 파괴가 가능하게 된다.
도 3은 스퍼터 시작 전의 스퍼터조 내의 잔류 가스압(압력)과 스퍼터 장치에 있어서의 인가 전압과의 관계를 도시하고 있다. 스퍼터 조건은 기판 온도 45O℃, Ar 유량 : 18sccm, N2유량 : 22sccm, 투입 전력 : 3kW(95초), 스퍼터시의 조 내 압력 : 0.5Pa이다. 인가 전압은 인가 후 거의 5초에 안정되어 있고, 이 안정된 전압이 스퍼터 전압이다.
도 3에 있어서 (1)의 데이터는 스퍼터 전의 스퍼터조 내 압력을 1.1O×10-4Pa이며 또한 600초 유지하고, 기판을 카본 트레이에 놓은 경우를 나타내고 있다. 이 경우, 스퍼터 초기 전압이 스퍼터 전압의 약 120%로 되었다. 이와 같이 하여 얻어진 스퍼터층의 위에 제 2 Ⅲ족 질화물계 화합물 반도체층을 MOCVD법에 의해 형성하여 도 2에 도시한 발광 다이오드를 구성한 때의 발광 출력비(도 1의 종축에 대응)는 0이고, 육안으로는 발광을 관찰할 수 없었다.
도 3에 있어서 (2)의 데이터는 스퍼터 전의 스퍼터조 내 압력를 8.10×10-5Pa까지를 내린 것 외는 이미 기술한 (1)의 데이터와 같은 조건이다. (2) 데이터에서는 그 스퍼터 초기 전압이 스퍼터 전압의 거의 104%이고, 110% 이내라는 본원 발명의 요건을 만족하고 있다. 그리고 이 때의 발광 출력비(도 1의 종축에 대응)는 0.85이였다.
이상의 결과로, 스퍼터 전의 스처터조 내의 압력을 1.0×10-4Pa 이하로 하는 것이 바람직하다.
이것은, 스퍼터층을 AlN 이외의 Ⅲ족 질화물계 화합물 반도체로 형성한 경우에도 해당한다고 생각된다.
도 3에 있어서 (3)의 데이터는 스퍼터 전의 스퍼터조 내 압력을 6.40×10-5Pa로 하고 또한 기판의 트레이를 실리콘 단결정제로 한 것 외는 이미 기술한 (1)의 데이터와 같은 조건이다. (3)의 데이터에서는 그 스퍼터 초기 전압이 스퍼터 전압의 거의 102%이고, 110% 이내라는 본원 발명의 요건을 만족하고 있다. 그리고 이 때의 발광 출력비(도 1의 종축에 대응)는 1.00이였다.
이 (3)의 데이터와 (2)의 데이터를 비교하면, 스퍼터 전의 스퍼터조 내 압력에는 큰 차가 없기 때문에, 드레이의 재질을 카본에서 실리콘 단결정으로 변화시킨 것이 스퍼터 초기 전압의 저하 더나아가서는 발광 출력의 향상을 발현시키고 있다고 생각된다. 일반적으로, 실리콘 단결정에 비해 카본은 가스 분자를 흡착·방출하기 쉽다. (2)의 데이터와 (3)의 데이터의 상위는, 따라서 스퍼터조 내를 동일한 정도의 진공도로 하더라도 트레이의 재료로부터 가스가 방출되고 이것이 타깃(Al)의 표면과 반응하는 등의 영향이라고 생각된다.
도 4에는, 카본제의 트레이와 Si 웨이퍼제의 트레이를 3분간 대기에 노출시킨 후, 스퍼터 장치 내에 넣은 때의 스퍼터조 내의 압력 변화를 나타내였다. 도 4 에서, 카본제의 트레이로부터 보다 많은 가스가 방출되는 것을 알 수 있다.
이상으로, 트레이(기판 홀더)는 가스를 흡방착(吸放着)하기 어려운 재료로 형성하는 것이 바람직하다. 이러한 재료로서 금속, 실리콘, TiN, 석영유리 등을 들 수 있다. 트레이의 적어도 표면이 이러한 재료로 형성되어 있으면 좋다.
이러한 견지에서, 스퍼터조의 적어도 표면을 이러한 재료로 형성(코팅)하는 것이 바람직하다. 또한, 관련되는 문헌으로서 응용물리 Vo1. 69 No.1 2000. 01pp22 내지 28을 참조하기 바란다.
도 5 내지 도 17에 각종 결정에 관해 RHEED를 실행한 때에 얻어진 사진을 나타낸다.
도 5 및 도 6은 사파이어 a면의 RHEED 사진이다.
도 3의 스퍼터 조건(기판 온도 450℃, Ar 유량 : 18sccm, N2유량 : 22sccm, 투입 전카 : 3kW(95초), 스퍼터시의 조 내 압력 : 0.5Pa)으로 초기 전압이 스퍼터 전압의 102%인 예((3)의 데이터)에 관해, 스퍼터 5초 후의 AlN의 RHEED 사진을 도 7에, 동 30도 회전한 때의 RHEED 사진을 도 8에 도시하였다. 도 9는 스퍼터를 계속하여 AlN을 30nm의 막두께까지 성장시킨 때의 RHEED 사진이고, 도 10은 동 30도 회전했을 때의 RHEED 사진이다. 도 11은 30nm의 막두께까지 성장시킨 것을 열처리한 때의 RHEED 사진이고, 도 12는 동 30도 회전했을 때의 RHEED 사진이다. 이상으로, 초기 전압이 스퍼터 전압의 102%인 예((3)의 데이터)에 있어서는 각 단계에서 양호한 결정성이 얻어지고 있는 것을 확인할 수 있었다.
도 13은 같은 스퍼터 조건에 있어서 초기 전압이 스퍼터 전압의 12O%인 예((1)의 데이터)인 대의 스퍼터 5초 후의 RHEED 사진이다. 도 14는 스퍼터를 계속하여 AlN을 30nm의 막두께까지 성장시킨 때의 RHEED 사진이고, 도 15는 동 3O도 회전시킨 때의 RHEED 사진이다. 도 16은 30nm의 막두께까지 성장시킨 것을 열처리한 때의 RHEED 사진이고, 도 17은 동 30도 회전시킨 때의 RHEED 사진이다. 이상으로, 초기 전압이 스퍼터 전압의 120%인 예((1)의 데이터)에서는 102%인 예((3)의 데이터)에 비해 각 단계에서 결정성이 뒤떨어지는 것을 알 수 있다.
보통, 스퍼터 장치(30)는, 도 18에 도시한 바와 같이, 기판(33)과 타깃(31)과의 사이에 인가하는 전력을 제어하는 구조이다. 따라서 기판(33)과 타깃(31)과의 사이에 흐르는 전류를 많게 하면 결과로서 양자간의 전압을 작게 유지할 수 있다. 이하의 검토는, 이러한 견지에 의해 스퍼터 초기 전압을 소망 범위에 넣지 않는다는 것이다.
우선, 기판(33)과 타깃(31)과의 사이에 흐르는 전류를 많게 하는 방책으로서, 스퍼터조(36) 내의 방착판(防着板)(37)을 접지한다. 이로써, 타깃(31)(부(負)로 바이어스)으로부터 방출되는 전기력선이 기판(33)(보통 접지)뿐만 아니라 이 방착판(37)으로도 향하고, 결과로서 기판(33)에 들어가는 전기력선의 밀도, 즉 그 부분의 전계가 작게 되어 타깃에 대한 전위차가 작아진다. 환언하면, 기판(33)만이 접지되어 있던 경우에 비해, 방착판(37)을 접지하면 타깃(31)으로부터 방출되는 전기력선의 수가 증가하고 전류가 증대하여, 타깃(31)과 기판(33)과의 사이의 전위차가 작아진다.
같은 사고방식으로부터, 기판(33)의 면적을 보다 작게 하는 것이 바람직하다. 예를 들면, 기판(33)의 면적을 타깃(31) 면적의 100% 이하로 한다.
또한 같은 사고방식으로부터, 트레이(134)(기판 홀더) 표면 및/또는 스퍼터조(36)의 표면을 도전성의 재료로 형성(코팅)한다. 이러한 도전성의 재료로서는, 가스를 흡착·방출하기 어려운 도전성 금속이나 TiN 등을 들 수 있다.
본 발명자들의 검토에 의하면, DC 스퍼터법에 의해 제 1 Ⅲ족 질화물계 화합물 반도체층을 형성할 때가 바람직한 스퍼터 조건은 다음과 같았다. 이러한 조건을 만족함으로써, 스퍼터 실행중에 이상(異常) 방전이 발생하는 것을 미연에 방지할 수 있다.
바람직한 DC 스퍼터 조건 :
가스 유속 : 0.67m/s 이상
가스 압 : 1.5Pa 이상
투입 전력 : 5.7w/cm2이하
가스비(N2/(Ar+N2))≥43%
온도 : 400℃ 이상
도 19에 이상 방전에 의한 아크 발생 회수와 각 스퍼터 조건과의 관계표를 나타냈다.
<제 2 Ⅲ족 질화물계 화합물 반도체층>
제 2 Ⅲ족 질화물계 화합물 반도체층은 소자 기능을 구성한다. 여기서 소자로는, 발광 다이오드, 수광 다이오드, 레이저 다이오드, 태양전지 등의 광소자 외에, 정류기, 사이리스터 및 트랜지스터 등의 바이폴러 소자, FET 등의 유니폴러 소자 및 마이크로웨이브 소자 등의 전자 디바이스를 들 수 있다. 또한 이들 소자의 중간체로서의 적층체에도 본 발명은 적용될 수 있는 것이다.
또한 발광 소자의 구성으로서는 MIS접합, PIN접합이나 pn접합을 갖는 호모 구조, 헤테로 구조 또는 더블 헤테로 구조의 것을 이용할 수 있다. 발광층으로서 양자우물 구조(단일 양자우물 구조 또는 다중 양자우물 구조)를 채용할 수도 있다.
제 2 Ⅲ족 질화물계 화합물 반도체층의 형성 재료는, 상기에서 설명한 제 1 Ⅲ족 질화물계 화합물층의 그것과 같은 것을 사용할 수 있다. 제 2 Ⅲ족 질화물계 화합물 반도체는 임의의 도펀트를 포함하는 것이라도 좋다. n형 불순물로서 Si, Ge, Se, Te C 등을 사용할 수 있다. p형 불순물로서 Mg, Zn, Be, Ca, Sr, Ba 등을 사용할 수 있다.
보다 양호한 결정성을 얻는데는, 제 1 Ⅲ족 질화물계 화합물층에 접하는 제 2 Ⅲ족 질화물계 화합물 반도체층으로서 GaN층 또는 AlXGa1-XN(0≤X≤1)층을 채용하는 것이 바람직하다.
제 2 Ⅲ족 질화물계 화합물 반도체층의 형성 방법은 특히 한정되지 않지만, 유기 금속 기상 성장법(MOCVD법) 외에, 주지의 분자선 결정 성장법(MBE법), 할라이드 기상 성장법(HVPE법), 스퍼터법, 이온 플레이팅법, 전자 샤워법 등에 의해서도 형성할 수 있다.
MOCVD법을 실행하여 제 2 Ⅲ족 질화물계 화합물 반도체층을 형성할 때의 기판 온도의 승온에 수반하여 제 1 Ⅲ족 질화물계 화합물층은 열처리된다.
MOCVD법을 실행할 때의 캐리어 가스는 수소 또는 질소, 또는 양자를 혼합한 것으로 하는 것이 바람직하다.
바꾸어 말하면, 제 1 Ⅲ족 질화물계 화합물층은 수소 가스 또는 질소 가스와 질소 재료 가스(암모니아, 히드라진 등)와의 혼합 가스의 분위기하에서 열처리하는 것이 바람직하다. 이 때의 열처리 온도는 100O 내지 125O℃로 하는 것이 바람직하다.
또한, 제 1 Ⅲ족 질화물계 화합물 반도체층을 형성한 후, 해당 제 1 Ⅲ족 질화물계 화합물 반도체층이 성장 상태에서 그 위에 이 제 2 Ⅲ족 질화물계 화합물 반도체층을 형성한다.
보통의 MOCVD를 실행하는 경우에는, 전처리로서 하지층(본건의 경우에서는 제 1 Ⅲ족 질화물계 화합물 반도체층)을 세정(초음파 세정, 아세톤 세정, 산세정 등)을 행하는 일이 많다. 그러나, 본 발명자들의 검토에 의하면, 이러한 세정을 실행하고 얻어진 발광 소자는 불균일한 발광을 하는 것이 많았다. 한편, 이러한 세정을 생략하고, 제 1 Ⅲ족 질화물계 화합물 반도체층을 성장 상태로 유지하고 그 위에 제 2 Ⅲ족 질화물계 화합물 반도체층을 성장시킨 경우, 이것에서 얻어진 발광 소자로부터는 균일한 발광을 얻을 수 있고, 그 발광이 불균일하게 되는 일은 거의 없어졌다.
(실시예)
다음에 본 발명의 실시예에 관해 설명한다.
실시예는 발광 다이오드(10)이고, 그 구성은 도 2에 도시한 것이다.
각 층의 스펙은 상술한 바와 같다.
n형 클래드층(16)은 발광층(17)측의 저 전자 농도 n-층과 하지층(15)측의 고 전자 농도 n+층으로 이루어지는 2층 구조로 할 수 있다.
발광층(17)은 초격자 구조인 것에 한정되지 않는다. 발광 소자가 구성으로서는 싱글 헤테로형, 더블 헤테로형 및 호모 접합형의 것 등을 이용할 수 있다.
발광층(17)과 p형 클래드층(18)과의 사이에 마그네슘 등의 억셉터를 도프한 밴드 갭이 넓은 Ⅲ족 질화물계 화합물 반도체층을 개재시킬 수 있다. 이것은 발광층(17)중에 주입된 전자가 p형 클래드층(18)으로 확산하는 것을 방지하기 위해서이다. 또한 p형 클래드층(18) 자체를 p-AlGaN : Mg로 하여도 좋다.
p형 클래드층(18)을 발광층(17)측의 저 홀 농도 p-층과 전극측의 고 홀 농도 p+층으로 이루어지는 2 층구조로 할 수 있다.
상기 구성의 발광 다이오드는 다음과 같이 같이 하여 제조된다.우선, DC 스퍼터 장치의 조 내에 사파이어 기판(드레이 : Si제)을 세트하고, 스퍼터층 내를 6.40×10-5Pa까지 진공으로 하여, 앞의 스퍼터, 즉 앞의 제품 제조를 위한 스퍼터 종료부터 10분 이내에 이후의 스퍼터를 행하고, 이하의 조건으로 스퍼터 성장층(15)을 형성한다.
기판 : 사파이어 a면
기판 온도 : 450℃
ALN층의 막두께 : 30nm
스퍼터 가스 : Ar(18sccm)/N2(22sccm)
조 내 압력 : 0.5Pa
DC 파워 : 3kW(단, 전극 면적 약 700cm2)
다음에, 기판을 MOCVD 장치로 옮기고, 아무런 세정을 행하는 일 없이 수소 가스를 캐리어 가스로 하여 범용적인 방법으로 n형 클래드층(16)보다 위의 제 2 Ⅲ족 질화물계 화합물 반도체층을 형성한다. 또한, n형 클래드층(16) 형성시의 기판 온도는 1130℃이다.
다음에 마스크를 형성하고 p형 클래드층(18), 발광층(17) 및 n형 클래드층(16)의 일부를 반응성 이온 에칭에 의해 제거하고, n 전극 패드(21)를 형성히야야 할 n형 클래드층(16)을 표출시킨다.
반도체 표면상에 포토레지스트를 일양하게 도포하고, 포토리소그래피에 의해, p형 클래드층(18) 위의 전극 형성 부분의 포토레지스트를 제거하고, 그 부분의p형 클래드층(18)을 노출시킨다. 증착 장치로, 노출시킨 p형 클래드층(18) 위에, Au-Co 투광제 전극층(19)을 형성한다.
다음에, 마찬가지로 하여 p 전극 패드(20), n 전극 패드(21)를 증착한다.
이상, 명세서에서는 발광 소자를 예로 채용하여 설명해 왔지만, 본 발명은 각종 반도체 소자에 적용되는 것은 물론, 그 중간체인 적층체에도 적용될 수 있는 것이다.
본 발명은, 상기 발명의 실시의 형태 및 실시 예의 설명에 전혀 한정되는 것이 아니다. 특허청구 범위의 기재를 일탈하지 않고, 당업자가 용이하게 상도할 수 있는 범위에서 여러가지의 변형 양태도 본 발명에 포함된다.
이하, 다음 사항을 개시한다.
21 기판상에 제 1 Ⅲ족 질화물계 화합물 반도체층을 스퍼터법에 의해 형성할 때에, 스퍼터 장치의 초기 전압을 스퍼터 전압의 110% 이하로 하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
22 상기 기판은 사파이어로 이루어지는 것을 특징으로 하는 21항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
23 상기 제 1 Ⅲ족 질화물계 화합물 반도체층은 상기 사파이어의 a면에 형성되는 것을 특징으로 하는 22항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
24 상기 제 1 Ⅲ족 질화물계 화합물 반도체층은 AlXGa1-XN(0≤x≤1)으로 되는 것을 특징으로 하는 21항 내지 23항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
25 상기 제 1 Ⅲ족 질화물계 화합물 반도체층은 ALN으로 이루어지는 것을 특징으로 하는 21항 내지 23항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
26 상기 스퍼터법은 DC 스퍼터법인 것을 특징으로 하는 21항 내지 25항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
27 스퍼터를 시작하기 전의 스퍼터 장치 내의 압력을 1×1O-4Pa 이하로 하는 것을 특징으로 하는 21항 내지 26항중 어느 한항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
28 상기 스퍼터 장치에 있어서의 기판 홀더를 금속제, 석영유리제 또는 Si제로 하는 것을 특징으로 하는 21항 내지 27항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
29 상기 스퍼터 장치의 기판 홀더 및/또는 스퍼터조 내를 도전성의 재료로 형성하는 것을 특징으로 하는 21항 내지 27항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
30 상기 스퍼터조 내 의 방착판이 접지되어 있는 것을 특징으로 하는 21항내지 29항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
31 상기 기판의 면적을 타깃 면적의 100% 이하로 하는 것을 특징으로 하는 21항 내지 30항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
32 스퍼터에 의해 형성된 상기 제 1 Ⅲ족 질화물계 화합물 반도체층을 성장 상태로 유지하고, 그 위에 제 2 Ⅲ족 질화물계 화합물 반도체층을 MOCVD법에 의해 형성하는 것을 특징으로 하는 21항 내지 31항중 어느 한 항에 기재된 Ⅲ 족 질화물계 화합물 반도체층의 제조 방법.
33 상기 도전성 재료는 도전성 금속 또는 TiN을 포함하는 것을 특징으로 하는 29항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
34 상기 제 1 Ⅲ족 질화물계 화합물 반도체층의 성장 상태는 세정 공정을 포함하지 않는 것을 특징으로 하는 32항에 기재된 11I족 질화물계 화합물 반도체층의 제조 방법.
35 상기 스퍼터 전압은 투입 전력을 일정하게 한 때에 상기 제 1 Ⅲ족 질화물계 화합물 반도체층을 성장시키는 최저 전압인 것을 특징으로 하는 21항에 기재된 Ⅲ족 질화물계 화합물 반도체층의 제조 방법.
41 기판과 그 기판상에 형성되는 제 1 Ⅲ족 질화물계 화합물 반도체층을 포함하는 Ⅲ족 질화물계 화합물 반도체 소자로서, 상기 제 1 Ⅲ족 질화물계 화합물 반도체층이 스퍼터 장치의 초기 전압을 스퍼터 전압의 11O% 이하로 하고 스퍼터에 의해 형성된 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자.
42 상기 기판은 사파이어로 이루어지는 것을 특징으로 하는 41항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
43 상기 제 1 Ⅲ족 질화물계 화합물 반도체층은 상기 사파이어의 a면에 형성되는 것을 특징으로 하는 42항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
44 상기 제 1 Ⅲ족 질화물계 화합물 반도체층은 AlXGa1-XN(O≤X≤1)으로 이루어지는 것을 특징으로 하는 43항에 기재된 I1I족 질화물계 화합물 반도체 소자.
45 상기 제 1 Ⅲ족 질화물계 화합물 반도체층은 AlN으로 이루어지는 것을 특징으로 하는 41항 내지 43항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
46 상기 스퍼터법은 DC 스퍼터법인 것을 특징으로 하는 41항 내지 45항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
47 스퍼터를 시작하기 전의 스퍼터 장치 내의 압력을 1×10-4Pa 이하로 하는 것을 특징으로 하는 41항 내지 46항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
48 상기 스퍼터 장치에 있어서의 기판 홀더를 금속제, 석영유리제 또는 Si제로 하는 것을 특징으로 하는 41항 내지 47항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
49 상기 스퍼터 장치의 기판 홀더 및/또는 스퍼터조 내를 도전성의 재료로 형성하는 것을 특징으로 하는 41항 내지 47항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
50 상기 스퍼터조 내의 방착판이 접지되어 있는 것을 특징으로 하는 41항 내지 49항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
51 상기 기판의 면적을 타깃 면적의 100% 이하로 하는 것을 특징으로 하는 41항 내지 50항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
52 스퍼터에 의해 형성된 상기 제 1 Ⅲ족 질화물계 화합물 반도체층을 성장상태로 유지하고, 그 위에 제 2 Ⅲ족 질화물계 화합물 반도체층을 MOCVD법에 의해 형성하는 것을 특징으로 하는 41항 내지 51항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
53 상기 도전성 재료는 도전성 금속 또는 TiN을 포함하는 것을 특징으로 하는 49항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
54 상기 제 1 Ⅲ족 질화물계 화합물 반도체층의 성장 상태는 세정 공정을 포함하지 않는 것을 특징으로 하는 52항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
55 상기 스퍼터 전압은 투입 전력을 일정하게 한 때에 상기 제 1 Ⅲ족 질화물계 화합물 반도체층을 성장시키는 최저 전압인 것을 특징으로 하는 41항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
56 제 2 Ⅲ족 질화물계 화합물 반도체층에 의해 발광 소자 구조 또는 수광 소자 구조를 형성하는 것을 특징으로 하는 41항 내지 52항중 어느 한 항에 기재된 Ⅲ족 질화물계 화합물 반도체 소자.
71 기판상에 제 1 Ⅲ족 질화물계 화합물 반도체층을 유기 금속을 원재료에 사용하지 않는 방법(리액티브 스퍼터법을 포함하는 스퍼터법(특히 DC 스퍼터법, DC 마그네트론 스퍼터법), 증착법, 이온 플레이팅법, 레이저 어브레이션법 및 ECR법 등)에 의해 형성할 때에, 형성 시작 직후의 해당 제 1 Ⅲ족 질화물계 화합물 반도체층의 성장 속도를 성장 최저 속도(제 1 Ⅲ족 질화물계 화합물 반도체층을 성장 가능한 조건에 있어서 가장 느린 성장 속도) 이내의 성장 속도로 하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.

Claims (16)

  1. 기판상에 제 1 Ⅲ족 질화물계 화합물 반도체층을 스퍼터법에 의해 형성하는 공정을 포함하고, 해당 공정에 있어서 초기 전압을 스퍼터 전압의 110% 이하로 하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 기판은 사파이어로 이루어지는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  3. 제 2항에 있어서,
    상기 제 1 Ⅲ족 질화물계 화합물 반도체층은 상기 사파이어의 a면에 형성되는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  4. 제 1항에 있어서,
    상기 제 1 Ⅲ족 질화물계 화합물 반도체층은 AlXGa1-XN(0≤x ≤1)으로 이루어지는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  5. 제 1항에 있어서,
    상기 제 1 Ⅲ족 질화물계 화합물 반도체층은 AlN으로 이루어지는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  6. 제 1항에 있어서,
    상기 스퍼터법은 DC 스퍼터법인 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  7. 제 1항에 있어서,
    스퍼터를 시작하기 전에, 상기 스퍼터법을 위한 스퍼터 장치 내의 압력을 1×10-4Pa 이하로 하는 공정을 더 포함하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  8. 제 1항에 있어서,
    상기 스퍼터법을 위한 스퍼터 장치의 기판 홀더를 금속제, 석영유리제 또는 Si제로 하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  9. 제 1항에 있어서,
    상기 스퍼터법을 위한 스퍼터 장치의 기판 홀더 및 스퍼터조 내의 적어도 하나를 도전성 재료로 형성하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  10. 제 9항에 있어서,
    상기 도전성 재료는 도전성 금속 및 TiN의 적어도 하나를 포함하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  11. 제 9항에 있어서,
    상기 스퍼터조 내의 방착판이 접지되어 있는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  12. 제 1항에 있어서,
    상기 기판의 면적을 타깃 면적의 100% 이하로 하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  13. 제 1항에 있어서,
    상기 제 1 Ⅲ족 질화물계 화합물 반도체층을 성장 상태로 유지하는 공정과,
    상기 제 1 Ⅲ족 질화물계 화합물 반도체층 위에 제 2 Ⅲ족 질화물계 화합물 반도체층을 MOCVD법에 의해 형성하는 공정을 더 포함하는 것을 특징으로 하는 된 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  14. 제 13항에 있어서,
    상기 성장 상태로 유지하는 공정은 세정 공정을 포함하지 않는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  15. 제 1항에 있어서,
    상기 스퍼터 전압은, 투입 전력을 일정하게 한 때에 상기 제 1 Ⅲ족 질화물계 화합물 반도체층을 성장시키는 최저 전압인 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
  16. 제 1항에 있어서,
    제 2 Ⅲ족 질화물계 화합물 반도체층에 의해 발광 소자 구조 또는 수광 소자 구조를 형성하는 공정을 포함하는 것을 특징으로 하는 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법.
KR10-2002-7013940A 2000-04-21 2001-04-20 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법 KR100504161B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00121692 2000-04-21
JP2000121692A JP3994623B2 (ja) 2000-04-21 2000-04-21 Ｉｉｉ族窒化物系化合物半導体素子の製造方法

Publications (2)

Publication Number Publication Date
KR20020093922A true KR20020093922A (ko) 2002-12-16
KR100504161B1 KR100504161B1 (ko) 2005-07-28

Family

ID=18632302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7013940A KR100504161B1 (ko) 2000-04-21 2001-04-20 Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법

Country Status (9)

Country Link
US (1) US6830949B2 (ko)
EP (1) EP1296363B1 (ko)
JP (1) JP3994623B2 (ko)
KR (1) KR100504161B1 (ko)
CN (1) CN1189919C (ko)
AU (1) AU2001248803A1 (ko)
DE (1) DE60121768T2 (ko)
TW (1) TW490866B (ko)
WO (1) WO2001082347A1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
CN1805230B (zh) * 2004-12-20 2011-06-01 夏普株式会社 氮化物半导体发光元件及其制造方法
JP2007142176A (ja) * 2005-11-18 2007-06-07 Seiko Epson Corp 光モジュールの製造方法
EP1954857B1 (en) * 2005-12-02 2018-09-26 Crystal Is, Inc. Doped aluminum nitride crystals and methods of making them
JP4637781B2 (ja) 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
JP2008106316A (ja) * 2006-10-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008047762A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
KR20090048590A (ko) * 2006-08-18 2009-05-14 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자와 램프
JP2008047763A (ja) * 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008109084A (ja) * 2006-09-26 2008-05-08 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008098245A (ja) * 2006-10-06 2008-04-24 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
US8389313B2 (en) 2006-09-29 2013-03-05 Toyoda Gosei Co., Ltd. Deposition method of III group nitride compound semiconductor laminated structure
JP2008091470A (ja) * 2006-09-29 2008-04-17 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP4974635B2 (ja) * 2006-10-06 2012-07-11 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
US7964895B2 (en) * 2006-10-05 2011-06-21 International Rectifier Corporation III-nitride heterojunction semiconductor device and method of fabrication
JP2009054767A (ja) * 2006-10-10 2009-03-12 Showa Denko Kk Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
JP2008115463A (ja) * 2006-10-10 2008-05-22 Showa Denko Kk Ｉｉｉ族窒化物半導体の積層構造及びその製造方法と半導体発光素子とランプ
WO2008054995A2 (en) * 2006-10-18 2008-05-08 Nitek, Inc. Vertical deep ultraviolet light emitting diodes
JP2008124060A (ja) * 2006-11-08 2008-05-29 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP5156305B2 (ja) * 2006-11-24 2013-03-06 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体発光素子の製造装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP2008153603A (ja) 2006-12-20 2008-07-03 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008177525A (ja) * 2006-12-20 2008-07-31 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177523A (ja) * 2006-12-20 2008-07-31 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4908381B2 (ja) * 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
WO2008081717A1 (ja) * 2006-12-22 2008-07-10 Showa Denko K.K. Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008198705A (ja) * 2007-02-09 2008-08-28 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008235877A (ja) * 2007-02-19 2008-10-02 Showa Denko Kk 太陽電池及びその製造方法
JP2008226868A (ja) * 2007-03-08 2008-09-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体
JP5261969B2 (ja) * 2007-04-27 2013-08-14 豊田合成株式会社 Ｉｉｉ族窒化物化合物半導体発光素子
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009016505A (ja) * 2007-07-03 2009-01-22 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子
JP4714712B2 (ja) * 2007-07-04 2011-06-29 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009081406A (ja) * 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US20090205707A1 (en) * 2008-02-19 2009-08-20 Showa Denko K.K. Solar cell and method for producing the same
JP5556657B2 (ja) * 2008-05-14 2014-07-23 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5916980B2 (ja) * 2009-09-11 2016-05-11 シャープ株式会社 窒化物半導体発光ダイオード素子の製造方法
WO2011037251A1 (ja) * 2009-09-28 2011-03-31 株式会社トクヤマ 積層体の製造方法
WO2011058968A1 (ja) * 2009-11-10 2011-05-19 株式会社トクヤマ 積層体の製造方法
JP2010232700A (ja) * 2010-07-20 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2011082570A (ja) * 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670A1 (de) * 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
DE112014001272B4 (de) * 2013-03-14 2023-03-30 Canon Anelva Corporation Schichtbildungsverfahren, Verfahren zum Herstellen einer lichtemittierenden Halbleitereinrichtung,lichtemittierende Halbleitereinrichtung und Beleuchtungseinrichtung
TWI564410B (zh) * 2014-04-25 2017-01-01 明志科技大學 氮化鋁薄膜的物理氣相沉積
JP2014241417A (ja) * 2014-07-15 2014-12-25 シャープ株式会社 アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法
KR102383837B1 (ko) * 2016-05-26 2022-04-07 로비 조젠슨 3a족 질화물 성장 시스템 및 방법
CN107488828B (zh) * 2016-06-12 2020-01-03 北京北方华创微电子装备有限公司 形成薄膜的方法以及形成氮化铝薄膜的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710280A (en) 1980-06-23 1982-01-19 Futaba Corp Gan light emitting element
JPS58171568A (ja) * 1982-03-31 1983-10-08 Fujitsu Ltd スパツタリング装置
JPS6022971B2 (ja) * 1982-09-10 1985-06-05 富士通株式会社 金属酸化膜のスパツタリング方法
JPS60173829A (ja) 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JP2772637B2 (ja) 1987-08-21 1998-07-02 強化土エンジニヤリング 株式会社 注入管装置およびこの装置を用いた地盤注入工法
JP3063289B2 (ja) 1991-09-30 2000-07-12 前田建設工業株式会社 梁を連設した鋼管柱の構築方法
JPH08310900A (ja) * 1995-05-10 1996-11-26 Sumitomo Electric Ind Ltd 窒化物薄膜単結晶及びその製造方法
JPH09227297A (ja) * 1996-02-19 1997-09-02 Mitsubishi Cable Ind Ltd ＩｎＧａＮ単結晶およびその製造方法
JPH11160662A (ja) * 1997-12-01 1999-06-18 Sharp Corp 電気光学デバイスの作製方法

Also Published As

Publication number Publication date
KR100504161B1 (ko) 2005-07-28
US20030109076A1 (en) 2003-06-12
CN1425189A (zh) 2003-06-18
DE60121768D1 (de) 2006-09-07
WO2001082347A1 (fr) 2001-11-01
EP1296363A1 (en) 2003-03-26
US6830949B2 (en) 2004-12-14
TW490866B (en) 2002-06-11
AU2001248803A1 (en) 2001-11-07
JP3994623B2 (ja) 2007-10-24
JP2001308010A (ja) 2001-11-02
EP1296363B1 (en) 2006-07-26
EP1296363A4 (en) 2004-11-17
CN1189919C (zh) 2005-02-16
DE60121768T2 (de) 2007-07-12

Similar Documents

Publication Publication Date Title
KR100504161B1 (ko) Ⅲ족 질화물계 화합물 반도체 소자의 제조 방법
US6939733B2 (en) Group III nitride compound semiconductor device and method of producing the same
US7749785B2 (en) Manufacturing method of group III nitride semiconductor light-emitting device
KR950006968B1 (ko) 질화갈륨계 화합물 반도체의 결정성장방법
EP0497350B2 (en) Crystal growth method for gallium nitride-based compound semiconductor
JP3700492B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子
US8765507B2 (en) Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
US20120064653A1 (en) Nitride semiconductor device and method for growing nitride semiconductor crystal layer
US8273592B2 (en) Method of manufacturing group-III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp
US6218269B1 (en) Process for producing III-V nitride pn junctions and p-i-n junctions
EP0551721A2 (en) Gallium nitride base semiconductor device and method of fabricating the same
US20110163349A1 (en) Method for manufacturing group iii nitride semiconductor light emitting element, group iii nitride semiconductor light emitting element and lamp
JPH05183189A (ja) ｐ型窒化ガリウム系化合物半導体の製造方法。
KR20090057453A (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
US20110062016A1 (en) Method for manufacturing aluminum-containing nitride intermediate layer, method for manufacturing nitride layer, and method for manufacturing nitride semiconductor element
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP3857467B2 (ja) 窒化ガリウム系化合物半導体とその製造方法
US20030160264A1 (en) Hetero-junction semiconductor device and manufacturing method thereof
JP2812375B2 (ja) 窒化ガリウム系化合物半導体の成長方法
JP3221359B2 (ja) ｐ形ＩＩＩ族窒化物半導体層及びその形成方法
CN100576586C (zh) 制造ⅲ族氮化物半导体元件的方法
JPH09298311A (ja) 窒化ガリウム系化合物半導体発光素子
JPH08213656A (ja) 窒化ガリウム系化合物半導体発光素子
JPH10214999A (ja) Ｉｉｉ−ｖ族窒化物半導体素子
JPH08125223A (ja) ３族窒化物半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 14