KR20020027599A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20020027599A
KR20020027599A KR1020027002664A KR20027002664A KR20020027599A KR 20020027599 A KR20020027599 A KR 20020027599A KR 1020027002664 A KR1020027002664 A KR 1020027002664A KR 20027002664 A KR20027002664 A KR 20027002664A KR 20020027599 A KR20020027599 A KR 20020027599A
Authority
KR
South Korea
Prior art keywords
film
insulating film
spin
curing process
interlayer insulating
Prior art date
Application number
KR1020027002664A
Other languages
English (en)
Other versions
KR100739955B1 (ko
Inventor
마에카와가오루
호시노사토히코
스기우라마사히토
알렉레티페데리카
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20020027599A publication Critical patent/KR20020027599A/ko
Application granted granted Critical
Publication of KR100739955B1 publication Critical patent/KR100739955B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 장치의 제조 방법은 기판 상에 스핀-온 공정에 의해 제 1 절연 필름을 형성시키고, 상기 제 1 절연 필름에 380 내지 500 ℃의 온도에서 5 내지 180 초의 지속 시간동안 경화 공정을 적용시키고, 상기 제 1 절연 필름 상에 스핀-온 공정에 의해 제 2 절연 필름을 형성시키는 단계들을 포함한다.

Description

반도체 장치의 제조 방법{FABRICATION PROCESS OF A SEMICONDUCTOR DEVICE}
고 선명 석판 인쇄 기술의 발달로, 요즘의 첨단 반도체 집적 회로 장치들은 기판 상에 막대한 수의 반도체 장치들을 포함한다. 상기와 같은 진보된 반도체 집적 회로 장치에서, 단일 상호접속 층의 사용은 기판 상에 반도체 장치들을 상호 접속시키는데 충분하지 않으며, 층간 절연 필름이 사이에 놓인 다수개의 서로 적층된 상호접속 층들을 포함하는 다층의 상호접속 구조물을 기판 상에 제공하는 것을 실행중이다.
특히, 다층 상호접속 구조 분야에서 전형적인 이중 상감 공정이 층간 절연 필름에, 형성시키려는 상호 접속 패턴에 상응하게 홈과 접촉 구멍을 형성시키고 전도 물질로 상기 홈과 접촉 구멍을 충전시켜 목적하는 상호접속 패턴을 형성시키는 단계들을 포함하는, 소위 상기 이중 상감 공정(dual-damascene process)과 관련하여 집중적인 노력이 수행되고 있다.
상기 이중 상감 공정에는 다양한 변형들이 존재하지만, 도 1A 내지 1F의 공정들은 다층 상호접속 구조의 형성에 전형적으로 사용되는 통상의 이중 상감 공정을 나타낸다.
도 1A에 대해서, 다양한 반도체 장치 소자들, 예를 들어 MOS(금속-옥사이드-규소) 트랜지스터(예시 안됨)가 위에 놓인 Si 기판(10)이 층간 절연 필름(11), 예를 들어 CVD(화학적 증착)-SiO2필름으로 덮여있고, 상기 층간 절연 필름(11) 위에는 상호접속 패턴(12A)이 놓여있다. 상기 상호접속 패턴(12A)는 상기 층간 절연 필름(11) 상에 형성된 인접한 층간 절연 필름(12B) 사이에 끼여있으며, SiN 등의 에칭(etching) 정지 필름(13)이 상호접속 층(12)를 형성하는 상기 상호접속 패턴(12A)와 층간 절연 필름(12B)를 덮도록 제공되어 있다. 상기 에칭 정지 필름(13)은 차례로 또 다른 층간 절연 필름(14)에 의해 덮여있으며, 상기 층간 절연 필름(14)는 또 다른 에칭 정지 필름(15)에 의해 덮여있다.
예시된 예에서, 상기 에칭 정지 필름(15) 상에 추가의 층간 절연 필름(16)이 형성되어 있으며, 상기 층간 절연 필름(16)은 다음의 에칭 정지 필름(17)에 의해 덮여있다. 상기 에칭 정지 필름(15) 및 (17)을 또한 "하드 마스크"라 칭한다.
도 1A의 단계에서, 레지스트 패턴(18)을 사진 석판 패턴화 공정에 의해 목적하는 접촉 구멍에 상응하게 형성된 레지스트 개구(18A)와 함께 상기 에칭 정지 필름(17) 상에 형성시키며, 상기 에칭 정지 필름(17)을 마스크로서 레지스트패턴(18)을 사용하여 건식 에칭 공정에 의해 제거한다. 그 결과, 상기 에칭 정지 필름(17)에 목적하는 접촉 구멍에 상응하는 개구가 형성된다.
이어서, 도 1B의 단계에서, 에칭 정지 필름(17)의 아래에 있는 층간 절연 필름(16)에 반응성 이온 에칭(RIE) 공정을 가하여 상기 층간 절연 필름(16) 중에 목적하는 접촉 구멍에 상응하게 개구(16A)를 형성시킨다. 또한, 상기 레지스트 패턴을 제거한다. 상기 층간 절연 필름(16)이 유기 필름인 경우에, 상기 레지스트 패턴을 상기 층간 절연 필름(16)의 에칭 단계와 동시에 제거하여 접촉 구멍(16A)를 형성시킨다.
이어서, 도 1C의 단계에서, 레지스트 필름(19)을 도 1B의 구조 상에 형성시키고, 상기 레지스트 필름(19)을 후속적으로 도 1D의 단계에서 목적하는 상호접속 패턴에 상응하는 레지스트 개구(19A)가 형성되도록 사진 석판 패턴화 공정에 의해 패턴화시킨다. 상기 레지스트 개구(19A)가 형성된 결과, 상기 층간 절연 필름(16)의 개구(16A)가 노출된다.
도 1D의 단계에서, 레지스트 개구(19A)에 의해 노출된 에칭 정지 필름(17) 및 개구(16A)의 기부에서 노출된 에칭 정지 필름(15)을 마스크로서 레지스트 필름(19)를 사용하여 건식 에칭 공정에 의해 제거하고, 층간 절연 필름(16)과 층간 절연 필름(14)를 도 1E의 단계에서 동시에 패턴화시킨다. 상기 패턴화 결과, 층간 절연 필름(16) 중에 목적하는 상호접속 홈에 상응하는 개구(14A)가 형성된다. 개구(16A)를 포함하도록 개구(16B)를 형성시킨다.
이어서, 도 1F의 단계에서, 접촉 구멍(14A)에서 노출된 에칭 정지 필름(13)을 RIE 공정에 의해 제거하여, 상호접속 패턴(12A)를 노출시킨다. 이후에, 상기 상호접속 홈(16A) 및 개구(14A)를 전도체 층, 예를 들어 Al 층 또는 Cu 층으로 충전시키며, 이때 상기 전도체 층에 후속적으로 화학 기계적 연마(CMP) 공정을 가하여 상기 접촉 구멍(14A)를 통해 아래에 있는 상호접속 패턴(12A)와 전기적으로 접촉하는 상호접속 패턴(20)을 형성시킨다. 상술한 공정 단계들을 반복함으로써 제 3 및 제 4 층의 상호접속 패턴들을 형성시킬 수 있다.
한편으로, 통상적인 반도체 장치는 디자인 규정을 최소화함으로써 큰 집적 밀도 및 높은 수행 성능을 획득하였다. 그러나, 엄격한 디자인 규정의 사용은 증가된 상호접속 저항과 배선 간 정전 용량 문제를 초래하며, 통상적인 상호접속 물질을 사용하는 한 추가적인 성능 개선이 어려운 상황이 발생한다. 따라서, 요즘에는 상호접속 물질로서 저 저항 Cu의 사용 및 또한 상호접속 정전 용량의 감소를 위한 층간 절연 필름으로서 저 유전체 물질의 사용에 대한 연구가 수행 중이다.
특히, 최근의 진보된 반도체 집적 회로들은 상감 공정에 의해, 상호접속 패턴의 물질로서 통상적으로 사용되는 Al 대신에 특징적으로 낮은 저항을 갖는 Cu를 저 유전성 층간 절연 필름과 함께 사용함으로써 다층 상호접속 구조로 제작되는 경향이 있다.
이전에 설명된 이중 상감 공정이 CMP 공정을 포함한다는 점에 비추어, 상기와 같은 이중 상감 공정에 사용되는 저 유전체 물질은 필수적인 작은 배선 간 정전 용량 이외에 전단 및 압축 응력, 및 따라서 부착에 대해서 탁월한 역학적 성질을 가질 것이 요구된다. 상기 역학 강도는 이중 상감 공정에 사용되는 저 유전성 절연 필름에 요구되는 가장 중요한 인자들 중 하나이다.
통상적인 다층 상호접속 구조의 경우에서와 같이 층간 절연 필름으로 SiO2또는 BPSG를 사용하는 경우에, 상기 층간 절연 필름의 비 유전 상수가 일반적으로 4 내지 5의 값을 취함을 주목해야 한다. 상기 비 유전 상수의 값을 FSG라 칭하는 F(불소)-도핑된 SiO2필름을 사용함으로써 3.3 내지 3.6으로 감소시킬 수 있다. 또한, 상기 비 유전 상수의 값을 구조 중에 Si-H 기를 갖는 SiO2필름, 예를 들어 HSQ(수소 실세스퀴녹산) 필름을 사용함으로써 2.9 내지 3.1로 감소시킬 수 있다. 또한, 유기 SOG 또는 유기 절연 필름의 사용이 제안된다. 유기 SOG를 사용하는 경우에, 상기 비 유전 상수가 3.0 이하로 감소될 수 있다. 더욱이, 유기 절연 필름의 사용으로 약 2.7의 훨씬 더 낮은 비 유전 상수가 실현될 수 있다.
이러한 유기 계열의 저 유전성 층간 절연 필름을 열분해 CVD 공정 또는 플라즈마 CVD 공정 또는 스핀-온 공정에 의해 제조할 수 있으며, 여기에서 상기 스핀-온 공정은 큰 처리량의 이점 이외에, 상기 CVD 공정에 대해서 절연 물질을 형성하는 용액의 선택이 큰 정도로 자유롭다는 분명한 이점을 갖는다.
통상적으로, 스핀-코팅 공정은 스핀 코터 상에 규소 기판을 놓고 상기 규소 기판을 회전시키면서 용액으로 상기 기판 상에 유기 계열의 저 유전성 층간 절연 물질 필름을 형성시키는 단계로 시작한다. 이어서 상기 규소 기판에 상기 필름으로부터 용매를 증발시키기 위한 건조 공정을 가하고 열 처리 장치(필요에 따라 고온 플레이트, 노 또는 램프 중에서 선택될 수 있다)에서 경화 공정을 적용시킨다.최종 열 경화 공정의 결과로서 용매 불용성의 고도로 가교결합된 절연 필름이 수득된다.
저 저항 Cu를 사용하는 이중 상감 공정에 의해 다층 상호접속 구조를 제조하는 경우에, Cu에 건식 에칭 공정의 적용 곤란성에 비추어 CMP 공정을 사용하는 것이 중요하다. 상기 CMP 공정의 사용과 관련하여, 특히 유기 절연 필름이 사용되는 경우에 상기 유기 절연 필름이 불량한 부착 특징을 갖는다는 문제가 발생한다.
발명의 요약
따라서, 본 발명의 일반적인 목적은 상기 문제들이 제거된, 신규하고 유용한 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 보다 구체적인 목적은 다층 상호접속 구조에 사용되는 유기 절연 물질의 스핀-온 층간 절연 필름의 부착을 개선시키는 것이다.
본 발명의 또 다른 목적은
기판 상에 스핀-온 공정에 의해 제 1 절연 필름을 형성하는 단계;
상기 제 1 절연 필름을 380 내지 500 ℃의 온도 및 5 내지 180 초의 지속 시간의 경화 공정에 적용하는 단계; 및
상기 제 1 절연 필름 상에 스핀-온 공정에 의해 제 2 절연 필름을 형성하는 단계
를 포함하는, 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은
기판 상에 스핀-온 공정에 의해 제 1 절연 필름을 형성하는 단계;
상기 제 1 절연 필름을 380 내지 500 ℃의 온도 및 5 내지 180 초의 지속 시간의 경화 공정에 적용하는 단계;
상기 제 1 절연 필름 상에 스핀-온 공정에 의해 제 2 절연 필름을 형성하는 단계;
상기 제 2 절연 필름을 패턴화하여 상기 필름 중에 개구를 형성하는 단계; 및
상기 제 2 절연 필름을 마스크(mask)로 사용하여 상기 제 1 절연 필름을 에칭시키는 단계
를 포함하는, 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명에 따라, 방향족 기의 저 유전성 유기 절연 필름의 부착이 경화 조건의 최적화에 의해 개선된다. 따라서, 다층 상호접속 구조에 상기와 같은 유기 절연 필름을 사용함으로써, 상기 다층 상호접속 구조를 CMP 공정을 사용하는 상감 공정에 의해 형성시킨다 하더라도 반도체 장치의 생산 수율이 개선된다. 본 발명의 유기 절연 필름을 사용함으로써, 상기 다층 상호접속 구조의 전체 유전 상수를 감소시킬 수 있게 되며, 반도체 장치의 작동 속도도 개선된다.
본 발명의 다른 목적들 및 추가의 특징들은 첨부된 도면과 함께 하기의 상세한 설명으로부터 자명해질 것이다.
본 발명은 일반적으로 반도체 장치, 및 보다 구체적으로 층간 절연 필름용으로 저 유전성 유기 스핀-온(spin-on) 절연 필름을 사용하는 다층 상호접속 구조를 갖는 반도체 장치의 제조 방법에 관한 것이다.
도 1A 내지 1F는 다층 상호접속 구조의 통상적인 제조 공정을 나타내는 도면이고;
도 2는 방향족 기의 저 유전성 유기 절연 필름의 초기 소성 조건과 인장 강도 간의 상관 관계를 나타내는 도면이고;
도 3A 내지 3F는 통상적인 공정 단계를 나타내는 도면이고;
도 4A 내지 4G는 본 발명의 원리를 나타내는 도면이고;
도 5A 내지 5F는 본 발명의 제 1 실시태양에 따른 반도체 장치의 제조 공정을 나타내는 도면이고;
도 6A 내지 6E는 본 발명의 제 2 실시태양에 따른 반도체 장치의 제조 공정을 나타내는 도면이다.
원리
이후부터, 본 발명의 발명자에 의해 수행되고 본 발명의 토대를 구성하는 실험들을 설명할 것이다.
실험에서, 방향족 기의 스핀-온 저 유전성 유기 절연 필름을 포함하는 적층된 필름 구조에 대해 부착 시험을 수행하였다. 일반적으로, "SiLK"(다우 코닝 인코포레이티드의 상표명) 또는 "FLARE"(허니웰 인코포레이티드(Honeywell, Inc.)의 상표명)가 방향족 기의 저 유전성 유기 절연 필름으로서 널리 알려져 있다. 통상적으로는, 스핀-온 필름에 용매의 증발을 위해 소성 공정을 가하고, 이어서 상기 필름이 완전히 경화될 때까지 고온 플레이트 또는 노 또는 램프와 같은 열 처리 장치에서 완전 경화 공정을 가한다.
이후부터, "초기 소성"이란 어구는 스핀-온 공정에 의해 제 1 스핀-온 절연필름을 형성시킨 후에 수행되는 소성 공정을 가리키는데 사용되는 반면, "초기 경화"란 어구는 상기 초기 소성 공정 후에 적용되는 경화 공정을 가리키는데 사용된다. 또한, "후속 소성"이란 어구는 스핀-온 공정에 의해 제 2 스핀-온 절연 필름을 형성시킨 후에 수행되는 소성 공정을 가리키는데 사용되는 반면, "후속 경화"란 어구는 상기 후속 소성 공정 후에 수행되는 경화 공정을 가리키는데 사용된다.
시험-1(통상적인 시험)
방향족 기의 유기 절연 필름의 용액을 스핀 코터를 사용하여 제 1 절연 필름으로서 Si 기판 상에 적용시키고, 상기에 대해 초기 소성 공정을 적용한다. 또한, 초기 경화 공정을 열 처리 장치에서 400 ℃에서 30 분간 적용시킨다. 그 결과, 제 1 절연 필름으로서 2.65의 비 유전 상수를 갖는 방향족 기의 유기 절연 필름이 상기 Si 기판 상에 형성된다.
이어서, 상업적으로 입수할 수 있는 스핀-온 절연 필름(유기 SOG) 용액을 상기와 같이 형성된 제 1 절연 필름 상에 적용시키고 후속 소성 공정을 수행한다. 또한, 후속 경화 공정을 열 처리 장치에서 400 ℃에서 30 분간 수행한다. 그 결과, SiNCH 필름이 제 2 절연 필름으로서 상기 제 1 절연 필름 상에 형성된다.
시험-2
시험-1의 제 1 절연 필름에 적용된 초기 경화 공정의 지속 시간을 변화시킴을 제외하고 상기 시험-1의 공정과 유사한 공정을 수행하였다. 보다 구체적으로, 상기 제 1 절연 필름의 초기 경화 공정을 열 처리 장치에서 400 ℃에서 90 초간 수행하였다.
박리 시험
상기 시험-1 또는 시험-2에 의해 상기와 같이 수득된 다층 필름 구조에 상기 제 1 절연 필름과 제 2 절연 필름간의 부착 강도를 얻기 위해서 인장 시험을 가하였다. 상기 인장 시험은 에폭시 수지에 의해 제 2 절연 필름에 알루미늄 핀의 첨단 끝을 부착시키고 상기 에폭시 수지를 경화시킨 후에 상기 핀을 잡아당김으로써 수행하였다. 도 2는 상기 부착 시험의 결과를 나타낸다.
도 2에서 볼 수 있는 바와 같이, 부착 강도는 제 1 절연 필름의 초기 경화 공정을 단지 불충분한 경화만을 제공하는 조건 하에서 수행하는 경우 증가한다. 도 2는 제 1 절연 필름이 방향족 기의 유기 절연 필름으로 형성되고 제 2 절연 필름은 SiNCH로 형성된 경우에 대해서 수득된 결과를 나타내는 반면, 상기 제 1 절연 필름이 방향족 기의 유기 절연 필름으로 형성되고 제 2 절연 필름은 일반적으로 입수할 수 있는 유기 실란 물질로부터 유도된 SiOCH 필름으로 형성되는 경우에도 또한 유사한 결과가 수득되었다. 또한, 상기 제 1 절연 필름이 방향족 기의 유기 절연 필름으로 형성되고 제 2 절연 필름은 방향족 기의 유기 절연 필름 또는 HSQ(수소 실세스퀴녹산) 필름으로 형성되는 경우에 유사한 결과가 수득되었다.
도 3A 내지 3F는 스핀-온 절연 필름의 통상적인 적층 공정을 도시한다.
통상적인 방법에 따라, 표적 유기 절연 물질을 함유하는 용액을 도 3A의 단계에서 스핀 코팅 공정에 의해 Si 기판(20) 상에 적용시키고 도 3B의 단계에서 용매를 증발시키기 위해서 초기 소성 공정을 수행한다.
이어서, 도 3C의 단계에서, 표적 물질을 완전히 경화시키기 위해서 초기 경화 공정을 적용시키고, 상기 표적 물질의 완전하게 경화된 필름(21)을 상기 Si 기판(20) 상에 형성시킨다. 다층 상호접속 구조를 형성시키는데 사용되는 대부분의 유기 필름들은 열경화성 수지의 성질을 가지며, 용매의 제거를 위한 소성 공정 및 이후의 경화 공정은 제 1 절연 필름을 완전히 경화시키기에 충분하다.
이어서, 도 3D의 단계에서, 제 2 절연 필름(22)을 적용시키고, 도 3E의 단계에서 후속 소성 공정을 수행한 후에, 도 3F의 단계에서 후속 경화 공정을 수행하여 층(21) 및 (22)의 완전히 경화된 층상화된 구조를 수득한다.
도 4A 내지 4F는 도 2의 발견을 기본으로 하는 본 발명의 방법을 도시한다.
시험-2에 대한 도 2의 결과는 제 1 절연 필름(21)의 초기 경화 공정을 시험-1의 실험에서 상응하는 초기 경화 공정에 사용된 열 에너지보다 낮은 열 에너지로 수행하는 경우 절연 필름(21)과 (22) 간에 훨씬 더 양호한 부착이 이루어짐을 명백히 가리킨다. 이는 시험-2에서 초기 경화 공정 후의 제 1 절연 필름(21)의 경화 정도가 상기 초기 경화 공정 동안 시험-1(제 1 절연 필름(21) 상에 제 2 절연 필름(22)이 형성되지 않음)에서 성취한 경화 정도보다 작을 수 있음을 의미한다. 초기 경화 공정을 시험-1의 실험에서 400 ℃에서 30 분의 지속 시간동안 수행한 반면, 시험-2의 실험에서는 동일한 온도에서 단지 90 초의 지속 시간동안 수행하였음을 주목해야 한다.
따라서, 도 3A의 단계에 상응하는 도 4A의 단계 후에, 방향족 기의 유기 절연 필름의 제 1 절연 필름(21)에 도 4B의 단계에서 보다 낮은 열 에너지로 초기 경화 공정을 가하였다. 따라서, 상기 제 1 절연 필름(21)은 단지 부분적으로 경화되며, 도 4B의 초기 경화 공정의 완료 시에 상기 제 1 절연 필름(21)에는 다수의 비 반응 부위들이 남게된다.
도 4B의 단계 후에, 제 2 절연 필름(22)를 도 4C의 단계에서 제 1 절연 필름(21) 상에 적용시키고, 도 4D의 단계에서 후속 소성 공정을 수행한다. 또한, 도 4E의 단계에서 후속 경화 공정을 수행함으로써 상기 제 1 절연 필름(21)의 상부 중의 비 반응 부위들과 상기 제 2 절연 필름(22)의 기부에 존재하는 반응된 부위들이 반응하여, 도 4F 또는 도 4G에 나타낸 바와 같이 상기 제 1 및 제 2 절연 필름 (21)과 (22) 사이의 계면에 혼합 층(28)이 형성되며, 이때 도 4G는 도 4F의 확대도를 나타낸다. 열 에너지를 증가시켜 후속 경화 공정을 수행한 후에, 완전히 경화된 필름(21) 및 (22)로 형성된 적층된 구조를 수득한다.
도 4A 내지 4E의 공정에 따라, 필름(21)과 (22)간의 부착이 개선된다.
따라서, 본 발명은 제 1 절연 필름(21)의 초기 경화 공정 조건을 조절하여 혼합층(28)을 형성시킴으로써 적층된 절연 구조를 구성하는 유기 절연 필름들간의 목적하는 부착의 개선을 이룬다. 이에 의해, 본 발명이 제 1 절연 필름(21)이 방향족 기의 유기 절연 필름으로 형성되고 제 2 절연 필름이 SiNCH 필름으로 형성되는 경우로 제한되지 않으며, 또한 상기 제 1 절연 필름(21)이 임의의 SiNCH 필름, SiOCH 필름, 유기 SOG 필름 또는 HSQ 필름으로 형성되는 경우에도 적용시킬 수 있음을 주목해야 한다. 또한, 제 2 절연 필름(22)를 임의의 SiNCH 필름, 유기 절연 필름 또는 방향족 기, SiOCH 필름, 유기 SOG 필름 또는 HSQ 필름으로 형성시킬 수도 있다.
더욱이, 기판 상에 상호접속 패턴이 이미 형성된 경우에도 또한 유사한 결과가 수득된다.
상기 박리 시험의 결과로부터, 제 1 절연 필름(21)의 초기 경화 공정을 바람직하게는 380 내지 500 ℃의 온도에서 5 내지 180 초의 지속 시간에 걸쳐, 보다 바람직하게는 380 내지 500 ℃의 온도에서 10 내지 150 초의 지속 시간에 걸쳐, 가장 바람직하게는 400 내지 470 ℃의 온도에서 10 내지 150 초의 지속 시간에 걸쳐 수행해야 함이 결정되었다. 이에 의해, 제 1 절연 필름(21)의 초기 경화 공정의 상한 온도는 혼합 층(28)을 형성하는 반응을 제외하고 제 2 절연 필름(22)의 형성 시 제 1 및 제 2 층들간에 화학 반응이 일어나서는 안 되는 조건으로부터 결정된다. 경화 공정의 지속 시간에 대해서, 5 초 미만의 지속 시간이 경화 공정에 적합하지 않은 반면, 180 초 이상의 지속 시간은 목적하는 부착 개선을 제공하지 못한다. 물론, 상기 지속 시간은 건조 공정에 사용되는 온도에 따라 변한다.
제 1 실시태양
도 5A 내지 5F는 본 발명의 제 1 실시태양에 따른 다층 상호접속 구조를 갖는 반도체 장치의 제조 공정을 나타내며, 여기에서 전술한 요소에 상응하는 요소들을 동일한 참고 번호로 나타내며, 그에 대한 설명은 생략될 것이다.
도 5A에 대해서, Cu 상호접속 패턴(12A)가, 사이에 놓인 절연 필름(11)을 거쳐 Si 기판(10) 위에 놓여있는 다층 상호접속 구조를 제조하며, 여기에서 상기 Cu 상호접속 패턴(12A)는 층간 절연 필름(12B)의 사이에 끼여있다.
층간 절연 필름(12) 상에, SiN의 통상적인 에칭 정지 필름(13) 대신에 상업적으로 입수할 수 있는 폴리실란 필름의 스핀-코팅 공정에 의해 SiOCH의 에칭 정지 필름(23)이 제공되며, 방향족 기의 저 유전성 유기 절연 물질의 층간 절연 필름(24)가 스핀-코팅 공정에 의해 상기 에칭 정지 필름(23) 상에 형성된다. 또한, SiOCH의 에칭 정지 필름(25)가 유기 SOG 필름의 스핀-코팅 공정에 의해 층간 절연 필름(24) 상에 형성되며, 방향족 기의 저 유전성 유기 절연 물질의 층간 절연 필름(26)이 또한 스핀-코팅 공정에 의해 에칭 정지 필름(25) 상에 형성된다. 층간 절연 필름(26) 상에, SiNCH의 에칭 정지 필름(27)이 스핀-코팅 공정에 의해 형성된다.
층(23) 내지 (27) 중 임의의 층이 도 5A의 단계에서 스핀-코팅 공정에 의해 형성될 때마다, 초기 소성 공정과 초기 경화 공정을 연속적으로 적용시키며, 이때 상기 초기 경화 공정을 도 2의 발견에 비추어 400 ℃에서 90 초간 수행한다. 또한, 층(23) 내지 (27)을 포함하는 층상화된 구조가 상기와 같이 형성된 후에, 후속 경화 공정을 상기 필름(23) 내지 (27) 각각이 완전히 경화되도록 400 ℃에서 30 분간 수행한다.
이어서, 도 5B의 단계에서, SiN 필름(27)에 마스크로서 레지스트 패턴(18)을 사용하여 건식 에칭 공정을 가하고, 레지스트 개구(18A)에 상응하게 SiNCH 필름(27) 중에 개구를 형성시킨다. 레지스트 개구(18A)가 상기 다층 상호접속 구조 중에 형성되는 접촉 구멍에 상응함을 주목해야 한다. 또한, 레지스트 패턴(18)을 제거하고 상기 SiNCH 필름(27) 바로 아래의 저 유전성 유기 절연 필름(26)에 건식 에칭 공정을 가하여 상기 레지스트 개구(18A)에 상응하는개구(26A)를 형성시킨다.
이어서, 도 5C의 단계에서, 레지스트 필름(19)가 도 5B의 구조상에 새로 형성되며, 상기 레지스트 필름(19)에 도 5D의 단계에서 사진 석판 패턴화 공정을 가하여 상기 다층 상호접속 구조에 형성되는 상호접속 홈에 상응하는 레지스트 개구(19A)를 형성시킨다. 레지스트 개구(19A)가 형성된 후에, SiNCH 필름(27)과 저 유전성 절연 필름(26) 중의 개구(26A)가 노출된다. 또한, SiOCH 필름(25)가 상기 개구(26A)의 기부에서 노출된다.
이어서, 도 5E의 단계에서, 레지스트 개구(19A)에서 노출된 SiNCH 필름(27)을 마스크로서 레지스트(19)를 사용하여 건식 에칭 공정에 의해 제거한다. 상기 건식 에칭 공정을 수행함으로써, 개구(26A)의 기부에서 노출된 SiOCH 필름(25)이 동시에 제거되며, 층간 절연 필름(24)가 노출된다.
또한, 도 5E의 단계에서, 건식 에칭 공정을 상기와 같이 수득된 구조에 적용시켜 레지스트 개구(19A) 및 따라서 형성되는 상호접속 홈에 상응하게 층간 절연 필름(26) 중에 개구(26B)가 형성된다. 이에 의해 개구(26A)를 포함하도록 개구(26B)를 형성시킴을 주목해야 한다. 개구(26B)의 형성과 동시에, 개구(26A) 및 따라서 형성되는 접촉 구멍에 상응하게 층간 절연 필름(24) 중에 개구(24A)가 형성된다.
또한, 도 5F의 단계에서, 층간 절연 필름(26) 상의 SiNCH 필름(27), 개구(26B)에서 노출된 SiOCH 필름(25) 및 개구(24A)에서 노출된 SiOCH 필름(23)을 건식 에칭 공정을 수행하여 제거하고, 개구(26B)에 의해 제공된 상호접속 홈 및 개구(24A)에 의해 제공된 접촉 구멍을 Cu의 전도성 층으로 충전시킴으로써 목적하는 다층의 상호접속 구조가 수득된다.
층간 절연 필름(24) 및 (26)에 대해서, SiNCH 필름, SiOCH 필름, SiOH 필름과 같은 HSQ 필름 또는 유기 SOG 필름을 사용할 수 있다. 또한, 에칭 정지 필름(23), (25) 및 (27)을 저 유전성 유기 절연 필름, SiOH 필름과 같은 HSQ 필름 또는 유기 SOG 필름으로 형성시킬 수 있다. 본 발명의 다층 상호접속 구조는 전체 유전 상수를 감소시킬 수 있으며 반도체 장치의 작동 속도의 개선에 기여한다.
제 1 비교 실험
첫 번째 비교 실험에서, 제 1 실시태양의 구조와 유사한 다층 상호접속 구조를, 초기 경화 공정을 400 ℃에서 30 분의 지속 시간동안 수행함을 제외하고 도 5A 내지 5F의 공정과 유사한 공정에 따라 제조하였다.
본 비교 실험의 다층 상호접속 구조에 대한 평가를 이후에 수행할 것이다.
제 2 실시태양
도 6A 내지 6E는 본 발명의 제 2 실시태양에 따른 다층 상호접속 구조를 갖는 반도체 장치의 제조 공정을 나타내는 도면으로, 여기에서 전술한 요소에 상응하는 요소들을 동일한 참고 번호로 나타내며, 그에 대한 설명은 생략될 것이다. 본 실시태양의 다층 상호접속 구조는 소위 이중-하드 마스크 제작을 사용한다.
도 6A에 대해서, Cu 상호접속 패턴(12A)가, 사이에 놓인 절연 필름(11)을 거쳐 Si 기판(10) 위에 놓인 다층 상호접속 구조를 제조하며, 이때 상기 Cu 상호접속 패턴(12A)는 층간 절연 필름(12)의 사이에 끼여있다.
층간 절연 필름(12) 상에, SiOCH의 에칭 정지 필름(23)이 스핀-코팅 공정에 의해 형성되며, 방향족 기의 저 유전성 유기 절연 물질의 층간 절연 필름(24)가 스핀-코팅 공정에 의해 상기 에칭 정지 필름(12) 상에 형성된다. 또한, SiOCH의 에칭 정지 필름(30)이 스핀-코팅 공정에 의해 층간 절연 필름(24) 상에 형성되며, 방향족 기의 저 유전성 유기 절연 물질의 층간 절연 필름(26)이 또한 스핀-코팅 공정에 의해 에칭 정지 필름(30) 상에 형성된다. 층간 절연 필름(26) 상에, SiOCH의 에칭 정지 필름(31) 및 SiO2필름(32)가 스핀-코팅 공정에 의해 형성된다. 상기 에칭 정지 필름(31) 및 (32)는 소위 이중-하드 마스크 구조를 구성한다.
층 (23), (24), (26), (30) 및 (31)이 도 5A의 단계에서 스핀-코팅 공정에 의해 형성될 때마다, 초기 소성 공정과 초기 경화 공정을 연속적으로 적용시키며, 이때 상기 초기 경화 공정은 도 2의 발견에 비추어 400 ℃에서 90 초간 수행한다. 또한, 층 (23), (24), (26), (30) 및 (31)을 포함하는 층상화된 구조가 상기와 같이 형성되며, 후속 경화 공정을 상기 필름들 각각이 완전히 경화되도록 400 ℃에서 30 분간 수행한다.
도 6A의 단계에서, 레지스트 필름(18)을 SiO2필름(32) 상에 제공하며, 이때 상기 레지스트 필름(18)은 상기 SiO2필름(32)을 노출시키는 레지스트 개구(18A)를 포함하고, SiOCH 층(31)을 노출시키기 위해서 레지스트 개구(18A)에 상응하게 상기 SiO2층(32)를 통해 개구를 형성시킨다.
이어서, 도 6B의 단계에서, SiOCH 필름(31)을 패턴화하고 개구(31A)가 층간절연 필름(26)을 노출시키도록 상기 레지스트 필름(18A)에 상응하는 개구(31A)를 형성시킨다. 또한, 상기 레지스트 필름(18)을 제거하고, 목적하는 상호접속 홈에 상응하는 레지스트 개구(19A)가 제공된 또 다른 레지스트 필름(19)를 제공하며, SiO2필름(32)를 마스크로서 레지스트 필름(19)를 사용하여 도 6C의 단계에서 패턴화시킨다. 그 결과, 상기 SiO2필름(32) 중에, 상기 레지스트 개구(19A)에 상응하게 및 따라서 개구가 SiOCH 필름(31)을 노출시키도록 목적하는 상호접속 홈에 상응하게 개구(32A)가 형성된다.
도 6C의 단계에서 SiO2필름(32)의 패턴화 단계 동안, 층간 절연 필름(26)의 노출된 부분이 동시에 패턴화되며, 층간 절연 필름(26) 중에, 개구(26A)가 SiOCH 필름(30)을 노출시키도록 개구(31A)에 상응하게 상기 개구(26A)가 형성된다. 상기 공정에서, 상기 SiOCH 필름(31)이 하드 마스크로서 작용함을 주목해야 한다.
이어서, 도 6D의 단계에서, 개구(32A)에서 노출된 SiOCH 필름(32) 및 개구(26A)에서 노출된 SiOCH 필름(30)을 동시에 패턴화하여, 층간 절연 필름(26)이 개구(32A)에서 노출되고 층간 절연 필름(24)가 개구(26A)에서 노출되도록 한다.
이어서, 도 6E의 단계에서, SiOCH 필름(31) 상에 남아있는 SiO2필름(32)를 제거하고, 개구(32A)에서 노출된 층간 절연 필름(26)을 개구(26A)에서 노출된 층간 절연 필름(24)와 함께 제거한다. 그 결과, 개구(24A)가 개구(26A)에 상응하게 층간 절연 필름(24) 중에 형성됨과 동시에, 개구(26B)가 개구(32A)에 상응하게, 및 따라서 목적하는 상호접속 패턴에 상응하게 층간 절연 필름(26) 중에 형성된다.
나머지 SiOCH 필름(23)을 제거하고 개구(24A)와 (26B)를 Cu로 충전시킴으로써, 목적하는 다층 상호접속 패턴을 Si 기판(10) 상에 형성시킨다.
본 실시태양에서, 층간 절연 필름(24) 및 (26)에 대해서, 임의의 SiNCH 필름, SiOCH 필름, SiOH 필름과 같은 HSQ 필름 또는 유기 SOG 필름을 사용할 수 있다. 또한, 에칭 정지 필름(23), (30) 및 (31)에 대해서 저 유전성 유기 절연 필름, SiNCH 필름, SiOH 필름과 같은 HSQ 필름 또는 유기 SOG 필름을 사용할 수 있다.
본 실시태양의 다층 상호접속 구조는 작은 전체 유전 상수를 특징으로 하며 반도체 장치의 작동 속도의 개선에 기여한다.
제 2 비교 실험
두 번째 비교 실험에서, 제 2 실시태양의 다층 상호접속 구조와 유사한 다층 상호접속 구조를, 초기 경화 공정을 400 ℃에서 30 분의 지속 시간동안 수행하면서 제조하였으며, 스핀-온 층(23) 내지 (31)을 매번 초기 소성 공정 후에 형성시킨다.
제 2 비교 실험에 대한 평가를 이후에 수행할 것이다.
[CMP 시험]
본 발명의 발명자는 CMP 공정에 의해 제 1 및 제 2 실시태양의 다층 상호접속 구조 상에 침착된 Cu 층의 제거를 위한 실험을 수행하였다. 또한, 본 발명자는 Cu 층을 CMP 공정을 또 수행함으로써 제 1 및 제 2 실험의 다층 상호접속 구조로부터 제거하기 위한 실험을 수행하였다.
상기 실험들에 따라, 층간 절연 필름의 균열이나 박리가 본 발명의 제 1 및제 2 실시태양의 다층 상호접속 구조물에서 일어나지 않은 반면, 상기 제 1 및 제 2 비교 실험들의 다층 상호접속 구조에서는 층간 절연 필름의 박리가 일어난 것으로 관찰되었다.
상기를 요약하면, 본 발명은 초기 경화 공정의 조건을 최적화함으로써 다층 상호접속 구조를 형성하는 스핀-온의 저 유전성 층간 절연 필름의 부착을 개선시킨다.
또한, 본 발명은 이전에 개시된 실시태양들에 의해 제한되지 않으나, 본 발명의 범위로부터 이탈됨 없이 다양한 변화 및 변경들을 수행할 수 있다.
본 발명에 따라, 초기 경화 공정의 조건을 최적화함으로써 다층 상호접속 구조를 형성하는 스핀-온의 저 유전성 층간 절연 필름의 부착이 개선된다. 이에 의해, 개선된 생산 수율로 고속 반도체 장치 및 집적 회로의 제조가 가능해진다.

Claims (20)

  1. 기판 상에 스핀-온(spin-on) 공정에 의해 제 1 절연 필름을 형성하는 단계;
    상기 제 1 절연 필름을 380 내지 500 ℃의 온도에서 5 내지 180 초의 지속 시간동안 경화 공정에 적용하는 단계; 및
    상기 제 1 절연 필름 상에 스핀-온 공정에 의해 제 2 절연 필름을 형성하는 단계
    를 포함하는, 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    제 1 절연 필름이 3.0 이하의 비 유전 상수를 갖는 유기 물질을 포함하는 방법.
  3. 제 1 항에 있어서,
    제 1 절연 필름이 방향족 기의 유기 물질을 포함하는 방법.
  4. 제 1 항에 있어서,
    제 1 절연 필름이 SiNCH 필름, SiOCH 필름, 유기 SOG 필름 및 HSQ 필름으로 이루어진 그룹중에서 선택된 스핀-온 필름으로 형성되는 방법.
  5. 제 1 항에 있어서,
    제 2 절연 필름이 3.0 이하의 비 유전 상수를 갖는 유기 물질을 포함하는 방법.
  6. 제 1 항에 있어서,
    제 2 절연 필름이 방향족 기의 유기 물질을 포함하는 방법.
  7. 제 1 항에 있어서,
    제 2 절연 필름이 SiNCH 필름, SiOCH 필름, 유기 SOG 필름 및 HSQ 필름으로 이루어진 그룹 중에서 선택된 스핀-온 필름으로 형성되는 방법.
  8. 제 1 항에 있어서,
    경화 공정을 380 내지 500 ℃의 온도에서 10 내지 150 초의 지속 시간동안 수행하는 방법.
  9. 제 1 항에 있어서,
    경화 공정을 400 내지 470 ℃의 온도에서 10 내지 150 초의 지속 시간동안 수행하는 방법.
  10. 제 1 항에 있어서,
    제 1 및 제 2 절연 필름 사이에 혼합 층이 형성되도록 경화 공정을 수행하는 방법.
  11. 기판 상에 스핀-온 공정에 의해 제 1 절연 필름을 형성하는 단계;
    상기 제 1 절연 필름을 380 내지 500 ℃의 온도에서 5 내지 180 초의 지속 시간동안 경화 공정에 적용하는 단계;
    상기 제 1 절연 필름 상에 스핀-온 공정에 의해 제 2 절연 필름을 형성하는 단계;
    상기 제 2 절연 필름을 패턴화하여 상기 필름 중에 개구를 형성하는 단계; 및
    상기 제 2 절연 필름을 마스크(mask)로서 사용하면서 상기 제 1 절연 필름을 에칭(etching)하는 단계
    를 포함하는, 반도체 장치의 제조 방법.
  12. 제 11 항에 있어서,
    제 1 절연 필름이 3.0 이하의 비 유전 상수를 갖는 유기 물질을 포함하는 방법.
  13. 제 11 항에 있어서,
    제 1 절연 필름이 방향족 기의 유기 물질을 포함하는 방법.
  14. 제 11 항에 있어서,
    제 1 절연 필름이 SiNCH 필름, SiOCH 필름, 유기 SOG 필름 및 HSQ 필름으로 이루어진 그룹 중에서 선택된 스핀-온 필름으로 형성되는 방법.
  15. 제 11 항에 있어서,
    제 2 절연 필름이 3.0 이하의 비 유전 상수를 갖는 유기 물질을 포함하는 방법.
  16. 제 11 항에 있어서,
    제 2 절연 필름이 방향족 기의 유기 물질을 포함하는 방법.
  17. 제 11 항에 있어서,
    제 2 절연 필름이 SiNCH 필름, SiOCH 필름, 유기 SOG 필름 및 HSQ 필름으로 이루어진 그룹 중에서 선택된 스핀-온 필름으로 형성되는 방법.
  18. 제 11 항에 있어서,
    경화 공정을 380 내지 500 ℃의 온도 및 10 내지 150 초의 지속 시간동안 수행하는 방법.
  19. 제 11 항에 있어서,
    경화 공정을 400 내지 470 ℃의 온도 및 10 내지 150 초의 지속 시간동안 수행하는 방법.
  20. 제 11 항에 있어서,
    제 1 및 제 2 절연 필름 사이에 혼합 층이 형성되도록 경화 공정을 수행하는 방법.
KR1020027002664A 2000-06-30 2001-06-28 반도체 장치의 제조 방법 KR100739955B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000199736 2000-06-30
JPJP-P-2000-00199736 2000-06-30

Publications (2)

Publication Number Publication Date
KR20020027599A true KR20020027599A (ko) 2002-04-13
KR100739955B1 KR100739955B1 (ko) 2007-07-16

Family

ID=18697707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027002664A KR100739955B1 (ko) 2000-06-30 2001-06-28 반도체 장치의 제조 방법

Country Status (9)

Country Link
US (1) US6890848B2 (ko)
EP (1) EP1226604B1 (ko)
JP (1) JP5202784B2 (ko)
KR (1) KR100739955B1 (ko)
CN (1) CN1194393C (ko)
AU (1) AU2001267861A1 (ko)
DE (1) DE60126906T2 (ko)
TW (1) TW582064B (ko)
WO (1) WO2002003442A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100738A (ja) 2001-09-25 2003-04-04 Jsr Corp 積層体、積層体の形成方法、絶縁膜ならびに半導体用基板
DE60217247T2 (de) 2001-09-28 2007-10-04 Jsr Corp. Gestapelte Schicht, isolierender Film und Substrate für Halbleiter
US7442675B2 (en) * 2003-06-18 2008-10-28 Tokyo Ohka Kogyo Co., Ltd. Cleaning composition and method of cleaning semiconductor substrate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6464995A (en) * 1987-09-07 1989-03-10 Toyo Kanetsu Kk Simple crane for shifting case
KR950034495A (ko) * 1994-04-20 1995-12-28 윌리엄 이.힐러 반도체 장치 제조를 위한 고 수율 광 경화 공정
JPH0820692A (ja) * 1994-07-07 1996-01-23 Nippon Zeon Co Ltd 環状オレフィン樹脂組成物およびその架橋物
JPH11307633A (ja) * 1997-11-17 1999-11-05 Sony Corp 低誘電率膜を有する半導体装置、およびその製造方法
JPH1064995A (ja) * 1996-08-23 1998-03-06 Sony Corp 半導体装置の製造方法
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
SG71147A1 (en) * 1997-08-29 2000-03-21 Dow Corning Toray Silicone Method for forming insulating thin films
JP3226021B2 (ja) * 1997-09-02 2001-11-05 日本電気株式会社 半導体装置の製造方法
TW439197B (en) * 1997-10-31 2001-06-07 Dow Corning Electronic coating having low dielectric constant
US6114766A (en) * 1997-12-18 2000-09-05 Advanced Micro Devices, Inc. Integrated circuit with metal features presenting a larger landing area for vias
US6083850A (en) * 1997-12-18 2000-07-04 Advanced Micro Devices, Inc. HSQ dielectric interlayer
JP3690565B2 (ja) * 1998-06-26 2005-08-31 富士通株式会社 積層構造、配線構造、その製造方法、及び半導体装置
JP3657788B2 (ja) * 1998-10-14 2005-06-08 富士通株式会社 半導体装置及びその製造方法
JP3436221B2 (ja) * 1999-03-15 2003-08-11 ソニー株式会社 半導体装置の製造方法
JP4207303B2 (ja) * 1999-04-07 2009-01-14 ソニー株式会社 半導体装置およびその製造方法
JP2001044191A (ja) 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP3769426B2 (ja) * 1999-09-22 2006-04-26 東京エレクトロン株式会社 絶縁膜形成装置
US6521548B2 (en) * 2001-06-12 2003-02-18 Macronix International Co. Ltd. Method of forming a spin-on-passivation layer

Also Published As

Publication number Publication date
JP5202784B2 (ja) 2013-06-05
CN1388985A (zh) 2003-01-01
DE60126906T2 (de) 2007-11-08
AU2001267861A1 (en) 2002-01-14
DE60126906D1 (de) 2007-04-12
KR100739955B1 (ko) 2007-07-16
CN1194393C (zh) 2005-03-23
EP1226604B1 (en) 2007-02-28
US20020164869A1 (en) 2002-11-07
WO2002003442A1 (en) 2002-01-10
EP1226604A1 (en) 2002-07-31
EP1226604A4 (en) 2004-11-24
JP2004503083A (ja) 2004-01-29
US6890848B2 (en) 2005-05-10
TW582064B (en) 2004-04-01

Similar Documents

Publication Publication Date Title
KR100538749B1 (ko) 상호 접속 구조체, 및 로우-ｋ 유전체와 금속 도체 상호접속 구조체를 제조하는 방법
US6677680B2 (en) Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials
US7589425B2 (en) Method of manufacturing a semiconductor device having damascene structures with air gaps
US5616519A (en) Non-etch back SOG process for hot aluminum metallizations
JP2004088047A (ja) 半導体装置の製造方法
US7129159B2 (en) Integrated dual damascene RIE process with organic patterning layer
GB2329069A (en) Interconnections for semiconductor devices
US6114233A (en) Dual damascene process using low-dielectric constant materials
US20070232046A1 (en) Damascene interconnection having porous low K layer with improved mechanical properties
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
JP2003163265A (ja) 配線構造およびその製造方法
KR100739955B1 (ko) 반도체 장치의 제조 방법
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
US7897505B2 (en) Method for enhancing adhesion between layers in BEOL fabrication
US20050227480A1 (en) Low dielectric semiconductor device and process for fabricating the same
KR100290466B1 (ko) 반도체소자의 제조방법
JP2004165658A (ja) 表面の細孔形成剤の部分燃焼によって生成される接着性を改善したポーラス低誘電率誘電体の相互接続
JP3497725B2 (ja) 半導体装置およびその製造方法
JP2002093798A (ja) 多層配線形成方法
TW423105B (en) Manufacturing method of dual damascene structure
JPH09213796A (ja) 半導体装置及びその製造方法
JP2002050688A (ja) 半導体装置およびその製造方法
KR20030056066A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee