KR20000029023A - 반도체 메모리 장치 및 그 제조 방법 - Google Patents
반도체 메모리 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20000029023A KR20000029023A KR1019990044214A KR19990044214A KR20000029023A KR 20000029023 A KR20000029023 A KR 20000029023A KR 1019990044214 A KR1019990044214 A KR 1019990044214A KR 19990044214 A KR19990044214 A KR 19990044214A KR 20000029023 A KR20000029023 A KR 20000029023A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- region
- semiconductor memory
- memory device
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 230000015654 memory Effects 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 43
- 238000009792 diffusion process Methods 0.000 description 19
- 238000009825 accumulation Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (12)
- (a) 적어도 하나의 전극(4, 17, 8); (b) 메모리 셀이 형성되는 제1 영역; 및 (c) 주변 회로가 형성되고 상기 제1 영역에 인접한 제2 영역을 포함하고, 상기 제1 및 제2 영역 간의 경계에 슬로프 또는 단차 영역(sloped or stepped region ; 15b)이 형성되어 있는 반도체 메모리 장치에 있어서,상기 전극(17, 8)은 상기 슬로프 또는 단차 영역(15b)에서 상방(upwardly)으로 돌출하는 돌출부(17a, 18)를 갖는 것을 특징으로 하는 반도체 메모리 장치.
- (a) 기판(1); (b) 상기 기판(1) 상에 형성된 적어도 하나의 제1 전극(4, 17); (c) 상기 기판(1) 및 상기 제1 전극(4, 17)을 덮는 층간 절연막(5); (d) 상기 층간 절연막(5) 상에 형성된 적어도 하나의 제2 전극(8); (e) 메모리 셀이 형성되는 제1 영역; 및 (f) 주변 회로가 형성되고 상기 제1 영역에 인접한 제2 영역을 포함하고, 상기 제1 및 제2 영역 간의 경계에 슬로프 또는 단차 영역(15b)이 형성되어 있는 반도체 메모리 장치에 있어서,상기 제1 및 제2 전극(17, 8) 각각은 상기 슬로프 또는 단차 영역(15b)에서 상방으로 돌출하는 돌출부(17a, 18)를 갖는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항 또는 제2항에 있어서,상기 전극 또는 상기 제1 전극은 게이트 전극(4, 17)인 것을 특징으로 하는 반도체 메모리 장치.
- 제1항 또는 제2항에 있어서,상기 전극 또는 상기 제2 전극은 축적 용량을 부분적으로 구성하는 플레이트 전극(8)인 것을 특징으로 하는 반도체 메모리 장치.
- 제1항 또는 제2항에 있어서,상기 전극 또는 상기 제1 및 제2 전극(17, 8)은 기판(1)의 표면에 형성된 필드 산화막(2)과 적어도 부분적으로 중첩하는 것을 특징으로 하는 반도체 메모리 장치.
- 제2항에 있어서,상기 제1 전극(17)의 상기 돌출부(17a)는 상기 필드 산화막(2) 상의 상기 제2 전극(8)의 상기 돌출부(18)와 중첩하는 것을 특징으로 하는 반도체 메모리 장치.
- 메모리 셀이 형성되는 제1 영역과 주변 회로가 형성되는 제2 영역 간의 경계에 형성된 슬로프 또는 단차 영역(15b)에서 상방으로 돌출하는 돌출부(17a, 18)를 갖는 전극(17, 8)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
- 메모리 셀이 형성되는 제1 영역, 주변 회로가 형성되고 상기 제1 영역에 인접하는 제2 영역, 및 상기 제1 및 제2 영역 간의 경계에 형성된 슬로프 또는 단차 영역(15b)을 포함하는 반도체 메모리 장치의 제조 방법에 있어서,(a) 적어도 하나의 제1 전극(17)이 상기 슬로프 또는 단차 영역(15b)에서 상방으로 돌촐하는 돌출부(17a)를 갖도록 기판(1) 상에 상기 적어도 하나의 제1 전극(17)을 형성하는 단계;(b) 상기 기판(1) 및 상기 제1 전극(17)을 층간 절연막(5)으로 덮는 단계; 및(c) 적어도 하나의 제2 전극(8)이 상기 슬로프 또는 단차 영역(15b)에서 상방으로 돌출하는 돌출부(18)를 갖도록 상기 층간 절연막(5) 상에 상기 적어도 하나의 제2 전극(8)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
- 제7항 또는 제8항에 있어서,상기 전극 또는 상기 제1 전극은 게이트 전극(4, 17)인 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
- 제7항 또는 제8항에 있어서,상기 전극 또는 상기 제2 전극은 축적 용량을 부분적으로 구성하는 플레이트 전극(8)인 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
- 제12항에 있어서,상기 전극 또는 상기 제1 및 제2 전극(4, 17, 8)은 기판(1)의 표면에 형성된 필드 산화막(2)과 적어도 부분적으로 오버랩하도록 형성되는 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
- 제8항에 있어서,상기 제2 전극(8)의 상기 돌출부(18)가 상기 필드 산화막(2) 상의 상기 제1 전극(17)의 상기 돌출부(17a)와 중첩하는 방식으로 상기 단계 (c)에서 상기 제2 전극(8)이 형성되는 것을 특징으로 하는 반도체 메모리 장치의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1998-290505 | 1998-10-13 | ||
JP29050598A JP3219146B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体記憶装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000029023A true KR20000029023A (ko) | 2000-05-25 |
KR100473307B1 KR100473307B1 (ko) | 2005-03-07 |
Family
ID=17756895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0044214A KR100473307B1 (ko) | 1998-10-13 | 1999-10-13 | 반도체 메모리 장치 및 그 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6175132B1 (ko) |
JP (1) | JP3219146B2 (ko) |
KR (1) | KR100473307B1 (ko) |
TW (1) | TW437072B (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7759734B2 (en) * | 2008-03-07 | 2010-07-20 | United Microelectronics Corp. | Semiconductor device |
JP5819218B2 (ja) | 2012-02-23 | 2015-11-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0382077A (ja) * | 1989-08-24 | 1991-04-08 | Nec Corp | 半導体メモリ装置 |
JPH0482263A (ja) | 1990-07-25 | 1992-03-16 | Sharp Corp | 半導体記憶装置 |
JPH0487366A (ja) | 1990-07-30 | 1992-03-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2827675B2 (ja) | 1992-03-26 | 1998-11-25 | 日本電気株式会社 | 半導体記憶装置 |
JP3614191B2 (ja) * | 1994-08-29 | 2005-01-26 | 富士通株式会社 | 半導体装置の製造方法 |
JP2820187B2 (ja) * | 1992-04-16 | 1998-11-05 | 三星電子 株式会社 | 半導体装置の製造方法 |
JPH065803A (ja) | 1992-06-16 | 1994-01-14 | Sony Corp | 半導体メモリ |
JP2786591B2 (ja) * | 1993-02-01 | 1998-08-13 | 松下電器産業株式会社 | 半導体記憶装置の製造方法 |
JP3322031B2 (ja) * | 1994-10-11 | 2002-09-09 | 三菱電機株式会社 | 半導体装置 |
JPH0992717A (ja) * | 1995-09-21 | 1997-04-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3520144B2 (ja) * | 1995-10-26 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体記憶装置およびその製造方法 |
KR100223890B1 (ko) * | 1996-12-31 | 1999-10-15 | 구본준 | 반도체 메모리 소자 및 그의 제조 방법 |
US5783462A (en) * | 1997-01-22 | 1998-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making an external contact to a MOSFET drain for testing of stacked-capacitor DRAMS |
-
1998
- 1998-10-13 JP JP29050598A patent/JP3219146B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-08 TW TW088117543A patent/TW437072B/zh not_active IP Right Cessation
- 1999-10-12 US US09/416,057 patent/US6175132B1/en not_active Expired - Lifetime
- 1999-10-13 KR KR10-1999-0044214A patent/KR100473307B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100473307B1 (ko) | 2005-03-07 |
TW437072B (en) | 2001-05-28 |
JP3219146B2 (ja) | 2001-10-15 |
US6175132B1 (en) | 2001-01-16 |
JP2000124414A (ja) | 2000-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5276344A (en) | Field effect transistor having impurity regions of different depths and manufacturing method thereof | |
KR100509210B1 (ko) | Dram셀장치및그의제조방법 | |
KR970007830B1 (ko) | 반도체 장치 및 그 제조방법 | |
JPH0821699B2 (ja) | ダイナミック・ランダム・アクセス・メモリーセル及びその製造方法 | |
JP2648448B2 (ja) | 半導体記憶装置のキャパシター製造方法 | |
KR0142601B1 (ko) | 플래쉬 이이피롬 셀의 제조방법 | |
US7332390B2 (en) | Semiconductor memory device and fabrication thereof | |
JP2003007857A (ja) | 半導体記憶装置及びその製造方法 | |
JP2676168B2 (ja) | 半導体装置 | |
JPH0279462A (ja) | 半導体記憶装置 | |
JPH05218329A (ja) | 半導体装置とその製造方法 | |
KR100473307B1 (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
JPH1098009A (ja) | 半導体素子の配線構造及び製造方法 | |
KR100408414B1 (ko) | 반도체 소자 및 그 제조방법 | |
US6236078B1 (en) | Semiconductor memory device | |
US5773310A (en) | Method for fabricating a MOS transistor | |
JPH0974173A (ja) | 半導体メモリセル及びその製造方法 | |
US6200854B1 (en) | Method of manufacturing dynamic random access memory | |
KR100187679B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
KR100419751B1 (ko) | 반도체소자의 제조방법 | |
KR100268806B1 (ko) | 반도체소자및그제조방법 | |
US6423597B1 (en) | Structure of a DRAM and a manufacturing process thereof | |
KR100272655B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
JP2723802B2 (ja) | 半導体装置及びその製造方法 | |
JPH03145159A (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
N231 | Notification of change of applicant | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020902 Effective date: 20040625 Free format text: TRIAL NUMBER: 2002101003419; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020902 Effective date: 20040625 |
|
S901 | Examination by remand of revocation | ||
E902 | Notification of reason for refusal | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130118 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140117 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |