KR20000010501A - 고체 촬상소자 및 고체 촬상소자에 의한 광신호 검출방법 - Google Patents

고체 촬상소자 및 고체 촬상소자에 의한 광신호 검출방법 Download PDF

Info

Publication number
KR20000010501A
KR20000010501A KR1019980052721A KR19980052721A KR20000010501A KR 20000010501 A KR20000010501 A KR 20000010501A KR 1019980052721 A KR1019980052721 A KR 1019980052721A KR 19980052721 A KR19980052721 A KR 19980052721A KR 20000010501 A KR20000010501 A KR 20000010501A
Authority
KR
South Korea
Prior art keywords
region
field effect
effect transistor
well region
source
Prior art date
Application number
KR1019980052721A
Other languages
English (en)
Other versions
KR100309626B1 (ko
Inventor
다카시 미이다
Original Assignee
다카시 미이다
이노 비전 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10186453A external-priority patent/JP2935492B2/ja
Application filed by 다카시 미이다, 이노 비전 가부시키가이샤 filed Critical 다카시 미이다
Publication of KR20000010501A publication Critical patent/KR20000010501A/ko
Application granted granted Critical
Publication of KR100309626B1 publication Critical patent/KR100309626B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Holo Graphy (AREA)
  • Light Receiving Elements (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

본 발명은 고체 촬상소자에 의한 광신호 검출방법에 관한 것이며, 광 조사에 의해서 웰 영역(15) 내에 정공을 발생시키고, 웰 영역(15) 내에 형성한 절연 게이트 형 전계효과 트랜지스터의 소스 확산영역(16)의 근변에 웰 영역(15) 보다도 높은 불순물농도로 매입된 고농도 매입층(25)에 이동시켜 축적하며, 축적한 광발생 정공의 양에 의해 절연 게이트 형 전계효과 트랜지스터의 역치전압을 변화시키어 역치전압의 변화량을 수광량으로서 검출하는 단게들로 이루어진다.

Description

고체 촬상소자 및 고체 촬상소자에 의한 광신호 검출방법
본 발명은 비디오 카메라, 전자 카메라, 화상입력 카메라, 스캐너, 및 팩시밀리 등에 이용되는 역치전압 변조방식의 MOS형 고체 촬상소자 및 상기 고체 촬상소자에 의한 광신호 검출방법에 관한 것이다.
반도체 이미지 센서는 양산성이 뛰어나기 때문에, 패턴의 미세화 기술의 진전에 따라, 거의 모두의 화상입력 장치에 적용되고 있다. 그 중에서도 전하 결합 소자(charge coupled devices)(이하 CCD로 칭한다)는 광감도가 높고, 노이즈 레벨이 낮아 비디오 카메라나 팩시밀리 등 대표적인 화상장치에 널리 채용되고 있다.
그러나, CCD에는 아래와 같은 문제가 있어, 그러한 문제에 대응하는 기술의개발이 요망되고 있다. 즉,
① 소비전력과 동작전압이 높고,
② CMOS형 디바이스 등의 반도체 소자에 비해 복잡한 제조기술을 필요로 하기 때문에 생산 코스트가 높으며,
③ 제조기술이 CMOS형 디바이스 등의 반도체 소자와 다르기 때문에, CCD 내 에 복잡한 주변회로를 만들어 넣기가 어렵다.
이러한 상황에 더하여, 근년에는 고체 촬상소자의 응용 시장이 확대되고 있어 MOS형 고체 촬상소자에 대한 생각이 달라지고 있다. 또, 반도체 미세화 기술에 의해, 서브미크롱 이하의 디바이스의 제조가 가능하게 되고 있다.
한편, 이미지 센서 본체의 특성에 관해서는, MOS형 이미지 센서와 CCD 이미지 센서의 성능차가 크고, 특히, MOS형 이미지 센서에 있어서 랜덤 잡음특성이나 고정 잡음특성의 개선을 필요로 하여, 근본적인 성능향상이 요망되고 있었다.
이에 대하여, 마이크로렌즈 기술의 진보로 인해 광전 변환부를 국소화할 수 있고, 또 미세화 기술에 따라서 화소(畵素) 마다에 2∼3 트랜지스터로 이루어지는 증폭회로를 집적할 수 있게 되어 감도의 향상을 도모할 수 있게 되었다. 이로 인하여, X나 Y MOS 스위치부에서 발생하는 열 잡음(kTC 잡음)이나 소자의 불균일성으로 인해서 생기는 고정 패턴 잡음을, 회로적으로 어느 정도 저감시키는 것이 가능해졌다.
그로 말미암아, CMOS 기술에 따른 미세한 트랜지스터 증폭회로를 수광(受光) 디바이스의 화소 내에 형성한 소위 액티브 CMOS 이미지 센서는 주목을 받고 있다.
액티브 CMOS 이미지 센서는 통상의 CMOS 기술 이외의 특수한 제조기술을 필요로 하지 않기 때문에, CMOS 주변회로를 수광부분과 동일한 칩에 집적화하기가 쉬워, 염가로 제조할 수 있다. 또, 소비전력, 및 동작전압이 낮다고 하는 장점을 가지고 있다.
그래서, 장차 복잡한 신호처리 회로를 탑재한 원칩(one-chip) 카메라의 실현이 크게 기대되고 있다.
액티브 CMOS 이미지 센서 소자의 개량형으로서 아래의 구체예들을 들 수 있다. 즉,
1) CMD(Charge Modulation Device: 전하 변조 소자)형 고체 촬상소자는 특개소60-140752호 공보, 특개소60-206063호 공보, 특개평6-120473호 공보 등에 공개돼 있다. 이 소자는 광전변환 소자 구조에 CCD적인 특징을 채용한 소자이며, 또, 개구율(開口率: 광 이동 면적 및 광 차단 면적으로 이루어지는 총 면적에 대한 광 이동 면적의 비)을 향상시키기 위하여 MOS 트랜지스터의 게이트 전극을 포토게이트(photo-gate) 전극 구조로 하고 있다. 광 여기(光勵起)에 의해서 발생한 전하를 MOS 트랜지스터의 포토게이트 전극 아래의 게이트 산화막과 Si층의 계면에 축적시키어 전류제어를 행하는 것이다.
2) BCMD(Bulk Charge Modulated Device)형 고체 촬상소자는 특개소64-14959호 공보에 공개돼 있다. 이 소자도 개구율을 향상시키기 위하여 MOS 트랜지스터의 게이트 전극(7)을 포토게이트 전극 구조로 하여, 광발생 전하를 축적하는 층(이하 전하 축적 층으로 칭한다)을 통합하고 있다. 전하 축적 층은, 도 1A에 보인 바와 같이, 포토게이트 전극(7) 아래의 n형 층(2) 상에 p형의 웰 층(3)을 마련하고 있다. 이 예는, 포토게이트 전극(7) 바로 아래의 채널 영역 보다도 기판(1) 측에 광발생 전하의 축적 층(3)을 마련하여, 광발생 전하가 포토게이트 전극(7) 아래의 n형 층(9)과 접하는 게이트 산화막(6) 간의 계면에 트랩되는 것을 억제하며, 그에 기인하는 노이즈를 억제하고 있다. 도 1A의 MOS 트랜지스터는 n형 층(2)이 위에 형돼 있는 p+형 기판(1), 게이트 전극(7)의 양측의 p형 웰에 형성돼 있는 소스 확산영역(4)과 드레인 확산영역(5), 및 정전류원(8)을 또한 포함하고 있다.
3) 역치전압 변조 방식의 고체 촬상소자는 특개평2-304973호 공보에 공개돼 있다. 이 소자에 있어서는 링상 게이트 전극 구조를 가지며, 링상 게이트 전극 구조의 중앙부에 소스 확산영역이 형성되고, 링상 게이트 전극을 둘러싸도록 드레인 학산영역이 형성돼 있다. 이 경우, 드레인 확산영역이 매입돼 있어 포토다이오드의 고농도 불순물 확산층을 겸하고 있다. 수광부를 트랜지스터 영역의 밖에 마련한 것, 및 채널 폭 방향의 일부의 채널 폭 영역 아래의 웰 영역 내에 소스 확산영역으로부터 드레인 확산영역에 걸쳐 신호 전하에 대하여 포텐셜이 낮은 곳을 1 개소 마련한 것을 특징으로 하고 있다.
이 소자로는, 매입(buried) 포토 다이오드에의 광발생 전하의 축적에 의해 기판 바이어스 효과를 이용하여 역치를 제어한다. 특히, 미약한 강도의 광 조사로 광발생 전하의 수가 적은 경우에 유효하여, 신호 전하에 대하여 포텐셜이 낮은 곳에 광발생 전하를 모아 감도의 불균일을 억제하며 고정 패턴 잡음의 억제를 도모한다.
그렇지만, CMD형 고체 촬상소자에서는, 광전 변환에 이용하는 전하가 반도체 표면부근에 존재하기 때문에, 표면에서의 전하 포획 또는 산란으로 인한 랜덤 잡음 성분을 제거할 수 없다고 하는 문제가 있다.
BCMD형 고체 촬상소자에서는, 도 1A에 보인 바와 같이, 전하 축적 층(3)이 포토게이트 전극(7) 아래의 채널 영역 전역에 존재하기 때문에, 트랜지스터를 충분히 포화시키기가 어려워, 도 1B에 보인 바와 같이, 전류-전압 특성이 3극관 영역 특성으로 되고 만다. 때문에, 소스 폴로워로 광발생 전하를 전압으로 변환함에 충분한 직선성을 얻을 수 없는 문제가 있다.
또, 전하 축적 층(3) 내에서의 캐리어 분포는 포토게이트 전극(7) 아래의 채널 용역 전체에 산재하여 채널 영역 전체가 전류변조에 기여하기 때문에 주입 전하량에 대한 포텐셜 변조의 선형성이 부족하고, 또 전하 검출 용량도 비교적 크기 때문에 변환효율도 뒤덜어진다는 문제가 있다.
게다가, CMD형 및 BCMD형 고체 촬상소자는 포토게이트 전극 구조라는 사실로 공통하여, 수광부의 MOS 구조 고유의 입사광의 다중간섭에 따른 분광감도 특성의 열화의 문제가 있다.
포토게이트 전극 구조에서는, 제조공정상, 투광성을 가지는 얇은 폴리실리콘 막으로 이루어지는 포토게이트 전극의 형성이 필요하게 되는 등, 특수하고 복잡한 제조 프로세스가 요구된다고 하는 문제도 있다.
일부의 채널 영역 아래의 웰 내에 신호 전하에 대하여 포텐셜이 낮은 곳을 1 개소 마련한 고체 촬상소자에서는, 그 포텐셜이 낮은 곳을, 일부의 채널 폭 영역 아래의 웰 영역 내로 소스 영역으로부터 드레인 확산영역에 걸쳐 마련하고 있기 때문에, 전류-전압 특성이 3극관 영역의 특성이 되어, 소스 폴로워로 광발생 전하를 전압에 변환함에 있어 충분한 직선성을 얻를 수 없다.
본 발명은 상기의 사정에 비추어 이루어진 것이며, 광발생 전하의 표면포획 또는 산란에 기인하는 잡음을 저감한 고체 촬상소자를 제공하는 데 목적이 있다.
본 발명의 또 다른 목적은 분광감도 특성이나 변환효율의 향상을 도모하는 고체 촬상소자를 제공하는 데 있다.
본 발명의 또 다른 목적은 직선성에 뛰어난 광전 변환 특성을 얻을 수 있는 고체 촬상소자를 제공하는 데 있다.
본 발명의 목적은 또한 CMOS의 제조기술과 같은 제조기술을 이용하여 수광부를 제작할 수 있는 광감도 디바이스를 그에 가진 고체 촹상소자를 제공하는 데 있다.
본 발명은 위에 기술한 바와 같은 고체 촬상소자에 의한 광검출 방법을 제공함을 또한 목적으로 하고 있다.
도 1A는 BCMD 구조를 가진 선행기술의 고체 촬상소자의 주요 부분의 단면도;
도 1B는, 도 1A의 고체 촬상소자의 전류-전압 특성에 대하여 보이는 그래프;
도 2는 본 발명에 따른 고체 촬상소자의 단위화소에 대한 레이아웃을 보이는 평면도;
도 3은, 도 2의 고체 촬상소자의 단위화소 내의 소자의 구조를 보이는, A-A 선 단면도;
도 4A는, 도 2의 고체 촬상소자의 단위화소 내의 캐리어 포킷 및 그의 주변부의 구조를 보이는 상세 단면도;
도 4B는 캐리어 포킷 영역을 포함하는 게이트 영역 주변의 등가회로를 보이는 단면도;
도 5는, 도 2의 단위화소 내의 수광 다이오드의 구조를 보이는 도 2의 B-B 선 단면도;
도 6은, 도 2의 단위화소 내의 광신호 검출용 CMOS 트랜지스터의 구조를 보이는 도 2의 C-C 단면도;
도 7A는, 도 2의 고체 촬상소자의 회로도;
도 7B는, 도 7A에 보인 회로를 동작시키는 때의 타이밍 차트;
도 8A는 동작시의 소출기간의 어떤 상태에 있어서의 도 5의 D-D 선 단면에서의 포텐셜 분포를 보이는 그림;
도 8B는 동작시의 소출기간의 어떤 상태에 있어서의 도 6의 E-E 선 단면에서의 포텐셜 분포의 예시도;
도 9A는 동작시의 축적기간의 어떤 상태에 있어서의 도 5의 D-D 선 단면에서의 포텐셜 분포를 보이는 그림;
도 9B는 동작시의 축적기간의 어떤 상태에 있어서의 도 5의 E-E 선 단면에서의 포텐셜 분포를 보이는 그림;
도 10A는 동작시의 독출기간의 어떤 상태에 있어서의 도 5의 D-D 선 단면에서의 포텐셜 분포를 보이는 그림;
도 10B는 동작시의 독출기간의 어떤 상태에 있어서의 도 5의 E-E 선 단면에서의 포텐셜 분포를 보이는 그림;
도 11은, 도 2에 보인 고체 촬상소자의 단위화소 내의 광신호 검출용 MOS 트랜지스터의 전류-전압 특성에 대하여 보이는 그래프;
도 12A는, 도 2에 보인 고체 촬상소자의 전하 리세트 후의 채널층 표면의 상태를 나타내는 그림;
도 12B는, 도 2에 보인 고체 촬상소자의 차광의 경우의 채널층 표면의 상태를 나타내는 그림;
도 12C는 선행기술 고체 촬상소자의 광조사 후의 채널층 표면의 상태를 나타내는 그림;
도 13A는, 도 2에 보인 고체 촬상소자의 동작시의, 축적기간으로부터 독출기간에 걸친 전하의 분포상태를 보이는 그림;
도 13B는, 도 13A를 설명하기 위한, 캐리어 포킷 부근의 도 6에 보인 MOS 트랜지스터의 부분의 단면도; 그리고
도 14는 고체 촬상소자의 단위화소의 또 다른 구조를 보이는 단면도이다.
상기 목적을 달성하기 위하여, 수광 다이오드와 광신호 검출용의 절연 게이트형 전계효과 트랜지스터와를 구비한 단위화소가 복수 배열된 고체 촬상소자에 있어서, 상기 수광 다이오드는 제 1 도전형의 반도체, 기판 상의 제 2 도전형의 반도체 층, 상기 반도체 층 상의 제 1 도전형의 웰 영역, 상기 웰 영역의 표층에 형성된 제 2 도전형의 불순물 확산영역을 가지고, 상기 절연 게이트형 전계효과 트랜지스터는 상기 웰 영역의 표층에 상기 불순물 확산영역과 일체적으로 형성된 제 2 도전형의 드레인 확산영역과, 상기 웰 영역의 표층에 상기 드레인 확산영역과 간격을 두고 형성된 제 2 도전형의 소스 확산영역과, 상기 드레인 확산영역과 상기 소스 확산영역의 사이의 웰 영역 상의 게이트 절연막 층에 형성된 게이트 전극과, 그리고 상기 게이트 전극 아래의 상기 소스 영역 가까이의 상기 웰 영역의 상기 웰 영역 보다 높은 불순물 농도의 제 1 도전형의 고농도 매입층으로 이루어져 있다.
캐리어 포킷으로서의 고농도 매입영역은 주입 캐리어들에 대해 효과적인 역치전압의 MOS 트랜스터 변조를 기여하게 드레인 영역과 격해 있다.
예를 들어, 링상의 케이트 전극을 이용하는 경우, 게이트 전극의 중앙부의 웰 영역의 표층에 소스 확산영역을 형성하고, 게이트 전극을 둘러 싸도록 웰 영역의 표층에 드레인 확산영역을 형성하며, 소스 확산영역을 둘러 싸도록 게이트 전극 아래의 웰 영역 내에 고농도 매입층을 형성한다.
이와 같은 구성에서는, p형의 웰 영역에 있어서의 p형의 고농도 매입층의 경우, p형의 고농도 매입층의 곳에서 정공(holes)에 대하여 포텐셜이 가장 낮다. 이와 반대로, n형의 웰 영역에 있어서의 n형의 고농도 매입층의 경우는, n형의 고농도 매입층의 곳에서 전자(electrons)에 대하여 포텐셜이 가장 높다.
수광 다이오드의 불순물 확산영역이 전계효과 트랜지스터(FET)의 드레인 확산영역을 겸비하여, 수광 다이오드와 전계효과 트랜지스터는 같은 웰 영역을 공유한다. 고농도 매입층은 소스 확산영역의 가까이에 마련돼 있다.
고농도 매입층이 소스 확산영역의 근방에 배치돼 있기 때문에, 수광 다이오드 부분의 웰 영역에서 발생한 광발생 전하를 고농도 매입층에 모으기 쉽다.
즉, p형의 웰 영역을 이용하고, 또 검출 트랜지스터를 nMOS로 하는 경우, 광발생 전하 중 정공(holes)을 이용하여, 드레인 확산영역 보다도 소스 확산영역 쪽의 전위를 낮게 설정한다. 대신, n형의 웰 영역을 이용하고, 또 검출 트랜지스터를 pMOS로 하는 경우, 광발생 전하 중 전자(electrons)를 이용하여, 드레인 확산영역 보다도 소스 확산영역 쪽의 전위를 높게 설정한다. 이렇게, 드레인 확산영역에 정(正) 또는 부(負)의 동작전압 VDD를 인가하고, 게이트 전극에 낮은 전압을 인가하면, 전계효과 트랜지스터(EFT)의 드레인 확산영역, 즉 수광 다이오드의 불순물 확산영역으로부터 소스 확산영역의 쪽으로 광발생 전하가 향하는 전계가 생긴다.
따라서, 초기화에 의해, 독출이 끝난 광발생 전하나 웰 영역 내의 액셉터나 도너 등을 중성화하고 있는 정공 등의 잔류전하를 반도체 기판 내로부터 배출한 후 상기와 같이 전압을 인가하는 때, 수광 다이오드 부분의 웰 영역 내에서 발생한 광발생 전하는, 고농도 매입층의 쪽으로 이동하여 고농도 매입층에 축적된다. 광발생 전하가 일단 고농도 매입층에 모이면, 그 곳의 낮은 전위로 인해 용이하게 탈출할 수 없게 되기 때문에, 웰 영역 내에서의 광발생 전하의 확산을 방지할 수가 있어 광발생 전하를 고농도 매입층에 효율적으로 축적할 수가 있다.
고농도 매입층에 축적된 광발생 전하도 게이트 전극, 드레인 확산영역 및 소스 확산영역에 동작전압 보다도 큰 전압을 인가하여 전계를 높임에 의해 또한 배제할 수 있다.
광발생 전하가 고농도 매입층 내에 축적되면, 축적량에 따라 페르미 레벨(Fermi level)이 변화하고 공간전하가 감소하므로, 트랜지스터의 역치전압은 낮아진다. 동시에, 전하 보존칙(low of conservation of charges)에 따라 고농도 매입층 상에 반전영역이 형성되고, 반전영역 내에서 고농도 매입층 내에 축적된 광발생 전화와 반대의 도전형의 캐리어가 증가하여, 채널 컨덕턴스는 증대한다.
고농도 매입층 이외의 영영에서는 포텐셜이 높고 광발생 전하가 축적되지 않기 때문에, 고농도 매입층 위 이외의 웰 영역 표면에는 반전영역은 생기지 않고 센 전계영역이 생기게 된다.
이와 같이 하나의 채널 영역에 반전영역과 센 전계영역이 생기므로 인해, 트랜지스터는 포화상태에서 동작하게 된다. 따라서, 게이트 전압에 트랜지스터가 동작할 수 있는 게이트 전압을 인가하면 소스 폴로워로서 배선 접속된 트랜지스터는 역치전압에 좇아서 소스 확산영역의 전위를 변화시킨다.
게다가, 트랜지스터가 포화상태로 동작하기 때문에, 전류는 게이트 전극과 소스 확산영역 간의 전위차 만으로 결정된다. 따라서 소스 전위의 변화는 광발생 전하의 축적량 만에 의해 결정된다.
이 소스전위를 비디오 신호로서 출력함에 의하여, 선형성의 양호한 광전 변환을 획득할 수가 있다.
또, 광발생 전하의 축적량과 반전영역의 전하의 증감분은 균형을 이루고 있기 때문에, 광발생 전하의 축적량은 (컨덴서로서 작동하는) 게이트 절연막 용량에의 충전량과 등가이어서, 역치전압의 변화분이 출력된다.
주입 캐리어는 각 트랜지스터 접속점에 분포된 용량에 의해 공유되고, 드레인과 기판에 대한 용량 등 타의 용량성분에 또한 감응하여 역치 변조 감도의 손실을 야기한다. 그러므로, 고농도 영역은 변조 감도를 증대시키기게 게이트 전극 가까이 위치시켜 드레인 모서리에서 분리하여야 한다.
게이트 절연막 용량에의 충전은, 캐리어 포킷으로서의 고농도 매입층 상의 게이트 절연막 용량에 한정되므로, 산화막 두께, 고농도 매입층의 면적 및 깊이에 의해 검출감도를 결정할 수 있다. 더구나, 이 검출용량은 거의 고정용량으로 간주되므로, 전하-전압 변환의 전달특성의 선형성에 매우 뛰어나는 고감도 검출이 가능하다.
보통, 트랜지스터의 표면이 디플레션화하는 경우에, 디플레션화 영역은 홀에 대한 장벽으로 작용하게 된다.
이 때, 타의 방식에서 이용되고 있는 포토게이트 전극 구조에서는, 표면이 광발생 전하에 의해 채워지고 있기 때문에, 표면은 평형화하여, 열적 여기로 인한 암전류(dark current) 발생과 기생(parasitic) 홀 축적으로 인한 포텐셜 변조가 문제된다.
이와는 반대로, 본 발명에 있어서는, 트랜지스터의 채널 영역은 잔류전하 소출(초기화) 후에 공핍상태가 보지된다. 게다가, 트랜지스터 영역이 차광돼 있기 때문에 과잉의 캐리어 층을 형성하게는 되지 않는다. 따라서, 표면에 포획된 캐리어도 장벽을 타넘어 암전류가 되는 일이 없어, 표면으로부터 노이즈 성분을 억제할 수가 있다.
간단히 말해, 전류를 제어하게 되는 발생 전하를 어떠한 반도체층 표면과도 상호작용하지 않는 고립한 채널 영역 아래의 웰 영역에 주입하여, 소스 확산영역 부근의 전위 장벽을 변화시키고 있다.
광발생 전하를 소스 확산영역 가까이에 모음으로써 트랜지스터의 역치전압을 제어하는 구조로 하는 것으로 잡음성분이 없고, 선형성이 양호하며, 또 고감도 검출이 가능한, 이상적인 역치전압 변조방식 CMOS 이미지 센서 소자를 제공할 수 있다.
이하, 본 발명의 실시양태를 첨부의 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 실시양태에 따른 CMOS 이미지 센서의 단위화소 내에 있어서의 소자 레이아웃에 대하여 보이는 평면도이다.
도 2에 보이는 바와 같이, 단위화소(101) 내에, 수광 다이오드(111)와 광신호 검출용 MOS 트랜지스터(112)가 인접하여 마련돼 있다. 이들은 하나의 웰 영역(15)을 공유하고 있다. 즉, 수광 다이오드(111)의 웰 영역(15)은 광 조사에 따른 전하의 발생영역을 구성하고, 광신호 검출용 MOS 트랜지스터(112)의 웰 영역(15)은 게이트 영역을 구성하고 있다.
수광 다이오드(111)의 불순물 확산영역(17)과, 광신호 검출용 MOS 트랜지스터(112)의 드레인 확산영역(17a)은 웰 영역(15)의 표층에 일체적으로 형성돼 있다. 드레인 확산영역(17a)은 링상의 게이트 전극(19)의 외주부를 둘러싸도록 형성되어, 링상의 게이트 전극(19)의 중심부에 소스 확산영역(16)이 형성돼 있다. 게이트 전극(19) 아래의 웰 영역(15) 내로, 소스 확산영역(16)의 주변부에, 소스 확산영역(16)을 둘러싸도록 캐리어 포킷(고농도 매입층)(25)이 형성돼 있다.
MOS 트랜지스터(112)의 채널 영역에는, 광신호 검출용 MOS 트랜지스터(112)의 동작시에 게이트 전극(19) 아래의 웰 영역(15)의 표면의 채널 영역이 반전상태 또는 디플레션 상태를 보지하도록, n형의 불순물을 도입한 n형 불순물층(반대 도전형의 불순물층)이 형성돼 있다.
드레인 확산영역(17a)은 드레인 전압(VDD) 공급선(22)과 접속되어 있고, 게이트 전극(19)은 수직 주사신호(VSCAN) 공급선(21)에 접속돼 있으며, 소스 확산영역(16)은 수직 출력선(20)에 접속돼 있다.
수광 다이오드(111)의 수광창(24) 이외의 영역은 금속 차광막(23)에 의해 차광돼 있다.
다음, 본 발명의 실시양태에 관계되는 CMOS 이미지 센서의 디바이스 구조를 첨부의 도면을 참조하여 설명한다.
도 3의 위 부분의 그림은, 도 2의 A-A 선 단면도에 상당하는 CMOS 이미지 센서의 구조에 대하여 보이는 단면도이다. 도 3의 아래 부분의 그림은 반도체 기판 표면에 따르는 포텐셜 도이다.
도 4A의 위 부분의 그림은, 채널 영역 아래의 웰 영역(15) 내의 캐리어 포킷(25)의 부근을 상세히 나타내는 단면도이다. 도 4A의 아래 부분의 그림은, 광발생 홀이 캐리어 포킷(25)에 축적되고 있는 때의, 캐리어 포킷(25)를 함유하는 반도체 기판에 평행한 면, 즉 도 4A의 위 부분의 그림의 F-F 선에 상당하는 평면에 따르는 포텐셜 도이다.
사실상, 주입 캐리어들은, 도 4B에 보인 바와 같이, 소스에 대한 용량(Csp), 기판에 대한 용량(Cbp), 드레인에 대한 용량(Cdp), 및 게이트에 대한 용량(Cgp)인 개별 트랜지스터 접속점에 용량 구성요소들에 의해 공유돼 있다. 이들 중, Cgp는 주입 캐리어들에 대한 포텐셜 감응을 증대시키는 출력 접속점인 Csp를 포함하는 우성의 인자이다. 따라서, 주입 캐리어들은 Cbp 및 Cdp의 환원으로 고농도 매입층에 빈틈없이 분포되며, 고농도 영역을 드레인 모서리와 기판에서 분리하여 실현할 수 있다. 한편, 검출 용량(Cgp)가 고농도 영역의 면적으로 또한 정해지기 때문에, 고농도 영역의 보다 작은 면적에서도 또한 감도를 향상시킬 수 있다.
도 5는 도 2의 B-B 선 단면도이고, 도 6은 도 2의 C-C 선 단면도이다.
도 3의 위 부분의 그림에 보인 바와 같이, p형 실리콘으로 이루어지는 기판(11) 상에 n형 실리콘 층(12)을 에피택셜 성장시켜, 에피택셜 층(n형 실리콘 층)(12)을 형성한다. 이상이 반도체 기판을 구성한다.
이 n형 층(12)에 p형의 웰 영역(15)이 형성돼 있다. 인접하는 둘의 단위화소 간에, 각 단위 화소를 분리하도록, 필드 절연막(14)과 그 아래의 소자 분리 확산영역(13)이 형성돼 있다.
다음, 도 3 및 도 4를 참조하여 수광 다이오드(111)를 상세히 설명한다.
수광 다이오드(111)는 주로 웰 영역(15) 및, 웰 영역(15)에 대부분의 영역이 걸리도록 n형 층(12)의 표층에 형성된 불순물 확산영역(17)으로 구성돼 있다. 즉, 수광 다이오드(111)는, 불순물 확산영역(17) 아래의 웰 영역(15)에 주로 발생하는 정공(holes)에 대한 매입구조(buried structure)를 가지고 있다.
불순물 확산영역(17)은 드레인 전압(VDD) 공급선(22)에 접속되어 정 전위(positive potntial)에 바이어스된다. 이에 의해, 입사광에 의하여 발생한 홀은 불순물 확산영역(17)의 아래의 웰 영역(15) 내에 존재하게 되기 때문에, 계면 포획 준위(level)가 많은 반도체 표면에 영향받지 않고, 잡음의 저감을 도모할 수 있다.
다음은, 도 3 및 도 6을 참조하여 광신호 검출용 n-MOS 트랜지스터(112)를 상세히 설명한다. MOS 트랜지스터(112)는, 링상의 게이트 전극(19)이 n+형의 불순물 확산영역(17)과 일체적으로 형성된 n+형의 드레인 확산영역(17a)에 의해 둘러싸인 구조를 가지고 있다. 링상의 게이트 전극(19)의 중앙부에 n+형의 소스 확산영역(16)이 형성돼 있다. 드레인 확산영역(17a)과 소스 확산영역(16)의 사이의 웰 영역(15)에 놓여 있는 게이트 절연층(18) 상에 게이트 전극(19)이 형성돼 있다. 게이트 전극(19) 아래의 웰 영역(15)의 표층이 채널 영역이 된다.
채널 영역의 아래의 웰 영역(15) 내에, 채널 길이 방향의 일부영역, 즉 소스 확산영역(16)의 주변부로서, 소스 확산영역(16)을 둘러싸도록, p+형의 캐리어 포킷(25)이 형성돼 있다. 이 p+형의 캐리어 포킷(25)은, 예를 들어, 이온 주입법에 의해 형성할 수가 있다. 캐리어 포킷(25)은 표면에 생기는 채널 영역 보다도 하측의 웰 영역(15) 내에 형성된다. 캐리어 포킷(25)은 채널 영역에 걸리지 않도록 형성되는 것이 바람직하다. 게다가, 통상의 동작전압 하에서 채널 영역을 반전상태 또는 디플레션 상태에 보지하기 위하여, 적당한 농도의 n형 불순물을 채널 영역에 도입하여 n형 불순물층(15a)을 형성하는 것이 필요하다.
위에 설명한 p+형 캐리어 포킷(25)에서는 광발생 전하 중 광발생 홀에 대한 포텐셜이 낮아지게 때문에, 드레인 확산영역(17a)에 고전압을 인가하는 때에 이 캐리어 포킷(25)에 광발생 홀이 모인다. 그림은 광발생 홀이 캐리어 포킷(25)에 축적되고 있는 상태를 나타낸다.
도 3의 아래 부분은 광발생 홀이 캐리어 포킷(25)에 축적되고, 채널 영역에 전자가 유기되어 반전영역이 생기고 있는 상태의 포텐셜을 나타낸다. 채널 영역 아래의 웰 영역(15) 내의 캐리어 포킷(25)의 부근의 소자구조 단면과 포텐셜 도의 상세를 도 4에 보인다.
다음, 도 7A와 도 7B를 참조하여, 상기 구조의 단위화소을 이용한 CMOS 이미지 센서의 전체의 구성에 대하여 설명한다. 도 7A는 본 발명에 따른 CMOS 이미지 센서의 회로구성도를 나타내고 있다. 도 7A에 보인 바와 같이, 이 CMOS 이미지 센서는 2차원 어레이 센서의 구성을 채용하고 있어, 상기한 구조의 단위화소가 열 방향 및 행 방향에 매트릭스상으로 정렬하도록 배치돼 있다. 도 7A에 보인 예에서, 이미지 센서는 간단을 위하여 2×2 매트릭스를 함유하고 있다.
수직 주사신호(VSCAN)의 구동 주사회로(102) 및 드레인 전압(VDD)의 구동 주사회로(103)가 화소영역을 사이에 끼고 그의 좌우에 배치돼 있다.
행 마다 행 방향으로 정렬하는 모든 단위화소(101) 내의 MOS 트랜지스터(112)의 드레인에, 드레인 전압(VDD)의 구동 주사회로(103)로부터 행 마다에 하나 처져 있는 드레인 전압 공급선(22a,22b)이 각각 접속돼 있다. 또, 행 마다 행 방향으로 정렬하는 모든 단위화소(101) 내의 MOS 트랜지스터(112)의 게이트에, 수직 주사신호(VSCAN)의 구동 주사회로(102)로부터 행 마다 하나 처져 있는 수직 주사신호 공급선(21a,21b)이 각각 접속돼 있다.
열 마다 열 방향으로 정렬하는 모든 단위화소(101) 내의 MOS 트랜지스터(112)의 소스가 열 마다 다른 수직 출력선(20a,20b)에 접속돼 있다.
각 수직 출력선(20a,20b)은 열 마다 다른 스위치로서의 MOS 트랜지스터(105a,105b)의 드레인(광검출 신호 입력단자)(28a,29a)에 하나씩 접속돼 있다. 각 스위치(105a,105b)의 게이트(수평주사신호 입력단자)(28b,29b)는 수평 주사 신호(HSCAN)의 구동 주사회로(104)에 접속돼 있다.
각 스위치(105a,105b)의 소스(광검출신호 출력단자)(28c,29c)는 공통의 정전류원(106)을 통해서 영상신호 출력(107)에 접속돼 있다. 환언하면, 각 단위화소(101) 내의 MOS 트랜지스터(112)의 소스는 정전류원(106)에 접속되어, 화소단위의 소스 폴로워 회로를 형성한다. 따라서, 각 MOS 트랜지스터(112)의 게이트-소스 간의 전위차, 및 벌크-소스 간의 전위차는 접속된 정전류원(부하회로)(106)에 의해 결정된다.
수직 주사신호(VSCAN) 및 수평 주사신호(HSCAN)에 의해, 각 단위화소의 MOS 트랜지스터(112)를 순차 구동하여, 다이오드(111)에의 광의 입사량에 비례하는 영상신호(Vout)를 독출할 수 있다.
상기와 같이, 단위화소(101)는 수광 다아오드(111) 및 MOS 트랜지스터(112)로 구성되기 때문에, 화소의 부분을 CMOS 기술을 이용하여 작성할 수가 있다. 따라서, 상기 화소부분과, 구동 주사회로(102∼104) 및 정전류원(106) 등 주변회로를 전적으로 같은 반도체 기판에 작성할 수가 있다.
도 7B는 본 발명의 CMOS 이미지 센서를 동작시키기 위한 각 입력/출력 신호의 타이밍 차트이다. 이 타이밍 차트는, p형의 웰 영역(15)을 이용하고 또 광검출용 트랜지스터(12)가 nMOS인 경우에 적용한다,
소자동작은 소출기간(초기화)-축적기간-독출기간-소출기간(초기화) ...을 반복하여 행한다.
이 때 고체 촬상소자의 동작에 따라서 단위화소(101)의 웰 영역(15) 내의 포텐셜이 변화하는 양상에 대하여도 도 8, 9 및 10의 포텐셜 도를 참조하여 아래에 설명한다. 또, 단위화소(101) 내의 광신호 검출용 MOS 트랜지스터(112)의 전류-전압 특성에 대하여 도 11의 그래프를 참조하여 동시에 설명한다.
도 8 내지 10에 있어서, 종축은 포텐셜을 나타내고, 횡축은 기판 표면으로부터의 깊이를 나타낸다. 도 8A, 9A 및 10A는 각각 소출기간(초기화), 축적기간, 독출기간에 있어서의 도 5의 D-D 선 단면에서의 포텐셜 분포를 나타낸다. 마찬가지로, 도 8B, 9B 및 10B는 각각 소출기간(초기화), 축적기간, 독출기간에 있어서의 도 6의 E-E 선 단면에서의 포텐셜 분포를 나타내고 있다.
소출기간은, 광발생 전하(홀)를 축적하기 전에, 독출이 끝난 광발생 전하나, 액셉터 및 도너 등을 중립화하며, 혹은 표면 준위에 포학되고 있는 정공이나 전자 등, 광신호 독출 전의 잔류전하를 반도체 내에서 배출하는 기간이다. 이 동작을 광발생 전하의 기판소출 동작(초기화 동작)이라 하며, 행단위로 행해진다.
초기화 동작을 행하는 것은 다음의 축적기간에 캐리어 포킷(25)을 비워 새로운 광발생 전하를 축적하기 위함이다. 즉, 축적된 광발생 전하만을 영상신호로서 검출하여 잔류전하로 인한 노이즈를 방지하기 위해서이다.
이 동작에서는, 드레인 확산영역(17a), 게이트 전극(19) 및 소스 확산영역(16)에 통상의 동작전압 보다 큰 전압을 인가한다. 즉, VDD 공급선(22a, 22b)에 약 +5 V의 전압을 공급하여 드레인 확산영역(17a)에 인가하며, VSCAN 공급선(21a, 21b에 약 +5 V의 전압을 공급하여 게이트 전극(19)에 인가한다. 게이트 전극(19)에 약 +5 V의 전압을 인가함으로 인해서 채널 영역이 도통하기 때문에, 드레인 확산영역(17a)에 인가된 약 +5 V의 전압이 그대로 소스 확산영역(16)에 인가된다.
이 전압 인가는, 도 8A 및 8B에 보인 바와 같이, pn접합을 역 바이어스하여, 웰 영역(15) 내의 전계가 n영역 및 p영역을 통하여 p+형의 기판(11) 방향에 향하게 한다. 이로 인해, 웰 영역(15) 기타 반도체 내에 잔류하는, 홀은 p+형의 기판(11)을 통해 배출되고 전자는 소스 확산영역(16)과 드레인 확산영역(17)을 통해 배출된다. 특히, 광발생 전하가 캐리어 포킷(25)에 축적돼 있는 경우, 트랜지스터가 포화상태로 동작하게 되는 게이트 전압 및 드레인 전압으로는 광발생 전하를 캐리어 포킷(25)으로부터 배출시킬 수가 없으나, 표준전압 보다 높은 5 V정도의 게이트 전압 및 드레인 전압을 인가함으로써, 광발생 전하를 캐리어 포킷(25)으로부터 배출시킬 수가 있다.
잔류전하가 배출된 후에는 웰 영역(15)은 공핍화한 상태가 된다.
상기한 바와 같은 초기화 동작은, 잔류전하를 생성하지 않기 때문에, 캐리어의 열적 동요로 인한 열잡음(kTC 잡음)이 발생하지 않아 이상적이다.
더구나, 이 초기화 동작에 있어서는, 전류 패스(current path)가 없기 때문에, 온칩(on-chip)에 탑재된 승압회로를 용이하게 사용할 수 있다.
그리고, 축적기간은, 광 조사에 의해 광발생 전하를 바생시키어 그 광발생 전하를 채널 영역 아래의 웰 영역(15) 내의 캐리어 포킷(25)에 축적시키는 기간이다. 이 축적기간에는 수평 주사시간 단위에서의 전자 행방향 셔터 동작도 가능하다.
이 경우, 광 조사 전에, VDD 공급선(22a,22b)을 통해 모든 단위화소(101) 내의 MOS 트랜지스터(112)의 드레인 확산영역(17)에 MOS 트랜지스터가 동작하게 되는 대개 +2∼3V 정도의 전압을 인가함과 동시에, VSCAN 공급선(21a,21b)을 통해 열 마다 MOS 트랜지스터(112)의 게이트에 MOS 트램지스터가 컷오프(cut-off) 상태를 유지하게 되는 낮은 전압을 인가한다. 이와 같이, 광발생 전하의 축적은 각 수평 주사신호 선 상에 배열된 센서 열 마다 행한다.
드레인 확산영역(17a)에의 전압 인가로, p형의 웰 영역(15) 내의 다수의 캐리어(정공)가 p+형의 기판(11) 측에 소출되기 때문에, 웰 영역(15) 내는 공핍화하여, 액셉터로 이루어지는 부의 공간전하 층이 존재한다.
이런 상태로 화소영역에 광을 조사하면 수광 다이오드(111)의 웰 영역(15)에 전자-정공 쌍이 발생한다.
여기서, MOS 트랜지스터(112)의 게이트 전압이 낮게 설정돼 있어, 광발생 전하 중, 광발생 전자는 드레인 전압에 의해 드레인 확산영역(17)으로부터 배출된다. 한편, 광발생 홀은 소스 확산영역(16)의 낮은 전위에 끌려서 소스 확산영역(16)의 쪽으로 이동하여, 가장 전위가 낮아져 있는 캐리어 포킷(25)에 축적된다. 이 상태를 도 9A 및 9B에 보인다.
축적기간 중의 광발생 홀의 이동은 p형의 웰 영역(15) 내에서만 행해지기 때문에, 광발생 홀의 이동에 있어서 반도체 표면 상태의 영향을 받지 않아, 잡음 성분은 발생하지 않는다.
트랜지스터의 표면이 디플레션화해 있는 경우에는, 홀에 대하여 장벽이 존재하게 된다.
선행기술의 포토게이트 전극구조에서는, 도 12C에 보인 바와 같이, 반도체의 표면이 광발생 전하로 채워져 있기 때문에, 표면은 정전 평형화하여, 열적 여기에 의한 암전류 발생이나 기생 홀 축적에 의한 포텐셜 변조가 문제된다.
한편, 본 실시양태에 있어서는, 트랜지스터의 채널 영역은, 도 12A에 보인 바와 같이, 초기화 후에 공핍상태가 보지된다. 더구나, 도 12B에 보인 바와 같이, 트랜지스터의 게이트 및 그의 주변이 차광돼 있기 때문에, 과잉한 캐리어 층은 형성되지 않는다. 따라서, 설사 표면에 포획된 캐리어라도, 장벽을 타넘어 암전류로 되는 일은 없어, 표면으로부터의 노이즈 성분을 억제할 수가 있다.
독출기간은, 각각의 화소에 축적된 광발생 전하에 기초하는 영상신호(Vout)를 독출하는 기간이다. 광신호 검출용 MOS 트랜지스터(112)를 소스 폴로워 회로로 동작시키어 영상신호(Vout)를 출력한다.
이 경우, MOS 트랜지스터(112)가 포호상태에서 동작하도록 VDD 공급선(22a,22b)을 통해 행 마다 MOS 트랜지스터(112)의 드레인에 대략 +2∼3 V정도의 전압을 인가하는 동시에, VSCAN 공급선(21a,21b)을 통해 행 마다 MOS 트랜지스터(112)의 게이트에 대략 +2∼3 V정도의 전압을 인가한다. 광신호 검출용 MOS 트랜지스터(112)의 소스에 정전류원(106)을 접속하여 일정한 전류를 흐르게 한다.
이 독출기간의 직전의 축적기간에, 광발생 전하가 캐리어 포킷(25) 내에 축적되고 있다.
광발생 전하가 캐리어 포킷(25) 내에 축적되면, 축적량에 따라서 웰 영역(15)의 페르미 레벨이 변화하고, 공간전하가 감소하여, 트랜지스터의 역치전압을 저하시킨다. 동시에, 전하 보존칙에 따라, 캐리어 포킷(25) 상에 반전영역이 형성되어 캐리어 포킷(25) 내에 축적된 광발생 홀의 양과 같은 양의 전자가 증가하여, 채널 콘덕턴스는 증대한다. 이 경우, 캐리어 포킷(25) 상의 표면전위는 채널 길이의 방향에 거의 일정치가 되어, 전자 캐리어들은 균일한 밀도로 분포된다.
한편, 웰 영역(15)의 드레인 확산영역(17a) 측에는, 공간전하 말도가 낮기 때문에, 반전영역이 생기지 않고, 강한 전계의 영역이 생긴다.
채널 영역의 일부에 반전영역이 생기고 타의 부분에 강한 전계 영역이 생기기 때문에, 도 11에 보인 바와 같이, 광신호 검출용 MOS 트랜지스터(112)는 포화상태에서의 동작이 가능하게 된다.
따라서, 광신호 검출용 MOS 트랜지스터(112)의 각 전극에 통상의 동작전압을 인가하면, 트랜지스터(112)는 포화상태에서 동작한다. 이때, 트랜지스터(112)는 정전류 동작에 따른 소스 폴로워 회로를 형성하고 있어, 부 귀환작용(negative feedback)에 의해 트랜지스터(112)에 일정전류가 흐르도록 게이트-소스 간의 전위차를 감소시키게, 도 10A 및 10B에 보인 바와 같이, 소스 전위가 높아진다. 이 소스 전위의 변화를 영상신호 출력 터미널(107)에 출력한다.
위에 설명한 독출동작을 다음과 같이 이해하여도 좋다. 즉, 도 11에 보인 바와 같이, 광신호 검출용 MOS 트랜지스터(112)는 포화영역에서 동작하기 때문에, 드레인-소스 간의 전위차는 게이트 전극(19) 아래의 웰 영역(15)의 포텐셜에 의해 결정되며, 그 전위차에 의해 p형의 웰 영역(15) 내에는 소스 확산영역(16) 방향의 전계가 존재한다.
비록, 광발생 홀이 소스 확산영역(16) 부근의 페르미 전위를 정(正)의 방향에 변화시키나, 전류치가 그의 정전류원(106)에 의해 결정되기 때문에, 포텐셜 장벽의 높이는 보존된다. 따라서, 도 10A 및 10B에 보인 바와 같이, 소스 전위(VS)에는 광발생 홀의 주입에 의해 중립화된 공간전하 층의 전위차에 상당하는 변화가 나타난다. 즉, 반도체의 벌크 전위(bulk potential)를 광발생 홀 양에 의해 변화시키어 소스 폴로워 출력을 변화시킬 수 있다.
이에 의해, 광 조사량에 비례하는 영상신호(Vout)를 얻을 수 있다. 이 경우 광발생 홀과 반전영역의 전자가 균형되기 때문에, 광발생 홀에 의한 전햐량은 (컨덴서로서 작용하는)게이트 절연막(18) 용량에의 충전량과 등가이며, 역치전압의 변화가 검출된다. 도 13A 및 13B에 보인 바와 같이, 게이트 절연막(18) 용량에의 충전은 캐리어 포킷(25) 상의 게이트 절연막(18) 용량에 한정되기 때문에, 포토센서의 검출감도를 게이트 산화막(18)의 두께와, 캐리어 포킷(25)의 면적 및 깊이에 의해 결정할 수가 있다. 캐리어 포킷(25)의 한정된 영역에 광발생 전하가 축적되기 때문에 포토센서의 전하-전압 변환의 직선성도 좋다.
게다가, 이 검출용량은 거의 고정용량으로 간주되기 때문에, 전하-전압 변환의 전달 특성의 직선성이 매우 뒤어나는 고감도 검출이 가능하다.
다음은 도 7A 및 7B에 따라서, 일련의 연속하는 고체 촬상소자의 광검출 동작을 설명한다.
광검출에 있어서는, 앞서 설명한 바와 같이 웰 영역과 기타의 반도체 층 내에 잔존하는 전하들을 초기화 동작에 의해 배출한다.
이어서, 트랜지스터의 게이트 전극(19)에 낮은 게이트 전압을 인가하고, 드레인 확산영역(17a)에 트랜지스터의 동작에 필요한 약 2∼3V의 전압(VDD)를 인가한다. 이때, 웰 영역(15)은 공핍화하여, 드레인 확산영역(17a)로부터 소스 확산영역(16)에 향하는 전계가 생긴다.
광 조사에 의해 전자-홀 쌍이 생기면, 상기 전계에 의해 이 광발생 전하 중 광발생 홀이 게이트 영역에 주입되어, 캐리어 포킷(25)에 축적된다. 이로 인해, 채널 영역으로부터 기판(11) 측에 퍼지는 공핍층 폭이 제한되는 동시에 그의 소스 확산영역(16) 부근의 포텐셜이 변조되어, MOS 트랜지스터(112)의 역치전압이 캐리어 포킷(25)의 캐리어에 의해 변동된다.
여기서, MOS 트랜지스터(112)가 포화상태에서 동작하게 되는 약 2∼3 V의 전압을 게이트 전극(19)에 인가하고, MOS 트랜지스터(112)가 동작하게 되는 약 2∼3 V의 전압 VDD를 드레인 확산영역(17a)에 인가한다. 이로 인해, 채널 영역의 일부에 약한 전계의 반전영역이 형성되고, 나머지의 부분에 고전계가 형성된다.
이 단계에서, MOS 트랜지스터(112)의 소스 확산영역(16)에 정전류원(106)을 접속하여 일정한 전류를 흐르게 한다. 이로 인해, MOS 트랜지스터(112)는 소스 폴로워 회로를 형성하고, 따라서, 광발생 홀에 의한 MOS 트랜지스터의 역치전압의 변동에 뒤따라서 소스 전위가 변화하여, 출력전합이 변화한다. 이에 의해 광 조사량에 비례하는 영상신호(Vout)를 획득하게 된다.
상기의 설명과 같이, 본 발명에 의하면, 광발생 전하를 반도체 표면과 채널 영역 내의 잡음원과 상호작용하지 않고 소출(초기화), 축적, 및 독출할 수 있는 이상적인 광전 변환기구를 실현할 수 있다.
또, 캐리어 포킷(25)을 채널 영역 아래의 일부 영역에 마련하고, 채널 영역의 일부를 반전영역으로 하며, 나머지의 부분을 강한 전계 영역으로 하고 있어 트랜지스터를 포화상태에서 동작시킬 수가 있다. 또한, MOS 트랜지스터가 소스 폴로워 회로에 접속되고, 그의 소스 전압은 광발생 전하에 상응하는 역치전압의 변화를 따르고 있다. 이 때문에, 선형성이 양호한 광전 변환을 소스 전압의 독출에 의해 획득할 수 있다.
종래의 예의 BCMD 형 고체 촬상소자의 경우, 전류-전압 특성은 3극관 특성으로 되어, 포화상태에서의 동작이 어렵다. 이 때문에, 선형성의 양호한 광전 변환을 행하기는 어렵다.
본 발명에서는, 포토센서가, 수광 다이오드(111)와 광신호 검출용 MOS 트랜지스터(112)를 따로따로 마련하고 있기 때문에, 포토게이트 전극에의 광 조사와 같은 다중간섭으로 인한 광감도 특성의 열화를 방지할 수가 있다.
수광 다이오드(111)와 광신호 검출용 MOS 트랜지스터(112)의 단순한 조합에 의해, 포토센서의 개구율을 향상시킬 수 있다.
상기에 설명한 바와 같이, 소스 폴로워의 게이트 전압을 변화시키어, 소스 폴로워의 이득 및 소스 용량을 조정할 수 있는 특성을 살려서, 고정 패턴 잡음을 억제할 수가 있다.
상기의 실시양태에서는, p형의 웰 영역(15)에 p+형의 캐리어 포킷(25)를 마련하여 홀을 축적하여, nMOS 트랜지스터(광신호 검출용 MOS 트랜지스터)(112)에 의해 광신호를 검출하고 있으나, n형의 웰 영역을 이용하여 n+형의 캐리어 포킷을 마련하여서 전자를 축적하여, pMOS 트랜지스터(광신호 검출용 MOS 트랜지스터)에 의해 광신호를 검출하게 하여도 좋다.
도 7A에 보인 예에 있어서, 고체 촬상소자는, 소출기간에, 게이트 전극(19)에 약 +5 V의 전압을 인가함에 의해 채널 영역을 도통시키어 드레인 확산영역(17a)에 인가된 약 +5 V의 전압을 그대로 소스 확산영역(16)에 인가하도록 하고 있다. 대신, 스위칭 수단에 의해 소출기간에만 소스 확산영역(16)에 약 +5 V의 전압을 공급하게 되는 전원을 따로 소스 확산영역(116)에 접속하여도 좋다.
도 7A를 다시 참조하면, 부하회로로서 정전류원을 이용하고 있으나, 용량부하를 이용하여도 좋다. 이 경우, 컨덴서는 캐리어 포킷에 모이는 광발생 전하에 의해 소스 전압이 변화하는 때 충전되기 때문에, 그 충전전압을 영상신호로서 독출할 수 있다. 또, 상기 용량부하 대신, 소스 폴로워를 형성하는 고 인피턴스의 부하회로를 이용하는 것이 또한 가능하다.
이상과 같이, 본 발명에 관계되는 역치전압 변조방식의 고체 촬상소자에 있어서는, 웰 영역을 공유하는 수광 다이오드 및 절연 게이트 형의 전계효과 트랜지스터(FET)를 구비하고, 또 트랜지스터의 채널 영역의 아래의 웰 영역 내의 소스 확산영역의 가까이에 고농도 매입층(캐리어 포킷)을 구비하고 있다.
이로 인해, 수광 다이오드에서 발생한 광발생 전하를 반도체 층의 벌크를 통해 트랜지스터의 캐리어 포킷 내에 이동시키어 고농도 매입층에 축적시켜, 트랜지스터의 역치전압을 변화시킬 수가 있다.
이 배열은, 앞서 언급한 잔류전하의 소출(초기화); 광전 변환; 광발생 전하의 축적; 및 전압 독출의 단계들로 이루어지는 광 신호 검출을 통해, 열잡음(kTC 잡음)과 반도체 표면 포획 잡음 등을 억제할 수가 있다.
따라서, 본 발명은 종래의 CCD형 이미지 센서 이상으로 탁월한 성능을 가진 MOS형 이미지 센서를 구비한 저잡음의 고체 촬상소자를 제공하고 있다.
또, 본 발명에 있어서는 트랜지스터의 채널 영역 아래에 MOS 트랜지스터의 캐리어 포킷을 마련하고 있고, 그 캐리어 포킷이 반전영역과 채널 영역의 반전영역 둘레의 강한 전계영역의 형성을 공유할 수 있어, 트랜지스터를 포화상태에서 동작시킬 수가 있다.
게다가, 정전류 구동으로 대표되는 고 인피턴스의 부하회로를 접속한 소스 폴로워 회로를 형성하고 있기 때문에, 광발생 전하에 의한 역치전압의 변화를 소스 전위의 변화로서 검출할 수 있어, 선형성의 양호한 광전 변환을 행할 수 있다.
본 발명은 수광 다이오드와 광신호 검출용 MOS 트랜지스터의 단순한 조합에 의해 실행되기 때문에, 그의 향상된 개구율을 제공하는 것이 가능하다.
또, 게이트 전압을 변화시켜, 소스 폴로워의 이득 및 소스 용량을 조정할 수 있는 특성을 살리어서 고정 패턴 잡음을 억제할 수 있다.
또한, 본 발명의 고체 촬상소자는 기존의 CMOS 프로세스 기술에 의해 수광부의 제작이 가능하고 주변부 회로도 같은 기판에 작성할 수 있기 때문에, 매우 저렴한 값으로 제조할 수가 있다
그 외, 상기 우선의 실시양태에 기술한 본 발명의 상세한 예를 통해 도 14에 보인 바와 같은 또 다른 변조의 예도 또한 가능하다.
도 14에 있어서는, 도 2 내지 도 6과는 다른 점이 구조에 마련되게 되어 신호광이 게이트 전극(19a)을 통해 직접 게이트 영역(15)에 온다. 즉, 수광 다이오드를 마련하지 않고 게이트 전극(19) 위의 일부에는 광 감지 창(24a)을 마련하며 타 영영에서는 광차단 막(23a)에 의해 신호광이 차단된다.
도 14의 광센서는 게이트 전극(19a) 아래의 소스 영역 가까이의 웰 영역(15)에 캐리어 포킷(25)을 가지고 있기 때문에, 상기 실시양태와 같은 이익을 도 14의 구조로부터도 또한 얻게 된다.

Claims (13)

  1. 수광 디이오드와 절연 게이트형 전계효과 트랜지스터와를 구비한 단위화소가 복수 배열된 고체 촬상소자로서,
    상기 수광 다이오드는:
    제 1의 도전형을 가진 기판;
    상기 기판에 형성되어 제 1의 도전형을 가진 반도체 층;
    상기 반도체 층에 형성되어 제 1의 도전형을 가진 웰 영역;
    상기 웰 영역에 형성되어 제 2의 도전형을 가진 불순물 영역,
    으로 이루어지고,
    상기 절연 게이트형 전계효과 트랜지스더는:
    상기 웰 영역의 표면에 형성되고, 상기 불순물 영역에 연장하며, 제 2의 도전형을 가진 드레인 영역;
    상기 웰 영역의 표면에 형성되고, 상기 드레인 영역과 띄어 있으며, 제 2의 도전형을 가진 소스 영역;
    상기 드레인 영역과 상기 소스 영역의 사이의 상기 웰 영역에 있는 게이트 영역에 형성돼 있는 게이트 절연 층에 형성된 게이트 전극; 및
    상기 게이트 전극 아래의 상기 소스 영역 가까이의 상기 웰 영역에 형성되고, 상기 웰 영역 보다 높은 제 1 도전형의 불순물 농도를 가진 고농도 매입층,
    을 함유하는, 고체 촬상소자.
  2. 제 1 항에 있어서,
    상기 고농도 매입층은 상기 소스 영역과 상기 드레인 영역의 사이에 연장하는 채널 영역의 폭 방향 전역에 걸쳐 형성돼 있는 고체 촬상소자.
  3. 제 1 항에 있어서,
    상기 게이트 전극은 링상이고;
    상기 소스 영역은 상기 링상 게이트 전극의 중앙부의 상기 웰 영역의 표면에 형성돼 있고;
    상기 드레인 영역은 상기 게이트 전극을 둘러싸는 상기 웰 영역에 형성돼 있으며;
    상기 고농도 매입층은 상기 소스 영역을 둘러싸는 상기 웰 영역 내에 형성돼 있는,
    고체 촬상소자.
  4. 제 1 항에 있어서,
    상기 게이트 전극 및 그의 주변영역은 차광돼 있는 고체 촬상소자.
  5. 제 1 항에 있어서,
    상기 절연 게이트 전계효과 트랜지스터는 소스 폴로워 접속에 사용되며, 트랜지스터의 상기 소스 영역이 부하회로와 접속돼 있는 고체 촬상소자.
  6. 제 5 항에 있어서,
    상기 소스 폴로워 접속의 상기 소스 영역은 영상신호 출력 터미널에 접속돼 있는 고체 촬상소자.
  7. 제 1 항에 있어서,
    상기 복수의 화소는 매트릭스를 형성하게 배열돼 있는 고체 촬상소자.
  8. 제 7 항에 있어서,
    복수의 스위치는 각각, 매트릭스의 한 열의 절연 게이트 전계효과 트랜지스터의 상기 소스 영역과 각각 접속돼 있는 복수의 수직 출력선과 접속되는 광검출 신호입력 터미널, 광검출 싱호출력 터미널, 및 수평 주사신호 입력 터미널을 가지고;
    매트릭스의 각 행에 드레인 전압을 선택적으로 공급하는 드레인 전압 주사회로는, 매트릭스의 한 행의 절연 게이트 전계효과 트랜지스터의 상기 드레인 영역과 각각 접속돼 있는 복수의 드레인 전압 공급선과 접속되어 상기 드레인 영역에 드레인 전압을 전하고;
    매트릭스의 상기 각 행에 수직 주사신호를 선택적으로 공급하는 수직 주사신호 구동회로는, 매트릭스의 한 행의 절연 게이트 전계효과 트랜지스터의 상기 게이트 전극과 접속돼 있는 복수의 수직 주사신호 공급선과 접속되어 상기 게이트 전극에 수직 주사신호를 전하고;
    매트릭스의 상기 각 열에 수평 주사신호를 선택적으로 공급하는 수평 주사신호 구동회로는, 복수의 수평 주사신호 공급선과 접속되어 상시 스위치의 상기 수평 주사신호 입력 터미널에 수직 출력선들 중의 하나를 선택하는 수평 주사신호를 보내며;
    상기 수직 및 수평 주사신호 구동회로에 의해 선택되는 절연 게이트 전계효과 트랜지스터 중의 하나와 결합되는 경우 소스 폴로워 회로를 형성하는 부하회로는, 상기 스위치의 상기 광검출 신호출력 터미널과 접속돼 있는 공통 수평 출력선과 접속되어, 상기 소스 폴로워 회로의 소스 터미널은 영상신호를 마련하게 적합돼 있는,
    고체 촬상소자.
  9. 제 8 항에 있어서,
    상기 고체 촬상소자는 하나의 반도체 기판에 마들어진 집적회로인 고체 촬상소자.
  10. 광신호 검출방법으로서,
    광 조사에 의해, p형 웰 영역 내에 전자 및 정공을 발생시키고;
    상기 광발생의 전자 및 정공 중 정공을, 상기 p형 웰 영역 내에 형성된 상기 절연 게이트 전계효과 트랜지스터의 n형 소스 영역 가까이에 상기 p형 웰 영역 보다 고농도로 매입된, p형의 고농도 매입층에 보내어 축적시키고, 상기 축적한 정공의 양에 의해 상기 절연 게이트 전계효과 트랜지스터의 역치전압을 변화시키어;
    상기 역치전압의 변화량을 상기 수광량으로서 검출하는,
    단계들로 이루어지는 광신호 검출방법.
  11. 광신호 검출방법으로서,
    광 조사에 의해, n형 웰 영역 내에 전자 및 정공을 발생시키고;
    상기 광발생의 전자 및 정공 중 전자를, 상기 n형 웰 영역 내에 형성된 상기 절연 게이트 전계효과 트랜지스터의 p형 소스 영역 가까이에 상기 n형 웰 영역 보다 고농도로 매입된, n형의 고농도 매입층에 보내어 축적시키고, 상기 축적한 전자의 양에 의해 상기 절연 게이트 전계효과 트랜지스터의 역치전압을 변화시키어;
    상기 역치전압의 변화량을 상기 수광량으로서 검출하는,
    단계들로 이루어지는 광신호 검출방법.
  12. 제 1 항에 따른 고체 촬상소자의 사용에 의하여 광신호를 검출하는 방법에 있어서,
    상기 반도체 기판, 상기 웰 영역, 및 각 전계효과 트랜지스터의 상기 고농도 매입층은 p형이고, 제 2 도전형의 상기 반도체 층, 상기 불순물 영역, 상기 드레인 영역, 및 상기 전계효과 트랜지스터의 상기 소스 영역은 n형이며, 상기 방법은:
    상기 불순물 영역, 상기 드레인 영역, 상기 게이트 전극, 및 상기 소스 영역에 상기 절연 게이트 전계효과 트랜지스터의 동작전압 보다도 높은 전압을 인가하여, 정공을 상기 반도체 기판에, 전자를 상기 불순물 영역, 상기 드레인 영역 및 상기 소스 영역에 각각 배출하여, 상기 웰 영역 및 상기 고농도 매입층을 공핍화함에 의하여 상기 웰 영역 및 상기 고농도 매입층의 초기화를 행하고;
    광 조사에 의해 상기 수광 다이오드의 상기 웰 영역 내에 정공 및 전자를 발생시키고;
    상기 불순물 영역 및 상기 드레인 영역에 동작전압을 인가하고, 또 상기 게이트 전극에 상기 절연 게이트 전계효과 트랜지스터의 게이트 영역의 포텐셜이 상기 수광 다이오드의 포텐셜 보다도 낮아지는 전압을 인가하여, 상기 광발생 정공을 상기 웰 영역 내를 이동시키어 상기 고농도 매입층에 축적시키고;
    상기 드레인 영역 및 상기 게이트 전극에 동작전압을 인가하여, 상기 광발생 정공이 축적된 상기 고농도 매입층 위에 채널 길이방향으로 약한 전계의 반전영역을 형성함과 동시에, 상기 고농도 매입층 위를 제외한 채널 영역에 상기 채널 길이방향으로 강한전계 영역을 형성하고;
    상기 드레인 영역 및 상기 게이트 전극에 상기 절연 게이트 전계효과 트랜지스터가 포화상태에서 동작하게 되는 동작전압을 인가하여, 상기 절연 게이트 전계효과 트랜지스터를 소스 폴로워에 형성하여 상기 광발생 정공이 상기 고농도 매입층에 축적된 것에 의해서 상기 절연 게이트 전계효과 트랜지스터의 역치전압의 변화를, 상기 절연 게이트 전계효과 트랜지스터의 소스 영역의 전위변화에 바꾸어서 신호를 검출하는,
    단계들로 이루어지는 광신호 검출방법.
  13. 제 1 항에 따른 고체 촬상소자의 사용에 의하여 광신호를 검출하는 방법에 있어서,
    상기 반도체 기판, 상기 웰 영역, 및 각 전계효과 트랜지스터의 상기 고농도 매입층은 n형이고, 제 2 도전형의 상기 반도체 층, 상기 불순물 영역, 상기 드레인 영역, 및 상기 전계효과 트랜지스터의 상기 소스 영역은 p형이며, 상기 방법은:
    상기 불순물 영역, 상기 드레인 영역, 상기 게이트 전극, 및 상기 소스 영역에 상기 절연 게이트 전계효과 트랜지스터의 동작전압 보다도 높은 전압을 인가하여, 전자를 상기 반도체 기판에, 정공을 상기 불순물 영역, 상기 드레인 영역 및 상기 소스 영역에 각각 배출하여, 상기 웰 영역 및 상기 고농도 매입층을 공핍화함에 의하여 상기 웰 영역 및 상기 고농도 매입층의 초기화를 행하고;
    광 조사에 의해 상기 수광 다이오드의 상기 웰 영역 내에 정공 및 전자를 발생시키고;
    상기 불순물 영역 및 상기 드레인 영역에 동작전압을 인가하고, 또 상기 게이트 전극 및 소스 영역에 상기 절연 게이트 전계효과 트랜지스터의 게이트 영역의 포텐셜이 상기 수광 다이오드의 포텐셜 보다도 높아지는 전압을 인가하여, 상기 광발생 전자를 상기 웰 영역 내를 이동시키어 상기 고농도 매입층에 축적시키고;
    상기 드레인 영역 및 상기 게이트 전극에 동작전압을 인가하여, 상기 광발생 전자가 축적된 상기 고농도 매입층 위에 채널 길이방향으로 약한 전계의 반전영역을 형성함과 동시에, 상기 고농도 매입층 위를 제외한 채널 영역에 상기 채널 길이방향으로 강한 전계 영역을 형성하고;
    상기 드레인 영역 및 상기 게이트 전극에 상기 절연 게이트 전계효과 트랜지스터가 포화상태에서 동작하게 되는 동작전압을 인가하여, 상기 절연 게이트 전계효과 트랜지스터를 소스 폴로워에 형성하여 상기 광발생 전자가 상기 고농도 매입층에 축적된 것에 의해서 상기 절연 게이트 전계효과 트랜지스터의 역치전압의 변화를, 상기 절연 게이트 전계효과 트랜지스터의 소스 영역의 전위변화에 바꾸어서 신호를 검출하는,
    단계들로 이루어지는 광신호 검출방법.
KR1019980052721A 1998-07-01 1998-12-03 고체촬상소자및고체촬상소자에의한광신호검출방법 KR100309626B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??10-186453 1998-07-01
JP10186453A JP2935492B2 (ja) 1997-10-30 1998-07-01 固体撮像素子及び固体撮像素子による光信号検出方法

Publications (2)

Publication Number Publication Date
KR20000010501A true KR20000010501A (ko) 2000-02-15
KR100309626B1 KR100309626B1 (ko) 2001-12-17

Family

ID=16188732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980052721A KR100309626B1 (ko) 1998-07-01 1998-12-03 고체촬상소자및고체촬상소자에의한광신호검출방법

Country Status (8)

Country Link
US (2) US6051857A (ko)
EP (1) EP0978878B1 (ko)
KR (1) KR100309626B1 (ko)
CN (2) CN1138306C (ko)
AT (1) ATE366461T1 (ko)
DE (1) DE69838026T2 (ko)
HK (2) HK1024103A1 (ko)
TW (1) TW418533B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752344B1 (ko) * 2000-02-11 2007-08-28 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지 센서를 위한 픽셀 레이아웃
KR101329432B1 (ko) * 2006-06-20 2013-11-14 옴니비전 테크놀러지즈 인코포레이티드 이미지 센서 및 이를 포함하는 카메라

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098176A (ja) 1996-09-19 1998-04-14 Toshiba Corp 固体撮像装置
US7199410B2 (en) * 1999-12-14 2007-04-03 Cypress Semiconductor Corporation (Belgium) Bvba Pixel structure with improved charge transfer
US6815791B1 (en) * 1997-02-10 2004-11-09 Fillfactory Buried, fully depletable, high fill factor photodiodes
JPH11274466A (ja) * 1998-03-20 1999-10-08 Nikon Corp 固体撮像装置及びこれを備えたカメラ
CN1143396C (zh) * 1998-03-30 2004-03-24 恩益禧电子股份有限公司 固态图象传感器
JP3410016B2 (ja) 1998-03-31 2003-05-26 株式会社東芝 増幅型固体撮像装置
US6407418B1 (en) * 1998-09-16 2002-06-18 Nec Corporation Semiconductor device, method of manufacturing the same, image sensor apparatus having the same and image reader having the same
US6853044B1 (en) * 1999-06-29 2005-02-08 Hynix Semiconductor Inc. Image sensor with improved dynamic range by applying negative voltage to unit pixel
JP3434740B2 (ja) * 1999-06-30 2003-08-11 Ｎｅｃエレクトロニクス株式会社 固体撮像装置
US6433326B1 (en) * 1999-07-14 2002-08-13 Sarnoff Corporation CMOS/CCD line transfer imager with low dark current
US6630701B1 (en) * 1999-08-16 2003-10-07 Micron Technology, Inc. Buried channel CMOS imager and method of forming same
US6287886B1 (en) * 1999-08-23 2001-09-11 United Microelectronics Corp. Method of forming a CMOS image sensor
US6504194B1 (en) 1999-12-01 2003-01-07 Innotech Corporation Solid state imaging device, method of manufacturing the same, and solid state imaging system
JP3467013B2 (ja) 1999-12-06 2003-11-17 キヤノン株式会社 固体撮像装置
TW483127B (en) * 2000-01-07 2002-04-11 Innotech Corp Solid state imaging device and driving method thereof
US6950134B2 (en) * 2000-02-22 2005-09-27 Innotech Corporation Method of preventing transfer and storage of non-optically generated charges in solid state imaging device
JP2003524345A (ja) * 2000-02-23 2003-08-12 フォトビット コーポレーション 分離記憶ノードを備えたフレームシャッターピクセル
US6693671B1 (en) * 2000-03-22 2004-02-17 Eastman Kodak Company Fast-dump structure for full-frame image sensors with lod antiblooming structures
JP4419264B2 (ja) * 2000-03-31 2010-02-24 ソニー株式会社 固体撮像装置
JP3647390B2 (ja) * 2000-06-08 2005-05-11 キヤノン株式会社 電荷転送装置、固体撮像装置及び撮像システム
JP4246890B2 (ja) * 2000-06-26 2009-04-02 株式会社東芝 固体撮像装置
US6448596B1 (en) 2000-08-15 2002-09-10 Innotech Corporation Solid-state imaging device
US6768149B1 (en) * 2000-10-05 2004-07-27 Ess Technology, Inc. Tapered threshold reset FET for CMOS imagers
JP3844699B2 (ja) 2001-02-19 2006-11-15 イノテック株式会社 可変利得アンプ
JP3759435B2 (ja) * 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
US20030049925A1 (en) * 2001-09-10 2003-03-13 Layman Paul Arthur High-density inter-die interconnect structure
JP4109858B2 (ja) * 2001-11-13 2008-07-02 株式会社東芝 固体撮像装置
JP3840203B2 (ja) 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP4016192B2 (ja) * 2002-08-19 2007-12-05 ソニー株式会社 固体撮像装置とその製造方法
KR100508085B1 (ko) * 2002-08-20 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
KR100872290B1 (ko) * 2002-09-25 2008-12-05 매그나칩 반도체 유한회사 씨모스 이미지 센서 및 그 제조 방법
CN100347858C (zh) * 2002-10-31 2007-11-07 上海华虹集成电路有限责任公司 光检测电路
US20040109535A1 (en) * 2002-12-05 2004-06-10 Sen-Hsiung Fan Photo sense element and operation mode
JP2004207455A (ja) * 2002-12-25 2004-07-22 Trecenti Technologies Inc フォトダイオードおよびイメージセンサ
JP2004228873A (ja) * 2003-01-22 2004-08-12 Seiko Epson Corp 画像処理装置、画像処理方法及び固体撮像装置
JP2004228871A (ja) * 2003-01-22 2004-08-12 Seiko Epson Corp 画像処理装置、画像処理方法及び固体撮像装置
JP2004228874A (ja) 2003-01-22 2004-08-12 Seiko Epson Corp 画像処理装置、画像処理方法及び固体撮像装置
JP2004228872A (ja) * 2003-01-22 2004-08-12 Seiko Epson Corp 画像処理装置、画像処理方法及び固体撮像装置
JP3870905B2 (ja) * 2003-01-22 2007-01-24 セイコーエプソン株式会社 画像処理装置及びその処理方法
JP2004247407A (ja) * 2003-02-12 2004-09-02 Sharp Corp 固体撮像素子およびその製造方法、携帯型電子機器
JP3891126B2 (ja) * 2003-02-21 2007-03-14 セイコーエプソン株式会社 固体撮像装置
JP3891125B2 (ja) * 2003-02-21 2007-03-14 セイコーエプソン株式会社 固体撮像装置
JP4165250B2 (ja) * 2003-02-21 2008-10-15 セイコーエプソン株式会社 固体撮像装置
JP2004273781A (ja) * 2003-03-10 2004-09-30 Seiko Epson Corp 固体撮像装置
JP3901114B2 (ja) * 2003-03-10 2007-04-04 セイコーエプソン株式会社 固体撮像装置およびその製造方法
JP4824542B2 (ja) * 2003-05-08 2011-11-30 ザ サイエンス アンド テクノロジー ファシリティーズ カウンシル 電子顕微鏡
JP2004349430A (ja) * 2003-05-21 2004-12-09 Sharp Corp 固体撮像素子とその駆動方法
JP4073831B2 (ja) * 2003-06-23 2008-04-09 独立行政法人科学技術振興機構 入射光の測定方法及びそれを用いた分光機構を有するセンサー
JP4219755B2 (ja) * 2003-07-16 2009-02-04 ローム株式会社 イメージセンサの製造方法およびイメージセンサ
JP3829831B2 (ja) * 2003-09-09 2006-10-04 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
JP3829832B2 (ja) * 2003-09-09 2006-10-04 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
JP3829830B2 (ja) * 2003-09-09 2006-10-04 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
JP4003734B2 (ja) * 2003-10-22 2007-11-07 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
JP3829841B2 (ja) * 2003-11-26 2006-10-04 セイコーエプソン株式会社 固体撮像装置
JP4439888B2 (ja) * 2003-11-27 2010-03-24 イノテック株式会社 Ｍｏｓ型固体撮像装置及びその駆動方法
JP4004484B2 (ja) * 2004-03-31 2007-11-07 シャープ株式会社 固体撮像素子の製造方法
JP4187691B2 (ja) * 2004-06-29 2008-11-26 富士通マイクロエレクトロニクス株式会社 閾値変調型イメージセンサ
JP4971586B2 (ja) * 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
JP4646577B2 (ja) * 2004-09-01 2011-03-09 キヤノン株式会社 光電変換装置、その製造方法及び撮像システム
JP4389737B2 (ja) * 2004-09-22 2009-12-24 セイコーエプソン株式会社 固体撮像装置及びその駆動方法
CN100442543C (zh) * 2004-11-19 2008-12-10 上海华虹Nec电子有限公司 一种光电二极管
JP4643249B2 (ja) * 2004-12-22 2011-03-02 株式会社東芝 固体撮像装置
JP4486043B2 (ja) * 2004-12-30 2010-06-23 東部エレクトロニクス株式会社 Ｃｍｏｓイメージセンサー及びその製造方法
DE102005007358B4 (de) * 2005-02-17 2008-05-08 Austriamicrosystems Ag Lichtempfindliches Bauelement
US7202543B2 (en) * 2005-03-07 2007-04-10 Micron Technology, Inc. Method and structure to reduce optical crosstalk in a solid state imager
US7750958B1 (en) 2005-03-28 2010-07-06 Cypress Semiconductor Corporation Pixel structure
US7808022B1 (en) 2005-03-28 2010-10-05 Cypress Semiconductor Corporation Cross talk reduction
KR100660345B1 (ko) 2005-08-22 2006-12-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그의 제조방법
US20070069260A1 (en) * 2005-09-28 2007-03-29 Eastman Kodak Company Photodetector structure for improved collection efficiency
US7875916B2 (en) * 2005-09-28 2011-01-25 Eastman Kodak Company Photodetector and n-layer structure for improved collection efficiency
US8748796B2 (en) * 2005-10-07 2014-06-10 Integrated Digital Technologies, Inc. Interactive display panel having touch-sensing functions
TWI291237B (en) * 2005-10-07 2007-12-11 Integrated Digital Technologie Photo detector array
US9064772B2 (en) * 2005-10-07 2015-06-23 Integrated Digital Technologies, Inc. Touch screen system having dual touch sensing function
US8575536B2 (en) * 2005-10-07 2013-11-05 Integrated Digital Technologies Inc. Pixel array and touch sensing display panel having the same
US20070108546A1 (en) * 2005-11-15 2007-05-17 Canon Kabushiki Kaisha Photoelectric converter and imaging system including the same
US7608875B2 (en) 2005-11-30 2009-10-27 Aptina Imaging Corporation Method and apparatus for blocking light to peripheral circuitry of an imager device
KR100670828B1 (ko) * 2005-12-12 2007-01-19 한국전자통신연구원 적외선 레이저 레이다의 영상 신호를 검출하기 위한 광검출기 및 그 제조방법
WO2007086050A2 (en) * 2006-01-26 2007-08-02 Aviv Frommer Device having an array of non-volatile memory cells and a method for altering a state of a non-volatile memory cell
US20070241377A1 (en) * 2006-04-12 2007-10-18 Semicoa Back-illuminated photo-transistor arrays for computed tomography and other imaging applications
KR101003170B1 (ko) * 2006-09-25 2010-12-22 인테그레이티드 디지털 테크놀로지스, 인코포레이티드 광 검출기 어레이
FR2911007B1 (fr) * 2006-12-28 2009-10-02 St Microelectronics Sa Capteur d'image comprenant des pixels a un transistor
US8072015B2 (en) * 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
US7564022B1 (en) * 2008-02-29 2009-07-21 Caeleste Cvba Method and device for time-gating the sensitivity of an imager structure
JP5057340B2 (ja) * 2008-03-31 2012-10-24 株式会社ジャパンディスプレイウェスト 光検出装置、電気光学装置及び電子機器
JP5305731B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
US8476567B2 (en) 2008-09-22 2013-07-02 Semiconductor Components Industries, Llc Active pixel with precharging circuit
JP5275739B2 (ja) * 2008-10-03 2013-08-28 株式会社ジャパンディスプレイウェスト センサ素子およびその駆動方法
JP5375141B2 (ja) * 2009-02-05 2013-12-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP4715931B2 (ja) * 2009-02-10 2011-07-06 ソニー株式会社 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置
CN101807535B (zh) * 2009-02-12 2011-11-30 中芯国际集成电路制造(上海)有限公司 栅氧化层失效分析方法及所用测试结构
JP2010283735A (ja) * 2009-06-08 2010-12-16 Seiko Epson Corp 検出装置及び固体撮像装置
US8441052B2 (en) * 2009-10-21 2013-05-14 Hiok Nam Tay Color-optimized image sensor
CN101719504B (zh) * 2009-12-03 2011-10-12 厦门大学 用于光电单片集成的硅基光电探测器及其制备方法
WO2011099336A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
CN102804380B (zh) 2010-03-12 2015-11-25 株式会社半导体能源研究所 半导体装置
JP5659759B2 (ja) 2010-12-10 2015-01-28 セイコーエプソン株式会社 固体撮像装置
FR2969821A1 (fr) * 2010-12-23 2012-06-29 St Microelectronics Sa Dispositif d'imagerie matriciel a photosites a commandes monocoup de transfert de charges
JP2016081950A (ja) * 2014-10-10 2016-05-16 ソニー株式会社 画素回路および撮像装置
US10396082B2 (en) 2017-07-05 2019-08-27 Micron Technology, Inc. Memory cells having a controlled-conductivity region
CN108493202B (zh) * 2018-02-01 2020-10-27 北京大学 一种适应亚微米像素的utbb光电探测元件及装置
CN108666336B (zh) * 2018-05-29 2020-09-11 北京大学 一种utbb光电探测器阵列及其工作方法
JP2019212900A (ja) * 2018-05-31 2019-12-12 パナソニックＩｐマネジメント株式会社 撮像装置
JP7224823B2 (ja) * 2018-09-19 2023-02-20 キヤノン株式会社 光検出装置
CN111289866B (zh) * 2018-11-22 2023-05-12 宁波飞芯电子科技有限公司 一种光电二极管的测试方法以及装置
CN110926508B (zh) * 2019-11-28 2021-11-19 北京大学深圳研究生院 一种主动驱动式光电传感器、前端电路及驱动方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59196669A (ja) * 1983-04-22 1984-11-08 Matsushita Electronics Corp 固体撮像装置
JPS60140752A (ja) 1983-12-28 1985-07-25 Olympus Optical Co Ltd 半導体光電変換装置
JPH0666446B2 (ja) 1984-03-29 1994-08-24 オリンパス光学工業株式会社 固体撮像素子
US4901129A (en) 1987-04-10 1990-02-13 Texas Instruments Incorporated Bulk charge modulated transistor threshold image sensor elements and method of making
JPS6414959A (en) 1987-04-10 1989-01-19 Texas Instruments Inc Device for sensing threshold of substrate charge modulation type transistor
US5355013A (en) * 1988-05-25 1994-10-11 University Of Hawaii Integrated radiation pixel detector with PIN diode array
JP2727584B2 (ja) * 1988-09-20 1998-03-11 ソニー株式会社 固体撮像装置
JPH02304973A (ja) 1989-05-19 1990-12-18 Hitachi Ltd 固体撮像装置
JPH06120473A (ja) 1992-10-08 1994-04-28 Olympus Optical Co Ltd 固体撮像装置及びその駆動方法
JPH09162380A (ja) * 1995-10-04 1997-06-20 Sony Corp 増幅型固体撮像素子及びその製造方法
JP2827993B2 (ja) * 1995-12-22 1998-11-25 ソニー株式会社 固体撮像素子
US5789774A (en) 1996-03-01 1998-08-04 Foveonics, Inc. Active pixel sensor cell that minimizes leakage current
US5841176A (en) 1996-03-01 1998-11-24 Foveonics, Inc. Active pixel sensor cell that minimizes leakage current
US5872371A (en) * 1997-02-27 1999-02-16 Eastman Kodak Company Active pixel sensor with punch-through reset and cross-talk suppression
DE69738645T2 (de) * 1996-05-22 2009-06-10 Eastman Kodak Co. Aktiver Pixelsensor mit Durchbruch-Rücksetzstruktur und Unterdrückung des Übersprechsignales
KR100261334B1 (ko) * 1996-06-10 2000-07-01 네드위치 리차드 누설 전류를 최소화한 액티브 픽셀 센서 셀
US6218656B1 (en) * 1998-12-30 2001-04-17 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal row select

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752344B1 (ko) * 2000-02-11 2007-08-28 매그나칩 반도체 유한회사 Ｃｍｏｓ 이미지 센서를 위한 픽셀 레이아웃
KR101329432B1 (ko) * 2006-06-20 2013-11-14 옴니비전 테크놀러지즈 인코포레이티드 이미지 센서 및 이를 포함하는 카메라

Also Published As

Publication number Publication date
CN1255870C (zh) 2006-05-10
CN1495873A (zh) 2004-05-12
DE69838026T2 (de) 2007-10-25
TW418533B (en) 2001-01-11
EP0978878A3 (en) 2000-05-24
US6512547B1 (en) 2003-01-28
EP0978878B1 (en) 2007-07-04
KR100309626B1 (ko) 2001-12-17
ATE366461T1 (de) 2007-07-15
HK1024103A1 (en) 2000-09-29
CN1241037A (zh) 2000-01-12
US6051857A (en) 2000-04-18
HK1066100A1 (en) 2005-03-11
DE69838026D1 (de) 2007-08-16
EP0978878A2 (en) 2000-02-09
CN1138306C (zh) 2004-02-11

Similar Documents

Publication Publication Date Title
KR100309626B1 (ko) 고체촬상소자및고체촬상소자에의한광신호검출방법
JP2935492B2 (ja) 固体撮像素子及び固体撮像素子による光信号検出方法
USRE45357E1 (en) Twin p-well CMOS imager
US7728277B2 (en) PMOS pixel structure with low cross talk for active pixel image sensors
US6084259A (en) Photodiode having charge transfer function and image sensor using the same
US8669599B2 (en) Unit pixel of image sensor and photo detector thereof
KR100654342B1 (ko) 이미지 센서
TWI499050B (zh) 影像感測器的單元畫素及其光電探測器
US8169010B2 (en) Low-voltage image sensor with sensing control unit formed within
US6580106B2 (en) CMOS image sensor with complete pixel reset without kTC noise generation
JP4165250B2 (ja) 固体撮像装置
US6545331B1 (en) Solid state imaging device, manufacturing method thereof, and solid state imaging apparatus
US20110057238A1 (en) Cmos pixel sensor with depleted photocollectors and a depleted common node
KR100333723B1 (ko) 온-트랜스퍼포토다이오드를갖는이미지센서의단위화소및그의데이터독출방법
US8258559B2 (en) Image sensor photodiode arrangement
KR100364604B1 (ko) 감도를 향상시키는 씨모스 액티브 픽셀
JP2001168310A (ja) 固体撮像素子及び固体撮像装置
Süss et al. A novel JFET readout structure applicable for pinned and lateral drift-field photodiodes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090901

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee