KR100261334B1 - 누설 전류를 최소화한 액티브 픽셀 센서 셀 - Google Patents
누설 전류를 최소화한 액티브 픽셀 센서 셀 Download PDFInfo
- Publication number
- KR100261334B1 KR100261334B1 KR1019970023767A KR19970023767A KR100261334B1 KR 100261334 B1 KR100261334 B1 KR 100261334B1 KR 1019970023767 A KR1019970023767 A KR 1019970023767A KR 19970023767 A KR19970023767 A KR 19970023767A KR 100261334 B1 KR100261334 B1 KR 100261334B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- layer
- substrate
- active
- wall portion
- Prior art date
Links
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 89
- 239000004020 conductor Substances 0.000 claims description 33
- 239000011810 insulating material Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 238000000926 separation method Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 51
- 230000007704 transition Effects 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 210000003323 beak Anatomy 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
액티브 픽셀 센서 셀의 실리콘과 실리콘 산화물간의 인터 페이스에서의 누설 전류는 셀로부터 필드 산화물을 제거하고, 집적하는 동안에, 고농도로 도프되지 않은 셀의 표면 영역을 축적으로 바이어스 시키거나 또는 반전으로 바이어스 시킴으로서 대부분 감소된다. 다음에, 이들 상태 각각은 누설 전류에 영향을 줄수 있는 표면에서 열적으로 생성된 전자 정공 쌍으로부터 전자의 수를 대부분 제한한다.
Description
본 발명은 액티브 픽셀 센서 셀에 관한 것으로, 특히, 누설 전류를 최소화하는 액트브 픽셀 센서 셀에 관한 것이다.
전하 결합 소자 (CCD) 는 광 에너지 밀도를 나타내는 전자 신호로 픽셀의 광 에너지를 변환하는 종래 화상 회로의 주를 이루어 왔고, CCD 는 포토 게이트를 이용하여 광 에너지를 전기적인 전하로 변환하고, 일연의 전극은 포토 게이트에 모인 전하를 출력 센스 (sense) 노드로 전송한다. 비록 CCD 가 고감도 및 필터 팩터를 포함하는 많은 장점을 가지고 있지만, CCD 는 다수의 단점을 가지고 있다. 제한된 판독 속도 및 다이나믹 레인지 (dynamic range) 제한을 포함하는 이들 단점들중 주목할만한 것은 CMOS 를 기초로한 마이크로프로세서를 갖는 집적 CCD 에서는 어려움이 있다는 것이다. CCD를 기초로한 화상 회로의 한계를 극복하기 위해서, 최근의 화상 회로는 픽셀 광 에너지를 전기적인 신호로 변환하는 액티브 픽셀 센서를 사용한다. 통상적으로, 액티브 픽셀 센서 셀을 갖는 종래 포토다이오드는 전기적인 신호를 형성하여 증폭, 판독 제어, 및 리세트 제어를 제공하는 다수의 액티브 트랜지스터와 결합된다.
도 1 은 종래의 CMOS 액티브 픽셀 센서 셀 (10) 의 예를 도시한 도면이다. 도 1 에 도시한 바와 같이, 셀 (10) 은 포토다이오드 (12), 소오스가 포토다이오드 (12) 에 접속된 리세트 트렌지스터 (14), 게이트가 포토다이오드 (12) 에 접속된 센스 트랜지스터 (16), 드레인이 센스 트렌지스터 (16) 의 소오스에 직렬로 접속된 선택 트렌지스터 (16) 를 포함한다.
액티브 픽셀 센서 셀 (10) 의 구동은 셀 (10) 이 사전 집적 사이클로부터 리세트되는 리세트 단계, 광 에너지가 모여 전기적인 신호로 변환되는 화상 집적 단계, 신호가 판독되는 신호 판독 단계인 3 개의 단계로 형성된다.
도 1 에 도시한 바와 같이, 리세트 단계동안, 리세트 트렌지스터 (14) 의 게이트는 VR-VT14와 동일한 초기 집적 전압으로 포토다이오드 (12) 를 리세트 시키는 리세트 전압 (5 볼트) 을 갖는 펄스가 입력되고, VR은 리세트 전압을 나타내고, VT14는 리세트 트렌지스터 (14) 의 문턱 전압을 나타낸다.
집적하는 동안, 광자 형태인 광자가 포토다이오드 (12) 에 입사됨으로서, 다수의 전자 전공 쌍을 생성한다. 각 부가된 전자가 포토 다이오드 (12) 의 전압을 감소시키는 포토다이오드 (12) 의 양의 단자로 흡인되는 동안, 광생성 정공은 포토다이오드 (12) 의 접지단자로 흡인된다.
집적 기간의 끝에서, 포토다이오드 (12) 의 최종 전압은 VR-VT14-Vs와 동일하고, VS는 흡인된 광자에 기인하는 전압의 변화를 나타낸다. 따라서, 화상 집적 주기 동안 포토 다이오드 (12) 에 의해서 흡인되는 다수의 광자는 집적 주기의 개시에서의 전압으로부터 집적 주기 끝에서의 전압을 감산함으로서 결정될 수 있는, 값 (VS) , 즉, ((VR-VT14)-(VR-VT14-Vs)) 을 구한다.
화상 집적 주기에 이어서, 액티브 픽셀 센서 셀 (10) 은 (이 지점까지 턴 오프되어 있는) 선택 트렌지스터 (18) 를 턴 온 하여 판독된다. 선택 트렌지스터 (18) 가 턴 온되는 경우, 포토다이오드 (12) 상의 감소된 전압은 센스 트렌지스터 (16) 의 게이트 전압을 감소시키고, 그후, 트렌지스터 (16 내지 18) 를 통해 흐르는 전류의 양을 저하시킨다. 그후, 저하된 전류 레벨은 종래 전류 검출기에 의해서 검출된다.
그러나, 액티브 픽셀 센서셀 (10) 에서의 하나의 문제점은 제한된 다이나믹 레인지이다. 셀 (10) 의 다이나믹 레인지에서 근본적인 제한은 거의 13 비트가 되도록하는 셀 (10) 의 단자 (kT/C) 노이즈에 의해서 규정된다. 그러나, 실직적으로, 셀 (10) 의 다이나믹 레인지는 실내온도에서 거의 10 비트로 실리콘과 실리콘 이산화물 간의 인터페이스에서 리퀴지 전류에 의해서 제한된다 (1/f 노이즈는 실질적으로 실내온도에서 리퀴지 노이즈에서보다 악화되지만, 통상적으로 상관 2 중 샘플링 기술 (correlated double sampling technic) 에 의해서 제거될 수 있다).
예를들어, 실리콘과 실리콘 이산화물 간의 인터페이스는 실리콘과 실리콘 필드 산화물 간의 인터페이스, 기판과 게이트 산화물 간의 인터페이스, 및 기판과 보호 산화물 간의 인터 페이스 (기판을 보호하기 위한 노출된 기판 영역의 표면에 대한 산화물 성장) 를 포함한다. 이들 인터페이스 각각이 전체 누설 전류에 부가되더라도, 문제는 누설이 다른 인터페이스에서보다 거의 100 배 악화되는 기판과 필드 산화물간의 인터페이스의 버어드 비크에서 대부분 발생한다.
실리콘과 실리콘 이산화물 간의 인터페이스에서의 누설 전류는 산화물을 형성하는 동안 발생하는 격자 결함에 의해서 발생되는 것으로 통상적으로 인식된다. 이들 격자 결함은 미드 밴드 (mid-band) 에너지 상태를 발생시켜 열적 생성 전자 전공 쌍으로부터의 전자를 가전자대에서 전도대로 즉시 전송하도록 하는 것이 가능하게 한다. 전도대에서, 이들 전자는 총 광 생성 전자에 기여하여, 에러 조건을 가중시킨다.
따라서, 셀의 기본 적인 한계에 대한 액티브 센서셀의 다이나믹 범위를 증가시키기위해서, 실리콘과 실리콘 이산화물 간의 인터페이스와 연합하여 누설 전류를 저하시키는 액티브 픽셀 센서 셀이 요구된다.
도 1 은 종래의 액티브 픽셀 센서 셀 (10) 을 표시한 개략도.
도 2 는 본 발명에 따른 도 1 의 셀 (10) 의 개략적인 표현을 수단으로 액티브 픽셀 센서 셀 (100) 의 제 1 레벨을 표시한 평면도.
도 3 은 도 2 의 선 (2A-2A) 을 따라 자른 단면도.
도 4 는 본 발명에 따른 액티브 픽셀 센서 셀 (100) 의 제 2 레벨을 표시한 평면도.
도 5a 내지 5c 는 도 4 의 선 (4A-4A, 4B-4B, 및 4C-4C) 을 따라 각각 자른 단면도.
도 6 은 본 발명에 따른 액티브 센서셀 (100) 의제 3 레벨을 표시한 평면도.
도 7a 내지 7c 는 도 6 의 선 (6A-6A, 6B-6B, 및 6C-6C) 을 따라 각각 자른 단면도.
도 8 은 본 발명에 따른 액티브 픽셀 센서 셀 (100) 의 동작을 표시한 평면도.
도 9a 내지 9b 는 도 8 의 선 (8A-8A 및 8B-8B) 을 따라 각각 자른 단면도.
도 10 은 본 발명의 제 1 선택적 실시예에 따른 셀 (10) 의 개략적인 표현을 수단으로 액티브 픽셀 센서 셀 (200) 의 제 2 레벨을 표시한 평면도.
도 11 은 도 10 의 선 (10A-10A)을 따라 자른 단면도.
도 12 는 본 발명의 제 1 선택적 실시예에 따른 액티브 픽셀 센서 셀 (200) 의 제 2 레벨을 표시한 평면도.
도 13a 내지 13c 는 도 12 의 선 (12A-12A, 12B-12B, 및 12C-12C) 을 따라 각각 자른 단면도.
도 14 는 본 발명의 제 1 선택적 실시예에 따른 액티브 픽셀 센서 셀 (200) 의 제 3 레벨을 표시한 평면도.
도 15a 내지 15c 는 도 14 의 선 (14A-14A, 14B-14B, 및 14C-14C) 을 따라 각각 자른 단면도.
도 16 은 본 발명의 제 1 선택적 실시예에 따른 액티브 픽셀 센서 셀 (200) 의 동작을 설명한 평면도.
도 17a 내지 17b 는 도 16 의 선 (16A-16A, 16B-16B, 및 16C-16C) 을 따라 각각 자른 단면도.
도 18 은 본 발명의 제 2 선택적 실실예에 따른 셀 (10) 의 개략적인 표현을 수단으로 액티브 픽셀 센서 셀 (300) 의 제 1 레벨을 표시한 평면도.
도 19 는 도 18 의 선 (18A-18A 및 18B-18B) 을 따라 자른 단면도.
도 20 은 본 발명의 제 2 선택적 실시예에 따른 액티브 픽셀 센서 셀 (300) 의 제 2 레벨을 표시한 평면도.
도 21a 내지 21c 는 도 20 의 선 (20A-20A, 20B-20B, 및 20C-20C) 을 따라 각각 자른 단면도.
도 22 는 본 발명의 제 2 선택적 실시예에 따른 액티브 픽셀 센서 셀 (300) 의 제 3 레벨을 표시한 평면도.
도 23a 내지 23c 는 도 22 의 선 (22A-22A, 22B-22B, 및 22C-22C) 을 따라 각각 자른 단면도.
도 24 는 본 발명의 제 2 선택적 실시예에 따른 액티브 픽셀 센서 셀 (300)의 선택적 배치를 표시한 평면도.
도 25 는 도 24 의 선 (24A-24A) 을 따라 자른 단면도.
도 26 은 본 발명의 제 2 선택적 실실예에따른 액티브 픽셀 센서 셀 (300) 의 동작을 표시한 평면도.
도 27a 내지 27b 는 도 26 의 선 (26A-26A 및 26B-26B) 을 따라 자른 단면도.
* 도면의 주요부분에 대한 부호의 설명
100 : 액티브 픽셀 센서 셀 120 : 외벽부
122 : 돌출 벽부 130 : 제 1 액티브 영역
132 : 제 2 액티브 영역 134 : 제 3 액티브 영역
136 : 제 4 액티브 영역 140 : 포토다이오드
142 : 선택 체널 영역 144 : 센스 체널 영역
146 : 리세트 체널 영역
종래에, 액티브 픽셀 센서 셀의 다이나믹 레인지는 실리콘 대 실리콘 이산화물 인터페이스에서 누설 전류에 의해서 제한된다. 그러나, 본 발명은 집적하는 동안, 셀로부터 산화물을 제거하고 고농도로 도프되지 않은 셀의 모든 표면 영역이 축적으로 바이어스 되거나 또는 반전으로 바이어스됨으로서 누설 전류를 대부분 감소시킨다. 이들 상태 (고농도로 도프된 상태, 축적 또는 반전 상태) 각각은 누설 전류에 영향을 줄 수 있는 기판에서 열적 생성 전자의 수를 대부분 제한한다.
본 발명에서, 실리콘 기판상에 형성된 액티브 픽셀 센서 셀은, 절연 재료의 제 1 층 및 기판의 분리 영역에 형성된 전도 재료의 제 1 상부층, 기판 내의 복수개의 액티브 영역을 둘러싸는 외벽부, 및 돌출벽부의 일측상에 제 1 액티브 영역 및 돌출벽부의 반대측에 제 2, 제 3 및 제 4 액티브 영역을 규정하기 위해 외벽부로부터 내부로 확장하는 돌출벽부를 갖는 분리 영역, 선택 체널 영역에 의해서 분리된 상기 제 2 및 제 3 액티브 영역, 센스 체널 영역에 의해서 분리된 상기 제 3 및 제 4 액티브 영역, 돌출벽부 및 외벽부의 단부에 의해서 규정된 리세트 체널 영역에 의해서 분리된 제 1 및 제 4 액티브 영역을 포함한다.
또한, 액티브 픽셀 센서 셀은, 절연 재료의 제 2 층 및 외벽부에 형성된 전도 재료의 제 1 상부층의 제 1 영역, 리세트 트렌지스터 영역, 및 돌출벽부에 형성된 전도 재료의 제 1 상부 층의 제 1 영역에 형성된, 전도 재료의 제 2 상부층을 포함한다.
게다가, 절연 재료의 제 3 층 및 제 1 액티브 영역 및 돌출부벽부에 형성된 전도 재료의 제 1 상부층의 제 2 영역, 센스 체널 영역, 및 외벽부에 형성된 전도 재료의 제 1 상부층의 제 2 영역의 면적에 형성된, 전도 재료의 제 3 상부층을 포함한다.
더욱이, 절연 재료의 제 4 층 및 전도 재료의 제 4 상부층은 외벽부에 형성된 전도 재료의 제 1 상부층의 제 3 영역, 돌출벽부에 형성된 전도 재료의 제 1 산부 층의 제 3 영역, 선택 체널 영역, 및 외벽부에 형성된 전도 재료의 제 1 상부층의 제 4 영역에 형성된다.
본 발명의 형태 및 이점은, 본 발명의 원리를 이용한 예시적인 실시예가 개시된 첨부 도면과 상세한 설명을 참조하여, 더욱 잘 이해될 것이다.
도 2 는 본 발명에 관련한 셀 (10) 의 개략적인 표현을 수단으로 액티브 픽셀 센서 셀 (100) 의 제 1 레벨을 나타낸 평면도이다. 도 3 은 도 2 의 선 (2A-2A) 을 따라 자른 단면도를 도시한 도면이다.
이하 상세한 설명에 따라, 셀 (100) 은 셀 (100) 로부터 필드 산화물을 제거 및 집적하는 동안 다량으로 도프되지 않은 셀 (100) 의 모든 표면 영역은 축적 으로 바이어스되거나 또는 반전으로 바이어스된다. 다음으로, 이들 상태 각각은 실리콘과 실리콘 이산화물 간의 인터페이스에서 미드 밴드 상태를 통해 전도대로 천이될 수 있는 표면에서의 열적 생성 전자 수를 대부분 제한한다.
도 2 내지 도 3 에 도시한 바와 같이, 셀 (100) 은 기판 (110) 내에 복수개의 액티브 영역을 둘러싸는 외부벽 부 (120) 및 외벽부 (120) 로부터 내측으로 확장한 돌출벽부 (122) 에 의해서 규정된 분리 영역 (112) 을 포함한다.
계속해서, 돌출벽부 (122) 는 벽부 (122) 의 일측에 있는 제 1 액티브 영역 (130) 및 벽부 (122) 의 반대측 상에 있는 제 2, 제 3, 및 제 4 액티브 영역 (132, 134, 및 136) 으로 복수개의 액티브 영역을 분할한다. 제 2, 제 3, 및 제 4 액티브 영역 (132, 134, 및 136) 이 셀 (100) 의 트렌지스터에 대한 n+소오스 및 드레인 영역을 형성하기 위해 n 형 재료로 도프되는 동안, 기판 (110) 의 제 1 액티브 영역 (130) 은 n+포토다이오드 (140) 를 형성하기 위해 n 형 재료로 도프된다.
특히, 도 1 내지 도 2 를 참조하여, 액티브 영역 (132) 은 선택 트렌지스터 (18) 로 기능을 하고, 액티브 영역 (134) 은 센스 트렌지스터 (16) 의 소오스 및 선택 트렌지스터 (18) 의 드레인으로서 기능을 하고, 액티브 영역 (136) 은 리세트 트렌지스터 (14) 및 센스 트렌지스터 (16) 에 대한 드레인으로서 기능을 한다.
더욱이, 제 2 및 제 3 액티브 영역 (132 내지 134) 은 선택 체널 영역 (142) 에 의해서 분리되고, 제 3 및 제 4 액티브 영역 (134 내지 136) 은 센스 체널 영역 (144) 에 의해서 분리되고, 제 1 및 제 4 액티브 영역 (130 및 136) 은 돌출벽부 (122) 의 단부와 외벽부 (120) 사이의 규정된 리세트 체널 영역 (146) 에 의해서 분리된다.
도 4 는 액티브 픽셀 센서셀 (100) 의 제 2 레벨을 표시한 평면도이다. 도 5a 내지 5c 는 선 (4A-4A, 4B-4B, 및 4C-4C) 을 따라 자른 단면도를 각각 나타낸 도면이다.
본 발명에 따르면, 도 4 및 도 5a 내지 5c 에 나타낸 바와같이, 액티브 픽셀 센서 셀 (100) 은 폴리실리콘 (폴리-1) (116) 의 제 1 층 및 분리 영역 (112) 에 형성된 산화물 (114) 의 하부층을 더 포함한다. 이하 상세한 설명에 따르면, 폴리-1 층 (116) 은 서로로부터 인접 액티브 영역을 분리하기 위해 음으로 바이어스된다.
도 6 은 액티브 픽셀 센서셀 (100) 의 제 3 레벨을 표시한 평면도이다. 도 7a 내지 7c 는 선 (6A-6A, 6B-6B, 및 6C-6C) 을 따라 자른 단면도를 각각 나타낸 도면이다.
본 발명에 따르면, 도 6 및 도 7a 내지 7c 에 나타낸 바와같이, 액티브 픽셀 센서 셀 (100) 은 리세트선 (150), 지역 상호 접속선 (152), 및 선택선 (154) 인 3 개의 폴리-2 선을 형성하기위해 패턴된 폴리실리콘 (폴리-2) 의 제 2 층을 더 포함한다. 폴리-2 리세트선 (150) 및 산화물 (160) 의 하부층은 외벽부 (120) 에 형성된 폴리-1 층 (116) 의 제 1 영역 (170), 리세트 체널 영역 (146), 및 돌출벽부 (122) 에 형성된 폴리-1 층 (116) 의 제 1 영역 (172) 에 형성된다. 기술한 바와 같이, 리세트선 (150) 은 리세트 트렌지스터 (14) (도 1 에 도시함) 에 대한 리드-인 (lead-in) 및 게이트로서 기능을 한다.
제 2 폴리-2 선, 지역 상호 접속선 (152), 및 산화물 (162) 의 하부층은 제 1 액티브 영역 (130) 의 일부에 형성되고, 폴리-1 층 (116) 의 제 2 영역 (174) 은 돌출벽부 (122), 센스 체널 영역 (144), 및 외벽부 (120) 에 형성된 폴리-1 층 (116) 의 제 2 영역 (176) 에 형성된다. 기술한 바와 같이, 지역 상호 접속선 (152) 은 센스 트렌지스터 (16) (도 1 에 도시함) 의 게이트를 형성하고, 센스 트렌지스터 (16) 의 게이트에 제 1 액티브 영역 (130) 을 접속한다.
제 3 폴리-2 선, 선택선 (154), 및 산화물 (164) 의 하부층은 외벽부 (120) 에 형성된 폴리-1 층 (116) 의 제 3 영역 (178), 돌출벽부 (122) 의 제 3 영역 (180), 선택 체널 영역 (142), 및 외벽부 (120) 에 형성된 폴리-1 층 (116) 의제 4 영역 (182) 에 형성된다. 기술한 바와 같이, 선택선 (154) 은 도 1 의 선택 트렌지스터 (18) 의 리드-인 및 게이트로서 기능을 한다.
도 8 은 본 발명에 따른 액티브 픽셀 센서 셀 (100) 의 동작을 표시한 평면도이다. 도 9a 내지 9b 는 도 8 의 선 8A-8A 내지 8B-8B 을 따라 자른 단면도를 도시한 도면이다.
도 1 의 셀 (10) 에서와 마찬가지로, 액티브 픽셀 센서 셀 (100) 의 동작은, 셀 (100) 이 사전 집적 사이클로부터 리세트되는 리세트 단계, 광 에너지가 집적되어 전기적인 신호로 변환하는 화상 집적 단계, 및 신호가 판독되는 신호 판독 단계인 3 개의 단계로 이루어져 있다.
본 발명에 따르면, 각각의 단계동안, 종래 도프된 포리-1 층 (116) 은 음의 절연 전압, 즉 -3V 로 계속해서 바이어스된다. 따라서, 도 9a 에 도시한 바와 같이, 기판 (110) 으로부터 양으로 충전된 정공은 기판 (110) 의 표면으로 흡인되고, 그후, 서로로부터 인접 액티브 영역을 전기적으로 절연한다. 결과적으로, 폴리-1 층 (116) 은 축적으로 바이어스된 기생 트랜지스터의 게이트로서 기능을 한다.
더욱이, 기판 표면에 발생하는 다수의 정공 때문에, 표면의 열적 생성 전자는 기판 (110) 과 산화물 (114) 간의 인터페이스에서 미드 밴드 상태를 통해 가전자대에서 전도대로 천이 하는 것보다 정공들 중 하나와 재결합하는 것이 더 쉽다.
결과적으로, 본 발명은 셀 (10) 의 n+액티브 영역을 절연하는 종래의 필드 산화물 영역이 필요없다. 필드 산화물 영역을 제거하고, 또한 본 발명은 버드 비크 영역의 액티브 영역 에지를 제거함으로서, 셀 (100) 의 누설 전류를 대부분 감소시킨다.
다음 단계에서, 리세트 단계동안, 리세트 트렌지스터 (14)(도 1 에 나타냄) 의 드레인으로서 기능을 하는 액티브 영역 (136) 은 양의 전압 (Vcc) 즉, 3V 에 접속되고, 한편 리세트 트렌지스터 (14) 의 게이트로서 기능을 하는 리세트선 (150) 은 양의 리세트 전압 , 즉 3V 로 단시간 펄스 (마이크로초) 가 인가된다. 리세트 전압은 포토다이오드 (140) 를 VR-VT14(거의 3V) 인 초기 집적 전압으로 리세트하는 레세트 체널 영역 (146) 에 체널을 형성하며, 위의 VR은 리세트 전압을 나타내고, VT14는 레세트 트렌지스터 (14) 의 문턱 전압을 나타낸다.
다음으로, 집적 하는 동안, 광자의 형태인 광에너지는 포토 다이오드 (140) 에 입사됨으로서, 다수의 전자 정공 쌍을 발생한다. 포토다이오드 (140) 는 새로 형성된 전자 정공 쌍 사이의 재 결합을 제한하도록 설계된다. 결과적으로, 광생성 정공은 접지된 기판 (110) 으로 흡인되고, 반면에 광생성 전자는 각각 부가된 전자가 포토 다이오드 (140) 의 전압을 저하시키는 지역 상호접속선 (152) 으로 흡인된다.
도 9b 에 도시한 바와 같이, 본 발명에 따라, 집적하는 동안, Vcc 전압은 1V 로 저하되고, 음 전압, 즉, -3 볼트는 리세트선 (150) 에 인가된다. 게다가, 양의 전압, 3 볼트는 선택선 (154) 에 인가된다.
결과적으로, 도 9b 에 도시한 바와 같이, 리세트 체널 영역 (146) 은 기판 (110) 으로부터 양으로 충전된 정공이 기판 (110) 의 표면에 흡인되어 축적으로 바이어스된다. 따라서, 폴리-1 층 (116) 하부에 있는 기판 표면을 구비함으로서, 리세트 체널 영역 (146) 의 기판 표면에 발생하는 다수의 정공은 기판 (110) 과 산화물 (160) 강의 인터페이스에서 미드 밴드 상태를 통해 가전자대로부터 전도대로 천이가 가능한 열적 생성 전자의 수를 대부분 감소시킨다.
동시에, 센스 체널 영역 (144) 및 선택 체널 영역 (142) 은 음으로 충전된 전자의 다수가 기판 (110) 의 표면으로 흡인되어 반전으로 바이어스된다. 이들 전자는 기판 (110) 과 산화물 (162) 및 기판 (110) 과 산화물 (164) 간의 인터페이스에서 미드 밴드 에너지 상태를 체움으로서, 열적 생성 전자 정공쌍으로부터 전자가 미드 밴드 상태를 통해 전도대로 천이하는 것이 가능한 이와 같은 것을 대부분 감소시킨다. 더욱이, Vcc 의 양의 전압을 가짐으로서, 표면에서의 열적생성 전자는 Vcc 에 의해서 집적된다.
화상 집적 주기에 이어서, 액티브 픽셀 센서셀 (100) 은 Vcc 전압이 3 볼트 상승함으로서 판독되고, 종래 전류 검출기에 접속된 액티브 영역 (132) 을 접지한다. 이들 바이어스 상태로, 포토다이오드 (140) 의 저하된 전압은 지역 상호접속선 (152) (도 1 의 센스 트렌지스터 게이트) 상의 전압을 저하시키고, 다음으로, 액티브 영역 (136)에서 액티브 영역 (132) 까지의 영역 (도 1 의 트렌지스터 (16 내지 18)) 을 통해서 흐르는 전류의 양을 감소시킨다. 그후, 감소된 전류 레벨은 종래 전류 검출기에 의해서 검출된다.
따라서, 본 발명에 따르면, 2중 폴리 공정 (폴리-1 및 폴리-2) 을 사용함으로서, 집적하는 동안, 기판 (110) 의 표면 영역은 고농도로 도프된 n+액티브 영역 (130, 132, 134, 및 136), 축적으로 바이어스된 표면 영역 (112 및 146), 또는 반전으로 바이어스된 표면 영역 (142 및 144) 을 포함한다. 표면 영역이 임의의 저농도로 도프되어 타당하게 바이어스되지 않는 것을 방지 함으로서, 실리콘과 실리콘 이산화물간의 인터페이스에서 미드 밴드 상태를 통해 천이 할 수 있는 열적 생성 전자의 수는 대부분 감소된다.
도 10 은 본 발명의 제 1 선택적 실시예에 따라 셀 (10) 의 개략적인 표현을 수단으로 액티브 픽셀 센서셀 (200) 의 졔 1 레벨을 표시한 평면도이다. 도 11 은 선 (10A-10A) 을 따라 자른 단면도를 도시한 도면이다.
이하, 상세한 설명에 따르면, 액티브 픽셀 센서셀 (200) 은 셀로부터 필드 산화물을 제거함으로서, 셀 (100) 에 사용되는 폴리실리콘의 2 개의 층 반대측에 폴리실리콘의 단일층을 갖는, 버드 비크 영역의 액티브 면적 에지에서 누설이 대부분 감소된다. 비록, 셀 (200) 이 기판 표면의 저농도로 도프된 영역을 포함하더라도, 이들 영역은 대분분 최소화된다.
도 10 내지 11 에 도시한 바와 같이, 액티브 픽셀 센서셀 (200) 은 제 1, 제 2, 제 3, 제 4, 및 제 5 액티브 영역 (212, 214, 216, 218, 및 220) 을 포함하는 기판 (210) 에 형성된다. 기판 (210) 의 제 1 액티브 영역 (212) 은 n+포토다이오드 (222) 를 형성하기위해 n 형 재료로 도프되고, 제 2, 제 3, 제 4, 및 제 5 액티브 영역 (214, 216, 218, 및 220) 은 셀 (200) 의 트렌지스터에대해 n+소오스 및 드레인 영역을 형성하기 위해 n 형 재료로 도프된다.
특히, 도 1 내지 도 10 을 참조하여, 액티브 영역 (214) 은 선택 트렌지스터 (18) 의 소오스로서 기능을 하고, 액티브 영역 (216) 은 센스 트렌지스터 (16) 의 소오스로서 및 선택 트렌지스터 (18) 의 드레인으로서 기능을 하고, 액티브 영역 (218) 은 리세트 트렌지스터 (14) 및 센스 트렌지스터 (16) 의 소오스로서 기능을 하고, 액티브 영역 (220) 은 리세트 트렌지스터 (14) 의 소오스로서 기능을 한다.
게다가, 제 2 및 제 3 액티브 영역 (214 내지 216) 은 선택 체널 영역 (230) 에 의해서 분리되고, 제 3 및 제 4 액티브 영역 (216 내지 218) 은 센스 체널 영역 (232) 에 의해서 분리되고, 제 4 및 제 5 액티브 영역 (218 내지 220) 은 리세트 체널 영역 (234) 에 의해서 분리된다.
도 10 에 도시된 바와 같이, 셀 (200) 은 제 2, 제 3, 제 4, 및 제 5 액티브 영역 (214, 216, 218, 및 220) 및 선택, 센스, 및 리세트 체널 영역 (230, 232, 및 234) 을 포함하는 기판 영역을 둘러 싸는 기판 (210) 의 저농도로 도프된 노출된 표면 영역 (238) 을 포함한다. 본 발명에 따르면, 셀 (200)은 액티브 영역 (212) 를 둘러싸는 기판 (210) 의 분리 영역 (236), 및 분리 영역 (236) 및 노츌된 표면 영역 (238) 양측 모두를 둘러싸는 기판 (210) 에 형성된 P+영역 (240) 을 더 포함한다.
도 12 는 액티브 픽셀 센서 셀 (200) 의 제 2 레벨을 표시한 평면도를 도시한 도면이다. 도 13a 내지 13c 는 선 (12A-12A, 12B-12B, 및 12C-12C) 을 따라 자른 단면도를 각각 도시한 도면이다.
또한, 본 발명에 따르면, 도 12 및 도 13a 내지 13c 에 나타낸 바와 같이, 셀 (200) 은 분리선 (248), 리세트선 (250), 센스선 (252), 및 선택선 (254) 인 4 개의 폴리-1 선을 형성하기 위해 패턴된 폴리 실리콘 (폴리-1) 층을 더 포함한다. 도시한 바와 같이, 폴리-1 분리선 (248) 및 산화물 (258) 의 제 1 하부층이 분리 영역 (236) 에 형성된다.
제 2 폴리-1 선, 리세트선 (250), 및 산화물 (260) 의 하부층은 노출된 기판 영역 (238) 및 리세트 체널 영역 (234) 의 제 1 영역 (270) 에 형성된다. 상술한 바와 같이, 리세트선 (250) 은 리세트 트렌지스터 (14) (도 1 에 나타냄) 의 게이트로서 기능을 한다.
제 3 폴리-1, 센스선 (252), 및 산화물 (262) 의 하부층은 노출된 기판 영역 (238) 및 센스 체널 영역 (232) 의 제 2 영역 (272) 에 형성된다. 상술한 바와 같이, 센스선 (252) 은 센스 트렌지스터 (16) (도 1 에 도시함) 의 게이트를 형성한다. 제 4 폴리-1 선, 선택선 (254), 및 산화물 (264) 의 하부층은 노출된 기판 영역 (238) 및 선택 체널 영역 (230) 의 제 3 영역 (276) 에 형성된다. 상술한 바와 같이, 선택선 (254) 은 선택 트렌지스터 (18) (도 1 에 도시함) 의 게이트로서 기능을 한다.
도 14 는 본 발명에 따른 액티브 픽셀 센서 셀 (200) 의 제 3 레벨을 표시한 평면도를 도시한 도면이다. 도 15a 내지 15c 는 선 (14A-14A, 14B-14B, 및 14C-14C) 을 따라 자른 단면도를 각각 도시한 도면이다.
도 14 및 도 15a 내지 15c 에 도시한 바와 같이, 셀 (200) 은 리세트선 (280), 센스선 (282), 및 선택선 (284) 인 3 개의 금속-1 선을 형성하기위해 패턴된 금속 (금속-1) 층을 더 포함한다.
산화물 (290) 의 하부층과 절연된 제 1 금속-1 선 및 리세트선 (280) 은 센스선 (254) 을 접촉하기위해 사용되고, 산화물 (294) 의 하부층과 분리된 근속-1 선 (284) 은 센스선 (254) 을 접촉하기 위해 사용된다. 게다가, 산화물 (292) 의 하부층과 부가적으로 절연된 금속-1 선 (282) 은 제 1 액티브 역역 (212), 제 5 액티브 영역 (220), 및 센스선 (252) 과 접촉하는데 사용된다.
도 16 은 본 발명에 따른 액티브 픽셀 센서 셀 (200) 의 동작을 표시한 평면도이다. 도 17a 내지 17b 는 도 16 의 선 (16A-16A 내지 16B-16B) 을 따라 자른 단면도를 도시한 도면이다.
도 1 의 셀 (10) 및 도 6 의 셀 (100) 과 마찬가지로, 액티브 픽셀 센서셀 (200) 의 동작은, 리세트 단계, 화상 집적 단계, 및 신호 판독 단계인 3 개의 단계로 실행된다.
본 발명에 따르면, 각 단계동안, 종래와 같이 도프된 폴리-1 층 (248) 은 음의 절연 전압인 -3 볼트로 계속해서 바이어스된다. 따라서, 도 17a 에 도시한 바와 같이, 기판 (210) 으로부터 양으로 충전된 정공이 기판 (210) 의 표면에 흡인되어, 서로로부터 인접 액티브 영역을 전기적으로 절연시킨다.
게다가, 기판 표면에서 발생하는 다수의 정공 때문에, 기판에서의 열적 전자는 기판 (210) 과 산화물 (258) 간의 인터페이스에서 미드 밴드 상태를 통해 가전자대로부터 전도대로 천이하는 것보다 정공중 하나와 더 잘 결합한다.
결과적으로, 본 발명의 제 1 선택적 실시예는 셀 (10) 의 n+액티브 영역을 분리하기 위해 종래사용된 필드 산화물 영역이 불필요하다. 필드 산화물 영역을 제거하여, 본 발명은 버드 비크 영역에서 액티브 영역 에지를 제거함으로서, 셀 (200) 의 누설 전류를 대부분 감소시킨다.
이 단계 직후, 리세트 단계동안, 리세트 트렌지스터 (14) 의 드레인으로서 기능을 하는 액티브 영역 (218) 은 3 볼트인 양의 Vcc 전압에 접속되고, 리세트 트렌지스터 (14) 의 게이트로서 기능을 하는 리세트선 (280) 은 3 볼트인 양의 리세트 전압을 갖는 단기간 펄스 (마이크로초) 가 인가된다. 리세트 전압은 포토다이오드 (222) 를 VR-VT14(거의 3V) 인 초기 집적 전압으로 리세트하는 레세트 체널 영역 (234) 에 체널을 형성하고, 위의 VR은 리세트 전압을 나타내고, VT14는 레세트 트렌지스터 (14) 의 문턱 전압을 나타낸다.
다음으로, 집적 하는 동안, 광자의 형태인 광에너지는 포토다이오드 (222) 에 입사됨으로서, 다수의 전자 정공 쌍을 발생한다. 포토다이오드 (222) 는 새로 형성된 전자 정공 쌍사이의 재 결합을 제한하도록 설계된다. 결과적으로, 광생성정공은 접지된 기판 (210) 으로부터 흡인되고, 반면에 광생성 전자는 각각 부가된 전자가 포토다이오드 (222) 의 전압을 저하시키는 센스선 (282) 으로 흡인된다.
본 발명의 제 1 선택적 실시예에 따라, 집적하는 동안, Vcc 전압은 1V 로 저하되고, 음의 전압, 즉, -3 볼트는 리세트선 (280) 에 인가된다. 게다가, 양의 전압, 3 볼트는 선택선 (284) 에 인가된다.
결과적으로, 셀 (100) 과 마찬가지로, 레세트 체널 영역 (234) 은 기판 (210) 으로부터 양으로 충전된 정공이 기판 (210) 의 표면으로 흡인되어 축적으로 바이어스된다. 따라서, 리세트 체널 영역 (234) 의 기판 표면에 발생하는 다수의 정공은 기판 (210)과 산화물 (260) 간의 인터페이스에서의 미드 밴드 상태를 통해 가전자대로부터 전도대로 천이가 가능한 열적 생성 전자의 수를 감소시킨다.
동시에, 센스 체널 영역 (232) 및 선택 체널 영역 (230) 은 음으로 충전된 전자의 다수가 기판 (210) 의 표면으로 흡입되어 반전으로 바이어스 된다. 이들 전자는 기판 (210) 과 산화물 (262) 및 기판 (210) 과 산화물 (264) 간의 인터페이스에서 미드 밴드 에너지 상태를 체움으로서, 열적 생성 전자 정공쌍으로부터 전자가 미드 밴드 상태를 통해 전도대로 천이하는 것이 가능한 이와 같은 것을 감소시킨다. 더욱이, Vcc 의 양의 전압을 가짐으로서, 표면에서의 열적생성 전자는 Vcc 에 의해서 집적된다.
화상 집적 주기에 이어서, 액티브 픽셀 센서셀 (200) 은 Vcc 전압이 3 볼트 상승함으로서 판독되고, 종래 전류 검출기에 접속된 액티브 영역 (214) 을 접지한다. 이들 바이어스 상태로, 포토다이오드 (222) 의 저하된 전압은 센스선 (252) (도 1 의 센스 트렌지스터 (16) 의 게이트) 상의 전압을 저하시키고, 다음에, 액티브 영역 (218) 에서 액티브 영역 (214) 까지의 영역 (도 1 의 트렌지스터 (16 내지 18)) 을 통해서 흐르는 전류의 양을 감소시킨다. 그후, 감소된 전류 레벨은 종래 전류 검출기에 의해서 검출된다.
따라서, 본 발명의 제 1 선택적 실시예에 따르면, 액티브 픽셀 센서 셀은 필드 산화물 영역을 제거하고 폴리의 단일층만을 사용한다. 폴리의 단일층을 사용함으로서, 제 1 선택적 실시예는 제조 공정을 단순화한다. 그러나, 셀 (200) 은 노출된 표면 영역 (238) 을 포함하고, 셀 (200) 은 셀 (100) 보다 절연이 되지 않는다.
도 18 은 본 발명의 제 2 선택적 실시예에 따라 셀 (10) 의 개략적 표현을 수단으로 액티브 픽셀 센서 셀 (300) 의 제 1 레벨을 표시한 평면도이다. 도 19 는 선 (18A-18A) 을 따라 자른 단면도를 도시한 도면이다.
이하 상세한 설명에 따르면, 액티브 픽셀 센서 셀 (300) 은 셀로부터 필드 산화물을 제거함으로서, 셀 (100) 에 사용된 폴리실리콘의 2 개의 층의 반대측에 폴리실리콘의 단일 층을 갖는, 버드 비크 영역의 액티브 면적 에지에서의 누설을 대부분 감소시킨다. 비록, 셀 (300) 이 셀 (100) 또는 셀 (200) 보다 실질적인 실리콘 점유 면적이 넓더라도, 집적주기 동안, 셀 (300) 은 고농도로 도프되지 않은 셀 (300) 의 모든 표면 영역이 축적 또는 반전으로 바이어스된다.
도 18 및 도 19 에 도시한 바와 같이, 액티브 픽셀 센서셀 (300) 은 제 1, 제 2, 제 3, 제 4, 제 5 및 제 6 액티브 영역 (310, 312, 314, 316, 318 및 320) 을 포함한 기판 (308) 에 형성된다. 기판 (308) 의 제 1 액티브 영역 (310) 은 n+포토다이오드 (322) 를 형성하기 위해 n 형 재료로 도프되고, 반면에, 제 2, 제 3, 제 4, 제 5, 및 제 6 액티브 영역 (312, 314, 316, 318 및 320) 은 셀 (300) 의 잔여 트렌지스터에 대한 n+소오스 및 드레인 영역을 형성하도록 n 형 재료로 도프된다.
특히, 도 1 및 도 18 을 참조하면, 액티브 영역 (312) 은 리세트 트렌지스터(14) 의 소오스로서 기능을 하고, 액티브 영역 (314) 은 리세트 트렌지스터 (14) 의 드레인으로서 기능을 하고, 액티브 영역 (316) 은 센스 트렌지스터 (16) 의 소오스 및 선택 트렌지스터 (18) 의 드레인으로서 기능을 하고, 액티브 영역 (318) 은 센스 트렌지스터 (16) 의 드레인으로서 기능을 하고, 액티브 영역 (320) 은 선택 트렌지스터 (18) 의 소오스로서 기능을 한다.
더욱이, 제 2 및 제 3 액티브 영역 (312 및 314) 은 환상 (環狀) 의 리세트 체널 영역 (330) 에 의해서 분리되고, 제 4 및 제 5 액티브 영역 (316 및 318) 은 환상 센스 체널 영역 (332) 에 의해서 분리되고, 제 4 및 제 6 액티브 영역 (316 및 320) 은 센스 체널 영역 (334) 에 의해서 분리된다. 본 발명에 따르면, 셀 (300) 은 액티브 영역 (310, 312, 및 316) 을 둘러싸는 기판 (308) 의 분리 영역 (340) 을 더 포함한다.
도 20 은 액티브 픽셀 센서 셀 (300) 의 제 2 레벨을 표시한 평면도이다. 도 21a 내지 21c 는 선 (20A-20A, 20B-20B 및 20C-20C) 을 따라 자른 단면도를 각각 도시한 도면이다.
본 발명에 따르면, 도 20 및 도 21a 내지 21c 에 도시한 바와 같이, 셀 (300) 은 절연선 (348), 환상 리세트 게이트 (350), 환상 센스 게이트 (352), 및 환상 선택 게이트 (354) 인 4 개의 폴리-1 선을 형성하기 위해 패턴된 폴리 실리콘 (폴리-1) 층을 더 포함한다. 나타낸 바와 같이, 폴리-1 절연선 (348) 및 산화물 (358) 의 제 1 하부층은 제 1 액티브 영역 (310), 제 2 액티브 영역 (312), 및 제 4 액티브 영역 (316) 을 둘러싸도록 기판 (308) 의 분리 영역 (340) 에 형성된다.
제 2 폴리-1 선, 리세트 게이트 (350), 및 산화물 (360) 의 하부층은 환상 리세트 체널 영역 (330) 에 형성된다. 제 3 폴리-1 선, 센스 게이트 (352), 및 산화물 (362) 의 하부층은 환상 센스 체널 영역 (334) 에 형성된다. 제 4 폴리-1 선, 선택선 (354), 및 산화물 (364) 의 하부층은 화상 선택 체널 영역 (336) 에 형성된다.
도 22 는 본 발명에 따른 액티브 픽셀 센서셀 (300) 의 제 3 레벨을 표시한 평면도이다. 도 23a 내지 23c 는 선 (22A-22A, 22B-22B 및 22C-22C) 을 따라 자른 단면도를 각각 도시한 도면이다.
도 22 및 23a 내지 23c 에 나타낸 바와 같이, 셀 (300) 은 리세트선 (380), 센스선 (382), 및 선택선 (384) 인 3 개의 금속-1 선을 형성하기 위해 패턴된 금속 (금속-1) 층을 더 포함한다.
제 1 금속-1 선, 및 산화물 (390) 의 하부층과 분리된 리세트선 (380) 은 리세트 게이트 (350) 에 접촉되고, 산화물 (394) 의 하부층와 분리된 금속-1 선택 선 (384) 이 센스 게이트 (354) 와 접촉된다. 더욱이, 산화물 (392) 의 하부층과 추가로 분리된 금속-1 선 (382) 은 제 2 액티브 영역 (312) 을 센스 게이트 (352) 및 제 1 액티브 영역 (310) 에 접촉시킨다.
선택적으로, 도 24 내지 25 에 나타낸 바와 같이, 제 1 액티브 영역 (310) 을 제 2 액티브 영역 (312) 에 접촉시키기 위해서 금속-1 선 (382) 을 사용하기 보다, n+액티브 영역 (310 및 312) 은 액티브 영역 (312) 의 전압이 액티브 영역 (310) 상의 전압이 되도록 2 개의 영역을 함께 확산시켜 형성될 수 있다.
도 26 은 본 발명에 따른 액티브 픽셀 센서 셀 (300) 의 동작을 표시한 평면도를 도시한 도면이다. 도 27a 내지 27b 는 선 (26A-26A 및 26B-26B) 을 따라 자른 단면도를 나타낸 도면이다.
도 1 의 셀 (10), 도 8 의 셀 (100) 및 도 17 의 셀 (200) 에서와 마찬가지로, 리세트 단계, 화상 집적 단계, 및 신호 판독 단계인 3 개의 단계로 형성된다.
본 발명에 따르면, 각 단계동안, 종래와 같이 도프된 폴리-1 층 (348) 은 음의 절연 전압인 -3 볼트로 계속해서 바이어스된다. 따라서, 셀 (100 및 200) 에서와 마찬가지로, 제 1 액티브 영역 (310) 으로부터 양으로 충전된 정공이 기판 (308) 의 표면에 흡인되어, 서로로부터 인접 액티브 영역을 전기적으로 절연시킨다.
결과적으로, 본 발명의 제 2 선택적 실시예는 셀 (10) 의 n+액티브 영역을 분리하기 위해 종래 사용된 필드 산화물 영역이 불필요하다. 필드 산화물 영역을 제거함으로서, 본 발명의 제 2 실시예는 버드 비크 영역에서 액티브 영역 에지를 제거함으로서, 셀 (300) 의 누설 전류를 대부분 감소시킨다.
이 단계 직후, 리세트 단계동안, (도 1 에 도시한) 리세트 트렌지스터 (14) 의 드레인으로서 기능을 하는 액티브 영역 (314) 은 3 볼트인 양의 Vcc 전압에 접속되고, 리세트 트렌지스터 (14) 의 게이트로서 기능을 하는 리세트선 (380) 은 3 볼트인 양의 리세트 전압을 갖는 단기간의 펄스 (마이크로초) 가 인가된다. 리세트 전압은 포토다이오드 (322) 를 VR-VT14(거의 3V) 인 초기 집적 전압으로 리세트하는 레세트 체널 영역 (330) 에 체널을 형성시키며, 위의 VR은 리세트 전압을 나타내고, VT14는 레세트 트렌지스터 (14) 의 문턱 전압을 나타낸다.
다음으로, 집적하는 동안, 광자의 형태인 광에너지는 포토다이오드 (322) 에 입사됨으로서, 다수의 전자 정공 쌍을 발생한다. 포토다이오드 (322) 는 새로 형성된 전자 정공 쌍 사이의 재 결합을 제한하도록 설계된다. 결과적으로, 광생성 정공은 접지된 기판 (308) 에 흡인되고, 반면에 광생성 전자는 각각 부가된 전자가 포토다이오드 (322) 의 전압을 저하시키는 센스선 (382) 에 흡인된다.
본 발명의 제 2 선택적 실시예에 따라, 집적하는 동안, Vcc 전압은 1V 저하되고, 음의 전압, 즉, -3 볼트는 리세트선 (380) 에 인가된다. 게다가, 양의 전압, 3 볼트는 선택선 (384) 에 인가된다.
결과적으로, 셀 (100 및 200) 과 마찬가지로, 리세트 체널 영역 (330) 은 기판 (308) 으로부터 양으로 충전된 정공이 기판 (308) 의 표면에 흡인되어 축적으로 바이어스된다. 따라서, 리세트 체널 영역 (330) 의 기판 표면에 발생하는 다수의 정공은 기판 (308) 과 산화물 (360) 간의 인터페이스에서 미드 밴드 상태를 통해 가전자대로부터 전도대로 천이가 가능한 열적 생성 전자의 수를 대부분 감소시킨다.
동시에, 센스 체널 영역 (332) 및 선택 체널 영역 (334) 은 음으로 충전된 전자의 다수가 기판 (308) 의 표면으로 흡인되어 반전된다. 이들 전자는 기판 (308) 과 산화물 (362) 및 기판 (308) 과 산화물 (364) 간의 인터페이스에서 미드 밴드 에너지 상태를 체움으로서, 열적 생성 전자 정공 쌍으로부터 전자가 미드 밴드 상태를 통해 전도대로 천이하는 것이 가능한 이와 같은 것을 대부분 감소시킨다. 더욱이, Vcc 의 양의 전압을 가짐으로서, 표면에서의 열적생성 전자는 Vcc 에 의해서 집적된다.
화상 집적 주기에 이어서, 액티브 픽셀 센서 셀 (300) 은 Vcc 상의 전압을 3 볼트 상승함으로서 판독되고, 종래 전류 검출기에 접속된 액티브 영역 (314) 을 접지시킨다. 이들 바이어스 조건으로, 포토다이오드 (322) 의 저하된 전압은 센스 게이트 (352) (도 1 의 센스 트렌지스터 (16) 의 게이트) 상의 전압을 저하시키고, 다음에, 액티브 영역 (328) 에서 액티브 영역 (320) 까지의 영역 (도 1 의 트렌지스터 (16 내지 18)) 을 통해서 흐르는 전류의 양을 감소시킨다. 그후, 감소된 전류 레벨은 종래 전류 검출기에 의해서 검출된다.
따라서, 본 발명의 제 2 선택적 실시예에 따르면, 싱글 폴리 액티브 픽셀 센서 셀은 필드 산화물 영역을 제거하고 도프되지 않은 모든 표면 영역이 축적 또는 반전으로 바이어스 된다. 따라서, 제 2 선택적 실시예는 폴리의 단일층만을 갖는 셀 (100) 의 모든 이점을 제공한다. 그러나, 셀 (300) 은 셀 (100) 보다 (거의 6 배 더 큰) 충분히 크고, 셀 (200) 은 (셀 (100) 보다 거의 3 배 큰) 그 중간이다.
여기에서 설명한 발명의 실시예에 대한 다양한 변경은 본 발명을 실현시키는 데에 이용될 수도 있다는 것으로 이해되어져야한다. 따라서, 이하 청구항은 본 발명 및 그 방법의 범주와 이들 청구항의 범주 내의 구성을 규정하며, 이와 동등한 것은 청구항에 의해서 커버되는 것을 의도로 한다.
이상 설명한 본 발명에 따르면, 셀로부터 필드 산화물을 제거하고, 집적하는 동안에, 고농도로 도프되지 않은 셀의 표면 영역을 축적으로 바이어스 시키거나 또는 반전으로 바이어스 시킴으로서 액티브 픽셀 센서 셀의 실리콘과 실리콘 산화물간의 인터 페이스에서의 누설 전류가 대부분 감소하는 효과가 있다.
Claims (6)
- 실리콘 기판 상에 형성된 액티브 픽셀 센서 셀에 있어서,상기 기판의 분리 영역에 형성된 절연 재료의 제 1 층, 상기 기판 내의 복수개의 액티브 영역을 둘러싸는 외벽부, 및 돌출벽부의 일측상에 제 1 액티브 영역 및 상기 돌출벽부의 반대측에 제 2, 제 3 및 제 4 액티브 영역을 규정하기 위해 상기 외벽부로부터 내부로 확장하는 돌출벽부를 갖는 분리 영역, 선택 체널 영역에 의해서 분리된 상기 제 2 및 제 3 액티브 영역, 센스 체널 영역에 의해서 분리된 상기 제 3 및 제 4 액티브 영역, 상기 돌출벽부 및 상기 외벽부의 단부에 의해서 규정된 리세트 체널 영역에 의해서 분리된 상기 제 1 및 제 4 액티브 영역,상기 기판의 상기 분리 영역에 형성되는 절연 재료의 상기 제 1 층에 형성된 전도 재료의 제 1 층,상기 외벽부에 형성되는 전도 재료의 상기 제 1 층의 제 1 영역, 리세트 트렌지스터 영역, 및 상기 돌출벽부에 형성되는 전도 재료의 상기 제 1 층의 제 1 영역에 형성된 절연 재료의 제 2 층,상기 제 1 액티브 영역, 상기 돌출벽부에 형성되는 전도 재료의 상기 제 1 층의 제 2 영역, 상기 센스 체널 영역, 및 상기 외벽부에 형성되는 전도 재료의 상기 제 1 층의 제 2 영역에 형성된 절연 재료의 제 3 층,상기 외벽부에 형성되는 전도 재료의 상기 제 1 층의 제 3 영역, 상기 돌출벽부에 형성되는 전도 재료의 상기 제 1 층의 제 3 영역, 상기 선택 체널 영역및 상기 외벽부에 형성되는 전도 재료의 상기 제 1 층의 제 4 영역에 형성된 절연 재료의 제 4 층, 및절연 재료의 상기 제 2, 제 3 및 제 4 층에 형성된 전도 재료의 제 2 층으로 이루어지는 것을 특징으로 하는 액티브 픽셀 센서 셀.
- 제 1 항에 있어서, 전도 재료의 상기 제 1 및 제 2 층은 도프된 폴리 실리콘을 포함하는 것을 특징으로 하는 액티브 픽셀 센서 셀.
- 제 1 전도성 형태의 반도체 기판에 형성된 액티브 픽셀 센서 셀로 광에너지를 픽셀 신호로 변환 시키는 방법에 있어서, 상기 액티브 픽셀 센서 셀은,상기 기판의 분리 영역에 형성된 절연 재료의 제 1 층, 상기 기판내의 복수개의 액티브 영역을 둘러싸는 외벽부 및 돌출벽부의 일측상에 제 1 액티브 영역 및 돌출벽부의 반대측에 제 2, 제 3 및 제 4 액티브 영역을 규정하기 위해 상기 외벽부로부터 내부로 확장하는 돌출벽부를 갖는 분리 영역, 선택 체널 영역에 의해서 분리된 상기 제 2 및 제 3 액티브 영역, 센스 체널 영역에 의해서 분리된 상기 제 3 및 제 4 액티브 영역, 상기 돌출벽부 및 상기 외벽부의 단부에 의해서 규정된 리세트 체널 영역에 의해서 분리된 상기 제 1 및 제 4 액티브 영역,상기 기판의 상기 분리 영역에 형성되는 절연 재료의 상기 제 1 층에 형성된 전도 재료의 제 1 층,상기 외벽부에 형성되는 전도 재료의 상기 제 1 층의 제 1 영역, 리세트 트렌지스터 영역, 및 상기 돌출벽부에 형성되는 전도 재료의 상기 제 1 층의 제 1 영역에 형성된 절연 재료의 제 2 층,상기 제 1 액티브 영역, 상기 돌출벽부에 형성되는 전도 재료의 상기 제 1 층의 제 2 영역, 상기 센스 체널 영역, 및 상기 외벽부에 형성되는 전도 재료의 상기 제 1 층의 제 2 영역에 형성된 절연 재료의 제 3 층,상기 외벽부에 형성되는 전도 재료의 상기 제 1 층의 제 3 영역, 상기 돌출벽부에 형성되는 전도 재료의 상기 제 1 층의 제 3 영역, 상기 선택 체널 영역및 상기 외벽부에 형성되는 전도 재료의 상기 제 1 층의 제 4 영역에 형성된 절연 재료의 제 4 층, 및절연 재료의 상기 제 2, 제 3 및 제 4 층에 형성된 전도 재료의 제 2 층으로 이루어지며,전도 재료의 상기 제 1 층에 제 1 음의 전압을 인가하는 단계,절연 재료의 상기 제 2 층에 형성된 전도 재료의 상기 제 2 층에 제 2 음의 전압을 인가하는 단계,상기 제 4 액티브 영역에 제 1 양의 전압을 인가하는 단계, 및절연 재료의 상기 제 4 층에 형성된 전도 재료의 상기 제 2 층에 제 2 양의 전압을 인가하는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제 3 항에 있어서, 상기 제 1 양의 전압은 상기 제 2 양의 전압 이하인 것을 특징으로 하는 방법.
- 실리콘 기판상에 형성된 액티브 픽셀 센서 셀에 있어서,상기 기판에 형성된 복수개의 액티브 영역, 제 1, 제 2, 제 3, 제 4 및 제 5 액티브 영역을 포함하는 복수개의 액티브 영역,상기 제 2 및 제 3 액티브 영역 사이의 상기 기판에 형성된 선택 체널 영역,상기 제 3 및 제 4 액티브 영역 사이의 상기 기판에 형성된 센스 체널 영역,상기 제 4 및 제 5 액티브 영역 사이의 상기 기판에 형성된 리세트 체널 영역,상기 제 2, 제 3, 제 4 및 제 5 액티브 영역 및 상기 선택 , 센스, 및 리세트 체널 영역을 포함한 기판 면적을 둘러싸는 노출된 기판 영역,상기 제 1 액티브 영역을 둘러싸는 제 1 분리 기판 영역,상기 제 1 분리 영역 및 상기 노출된 기판 영역을 둘러싸는 제 2 분리 기판 영역,상기 제 1 분리 기판 영역에 형성된 제 1 전도선 및 하부 절연층,상기 리세트 체널 영역 및 상기 노출된 기판 영역의 제 1 부에 형성된 제 2 전도선 및 하부 절연 절연층,상기 센스 체널 영역 및 상기 노출된 기판 영역의 제 2 부에 형성된 제 3 전도선 및 하부 절연층, 및상기 선택 체널 영역 및 상기 노출된 기판 영역의 제 3 부에 형성된 제 4 전도선 및 하부 절연층으로 이루어지는 것을 특징으로 하는 액티브 픽셀 센서 셀.
- 실리콘 기판상에 형성된 액티브 픽셀 센서 셀에 있어서,상기 기판에 형성된 복수개의 액티브 영역, 제 1, 제 2, 제 3, 제 4, 제5 및 제 6 액티브 영역을 포함하는 복수개의 액티브 영역,상기 제 1 액티브 영역, 상기 제 2 액티브 영역, 및 제 4 액티브 영역을 둘러싸서 분리 시킨 기판 분리 영역,상기 제 2 및 제 3 액티브 영역 사이의 상기 기판에 형성된 리세트 체널 영역,상기 제 4 및 제 5 액티브 영역사이의 상기 기판에 형성된 센스 체널 영역,상기 제 4 및 제 6 액티브 영역사이의 상기 기판에 형성된 선택 체널 영역,상기 분리 영역에 형성된 절연 재료의 분리선 및 하부층,상기 리세트 체널 영역에 형성된 절연 재료의 리세트 게이트 및 하부층,상기 센스 체널 영역에 형성된 분리 재료의 센스 게이트 및 하부층, 및상기 선택 체널 영역에 형성된 분리 재료의 선택 게이트 및 하부층으로 이루어지는 것을 특징으로 하는 액티브 픽셀 센서 셀.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US66419196A | 1996-06-10 | 1996-06-10 | |
| US08/664,191 | 1996-06-10 | ||
| US8/664,191 | 1996-06-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006492A KR980006492A (ko) | 1998-03-30 |
| KR100261334B1 true KR100261334B1 (ko) | 2000-07-01 |
Family
ID=24664964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970023767A KR100261334B1 (ko) | 1996-06-10 | 1997-06-10 | 누설 전류를 최소화한 액티브 픽셀 센서 셀 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100261334B1 (ko) |
| DE (1) | DE19724392A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051857A (en) * | 1998-01-07 | 2000-04-18 | Innovision, Inc. | Solid-state imaging device and method of detecting optical signals using the same |
| US6486913B1 (en) * | 1999-09-30 | 2002-11-26 | Intel Corporation | Pixel array with shared reset circuitry |
-
1997
- 1997-06-10 DE DE19724392A patent/DE19724392A1/de not_active Withdrawn
- 1997-06-10 KR KR1019970023767A patent/KR100261334B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE19724392A1 (de) | 1997-12-11 |
| KR980006492A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5789774A (en) | Active pixel sensor cell that minimizes leakage current | |
| JP3467858B2 (ja) | 光電変換素子 | |
| KR100256835B1 (ko) | 자동 블루밍 방지와 넓은 다이나믹 레인지를 갖는 단일 스플릿 게이트 mos 트랜지스터 액티브 화소 센서 셀 | |
| KR100854230B1 (ko) | 핀드 플로팅 확산 다이오드를 갖는 이미지 센서 | |
| KR100477788B1 (ko) | 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법 | |
| US5970316A (en) | Method of making active pixel sensor cell that minimizes leakage current | |
| US6528833B2 (en) | CMOS active pixel for improving sensitivity | |
| KR100851494B1 (ko) | 수직적으로 집적된 세트 및 리셋 다이오드를 갖는 ｃｍｏｓ이미지 센서를 위한 소형 픽셀 | |
| US5043783A (en) | Solid state image sensor | |
| US4791070A (en) | Method of fabricating a solid state image sensing device | |
| KR100247842B1 (ko) | 셀의 포토다이오드를 리셋하기 위하여 기생 트랜지스터를 사용하는 액티브 화소 감지셀 | |
| US6326655B1 (en) | Solid state imaging device having a gate electrode formed over a potential dip | |
| US6724060B2 (en) | Semiconductor device with solid state image pickup element | |
| JP5489922B2 (ja) | 改良型太陽光発電回路 | |
| KR100261334B1 (ko) | 누설 전류를 최소화한 액티브 픽셀 센서 셀 | |
| KR20090015651A (ko) | 영상감도 및 다이내믹 레인지를 향상시키는 단위픽셀 | |
| US6344669B1 (en) | CMOS sensor | |
| US20060151814A1 (en) | Optical semiconductor device | |
| US5290722A (en) | Method of making floating gate junction field effect transistor image sensor elements | |
| JPS59178769A (ja) | 固体撮像装置 | |
| EP0232148B1 (en) | Photoelectric converting device and method for producing the same | |
| US5652442A (en) | Charge coupled device and imaging device having a charge coupled device | |
| US7030434B1 (en) | Arrangement with image sensors | |
| US6344368B1 (en) | Method for forming CMOS sensor | |
| KR20030002877A (ko) | 이미지센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |