KR19990062875A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR19990062875A KR19990062875A KR1019980053576A KR19980053576A KR19990062875A KR 19990062875 A KR19990062875 A KR 19990062875A KR 1019980053576 A KR1019980053576 A KR 1019980053576A KR 19980053576 A KR19980053576 A KR 19980053576A KR 19990062875 A KR19990062875 A KR 19990062875A
- Authority
- KR
- South Korea
- Prior art keywords
- mosfets
- source
- film
- region
- memory cell
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract description 82
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 54
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000013500 data storage Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 70
- 125000006850 spacer group Chemical group 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 239000003870 refractory metal Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 239000010936 titanium Substances 0.000 description 58
- 229910008484 TiSi Inorganic materials 0.000 description 43
- 229910004298 SiO 2 Inorganic materials 0.000 description 35
- 230000008569 process Effects 0.000 description 34
- 125000004429 atom Chemical group 0.000 description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 20
- 238000000137 annealing Methods 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 239000012298 atmosphere Substances 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 206010010144 Completed suicide Diseases 0.000 description 2
- 208000012868 Overgrowth Diseases 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
Abstract
불휘발성 메모리 셀에 데이터 기입속도 저하없이 주변회로 내의 MOSFET의 소스/드레인 영역의 전기 시트저항을 감소시킬 수 있는 반도체 장치를 제공한다. 이 장치는 동일 반도체 기판 상에 제공된 불휘발성 메모리 셀 및 주변회로로 구성된다. 불휘발성 메모리 셀은 제 1 도전형의 제 1 복수의 MOSFET로 형성된다. 주변회로는 제 1 도전형의 제 2 복수의 MOSFET를 포함한다. 제 1 복수의 MOSFET 각각은 데이터 저장을 위한 플로팅 게이트를 갖는 게이트 전극 및 실제적으로 실리사이드막을 전혀 갖지 않는 소스/드레인 영역을 구비한다. 제 2 복수의 MOSFET 각각은 실리사이드막 및 제 1 복수의 MOSFET 각각의 소스/드레인 영역보다 낮은 도핑농도를 갖는 소스/드레인 영역을 구비한다. 제 1 복수의 MOSFET의 소스/드레인 영역의 도핑농도는 1 x 1019atoms/cm3이상이며 제 2 복수의 MOSFET의 소스/드레인 영역의 도핑농도는 1 x 1019atoms/cm3이하인 것이 바람직하다.
Description
본 발명은 자기 정렬 실리사이드(self-aligned silicide : SALICIDE(이하, 살리사이드라 함)) 구조를 가진 반도체 장치 및 제조방법에 관한 것으로, 특히 금속-산화-반도체 전계 효과 트랜지스터(MOSFET)로 형성된 불휘발성 메모리 셀 및 반도체 기판 상에 MOSFET를 포함하는 주변회로를 구비한 것으로, 메모리 셀의 MOSFET는 이들의 소스/드레인 영역에 실리사이드층을 전혀 갖지 않는 반면 주변회로의 MOSFET는 이들의 소스/드레인 영역에 실리사이드층을 갖는 반도체 장치 및 그 반도체 장치 제조방법에 관한 것이다.
종래에, 반도체 집적회로 장치에서 반도체 소자 및 구성요소의 소형화 및 집적화가 계속 진행되어 왔다.
최근에, 메모리 장치 및 논리 장치와 같이, 0.15 내지 0.25㎛만큼 작은 설계규칙에 따라 설계된 고집적화된 반도체 집적회로 장치(즉, LSI)가 제조되어 실제로 사용되었다. 이들 LSI는 MOSFET가 바이플로라 트랜지스터보다 쉽게 소형화되기 때문에 흔히 MOSFET를 사용하여 구성된다.
LSI에서 반도체 소자 및 구성요소의 가공 집적화에 따라, MOSFET에서 게이트 전극의 길이 및 소스/드레인의 폭을 감소시킬 필요가 있었다. 그러나, 게이트 길이 및 소스/드레인 폭의 감소는 이들의 전기 저항을 증가시키므로 LSI의 내부회로의 동작속도가 악화되는 문제가 발생한다.
이 문제를 해결하기 위해서 소형화된 MOSFET에서 단결정 실리콘(Si) 기판 내에 형성된 소스/드레인 영역 및 다결정질 Si(즉, 다결정실리콘)으로 만들어진 게이트 전극에 전기저항이 낮은 내화 실리사이드층이 널리 사용되었다. 내화 실리사이드층은 전형적으로 소스/드레인 영역의 표면영역 및 게이트 전극 상에 놓인다.
실리사이드층은 전형적으로 공지의 살리사이드 기술을 사용하여 형성된다. 구체적으로, 먼저, 티타늄(Ti) 막과 같은 내화 금속은 단결정 Si 소스/드레인 영역 및 다결정실리콘 게이트 전극과 접촉되게 형성된다. 이어서, 내화 금속막, 소스/드레인 영역, 및 게이트 전극을 열처리하여 내화 금속 및 Si 사이에 실리사이드화 반응이 야기되도록 한다. 이에 따라, 내화 실리사이드막은 소스/드레인 영역의 표면영역, 및 게이트 전극 각각에 형성된다. 마지막으로, 반응안된 내화 금속막은 제거된다. 내화 실리사이드막은 어떤 마스크 막없이 자기정렬로 게이트 전극 및 분리 유전체에 형성되므로, 이 형성방법을 자기-정렬 실리사이드 기술 혹은 살리사이드 기술이라 한다. 또한, 이와 같이 하여 형성된 살리사이드막이 구비된 소스/드레인 영역 및 게이트 전극을 살리사이드 구조라 한다.
도 1a 내지 도 1k는 플러시 전기적으로 소거가능한 프로그래머블 판독전용 메모리(FEPROM)라 하는 플러시 불휘발성 반도체 메모리의 종래 제조방법을 도시한 것으로, 여기서 살리사이드 기술이 사용된다.
이 메모리 장치는 플로팅 게이트를 가지는 n-채널 MOSFET로 형성된 많은 불휘발성 메모리 셀 및 n- 및 p-채널 MOSFET로 형성되어 주변회로로 구성된다. 그러므로, 주변회로는 상보 MOS(CMOS) 구조를 갖는다. 주변회로는 판독동작 및 기입 혹은 재프로그래밍 동작과 같은 메모리 셀에 대한 제어동작을 제공하도록 동작한다. 메모리 셀은 메모리 셀 영역에서 매트릭스 형태로 배열된다. 주변회로의 n- 및 p-채널 MOSFET는 각각 주변 NMOS 및 PMOS영역 내에 배열된다.
그러나, 도 1a 내지 도 1k에서, 설명을 간단하게 하기 위해서 이하 메모리 셀에서 n-채널 MOSFET 중 2개의 인접한 것, 주변회로 내의 n-채널 MOSFET 중 하나, 주변회로에서 p-채널 MOSFET 중 하나를 설명한다.
먼저, 도 1a에 도시한 바와같이, 특정 깊이의 분리 유전체(102)는 공지의 국부산화 실리콘(LOCOS)에 의해 p- 혹은 n-형 단결정 Si 기판(101)의 주면에 선택적으로 형성하여 주변회로의 주변 NMOS 영역(151) 및 주변 PMOS 영역(152) 및 메모리 셀 영역(153)을 정한다.
다음에, 주변 NMOS 영역(151)을 덮지 않는 윈도우를 갖는 패턴닝된 포토레지스트막(103a)을 포토리소그래피 기술을 사용하여 형성한다. 이어서, 마스크로서 포토레지스트막(103a)를 사용하여, 보론(B)을 기판(10)에 선택적으로 이온주입하여, 도 1b에 도시한 바와 같이 주변 NMOS영역(151)에 p-형 웰(104)을 형성한다. 그후, 포토레지스트막(103a)을 제거한다.
p-형 웰(104)의 경우와 동일한 방식으로, n-형 웰(105)을 주변 PMOS 영역(152)에 형성하고 p-형 웰(106)은 도 1c에 도시한 바와 같이 메모리 셀 영역(153)에 형성된다.
실리콘 산화(SiO2)막(137)은 열산화공정에 의해서 도 1d에 도시한 바와 같이 기판(101)의 전체 주면 상에 형성된다. 이어서 화학기상증착(CVD) 공정에 의해서, 다결정실리콘막(138)(대략 150nm 두께)을 전 SiO2막(137) 상에 형성하고, 텅스텐 폴리사이드막(140)을 전체의 ONO막(139) 상에 형성한다. ONO막(139)은 3개의 적층된 막, 즉 SiO2서브막, 실리콘 질화(Si3N4) 서브막, 및 SiO2서브막으로 형성된다. 텅스텐 폴리사이드막(140)은 불순물이 도핑된 다결정실리콘 서브막 및 텅스텐 실리사이드 서브막의 복합막으로서, 상기 불순물은 전형적으로 인(P)이다.
그후, 게이트 전극을 위한 영역을 덮는 패턴으로 패턴된 포토레지스트막을 포토리소그래피 기술을 사용하여 형성한다. 이어서, 포토레지스트막을 마스크로서 사용하여, 다결정 실리콘막(138), ONO막(129), 및 텅스텐 폴리사이드막(140)이 연속적으로 패터닝되어, 도 1e에 도시한 바와같이, 메모리 셀 영역(153)에 배열되는 n-채널 MOSFET를 위한 게이트 전극(111)을 형성한다. 게이트 전극(111)은 남게 된 다결정 실리콘막(138), ONO막(139), 및 텅스텐 폴리사이드막(140)의 조합에 의해 형성된다. 이 패터닝 공정에서, SiO2막(137)은 패턴되지 않는다.
다결정 실리콘막(도시 안됨)은 전체 SiO2막(137) 상에 형성되어 전체 기판(101)을 덮도록 하고, 이어서 다결정 실리콘막을 패터닝하여 주변 NMOS 및 PMOS 영역(151 및 152) 내에 n- 및 p-채널 MOSFET를 위한 게이트 전극을 형성하도록 한다. 패터닝 공정에서, SiO2막(137)은 패턴되지 않는다.
SiO2막(137)은 마스크로서 게이트 전극(111, 112)를 사용하여 선택적으로 에칭되어, 각각의 게이트 산화막(107, 108)을 형성한다. 이 단계의 상태를 도 1e에 시하였다.
이 단계에 이어서, SiO2막(도시 안됨)은 기판(101)의 덮혀있지 않은 주면 상에 형성되어 CVD 공정에 의해 게이트 전극(111, 112)를 덮도록 한다. SiO2막은 이때 비등방성 에칭공정에 의해서 에치백되어, 도 1f에 도시한 바와 같이, 게이트 전극(111, 112)의 각각의 일측에 측벽 스페이서(113)을 형성한다.
마스크로서 주변 PMOS 영역(152)을 덮고 있는 동안, 비소(As)와 같은 n-형 불순물을 P-형 웰(104, 106)에 선택적으로 이온 주입한다. 이에 따라, n-형 불순물은 게이트 전극(111, 112), 측벽 스페이서(113), 및 분리 절연체(102)에 자기정렬로 p-형 웰(104, 106)에 선택적으로 이온 주입된다.
p-형 웰(104 및 105)과 동일한 방식으로, 보론(B)와 같은 p-형 불순물은 마스크로서 주변 NMOS 영역(151) 및 메모리 셀 영역(153)을 덮고 있는 동안 n-형 웰(105)에 선택적으로 이온 주입된다. 이에 따라, p-형 불순물은 게이트 전극(111, 112), 측벽 스페이서(113), 및 분리 절연체(102)에 자기정렬로 n-형 웰(105)에 선택적으로 이온 주입된다.
800 내지 1000℃의 온도로 어닐링 공정한 후, n-형 소스/드레인 영역(114)는 p-형 웰(104)에 형성되며, p-형 소스/드레인 영역(115)은 n-형 웰(104)에 형성되며, n-형 소스/드레인 영역(114)은 p-형 웰(106)에 형성된다. 이 단계의 상태를 도 1f에 도시하였다.
이어서, 도 1g에 도시한 바와 같이, 대략 50nm의 두께를 갖는 티타늄(Ti)막(116)은 기판(101)의 전체면에 걸쳐 형성된다. Ti막(116)을 갖는 기판(111)은 램프 어닐링 장치와 같은 열처리 장치를 사용하여, 600 내지 650℃에서 30초 내지 60초 동안 정규압력의 질소(N2) 분위기에서 열처리된다.
이에 따라, 질소원자는 Ti막(116)에 확산되어 도 1h에 도시한 바와 같이, 질소가 함유된 Ti막(119)을 형성한다. 이와 동시에, 단결정 Si 소스/드레인 영역(114, 115) 및 게이트 전극(112)는 질소가 함유된 Ti막(119)와 화학적으로 반응하여, 실리사이드화 반응에 기인하여 티타늄 실리사이드(TiSi2)막(117a, 117b)이 된다. TiSi2막(117a)은 소스/드레인 영역(114, 115)의 표면에 위치한다. TiSi2막(117b)은 게이트 전극(112)의 표면에 위치한다.
TiSi2막(117a, 117b)은 C49상을 갖는 것으로, 대략 60μΩ·cm의 비교적 높은 전기저항을 갖는다.
실리사이드화를 위한 이러한 열처리 공정후에, 반응안된 질소를 함유한 Ti막(119)은 암모니아(NH3) 수용액 및 과산화수소(H2O2) 수용액의 혼합물을 사용하여 습식에칭에 의해 제거된다. 이에 따라, TiSi2막(117a, 117b)은 도 1i에 도시한 바와 같이 기판(101) 상에 선택적으로 잔유하게 된다.
TiSi2막(117a, 117b)을 가진 기판(101)은 이어서 램프 어닐링 장치와 같은 열처리 장치를 사용하여, 대략 850℃에서 대략 60초 동안 정규압력의 질소(N2) 분위기에서 열처리된다. 이에 따라, C49상을 갖는 TiSi2막(117a, 117b)은 상전이에 기인하여 C54상을 갖도록 전환된다.
C54상을 갖는 TiSi2막(117a, 117b)은 대략 20μΩ·cm의 비교적 낮은 전기저항을 갖는다.
층간 유전체로서 작용하는 두꺼운 SiO2막(120)은 CVD 공정에 의해 기판(101)의 전체표면을 덮도록 형성된다. 이어서, SiO2막(120)의 표면은 도 1j에 도시한 바와 같이, 화학 기계식 연마(CMP)에 의해 평탄화된다.
이어서, 도 1k에 도시한 바와 같이, 소스/드레인 영역(114) 및 게이트 전극(111, 1120)에 대해 포토리소그래피 및 에칭 기술을 사용하여 SiO2막(120)을 관통하도록 비어홀(123)이 형성된다. 금속 플러그(121)을 금속막의 선택 성장 공정으로 비어홀(123) 내에 채워 소스/드레인 영역(114, 115) 및 게이트 전극(111, 112)과 접촉하게 한다.
마지막으로, 알루미늄(Al)막(도시 안됨)을 SiO2막(120) 상에 형성하고, 패터닝하여 금속 플러그(121)와 접촉하게 배선라인(122)을 형성한다. 이에 따라, 소스/드레인 영역(114, 1150) 및 게이트 전극(111, 1120)가 배선라인(122)에 전기적으로 접속된다.
상기 기술된 공정 단계를 통해서, 종래의 플러시 불휘발성 반도체 메모리 장치가 완성된다.
도 1k에 도시한 바와 같이, 주변 NMOS 영역(151) 내에 위치한 실리사이드막(117a)을 갖는 n-형 소스/드레인 영역(114), 게이트 산화막(107), 실리사이드막(117b)을 갖는 게이트 전극, 및 측벽 스페이서(113)는 주변회로의 n-채널 MOSFET(161)을 구성한다. 주변 PMOS 영역(152) 내에 위치한 실리사이드막(117a)을 갖는 소스/드레인 영역(115), 게이트 산화막(107), 실리사이드막(117b)를 갖는 게이트 전극(112), 및 측벽 스페이서(113)는 주변회로의 p-채널 MOSFET(152)를 구성한다. 메모리 셀 영역(153) 내에 위치한 실리사이드막(117a)을 갖는 n-형 소스/드레인 영역(114), 게이트 산화막(107), 게이트 전극(112), 및 측벽 스페이서(113)는 메모리 셀 어레이의 n-채널 MOSFET(163)를 구성한다.
도 1a 내지 도 1k에 도시한 플러시 불휘발성 반도체 메모리 장치의 종래의 제조 방법으로, 주변 NMOS 및 PMOS 영역(151, 152) 내에 MOSFET의 내화 실리사이드막(117a, 117b)을 얇게 하면서 메모리 장치의 성능을 개선함에 있어 다음의 문제가 있다.
구체적으로, 메모리 셀 영역(153) 내의 MOSFET의 플로팅 게이트(108)로부터 소스/드레인 영역(114)으로 전자를 인출해 낼 때, 전자 인출속도를 가능한 한 크게 할 필요가 있다. 이러한 관점으로부터, 소스/드레인 영역(114)의 도핑 농도를 가능한 한 크게 설정하는 것이 바람직하다. 그러나, 이 경우, 소스/드레인 영역(114)에 대한 n-형 불순물로서 비소(As)가 사용된다면 내화 금속을 만들기 어렵게 되는 문제가 있다. 이것은 영역(114)에 도핑된 비소 불순물에 의해 실리사이드화 반응이 억제되고, 결국 질소화 반응이 실리사이드화 반응보다 우세하게 되기 때문이다.
이 문제를 해결하는 2가지 해결책이 있다. 해결책 중 제 1 해결책은 소스/드레인 영역(114)의 도핑(즉, As) 농도를 감소시키는 것이다. 다른 제 2 해결책은 Ti막(116)의 두께를 증가시켜, 질소화 반응과 실리사이드화 반응간 경합 혹은 상충을 억제하는 것이다.
그러나, 1996년 11월, IEEE 전자장치 레터, Vol. 17, No. 11, 525-527페이지, 탕 등이 쓴 기사에 개시된 제 1 해결책에선 파울러-노드하임 터널링 전류가 작아진다. 이것은 플로팅 게이트(108)로부터 전자 인출속도를 낮추므로 메모리 장치의 동작속도를 지연시킨다.
제 2 해결책으론, TiSi2막(117a, 117b)은 Ti 막(116)의 두께 증가에 따라 더 두껍게 된다. 그러므로, 장치 소형화 경향에 기인하여 발생하는 소스/드레인 영역(114, 115)의 얕은 p-n 접합은 TiSi2막(117a, 117b)에 접근하므로 전류누설이 증가하게 된다. 이것은 Ti막(116)의 두께 증가는 TiSi2막(117a, 117b)의 두께 감소 요건에 반대됨을 의미한다. 따라서, 제 2 해결책은 이 목적에 채택될 수 없다.
따라서, 본 발명의 목적은 불휘발성 메모리 셀에서 데이터 기입 속도가 악화됨이 없이 주변회로 내의 MOSFET의 소스/드레인 영역의 전기 시트저항을 감소시킬 수 있는 반도체 장치 및 이 장치의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 소형화 및 성능개선에 대처하는 반도체 장치 및 이 장치의 제조방법을 제공하는 것이다.
상기 목적은 구체적으로 언급하지 않은 다른 목적과 더불어 다음의 설명으로부터 이 분야에 숙련된 자들에게 명백하게 될 것이다.
도 1a 내지 도 1k 각각은 플러시 불휘발성 반도체 메모리 장치의 종래의 제조방법을 도시한 부분 단면도.
도 2a 내지 도 2k 각각은 본 발명의 제 1 실시예에 따른 플러시 불휘발성 반도체 메모리 장치의 제조방법을 도시한 부분 단면도.
도 3a 내지 도 3k 각각은 본 발명의 제 2 실시예에 따른 플러시 불휘발성 반도체 메모리 장치의 제조방법을 도시한 부분 단면도.
도 4는 실리사이드막의 시트 저항과 주입된 As 이온의 도즈간 관계를 도시한 그래프.
도 5는 Ti막이 50nm의 두께를 가질 때, 실리사이드막의 시트저항과 실리사이드막의 폭간 관계를 도시한 그래프.
도 6은 Ti막이 20nm의 두께를 가질 때, 실리사이드막의 시트저항과 실리사이드막의 폭간 관계를 도시한 그래프.
도 7은 Ti막이 20nm의 두께를 가질 때, 실리사이드막의 시트저항과 Ti막의 두께간 관계를 도시한 그래프.
도면의 주요 부분에 대한 부호의 설명
1 : Si 기판 2 : 분리 유전체
4, 6 : p-형 웰 5 : n-형 웰
7, 8 : 게이트 산화막 11, 12 : 게이트 전극
13 : 측벽 스페이서 14a, 14b : 소스/드레인 영역
16, 78 : Ti막 17a, 17b : 티타늄 실리사이드막
21 : 금속 플러그 20, 37 : SiO2막
23 : 비어홀 38 : 다결정실리콘막
39 : ONO막 40 : 텅스텐 폴리사이드막
51 : 주변 NMOS 영역 52 : 주변 PMOS 영역
53 : 메모리 셀 영역
본 발명의 제 1 특징에 따라, 동일 반도체 기판 상에 제공된 불휘발성 메모리 셀 및 주변회로로 구성된 반도체 장치가 제공된다.
불휘발성 메모리 셀은 제 1 도전형의 제 1 복수의 MOSFET으로 형성된다. 주변회로는 제 1 도전형의 제 2 복수의 MOSFET를 포함한다.
제 1 복수의 MOSFET 각각은 데이터 저장을 위한 플로팅 게이트를 갖는 게이트 전극 및 실제로 실리사이드막이 전혀 없는 소스/드레인 영역을 구비하고 있다.
제 2 복수의 MOSFET 각각은 실리사이드막 및 상기 제 1 복수의 MOSFET 각각의 소스/드레인 영역보다 낮는 도핑 농도를 갖는 소스/드레인 영역을 구비하고 있다.
본 발명의 제 1 특징에 따른 반도체 장치에서, 주변회로 내의 제 2 도전형의 제 2 복수의 MOSFET 각각은 불휘발성 메모리 셀의 제 2 복수의 MOSFET의 소스/드레인 영역보다 낮은 도핑농도를 갖는 소스/드레인 영역을 갖는다. 그러므로, 플로팅 게이트로부터 불휘발성 메모리 셀 내의 제 1 복수의 MOSFET의 소스/드레인 영역으로 전자 인출속도를 높이기 위해서(즉, 메모리 셀 액세스 속도), 제 1 복수의 MOSFET의 소스/드레인 영역의 도핑농도를 필요할 때 증가시킬 수 있다.
한편, 주변회로 내의 제 2 복수의 MOSFET의 소스/드레인 영역의 도핑농도는 메모리 셀의 제 1 복수의 MOSFET의 소스/드레인 영역보다 낮기 때문에, 제 2 복수의 MOSFET의 소스/드레인 영역의 전기 시트저항은 제 1 복수의 MOSFET의 소스/드레인 영역보다 높다. 그러나, 메모리 셀 내의 제 1 복수의 MOSFET의 소스/드레인 영역이 실제로 실리사이드막을 전혀 갖지 않는 반면 주변회로 내의 제 2 복수의 MOSFET의 소스/드레인 영역은 실리사이드막을 갖는다. 그러므로, 제 2 복수의 MOSFET의 소스/드레인 영역의 시트저항은 제 1 복수의 MOSFET의 시트저항과 쉽게 같아진다.
따라서, 주변회로 내의 제 2 복수의 MOSFET의 소스/드레인 영역의 전기 시트저항은 메모리 셀의 데이터 기입속도의 저하 없이 메모리 셀 내의 제 1 복수의 MOSFET의 소스/드레인 영역의 소망하는 낮은 전기 시트저항으로 감소될 수 있다.
이것은 이러한 류의 반도체 장치의 소형화 및 성능개선이 실현될 수 있음을 의미한다.
본 발명의 제 1 특징에 따른 장치의 바람직한 실시예에서, 주변회로 내의 제 2 복수의 MOSFET 각각은 살리사이드 구조를 갖는다.
본 발명의 제 1 특징에 따른 또 다른 바람직한 장치의 실시예에서, 메모리 셀 내의 제 1 복수의 MOSFET의 소스/드레인 영역의 도핑농도는 1 x 1019atoms/cm3혹은 그 이상이며, 상기 주변회로 내의 상기 제 2 복수의 MOSFET의 소스/드레인 영역의 도핑농도는 1 x 1019atoms/cm3이하이다.
본 발명의 제 1 특징에 따른 장치의 또 다른 바람직한 실시예에서, 상기 주변회로는 상기 제 1 도전형에 반대되는 제 2 도전형의 제 3 복수의 MOSFET를 포함하여 CMOS 구조를 형성한다. 상기 제 3 복수의 MOSFET 각각은 실리사이드막 및 상기 제 1 복수의 MOSFET 각각의 상기 소스/드레인 영역보다 낮는 도핑농도를 갖는 소스/드레인 영역을 구비한다.
이 실시예에서, 상기 주변회로 내의 상기 제 3 복수의 MOSFET 각각은 살리사이드 구조를 갖는 것이 바람직하다. 또한, 상기 제 3 복수의 MOSFET의 상기 소스/드레인 영역의 도핑농도는 1 x 1019atoms/cm3보다 낮다.
본 발명의 제 2 특징에 따라서, 반도체 장치 제조방법이 제공되며, 이 방법은 다음 단계(a) 내지 (g)로 구성된다.
단계 (a)에서, 불휘발성 메모리 셀이 제공되는 메모리 셀 영역 및 주변회로가 제공되는 주변회로는 단결정 Si 기판 상에 정의된다.
단계 (b)에서, 상기 불휘발성 메모리 셀의 제 1 복수의 MOSFET의 게이트 전극은 메모리 셀 영역 내의 게이트 절연막을 통해 형성되며, 상기 주변회로를 위한 제 2 복수의 MOSFET는 상기 주변회로 영역 내의 게이트 절연막을 통해 형성된다.
상기 제 1 복수의 MOSFET의 게이트 전극은 데이터 저장을 위한 플로팅 게이트를 구비하고 있다.
단계 (c)에서, 유전체 측벽 스페이서는 메모리 셀 영역 내의 제 1 복수의 MOSFET의 게이트 전극 및 상기 주변회로 내의 상기 제 2 복수의 MOSFET의 게이트 전극의 각각의 일측에서 기판 상에 형성된다.
단계 (d)에서, 제 1 불순물은 마스크로서 상기 제 1 및 제 2 복수의 MOSFET의 측벽 스페이서 및 게이트 전극을 사용하여 상기 메모리 셀 영역 내의 제 1 복수의 MOSFET의 소스/드레인 영역 및 상기 주변회로 내의 제 2 복수의 MOSFET의 소스/드레인 영역을 형성하도록 상기 기판에 선택적으로 이온 주입된다.
상기 제 2 복수의 MOSFET의 소스/드레인 영역은 제 1 복수의 MOSFET의 소스/드레인 영역보다 도핑농도가 낮다.
단계 (e)에서, 제 1 내화 금속막은 상기 제 1 및 제 2 복수의 MOSFET를 덮도록 형성된다.
단계 (f)에서, 실리사이드막은 제 1 내화 금속막과 제 2 복수의 MOSFET의 소스/드레인 영역과의 실리사이드화 반응에 의해 상기 제 2 복수의 MOSFET의 소스/드레인 영역 상에 형성된다.
실제적으로, 단계 (f)에서 제 1 복수의 MOSFET의 소스/드레인 영역 상에 실리사이드막이 전혀 형성되지 않는다.
단계 (g)에서, 반응하지 않은 내화 금속막이 제거된다.
본 발명의 제 2 특징에 따라서 반도체 장치의 제조방법으로, 명백히 알 수 있는 바와 같이, 본 발명의 제 1 특징에 따른 반도체 장치가 제조된다.
본 발명의 제 2 특징에 따른 방법의 바람직한 실시예에서, 주변회로 내의 제 1 복수의 MOSFET 각각은 살리사이드 구조를 갖는다.
본 발명의 제 2 특징에 따른 방법의 또 다른 바람직한 실시예에서, 메모리 셀 내의 제 1 복수의 MOSFET의 소스/드레인 영역의 도핑농도는 1 x 1019atoms/cm3혹은 그 이상이며, 상기 주변회로 내의 상기 제 2 복수의 MOSFET의 소스/드레인 영역의 도핑농도는 1 x 1019atoms/cm3이하이다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에서, 주변회로는 상기 제 1 도전형에 반대되는 제 2 도전형의 제 3 복수의 MOSFET를 포함하여 CMOS 구조를 형성한다. 상기 제 3 복수의 MOSFET 각각은 실리사이드막 및 상기 제 1 복수의 MOSFET 각각의 상기 소스/드레인 영역보다 낮은 도핑농도를 갖는 소스/드레인 영역을 구비한다.
이 실시예에서, 상기 주변회로 내의 상기 제 3 복수의 MOSFET 각각은 살리사이드 구조를 갖는 것이 바람직하다. 또한, 상기 제 3 복수의 MOSFET의 상기 소스/드레인 영역의 도핑농도는 1 x 1019atoms/cm3보다 낮다.
본 발명의 제 2 특징에 따른 방법의 또 다른 바람직한 실시예에서, 제 1 불순물은 5 x 1015atoms/cm3이상의 도즈로 메모리 셀 영역에 그리고 단계 (d)에서 3 x 1015atoms/cm3보다 낮은 도즈로 주변회로 영역에 이온 주입된다.
본 발명의 제 2 특징에 따른 방법의 또 다른 바람직한 실시예에서, 단계 (e)에서 형성된 제 1 내화 금속막은 30nm 이하의 두께를 갖는다.
본 발명의 제 2 특징에 따른 방법의 또 다른 바람직한 실시예에서, 제 2 내화 금속막은 단계 (e)에서 제 1 내화 금속막 상에 형성된다.
이 실시예에서, 제 2 내화 금속막은 제 1 내화 금속막과 대략 동일한 두께인 것이 바람직하다.
본 발명의 제 2 특징에 따른 방법의 또 다른 바람직한 실시예에서, 주변회로 영역 내의 제 2 복수의 MOSFET의 게이트 전극은 이들의 상부에 실리사이드막을 갖는다.
본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 이하 상세히 기술한다.
제 1 실시예
본 발명의 제 1 실시예에 따라 플러시 EEPROM이라 하는 플러시 불휘발성 반도체 메모리 장치는 다음 방법으로 제조되며, 이것을 도 2a 내지 도 2k를 참조하여 설명한다.
도 1a 내지 도 1k에 도시한 종래의 반도체 메모리 장치와 같이, 이 메모리 장치는 플로팅 게이트를 가진 p-채널 MOSFET로 형성된 많은 불휘발성 메모리 셀 및 CMOS 구조의 n- 및 p-채널 MOSFET로 형성된 주변회로로 구성된다. 주변회로는 판독 동작 및 기입 혹은 재프로그래밍 동작과 같은 메모리 셀에 대한 제어동작을 제공하도록 동작한다. 메모리 셀은 메모리 셀 영역 내에 매트릭스 어레이로 배열된다. 주변회로의 n- 및 p-채널 MOSFET는 각각 주변 NMOS 및 PMOS 영역 내에 배열된다.
그러나, 도 2a 내지 도 2k에서, 설명을 간단하게 하기 위해서 메모리 셀 내의 n-채널 MOSFET의 두 개의 인접한 것, 주변회로 내의 n-채널 MOSFET 중 하나, 주변회로 내의 p-채널 MOSFET 중 하나를 이하 설명한다.
먼저, 도 2a에 도시한 바와 같이, 특정 깊이를 갖는 분리 유전체(2)는 공지된 LOCOS공정에 의해 p- 혹은 n-형 단결정 Si 기판(1)의 주면 상에 선택적으로 형성되어, 주변회로의 주변 NMOS 영역(51) 및 주변 PMOS 영역(52) 및 메모리 셀 영역(53)을 정한다.
다음에, 주변 NMOS 영역(51)을 덮지 않는 윈도우를 갖는 패터닝된 포토레지스트막(3a)은 포토리소그래피 기술을 사용하여 형성된다. 이어서, 포토레지스트막(3a)을 마스크로서 사용하여, 보론(B)은 기판(101)에 선택적으로 이온주입되어, 도 2b에 도시한 바와 같이 주변 NMOS 영역(51) 내에 p-형 웰(4)을 형성한다. 그후, 포토레지스트막(3a)은 제거된다.
p-형 웰(4)의 경우와 동일한 방법으로, n-형 웰(5)은 도 2c에 도시한 바와 주변 PMOS 영역(52)에 형성되며, p-형 웰(6)은 메모리 셀 영역(53)에 형성된다.
SiO2막(37)은 도 2d에 도시한 바와 같이 열산화 공정에 의해 기판(1)의 전체 주면 상에 형성된다. 이어서 CVD 공정에 의해, 다결정 실리콘막(38)(두께는 대략 150nm)은 전체의 SiO2막(37) 상에 형성되며, ONO막(39)은 전체의 다결정 실리콘막(38) 상에 형성되며, 텅스텐 폴리사이드막(40)은 전체의 ONO막(39) 상에 형성된다. ONO막(29)은 3개의 적층된 막, 즉 SiO2서브막, Si3N4서브막, SiO2서브막에 의해 형성된다. 텅스텐 폴리사이드막(40)은 불순물이 도핑된 다결정실리콘 서브막 및 텅스텐 실리사이드 서브막의 복합막이며, 여기서 불순물은 전형적으로 인(P)이다.
그후, 게이트 전극을 위한 영역을 덮는 패턴을 갖도록 패터닝된 포토레지스트막(3b)은 포토리소그래피 기술을 사용하여 형성된다. 이어서, 마스크로서 포토레지스막(3b)을 사용하여, 다결정실리콘막(38), ONO막(39), 및 텅스텐 폴리사이드막(40)은 연속하여 패터닝되어, 도 2e에 도시한 바와 같이 메모리 셀 영역(53)에 배열된 n-채널 MOSFET를 위한 게이트 전극(11)을 형성한다. 게이트 전극(11)은 남게 된 다결정 실리콘막(38), ONO막(39), 및 텅스텐 폴리사이드막(40)의 조합으로 형성된다. 이 패터닝 공정에서, SiO2막(37)은 패터닝되지 않는다.
다결정 실리콘막(도시 안됨)은 기판(1) 전체를 덮기 위해서 SiO2막(37) 전체 위에 형성되고, 이어서 다결정실리콘막을 패터닝하여 주변 NMOS 및 PMOS 영역(51, 52) 내에 n- 및 p- 채널 MOSFET를 위한 게이트 전극(12)을 형성한다. 이 패터닝 공정에서, SiO2막(37)은 패터닝되지 않는다.
SiO2막(37)은 마스크로서 게이트전극(11, 12)을 사용하여 선택적으로 에칭되어, 각각의 게이트 산화막(7, 8)을 형성한다. 이 단계의 상태를 도 2e에 도시하였다.
도 2a 내지 도 2e의 상기 공정은 도 1a 내지 도 1e에 도시한 종래의 방법과 동일하다.
이 단계에 이어서, SiO2막(도시 안됨)은 게이트 전극(11, 12)을 CVD공정으로 덮기 위해서 기판(1)의 덮히지 않은 주면 상에 형성된다. SiO2막은 이어서 비등방성 에칭공정에 의해 에치백되어, 도 2f에 도시한 바와 같이 게이트 전극(11,12)의 각각의 일측에 측벽 스페이서(13)를 형성한다.
n-형 불순물로서 비소(As)는 주변 PMOS 영역(52) 및 메모리 셀 영역(53)을 마스크로 덮고 있는 동안 p-형 웰(4)에 선택적으로 이온주입된다. 이에 따라, As 불순물은 게이트 전극(12), 측벽 스페이서(13), 절연전극(2)에 자기정렬로 p-형 웰(4)에 선택적으로 이온 주입된다.
마찬가지로, 비소(As)는 마스크에 의해 주변 NMOS 영역(51) 및 메모리 셀 영역(53)을 덮고 있는 동안 p-형 웰(6)에 선택적으로 이온 주입된다. 이에 따라, As 불순물은 게이트 전극(11), 측벽 스페이서(13), 절연전극(2)에 자기정렬로 p-형 웰(6)에 선택적으로 이온 주입된다.
p-형 웰(4, 6)과 동일한 방식으로, p-형 불순물로서 보론(B)은 마스크에 의해 주변 NMOS 영역(51) 및 메모리 셀 영역(53)을 덮고 있는 동안 n-형 웰(5)에 선택적으로 이온 주입된다. 이에 따라, B 불순물은 게이트 전극(12), 측벽 스페이서(13), 절연전극(2)에 자기정렬로 n-형 웰(5)에 선택적으로 이온 주입된다.
대략 900℃의 온도에서 As 및 B가 이온 주입된 기판(1)의 어닐링 공정 후에, n형 소스/드레인 영역(14a)은 p-형 웰(4) 내에서 As이 주입된 영역에 의해 형성되며, p-형 소스/드레인 영역(15)는 n-형 웰(5) 내에 B 주입된 영역에 의해서 형성되며, n-형 소스/드레인 영역(14b)는 p-형 웰(6) 내에 As가 주입된 영역에 의해서 형성된다. 이 단계의 상태를 도 2f에 도시하였다.
As의 상기 2개의 이온주입 단계에서, 도즈는 메모리 셀 영역(53) 내의 p-형 웰(6)에 대해 대략 8 x 1015atoms/cm3의 높은 값으로서 설정되며, 주변 NMOS 영역(51) 내의 p-형 웰(4)에 대해선 도즈를 대략 1 x 1015atoms/cm3의 낮은 값으로 설정된다. 이 도즈 설정은 다음 이유에 기인한다.
도 4는 단결정 Si 기판의 As가 주입된 영역의 실리사이드화 후의 시트저항과 주입된 As 이온의 도즈간 관계를 도시한 것으로, 실리사이드막의 선폭은 0.2μm 및 10μm로서 설정된다.
도 4로부터 시트저항은 도즈가 낮을 때 10Ω/ 만큼 낮으며 시트저항은 도즈가 대략 5 x 1015atoms/cm3로 높아질 때 대략 90Ω/ 으로 극적으로 증가함을 알 수 있다. 대략 90Ω/ 로 높은 시트저항은 어떠한 실리사이드막도 없어 As가 주입된 Si 영역과 거의 동일하다. 이 현상은 As의 도즈가 대략 5 x 1015atoms/cm3과 같다면 내화 실리사이드막 형성이 어렵게 되고, As의 도즈가 대략 7 x 1015atoms/cm3이상으로 되면 실제적으로 어떠한 내화 실리사이드막도 형성되지 않는다는 사실에 기인한 것으로 본다.
그러므로, As의 도즈가 대략 5 x 1015atoms/cm3이면, 내화 실리사이드막이 실리사이드화 반응에 기인하여 형성되나, As의 도즈가 대략 5 x 1015atoms/cm3이상이면, 내화 실리사이드막이 형성되지 않거나 어렵게 됨을 알 수 있다. 즉, 내화 실리사이드막의 형성은 대략 5 x 1015atoms/cm3의 임계값을 고려하여 As의 도즈값을 설정함으로써 제어될 수 있다.
주변 NMOS 영역(51)의 p-형 웰(4) 내에 소망하는 내화 실리사이드막이 확실하게 형성되도록, 대략 5 x 1015atoms/cm3의 임계값보다 충분히 낮은 값, 예를 들면 대략 3 x 1015atoms/cm3이하의 값으로서 설정되는 것이 좋다.
메모리 셀 영역(53) 내의 웰(6)에 대한 도즈가 대략 5 x 1015atoms/cm3이상으로 설정되면, As가 주입된 영역의 도핑 농도는 1 x 1015atoms/cm3이상이 될 것이다. 주변 NMOS 영역(51) 내의 웰(4)의 도즈가 5 x 1015atoms/cm3보다 낮게 설정되면, As가 주입된 영역의 As의 도핑 농도는 1 x 1015atoms/cm3이하로 될 것이다.
이어서, 도 2g에 도시한 바와 같이, 티타늄(Ti)막(16)은 스퍼터링 공정에 의해서 기판(1)의 전체면에 걸쳐 형성된다. Ti막(16)을 가진 기판(1)은 램프 어닐링 장치를 사용하여 700℃의 온도에서 30초 동안 33mTorr로 감압된 질소(N2) 분위기에서 열처리된다.
이에 따라, 질소원자는 Ti막(16)으로 확산되어 도 2h에 도시한 바와 같이, 질소가 함유된 Ti막(19)을 형성한다. 이와 동시에, 단결정 Si 소스/드레인 영역(14a, 15) 및 게이트 전극(12)은 질소가 함유된 Ti막(19)과 화학적으로 반응하여, 실리사이드화 반응에 기인하여 티타늄 실리사이드(TiSi2)(17a, 17b)가 된다. TiSi2막(17a)은 주변 NMOS 및 PMOS 영역(51, 52) 내의 소스/드레인 영역(14a 및 15)의 표면에 위치한다. TiSi2막(17b)은 주변 NMOS 및 PMOS 영역(51, 52) 내의 게이트 전극(12)의 표면에 위치한다.
As의 높은 도즈 및 높은 도핑 농도 때문에, 실리사이드화 반응은 메모리 셀 영역(53)에서 소스/드레인 영역(14b)에서 억제된다. 그러므로, 실제로, 어떠한 TiSi2막도 이들 소스/드레인 영역(14b)에서 형성되지 않는다.
TiSi2막(17b, 17b)는 비교적 높은 전기저항을 갖는 C49상을 갖는다.
실리사이드화를 위한 상기 어닐링 공정은 33mTorr의 감압된 질소(N2) 분위기에서 수행되기 때문에, Ti막(16)으로서 N 확산은 질소화 반응에 의해 나타난 것으로서 분위기로부터 N의 공급속도 감소에 기인하여 억제된다. 결국, Ti막 내에 N의 확산길이는 짧게 된다. 이것은 Ti막(16)의 질소화 반응이 억제되고 동시에, Ti막(16)과 Si 기판(1)의 접촉영역과의 실리사이드화 반응은 Ti막(16)의 두께가 장치 소형화에 따라 감소될지라도 확실하게 됨을 의미한다.
상기 설명으로부터 알 수 있듯이, 실리사이드화를 위한 상기 어닐링 공정은 감소된 압력의 N2분위기에서 수행되는 것이 바람직하다. N2분위기의 바람직한 압력은 100mTorr 이하이며, 더욱 바람직한 압력은 50mTorr 이하이다.
Ti막(16)은 20nm의 작은 두께를 가지며 실리사이드화를 위한 어닐링 공정은 N2분위기에서 수행되기 때문에, 이에 따라 형성된 TiSi2막은 소망하는 두께를 갖는다. 동시에, Ti 막(16)으로 Si확산은 SiO2측벽 스페이서(13) 및 SiO2분리 유전체(2) 상에선 억제되므로, 스페이서(13) 및 유전체(2) 상에서 TiSi2의 과도성장 현상발생은 효과적으로 방지된다.
실리사이드화 반응은 Si 기판(1)의 대응하는 영역으로 질소를 함유하는 Ti막(19)의 침투하는 행동에 의해 가속화됨이 알려져 있다. 이러한 실리사이드 공정 동안, 질소가 함유된 Ti막(19)은 측벽 스페이서(13) 및 분리 유전체(2)와 같은 주변물질에 의해 기구적으로 지지된다. 그러므로, 질소가 함유된 Ti막(19)이 비교적 작은 폭을 갖는다면, 막(19)의 침투행동은 주변물질에 의해 방지되어 결국 실리사이드화 반응 자체가 억제된다.
실리사이드화 반응에 대한 억제효과를 제거하거나 완화시키기 위해서, 질소가 함유된 Ti막(19) 혹은 Ti막(16)의 두께 감소(예를 들면, 대략 10nm 이하)가 유효하다.
도 5는 두꺼운 TiSi2막(50nm의 두께)의 시트저항과 TiSi2막의 폭간 관계를 도시한 것이다. 도 6은 얇은 TiSi2막(20nm의 두께)의 시트저항과 TiSi2막의 폭관 관계를 도시한 것이다.
도 5로부터, 두꺼운 TiSi2막(50nm의 두께)의 시트저항은 As의 도즈가 높다면 TiSi2막의 폭에 따라 변함을 알 수 있다. 도 6으로부터, TiSi2막(20nm의 두께)의 시트저항은 As의 도즈가 높아도 TiSi2막의 폭에 관계없이 대략 일정함을 알 수 있다.
도 7은 시트저항 차(Rs-R0)와 TiSi2막의 두께간 관계를 도시한 것으로, 여기서 Rs는 0.2μm 혹은 0.5μm의 폭을 갖는 TiSi2막의 시트저항이며, R0는 이를테면 1.0μm 이상으로 충분히 큰 폭을 갖는 TiSi2막의 시트저항이다.
도 7로부터 TiSi2막의 시트저항 변화는 TiSi2막의 두께가 30nm이하로 설정된다면 억제될 수 있음을 알 수 있다.
실리사이드화를 위한 상기 기술된 열처리 혹은 어닐링 공정 후에, 반응안된 질소가 함유된 Ti막(19)은 NH3및 H2O2의 수용액 혼합물을 사용하여 습식 에칭에 의해 제거된다. 따라서, TiSi2막(17a, 17b)는 도 2i에 도시한 바와 같이, 기판(1) 상에 선택적으로 남게 된다.
TiSi2막(17a, 17b)를 갖는 기판(1)은 이어서 램프 어닐링 장치를 사용하여, 대략 800℃ 온도에서 대략 10초 동안 정규압력의 아르곤(Ar) 분위기에서 또 다른 열처리된다. 따라서, C49상을 갖는 TiSi2막(17a, 17b)은 상전이에 기인하여 비교적 낮은 전기저항을 갖는 C54상을 갖도록 전환된다.
이 열처리는 N2분위기가 아닌 Ar분위기에서 수행되기 때문에, N2분위기에서의 열처리의 경우와 비교하여 상전이 온도는 낮게 되는 부가적인 잇점이 있어, 열처리에 기인한 MOSFET의 성능 혹은 특성 저하를 억제한다.
층간 유전층으로서 작용하는 두꺼운 SiO2막(20)은 CVD 공정에 의해 기판(1)의 전체 표면에 걸쳐 형성된다. 이어서, SiO2막(20)의 표면은 도 2j에 도시한 바와 같이, CMP공정에 의해 평탄화된다.
이어서, 도 2k에 도시한 바와 같이, 소스/드레인 영역(14a, 14b) 및 게이트 전극(11, 12)에 대해 포토리소그래피 및 에칭 기술을 사용하여 SiO2막(20)을 관통하도록 비어홀(23)이 형성된다. 금속 플러그(21)를 금속막의 선택 성장 공정으로 비어홀(23) 내에 채워 소스/드레인 영역(14a, 14b) 및 게이트 전극(11, 12)과 접촉하게 한다.
마지막으로, 알루미늄(Al)막(도시 안됨)을 SiO2막(20) 상에 형성하고, 패터닝하여 금속 플러그(21)와 접촉하게 배선라인(22)을 형성한다. 이에 따라, 소스/드레인 영역(14a, 14b) 및 게이트 전극(11, 12)가 배선라인(22)에 전기적으로 접속된다.
상기 기술된 공정 단계를 통해서, 제 1 실시예에 따른 플러시 불휘발성 반도체 메모리 장치가 완성된다.
도 2k에 도시한 바와 같이, 주변 NMOS 영역(51) 내에 위치한 실리사이드막(17a)을 갖는 n-형 소스/드레인 영역(14a), 게이트 산화막(12), 실리사이드막(17b)을 갖는 게이트 전극(12), 및 측벽 산화막(13)은 주변회로의 n-채널 MOSFET(61)을 구성한다. 주변 PMOS 영역(52) 내에 위치한 실리사이드막(17a)을 갖는 소스/드레인 영역(15), 게이트 산화막(7), 실리사이드막(17b)를 갖는 게이트 전극(12), 및 측벽 스페이서(13)는 주변회로의 p-채널 MOSFET(62)를 구성한다. 메모리 셀 영역(53) 내에 위치한 실제적으로 실리사이드막을 갖지 않는 n-형 소스/드레인 영역(14b), 게이트 산화막(7), 게이트 전극(11), 및 측벽 스페이서(13)는 메모리 셀 어레이의 n-채널 MOSFET(63)를 구성한다.
본 발명의 제 1 실시예에 따른 플러시 불휘발성 반도체 메모리 장치로, 주변 회로 내의 n-채널 MOSFET(61) 각각은 불휘발성 메모리 셀 내의 n-채널 MOSFET(63)의 소스/드레인 영역(14b)보다 낮은 As의 도핑농도를 갖는 소스/드레인 영역(14a)를 갖는다. 그러므로, 다결정실리콘 플로팅 게이트로부터 불휘발성 메모리 셀 내의 MOSFET(63)의 소스/드레인 영역(14b)으로 전자 인출속도를 높이기 위해서(즉, 메모리 셀 액세스 속도), MOSFET63)의 소스/드레인 영역(14b)의 도핑농도는 필요할 때 증가될 수 있다.
한편, 주변회로 내의 MOSFET(61)의 소스/드레인 영역(14a)의 도핑농도는 메모리 셀의 MOSFET(63)의 소스/드레인 영역(14a)보다 낮기 때문에, MOSFET의 소스/드레인 영역(14a)의 전기 시트저항은 MOSFET(63)의 소스/드레인 영역(14b)보다 높다. 그러나, 메모리 셀 내의 MOSFET(63)의 소스/드레인 영역(14b)가 실제적으로 어떠한 실리사이드막도 갖지 않는 반면 주변회로 내의 MOSFET(61)의 소스/드레인 영역은 실리사이드막(17a)을 갖는다. 그러므로, MOSFET(61)의 소스/드레인 영역(14a)의 시트저항은 제 1 MOSFET(63)의 시트저항과 쉽게 같아진다.
따라서, 주변회로 내의 MOSFET의 소스/드레인 영역(14a)의 전기 시트저항은 메모리 셀에 데이터 기입속도 저하 없이 메모리 셀 내의 MOSFET(63)의 소스/드레인 영역(14a)의 소망하는 낮은 전기 시트저항으로 감소될 수 있다.
이것은 반도체 메모리 장치의 소형화 및 성능개선 모드 실현될 수 있음을 의미한다.
제 2 실시예
본 발명의 제 2 실시예에 따라 플러시 EEPROM이라 하는 플러시 불휘발성 반도체 메모리 장치는 도 3a 내지 도 3k에 도시한 공정단계로 제조된다.
도 3a 내지 도 3f의 공정단계는 도 2a 내지 도 2k에 도시한 제 1 실시예의 공정단계와 동일하다. 그러므로, 도 3a 내지 도 3f에서 단계에 관한 설명은 설명을 간단하게 하기 위해서 도 3a 내지 도 3f에서 동일 요소에 동일 참조부호를 할당함으로써 생략한다.
이어서, 도 2g에 도시한 바와 같이, 대략 20nm의 두께를 가진 Ti막(16)은 스퍼터링 공정에 의해서 기판(1)의 전체면에 걸쳐 형성된다. 대략 20nm의 두께를 갖는 질화티타늄막(TiN)(78)은 반응성 스퍼터링 공정에 의해 Ti막(16)의 전체 표면 상에 형성된다.
상기 설명으로부터 알 수 있듯이, 제 1 실시예와는 달리, Ti 및 TiN 막(16 및 78)의 조합은 제 2 실시예에서 내화 금속막으로서 사용된다.
이에 이어서, Ti 및 TiN막(16, 78)을 갖는 기판(1)은 램프 어닐링 장치를 사용하여, 700℃에서 30초 동안 정규압력의 아르곤(Ar) 분위기에서 열처리된다. 이에 따라, TiN막(78) 내에 존재하는 N 원자는 밑에 있는 Ti막(16)으로 확산되어 도 3h에 도시한 바와 같이, 질소가 함유된 Ti막(79)을 형성한다. 이와 동시에, 단결정 Si 소스/드레인 영역(14a, 15) 및 다결정실리콘 게이트 전극(12)은 질소가 함유된 Ti막(79)과 화학적으로 반응하여, 실리사이드화 반응에 기인하여 C49상을 갖는 TiSi2막(17a, 17b)이 된다.
TiSi2막(17a)은 주변 NMOS 및 PMOS 영역(51, 52) 내의 소스/드레인 영역(14a 및 15)의 표면에 위치한다. TiSi2막(17b)은 주변 NMOS 및 PMOS 영역(51, 52) 내의 게이트 전극(12)의 표면에 위치한다.
As의 높은 도즈 및 높은 도핑 농도 때문에, 실리사이드화 반응은 메모리 셀 영역(53)에서 소스/드레인 영역(14b)에서 억제된다. 그러므로, 실제로, 어떠한 TiSi2막도 이들 소스/드레인 영역(14b)에서 형성되지 않는다.
실리사이드화를 위한 상기 어닐링공정은 Ar 분위기에서 수행되기 때문에, TiN막(78)으로 N 확산은 질소가 함유된 Ti막(79) 내에 N의 확산속도 감소에 기인하여 억제된다. 결국, Ti막(16)의 질소화 반응이 억제되고, 동시에, Si 기판(1)의 접촉영역과 Ti막(16)의 실시사이드화 반응은 Ti막(16)의 두께가 장치 소형화에 따라 감소될지라도 확실하게 감소된다.
SiO2측벽 스페이서(13) 및 SiO2분리 유전체(2) 상엔, 질소가 함유된 Ti막(79)이 Ti:N = 2:1의 구성을 갖는다. 이 구성은 실리사이드화를 위한 어닐링 공정전에 Ti 및 TiN막(16, 78)의 두께비에 의해서 결정된다. 실리사이드화 반응은 Si 기판(1) 및 다결정실리콘 게이트 전극(12)과 Ti막(16)의 계면에서 진행될 때, Ti막(16)은 SiO2측벽 스페이서(13) 및 SiO2분리 유전체(2) 상에 질소를 함유하는 Ti막(79)으로 전환된다. 그러므로, 측벽 스페이서(13) 및 분리 유전체(2)의 표면에 확산된 Si원자는 Ti막(16) 내의 Ti원자와의 반응이 방지된다. 따라서, 스페이서(13) 및 유전체(2) 상에서 TiSi2의 과도성장 현상 발생이 효과적으로 방지된다.
동시에, Si 기판(1) 및 다결정실리콘 게이트 전극(12)과 접촉된 Ti막(16)은 질소화된다. 그러므로, 실리사이드화 반응은 억제되고, 이에 따라 TiSi2막(17a, 17b)은 소망하는 두께를 갖는다.
실리사이드화를 위한 상기 기술된 열처리 혹은 어닐링 공정 후에, 반응안된 질소가 함유된 Ti막(79)은 NH3및 H2O2의 수용액 혼합물을 사용하여 습식 에칭 공정에 의해 제거된다. 따라서, TiSi2막(17a, 17b)는 도 3i에 도시한 바와 같이, 기판(1) 상에 선택적으로 남게 된다.
TiSi2막(17a, 17b)을 갖는 기판(1)은 이어서 램프 어닐링 장치를 사용하여, 대략 800℃ 온도에서 대략 10초 동안 정규압력의 아르곤(Ar) 분위기에서 또 다른 열처리된다. 따라서, C49상을 갖는 TiSi2막(17a, 17b)은 상전이에 기인하여 비교적 낮은 전기저항을 갖는 C54상을 갖도록 전환된다.
도 3j 및 3k에 도시한 연이은 공정단계는 도 2j 및 도 2k에 도시한 제 1 실시예와 동일하다. 그러므로, 도 3j 및 도 3k에 대응하는 요소에 동일 참조부호를 할당하여 이들 단계에 관한 설명을 생략한다.
상기 기술된 공정 단계를 통해서, 제 2 실시예에 따른 플러시 불휘발성 반도체 메모리 장치가 완성된다.
도 3k로부터 알 수 있듯이, 제 2 실시예에 따른 플러시 불휘발성 반도체 메모리 장치는 제 1 실시예의 구성과 동일하다. 그러므로, 제 1 실시예와 동일한 잇점이 있음이 자명하다.
상기 기술된 제 1 및 제 2 실시예에서, 실리사이드화 및 C49/C54 상전이를 위한 열처리 공정은 Ar분위기에서 수행된다. 그러나, 이들 공정은 네온(Ne) 및 헬륨(He)과 같은 어떤 다른 불할성 가스의 분위기 혹은 진공 분위기에서 수행될 수 있다.
또한, 비소(As)는 상기 기술된 제 1 및 제 2 실시예에서 MOSFET의 소스/드레인 영역을 위한 n-형 불순물로서 사용된다. 그러나, As대신 인(P)을 사용할 수 있다.
본 발명의 바람직한 실시예를 기술하였으나, 본 발명의 정신으로부터 벗어남이 없이 이 분야에 숙련된 자들에게 수정이 명백할 것임을 이해해야 한다. 그러므로, 본 발명의 범위는 다음 청구범위에 의해서만 결정된다.
Claims (17)
- 반도체 장치에 있어서,(a) 데이터 저장을 위한 플로팅 게이트를 갖는 게이트 전극 및 실제적으로 실리사이드 막을 전혀 갖지 않는 소스/드레인 영역을 구비한 제 1 도전형의 제 1 복수의 MOSFET로 형성된 것으로 반도체 기판상에 제공된 불휘발성 메모리 셀; 및(b) 실리사이드막 및 상기 제 1 복수의 MOSFET 각각의 상기 소스/드레인 영역보다 낮은 도핑 농도를 갖는 소스/드레인 영역을 구비한 상기 제 1 도전형의 제 2 복수의 MOSFET를 각각 포함하는 것으로 상기 반도체 기판 상에 제공된 주변회로를 포함하는 반도체 장치.
- 제 1 항에 있어서, 상기 주변회로 내의 상기 제 2 복수의 MOSFET 각각은 살리사이드(SALICIDE : self-aligned silicide) 구조를 갖는 반도체 장치.
- 제 1 항에 있어서, 상기 메모리 셀 내의 상기 제 1 복수의 MOSFET의 상기 소스/드레인 영역의 상기 도핑농도 각각은 1 x 1019atoms/cm3이상이며, 상기 주변회로 내의 상기 제 2 복수의 MOSFET의 상기 소스/드레인 영역의 도핑농도는 1 x 1019atoms/cm3이하인 반도체 장치.
- 제 1 항에 있어서, 상기 주변회로 각각은 상기 제 1 도전형에 반대되는 제 2 도전형의 제 3 복수의 MOSFET를 포함하여 CMOS 구조를 형성하며;상기 제 3 복수의 MOSFET 각각은 실리사이드막 및 상기 제 1 복수의 MOSFET 각각의 상기 소스/드레인 영역보다 낮은 도핑농도를 갖는 소스/드레인 영역을 구비하는 반도체 장치.
- 제 4 항에 있어서, 상기 주변회로 내의 상기 제 3 복수의 MOSFET 각각은 살리사이드(SALICIDE : self-aligned silicide) 구조를 갖는 반도체 장치.
- 제 4 항에 있어서, 상기 제 3 복수의 MOSFET의 상기 소스/드레인 영역의 상기 도핑농도 각각은 1 x 1019atoms/cm3보다 낮은 반도체 장치.
- 반도체 장치 제조방법에 있어서,(a) 불휘발성 메모리 셀이 제공되는 메모리 셀 영역 및 단결정 Si 기판상에 제공되는 주변회로를 규정하는 단계;(b) 상기 불휘발성 메모리 셀의 제 1 복수의 MOSFET의 게이트 전극으로서, 저장을 위한 플로팅 게이트를 구비한 게이트 전극을 상기 메모리 셀 영역 내의 게이트 절연막을 통해 형성하고, 상기 주변회로의 제 2 복수의 MOSFET의 게이트 전극을 상기 주변회로 영역 내의 게이트 절연막을 통해 형성하는 단계;(c) 상기 메모리 셀 영역 내의 상기 제 1 복수의 MOSFET의 상기 게이트 전극 및 상기 주변회로 내의 상기 제 2 복수의 MOSFET의 상기 게이트 전극의 각각의 일측에서 상기 기판 상에 유전체 측벽 스페이서를 형성하는 단계;(d) 상기 제 1 및 제 2 복수의 MOSFET의 상기 측벽 스페이서 및 상기 게이트 전극을 마스크로 사용하여, 상기 메모리 셀 영역 내의 상기 제 1 복수의 MOSFET의 소스/드레인 영역 및, 상기 주변회로 내의 상기 제 2 복수의 MOSFET의 소스/드레인 영역으로서 상기 제 1 복수의 MOSFET의 상기 소스/드레인 영역보다 도핑농도가 낮은 소스/드레인 영역을 형성하도록 상기 기판에 제 1 불순물을 선택적으로 이온주입하는 단계;(e) 상기 제 1 및 제 2 복수의 MOSFET를 덮도록 제 1 내화 금속막을 형성하는 단계;(f) 상기 제 1 내화 금속막과 상기 제 2 복수의 MOSFET의 상기 소스/드레인 영역과의 실리사이드화 반응에 의해 상기 제 1 복수의 MOSFET의 상기 소스/드레인 영역상에는 사실상 실리사이드막을 형성하지 않으면서 상기 제 2 복수의 MOSFET의 상기 소스/드레인 영역 상에 실리사이드막을 형성하는 단계,(g) 반응하지 않은 내화성 금속막을 제거하는 단계를 포함하는 반도체 장치 제조방법.
- 제 7 항에 있어서, 상기 주변회로 내의 상기 제 2 복수의 MOSFET 각각은 살리사이드(SALICIDE : self-aligned silicide) 구조를 갖는 반도체 장치 제조방법.
- 제 7 항에 있어서, 상기 메모리 셀 영역 내의 제 1 복수의 MOSFET의 상기 소스/드레인 영역의 상기 도핑 농도는 1 x 1019atoms/cm3이상이며, 상기 주변회로 영역 내의 상기 제 2 복수의 MOSFET의 상기 소스/드레인 영역의 상기 도핑 농도는 1 x 1019atoms/cm3이하인 반도체 장치 제조방법.
- 제 7 항에 있어서, 상기 주변회로 영역은 상기 제 1 도전형에 반대되는 제 2 도전형의 제 3 복수의 MOSFET를 포함하여 CMOS 구조를 형성하며;상기 제 3 복수의 MOSFET 각각은 실리사이드막 및 상기 제 1 복수의 MOSFET 각각의 상기 소스/드레인 영역보다 낮은 도핑농도를 갖는 소스/드레인 영역을 구비하는 반도체 장치 제조방법.
- 제 10 항에 있어서, 상기 주변회로 내의 상기 제 3 복수의 MOSFET 각각은 살리사이드(SALICIDE : self-aligned silicide) 구조를 갖는 반도체 장치 제조방법.
- 제 10 항에 있어서, 상기 제 3 복수의 MOSFET의 상기 소스/드레인 영역의 상기 도핑농도는 1 x 1019atoms/cm3보다 낮은 반도체 장치 제조방법.
- 제 7 항에 있어서, 상기 단계 (d)에서, 상기 제 1 불순물은, 상기 메모리셀 영역에는 5 x 1015atoms/cm3이상의 도즈로, 상기 주변회로 영역에는 3 x 1015atoms/cm3이하의 도즈로 이온 주입되는 반도체 장치 제조방법.
- 제 7 항에 있어서, 상기 단계 (e)에서 형성된 상기 제 1 내화 금속막은 30nm 이하의 두께를 갖는 반도체 장치 제조방법.
- 제 7 항에 있어서, 상기 단계 (e)에서 상기 제 1 내화 금속막 상에 제 2 내화 금속막을 형성하는 반도체 장치 제조방법.
- 제 15 항에 있어서, 상기 제 2 내화 금속막은 상기 제 1 내화 금속막과 대략 동일한 두께인 반도체 장치 제조방법.
- 제 7 항에 있어서, 상기 주변회로 영역 내의 상기 제 2 복수의 MOSFET의 상기 게이트 전극은 상부에 실리사이드막을 갖는 반도체 장치 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP97-336774 | 1997-12-08 | ||
| JP33677497A JP3149937B2 (ja) | 1997-12-08 | 1997-12-08 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990062875A true KR19990062875A (ko) | 1999-07-26 |
| KR100318148B1 KR100318148B1 (ko) | 2002-04-22 |
Family
ID=18302579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980053576A KR100318148B1 (ko) | 1997-12-08 | 1998-12-08 | 반도체 장치 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6037625A (ko) |
| EP (1) | EP0938136A1 (ko) |
| JP (1) | JP3149937B2 (ko) |
| KR (1) | KR100318148B1 (ko) |
| CN (1) | CN1135624C (ko) |
| TW (1) | TW404050B (ko) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396147B1 (en) * | 1998-05-16 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with metal-oxide conductors |
| US6246096B1 (en) | 1998-06-24 | 2001-06-12 | Advanced Micro Devices | Totally self-aligned transistor with tungsten gate |
| JP3279263B2 (ja) * | 1998-09-04 | 2002-04-30 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| KR100654927B1 (ko) * | 1999-03-04 | 2006-12-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그의 제작방법 |
| US6242776B1 (en) * | 1999-06-02 | 2001-06-05 | Advanced Micro Devices, Inc. | Device improvement by lowering LDD resistance with new silicide process |
| US6255703B1 (en) | 1999-06-02 | 2001-07-03 | Advanced Micro Devices, Inc. | Device with lower LDD resistance |
| JP2001015611A (ja) * | 1999-07-01 | 2001-01-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6388334B1 (en) * | 1999-07-27 | 2002-05-14 | Advanced Micro Devices, Inc. | System and method for circuit rebuilding via backside access |
| JP2001110810A (ja) * | 1999-10-06 | 2001-04-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2001127171A (ja) * | 1999-10-26 | 2001-05-11 | Matsushita Electronics Industry Corp | 半導体装置及びその製造方法 |
| EP1107309B1 (en) * | 1999-12-06 | 2010-10-13 | STMicroelectronics Srl | Manufacturing process for non-volatile floating gate memory cells and control circuitry |
| JP2001168306A (ja) * | 1999-12-09 | 2001-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| EP1157419A1 (en) * | 1999-12-21 | 2001-11-28 | Koninklijke Philips Electronics N.V. | Non-volatile memory cells and periphery |
| KR100322891B1 (ko) * | 1999-12-30 | 2002-02-08 | 박종섭 | 복합반도체 소자의 게이트 전극 제조방법 |
| EP1132959A1 (en) | 2000-03-03 | 2001-09-12 | STMicroelectronics S.r.l. | A method of forming low-resistivity connections in non-volatile memories |
| US6458702B1 (en) | 2000-03-09 | 2002-10-01 | Tower Semiconductor Ltd. | Methods for making semiconductor chip having both self aligned silicide regions and non-self aligned silicide regions |
| US6686276B2 (en) | 2000-03-09 | 2004-02-03 | Tower Semiconductor Ltd. | Semiconductor chip having both polycide and salicide gates and methods for making same |
| JP4733810B2 (ja) * | 2000-05-25 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
| KR100393205B1 (ko) * | 2000-05-30 | 2003-07-31 | 삼성전자주식회사 | 자기정렬 콘택구조를 가진 메모리영역과 샐리사이디드된듀얼 게이트 구조의 로직영역이 병합된 ｍｍｌ 반도체소자 및 그 제조방법 |
| JP3686318B2 (ja) * | 2000-08-31 | 2005-08-24 | 松下電器産業株式会社 | 半導体記憶装置の製造方法 |
| US6495419B1 (en) * | 2000-09-27 | 2002-12-17 | Lsi Logic Corporation | Nonvolatile memory in CMOS process flow |
| JP4057770B2 (ja) * | 2000-10-11 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6403423B1 (en) | 2000-11-15 | 2002-06-11 | International Business Machines Corporation | Modified gate processing for optimized definition of array and logic devices on same chip |
| US6338992B1 (en) * | 2000-11-29 | 2002-01-15 | Lsi Logic Corporation | Programmable read only memory in CMOS process flow |
| JP2002353413A (ja) * | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100399440B1 (ko) * | 2001-06-30 | 2003-09-29 | 주식회사 하이닉스반도체 | Ｍｄｌ 반도체 소자의 제조 방법 |
| KR100600681B1 (ko) * | 2001-08-10 | 2006-07-13 | 가부시끼가이샤 도시바 | 반도체 기억 장치 및 그 제조 방법 |
| US20030143782A1 (en) * | 2002-01-31 | 2003-07-31 | Gilton Terry L. | Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures |
| JP2004014815A (ja) * | 2002-06-07 | 2004-01-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6689688B2 (en) * | 2002-06-25 | 2004-02-10 | Advanced Micro Devices, Inc. | Method and device using silicide contacts for semiconductor processing |
| US6979615B2 (en) * | 2002-09-12 | 2005-12-27 | Texas Instruments Incorporated | System and method for forming a semiconductor with an analog capacitor using fewer structure steps |
| US20040121524A1 (en) * | 2002-12-20 | 2004-06-24 | Micron Technology, Inc. | Apparatus and method for controlling diffusion |
| US6734491B1 (en) * | 2002-12-30 | 2004-05-11 | Texas Instruments Deutschland Gmbh | EEPROM with reduced manufacturing complexity |
| US7297617B2 (en) * | 2003-04-22 | 2007-11-20 | Micron Technology, Inc. | Method for controlling diffusion in semiconductor regions |
| KR100518577B1 (ko) * | 2003-05-26 | 2005-10-04 | 삼성전자주식회사 | 원 타임 프로그래머블 메모리 소자 및 이를 포함하는반도체 집적회로와 그 제조방법 |
| KR100493061B1 (ko) * | 2003-06-20 | 2005-06-02 | 삼성전자주식회사 | 비휘발성 메모리가 내장된 단일 칩 데이터 처리 장치 |
| JP2005159131A (ja) * | 2003-11-27 | 2005-06-16 | Nec Electronics Corp | 半導体記憶装置及びその製造方法 |
| US7226828B2 (en) * | 2004-04-27 | 2007-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Architecture to monitor isolation integrity between floating gate and source line |
| KR100684899B1 (ko) | 2005-05-18 | 2007-02-20 | 삼성전자주식회사 | 비휘발성 기억 장치 |
| KR100843550B1 (ko) * | 2006-11-06 | 2008-07-04 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| JP4818241B2 (ja) * | 2007-10-22 | 2011-11-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US7919801B2 (en) * | 2007-10-26 | 2011-04-05 | Hvvi Semiconductors, Inc. | RF power transistor structure and a method of forming the same |
| US8133783B2 (en) * | 2007-10-26 | 2012-03-13 | Hvvi Semiconductors, Inc. | Semiconductor device having different structures formed simultaneously |
| US8125044B2 (en) * | 2007-10-26 | 2012-02-28 | Hvvi Semiconductors, Inc. | Semiconductor structure having a unidirectional and a bidirectional device and method of manufacture |
| US7482217B1 (en) | 2007-12-03 | 2009-01-27 | Spansion Llc | Forming metal-semiconductor films having different thicknesses within different regions of an electronic device |
| US9099199B2 (en) * | 2012-03-15 | 2015-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell and memory array |
| US8779551B2 (en) * | 2012-06-06 | 2014-07-15 | International Business Machines Corporation | Gated diode structure for eliminating RIE damage from cap removal |
| CN103579312A (zh) * | 2012-07-27 | 2014-02-12 | 上海华虹Nec电子有限公司 | 具有自对准接触孔与硅化物的器件及其制造方法 |
| CN109427797B (zh) * | 2017-08-24 | 2020-11-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
| JPH0695563B2 (ja) * | 1985-02-01 | 1994-11-24 | 株式会社日立製作所 | 半導体装置 |
| US5352620A (en) * | 1984-05-23 | 1994-10-04 | Hitachi, Ltd. | Method of making semiconductor device with memory cells and peripheral transistors |
| US4918501A (en) * | 1984-05-23 | 1990-04-17 | Hitachi, Ltd. | Semiconductor device and method of producing the same |
| US4811076A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Device and process with doubled capacitors |
| JP3059442B2 (ja) * | 1988-11-09 | 2000-07-04 | 株式会社日立製作所 | 半導体記憶装置 |
| US5262344A (en) * | 1990-04-27 | 1993-11-16 | Digital Equipment Corporation | N-channel clamp for ESD protection in self-aligned silicided CMOS process |
| JP3186168B2 (ja) * | 1992-01-16 | 2001-07-11 | ソニー株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US6475846B1 (en) * | 1995-05-18 | 2002-11-05 | Texas Instruments Incorporated | Method of making floating-gate memory-cell array with digital logic transistors |
| US5672527A (en) * | 1996-03-08 | 1997-09-30 | United Microelectronics Corp. | Method for fabricating an electrostatic discharge protection circuit |
| US5585299A (en) * | 1996-03-19 | 1996-12-17 | United Microelectronics Corporation | Process for fabricating a semiconductor electrostatic discharge (ESD) protective device |
| TW408465B (en) * | 1997-01-24 | 2000-10-11 | United Microelectronics Corp | The manufacture method of anti-electrostatic discharge device |
-
1997
- 1997-12-08 JP JP33677497A patent/JP3149937B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-07 US US09/206,377 patent/US6037625A/en not_active Expired - Fee Related
- 1998-12-08 KR KR1019980053576A patent/KR100318148B1/ko not_active IP Right Cessation
- 1998-12-08 CN CNB981233155A patent/CN1135624C/zh not_active Expired - Fee Related
- 1998-12-08 EP EP98250430A patent/EP0938136A1/en not_active Withdrawn
- 1998-12-08 TW TW087120405A patent/TW404050B/zh not_active IP Right Cessation
-
1999
- 1999-12-08 US US09/456,384 patent/US6297094B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0938136A1 (en) | 1999-08-25 |
| KR100318148B1 (ko) | 2002-04-22 |
| TW404050B (en) | 2000-09-01 |
| JPH11177065A (ja) | 1999-07-02 |
| CN1219771A (zh) | 1999-06-16 |
| US6297094B1 (en) | 2001-10-02 |
| US6037625A (en) | 2000-03-14 |
| JP3149937B2 (ja) | 2001-03-26 |
| CN1135624C (zh) | 2004-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100318148B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6074915A (en) | Method of making embedded flash memory with salicide and sac structure | |
| US6174758B1 (en) | Semiconductor chip having fieldless array with salicide gates and methods for making same | |
| US6037222A (en) | Method for fabricating a dual-gate dielectric module for memory embedded logic using salicide technology and polycide technology | |
| US6403423B1 (en) | Modified gate processing for optimized definition of array and logic devices on same chip | |
| US6074914A (en) | Integration method for sidewall split gate flash transistor | |
| JP2001036043A (ja) | 半導体装置およびその製造方法 | |
| US5930618A (en) | Method of Making High-K Dielectrics for embedded DRAMS | |
| US6787419B2 (en) | Method of forming an embedded memory including forming three silicon or polysilicon layers | |
| US20070190727A1 (en) | Nonvolatile semiconductor memory device and manufacturing method therefor | |
| US6069037A (en) | Method of manufacturing embedded DRAM | |
| US6337240B1 (en) | Method for fabricating an embedded dynamic random access memory | |
| US20080138950A1 (en) | Method To Increase Charge Retention Of Non-Volatile Memory Manufactured In A Single-Gate Logic Process | |
| US5521106A (en) | Process for fabricating complementary field effect transistors having a direct contact electrode | |
| JP2006156807A (ja) | 半導体装置およびその製造方法 | |
| US6380584B1 (en) | Semiconductor memory device with single and double sidewall spacers | |
| JPH08213610A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP3425882B2 (ja) | 半導体装置の製造方法 | |
| KR20010059976A (ko) | 반도체소자의 제조방법 | |
| US6489210B1 (en) | Method for forming dual gate in DRAM embedded with a logic circuit | |
| JP2001068546A (ja) | 半導体装置の製造方法 | |
| JP2003124338A (ja) | 半導体装置及びその製造方法 | |
| KR100495858B1 (ko) | 반도체 소자의 제조 방법 | |
| US6197672B1 (en) | Method for forming polycide dual gate | |
| KR100995329B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |