KR102096727B1 - 메모리 셀들, 동작 및 제작의 방법들, 반도체 디바이스 구조들, 및 메모리 시스템들 - Google Patents

메모리 셀들, 동작 및 제작의 방법들, 반도체 디바이스 구조들, 및 메모리 시스템들 Download PDF

Info

Publication number
KR102096727B1
KR102096727B1 KR1020187009697A KR20187009697A KR102096727B1 KR 102096727 B1 KR102096727 B1 KR 102096727B1 KR 1020187009697 A KR1020187009697 A KR 1020187009697A KR 20187009697 A KR20187009697 A KR 20187009697A KR 102096727 B1 KR102096727 B1 KR 102096727B1
Authority
KR
South Korea
Prior art keywords
magnetic
region
stressor structure
cell
magnetic region
Prior art date
Application number
KR1020187009697A
Other languages
English (en)
Other versions
KR20180037337A (ko
Inventor
거티 에스. 샌더
위톨드 쿨라
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20180037337A publication Critical patent/KR20180037337A/ko
Application granted granted Critical
Publication of KR102096727B1 publication Critical patent/KR102096727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H01L43/02—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H01L43/08—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

자기 셀 코어는 자기 영역(예로서, 자유 영역 또는 고정 영역)에 근접한 적어도 하나의 스트레서 구조를 포함한다. 자기 영역은 자기 변형을 보이는 자기 재료로 형성될 수 있다. 스위칭 동안, 스트레서 구조는 자기 셀 코어를 통해 전달한 프로그래밍 전류를 받을 수 있다. 전류에 응답하여, 스트레서 구조는 크기를 변경할 수 있다. 크기 변화로 인해, 스트레서 구조는 자기 영역에 응력을 가하며 그에 의해 그것의 자기 이방성을 변경할 수 있다. 몇몇 실시예들에서, 자기 영역의 MA 강도는 보다 낮은 프로그래밍 전류가 자유 영역의 자기 배향을 스위칭하기 위해 사용될 수 있도록 스위칭 동안 낮아질 수 있다. 몇몇 실시예들에서, 다수의 스트레서 구조들은 자기 셀 코어에 포함될 수 있다. 제조 및 동작의 방법들 및 관련된 디바이스 구조들 및 시스템들이 또한 개시된다.

Description

메모리 셀들, 동작 및 제작의 방법들, 반도체 디바이스 구조들, 및 메모리 시스템들{MEMORY CELLS, METHODS OF OPERATION AND FABRICATION, SEMICONDUCTOR DEVICE STRUCTURES, AND MEMORY SYSTEMS}
우선권주장
본 출원은 "메모리 셀들, 동작 및 제작의 방법들, 반도체 디바이스 구조들, 및 메모리 시스템들"에 대한, 2013년 7월 1일에 출원된, 미국 특허 출원 일련 번호 제13/932,497호의 출원일에 대한 이득을 주장한다.
기술분야
본 개시는, 다양한 실시예에서, 전반적으로 메모리 디바이스 설계 및 제작의 분야에 관한 것이다. 보다 구체적으로, 본 개시는 스핀 토크 전달 자기 랜덤 액세스 메모리(spin torque transfer magnetic random access memory; STT-MRAM) 셀들로서 특징지어진 메모리 셀들의 설계 및 제조에 관한 것이다.
자기 랜덤 액세스 메모리(MRAM)는 자기저항에 기초한 비-휘발성 컴퓨터 메모리 기술이다. 일 유형의 MRAM 셀은 스핀 토크 전달 MRAM(STT-MRAM) 셀이며, 이것은 기판에 의해 지지된 자기 셀 코어를 포함한다. 자기 셀 코어는 적어도 2개의 자기 영역들 - 예를 들면, "고정 영역" 및 "자유 영역" - 을 그 사이에 비-자기 영역을 갖고 포함한다. STT-MRAM 셀의 자유 영역 및 고정 영역은 영역들의 폭과 함께 수평으로 배향된("평면-내") 또는 수직으로 배향된("평면-외") 자기 배향들을 나타낼 수 있다.
고정 영역은 실질적으로 고정된(예로서, 비-스위칭 가능한) 자기 배향을 가진 자기 재료를 포함한다. 다른 한편으로, 자유 영역은 셀의 동작 동안 "병렬" 구성 및 "역-병렬(anti-parallel)" 구성 사이에서 스위칭될 수 있는 자기 배향을 가진 자기 재료를 포함한다. 병렬 구성에서, 고정 영역 및 자유 영역의 자기 배향들은 동일한 방향으로 향해진다(예로서, 각각 북쪽 및 북쪽, 동쪽 및 동쪽, 남쪽 및 남쪽, 또는 서쪽 및 서쪽). "역-병렬" 구성에서, 고정 영역 및 자유 영역의 자기 배향들은 반대 방향들로 향해진다(예로서, 각각 북쪽 및 남쪽, 동쪽 및 서쪽, 남쪽 및 북쪽, 또는 서쪽 및 동쪽).
병렬 구성에서, STT-MRAM 셀은 자기저항 요소들 - 즉, 고정 영역 및 자유 영역 에 걸쳐 낮은 전기 저항을 보인다. 낮은 전기 저항의 이러한 상태는 MRAM 셀의 "0" 논리 상태로서 정의될 수 있다. 역-병렬 구성에서, STT-MRAM 셀은 자기저항 요소들 - 즉, 자기 재료의 영역들, 예로서, 고정 영역 및 자유 영역 에 걸쳐 더 높은 전기 저항을 보인다. 이러한 높은 전기 저항의 상태는 STT-MRAM 셀의 "1" 논리 상태로서 정의될 수 있다.
자유 영역의 자기 배향의 스위칭은 자기 셀 코어 및 그 안에서의 고정 및 자유 영역들을 통해 프로그래밍 전류를 전달함으로써 성취될 수 있다. 자기 셀 코어 내에서의 고정 영역은 프로그래밍 전류의 전자 스핀을 분극시키며, 토크는 스핀-분극된 전류가 코어를 통과함에 따라 생성된다. 스핀-분극된 전자 전류는 자유 영역 상에 토크를 가함으로써 자유 영역과 상호작용한다. 코어를 통해 전달한 스핀-분극 전자 전류의 토크가 자유 영역의 임계 스위칭 전류 밀도(J c )보다 클 때, 스핀분극 전자 전류에 의해 가해진 토크는 자유 영역의 자기 배향의 방향을 스위칭하기에 충분한다. 따라서, 프로그래밍 전류는 자기 영역들에 걸쳐 전기 저항을 변경하기 위해 사용될 수 있다. 자기저항 요소들에 걸친 결과적인 높은 또는 낮은 전기 저항 상태들은 종래의 MRAM 셀의 기록 및 판독 동작들을 가능하게 한다. 원하는 논리 상태와 연관된 병렬 구성 및 역-병렬 구성 중 하나를 달성하기 위해 자유 영역의 자기 배향을 스위칭한 후, 자유 영역의 자기 배향은 보통, "저장" 스테이지 동안, MRAM 셀이 상이한 구성으로(즉, 상이한 논리 상태로) 재기록될 때까지, 유지되도록 요구된다.
자기 영역의 자기 이방성(magnetic anisotropy;"MA")은 그것의 자기 배향의 강도의 표시이며 및, 그러므로 자기 배향의 변경에 대한 자기 재료의 저항의 표시이다. 높은 MA 강도를 가진 자기 배향을 나타내는 자기 재료는 보다 낮은 MA 강도를 가진 자기 배향을 나타내는 자기 재료보다 그 배향을 벗어나는 그것의 자기 배향의 변경을 덜 하는 경향이 있을 수 있다.
병렬 구성으로부터 역-병렬 구성으로 자유 영역을 스위칭하기 위해 요구된 프로그래밍 전류의 양은 자기 영역들의 MA 강도에 의해 영향을 받는다. 보다 강한(즉, 더 높은) MA 강도를 가진 자유 영역은 보다 약한(즉, 더 낮은) MA 강도를 가진 자유 영역보다 그것의 자기 배향을 스위칭하기 위해 더 많은 양의 프로그래밍 전류를 요구할 수 있다. 그러나, 약한 MA 강도를 가진 자유 영역은 또한 종종 저장 동안 덜 안정적이다. 즉, 약한 MA 강도를 가진 자유 영역은 특히, MRAM 셀의 고정 영역이 강한 MA 강도를 가질 때, 그것의 프로그램된 구성(즉, 프로그램된 병렬 또는 역-병렬 구성)을 벗어나 너무 이르게 변경되는 경향이 있다. 그러므로, 실패 없이(즉, 자유 영역의 자기 배향의 너무 이른 스위칭 없이) 프로그램된 논리 상태를 저장하기 위한 셀의 능력을 악화시키지 않고 최소화된 프로그래밍 전류를 가지고 스위칭을 가능하게 하는 MA 강도들을 가진 자유 영역 및 고정 영역을 갖는 MRAM 셀을 형성하는 것은 종종 도전이다.
메모리 셀이 개시된다. 메모리 셀은 자기 영역 및 스트레서 구조를 포함한 자기 셀 코어를 포함한다. 스트레서 구조는 스트레서 구조가 자기 영역의 자기 배향의 스위칭 동안 자기 셀 코어를 통해 전달된 프로그래밍 전류를 받을 때 자기 영역 상에 응력을 가하도록 및 자기 영역의 자기 이방성을 변경하도록 구성된다.
스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 셀을 동작시키는 방법이 또한 개시된다. 방법은 STT-MRAM 셀의 논리 상태를 프로그램하기 위해 STT-MRAM 셀의 자기 셀 코어의 자기 영역 및 다른 자기 영역에 걸쳐 전기 저항을 변경하는 것을 포함한다. 전기 저항을 변경하는 것은 자기 영역의 스위칭 가능한 자기 배향을 스위칭하기 위해 자기 셀 코어를 통해 전류를 전달하는 것을 포함한다. 전기 저항을 변경하는 것은 또한, 전류를 전달하는 것에 적어도 부분적으로 응답하여, 자기 영역 및 다른 자기 영역 중 하나에 응력을 가하기 위해 및 자기 영역 및 다른 자기 영역 중 하나의 자기 이방성을 변경하기 위해 자기 영역 및 다른 자기 영역 중 하나에 근접한 스트레서 구조의 적어도 하나의 치수를 변경하는 것을 포함한다.
메모리 셀을 형성하는 방법이 또한 개시된다. 방법은 기판 위에 자기 재료를 형성하는 것을 포함한다. 비자기 재료가 자기 재료 위에 형성된다. 다른 자기 재료가 비자기 재료 위에 형성된다. 스트레서 재료는 자기 재료 및 다른 자기 재료 중 적어도 하나에 근접하여 형성된다. 스트레서 재료는 자기 재료 및 다른 재료 중 가장 가까운 것의 열 팽창의 계수와 상이한 열 팽창의 계수를 가진다.
반도체 디바이스가 또한 개시된다. 반도체 디바이스는 STT-MRAM 셀들을 포함한 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 어레이를 포함한다. STT-MRAM 셀들의 STT-MRAM 셀은 자기 셀 코어를 포함한다. 자기 셀 코어는 자기 영역 및 다른 자기 영역 사이에 비자기 영역을 포함한다. 자기 셀 코어는 또한 자기 영역에 근접한 스트레서 구조를 포함한다. 스트레서 구조는 자기 영역과 상이한 열 팽창의 계수를 가진다. 스트레서 구조는 자기 영역의 자기 이방성을 변경하기 위해 STT-MRAM 셀의 스위칭 동안 프로그래밍 전류를 받을 때 적어도 하나의 치수에서 변경하도록 및 자기 영역에 응력을 가하도록 구성된다.
스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 시스템이 또한 개시된다. STT-MRAM 시스템은 자기 셀 코어 및 자기 셀 코어와 동작 가능하게 통신하는 도전성 재료들을 포함한다. 자기 셀 코어는 자기 영역에 근접한 스트레서 구조를 포함한다. 스트레서 구조는 전류가 자기 영역에 걸쳐 전기 저항을 변경하기 위해 스위칭 동안 자기 셀 코어에서 스트레서 구조를 통해 전달되는 것에 응답하여 크기를 변경하며 자기 영역에 응력을 가하도록 구성된다.
도 1은 평면-외 STT-MRAM 셀의 자유 영역에 근접한 스트레서 구조를 포함한 자기 셀 구조의 단면, 정면, 개략적 예시이다.
도 2a는 저장 구성에서 도 1의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이며, 자기 셀 구조는 양의 자기 변형 및 대개 수직 자기 배향을 가진 자기 재료로 형성된 자유 영역을 포함한다.
도 2b는 스위칭 구성에서 도 2a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 수직으로 팽창하도록 구성된 스트레서 구조를 포함한다.
도 2c는 스위칭 구성에서 도 2a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이며, 자기 셀 구조는 스위칭 동안 측 방향으로 팽창하도록 구성된 스트레서 구조를 포함한다.
도 3a는 저장 구성에서 도 1의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 음의 자기 변형 및 대개 수직 자기 배향을 가진 자기 재료로 형성된 자유 영역을 포함한다.
도 3b는 스위칭 구성에서 도 3a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이며, 자기 셀 구조는 스위칭 동안 수직으로 수축하도록 구성된 스트레서 구조를 포함한다.
도 3c는 스위칭 구성에서 도 3a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 측방향으로 수축하도록 구성된 스트레서 구조를 포함한다.
도 4는 평면-내 STT-MRAM 셀의 자유 영역에 근접한 스트레서 구조를 포함한 자기 셀 구조의 단면, 정면, 개략적 예시이다.
도 5a는 저장 구성에서 도 4의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 음의 자기 변형 및 대개 수평 자기 배향을 가진 자기 재료로 형성된 자유 영역을 포함한다.
도 5b는 스위칭 구성에서 도 5a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 수직으로 팽창하도록 구성된 스트레서 구조를 포함한다.
도 5c는 스위칭 구성에서 도 5a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 측방향으로 팽창하도록 구성된 스트레서 구조를 포함한다.
도 6a는 저장 구성에서 도 4의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 양의 자기 변형 및 대개 수평 자기 배향을 가진 자기 재료로 형성된 자유 영역을 포함한다.
도 6b는 스위칭 구성에서 도 6a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 수직으로 수축하도록 구성된 스트레서 구조를 포함한다.
도 6c는 스위칭 구성에서 도 6a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 측방향으로 수축하도록 구성된 스트레서 구조를 포함한다.
도 7은 평면-외 STT-MRAM 셀의 고정 영역에 근접한 보다 하부 스트레서 구조 및 자유 영역에 근접한 상부 스트레서 구조를 포함한 자기 셀 구조의 단면, 정면, 개략적 예시이다.
도 8a는 저장 구성에서 도 7의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 양의 자기 변형 및 대개 수직 자기 배향을 가진 자기 재료로 형성된 고정 영역을 포함한다.
도 8b는 스위칭 구성에서 도 8a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 수직으로 수축하도록 구성된 하부 스트레서 구조를 포함한다.
도 8c는 스위칭 구성에서 도 8a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 측방향으로 수축하도록 구성된 하부 스트레서 구조를 포함한다.
도 9a는 저장 구성에서 도 7의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 음의 자기 변형 및 대개 수직 자기 배향을 가진 자기 재료로 형성된 고정 영역을 포함한다.
도 9b는 스위칭 구성에서 도 9a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 수직으로 팽창하도록 구성된 하부 스트레서 구조를 포함한다.
도 9c는 스위칭 구성에서 도 9a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 측방향으로 팽창하도록 구성된 하부 스트레서 구조를 포함한다.
도 10a는 저장 구성에서 자기 셀 구조의 단면, 정면, 개략적 예시이고, 자기 셀 구조는 평면-외 STT-MRAM 셀의 고정 영역에 인접한 하부 스트레서 구조 및 자유 영역에 인접한 상부 스트레서 구조를 포함하고, 자유 영역 및 고정 영역은 양의 자기 변형을 가진 자기 재료들로 형성된다.
도 10b는 스위칭 구성에서 도 10a의 자기 셀 구조의 단면, 정면, 개략적 예시이고, 상부 스트레서 구조는 스위칭 동안 수직으로 팽창하도록 구성되며, 하부 스트레서 구조는 스위칭 동안 수직으로 수축하도록 구성된다.
도 11a는 저장 구성에서 자기 셀 구조의 단면, 정면, 개략적 예시이고, 자기 셀 구조는 평면-외 STT-MRAM 셀의 고정 영역에 근접한 하부 스트레서 구조 및 자유 영역에 근접한 상부 스트레서 구조를 포함하고, 자유 영역은 양의 자기 변형을 가진 자기 재료로 형성되며 고정 영역은 음의 자기 변형을 가진 자기 재료로 형성된다.
도 11b는 스위칭 구성에서 도 11a의 자기 셀 구조의 단면, 정면, 개략적 예시이고, 상부 스트레서 구조 및 하부 스트레서 구조는 스위칭 동안 수직으로 팽창하도록 구성된다.
도 12는 평면-내 STT-MRAM 셀의 고정 영역에 근접한 하부 스트레서 구조 및 자유 영역에 근접한 상부 스트레서 구조를 포함한 자기 셀 구조의 단면, 정면, 개략적 예시이다.
도 13a는 저장 구성에서 도 12의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 음의 자기 변형 및 대개 수평 자기 배향을 가진 자기 재료로 형성된 고정 영역을 포함한다.
도 13b는 스위칭 구성에서 도 13a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 수직으로 수축하도록 구성된 하부 스트레서 구조를 포함한다.
도 13c는 스위칭 구성에서 도 13a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 측방향으로 수축하도록 구성된 하부 스트레서 구조를 포함한다.
도 14a는 저장 구성에서 도 12의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 양의 자기 변형 및 대개 수평 자기 배향을 가진 자기 재료로 형성된 고정 영역을 포함한다.
도 14b는 스위칭 구성에서 도 14a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위칭 동안 수직으로 팽창하도록 구성된 하부 스트레서 구조를 포함한다.
도 14c는 스위칭 구성에서 도 14a의 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이고, 자기 셀 구조는 스위치 동안 측방향으로 팽창하도록 구성된 하부 스트레서 구조를 포함한다.
도 15a는 저장 구성에서 자기 셀 구조의 단면, 정면, 개략적 예시이며, 자기 셀 구조는 평면-내 STT-MRAM 셀의 고정 영역에 근접한 하부 스트레서 구조 및 자유 영역에 근접한 상부 스트레서 구조를 포함하고, 자유 영역은 음의 자기 변형을 가진 자기 재료로 형성되며 고정 영역은 양의 자기 변형을 가진 자기 재료로 형성된다.
도 15b는 스위칭 구성에서 도 15a의 자기 셀 구조의 단면, 정면, 개략적 예시이며, 상부 스트레서 구조 및 하부 스트레서 구조는 스위칭 동안 수직으로 팽창하도록 구성된다.
도 16a는 저장 구성에서 자기 셀 구조의 단면, 정면, 개략적 예시이며, 자기 셀 구조는 평면-내 STT-MRAM 셀의 고정 영역에 근접한 하부 스트레서 구조 및 자유 영역에 근접한 상부 스트레서 구조를 포함하고, 자유 영역 및 고정 영역은 양의 자기 변형을 가진 자기 재료로 형성된다.
도 16b는 스위칭 구성에서 도 16a의 자기 셀 구조의 단면, 정면, 개략적 예시이며, 상부 스트레서 구조는 스위칭 동안 수직으로 수축하도록 구성되고 하부 스트레서 구조는 스위칭 동안 수직으로 팽창하도록 구성된다.
도 17은 다수의 스트레서 서브-영역들로 형성된 스트레서 구조를 가진 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이다.
도 18은 불연속적 스트레서 구조를 가진 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이다.
도 19는 자기 영역에 근접한 스트레서 구조 및 스트레서 구조 및 자기 영역 사이에 위치된 중간 구조를 가진 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이다.
도 20은 스트레서 구조에 근접한 히터 구조를 가진 자기 셀 구조의 부분, 단면, 정면, 개략적 예시이다.
도 21은 본 개시의 실시예에 따른 자기 셀 구조를 가진 메모리를 포함한 STT-MRAM 시스템의 개략도이다.
도 22는 본 개시의 실시예에 따른 자기 셀 구조를 가진 메모리 셀들을 포함한 반도체 디바이스 구조의 간소화된 블록도이다.
도 23은 본 개시의 하나 이상의 실시예들에 따라 구현된 시스템의 간소화된 블록도이다.
메모리 셀들, 이러한 메모리 셀들을 포함한 반도체 디바이스 구조들, 메모리 시스템들, 및 이러한 메모리 시스템들을 형성하며 동작시키는 방법들이 개시된다. 메모리 셀들은 자유 영역 또는 고정 영역과 같은, 자기 영역, 및 스위칭 동안 자기 영역의 자기 이방성(MA)을 변경하기 위해 스위칭 동안 자기 영역에 응력을 가하도록 구성된 스트레서 구조를 포함한 자기 셀 코어들을 포함한다. 응력은 압축 또는 인장 응력일 수 있다. 스위칭 동안(즉, 프로그래밍 동안) 자기 셀 코어를 통해 전달된 프로그래밍 전류는 팽창 또는 수축과 같은, 스트레서 구조에서의 구조적 변경을 가져올 수 있으며, 이것은 압축 또는 인장 응력이 인근의 자기 영역에 가해지게 할 수 있다. 자기 영역에서의 결과적인 변형은 자기 영역의 자기 이방성을 변경할 수 있다. 예를 들면, 스트레서 구조는 가열될 때 팽창하도록(예로서, 측방향으로, 수직으로, 또는 양쪽 모두로) 구성될 수 있으며, 자기 셀 코어를 통해 프로그래밍 전류를 전달하는 것은 스트레서 구조를 가열할 수 있다. 프로그래밍 동안, 스트레서 구조의 팽창은 인근의 자유 영역에 응력을 줄 수 있다(예로서, 압축 또는 인장 응력을 갖고). 자유 영역은 응력을 받을 때, 영역의 1차 자기 배향의 방향으로(즉, STT-MRAM 셀이 평면-내 STT-MRAM 셀이면 수평 방향으로, 또는 STT-MRAM 셀이 평면-외 STT-MRAM 셀이면 수직 방향으로) 자기 이방성 강도에서 감소하도록 구성된 자기 재료로 형성될 수 있다. 그러므로, 자기 셀 코어를 통한 프로그래밍 전류의 통과는 스트레서 구조를 가열할 수 있으며, 이것은 스트레서 구조가 팽창하게 할 수 있고, 이것은 팽창이 자유 영역으로 하여금 응력을 받게 할 수 있으며, 이러한 응력이 자유 영역의 MA 강도의 저하를 야기할 수 있다. 따라서, 스위칭 동안, 보다 낮은 프로그래밍 전류는 응력을 받지 않은 자유 영역에 요구되기보다는 응력을 받은 자유 영역의 자기 배향을 스위칭하기 위해 사용될 수 있다. 예를 들면, 보다 낮은 프로그래밍 전류는 응력을 받지 않는다면 자유 영역을 스위칭하기 위해 요구될 수 있는 프로그래밍 전류보다 약 5배(5x)까지 낮을 수 있다. (즉, 응력을 받지 않은 자유 영역을 스위칭하기 위해 요구된 프로그래밍 전류는 응력을 받은 자유 영역을 스위칭하기 위해 요구된 프로그래밍 전류보다 약 500%까지 더 클 수 있다.) 스위칭 후, 프로그래밍 전류는 종료될 수 있고, 스트레서 구조는 냉각되며 그것의 원래 치수들로 다시 수축할 수 있어서, 자유 영역 상에서의 응력을 완화시키며, 따라서 자유 영역의 MA 강도는 그것의 원래 MA 강도로 다시 증가할 수 있다. 그러므로, STT-MRAM 셀은 저장 동안 데이터 보유 및 신뢰성을 악화시키지 않고 낮은 프로그래밍 전류의 사용을 가능하게 하도록 구성될 수 있다.
여기에서 사용되는 바와 같이, 용어 "기판"은 메모리 셀들 내에서의 것들과 같은 구성요소들이 형성되는 기저 재료 또는 다른 구성을 의미하며 이를 포함한다. 기판은 반도체 기판, 지지 구조 상에서의 베이스 반도체 재료, 금속 전극, 또는 하나 이상의 재료들, 구조들, 또는 그것 상에 형성된 영역들을 가진 반도체 기판일 수 있다. 기판은 반도체 재료를 포함한 종래의 실리콘 기판 또는 다른 벌크(bulk) 기판일 수 있다. 여기에서 사용된 바와 같이, 용어 "벌크 기판"은 실리콘 웨이퍼들뿐만 아니라, 또한 그 중에서도, 실리콘-온-사파이어(silicon-on-sapphire; "SOS") 기판들 또는 실리콘-온-유리(silicon-on-glass; "SOG") 기판들과 같은, 실리콘-온-절연체(silicon-on-insulator; "SOI") 기판들, 베이스 반도체 기초 상에서의 실리콘의 에피택셜 층들, 또는 실리콘게르마늄(Si1 - xGex, 여기에서 x는 예를 들면, 0.2 및 0.8 사이에서의 몰분율), 게르마늄(Ge), 갈륨 비소(GaAs), 갈륨 질화물(GaN), 또는 인화 인듐(InP)과 같은, 다른 반도체 또는 광전자 재료들을 의미하며 이를 포함한다. 더욱이, 다음의 설명에서 "기판"에 대한 언급이 이루어질 때, 이전 프로세스 스테이지들은 베이스 반도체 구조 또는 기초에서 재료들, 영역들, 또는 접합들을 형성하기 위해 이용되어 왔을 수 있다.
여기에서 사용된 바와 같이, 용어 "STT-MRAM 셀"은 자유 영역 및 고정 영역 사이에 배치된 비-자기 영역을 포함한 자기 셀 코어를 포함하는 자기 셀 구조를 의미하며 이를 포함한다. 비-자기 영역은 자기 터널 접합(magnetic tunnel junction; "MTJ") 구성에서, 전기적으로 절연((예로서, 유전체) 영역일 수 있다. 대안적으로, 비-자기 영역은 스핀-밸브 구성에서, 전기적으로 도전성 영역일 수 있다.
여기에서 사용된 바와 같이, 용어들 "자기 셀 코어"는 자유 영역 및 고정 영역을 포함하며, 메모리 셀의 사용 및 동작 동안, 전류가 자유 영역 및 고정 영역의 자기 배향들의 병렬 또는 역-병렬 구성을 가져오기 위해 전달될(즉, 흐르게 될) 수 있는 메모리 셀 구조를 의미하며 이를 포함한다.
여기서 사용되는 바와 같이, 용어 "자기 영역"은 자성을 보이는 영역을 의미한다. 자기 영역은 자기 재료를 포함하며 또한 하나 이상의 비-자기 재료들을 포함할 수 있다.
여기에서 사용된 바와 같이, 용어 "자기 재료"는 강자성 재료들, 페리자성 재료들, 및 반강자성 재료들 양쪽 모두를 의미하며 이를 포함한다.
여기에서 사용된 바와 같이, 용어 "고정 영역"은 셀 코어의 하나의 자기 영역, 예로서, 자유 영역의 자화 방향에서의 변화를 가져온 전류 또는 인가된 장이 고정 영역의 자화 방향에서 변화를 가져오지 않을 수 있다는 점에서 STT-MRAM 셀의 사용 및 동작 동안 고정된 자기 배향을 가지며 자기 재료를 포함하는 STT-MRAM 셀 내에서의 자기 영역을 의미하며 이를 포함한다. 고정 영역은 하나 이상의 자기 재료들, 및 선택적으로, 하나 이상의 비-자기 재료들을 포함할 수 있다. 예를 들면, 고정 영역은 자기 서브-영역들에 의해 인접된 루테늄(Ru)의 서브-영역을 포함한 합성 반강자성체(synthetic antiferromagnet; SAF)로서 구성될 수 있다. 자기 서브-영역들의 각각은 그 안에서 하나 이상의 재료들 및 하나 이상의 영역들을 포함할 수 있다. 다른 예로서, 고정 영역은 단일의, 동종 자기 재료로서 구성될 수 있다. 따라서, 고정 영역은 균일한 자화, 또는 STT-MRAM 셀의 사용 및 동작 동안 고정된 자기 배향을 가진 고정 영역을 전체적으로 가져오는 상이한 자화의 서브-영역들을 가질 수 있다.
여기에서 사용된 바와 같이, 용어 "자유 영역"은 자기 재료를 포함하며 STT-MRAM 셀의 사용 및 동작 동안 스위칭 가능한 자기 배향을 갖는 STT-MRAM 셀 내에서의 자기 영역을 의미하며 이를 포함한다. 자기 배향은 전류 또는 인가된 장의 인가에 의해 병렬 구성 및 역-병렬 구성 사이에서 스위칭될 수 있다.
여기에서 사용된 바와 같이, "스위칭"은 자유 영역 및 고정 영역의 자기 배향들의 병렬 또는 역-병렬 구성을 가져오기 위해 프로그래밍 전류가 STT-MRAM 셀의 자기 셀 코어를 통해 전달되는 메모리 셀의 사용 및 동작의 스테이지를 의미하며 이를 포함한다.
여기에서 사용된 바와 같이, "저장"은 프로그래밍 전류가 STT-MRAM 셀의 자기 셀 코어를 통해 전달되지 않으며 자유 영역 및 고정 영역의 자기 배향들의 병렬 또는 역-병렬 구성이 변경되지 않는 메모리 셀의 사용 및 동작의 스테이지를 의미하며 이를 포함한다.
여기에서 사용된 바와 같이, 용어들 "팽창하다" 및 "팽창"은, 크기에서의 재료의 변화를 언급하기 위하여 사용될 때, 축을 따라 크기에서의 이웃 재료 증가들보다 많이, 축을 따라, 크기가 증가하는 재료를 의미하며 이를 포함한다. 용어들은 또한 이웃 재료가 크기에서 변하지 않거나 또는 축을 따라 크기가 감소하는 동안, 축을 따라, 크기가 증가하는 재료를 나타낸다. 언급된 "이웃 재료"는 팽창하는 재료가 크기에서 증가하는 동일한 축을 따라 팽창하는 재료에 인접한 재료이다. 크기에서의 변화의 최종 결과는 팽창 후 이웃 재료에 대한 재료의 크기의 비는 팽창 전에 이웃 재료에 대한 재료의 크기의 비보다 크다는 것이다. 따라서, 길이 또는 높이가 3배가 된 재료는 이웃 재료가 단지 길이 또는 높이에서 두 배라면 "팽창"한 것으로 말하여질 수 있다. 부가적으로, 이웃 재료가 크기에서 변하지 않거나 또는 크기가 감소하는 동안 크기가 증가하는 재료는 또한 "팽창"한 것으로 말하여질 수 있다. "측방향 팽창"의 맥락에서, 언급된 이웃 재료는 팽창 재료에 측방향으로 인접한 재료이다. 따라서, 측방향으로 팽창된 재료는 측방향으로-인접한 재료에 대해 "팽창"될 수 있으며 이러한 이웃 재료에 측방향 압축 응력을 가할 수 있다. 측방향으로-팽창된 재료는 또한 수직으로 인접한 재료들에 측방향 인장 응력을 가할 수 있으며, 이것은 측방향 인장 응력이 수직으로-인접한 재료들의 측방향 팽창을 가져올 수 있다. "수직 팽창"의 맥락에서, 언급된 이웃 재료는 팽창 재료에 수직으로 인접한 재료이다. 따라서, 수직으로 팽창된 재료는 수직으로-인접한 재료에 대해 "팽창될" 수 있으며 이러한 이웃 재료에 수직 압축 응력을 가할 수 있다. 수직으로-팽창된 재료는 또한 측방향으로 인접한 재료들에 수직 인장 응력을 가할 수 있으며, 이것은 수직 인장 응력이 수직으로-인접한 재료들의 수직 팽창을 가져올 수 있다.
여기에서 사용된 바와 같이, 용어들 "수축하다" 및 "수축"은, 크기에서의 재료의 변화를 참조하여 사용될 때, 양쪽 모두 축을 따라 크기에서의 이웃 재료 감소들보다 많이, 축을 따라, 크기에서 감소하는 재료를 의미하며 이를 포함한다. 용어들은 또한 축을 따라, 크기에서 감소하는 재료를 나타내는 반면, 이웃 재료는 크기에서 변하지 않거나 또는 축을 따라 크기가 증가한다. 언급된 "이웃 재료"는 수축한 재료가 크기에서 감소하는 동일한 축을 따라 수축 재료에 인접한 재료이다. 크기에서의 변화의 최종 결과는 수축 후 이웃 재료에 대한 재료의 크기의 비는 수축 전에 이웃 재료에 대한 재료의 크기의 비보다 작다는 것이다. 따라서, 이웃 재료가 팽창하거나 또는 크기에서 변하지 않는 동안 크기가 줄어드는 재료는 "수축한" 것으로 말하여질 수 있다. 게다가, 이웃 재료가 크기에서 줄어드는 것보다 많이 크기에서 줄어드는 재료는 "수축"한 것으로 말하여질 수 있다. 부가적으로, 그러나, 길이 또는 높이가 두 배인 재료는 이웃 재료가 길이 또는 높이에서 3배가 된다면 "수축한" 것으로 말하여질 수 있다. "측방향 수축"의 맥락에서, 언급된 이웃 재료는 수축 재료에 측방향으로 인접한 재료이다. 따라서, 측방향으로 수축된 재료는 측방향으로-인접한 재료에 대해 "수축될" 수 있으며 이러한 이웃 재료에 측방향 인장 응력을 가할 수 있다. 측방향으로-수축된 재료는 또한 수직으로 인접한 재료들에 측방향 압축 응력을 가할 수 있으며, 이것은 측방향 수축 응력이 수직으로-인접한 재료들의 측방향 수축을 가져올 수 있다. "수직 수축"의 맥락에서, 언급된 이웃 재료는 팽창 재료에 수직으로 인접한 재료이다. 따라서, 수직으로 수축된 재료는 수직으로-인접한 재료에 대해 "수축될" 수 있으며 이러한 이웃 재료에 수직 인장 응력을 가할 수 있다. 수직으로-수축된 재료는 또한 측방향으로 인접한 재료에 수직 압축 응력을 가할 수 있으며, 이것은 수직 압축 응력이 측방향으로-인접한 재료들의 수직 수축을 가져올 수 있다.
여기에서 사용된 바와 같이, 용어 "수직"은 각각의 영역의 폭 및 길이에 수직인 방향을 의미하며 이를 포함한다. "수직"은 또한 STT-MRAM 셀이 위치되는 기판의 1차 표면에 수직인 방향을 의미하며 이를 포함할 수 있다.
여기에서 사용된 바와 같이, 용어 "수평"은 각각의 영역의 폭 및 길이 중 적어도 하나에 평행한 방향을 의미하며 이를 포함한다. "수평"은 또한 STT-MRAM 셀이 위치되는 기판의 1차 표면에 평행한 방향을 의미하며 이를 포함할 수 있다.
여기에서 사용된 바와 같이, 용어 "서브-영역"은 다른 영역에 포함된 영역을 의미하며 이를 포함한다. 따라서, 하나의 자기 영역은 하나 이상의 자기 서브-영역들, 즉, 자기 재료의 서브-영역들, 뿐만 아니라 비-자기 서브-영역들, 즉, 비-자기 재료의 서브-영역들을 포함할 수 있다.
여기에서 사용된 바와 같이, 용어 "사이"는 적어도 두 개의 다른 재료들, 영역들, 또는 서브-영역들에 대한 하나의 재료, 영역, 또는 서브-영역의 상대적 배치를 설명하기 위해 사용된 공간적으로 상대적인 용어이다. 용어 "사이"는 다른 재료들, 영역들, 또는 서브-영역들에 바로 인접한 하나의 재료, 영역, 또는 서브-영역의 배치 및 다른 재료들, 영역들, 또는 서브-영역들에 바로 인접하지 않은 하나의 재료, 영역, 또는 서브-영역의 배치 양쪽 모두를 포함할 수 있다.
여기서 사용되는 바와 같이, 다른 요소 "상에" 또는 "위에" 있는 것으로서 요소에 대한 참조는 다른 요소 바로 위에, 그것에 인접한, 그 아래에, 또는 그것과 직접 접촉하는 요소를 의미하며 이를 포함한다. 그것은 또한 그 사이에 존재하는 다른 요소들을 갖고, 다른 요소의 간접적으로 위에, 그것에 인접한, 그 아래에, 또는 그 가까이에 있는 요소를 포함한다. 그에 반해서, 요소가 다른 요소 "상에 바로" 또는 "에 바로 인접한" 것으로 나타내어질 때, 존재하는 매개 요소들은 없다.
여기에서 사용되는 바와 같이, "밑", "아래", "하측", "하부", "위", "상측", "상부", "전방", "후방", "좌측", "우측", 등과 같은 다른 공간적 상대적 용어들은 설명의 용이함을 위해 도면들에 예시된 바와 같이 다른 요소(들) 또는 특징부(들)에 대한 하나의 요소의 또는 피처의 관계를 설명하기 위해 사용될 수 있다. 달리 특정되지 않는다면, 공간적으로 상대적인 용어들은 도면들에 묘사되는 바와 같은 배향 외에 재료들의 상이한 배향들을 포함하도록 의도된다. 예를 들면, 도면들의 재료들이 반전된다면, 다른 요소들 또는 피처들의 "밑" 또는 "아래" 또는 "하부" 또는 "저부"로 설명되는 요소들은 그 후 다른 요소들 또는 피처들의 "위" 또는 "상부"로 배향될 것이다. 따라서, 용어 "밑"은 용어가 사용되는 맥락에 의존하여, 위 및 밑의 배향 양쪽 모두를 포괄할 수 있으며, 이것은 이 기술분야의 숙련자에게 명백할 것이다. 재료들은 달리 배향될 수 있으며(90도 회전되고, 반전되는, 등) 여기에 사용된 공간적으로 상대적인 디스크립터들이 그에 따라 해석된다.
여기에서 사용되는 바와 같이, 용어들 "포함한다", "포함하는", "포함시키다", 및/또는 "포함시키는"은 서술된 특징들, 영역들, 정수들, 스테이지들, 동작들, 요소들, 재료들, 구성요소들, 및/또는 그룹들의 존재를 특정하지만, 하나 이상의 다른 특징들, 영역들, 정수들, 스테이지들, 동작들, 요소들, 재료들, 구성요소들, 및/또는 그것의 그룹들의 존재 또는 부가를 배제하지 않는다.
여기에서 사용되는 바와 같이, "및/또는"은 연관된 나열된 아이템들 중 하나 이상의 임의의 및 모든 조합들을 포함한다.
여기에서 사용되는 바와 같이, 단수 형태들 "일", "하나의", "이러한"은 달리 명확히 언급하지 않을 경우, 복수의 형태들을 또한 포함하는 것으로 의도된다.
여기에서 제공된 예시들은 임의의 특정한 구성요소, 구조, 디바이스, 또는 시스템의 실제 뷰들인 것으로 의도되지 않으며, 단지 본 개시의 실시예들을 설명하기 위해 이용되는 이상화된 표현들이다.
실시예들은 개략적 예시들인 단면 예시들을 참조하여 여기에서 설명된다. 따라서, 예를 들면, 제조 기술들 및/또는 허용 오차들의 결과로서 예시의 형태들로부터의 변형들이 예상될 것이다. 따라서, 여기에서 설명된 실시예들은 예시된 대로 특정한 형태들 또는 영역들에 제한되는 것으로 해석되지 않으며 예를 들면, 제조 기술들에 기인한 형태들에서의 편차들을 포함할 수 있다. 예를 들면, 박스-형태로서 예시되거나 또는 설명된 영역은 대략적인 및/또는 비선형 피처들을 가질 수 있다. 게다가, 예시된 뾰족한 각들은 둥글 수 있다. 따라서, 도면들에 예시된 재료들, 특징들, 및 영역들은 사실상 개략적이며 그것들의 형태들은 재료, 특징, 또는 영역의 정확한 형태를 예시하도록 의도되지 않으며 본 청구항들의 범위를 제한하지 않는다.
다음의 설명은 개시된 디바이스들 및 방법들의 실시예들의 철저한 설명을 제공하기 위해, 재료 유형들 및 프로세싱 상태들과 같은, 특정 상세들을 제공한다. 그러나, 이 기술분야의 숙련자는 디바이스들 및 방법들의 실시예들이 이들 특정 상세들을 이용하지 않고 실시될 수 있다는 것을 이해할 것이다. 실제로, 디바이스들 및 방법들의 실시예들은 산업에서 이용된 종래의 반도체 제조 기술들과 함께 실시될 수 있다.
여기에 설명된 제조 프로세스들은 반도체 디바이스 구조들을 프로세싱하기 위한 완전한 프로세스 흐름을 형성하지 않는다. 프로세스 흐름의 나머지는 이 기술분야의 숙련자들에게 알려져 있다. 따라서, 단지 본 디바이스들 및 방법들의 실시예들을 이해하기 위해 필요한 방법들 및 반도체 디바이스 구조들만이 여기에 설명된다.
맥락이 달리 표시하지 않는다면, 여기에서 설명된 재료들은 이에 제한되지 않지만, 스핀 코팅, 블랭킷 코팅, 화학적 기상 증착(chemical vapor deposition; "CVD"), 원자 층 증착(atomic layer deposition; "ALD"), 플라즈마 강화 ALD, 또는 물리적 기상 증착(physical vapor deposition; "PVD")을 포함한 임의의 적절한 기술에 의해 형성될 수 있다. 대안적으로, 재료들은 제자리에서 성장될 수 있다. 형성될 특정 재료에 의존하여, 재료를 증착시키거나 또는 성장시키기 위한 기술은 이 기술분야의 숙련자에 의해 선택될 수 있다.
문맥이 달리 표시하지 않는다면, 여기에 설명된 재료들의 제거는 이에 제한되지 않지만, 에칭, 이온 밀링, 연마 평탄화, 또는 다른 알려진 방법들을 포함한 임의의 적절한 기술에 의해 성취될 수 있다.
도면들에 대한 참조가 이제 이루어지며, 여기에서 유사한 부호들은 전체에 걸쳐 유사한 구성요소들을 나타낸다. 도면들은 반드시 일정한 비율인 것은 아니다.
메모리 셀이 개시된다. 메모리 셀은 적어도 하나의 자기 영역(예로서, 자유 영역 또는 고정 영역) 및 자기 영역에 근접한 스트레서 구조를 포함하는 자기 셀 코어를 포함한다. 스트레서 구조는 메모리 셀의 스위칭 동안 자기 영역에 응력을 가하도록 구성된다. 응력은 스위칭 동안 응력을 받은 자기 영역의 자기 이방성("MA")에서의 변경을 가져온다. 스위칭 후, 응력은 완화될 수 있으며 자기 영역의 MA는 실질적으로 그것의 이전 레벨로 되돌아갈 수 있다. 스트레서 구조는 그러므로 스위칭 동안 자유 영역의 MA 강도에서의 감소 또는 스위칭 동안 고정 영역의 MA 강도에서의 증가를 야기하도록 구성될 수 있다.
본 개시의 실시예들의 메모리 셀들은 평면-내 STT-MRAM 셀들 또는 평면-외 STT-MRAM 셀들로서 구성될 수 있다. "평면-내" STT-MRAM 셀들은 대개 수평 방향으로 배향되는 자기 배향을 나타내는 자기 영역들을 포함하는 반면, "평면-외" STT-MRAM 셀들은 대개 수직 방향으로 배향되는 자기 배향을 나타내는 자기 영역들을 포함한다. 여기에서 사용된 바와 같이, 자기 배향을 참조할 때 "방향"은 자기 배향의 우세한 방향을 나타낸다
도 1 내지 도 3c는 평면-외 STT-MRAM 셀의 실시예를 예시한다. 도 1을 참조하면, 본 개시의 실시예에 따른 평면-외 STT-MRAM 셀의 자기 셀 구조(100)가 예시된다. 자기 셀 구조(100)는 기판(102) 위에 자기 셀 코어(101)를 포함한다. 자기 셀 코어(101)는 위에서의 상부 전극(104) 및 아래에서의 하부 전극(105) 사이에 배치될 수 있다. 자기 셀 코어(101)는 그 사이에 비자기 영역(130)을 갖고 적어도 두 개의 자기 영역들, 예를 들면, "고정 영역"(110) 및 "자유 영역"(120)을 포함한다. 하나 이상의 하부 중간 영역들(140) 및 하나 이상의 상부 중간 영역들(150)은, 선택적으로 각각 자기 셀(100) 구조의 자기 영역들(예로서, 고정 영역(110) 및 자유 영역(120)) 아래에 및 그 위에 배치될 수 있다.
몇몇 실시예들에서, 도 1에 예시된 바와 같이, 자기 셀 코어(101)는 기판(102) 위에 시드 영역(160)을 형성하는 선택적 도전성 재료를 포함할 수 있다. 존재한다면, 시드 영역(160)이, 또는 시드 영역(160)이 존재하지 않는다면, 하부 중간 영역들(140)이 하부 전극(105)의 하부 도전성 재료 위에 형성될 수 있으며, 이것은 예를 들면 및 제한 없이, 구리, 텅스텐, 티타늄, 탄탈, 앞서 말한 것 중 임의의 것의 질화물, 또는 그것의 조합을 포함할 수 있다. 시드 영역(160)은, 존재한다면, 예를 들면 및 제한 없이, 니켈-계 재료를 포함할 수 있으며 위에 놓인 재료 또는 영역의 결정 구조를 제어하도록 구성될 수 있다. 하부 중간 영역들(140)은, 존재한다면, 자기 셀 코어(101)에서의 위에 놓인 재료들의 원하는 결정 구조를 보장하도록 구성된 재료들을 포함할 수 있다.
자기 셀 구조(100)는, 몇몇 실시예들에서, 선택적으로 산화물 캐핑 영역(170)을 포함할 수 있으며, 이것은 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 티타늄 산화물(TiO2), 탄탈 오산화물(Ta2O5), 또는 그것의 조합과 같은 산화물들을 포함할 수 있다. 몇몇 실시예들에서, 산화물 캐핑 영역(170)은 비자기 영역(130)의 동일한 재료들, 구조 또는 양쪽 모두를 포함할 수 있으며, 예를 들면, 산화물 캐핑 영역(170) 및 비자기 영역(130)은 양쪽 모두 마그네슘 산화물(예로서, MgO), 알루미늄 산화물, 티타늄 산화물, 아연 산화물, 하프늄 산화물, 루테늄 산화물, 또는 탄탈 산화물을 포함할 수 있다. 산화물 캐핑 영역(170) 및 비자기 영역(130)은 하나 이상의 비자기 재료들을 포함할 수 있다.
선택적 상부 중간 영역들(150)은, 존재한다면, 자기 셀 코어(101)의 이웃 재료들에서 원하는 결정 구조를 보장하도록 구성된 재료들을 포함할 수 있다. 상부 중간 영역(150)은 대안적으로 또는 부가적으로 자기 셀 코어(101)의 제조 동안 패터닝 프로세스들을 돕도록 구성된 금속 재료들, 배리어 재료들, 또는 종래의 STT-MRAM 셀 코어 구조들의 다른 재료들을 포함할 수 있다. 도 1에 예시된 것과 같은, 몇몇 실시예들에서, 상부 중간 영역들(150)은 도전성 캐핑 영역을 포함할 수 있으며, 이것은 구리, 탄탈, 티타늄, 텅스텐, 루테늄, 탄탈 질화물, 또는 티타늄 질화물과 같은 하나 이상의 재료들을 포함할 수 있다.
도 1에 예시된 바와 같이, STT-MRAM 셀은 자기 영역들(예로서, 고정 영역(110) 및 자유 영역(120)) 중 적어도 하나에서 수직 자기 배향을 나타내도록 구성될 수 있다. 보여지는 수직 자기 배향은 수직 자기 이방성(perpendicular magnetic anisotropy; "PMA") 강도에 의해 특징지어질 수 있다. 도 1에서 화살표들(112) 및 양끝 화살표들(122)에 의해 예시된 바와 같이, 몇몇 실시예들에서, 고정 영역(110) 및 자유 영역(120)의 각각은 수직 자기 배향을 나타낼 수 있다. 고정 영역(110)의 자기 배향은 STT-MRAM 셀의 동작 전체에 걸쳐 근본적으로 동일한 방향으로, 예를 들면, 도 1의 화살표들(112)에 의해 표시된 방향으로 향해진 채로 있다. 자유 영역(120)의 자기 배향은, 다른 한편으로, 도 1의 양끝 화살표들(122)에 의해 표시된 바와 같이, 병렬 구성 및 역-병렬 구성 사이에서, 셀의 동작 동안, 스위칭될 수 있다.
자기 셀 코어(101)는 또한 자유 영역(120) 및 고정 영역(110) 중 적어도 하나에 근접한 스트레서 구조(180)를 포함한다. 도 1의 실시예에 예시된 바와 같이, 스트레서 구조(180)는 자유 영역(120)에 근접할 수 있다. 스트레서 구조(180)는 STT-MRAM 셀의 프로그래밍 동안, 적어도 하나의 치수(예로서, 높이, 폭)에서, 형태를 변경하도록 구성된, 재료, 예로서 비자기 재료로 형성될 수 있다. 스트레서 구조(180)의 구조적 구성, 위치, 및 재료 조성 중 하나 이상은 스트레서 구조(180)가 프로그래밍 동안 이웃 영역에 원하는 규모 및 방향의 응력을 인가하도록 형태에서 변경할 수 있게 하도록 맞춰질 수 있다. 여기에서 사용된 바와 같이, 용어 "구성된"은, 스트레서 구조(180)를 언급할 때, 스트레서 구조(180)가 "구성된" 것으로 설명되는 결과를 가능하게 하도록 맞춰진 그것의 구조적 구성, 그것의 위치(예로서, 영향을 주는 자기 재료에 대한), 및 재료 조성 중 적어도 하나를 가진 스트레서 구조(180)를 의미하며 이를 포함한다.
스트레서 구조(180)는 온도에서의 증가 또는 전압에서의 강하와 같은, 프로그래밍 동안 상태에서의 변화에 응답하여 프로그래밍 동안 팽창하거나 또는 수축하도록(즉, 치수에서 감소시키도록 또는 이웃 재료보다 적게 팽창하도록) 구성될 수 있다. 예를 들면, STT-MRAM 셀의 스위칭 동안, 스트레서 구조(180)를 포함한, 자기 셀 코어(101)를 통해 프로그래밍 전류를 전달하는 것은 스트레서 구조(180)의 재료 및 자기 셀 코어(101) 내에서의 다른 재료들을 가열할 수 있다. 그러므로, 프로그래밍 동안, 스트레서 구조(180)의 치수들은, 온도 변화에 응답하도록 구성된다면, 변경될 수 있어서, 물리적 응력이 이웃 자기 재료에 변경된 스트레서 구조(180)에 의해 가해지게 한다. 응력은 프로그래밍 전류가 중단될 때 완화될 수 있어서, 온도가 그것의 스위칭-전 치수들로 되돌아가도록 스위칭-전 레벨 및 스트레서 구조(180)로 되돌아가게 한다.
스트레서 구조(180)가 온도 변화에 응답하도록 구성된 실시예들에서, 스트레서 구조(180)는 이웃 재료, 예로서 이웃 자기 영역의 이웃 재료의 열 팽창의 계수와 상이한(예로서, 적어도 약 0.1% 더 큰 또는 적어도 약 0.1% 작은) 열 팽창의 계수를 가진 재료로 형성될 수 있다. 이와 같이, 스트레서 구조(180)는 온도 변화에 노출될 때, 이웃 재료, 예로서, 이웃 자기 재료와 상이한 레이트로 팽창하거나 또는 수축하도록 구성될 수 있다. 예를 들면, 및 제한 없이, 스트레서 구조(180)는 보다 높은 열 팽창의 계수(예로서, 스트레서 구조(180)에 의해 응력을 받을 적어도 자기 영역의 재료의 열 팽창의 계수에 비교하여)를 가진 금속(예로서, 알루미늄(Al), 구리(Cu), 또는 다른 재료(예로서, 실리콘(Si), 게르마늄(Ge))으로 형성되거나 또는 이것을 포함할 수 있으며, 따라서 스위칭 동안 스트레서 구조(180)를 가열하며, 이웃 자기 영역에 응력을 가하는 프로그래밍 전류를 받을 때, 이웃 재료보다 많이 팽창하도록 구성될 수 있다. 다른 실시예들에서, 스트레서 구조(180)는 스위칭 동안 스트레서 구조(180)를 가열하며, 이웃 자기 영역에 응력을 가하는 프로그래밍 전류를 받을 때, 볼륨이 감소하도록 구성될 수 있다. 이러한 스트레서 구조(180)는 열 팽창의 음의 계수를 가진 재료로 형성될 수 있다. 대안적으로, 스트레서 구조(180)는 이웃 재료보다 더 낮은 열 팽창의 계수를 가진 재료로 형성될 수 있거나 또는 이를 포함할 수 있으며, 따라서, 자기 셀 코어(101)의 재료들이 스위칭 동안 재료들을 가열하는 프로그래밍 전류를 받을 때, 스트레서 구조(180)는 이웃 재료보다 적게 팽창할 수 있다. 따라서, 스트레서 구조(180)는 이웃 재료에 대해 수축할 수 있다.
스트레서 구조(180)가 전압 변화에 응답하도록 구성되는 실시예들에서, 스트레서 구조(180)는 프로그래밍 동안 그것의 두께에 걸친 전압에서의 변화에 응답하여 형태를 변경하는(예로서, 이웃 재료에 대해, 팽창하거나 또는 수축하는) 압전 재료로 형성될 수 있다.
자기 셀 코어(101) 내에 있거나 또는 자기 셀 코어(101)의 외부에 있는 스트레서 구조(180)에 이웃하는 재료들에 의존하여, 스트레서 구조(180)는 주로 한 방향으로 치수를 변경하도록 구성될 수 있다. 예를 들면, 스트레서 구조(180)는 스위칭 스테이지의 상태들에 노출될 때 수직으로 팽창하도록, 수직으로 수축하도록, 측방향으로 팽창하도록, 또는 측방향으로 수축하도록 구성될 수 있다. 따라서, 스트레서 구조(180)의 재료들 및 구조적 구성은 이웃 자기 영역 상에서의 원하는 치수 변경 및 그것의 대응하는 응력 행사를 성취하도록 맞춰질 수 있다는 것이 고려된다. 스트레서 구조(180)의 재료는 또한 프로세싱 온도들에서 이웃 재료들과 비활성이도록(예로서, 그것에 화학적으로 반응하지 않도록) 형성될 수 있다.
자유 영역(120) 및 고정 영역(110)은 양의 자기 변형을 가진 자기 재료(220)(도 2a 참조) 또는 음의 자기 변형을 가진 자기 재료(320)(도 3a 참조)로부터 형성되거나 또는 이를 포함할 수 있다. 여기에서 사용된 바와 같이, "자기 변형"은 재료가 자화의 프로세스 동안 그것의 형태 또는 치수들을 변경하게 하는 자기 재료의 속성을 나타낸다. "양의 자기 변형"을 가진 자기 재료(220)는 그것의 자화의 방향으로(즉, 그것의 자기 배향의 방향으로) 연장하려는 경향이 있는 반면, "음의 자기 변형"을 가진 자기 재료(320)는 그것의 자화의 방향으로 수축하려는 경향이 있다. 양의 자기 변형을 가진 자기 재료(220)의 우세 자기 배향의 방향으로 MA 강도는 자기 재료(220)가 그것의 자화 방향으로 팽창될(예로서, 당겨질) 때 증가할 수 있지만 자기 재료(220)가 그것의 자기 배향의 방향에 대해 압축될(예로서, 밀쳐질) 때 감소할 수 있다. 음의 자기 변형을 가진 자기 재료(320)의 우세 자기 배향의 방향으로 MA 강도는 자기 재료(320)가 그것의 자기 배향의 방향으로 팽창될(예로서, 당겨질) 때 감소할 수 있지만 자기 재료(320)가 그것의 자기 배향의 방향에 대해 압축될(예로서, 밀쳐질) 때 증가할 수 있다. 따라서, 본 개시의 실시예들에 따르면, 자유 영역(120) 및 고정 영역(110) 중 적어도 하나는 스위칭 동안 팽창된 또는 수축된 영역에서 MA 강도에 대한 변경을 가져오기 위해 스위칭 동안, 우세 자기 배향의 그것의 방향을 따라, 팽창되거나 또는 수축되도록 구성될 수 있다. 물리적 팽창 또는 물리적 수축은 상기 논의된 바와 같이, 프로그래밍 동안 그것이 변경된 바와 같이 스트레서 구조(180)에 의해 자기 영역 상에 가해진 응력에 기인할 수 있다.
자기 셀 코어(101)의 자기 영역들(예로서, 고정 영역(110) 및 자유 영역(120)) 중 하나 또는 양쪽 모두는 양의 또는 음의 자기 변형을 보이는 자기 재료를 포함하고, 근본적으로 그것으로 이루어지거나 또는 그것으로 이루어질 수 있다. 양의 자기 변형을 보이는 자기 재료(220)는, 예를 들면 및 제한 없이, 9:1 미만의 코발트 대 철(Co:Fe) 비를 가진 코발트(Co) 및 철(Fe)(예로서, CoFe, CoFeB)을 포함한 강자성 재료를 포함할 수 있다 음의 자기 변형을 보이는 자기 재료(320)는 예를 들면 및 제한 없이, 9:1보다 큰 코발트 대 철(Co:Fe) 비를 가진 코발트(Co) 및 철(Fe)(예로서, CoFe, CoFeB)을 포함한 강자성 재료를 포함할 수 있다. 선택적으로, 고정 영역(110), 자유 영역(120) 또는 양쪽 모두에 포함될 수 있는 다른 자기 재료들은, 예를 들면 및 제한 없이, Co, Fe, Ni 또는 그것들의 합금들, NiFe, CoNiFe, 또는 도핑된 합금들(CoX, CoFeX, CoNiFeX (X=B, Cu, Re, Ru, Rh, Hf, Pd, Pt, C)), 또는 예를 들면, NiMnSb 및 PtMnSb와 같은, 다른 반-금속 강자성 재료들을 포함한다.
몇몇 실시예들에서, 자기 영역들(예로서, 고정 영역(110) 및 자유 영역(120))은 자기 변형을 보이는 자기 재료들 및 자기 변형을 보이지 않는 자기 재료들 양쪽 모두를 포함한다. 그럼에도 불구하고, 자기 영역의 MA 강도는 자기 영역이 응력을 받을 때 감소하거나 또는 증가할 수 있다.
대안적으로 또는 부가적으로, 몇몇 실시예들에서, 자유 영역(120), 고정 영역(110), 또는 양쪽 모두는 그 일부가 자기 재료들(예로서, 자기 변형을 보이는 자기 재료들 및 자기 변형을 보이지 않는 자기 재료들)일 수 있으며 그 일부가 비자기 재료들일 수 있는, 복수의 재료들로부터 형성되거나 또는 이를 포함할 수 있다. 예를 들면, 몇몇 이러한 다중-재료 자유 영역들, 고정 영역들, 또는 양쪽 모두는 다수의 서브-영역들을 포함할 수 있다. 예를 들면 및 제한 없이, 자유 영역(120), 고정 영역(110), 또는 양쪽 모두는 코발트 및 백금의 반복하는 서브-영역들로부터 형성되거나 또는 이를 포함할 수 있으며, 여기에서 백금의 서브-영역은 코발트의 서브-영역들 사이에 배치될 수 있다. 다른 예로서, 제한 없이, 자유 영역(120), 고정 영역(110), 또는 양쪽 모두는 코발트 및 니켈의 반복하는 서브-영역들을 포함할 수 있으며, 여기에서 니켈의 서브-영역은 코발트의 서브-영역들 사이에 배치될 수 있다.
자유 영역(120) 및 고정 영역(110)의 조성들 및 구조들(예로서, 두께들 및 다른 물리적 치수들)은 동일하거나 또는 상이할 수 있다.
도 2a를 참조하면, 도 1의 자기 셀 구조(100)의 자유 영역(120)이 예시되며, 여기에서 자유 영역(120)은 양의 자기 변형을 가진 자기 재료(220)로 형성된다. 도 2a는 프로그래밍 전류가 자기 셀 코어(101)(도 1)를 통해 전달되지 않는 저장 상태 동안 스트레서 구조(180) 및 자유 영역(120)을 예시한다. 자유 영역(120)은, 이러한 "저장 구성"에서, 화살표(PMA)로 표현된, 특정한 규모를 가진 수직 자기 이방성을 가진 수직 자기 배향을 나타낸다.
스트레서 구조(180)는 예로서, 프로그래밍 전류가 자기 셀 코어(101)(도 1)를 통해 전달되며 스트레서 구조(180)를 가열할 때, 스위칭 스테이지의 상태들 하에서 수직으로 팽창하도록 구성될 수 있다. 이러한 실시예들에서, 도 2b에 예시된 바와 같이, 화살표(VE)에 의해 표시된 방향으로의 팽창은 이웃 자기 재료(220) 상에 수직 압축력을 가하는 수직으로 팽창된 스트레서 구조(180VE)를 생성한다. 결과적인 수직으로 팽창된 자유 영역(120VC)은 도 2a의 화살표(PMA)의 규모에 비교하여 보다 작은 규모의 화살표(PMAL)에 의해 표시된 바와 같이, 낮아진 PMA를 나타낼 수 있다. 따라서, 스위칭 동안, 프로그래밍 전류는 수직으로 팽창된 스트레서 구조(180VE), 수직으로 압축된 자유 영역(120VC), 및 낮아진 PMAL를 야기한다. 낮아진 PMAL는 그렇지 않았다면 이용되었을 것보다 더 낮은 프로그래밍 전류로 수직으로 압축된 자유 영역(120VC)의 자기 배향의 스위칭을 가능하게 할 수 있다.
스위칭에 이어서, 프로그래밍 전류의 인가는 정지될 수 있으며, 이것은 온도를 포함한, 스위칭-전 상태들로의 리턴을 야기할 수 있으며, 그 동안 수직으로 팽창된 스트레서 구조(180VE)는 도 2a에 예시된 저장 구조로 되돌아갈 수 있어서, 수직으로 압축된 자유 영역(120VC)을 형성하기 위해 이전에 가해진 응력을 완화시킨다. 따라서, 수직으로 압축된 자유 영역(120VC)은 도 2a에 예시된 그것의 저장 구성으로 팽창할 수 있으며, 낮아진 PMAL은 도 2a에서의 자유 영역(120)의 PMA로 증가할 수 있다. 그러므로, 낮아진 PMAL은 스위칭 동안 수직으로 압축된 자유 영역(120VC)에 의해 나타내어질 수 있는 반면, 원래 PMA는 저장 동안 자유 영역(120)에 의해 나타내어질 수 있다. 따라서, 자유 영역(120)은 저장 동안 데이터 보유를 악화시키지 않고 보다 낮은 프로그래밍 전류에서 스위칭을 가능하게 할 수 있다.
스위칭 동안 및 저장 동안 PMA 강도 사이에서 구별하는 것은 자기 셀 구조들(100)의 확장성을 수용할 수 있다. 예를 들면, 고정 영역(110)이 저장 동안 고정 영역(110)의 PMA 강도를 악화시키지 않고, 보다 낮은 프로그래밍 전류에서 스위칭될 수 있게 하는 것은 고정 영역(110)의 기능을 악화시키지 않고 보다 작은 고정 영역(110)의 제조를 가능하게 할 수 있다.
다른 실시예들에서, 스트레서 구조(180)(도 2a)는 예로서, 프로그래밍 전류가 자기 셀 코어(101)(도 1)를 통해 전달되며 스트레서 구조(180)를 가열할 때, 스위칭 스테이지의 상태들 하에서 측방향으로 팽창하도록 구성될 수 있다. 이러한 실시예들에서, 도 2c에 예시된 바와 같이, 화살표(LE)에 의해 표시된 방향으로의 팽창은 이웃 자기 재료(220) 상에서 측방향 인장력을 가하는 측방향으로 팽창된 스트레서 구조(180LE)를 생성한다. 결과적인 측방향으로 팽창된 자유 영역(120LE)은 도 2a의 화살표(PMA)의 규모에 비교하여 보다 작은 규모의 화살표(PMAL)에 의해 표시된 바와 같이, 낮아진 PMA를 보일 수 있다. 따라서, 스위칭 동안, 프로그래밍 전류는 측방향으로 팽창된 스트레서 구조(180LE), 측방향으로 팽창된 자유 영역(120LE), 및 낮아진 PMAL을 야기한다. 낮아진 PMAL은 그렇지 않았다면 요구되었을 것보다 더 낮은 프로그래밍 전류로 측방향으로 팽창된 자유 영역(120LE)의 자기 배향의 스위칭을 가능하게 할 수 있다.
도 3a 내지 도 3c를 참조하면, 도 1의 자기 셀 구조(100)의 자유 영역(120)이 예시되며, 여기에서 자유 영역(120)은 음의 자기 변형을 가진 자기 재료(320)로 형성된다. 몇몇 실시예들에서, 스트레서 구조(180)는 화살표(VC)에 의해 표시된 바와 같이, 수직으로 수축하도록 구성될 수 있어서, 자유 영역(120)에 수직 인장 응력을 가하는 수직으로 수축된 스트레서 구조(180VC)를 야기하여, 수직으로 팽창된 자유 영역(120VE)을 야기한다. 수직으로 팽창된 자유 영역(120VE)의 자기 재료(320)는 낮아진 PMAL을 나타낼 수 있다. 그러므로, 수직으로 팽창된 자유 영역(120VE)의 자기 배향은 낮은 프로그래밍 전류에서 스위칭 가능할 수 있을 것이다.
도 3c를 참조하면, 다른 실시예들에서, 스트레서 구조(180)는 화살표(LC)에 의해 표시된 바와 같이, 측방향으로 수축하도록 구성될 수 있어서, 자유 영역(120) 상에 측방향 압축 응력을 가하는 측방향으로 수축된 스트레서 구조(180LC)를 야기하여, 측방향으로 압축된 자유 영역(120LC)을 야기한다. 측방향으로 압축된 자유 영역(120LC)의 자기 재료(320)는 낮은 프로그래밍 전류에서 스위칭 가능할 수 있는 자기 배향을 가진 낮아진 PMAL을 보일 수 있다.
도 4를 참조하면, 자기 셀 코어(401)에서 고정 영역(110) 및 자유 영역(120)의 자기 재료가 화살표들(412) 및 양끝 화살표들(422)에 의해 표시된 바와 같이, 수평 자기 배향을 보이는 평면-내 STT-MRAM 셀의 자기 셀 구조(400)가 예시된다.
도 5a를 참조하면, 몇몇 실시예들에서, 평면-내 STT-MRAM 셀의 자유 영역(120)은 음의 자기 변형을 보이는 자기 재료(320)로 형성될 수 있다. 자기 재료(320)에 의해 보여지는 수평 자기 배향은 평면-내 자기 이방성(in-plane magnetic anisotropy; "IMA") 강도에 의해 특징지어질 수 있다. 몇몇 실시예들에서, 스트레서 구조(180)는 스위칭 동안, 도 5b의 화살표(VE)의 방향으로, 수직으로 팽창하도록 구성될 수 있어서, 이웃 자기 재료(320)에 수직 압축 응력을 가하는 수직으로 팽창된 스트레서 구조(180VE)를 야기하고, 이것은 수직으로 압축된 자유 영역(120VC)을 야기한다. 수직으로 압축된 자유 영역(120VC)은, 그러므로, 수직으로 압축된 자유 영역(120VC)의 자기 배향이 낮은 프로그래밍 전류에서 스위칭 가능할 수 있도록 낮아진 IMAL을 보일 수 있다. 스위칭 후, 수직으로 팽창된 스트레서 구조(180VE) 및 수직으로 팽창된 자유 영역(120VC)은 도 5a에 예시된 구성으로 되돌아갈 수 있다.
도 5c를 참조하면, 몇몇 실시예들에서, 스트레서 구조(180)는 스위칭 동안, 화살표(LE)의 방향으로, 측방향으로 팽창하도록 구성될 수 있어서, 자기 재료(320) 상에 측방향 인장 응력을 가하는 측방향으로 팽창된 스트레서 구조(180LE)를 야기하고, 측방향으로 팽창된 자유 영역(120LE)을 생성한다. 측방향으로 팽창된 자유 영역(120LE)은 그러므로, 측방향으로 팽창된 자유 영역(120LE)의 자기 배향이 낮은 프로그래밍 전류에서 스위칭 가능할 수 있도록 낮아진 IMAL을 보일 수 있다. 스위칭 후, 측방향으로 팽창된 스트레서 구조(180LE) 및 측방향으로 팽창된 자유 영역(120LE)은 도 5a에 예시된 구성으로 되돌아갈 수 있다.
다른 실시예들에서, 평면-내 STT-MRAM 메모리 셀의 자기 셀 코어(401)의 자유 영역(120)(도 4)은 도 6a에 예시된 바와 같이, 양의 자기 변형을 보이는 자기 재료(220)로부터 형성될 수 있다. 따라서, 도 6b를 참조하면, 스트레서 구조(180)는 자유 영역(120)에 수직 인장 응력을 가하기 위해 스위칭 동안 수직으로 수축하도록 구성될 수 있어서, 수직으로 수축된 스트레서 구조(180VC), 수직으로 팽창된 자유 영역(120VE) 및 낮아진 IMAL을 야기한다. 도 6c를 참조하면, 스트레서 구조(180)는 대안적으로 또는 부가적으로 자유 영역(120)에 측방향 압축 응력을 가하기 위해 스위칭 동안 측방향으로 수축하도록 구성될 수 있어서, 측방향으로 수축된 스트레서 구조(180LC), 측방향으로 압축된 자유 영역(120LC), 및 낮아진 IMAL을 야기한다. 스위칭 후, 영역들 및 구조들은 도 6a에 예시된 구성으로 되돌아갈 수 있다.
따라서, 자기 영역 및 스트레서 구조를 포함한 자기 셀 코어를 포함한 메모리 셀이 개시된다. 스트레서 구조는 스트레서 구조가 자기 영역의 자기 배향의 스위칭 동안 자기 셀 코어를 통해 전달한 프로그래밍 전류를 받을 때 자기 영역 상에 응력을 가하도록 및 자기 영역의 자기 이방성을 변경하도록 구성된다.
양의 자기 변형을 보이는 자기 재료(220)는 이웃 스트레서 구조(180)에 의해 생성된 수직 및 측방향 압축 및 인장 응력에 상이하게 반응하기 때문에, 스트레서 구조(180)는 자기 재료 (예로서, 양의 자기 변형을 보이는 자기 재료(220), 음의 자기 변형을 보이는 자기 재료(320))의 MA 강도에서의 증가를 가져오기 위해 적절한 응력(예로서, 수직 압축(예로서, 도 2b에서처럼), 측방향 인장(도 2c에서처럼), 수직 인장(도 3b에서처럼), 및 측방향 압축(도 3c에서처럼))을 가하도록 구성되며 배향된다는 것이 고려된다. 스트레서 구조(180)에 의해 영향을 받게 될 자기 영역이 자유 영역(120)인 실시예들에서, 스트레서 구조(180)는 자유 영역(120)에 의해 보여지는 자기 배향의 MA 강도의 저하를 야기하는 응력을 가하도록 구성된다는 것이 고려된다.
STT-MRAM 셀이 평면-외 셀(도 1 내지 도 3c에서처럼) 또는 평면-내 셀(도 4 내지 도 6c에서처럼)로서 구성되는지에 관계없이, 자기 영역(예로서, 자유 영역(120))의 자기 재료가 양의 자기 변형을 보이는 자기 재료(220) 또는 음의 자기 변형을 보이는 자기 재료(320)로 형성되는지, 및 스트레서 구조(180)가 수직으로 팽창하거나, 수직으로 수축하거나, 측방향으로 팽창하거나, 또는 측방향으로 수축하도록 구성되는지에 관계없이, 스위칭 스테이지 동안, 자기 셀 코어(예로서, 자기 셀 코어(101)(도 1), 자기 셀 코어(401)(도 4))를 통해 프로그래밍 전류를 전달하는 것은 자유 영역(120)의 자기 배향을 변경하며, 그러므로 자기 셀 코어(예로서, 자기 셀 코어(101)(도 1), 자기 셀 코어(401)(도 4))의 자유 영역(120) 및 고정 영역(110)에 걸친 전기 저항을 변경한다. 게다가, 스트레서 구조(180)의 적어도 하나의 치수에서의 변경은 전류가 자기 셀 코어를 통해 전달되는 동안 성취되며, 스트레서 구조(180)에서의 변경은 자기 영역의 MA 강도를 변경하기 위해 이웃 자기 영역(예로서, 자유 영역(120) 또는 고정 영역(110))에 응력을 가한다.
따라서, 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 셀을 동작시키는 방법이 개시된다. 방법은 STT-MRAM 셀의 논리 스테이지를 프로그램하기 위해 STT-MRAM 셀의 자기 셀 코어의 자기 영역 및 다른 자기 영역에 걸친 전기 저항을 변경하는 것을 포함한다. 전기 저항을 변경하는 것은 자기 영역의 스위칭 가능한 자기 배향을 스위칭하기 위해 자기 셀 코어를 통해 전류를 전달하는 것을 포함한다. 적어도 부분적으로 전류를 전달하는 것에 응답하여, 자기 영역 및 다른 자기 영역 중 하나에 근접한, 스트레서 구조의 적어도 하나의 치수는 자기 영역 및 다른 자기 영역 중 하나에 응력을 가하기 위해, 및 자기 영역 및 다른 자기 영역 중 하나의 자기 이방성을 변경하기 위해 변경된다.
도 7을 참조하면, 몇몇 실시예들에서, 자기 셀 구조(700)는 자유 영역(120)에 근접한 상부 스트레서 구조(781) 및 고정 영역(110)에 근접한 하부 스트레서 구조(782)를 포함하는 자기 셀 코어(701)를 포함할 수 있다. 상부 스트레서 구조(781)는 도 1 내지 도 3c를 참조하여 상기 설명된 스트레서 구조들(180) 중 임의의 것처럼 구성될 수 있다. 따라서, 상부 스트레서 구조(781)는 스위칭 동안 자유 영역(120)의 MA 강도를 낮추기 위해 스위칭 동안 자유 영역(120)에 응력을 가하도록 구성될 수 있어서, 보다 낮은 프로그래밍 전류가 스위칭 동안 사용될 수 있게 한다.
하부 스트레서 구조(782)는 고정 영역(110)에 근접하여 배치될 수 있으며 스위칭 동안 고정 영역(110)의 MA 강도를 변경하도록 스위칭 동안 고정 영역(110)에 응력을 가하도록 구성될 수 있다. 하부 스트레서 구조(782)는 고정 영역(110)에 보다 높은(예로서, 보다 큰) MA 강도를 야기하는 응력을 가하도록 구성될 수 있다는 것이 고려된다. 보다 높은 MA 강도는 고정 영역(110)의 MA 강도가, 프로그래밍 전류가 자기 셀 코어(701)를 통해 전달함에 따라 생성된 토크를 강화할 수 있기 때문에 자유 영역(120)의 자기 배향의 스위칭을 가능하게 할 수 있다.
하부 스트레서 구조(782)는 또한 프로그래밍 동안 고정 영역(110)의 자기 이방성에서의 감소를 억제할 수 있다. 예를 들면, 고정 영역(110)의 자기 재료가 온도 증가에 노출될 때 MA 강도에서 낮아지기 쉽다면, 하부 스트레서 구조(782)에 의해 고정 영역에 가해진 응력은 MA 강도 저하를 억제할 수 있다.
도 8a를 참조하면, 몇몇 실시예들에서, 고정 영역(110)은 양의 자기 변형을 보이는 자기 재료(220)로 형성될 수 있으며 도 8a에서 화살표(PMA)의 규모에 의해 표시된 PMA 강도에 의해 특징지어진 수직 자기 배향을 보일 수 있다. 스위칭 동안 PMA 강도를 증가시키기 위해, 하부 스트레서 구조(782)는 스위칭 동안 도 8b의 화살표(VC)에 의해 표시된 바와 같이, 수직으로 수축하도록 구성될 수 있으며, 이러한 수직 수축이 양의 자기 변형을 보이는 자기 재료(220)에 수직 인장 응력을 가할 수 있으며 따라서 자기 재료(220)의 PMA 강도를 증가시킬 수 있다. 그러므로, 스위칭 동안, 프로그래밍 전류는 수직으로 수축된 스트레서 구조(782VC), 수직으로 팽창된 고정 영역(110VE), 및 보다 높은 PMAH를 야기할 수 있다. 스위칭 후, 구조는 도 8a에 예시된 저장 구성으로 되돌아갈 수 있다.
대안적으로 또는 부가적으로, 하부 스트레서 구조(782)는 도 8c의 화살표(LC)의 방향으로 수축하도록 구성될 수 있다. 측방향 수축은 고정 영역(110)에 측방향 압축 응력을 가하는 측방향으로 수축된 스트레서 구조(782LC)를 야기하여, 보다 높은 PMAH를 보이는 측방향으로 압축된 자유 영역(110LC)을 야기한다. 스위칭 후, 구조는 도 8a에 예시된 구성으로 되돌아갈 수 있다.
도 9a를 참조하면, 몇몇 실시예들에서, 고정 영역(110)은 음의 자기 변형을 보이는 자기 재료(320)로 형성될 수 있다. 따라서, 하부 스트레서 구조(782)는 자기 재료(320)의 수직 압축 응력을 가하기 위해, 도 9b의 화살표(VE) 방향으로, 수직으로 팽창하도록 구성될 수 있어서, 보다 높은 PMAH를 보이는 수직으로 압축된 고정 영역(110VC)을 야기한다. 다른 실시예들에서, 하부 스트레서 구조(782)는 자기 재료(320) 상에 측방향 인장 응력을 가하기 위해, 도 9c의 화살표(LE)의 방향으로 측방향으로 팽창하도록 구성될 수 있어서, 보다 높은 PMAH를 보이는 측방향으로 팽창된 고정 영역(110LE)을 야기한다.
몇몇 실시예들에서, 고정 영역(110) 및 자유 영역(120) 양쪽 모두는 양의 자기 변형을 보이는 자기 재료(220)로 형성될 수 있다. 이러한 실시예들에서, 상부 스트레서 구조(781) 및 하부 스트레서 구조(782)는 자유 영역(120)의 MA 강도를 낮추기 위해 및 고정 영역(110)의 MA 강도를 증가시키기 위해 스위칭 동안 적어도 하나의 치수에서 반대로 변하도록 구성될 수 있다. 예를 들면, 도 10a 및 도 10b를 참조하면, 평면-외 STT-MRAM 셀의 자기 셀 구조(1000A)는 양의 자기 변형을 보이는 자기 재료(220)로 형성된 두 개의 자기 영역들을 가진 자기 셀 코어(1001)를 포함할 수 있다. 도 10a는 저장 구성에서 자기 셀 구조(1000A)를 예시한다. 상부 스트레서 구조(781)는 수직으로 팽창하도록 구성될 수 있어서, 자유 영역(120)을 압축하는 반면, 하부 스트레서 구조(782)는 수직으로 수축하도록 구성될 수 있어서, 고정 영역(110)을 팽창시킨다. 따라서, 도 10b에 예시된 바와 같이, 도 10a의 자기 셀 구조(1000A)의 각각의 영역들의 PMA 강도들에 비교하여, 자기 셀 구조(1000B)에서, 결과적인 수직으로 압축된 자유 영역(120VC)은, 낮아진 PMAL을 보일 수 있는 반면, 수직으로 팽창된 고정 영역(110VE)은 보다 높은 PMAH를 보일 수 있다.
다른 실시예들에서, 상부 스트레서 구조(781) 및 하부 스트레서 구조(782) 양쪽 모두는 동일한 치수에서 변경하도록 구성될 수 있으며, 고정 영역(110) 및 자유 영역(120)은 반대로 자기 변형 재료들로 형성될 수 있다. 예를 들면, 도 11a 및 도 11b를 참조하면, 평면-외 STT-MRAM 셀의 자기 셀 구조(1100A)는 양의 자기 변형을 보이는 자기 재료(220)로부터 형성된 자유 영역(120) 및 음의 자기 변형을 보이는 자기 재료(320)로 형성된 고정 영역(110)을 가진 자기 셀 코어(1101)를 포함할 수 있다. 상부 스트레서 구조(781) 및 하부 스트레서 구조(782) 양쪽 모두는 수직으로 팽창하도록 구성될 수 있어서, 자유 영역(120) 및 고정 영역(110)을 팽창시킨다. 따라서, 도 11b에 예시된 바와 같이, 도 11a의 자기 셀 구조(1100A)의 각각의 영역들의 PMA 강도에 비교하여, 자기 셀 구조(1100B)에서, 결과적인 수직으로 압축된 자유 영역(120VC)은 낮아진 PMAL을 보일 수 있는 반면, 수직으로 압축된 고정 영역(110VC)은 보다 높은 PMAH를 보일 수 있다. 이러한 실시예들에서, 상부 스트레서 구조(781) 및 하부 스트레서 구조(782)는 동일한 재료로부터 형성될 수 있다.
하나 이상의 스트레서 구조(예로서, 상부 스트레서 구조(781) 및 하부 스트레서 구조(782))는 또한 STT-MRAM 셀이 평면-내 셀로서 구성되는 실시예들에 포함될 수 있다. 도 12를 참조하면, 예를 들면, 자기 셀 구조(1200)는 자유 영역(120)에 근접한 상부 스트레서 구조(781) 및 고정 영역(110)에 근접한 하부 스트레서 구조(782)를 가진 자기 셀 코어(1201)를 포함할 수 있다. 상부 스트레서 구조(781)는 도 4 내지 도 6c를 참조하여 상기 설명된 스트레서 구조들(180) 중 임의의 것처럼 구성될 수 있다.
몇몇 실시예들에서, 고정 영역(110)은 도 13a에 예시된 바와 같이, 음의 자기 변형을 보이는 자기 재료(320)로 형성될 수 있다. 그러므로, 하부 스트레서 구조(782)는 고정 영역(110)에 수직 인장 응력을 가하기 위해, 도 13b의 화살표(VC)의 방향으로, 수직으로 수축하도록 구성될 수 있어서, 도 13a의 구조에 비교하여 더 높은 IMAH 를 가진 수직으로 팽창된 고정 영역(110VE)을 야기한다. 대안적으로 또는 부가적으로, 하부 스트레서 구조(782)는 고정 영역(110)에 측방향 압축 응력을 가하기 위해, 도 13c의 화살표(LC)의 방향으로, 수직으로 수축하도록 구성될 수 있어서, 도 13a의 구조에 비교하여 더 높은 IMAH를 가진 측방향으로 압축된 자유 영역(110LC)을 야기한다.
다른 실시예들에서, 고정 영역(110)은 도 14a에 예시된 바와 같이, 양의 자기 변형을 보이는 자기 재료(220)로 형성될 수 있다. 그러므로, 하부 스트레서 구조(782)는 고정 영역(110)에 수직 압축 응력을 가하기 위해, 도 14b의 화살표(VE)의 방향으로, 수직으로 팽창하도록 구성될 수 있어서, 도 14a의 구조에 비교하여 보다 높은 IMAH를 가진 수직으로 압축된 고정 영역(110VC)을 야기한다. 대안적으로 또는 부가적으로, 하부 스트레서 구조(782)는 도 14c의 화살표(LE)의 방향으로, 측방향으로 팽창하도록 구성될 수 있으며, 결과적인 측방향으로 팽창된 스트레서 구조(782LE)는 고정 영역(110)에 측방향 인장 응력을 가할 수 있어서, 14a의 구조에 비교하여 더 높은 IMAH를 가진 측방향으로 팽창된 고정 영역(110LE)을 야기한다.
몇몇 실시예들에서, 상부 스트레서 구조(781) 및 하부 스트레서 구조(782) 양쪽 모두는 스위칭 동안 수직으로 팽창하도록 구성될 수 있으며, 반면 자유 영역(120) 및 고정 영역(110)이 반대 자기 변형을 보이는 자기 재료들로 형성될 수 있다. 예를 들면, 도 15a 및 도 15b에 예시된 바와 같이, 평면-내 STT-MRAM 셀의 자기 셀 구조(1500A)는 상부 스트레서 구조(781) 및 하부 스트레서 구조(782) 양쪽 모두가 도 15b의 화살표들(VE)의 방향으로 수직으로 팽창하도록 구성될 수 있는 동안 음의 자기 변형을 보이는 자기 재료(320)로 형성된 자유 영역(120) 및 양의 자기 변형을 보이는 자기 재료(220)로 형성된 고정 영역(110)을 가진 자기 셀 코어(1501)를 포함할 수 있다. 그러므로, 스위칭 동안, 결과적인 수직으로 팽창된 스트레서 구조(781VE) 및 수직으로 팽창된 스트레서 구조(782VE)는 각각 자기 재료(320 및 220)에 수직 압축 응력을 가하여, 자기 셀 구조(1500B)에서 낮아진 IMAL을 보이는 수직으로 압축된 자유 영역(120VC) 및 보다 높은 IMAH를 보이는 수직으로 압축된 고정 영역(110VC)을 야기한다.
다른 실시예들에서, 양의 자기 변형을 보이는 자기 재료(220) 또는 음의 자기 변형을 보이는 자기 재료(320)는 고정 영역(110) 및 자유 영역(120) 양쪽 모두를 형성하기 위해 이용되는 반면, 상부 스트레서 구조(781) 및 하부 스트레서 구조(782)는 스위칭 동안 치수에서 반대로 변경되도록 구성된다. 예를 들면, 도 16a 및 도 16b에 예시된 바와 같이, 평면-내 STT-MRAM 셀의 자기 셀 구조(1600A)는 양의 자기 변형을 보이는 자기 재료(220)로 형성된 고정 영역(110) 및 자유 영역(120)을 가진 자기 셀 코어(1601)를 포함할 수 있다. 상부 스트레서 구조(781)는 도 16b의 화살표(VC)의 방향으로, 수직으로 수축하도록 구성될 수 있어서, 수직으로 수축된 스트레서 구조(781VC)를 야기하는 반면, 하부 스트레서 구조(782)는 화살표(VE)의 방향으로, 수직으로 팽창하도록 구성될 수 있어서, 낮아진 IMAL을 가진 자기 셀 구조(1600B)의 수직으로 팽창된 자유 영역(120VE) 및 보다 높은 IMAH를 가진 수직으로 압축된 고정 영역(110VC)을 야기한다.
따라서, 자기 셀 코어를 포함한 메모리 셀이 개시된다. 자기 셀 코어는 스위칭 가능한 자기 배향을 보이도록 구성된 자유 영역을 포함한다. 자기 셀 코어는 또한 고정된 자기 배향을 보이도록 구성된 고정 영역을 포함한다. 비자기 영역은 자유 영역 및 고정 영역 사이에 배치된다. 자유 영역에 근접한 스트레서 구조는 스위칭 동안 자유 영역에 응력을 가하도록 스위칭 가능한 자기 배향의 스위칭 동안 크기가 변하도록 구성된다. 고정 영역에 근접한 다른 스트레서 구조는 스위칭 동안 고정 영역에 응력을 가하기 위해 스위칭 가능한 자기 배향의 스위칭 동안 크기가 변하도록 구성된다.
하나 이상의 스트레서 구조가 자기 셀 코어에 포함되는 실시예들 중 임의의 것에 대해서, 자유 영역(120)에 응력을 가하도록 구성된 스트레서 구조(예로서, 상부 스트레서 구조(781))는 자유 영역(120)의 낮아진 MA를 야기할 응력을 가하도록 구성될 수 있는 반면 고정 영역(110)에 응력을 가하도록 구성된 스트레서 구조(예로서, 하부 스트레서 구조(782))는 고정 영역(110)의 보다 높은 MA를 야기할 응력을 가하도록 구성될 수 있다는 것이 고려된다. 그러나, 다른 실시예들에서, 고정 영역(110) 및 자유 영역(120) 양쪽 모두의 MA 강도를 증가시키거나 또는 자유 영역(120) 및 고정 영역(110) 양쪽 모두의 MA 강도를 감소시키는 것이 바람직할 수 있다는 것이 또한 고려된다. 이러한 실시예들에서, 자기 영역들이 형성되는 자기 재료는 자기 재료의 MA 강도에서의 원하는 변경을 가져오기 위해 적절한 응력(예로서, 각각 수직 인장, 수직 압축, 측방향 인장, 측방향 압축, 또는 그것의 임의의 조합)을 부여하기 위해 수직으로 팽창하고, 수직으로 수축하고, 측방향으로 팽창하고, 측방향으로 수축하거나 또는 그것의 임의의 조합을 하도록 구성된 스트레서 구조들(예로서, 상부 스트레서 구조(781) 및 하부 스트레서 구조(782)) 및 적절한 자기 변형(예로서, 양의 또는 음의)을 갖도록 선택될 수 있다.
몇몇 실시예들에서, 스트레서 구조(예로서, 스트레서 구조(180)(도 1 내지 도 6c), 상부 스트레서 구조(781)(도 7 내지 도 16b), 및 하부 스트레서 구조(782)(도 7 내지 도 16b) 중 임의의 것)는 다수의 스트레서 서브-영역들(1781)을 갖고 다중-영역 스트레서 구조(1780)로서 구성될 수 있다. 상부 스트레서 구조들(781)의 각각은 상이한 재료로 또는 서로 위에 놓인 상이한 별개의 영역들에서 동일한 재료로 형성될 수 있거나 또는 스위칭 동안 적어도 하나의 치수에서 변경하도록 구성된 다중-영역 스트레서 구조(1780)를 형성하기 위해 병렬로 배열될 수 있다.
몇몇 실시예들에서, 스트레서 구조(예로서, 스트레서 구조(180)(도 1 내지 도 6c), 상부 스트레서 구조(781)(도 7 내지 도 16b), 및 하부 스트레서 구조(782)(도 7 내지 도 16b) 중 임의의 것)는 고정 영역(110) 및 자유 영역(120) 중 하나에 근접한 연속적인, 균일한 영역으로서 형성될 수 있다. 그러나, 도 18에 예시된 것과 같은, 다른 실시예들에서, 스트레서 구조(예로서, 스트레서 구조(180)(도 1 내지 도 6c), 상부 스트레서 구조(781)(도 7 내지 도 16b), 및 하부 스트레서 구조(782)(도 7 내지 도 16b) 중 임의의 것)는 공간들(1882)만큼 서로로부터 분리된 다수의 별개의 스트레서 특징부들(1881)을 갖고, 불연속적 스트레서 구조(1880)로서 구성될 수 있다. 이러한 실시예들에서, 별개의 스트레서 특징부들(1881)의 각각은 이웃 자기 재료에 응력을 가하기 위해 스위칭 동안 적어도 하나의 치수에서 변경하도록 구성될 수 있다.
몇몇 실시예들에서, 스트레서 구조(예로서, 스트레서 구조(180)(도 1 내지 도 6c), 상부 스트레서 구조(781)(도 7 내지 도 16b), 및 하부 스트레서 구조(782)(도 7 내지 도 16b) 중 임의의 것)는 자기 영역(예로서, 고정 영역(110) 또는 자유 영역(120)) 상에 바로 배치될 수 있다. 이러한 실시예들에서, 스트레서 구조(예로서, 스트레서 구조(180)(도 1 내지 도 6c), 상부 스트레서 구조(781)(도 7 내지 도 16b), 및 하부 스트레서 구조(782)(도 7 내지 도 16b) 중 임의의 것)의 팽창 또는 수축은 이웃 자기 영역 상에 바로 응력을 가할 수 있다.
도 19에 예시된 것과 같은, 다른 실시예들에서, 중간 구조(1990)는 스트레서 구조(180) 및 이웃 자기 재료(예로서, 자유 영역(120)) 사이에 배치될 수 있다. 몇몇 이러한 실시예들에서, 스트레서 구조(180)는 산화물 캐핑 영역(170) 및 중간 구조(1990) 사이에 있을 수 있다. 다른 이러한 실시예들에서, 산화물 캐핑 영역(170)은 산화물 캐핑 영역(170)이 중간 구조(1990)로서 작용하도록 스트레서 구조(180) 및 자유 영역(120) 사이에 있을 수 있다. 따라서, 스트레서 구조(180)은 산화물 캐핑 영역(170) 및 상부 중간 영역(150)(도 1) 사이에 있을 수 있다. 상부 중간 영역(150)(도 1)이 포함되지 않는다면, 스트레서 구조(180)는 산화물 캐핑 영역(170) 및 상부 전극(104)(도 1) 사이에 있을 수 있다. 따라서, 스트레서 구조(180)에 의해 자기 재료 상에 가해진 응력은 중간 구조(1990)를 통해 부여될 수 있다.
몇몇 실시예들에서, 자기 셀 코어(예로서, 자기 셀 코어(101)(도 1), 자기 셀 코어(401)(도 4), 자기 셀 코어(701)(도 7), 자기 셀 코어(1001)(도 10), 자기 셀 코어(1101)(도 11), 자기 셀 코어(1201)(도 12), 자기 셀 코어(1501)(도 15), 및 자기 셀 코어(1601)(도 16))는 또한 도 20에 예시된 바와 같은, 히터 구조(2090)를 포함할 수 있다. 히터 구조(2090)는 예를 들면 및 제한 없이, 금속 산화물들, 금속 질화물들, 금속 산화질화물들, 또는 그것의 임의의 조합으로부터 형성될 수 있다. 히터 구조(2090)는 스위칭 동안 스트레서 구조(180)의 변경을 강화하기 위해 스트레서 구조(180)로 또는 그로부터 열을 전달하도록 구성될 수 있다. 예를 들면, 스트레서 구조(180)가 팽창하도록 구성되는 실시예들에서, 히터 구조(2090)는 그렇지 않았더라면 히터 구조(2090)의 부재 시 그것이 팽창했을 것보다 훨씬 더 많이 스위칭 동안 스트레서 구조(180)를 팽창시키기 위해 스트레서 구조(180)에 열을 전달하도록 구성될 수 있다. 스트레서 구조(180)가 수축하도록 구성되는 실시예들에서, 히터 구조(2090)는 스트레서 구조(180)를 냉각시키도록 구성될 수 있으며, 따라서 열은 그것이 그렇지 않았더라면 히터 구조(2090)의 부재 시 수축했었을 것보다 훨씬 더 많이 스위칭 동안 스트레서 구조(180)를 수축시키기 위해 스트레서 구조(180)로부터 히터 구조(2090)로 전달한다. 이와 같이, 히터 구조(2090)는 히터 구조(2090) 및 스트레서 구조(180) 사이에서 열 교환을 가능하게 하기 위해 가열 요소 또는 냉각 요소에 동작 가능하게 연결될 수 있다.
도면들이 고정 영역(110) 위에 배치되는 것으로 자유 영역(120)을 예시하지만, 자유 영역(120) 및 고정 영역(110)은 달리 서로에 대해 배치될 수 있다는 것이 주의되어야 한다. 예를 들면, 자기 셀 코어들(예로서, 자기 셀 코어(101)(도 1), 자기 셀 코어(401)(도 4), 자기 셀 코어(701)(도 7), 자기 셀 코어(1001)(도 10), 자기 셀 코어(1101)(도 11), 자기 셀 코어(1201)(도 12), 자기 셀 코어(1501)(도 15), 및 자기 셀 코어(1601)(도 16)) 중 임의의 것은 상부 전극(104) 및 하부 전극(105) 사이에서 역전될 수 있으며 여전히 본 개시의 범위 내에 있을 수 있다.
자기 셀 구조(예로서, 자기 셀 구조(100)(도 1), 자기 셀 구조(400)(도 4), 자기 셀 구조(700)(도 7), 자기 셀 구조(1000A)(도 10a), 자기 셀 구조(1100A)(도 11a), 자기 셀 구조(1200)(도 12), 자기 셀 구조(1500A)(도 15a), 및 자기 셀 구조(1600A)(도 16a))의 재료들은 하나가 다른 것의 최상부 상에, 상향식으로, 순차적으로 형성될 수 있으며 그 후 그 아래에 및 그 위에 형성된 하부 전극(105) 및 상부 전극(104)을 갖고, 구조들을 형성하기 위해 패터닝될 수 있다. 상기 설명된 바와 같이, 영역들 및 구조들의 재료들을 형성하며 패터닝하기 위한 방법들은 이 기술분야에 잘 알려져 있으며 여기에서 상세히 논의되지 않는다.
따라서, 메모리 셀의 형성하는 방법이 개시된다. 방법은 기판 위에 자기 재료를 형성하는 단계를 포함한다. 비자기 재료는 자기 재료 위에 형성되며, 다른 자기 재료는 비자기 재료 위에 형성된다. 스트레서 재료는 자기 재료 및 다른 자기 재료 중 적어도 하나에 근접하여 형성된다. 스트레서 재료는 자기 재료 및 다른 재료 중 가장 가까운 것의 열 팽창의 계수와 상이한 열 팽창의 계수를 가진다.
도 21을 참조하면, 그 그룹핑이 시스템 요건들 및 제조 기술에 의존하여, 다수의 로우들 및 컬럼들을 포함한 그리드 패턴에서, 또는 다양한 다른 배열들에서 메모리 셀들의 어레이를 형성하기 위해 제조될 수 있는, STT-MRAM 셀(2114)과 동작 가능하게 통신하는 주변 디바이스들(2112)을 포함하는 STT-MRAM 시스템(2100)이 예시된다. STT-MRAM 셀(2114)은 자기 셀 코어(2102), 액세스 트랜지스터(2103), 데이터/감지 라인(2104) (예로서, 비트 라인)으로서 기능할 수 있는 도전성 재료, 액세스 라인(2105) (예로서, 워드 라인)으로서 기능할 수 있는 도전성 재료, 및 소스 라인(2106)으로서 기능할 수 있는 도전성 재료를 포함한다. STT-MRAM 시스템(2100)의 주변 디바이스들(2112)은 판독/기록 회로(2107), 비트 라인 기준(2108), 및 감지 증폭기(2109)를 포함할 수 있다. 셀 코어(2102)는 상기 설명된 자기 셀 코어들(예로서, 자기 셀 코어(101)(도 1), 자기 셀 코어(401)(도 4), 자기 셀 코어(701)(도 7), 자기 셀 코어(1001)(도 10), 자기 셀 코어(1101)(도 11), 자기 셀 코어(1201)(도 12), 자기 셀 코어(1501)(도 15), 및 자기 셀 코어(1601)(도 16)) 중 임의의 하나일 수 있다. 셀 코어(2102)의 구조(즉, 적어도 하나의 스트레서 구조(180, 781, 782)의 포함)로 인해, 셀 코어(2102) 내에서의 자기 영역의 MA 강도는 스위칭 동안, 예로서 낮은 스위칭 전류의 사용을 가능하게 하기 위해 변경될 수 있다.
사용 및 동작에서, STT-MRAM 셀(2114)이 프로그램되도록 선택될 때, 프로그래밍 전류는 STT-MRAM 셀(2114)에 인가되며, 전류는 셀 코어(2102)의 고정 영역에 의해 스핀분극되며 셀 코어(2102)의 자유 영역에 토크를 가하고, 이것은 STT-MRAM 셀(2114)"에 기록"하거나 또는 "프로그램"하기 위해 자유 영역의 자화를 스위칭한다. STT-MRAM 셀(2114)의 판독 동작에서, 전류는 셀 코어(2102)의 저항 상태를 검출하기 위해 사용된다.
STT-MRAM 셀(2114)의 프로그래밍을 개시하기 위해, 판독/기록 회로(2107)가 데이터/감지 라인(2104) 및 소스 라인(2106)에 대한 기록 전류(즉, 프로그래밍 전류)를 발생시킬 수 있다. 데이터/감지 라인(2104) 및 소스 라인(2106) 사이에서의 전압의 극성은 셀 코어(2102)에서 자유 영역의 자기 배향에서 스위치를 결정한다. 스핀 분극을 가진 자유 영역의 자기 배향을 변경함으로써, 자유 영역은 프로그래밍 전류의 스핀 극성에 따라 자화되며, 프로그램된 논리 상태는 STT-MRAM 셀(2114)에 기록된다.
STT-MRAM 셀(2114)을 판독하기 위해, 판독/기록 회로(2107)는 셀 코어(2102) 및 액세스 트랜지스터(2103)를 통해 데이터/감지 라인(2104) 및 소스 라인(2106)에 대한 판독 전압을 발생시킨다. STT-MRAM 셀(2114)의 프로그램된 상태는 셀 코어(2102)에 걸친 전기 저항에 관련되며, 이것은 데이터/감지 라인(2104) 및 소스 라인(2106) 사이에서의 전압 차에 의해 결정될 수 있다. 몇몇 실시예들에서, 전압 차는 비트 라인 기준(2108)에 비교되며 감지 증폭기(2109)에 의해 증폭될 수 있다.
도 21은 동작 가능한 STT-MRAM 시스템(2100)의 일 예를 예시한다. 그러나, 자기 셀 코어들(예로서, 자기 셀 코어(101)(도 1), 자기 셀 코어(401)(도 4), 자기 셀 코어(701)(도 7), 자기 셀 코어(1001)(도 10), 자기 셀 코어(1101)(도 11), 자기 셀 코어(1201)(도 12), 자기 셀 코어(1501)(도 15), 및 자기 셀 코어(1601)(도 16))이 자기 영역들을 가진 자기 셀 코어를 통합하도록 구성된 임의의 STT-MRAM 시스템 내에 통합되고 이용될 수 있다는 것이 고려된다.
따라서, 자기 영역에 근접한 스트레서 구조를 포함한 자기 셀 코어를 포함한 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 시스템이 개시된다. 스트레서 구조는 전류가 자기 영역에 걸쳐 전기 저항을 변경하기 위해 스위칭 동안 자기 셀 코어에서 스트레서 구조를 통해 전달되는 것에 응답하여 자기 영역에 응력을 가져오도록 구성된다. STT-MRAM 시스템은 또한 자기 셀 코어와 동작 가능하게 통신하는 도전성 재료들을 포함한다.
도 22를 참조하면, 여기에 설명된 하나 이상의 실시예들에 따라 구현된 반도체 디바이스(2200)의 간소화된 블록도가 예시된다. 반도체 디바이스(2200)는 메모리 어레이(2202) 및 제어 논리 구성요소(2204)를 포함한다. 메모리 어레이(2202)는 상기 논의된 자기 셀 코어들(예로서, 자기 셀 코어(101)(도 1), 자기 셀 코어(401)(도 4), 자기 셀 코어(701)(도 7), 자기 셀 코어(1001)(도 10), 자기 셀 코어(1101)(도 11), 자기 셀 코어(1201)(도 12), 자기 셀 코어(1501)(도 15), 및 자기 셀 코어(1601)(도 16)) 중 임의의 것을 포함하는 복수의 STT-MRAM 셀들(2114)(도 21)을 포함할 수 있으며, 이러한 자기 셀 코어들(예로서, 자기 셀 코어(101)(도 1), 자기 셀 코어(401)(도 4), 자기 셀 코어(701)(도 7), 자기 셀 코어(1001)(도 10), 자기 셀 코어(1101)(도 11), 자기 셀 코어(1201)(도 12), 자기 셀 코어(1501)(도 15), 및 자기 셀 코어(1601)(도 16))은 상기 설명된 방법에 따라 형성될 수 있으며 상기 설명된 방법에 따라 동작될 수 있다. 제어 논리 구성요소(2204)는 메모리 어레이(2202) 내에서 임의의 또는 모든 메모리 셀들(예로서, STT-MRAM 셀(2114)(도 21))로부터 판독하거나 또는 그것에 기록하기 위해 메모리 어레이(2202)와 동작 가능하게 상호 작용하도록 구성될 수 있다.
따라서, STT-MRAM 셀들을 포함한 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 어레이를 포함한 반도체 디바이스가 개시된다. STT-MRAM 셀들의 STT-MRAM 셀은 자기 셀 코어를 포함한다. 자기 셀 코어는 자기 영역 및 다른 자기 영역 사이에 비자기 영역을 포함한다. 자기 셀 코어는 또한 자기 영역에 근접한 스트레서 구조를 포함한다. 스트레서 구조는 자기 영역과 상이한 열 팽창의 계수를 가지며 자기 영역의 자기 이방성을 변경하기 위해 STT-MRAM 셀의 스위칭 동안 프로그래밍 전류를 받을 때 적어도 하나의 치수에서 변경하며 자기 영역에 응력을 가하도록 구성된다.
도 23을 참조하면, 프로세서-기반 시스템(2300)이 묘사된다. 프로세서-기반 시스템(2300)은 본 개시의 실시예들에 따라 제조된 다양한 전자 디바이스들을 포함할 수 있다. 프로세서-기반 시스템(2300)은 컴퓨터, 페이저, 셀룰러 전화, 전자 수첩(personal organizer), 제어 회로, 또는 다른 전자 디바이스와 같은 다양한 유형들 중 임의의 것일 수 있다. 프로세서-기반 시스템(2300)은 프로세서-기반 시스템(2300)에서 시스템 기능들 및 요청들의 프로세싱을 제어하기 위해, 마이크로프로세서와 같은, 하나 이상의 프로세서들(2302)을 포함할 수 있다. 프로세서(2302) 및 프로세서-기반 시스템(2300)의 다른 서브구성요소들은 본 개시의 실시예들에 따라 제조된 자기 메모리 디바이스들을 포함할 수 있다.
프로세서-기반 시스템(2300)은 전원 공급 장치(2304)를 포함할 수 있다. 예를 들면, 프로세서-기반 시스템(2300)이 휴대형 시스템인 경우, 전원 공급 장치(2304)는 연료 전지, 전력 포집 디바이스, 영구 배터리들, 교체형 배터리들, 및 충전식 배터리들 중 하나 이상을 포함할 수 있다. 전원 공급 장치(2304)는 또한 AC 어댑터를 포함할 수 있고, 그러므로, 프로세서-기반 시스템(2300)은 예를 들면, 벽체 콘센트에 플러그 연결될 수 있다. 전원 공급 장치(2304)는 프로세서-기반 시스템(2300)이 예를 들면 차량 시가잭 또는 차량 전력 포트에 플러그 연결될 수 있도록 DC 어댑터를 또한 포함할 수 있다.
다양한 다른 디바이스들은 프로세서-기반 시스템(2300)이 수행하는 기능들에 의존하여 프로세서(2302)에 결합될 수 있다. 예를 들면, 사용자 인터페이스(2306)는 프로세서(2302)에 결합될 수 있다. 사용자 인터페이스(2306)는 버튼들, 스위치들, 키보드, 라이트 펜, 마우스, 디지타이저 및 스타일러스, 터치 스크린, 음서 인식 시스템, 마이크로폰, 또는 그것의 조합과 같은 입력 디바이스를 포함할 수 있다. 디스플레이(2308)가 또한 프로세서(2302)에 결합될 수 있다. 디스플레이(2308)는 LCD 디스플레이, SED 디스플레이, CRT 디스플레이, DLP 디스플레이, 플라즈마 디스플레이, OLED 디스플레이, LED 디스플레이, 3차원 프로젝션, 오디오 디스플레이, 또는 그것의 조합을 포함할 수 있다. 더욱이, RF 서브-시스템/기저대역 프로세서(2310)가 또한 프로세서(2302)에 연결될 수 있다. RF 서브-시스템/기지대역 프로세서(2310)는 RF 수신기에 및 RF 송신기(도시되지 않음)에 결합되는 안테나를 포함할 수 있다. 통신 포트(2312), 또는 하나 이상의 통신 포트(2312)가 또한 프로세서(2302)에 결합될 수 있다. 통신 포트(2312)는 예를 들어, 모뎀, 프린터, 컴퓨터, 스캐너, 또는 카메라와 같은 하나 이상의 주변 디바이스들(2314)에, 또는, 근거리 네트워크, 원거리 네트워크, 인트라넷, 또는 인터넷과 같은 네트워크에 결합되도록 적응될 수 있다.
프로세서(2302)는 메모리에 저장된 소프트웨어 프로그램을 구현함으로써 프로세서-기반 시스템(2300)을 제어할 수 있다. 소프트웨어 프로그램들은 예를 들면, 운영 체제, 데이터베이스 소프트웨어, 드래프팅 소프트웨어, 워드 프로세싱 소프트웨어, 미디어 편집 소프트웨어, 또는 미디어 재생 소프트웨어를 포함할 수 있다. 메모리는 다양한 프로그램들을 저장하며 그것의 실행을 용이하게 하기 위해 프로세서(2302)에 동작 가능하게 결합된다. 예를 들면, 프로세서(2302)는 시스템 메모리(2316)에 결합될 수 있으며, 이는 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM), 자기 랜덤 액세스 메모리(MRAM), 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 레이스트랙 메모리, 및 다른 알려진 메모리 유형들 중 하나 이상을 포함할 수 있다. 시스템 메모리(2316)는 휘발성 메모리, 비-휘발성 메모리, 또는 이들의 조합을 포함할 수 있다. 시스템 메모리(2316)는 그것이 동적으로 로딩된 애플리케이션들 및 데이터를 저장할 수 있도록 통상적으로 크다. 몇몇 실시예들에서, 시스템 메모리(2316)는 도 22의 반도체 디바이스(2200)와 같은 반도체 디바이스들, 자기 셀 코어들(예로서, 자기 셀 코어(101)(도 1), 자기 셀 코어(401)(도 4), 자기 셀 코어(701)(도 7), 자기 셀 코어(1001)(도 10), 자기 셀 코어(1101)(도 11), 자기 셀 코어(1201)(도 12), 자기 셀 코어(1501)(도 15), 및 자기 셀 코어(1601)(도 16)), 또는 그것의 조합 중 임의의 것을 포함한 메모리 셀들을 포함할 수 있다.
프로세서(2302)는 또한 비-휘발성 메모리(2318)에 결합될 수 있고, 이는 시스템 메모리(2316)가 반드시 휘발성임을 암시하지 않는다. 비-휘발성 메모리(2318)는 시스템 메모리(2316)과 함께 사용될 STT-MRAM, MRAM, EPROM, 저항성 판독 전용 메모리(RROM)와 같은 판독 전용 메모리(ROM), 및 플래시 메모리 중 하나 이상을 포함할 수 있다. 비-휘발성 메모리(2318)의 크기는 통상적으로 단지 임의의 필요한 운영 체제, 애플리케이션 프로그램들, 및 고정 데이터를 저장하기에 충분히 크도록 선택된다. 부가적으로, 비-휘발성 메모리(2318)는 예를 들면, 저항성 메모리 또는 다른 유형들의 비-휘발성 고체-상태 메모리를 포함한 하이브리드드라이브와 같은, 디스크 드라이브 메모리와 같은 고 용량 메모리를 포함할 수 있다. 비-휘발성 메모리(2318)는 도 22의 반도체 디바이스(2200)와 같은, 반도체 디바이스들, 자기 셀 코어들(예로서, 자기 셀 코어(101)(도 1), 자기 셀 코어(401)(도 4), 자기 셀 코어(701)(도 7), 자기 셀 코어(1001)(도 10), 자기 셀 코어(1101)(도 11), 자기 셀 코어(1201)(도 12), 자기 셀 코어(1501)(도 15), 및 자기 셀 코어(1601)(도 16)), 또는 그것의 조합 중 임의의 것을 포함한 메모리 셀들을 포함할 수 있다.
본 개시는 그것의 구현에서 다양한 수정들 및 대안적인 형태들에 영향을 받기 쉽지만, 특정 실시예들은 도면들에서 예로서 도시되었으며 여기에서 상세히 설명되었다. 그러나, 본 개시는 개시된 특정한 형태들에 제한되도록 의도되지 않는다. 오히려, 본 개시는 다음의 첨부된 청구항들 및 그것들의 법적 등가물들에 의해 정의된 바와 같이 본 개시의 범위 내에 속하는 모든 수정들, 조합들, 등가물들, 변화들, 및 대안들을 포괄한다.

Claims (20)

  1. 자기 디바이스에 있어서,
    상부 전극과 하부 전극 사이에 배치되고 그것을 통해 프로그래밍 전류가 흐를 수 있는 자기 셀 코어를 포함한 적어도 하나의 메모리 셀로서, 상기 자기 셀 코어는:
    스위칭 가능한 자기 배향을 나타내도록 형성된 자기 영역;
    상기 자기 영역 위의, 비자기 재료로 이루어진 스트레서 구조로서, 상기 스트레서 구조가 상기 자기 영역의 자기 배향의 스위칭 동안 상기 자기 셀 코어를 통해 전달되는 프로그래밍 전류를 받을 때, 온도 변화에 응답하여 상기 자기 영역과는 상이한 레이트로 수직으로 팽창하거나 수직으로 수축하도록, 그리고 상기 자기 영역에 응력을 가하도록, 그리고 상기 자기 영역의 자기 이방성을 감소시키도록 구성되는 스트레서 구조;
    고정된 자기 배향을 나타내도록 형성된 다른 자기 영역;
    상기 자기 영역과 상기 다른 자기 영역 사이의 비자기 영역; 및
    다른 스트레서 구조가 상기 다른 자기 영역의 자기 이방성을 증가시키기 위해 상기 자기 셀 코어를 통해 전달되는 상기 프로그래밍 전류를 받을 때 상기 다른 자기 영역에 다른 응력을 가하도록 구성되고 상기 다른 자기 영역에 접촉해 있는 상기 다른 스트레서 구조를 포함한, 상기 자기 셀 코어를 포함하는 상기 적어도 하나의 메모리 셀을 포함하는, 자기 디바이스.
  2. 청구항 1에 있어서,
    상기 자기 영역은 수직 자기 배향을 나타내는, 자기 디바이스.
  3. 청구항 2에 있어서,
    상기 자기 영역은 양의 자기 변형을 나타내는 자기 재료를 포함하는, 자기 디바이스.
  4. 청구항 2에 있어서,
    상기 자기 영역은 음의 자기 변형을 나타내는 자기 재료를 포함하는, 자기 디바이스.
  5. 청구항 4에 있어서,
    상기 스트레서 구조는, 상기 스트레서 구조가 온도 변화에 응답하여 상기 자기 영역과 상이한 레이트로 수직으로 수축할 때, 상기 자기 영역의 수직 자기 이방성을 감소시키기 위해 상기 자기 영역에 수직 인장 응력을 가하도록 구성되는, 자기 디바이스.
  6. 청구항 1에 있어서,
    상기 자기 영역은 수평 자기 배향을 나타내고;
    상기 자기 영역은 음의 자기 변형을 나타내는 자기 재료를 포함하며; 및
    상기 스트레서 구조는, 상기 스트레서 구조가 온도 변화에 응답하여 상기 자기 영역과 상이한 레이트로 수직으로 팽창할 때, 상기 자기 영역에 수직 압축 응력을 가하도록, 그리고 상기 자기 영역의 평면-내 자기 이방성을 감소시키도록 구성되는, 자기 디바이스.
  7. 청구항 1에 있어서,
    상기 자기 영역은 수평 자기 배향을 나타내고;
    상기 자기 영역은 양의 자기 변형을 나타내는 자기 재료를 포함하며; 및
    상기 스트레서 구조는, 상기 스트레서 구조가 온도 변화에 응답하여 상기 자기 영역과 상이한 레이트로 수직으로 수축할 때, 상기 자기 영역에 수직 인장 응력을 가하도록, 그리고 상기 자기 영역의 평면-내 자기 이방성을 감소시키도록 구성되는, 자기 디바이스.
  8. 청구항 1에 있어서,
    상기 스트레서 구조 및 상기 다른 스트레서 구조 중 적어도 하나는 금속을 포함하는, 자기 디바이스.
  9. 청구항 1에 있어서,
    상기 자기 영역 및 상기 다른 자기 영역 양쪽 모두는 양의 자기 변형 및 음의 자기 변형으로 이루어진 그룹으로부터 독립적으로 선택된 자기 변형을 나타내는 자기 재료로부터 형성되며; 및
    상기 다른 스트레서 구조는, 상기 프로그래밍 전류를 받아 각각 상기 자기 영역 및 상기 다른 자기 영역에 반대로-지향된 응력을 가할 때, 상기 스트레서 구조가 각각 수직으로 팽창하거나 수직으로 수축할 때, 수직으로 수축하거나 수직으로 팽창하도록 구성되는, 자기 디바이스.
  10. 청구항 1에 있어서,
    상기 자기 영역 및 상기 다른 자기 영역은 양의 자기 변형 및 음의 자기 변형으로 이루어진 그룹으로부터 선택된 상이한 자기 변형을 나타내는 자기 재료들로부터 형성되며; 및
    상기 다른 스트레서 구조는, 상기 프로그래밍 전류를 받아 각각 상기 자기 영역 및 상기 다른 자기 영역에 동일한 방향의 응력을 가할 때, 상기 스트레서 구조가 각각 수직으로 팽창하거나 수직으로 수축할 때, 수직으로 팽창하거나 수직으로 수축하도록 구성되는, 자기 디바이스.
  11. 청구항 1에 있어서,
    상기 스트레서 구조는, 상기 자기 영역이 수직 자기 이방성의 감소를 나타내도록 상기 자기 영역을 수직으로 압축하기 위해 수직으로 팽창하도록 구성되며;
    상기 다른 스트레서 구조는, 상기 다른 자기 영역이 수직 자기 이방성의 증가를 나타내도록 상기 다른 자기 영역을 수직으로 팽창시키기 위해 수직으로 수축하도록 구성되는, 자기 디바이스.
  12. 청구항 11에 있어서,
    상기 자기 영역 및 상기 다른 자기 영역은 양의 자기 변형을 나타내는, 자기 디바이스.
  13. 청구항 1에 있어서,
    상기 스트레서 구조는, 상기 자기 영역이 수직 자기 이방성의 감소를 나타내도록 상기 자기 영역을 수직으로 압축하기 위해 수직으로 팽창하도록 구성되며;
    상기 다른 스트레서 구조는, 상기 다른 자기 영역이 수직 자기 이방성의 증가를 나타내도록 상기 다른 자기 영역을 수직으로 압축하기 위해 수직으로 팽창하도록 구성되는, 자기 디바이스.
  14. 청구항 13에 있어서,
    상기 자기 영역은 양의 자기 변형을 나타내고, 상기 다른 자기 영역은 음의 자기 변형을 나타내는, 자기 디바이스.
  15. 청구항 1 내지 청구항 14 중 어느 한 항에 있어서,
    상기 적어도 하나의 메모리 셀은 상기 적어도 하나의 메모리 셀의 상기 자기 셀 코어와 동작 가능하게 통신하는 도전성 재료들을 포함한 어레이에서 복수의 메모리 셀들을 포함하는, 자기 디바이스.
  16. 청구항 1 내지 청구항 14 중 어느 한 항에 있어서,
    상기 스트레서 구조의 재료는 상기 자기 영역의 열 팽창의 계수보다 적어도 0.1% 더 크거나 또는 적어도 0.1% 더 작은 열 팽창의 계수를 갖는, 자기 디바이스.
  17. 스핀 토크 전달 자기 랜덤 액세스 메모리(spin torque transfer magnetic random access memory; STT-MRAM) 셀을 동작시키는 방법에 있어서,
    상기 STT-MRAM 셀의 논리 상태를 프로그램하기 위해 상기 STT-MRAM 셀의 자기 셀 코어의 자기 영역 및 다른 자기 영역에 걸쳐 전기 저항을 변경하는 단계로서:
    상기 자기 영역의 스위칭 가능한 자기 배향을 스위칭하기 위해 상기 자기 셀 코어를 통해 전류를 전달하는 단계; 및
    적어도 부분적으로 상기 전류를 전달하는 것에 응답하여:
    상기 자기 영역에 응력을 가하도록, 그리고 상기 자기 영역의 자기 이방성을 감소시키도록 상기 자기 영역에 근접한 스트레서 구조로서, 비자기 재료로 이루어진 스트레서 구조를 수직으로 팽창시키거나 수직으로 수축시키는 단계; 및
    상기 다른 자기 영역에 응력을 가하도록, 그리고 상기 다른 자기 영역의 자기 이방성을 증가시키도록 상기 다른 자기 영역에 근접한 다른 스트레서 구조를 수직으로 팽창시키거나 수직으로 수축시키는 단계를 포함한, 상기 전기 저항을 변경하는 단계를 포함하는, 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 셀을 동작시키는 방법.
  18. 청구항 17에 있어서,
    스트레서 구조를 수직으로 팽창시키거나 수직으로 수축시키는 단계는, 상기 자기 영역에 근접한 상기 스트레서 구조를 수직으로 팽창시키는 단계를 포함하며, 상기 자기 영역은 상기 자기 셀 코어의 자유 영역으로서 구성되는, 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 셀을 동작시키는 방법.
  19. 청구항 17에 있어서,
    다른 스트레서 구조를 수직으로 팽창시키거나 수직으로 수축시키는 단계는, 상기 다른 자기 영역에 근접한 상기 다른 스트레서 구조를 수직으로 팽창시키는 단계를 포함하며, 상기 다른 자기 영역은 상기 자기 셀 코어의 고정 영역으로서 구성되는, 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 셀을 동작시키는 방법.
  20. 청구항 17에 있어서,
    상기 STT-MRAM 셀의 상기 논리 상태를 저장하기 위해 상기 자기 영역 및 상기 다른 자기 영역에 걸쳐 상기 전기 저항을 유지하는 단계를 더 포함하고,
    상기 자기 영역 및 상기 다른 자기 영역의 상기 자기 이방성을 저장 상태로 되돌리기 위해 상기 자기 영역 및 상기 다른 자기 영역 상에서 상기 응력을 제거하는 단계를 포함하는, 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 셀을 동작시키는 방법.
KR1020187009697A 2013-07-01 2014-06-27 메모리 셀들, 동작 및 제작의 방법들, 반도체 디바이스 구조들, 및 메모리 시스템들 KR102096727B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/932,497 2013-07-01
US13/932,497 US9368714B2 (en) 2013-07-01 2013-07-01 Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
PCT/US2014/044630 WO2015002839A1 (en) 2013-07-01 2014-06-27 Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167000289A Division KR20160018688A (ko) 2013-07-01 2014-06-27 메모리 셀들, 동작 및 제작의 방법들, 반도체 디바이스 구조들, 및 메모리 시스템들

Publications (2)

Publication Number Publication Date
KR20180037337A KR20180037337A (ko) 2018-04-11
KR102096727B1 true KR102096727B1 (ko) 2020-04-03

Family

ID=52114768

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187009697A KR102096727B1 (ko) 2013-07-01 2014-06-27 메모리 셀들, 동작 및 제작의 방법들, 반도체 디바이스 구조들, 및 메모리 시스템들
KR1020167000289A KR20160018688A (ko) 2013-07-01 2014-06-27 메모리 셀들, 동작 및 제작의 방법들, 반도체 디바이스 구조들, 및 메모리 시스템들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167000289A KR20160018688A (ko) 2013-07-01 2014-06-27 메모리 셀들, 동작 및 제작의 방법들, 반도체 디바이스 구조들, 및 메모리 시스템들

Country Status (7)

Country Link
US (4) US9368714B2 (ko)
EP (1) EP3017450B1 (ko)
JP (1) JP6427181B2 (ko)
KR (2) KR102096727B1 (ko)
CN (1) CN105359217B (ko)
TW (1) TWI570974B (ko)
WO (1) WO2015002839A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9178134B2 (en) * 2013-08-30 2015-11-03 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9489998B1 (en) 2015-11-17 2016-11-08 Samsung Electronics Co., Ltd. Magnetic junctions having a magnetoelastic free layer programmable using spin transfer torque
US10230948B2 (en) * 2016-02-03 2019-03-12 Mediatek Inc. Video transmitting system with on-the-fly encoding and on-the-fly delivering and associated video receiving system
US9972380B2 (en) * 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
KR102638610B1 (ko) * 2017-01-11 2024-02-22 삼성전자주식회사 자기 메모리 장치
CN109507616A (zh) * 2017-09-14 2019-03-22 中国科学院宁波材料技术与工程研究所 反铁磁材料在应力作用下磁性变化的表征方法、表征器件及其制备方法
JP6832818B2 (ja) * 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
JP2019164873A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置およびその制御方法
US10622406B2 (en) 2018-07-03 2020-04-14 International Business Machines Corporation Dual metal nitride landing pad for MRAM devices
US10727404B1 (en) * 2019-01-23 2020-07-28 International Business Machines Corporation Tunable resistive element
CN112864318B (zh) * 2021-03-25 2023-02-07 中国科学院微电子研究所 一种阻变存储器及其制作方法
CN114824775B (zh) * 2022-05-11 2023-03-03 电子科技大学 一种多周期声激励磁电天线

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
JP2005109201A (ja) * 2003-09-30 2005-04-21 Fujitsu Ltd 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド

Family Cites Families (211)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760745A (en) 1986-12-05 1988-08-02 Mag Dev Inc. Magnetoelastic torque transducer
US5768069A (en) 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6258470B1 (en) 1998-01-16 2001-07-10 Matsushita Electric Industrial Co., Ltd. Exchange coupling film, magnetoresistance effect device, magnetoresistance effective head and method for producing exchange coupling film
GB2343308B (en) 1998-10-30 2000-10-11 Nikolai Franz Gregor Schwabe Magnetic storage device
US6139648A (en) 1999-02-19 2000-10-31 The United States Of America As Represented By The Secretary Of The Navy Prestress imposing treatment of magnetostrictive material
JP4568926B2 (ja) 1999-07-14 2010-10-27 ソニー株式会社 磁気機能素子及び磁気記録装置
US6275363B1 (en) 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001084756A (ja) 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6603678B2 (en) 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
KR100886602B1 (ko) 2001-05-31 2009-03-05 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 터널자기저항소자
US6667861B2 (en) 2001-07-16 2003-12-23 International Business Machines Corporation Dual/differential GMR head with a single AFM layer
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6829157B2 (en) 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US7095933B2 (en) 2002-04-09 2006-08-22 Barth Phillip W Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties
US6866255B2 (en) 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6849464B2 (en) 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
JP3678213B2 (ja) 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4252353B2 (ja) 2002-07-16 2009-04-08 株式会社日立製作所 半導体レーザ素子の製造方法
JP2004128229A (ja) 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6985338B2 (en) 2002-10-21 2006-01-10 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US6980468B1 (en) 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US7183568B2 (en) 2002-12-23 2007-02-27 International Business Machines Corporation Piezoelectric array with strain dependant conducting elements and method therefor
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6998150B2 (en) 2003-03-12 2006-02-14 Headway Technologies, Inc. Method of adjusting CoFe free layer magnetostriction
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US20040224243A1 (en) 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US7189583B2 (en) 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
US7274080B1 (en) 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
US7298595B2 (en) 2003-09-26 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Differential GMR sensor with multi-layer bias structure between free layers of first and second self-pinned GMR sensors
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7564152B1 (en) 2004-02-12 2009-07-21 The United States Of America As Represented By The Secretary Of The Navy High magnetostriction of positive magnetostrictive materials under tensile load
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7130167B2 (en) 2004-03-03 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having improved synthetic free layer
US20050211973A1 (en) 2004-03-23 2005-09-29 Kiyotaka Mori Stressed organic semiconductor
JP2007531180A (ja) 2004-04-02 2007-11-01 Ｔｄｋ株式会社 低磁歪を有する磁気抵抗ヘッドを安定化させる積層フリー層
JP3863536B2 (ja) 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP4868198B2 (ja) 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US20060042930A1 (en) 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of a magnesium oxide (MgO) tunnel barrier in a magnetic tunnel junction
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP5093747B2 (ja) 2004-11-16 2012-12-12 日本電気株式会社 磁気メモリ
JP2006156608A (ja) 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2006165327A (ja) 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US7372674B2 (en) 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
US8068317B2 (en) 2005-07-22 2011-11-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent
US7349187B2 (en) 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7791844B2 (en) 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
JP4975335B2 (ja) 2006-02-16 2012-07-11 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
JP2007250094A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4496189B2 (ja) 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US20080205130A1 (en) 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
CN101641779B (zh) * 2007-03-29 2012-02-08 富士通半导体股份有限公司 半导体器件及其制造方法
US7682841B2 (en) 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
EP2015307B8 (en) 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
JP5104090B2 (ja) 2007-07-19 2012-12-19 ソニー株式会社 記憶素子及びメモリ
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TW200907964A (en) 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8497559B2 (en) 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7488609B1 (en) 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP5150284B2 (ja) 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US7727834B2 (en) 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
JP2009194210A (ja) 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US9021685B2 (en) 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
KR101607356B1 (ko) 2008-09-03 2016-03-29 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 그것을 이용하는 기억 장치
KR101004506B1 (ko) 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US7835173B2 (en) 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7929370B2 (en) 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
FR2939955B1 (fr) 2008-12-11 2011-03-11 Commissariat Energie Atomique Procede pour la realisation d'une jonction tunnel magnetique et jonction tunnel magnetique ainsi obtenue.
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
JP4952725B2 (ja) 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP4738499B2 (ja) 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
JP5150531B2 (ja) 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US7969774B2 (en) 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
EP2249350B1 (en) 2009-05-08 2012-02-01 Crocus Technology Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
JP5435026B2 (ja) 2009-05-19 2014-03-05 富士電機株式会社 磁気メモリ素子およびそれを用いる記憶装置
US20100327248A1 (en) 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
US8750028B2 (en) 2009-07-03 2014-06-10 Fuji Electric Co., Ltd. Magnetic memory element and driving method for same
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US8125746B2 (en) 2009-07-13 2012-02-28 Seagate Technology Llc Magnetic sensor with perpendicular anisotrophy free layer and side shields
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP5527649B2 (ja) 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8284594B2 (en) 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8169821B1 (en) 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
US8184411B2 (en) 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
KR101740040B1 (ko) 2010-07-16 2017-06-09 삼성전자주식회사 패턴 구조물, 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
KR101608671B1 (ko) 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
KR20110071710A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
KR20110071702A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9093163B2 (en) 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8149614B2 (en) 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
US9287321B2 (en) 2010-05-26 2016-03-15 Samsung Electronics Co., Ltd. Magnetic tunnel junction device having amorphous buffer layers that are magnetically connected together and that have perpendicular magnetic anisotropy
JP2012009804A (ja) 2010-05-28 2012-01-12 Toshiba Corp 半導体装置及びその製造方法
US8920947B2 (en) 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP2012009786A (ja) 2010-06-28 2012-01-12 Sony Corp メモリ素子
JP5502627B2 (ja) 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US20120015099A1 (en) 2010-07-15 2012-01-19 Everspin Technologies, Inc. Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8564080B2 (en) 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
KR101746615B1 (ko) 2010-07-22 2017-06-14 삼성전자 주식회사 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
JP2012146727A (ja) 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
KR101739952B1 (ko) 2011-02-25 2017-05-26 삼성전자주식회사 자기 메모리 장치
JP2012182219A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 磁気ランダムアクセスメモリ
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US20120241878A1 (en) 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
WO2012160937A1 (ja) 2011-05-20 2012-11-29 日本電気株式会社 磁気メモリ素子および磁気メモリ
JP2013008868A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置
EP2541554B1 (en) 2011-06-30 2015-12-30 Hitachi, Ltd. Magnetic functional device
KR20130015929A (ko) 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 자기 메모리 소자 및 그 제조 방법
KR101831931B1 (ko) 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US20130059168A1 (en) 2011-08-31 2013-03-07 Agency Fo Science, Technology And Research Magnetoresistance Device
US8704320B2 (en) * 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
JP5767925B2 (ja) 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP2013115319A (ja) * 2011-11-30 2013-06-10 Sony Corp 記憶素子、記憶装置
JP5867030B2 (ja) 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8823117B2 (en) 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9214624B2 (en) 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
US9368714B2 (en) * 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US20150069556A1 (en) * 2013-09-11 2015-03-12 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
JP2005109201A (ja) * 2003-09-30 2005-04-21 Fujitsu Ltd 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド

Also Published As

Publication number Publication date
TWI570974B (zh) 2017-02-11
EP3017450A1 (en) 2016-05-11
US10510947B2 (en) 2019-12-17
US20190027681A1 (en) 2019-01-24
KR20180037337A (ko) 2018-04-11
CN105359217B (zh) 2018-08-24
EP3017450A4 (en) 2017-03-08
JP6427181B2 (ja) 2018-11-21
TW201511372A (zh) 2015-03-16
KR20160018688A (ko) 2016-02-17
CN105359217A (zh) 2016-02-24
US9368714B2 (en) 2016-06-14
US20160351793A1 (en) 2016-12-01
EP3017450B1 (en) 2019-02-06
US20150001654A1 (en) 2015-01-01
WO2015002839A1 (en) 2015-01-08
US10090457B2 (en) 2018-10-02
JP2016524341A (ja) 2016-08-12
US9768376B2 (en) 2017-09-19
US20170345996A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
KR102096727B1 (ko) 메모리 셀들, 동작 및 제작의 방법들, 반도체 디바이스 구조들, 및 메모리 시스템들
US10651367B2 (en) Electronic devices and related electronic systems
US11211554B2 (en) Electronic systems including magnetic regions
US9548444B2 (en) Magnetic memory cells and methods of formation

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right