TWI570974B - 記憶體單元，操作及製造方法，半導體裝置結構，及記憶體系統 - Google Patents

記憶體單元，操作及製造方法，半導體裝置結構，及記憶體系統 Download PDF

Info

Publication number
TWI570974B
TWI570974B TW103122710A TW103122710A TWI570974B TW I570974 B TWI570974 B TW I570974B TW 103122710 A TW103122710 A TW 103122710A TW 103122710 A TW103122710 A TW 103122710A TW I570974 B TWI570974 B TW I570974B
Authority
TW
Taiwan
Prior art keywords
magnetic
region
stressor structure
magnetic region
stressor
Prior art date
Application number
TW103122710A
Other languages
English (en)
Other versions
TW201511372A (zh
Inventor
高提傑Ｓ 珊得胡
維托 庫拉
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201511372A publication Critical patent/TW201511372A/zh
Application granted granted Critical
Publication of TWI570974B publication Critical patent/TWI570974B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Description

記憶體單元，操作及製造方法，半導體裝置結構，及記憶體系統 [優先權主張]
本申請案主張2013年7月1日申請之「MEMORY CELLS,METHODS OF OPERATION AND FABRICATION,SEMICONDUCTOR DEVICE STRUCTURES,AND MEMORY SYSTEMS」之美國專利申請案第13/932,497號之申請日之權利。
在各種實施例中，本發明整體而言係關於記憶體設計及製造之領域。更特定言之，本發明係關於特性化為自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)單元之記憶體單元之設計及製造。
磁性隨機存取記憶體(MRAM)係基於磁阻之非揮發性電腦記憶體科技。MRAM單元之一類型係包含藉由一基板支撐之一磁性單元核心之一自旋扭矩傳輸MRAM(STT-MRAM)單元。該磁性單元核心包含至少兩個磁性區域(例如，一「固定區域」及一「自由區域」)，在該兩個磁性區域之間具有一非磁性區域。STT-MRAM單元之自由區域及固定區域可展現相對於該等區域之寬度水平定向(「平面內」)或垂直定向(「平面外」)之磁性定向。
固定區域包含具有一實質上固定(例如，不可切換)磁性定向之一 磁性材料。另一方面，自由區域包含具有可在單元之操作期間於一「平行」組態與一「反平行」組態之間切換之一磁性定向之一磁性材料。在平行組態中，固定區域及自由區域之磁性定向係在相同方向(例如，分別為北及北、東及東、南及南或西及西)上引導。在「反平行」組態中，固定區域及自由區域之磁性定向係在相反方向(例如，分別為北及南、東及西、南及北或西及東)上引導。
在平行組態中，STT-MRAM單元展現跨磁阻元件(即，固定區域及自由區域)之一較低電阻。低電阻之此狀態可定義為MRAM單元之一「0」邏輯狀態。在反平行組態中，STT-MRAM單元展現跨磁阻元件(即，磁性材料之區域例如，固定區域及自由區域)之一較高電阻。高電阻之此狀態可定義為STT-MRAM單元之一「1」邏輯狀態。
可藉由使一程式化電流通過磁性單元核心及其中之固定區域及自由區域來完成該自由區域之磁性定向之切換。磁性單元核心內之固定區域使程式化電流之電子自旋極化，且在該經自旋極化之電流通過該核心時產生扭矩。該自旋極化之電子電流藉由對自由區域施加一扭矩而與該自由區域互動。當通過核心之自旋極化電子電流之扭矩大於自由區域之一臨界切換電流密度(Jc)時，藉由該自旋極化之電子電流施加之扭矩足以切換自由區域之磁性定向之方向。因此，程式化電流可用於改變跨磁性區域之電阻。跨磁阻元件之所得高或低電阻狀態實現習知MRAM單元之寫入及讀取操作。在切換自由區域之磁性定向以達成與一所要邏輯狀態相關聯之平行組態及反平行組態之一者之後，通常期望在一「儲存」階段期間維持自由區域之磁性定向直至將MRAM單元重寫至一不同組態(即，一不同邏輯狀態)。
一磁性區域之磁各向異性(「MA」)係其磁性定向之強度之一指示，且因此係改變該磁性定向之磁性材料之電阻之一指示。與展現具有一較低MA強度之一磁性定向之一磁性材料相比，展現具有一高MA 強度之一磁性定向之一磁性材料可較少傾向於使其磁性定向自該定向改變。
使自由區域自平行組態切換至反平行組態所需之程式化電流之量受磁性區域之MA強度影響。具有一較強(即，一較高)MA強度之一自由區域可比具有一較弱(即，一較低)MA強度之一自由區域需要更大量之程式化電流來切換其之磁性定向。然而，在儲存期間具有一弱MA強度之一自由區域通常亦較不穩定。即，具有一弱MA強度之一自由區域傾向於自其經程式化組態(即，經程式化之平行或反平行組態)過早改變，尤其在MRAM單元之固定區域具有一強MA強度時。因此，形成具有一自由區域及固定區域(該等區域具有能夠在不使一MRAM單元儲存經程式化邏輯狀態之能力劣化之情況下使用最小化之程式化電流進行切換而不出現故障(即，無過早切換自由區域之磁性定向)之MA強度)之MRAM單元通常係一挑戰。
本發明揭示一種記憶體單元。該記憶體單元包括一磁性單元核心，該磁性單元核心包括一磁性區域及一應力源結構。該應力源結構經組態以在切換該磁性區域之一磁性定向期間該應力源結構經受通過該磁性單元核心之一程式化電流時施加一應力於該磁性區域上且改變該磁性區域之一磁各向異性。
本發明亦揭示一種操作一自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)單元之方法。該方法包括改變跨該STT-MRAM單元之一磁性單元核心之一磁性區域及另一磁性區域之一電阻以程式化該STT-MRAM單元之一邏輯狀態。改變該電阻包括使一電流通過該磁性單元核心以切換該磁性區域之一可切換磁性定向。改變該電阻亦包括：至少部分回應於使該電流通過，改變接近於該磁性區域及該另一磁性區域之一者之一應力源結構之至少一尺寸以施加一應力於該磁性區域及 該另一磁性區域之一者上且改變該磁性區域及該另一磁性區域之一者之一磁各向異性。
本發明亦揭示一種形成一記憶體單元之方法。該方法包括於基板上方形成一磁性材料。一非磁性材料係形成於該磁性材料上方。另一磁性材料係形成於該非磁性材料上方。一應力源材料經形成而接近於該磁性材料及該另一磁性材料之至少一者。該應力源材料具有不同於該磁性材料及該另一磁性材料之一最近者之一熱膨脹係數之一熱膨脹係數。
本發明亦揭示一種半導體裝置。該半導體裝置包括一自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)陣列(該陣列包括STT-MRAM單元)。該等STT-MRAM單元之一STT-MRAM單元包括一磁性單元核心。該磁性單元核心包括介於一磁性區域與另一磁性區域之間之一非磁性區域。該磁性單元核心亦包括接近於磁性區域之一應力源結構。該應力源結構具有不同於該磁性區域之一熱膨脹係數。該應力源結構經組態以在STT-MRAM單元之切換期間經受一程式化電流時改變至少一尺寸且施加一應力於磁性區域上以改變該磁性區域之一磁各向異性。
本發明亦揭示一種自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)系統。該STT-MRAM系統包括一磁性單元核心及與該磁性單元核心可操作連通之導電材料。該磁性單元核心包括接近於一磁性區域之一應力源結構。該應力源結構經組態以在切換期間回應於通過該磁性單元核心中之應力源結構之一電流改變大小且施加一應力於磁性區域上，以改變跨該磁性區域之一電阻。
100‧‧‧磁性單元結構
101‧‧‧磁性單元核心
102‧‧‧基板
104‧‧‧上電極
105‧‧‧下電極
110‧‧‧固定區域
110LC‧‧‧橫向壓縮之固定區域
110LE‧‧‧橫向膨脹之固定區域
110VC‧‧‧垂直壓縮之固定區域
110VE‧‧‧垂直膨脹之固定區域
112‧‧‧箭頭
120‧‧‧自由區域
120LC‧‧‧橫向壓縮之自由區域
120LE‧‧‧橫向膨脹之自由區域
120VC‧‧‧垂直壓縮之自由區域
120VE‧‧‧垂直膨脹之自由區域
122‧‧‧雙端箭頭
130‧‧‧非磁性區域
140‧‧‧下中間區域
150‧‧‧上中間區域
160‧‧‧晶種區域
170‧‧‧氧化物覆蓋區域
180‧‧‧應力源結構
180LC‧‧‧橫向收縮之應力源結構
180LE‧‧‧橫向膨脹之應力源結構
180VC‧‧‧垂直收縮之應力源結構
180VE‧‧‧垂直膨脹之應力源結構
220‧‧‧磁性材料
320‧‧‧磁性材料
400‧‧‧磁性單元結構
401‧‧‧磁性單元核心
412‧‧‧箭頭
422‧‧‧雙端箭頭
700‧‧‧磁性單元結構
701‧‧‧磁性單元核心
781‧‧‧上應力源結構
781VC‧‧‧垂直收縮之應力源結構
781VE‧‧‧垂直膨脹之應力源結構
782‧‧‧下應力源結構
782LC‧‧‧橫向收縮之應力源結構
782LE‧‧‧橫向膨脹之應力源結構
782VC‧‧‧垂直收縮之應力源結構
782VE‧‧‧垂直膨脹之應力源結構
1000A‧‧‧磁性單元結構
1000B‧‧‧磁性單元結構
1001‧‧‧磁性單元核心
1100A‧‧‧磁性單元結構
1100B‧‧‧磁性單元結構
1101‧‧‧磁性單元核心
1200‧‧‧磁性單元結構
1201‧‧‧磁性單元核心
1500A‧‧‧磁性單元結構
1500B‧‧‧磁性單元結構
1501‧‧‧磁性單元核心
1600A‧‧‧磁性單元結構
1600B‧‧‧磁性單元結構
1601‧‧‧磁性單元核心
1780‧‧‧多區域應力源結構
1781‧‧‧應力源子區域
1880‧‧‧不連續應力源結構
1881‧‧‧離散應力源特徵
1882‧‧‧間隔
1990‧‧‧中間結構
2090‧‧‧加熱器結構
2100‧‧‧自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)系統
2102‧‧‧磁性單元核心
2103‧‧‧存取電晶體
2104‧‧‧資料/感測線
2105‧‧‧存取線
2106‧‧‧源極線
2107‧‧‧讀取/寫入電路
2108‧‧‧位元線參考
2109‧‧‧感測放大器
2112‧‧‧周邊裝置
2114‧‧‧自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)單元
2200‧‧‧半導體裝置
2202‧‧‧記憶體陣列
2204‧‧‧控制邏輯組件
2300‧‧‧基於處理器之系統
2302‧‧‧處理器
2304‧‧‧電源供應器
2306‧‧‧使用者介面
2308‧‧‧顯示器
2310‧‧‧RF子系統/基頻處理器
2312‧‧‧通信埠
2314‧‧‧周邊裝置
2316‧‧‧系統記憶體
2318‧‧‧非揮發性記憶體
LC‧‧‧箭頭
LE‧‧‧箭頭
PMA‧‧‧箭頭
PMAL‧‧‧箭頭
VC‧‧‧箭頭
VE‧‧‧箭頭
圖1係一平面外STT-MRAM單元之包含接近於一自由區域之一應力源結構之一磁性單元結構之一橫截面正視示意圖解。
圖2A係在一儲存組態中之圖1之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含由具有正磁致伸縮及一主要垂直磁性定向之一磁性材料形成之一自由區域。
圖2B係在一切換組態中之圖2A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間垂直膨脹之一應力源結構。
圖2C係在一切換組態中之圖2A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間橫向膨脹之一應力源結構。
圖3A係在一儲存組態中之圖1之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含由具有負磁致伸縮及一主要垂直磁性定向之一磁性材料形成之一自由區域。
圖3B係在一切換組態中之圖3A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間垂直收縮之一應力源結構。
圖3C係在一切換組態中之圖3A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間橫向收縮之一應力源結構。
圖4係一平面內STT-MRAM單元之包含接近於一自由區域之一應力源結構之一磁性單元結構之一橫截面正視示意圖解。
圖5A係在一儲存組態中之圖4之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含由具有負磁致伸縮及一主要水平磁性定向之一磁性材料形成之一自由區域。
圖5B係在一切換組態中之圖5A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間垂直膨脹之一應力源結構。
圖5C係在一切換組態中之圖5A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間橫向膨脹之一應力源結構。
圖6A係在一儲存組態中之圖4之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含由具有正磁致伸縮及一主要水平磁性定向之一磁性材料形成之一自由區域。
圖6B係在一切換組態中之圖6A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間垂直收縮之一應力源結構。
圖6C係在一切換組態中之圖6A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間橫向收縮之一應力源結構。
圖7係一平面外STT-MRAM單元之包含接近於一自由區域之一上應力源結構及接近於一固定區域之一下應力源結構之一磁性單元結構之一橫截面正視示意圖解。
圖8A係在一儲存組態中之圖7之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含由具有正磁致伸縮及一主要垂直磁性定向之一磁性材料形成之一固定區域。
圖8B係在一切換組態中之圖8A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間垂直收縮之一下應力源結構。
圖8C係在一切換組態中之圖8A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間橫向收縮之一下應力源結構。
圖9A係在一儲存組態中之圖7之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含由具有負磁致伸縮及一主要垂直磁 性定向之一磁性材料形成之一固定區域。
圖9B係在一切換組態中之圖9A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間垂直膨脹之一下應力源結構。
圖9C係在一切換組態中之圖9A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間橫向膨脹之一下應力源結構。
圖10A係在一儲存組態中之一磁性單元結構之一橫截面正視示意圖解，一平面外STT-MRAM單元之該磁性單元結構包含接近於一自由區域之一上應力源結構及接近於一固定區域之一下應力源結構，該自由區域及該固定區域由具有正磁致伸縮之磁性材料形成。
圖10B係在一切換組態中之圖10A之磁性單元結構之一橫截面正視示意圖解，上應力源結構經組態以在切換期間垂直膨脹且下應力源結構經組態以在切換期間垂直收縮。
圖11A係在一儲存組態中之一磁性單元結構之一橫截面正視示意圖解，一平面外STT-MRAM單元之該磁性單元結構包含接近於一自由區域之一上應力源結構及接近於一固定區域之一下應力源結構，該自由區域由具有正磁致伸縮之一磁性材料形成且該固定區域由具有負磁致伸縮之一磁性材料形成。
圖11B係在一切換組態中之圖11A之磁性單元結構之一橫截面正視示意圖解，上應力源結構及下應力源結構經組態以在切換期間垂直膨脹。
圖12係一平面內STT-MRAM單元之包含接近於一自由區域之一上應力源結構及接近於一固定區域之一下應力源結構之一磁性單元結構之一橫截面正視示意圖解。
圖13A係在一儲存組態中之圖12之磁性單元結構之一部分橫截面 正視示意圖解，該磁性單元結構包含由具有負磁致伸縮及一主要水平磁性定向之一磁性材料形成之一固定區域。
圖13B係在一切換組態中之圖13A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間垂直收縮之一下應力源結構。
圖13C係在一切換組態中之圖13A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間橫向收縮之一下應力源結構。
圖14A係在一儲存組態中之圖12之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含由具有正磁致伸縮及一主要水平磁性定向之一磁性材料形成之一固定區域。
圖14B係在一切換組態中之圖14A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間垂直膨脹之一下應力源結構。
圖14C係在一切換組態中之圖14A之磁性單元結構之一部分橫截面正視示意圖解，該磁性單元結構包含經組態以在切換期間橫向膨脹之一下應力源結構。
圖15A係在一儲存組態中之一磁性單元結構之一橫截面正視示意圖解，一平面內STT-MRAM單元之該磁性單元結構包含接近於一自由區域之一上應力源結構及接近於一固定區域之一下應力源結構，該自由區域由具有負磁致伸縮之一磁性材料形成且該固定區域由具有正磁致伸縮之一磁性材料形成。
圖15B係在一切換組態中之圖15A之磁性單元結構之一橫截面正視示意圖解，上應力源結構及下應力源結構經組態以在切換期間垂直膨脹。
圖16A係在一儲存組態中之一磁性單元結構之一橫截面正視示意 圖解，一平面內STT-MRAM單元之該磁性單元結構包含接近於一自由區域之一上應力源結構及接近於一固定區域之一下應力源結構，該自由區域及該固定區域由具有正磁致伸縮之一磁性材料形成。
圖16B係在一切換組態中之圖16A之磁性單元結構之一橫截面正視示意圖解，上應力源結構經組態以在切換期間垂直收縮且下應力源結構經組態以在切換期間垂直膨脹。
圖17係具有由多個應力源子區域形成之一應力源結構之一磁性單元結構之一部分橫截面正視示意圖解。
圖18係具有一不連續應力源結構之一磁性單元結構之一部分橫截面正視示意圖解。
圖19係具有接近於一磁性區域之一應力源結構及定位於該應力源結構與該磁性區域之間之一中間結構之一磁性單元結構之一部分橫截面正視示意圖解。
圖20係具有接近於一應力源結構之一加熱器結構之一磁性單元結構之一部分橫截面正視示意圖解。
圖21係根據本發明之一實施例之包含具有一磁性單元結構之一記憶體之一STT-MRAM系統之一示意圖。
圖22係根據本發明之一實施例之包含具有一磁性單元結構之記憶體單元之一半導體裝置之一簡化方塊圖。
圖23係根據本發明之一或多項實施例實施之一系統之一簡化方塊圖。
本發明揭示記憶體單元、包含此等記憶體單元之半導體裝置結構、記憶體系統以及形成及操作此等記憶體單元之方法。該等記憶體單元包含磁性單元核心，該等磁性單元核心包含一磁性區域(諸如一自由區域或一固定區域)及一應力源結構，該應力源結構經組態以在 切換期間施加一應力於該磁性區域上以在切換期間改變該磁性區域之一磁各向異性(MA)。該應力可為一壓縮應力或一拉伸應力。在切換期間(亦即，在程式化期間)通過磁性單元核心之程式化電流可影響應力源結構之一結構改變(諸如一膨脹或收縮)，此可引起一壓縮或拉伸應力施加於附近磁性區域上。磁性區域中之所得應變可改變該磁性區域之磁各向異性。例如，應力源結構可經組態以在加熱時膨脹(例如，橫向、垂直或兩者)，且使程式化電流通過磁性單元核心可加熱該應力源結構。在程式化期間，該應力源結構之膨脹可(例如，使用一壓縮應力或拉伸應力)加應力於一附近自由區域。該自由區域可由經組態以在受應力時減小該區域之主磁性定向之方向上(即，若STT-MRAM單元係一平面內STT-MRAM單元，則在一水平方向上，或若該STT-MRAM單元係一平面外STT-MRAM單元，則在一垂直方向上)之磁各向異性強度之一磁性材料形成。因此，使程式化電流通過磁性單元核心可加熱應力源結構，此可引起該應力源結構膨脹，該膨脹可引起自由區域受應力，該應力可導致該自由區域之MA強度之降低。因此，在切換期間，可使用低於未受應力之自由區域原本所需之一程式化電流以切換受應力之自由區域之磁性定向。例如，較低程式化電流可比切換自由區域(若未受應力)所需之程式化電流低至多約五倍(5×)。(即，切換一未受應力之自由區域所需之程式化電流可比切換一受應力自由區域所需之程式化電流大至多約500%。在切換之後，可終止程式化電流，應力源結構可冷卻且收縮回至其原始尺寸，從而減輕自由區域上之應力使得該自由區域之MA強度可增加回至其原始MA強度。因此，STT-MRAM單元可經組態以能夠使用一低程式化電流而不使儲存期間之資料保持及可靠性劣化。
如本文中所使用，術語「基板」意謂及包含其上形成組件(諸如記憶體單元內之該等組件)之一基底材料或其他構造。該基板可為一 半導體基板、一支撐結構上之一基底半導體材料、一金屬電極或其上形成有一或多個材料、結構或區域之一半導體基板。該基板可為一習知矽基板或包含一半導體材料之其他塊體基板。如本文中所使用，術語「塊體基板」不僅意謂及包含矽晶圓，而且意謂及包含絕緣體上矽(「SOI」)基板(諸如藍寶石上矽(「SOS」)基板或玻璃上矽(「SOG」)基板)、一基底半導體基座上之矽之磊晶層或其他半導體或光電子材料(諸如矽鍺(Si1-xGex，其中x係(例如)0.2與0.8之間之一莫耳分率)、鍺(Ge)、砷化鎵(GaAs)、氮化鎵(GaN)或磷化銦(InP)等等)。此外，當在以下描述中參考一「基板」時，可已利用先前程序階段以形成基底半導體結構或基座中之材料、區域或接面。
如本文中所使用，術語「STT-MRAM單元」意謂及包含一磁性單元結構，該磁性單元結構包含一磁性單元核心，該磁性單元核心包含佈置於一自由區域與一固定區域之間之一非磁性區域。在一磁性穿隧接面(「MTJ」)組態中，該非磁性區域可為一電絕緣(例如，介電)區域。替代性地，在一自旋閥組態中，該非磁性區域可為一導電區域。
如本文中所使用，術語「磁性單元核心」意謂及包含包括自由區域及固定區域之一記憶體單元結構且在使用及操作記憶體單元期間電流可通過(即，流動通過)該記憶體單元結構以影響該自由區域及該固定區域之磁性定向之一平行或反平行組態。
如本文中所使用，術語「磁性區域」意謂展現磁性之一區域。一磁性區域包含一磁性材料且亦可包含一或多個非磁性材料。
如本文中所使用，術語「磁性材料」意謂及包含鐵磁性材料、次鐵磁性材料兩者及反鐵磁性材料。
如本文中所使用，術語「固定區域」意謂及包含在STT-MRAM單元內之一磁性區域，該磁性區域包含一磁性材料且在該STT-MRAM 單元之使用及操作期間具有一固定磁性定向，此係因為影響單元核心之一磁性區域(例如，自由區域)之磁化方向之一變化之一電流或施加場可不影響固定區域之磁化方向之一變化。固定區域可包含一或多個磁性材料及視需要一或多個非磁性材料。例如，固定區域可組態為包含藉由磁性子區域鄰接之釕(Ru)之一子區域之一合成反鐵磁體(SAF)。該等磁性子區域之各者可包含一或多個材料及其中之一或多個區域。作為另一實例，固定區域可組態為一單一、均勻磁性材料。因此，固定區域可具有均勻磁化，或整體上影響在STT-MRAM單元之使用及操作期間具有一固定磁性定向之固定區域之不同磁化之子區域。
如本文中所使用，術語「自由區域」意謂及包含STT-MRAM單元內之一磁性區域，該磁性區域包含一磁性材料且在該STT-MRAM單元之使用及操作期間具有一可切換磁性定向。可藉由施加一電流或施加場使磁性定向在一平行組態與一反平行組態之間切換。
如本文中所使用，「切換」意謂及包含使用及操作記憶體單元之一階段，在該階段期間使程式化電流通過STT-MRAM單元之磁性單元核心以影響自由區域及固定區域之磁性定向之一平行或反平行組態。
如本文中所使用，「儲存」意謂及包含使用及操作記憶體單元之一階段，在該階段期間並未使程式化電流通過STT-MRAM單元之磁性單元核心且其中並未改變自由區域及固定區域之磁性定向之平行或反平行組態。
如本文中所使用，術語「膨脹(expand)」及「膨脹(expansion)」在參考一材料之大小變化而使用時意謂及包含該材料之大小沿著一軸之增加大於一相鄰材料之大小沿著該軸之增加。該等術語亦指代一材料之大小沿著一軸增加，而一相鄰材料之大小沿著該軸未改變或減小。經引用之「相鄰材料」係沿著相同軸(膨脹材料之大小在該軸上 增加)鄰近於該膨脹材料之一材料。大小變化之最終結果在於，在膨脹之後該材料對相鄰材料之大小比大於在膨脹之前該材料對該相鄰材料之大小比。因此，若一相鄰材料僅在長度或高度上加倍，則在長度或高度上增至三倍之一材料可說係「膨脹」。此外，在一相鄰材料之大小未改變或減小時，大小增加之一材料亦可說係「膨脹」。在「橫向膨脹」之背景內容下，經引用之相鄰材料係橫向鄰近於膨脹材料之一材料。因此，一橫向膨脹之材料可相對於橫向鄰近之材料「膨脹」且可施加一橫向壓縮應力於此相鄰材料上。該橫向膨脹之材料亦可施加一橫向拉伸應力於垂直鄰近之材料上，該橫向拉伸應力可影響該等垂直鄰近之材料之一橫向膨脹。在「垂直膨脹」之背景內容下，經引用之相鄰材料係垂直鄰近於膨脹材料之一材料。因此，一垂直膨脹之材料可相對於垂直鄰近之材料「膨脹」且可施加一垂直壓縮應力於此相鄰材料上。該垂直膨脹之材料亦可施加一垂直拉伸應力於橫向鄰近之材料上，該垂直拉伸應力可影響該等垂直鄰近之材料之一垂直膨脹。
如本文中所使用，術語「收縮(contract)」及「收縮(contraction)」在參考一材料之大小變化而使用時意謂及包含材料之大小沿著一軸之減小大於一相鄰材料之大小沿著該軸之減小。該等術語亦指代一材料之大小沿著一軸減小，而一相鄰材料之大小沿著該軸未改變或增加。經引用之「相鄰材料」係沿著相同軸(收縮材料之大小在該軸上減小)鄰近於該收縮材料之一材料。大小變化之最終結果在於，在收縮之後該材料對相鄰材料之大小比小於在收縮之前該材料對該相鄰材料之大小比。因此，在一相鄰材料之大小膨脹或未改變時，大小縮小之一材料可說係「收縮」。此外，大小之縮小大於一相鄰材料之大小縮小之一材料可說係「收縮」。此外，然而，若一相鄰材料在長度或高度上增至三倍，則在長度或高度上加倍之一材料可說 係「收縮」。在「橫向收縮」之背景內容下，經引用之相鄰材料係橫向鄰近於收縮材料之一材料。因此，一橫向收縮之材料可相對於橫向鄰近之材料「收縮」且可施加一橫向拉伸應力於此相鄰材料上。該橫向收縮之材料亦可施加一橫向壓縮應力於垂直鄰近之材料上，該橫向壓縮應力可影響該等垂直鄰近之材料之一橫向收縮。在「垂直收縮」之背景內容下，經引用之相鄰材料係垂直鄰近於收縮材料之一材料。因此，一垂直收縮之材料可相對於垂直鄰近之材料「收縮」且可施加一垂直拉伸應力於此相鄰材料上。該垂直收縮之材料亦可施加一垂直壓縮應力於橫向鄰近之材料上，該垂直壓縮應力可影響該等橫向鄰近之材料之一垂直收縮。
如本文中所使用，術語「垂直」意謂及包含垂直於各自區域之寬度及長度之一方向。「垂直」亦可意謂及包含垂直於其上定位STT-MRAM單元之基板之一主表面之一方向。
如本文中所使用，術語「水平」意謂及包含平行於各自區域之寬度及長度之至少一者之一方向。「水平」亦可意謂及包含平行於其上定位STT-MRAM單元之基板之一主表面之一方向。
如本文中所使用，術語「子區域」意謂及包含包含於另一區域中之一區域。因此，一磁性區域可包含一或多個磁性子區域(即，磁性材料之子區域)以及非磁性子區域(即，非磁性材料之子區域)。
如本文中所使用，術語「介於...之間」係用於描述一材料、區域或子區域相對於至少兩個其他材料、區域或子區域之相對佈置之一空間關係術語。術語「介於...之間」可涵蓋一材料、區域或子區域直接鄰近於其他材料、區域或子區域之一佈置及一材料、區域或子區域並未直接鄰近於其他材料、區域或子區域之一佈置兩者。
如本文中所使用，將一元件稱為在另一元件「上」或「上方」意謂及包含該元件直接在另一元件之頂部上、直接鄰近於另一元件、 直接在另一元件下方或直接與另一元件接觸。其亦包含該元件間接在另一元件之頂部上、間接鄰近於另一元件、間接在另一元件下方或間接在另一元件附近，其中在該元件與另一元件之間存在其他元件。相比之下，當將一元件稱為「直接」在另一元件「上」或「直接鄰近於」另一元件時，不存在中介元件。
如本文中所使用，其他空間關係術語(諸如「在...下面」、「在...下方」、「下」、「底部」、「上方」、「上」、「頂部」、「前面」、「後面」、「左側」、「右側」及類似者)可為易於描述而用於描述如圖中所繪示之一元件或特徵與另一(些)元件或特徵之關係。除非另有指定，否則該等空間關係術語旨在涵蓋除如圖中所描繪之定向之外之不同材料定向。例如，若將圖中之材料反轉，則描述為在其他元件或特徵「下方」或「下面」或「之下」或「底部上」之元件將接著定向於該等其他元件或特徵之「上方」或「頂部上」。因此，取決於使用術語之內容背景，術語「在...下方」可涵蓋上方及下方兩種定向，此對於一般技術者而言將係顯然的。材料可以其他方式定向(旋轉90度、反轉等)且相應地解釋本文中所使用之空間關係描述符。
如本文中所使用，術語「包括」、「包括(comprising)」、「包含」及/或「包含(including)」指定經陳述特徵、區域、整數、階段、操作、元件、材料、組件及/或群組之存在，但並不排除存在或添加一或多個其他特徵、區域、整數、階段、操作、元件、材料、組件及/或其等之群組。
如本文中所使用，「及/或」包含相關聯列舉項之一或多者之任一組合及全部組合。
如本文中所使用，除非上下文另有清楚指示，否則單數形式「一(a)」、「一(an)」及「該」旨在亦包含複數形式。
本文中所呈現之圖解並非意指任何特定組件、結構、裝置或系 統之實際視圖，但僅為經採用以描述本發明之實施例之理想化表示。
在本文中參考橫截面圖解(其等係示意圖解)描述實施例。因此，預期由於(例如)製造技術及/或容限所致之圖解之形狀之變動。因此，本文中所描述之實施例不應理解為限於如所繪示之特定形狀或區域但可包含源自(例如)製造技術之形狀偏差。例如，繪示及描述為盒形之一區域可具有粗糙及/或非線性特徵。此外，所繪示之銳角可為圓形。因此，圖中所繪示之材料、特徵及區域本質上係示意性的且其等之形狀並非旨在繪示一材料、特徵或區域之精確形狀且並不限制本申請專利範圍之範疇。
以下描述提供特定細節(諸如材料類型及處理條件)以提供所揭示裝置及方法之實施例之一透徹描述。然而，一般技術者將理解，可在不採用此等特定細節之情況下實踐該等裝置及方法之實施例。實際上，可結合行業中所採用之習知半導體製造技術實踐該等裝置及方法之實施例。
本文中所描述之製程並未形成用於處理半導體裝置結構之一完整程序流程。一般技術者已知該程序流程之剩餘部分。因此，本文中僅描述理解本發明裝置及方法之實施例所必需之方法及半導體裝置結構。
除非上下文另有指示，否則本文中所描述之材料可藉由任何合適技術形成，該等技術包含(但不限於)：旋塗、毯覆式塗佈、化學氣相沈積(「CVD」)、原子層沈積(「ALD」)、電漿增強型ALD或物理氣相沈積(「PVD」)。替代性地，材料可原地生長。取決於待形成之特定材料，可藉由一般技術者選擇用於沈積或生長材料之技術。
除非上下文另有指示，否則可藉由任何合適技術完成移除本文中所描述之材料，該等技術包含(但不限於)：蝕刻、離子銑削、研磨平坦化或其他已知方法。
現將參考圖式，其中貫穿全文相同數字指代相同組件。圖式並不一定按比例繪製。
揭示一種記憶體單元。該記憶體單元包含一磁性單元核心，該磁性單元核心包含至少一磁性區域(例如，一自由區域或一固定區域)及接近於該磁性區域之一應力源結構。該應力源結構經組態以在切換該記憶體單元期間施加一應力於該磁性區域上。該應力影響在切換期間該受應力磁性區域之一磁各向異性(「MA」)之一改變。在切換之後，可減輕該應力且該磁性區域之MA可回復至實質上其先前位準。該應力源結構可因此經組態以引起在切換期間一自由區域之MA強度之一減小或在切換期間一固定區域之MA強度之一增加。
本發明之實施例之記憶體單元可組態為平面內STT-MRAM單元或平面外STT-MRAM單元。「平面內」STT-MRAM單元包含展現主要定向在一水平方向上之一磁性定向之磁性區域，而「平面外」STT-MRAM單元包含展現主要定向在一垂直方向上之一磁性定向之磁性區域。如本文中所使用，「方向」在指代磁性定向時指代該磁性定向之主要方向。
圖1至圖3C繪示一平面外STT-MRAM單元之一實施例。參考圖1，繪示根據本發明之一實施例之一平面外STT-MRAM單元之一磁性單元結構100。該磁性單元結構100包含一基板102上方之一磁性單元核心101。該磁性單元核心101可佈置於一上電極104上方與一下電極105下方之間。該磁性單元核心101包含至少兩個磁性區域(例如，一「固定區域」110及一「自由區域」120)，在該兩個區域之間具有一非磁性區域130。一或多個下中間區域140及一或多個上中間區域150可視需要分別佈置於磁性單元結構100之磁性區域(例如，固定區域110及自由區域120)下面及上方。
在一些實施例中，如圖1中所繪示，磁性單元核心101可包含形 成基板102上方之一晶種區域160之一選用導電材料。該晶種區域160(若存在)或下中間區域140(若該晶種區域160不存在)可形成於一下電極105之一底部導電材料上方，該底部導電材料可包含(例如但不限於)：銅、鎢、鈦、鉭、前述之任一者之氮化物或其等之一組合。該晶種區域160(若存在)可包含(例如但不限於)鎳基材料且可經組態以控制一上覆材料或區域之晶體結構。下中間區域140(若存在)可包含經組態以確保磁性單元核心101中之上覆材料之一所要晶體結構之材料。
在一些實施例中，磁性單元結構100可視需要包含氧化物覆蓋區域170，該氧化物覆蓋區域170可包含氧化物，諸如氧化鎂(MgO)、氧化鋁(Al2O3)、氧化鈦(TiO2)、五氧化二鉭(Ta2O5)或其等之組合。在一些實施例中，氧化物覆蓋區域170可包含非磁性區域130之相同材料、結構或兩者，例如，該氧化物覆蓋區域170及該非磁性區域130皆可包含氧化鎂(例如，MgO)、氧化鋁、氧化鈦、氧化鋅、氧化鉿、氧化釕或氧化鉭。該氧化物覆蓋區域170及該非磁性區域130可包含一或多個非磁性材料。
選用上中間區域150(若存在)可包含經組態以確保磁性單元核心101之相鄰材料中之一所要晶體結構之材料。該上中間區域150可替代性地或額外地包含經組態以在磁性單元核心101之製造期間有助於圖案化程序之金屬材料、障壁材料或習知STT-MRAM單元核心結構之其他材料。在一些實施例中，諸如圖1中繪示之實施例，上中間區域150可包含一導電覆蓋區域，該導電覆蓋區域可包含一或多個材料，諸如銅、鉭、鈦、鎢、釕、氮化鉭或氮化鈦。
如圖1中所繪示，STT-MRAM單元可經組態以在磁性區域(例如，固定區域110及自由區域120)之至少一者中展現一垂直磁性定向。經展現之該垂直磁性定向可以垂直磁各向異性(「PMA」)強度為特徵。 如圖1中藉由箭頭112及雙端箭頭122所繪示，在一些實施例中，固定區域110及自由區域120之各者可展現一垂直磁性定向。固定區域110之磁性定向可貫穿STT-MRAM單元之操作保持在基本上相同方向(例如，在由圖1之箭頭112指示之方向)上引導。另一方面，在單元之操作期間，可在一平行組態與一反平行組態之間切換自由區域120之磁性定向，如由圖1之雙端箭頭122所指示。
磁性單元核心101亦包含接近於自由區域120及固定區域110之至少一者之一應力源結構180。如圖1之實施例中所繪示，應力源結構180可接近於自由區域120。該應力源結構180可由經組態以在程式化STT-MRAM單元期間在至少一尺寸(例如，高度、寬度)上改變形狀之一材料(例如，一非磁性材料)形成。可定製應力源結構180之結構組態、定位及材料組合物之一或多者以使該應力源結構180能夠在程式化期間改變形狀以施加一所要量值及方向之應力於一相鄰區域上。如本文中所使用，術語「經組態」在指代應力源結構180時意謂及包含一應力源結構180使其結構組態、其定位(例如，相對於受影響之磁性材料)及材料組合物之至少一者經定製以便達成結果(該應力源結構180係描述為針對該結果進行「組態」)。
應力源結構180可經組態以回應於在程式化期間之一條件變化(諸如溫度增加或電壓下降)而在程式化期間膨脹或收縮(即，尺寸之減小或膨脹小於一相鄰材料)。例如，在STT-MRAM單元之切換期間使一程式化電流通過包含應力源結構180之磁性單元核心101可加熱該應力源結構180之材料及該磁性單元核心101內之其他材料。因此，在程式化期間，若應力源結構180經組態以回應於一溫度變化，則該應力源結構180之尺寸可改變，從而引起一物理應力藉由該經改變之應力源結構180施加於相鄰磁性材料上。在暫停程式化電流時可減輕該應力，從而引起溫度返回至一切換前位準且應力源結構180返回至其切 換前尺寸。
在其中應力源結構180經組態以回應於一溫度變化之實施例中，該應力源結構180可由具有不同於一相鄰材料(例如，一相鄰磁性區域之一相鄰磁性材料)之一熱膨脹係數(例如，比該熱膨脹係數大至少約0.1%或小至少約0.1%)之一熱膨脹係數之一材料形成。因而，應力源結構180可經組態以在暴露至一溫度變化時依不同於一相鄰材料(例如，一相鄰磁性材料)之一速率膨脹或收縮。例如但不限於，應力源結構180可由具有一較高熱膨脹係數(例如，相較於至少藉由應力源結構180加應力之磁性區域之材料之熱膨脹係數)之一金屬(例如，鋁(Al)、銅(Cu))或其他材料(例如，矽(Si)、鍺(Ge))形成或包括該金屬或該其他材料且因此可經組態以在切換期間經受加熱該應力源結構180之一程式化電流時膨脹大於一相鄰材料且施加一應力於一相鄰磁性區域上。在其他實施例中，應力源結構180可經組態以在切換期間經受加熱該應力源結構180之一程式化電流時減小體積且施加一應力於一相鄰磁性區域上。此應力源結構180可由具有一負的熱膨脹係數之一材料形成。替代性地，應力源結構180可由具有低於一相鄰材料之一熱膨脹係數之一材料形成或包括該材料使得磁性單元核心101之材料在切換期間經受加熱該等材料之一程式化電流時，該應力源結構180可膨脹小於相鄰材料。因此，應力源結構180可相對於相鄰材料收縮。
在其中應力源結構180經組態以回應於一電壓變化之實施例中，該應力源結構180可由回應於程式化期間跨其厚度之一電壓變化而改變形狀(例如，相對於一相鄰材料膨脹或收縮)之一壓電材料形成。
取決於在磁性單元核心101內或該磁性單元核心101外部與應力源結構180相鄰之材料，該應力源結構180可經組態以主要在一方向上改變一尺寸。此外，應力源結構180可經組態以在暴露至切換階段之 條件時垂直膨脹、垂直收縮、橫向膨脹或橫向收縮。因此，預期應力源結構180之材料及結構組態可經定製以完成一所要尺寸改變及其對應應力施加於相鄰磁性區域上。應力源結構180之材料亦可經配製以在處理溫度下對於相鄰材料呈惰性(例如，不與相鄰材料發生化學反應)。
自由區域120及固定區域110可由具有正磁致伸縮之一磁性材料220(參見圖2A)或具有負磁致伸縮之一磁性材料320(參見圖3A)形成或包括磁性材料220或磁性材料320。如本文中所使用，「磁致伸縮」指代一磁性材料之引起該材料在磁化程序期間改變其形狀或尺寸之一性質。具有「正磁致伸縮」之一磁性材料220傾向於在其磁化方向上(即，在其磁性定向之方向上)呈長形，而具有「負磁致伸縮」之一磁性材料320傾向於在其磁化方向收縮。在具有正磁致伸縮之一磁性材料220之主要磁性定向之方向上之一MA強度可在該磁性材料220在其磁性定向之方向上膨脹(例如，牽拉)時增加，但可在該磁性材料220逆著其磁性定向之方向壓縮(例如，推動)時減小。在具有負磁致伸縮之一磁性材料320之主要磁性定向之方向上之一MA強度可在該磁性材料320在其磁性定向方向上膨脹(例如，牽拉)時減小，但可在該磁性材料320逆著其磁性定向之方向壓縮(例如，推動)時增加。因此，根據本發明之實施例，自由區域120及固定區域110之至少一者可經組態以在切換期間沿著其主要磁性定向之方向膨脹或壓縮以影響在切換期間經膨脹或收縮之區域中之MA強度之一改變。實體膨脹或實體壓縮可源自藉由應力源結構180在程式化期間改變時施加於磁性區域上之一應力，如上文所論述。
磁性單元核心101之磁性區域(例如，固定區域110及自由區域120)之一者或兩者可包括展現正磁致伸縮或負磁致伸縮之磁性材料或基本上由該磁性材料組成或由該磁性材料組成。展現正磁致伸縮之磁 性材料220可包含(例如但不限於)：包含鈷(Co)及鐵(Fe)之鐵磁性材料(例如，CoFe、CoFeB)，其中鈷鐵(Co：Fe)比小於9：1。展現負磁致伸縮之磁性材料320可包含(例如但不限於)：包含鈷(Co)及鐵(Fe)之鐵磁性材料(例如，CoFe、CoFeB)，其中鈷鐵(Co：Fe)比大於9：1。可視需要包含於固定區域110、自由區域120或兩者中之其他磁性材料包含(例如但不限於)：Co、Fe、Ni或其等之合金NiFe、CoNiFe或摻雜合金CoX、CoFeX、CoNiFeX(X=B、Cu、Re、Ru、Rh、Hf、Pd、Pt、C)或其他半金屬鐵磁性材料(舉例而言，諸如NiMnSb及PtMnSb)。
在一些實施例中，磁性區域(例如，固定區域110及自由區域120)包含展現磁致伸縮之磁性材料及未展現磁致伸縮之磁性材料兩者。儘管如此，磁性區域之MA強度可在該磁性區域受應力時減小或增加。
替代性地或此外，在一些實施例中，自由區域120、固定區域110或兩者可由複數個材料形成或包括該複數個材料，該複數個材料之一些材料可為磁性材料(例如，展現磁致伸縮之磁性材料及未展現磁致伸縮之磁性材料)且該複數個材料之一些材料可為非磁性材料。例如，一些此等多材料自由區域、固定區域或兩者可包含多個子區域。例如但不限於，自由區域120、固定區域110或兩者可由鈷及鉑之重複子區域形成或包括該等重複子區域，其中鉑之一子區域可佈置於鈷之子區域之間。作為另一實例(但不限於)，自由區域120、固定區域110或兩者可包括鈷及鎳之重複子區域，其中鎳之一子區域可佈置於鈷之子區域之間。
自由區域120及固定區域110之組合物及結構(例如，厚度及其他實體尺寸)可相同或不同。
參考圖2A，繪示圖1之磁性單元結構100之一自由區域120，其中該自由區域120係由具有正磁致伸縮之磁性材料220形成。圖2A繪示在未使一程式化電流通過磁性單元核心101(圖1)之一儲存狀態期間之 應力源結構180及自由區域120。在此「儲存組態」中，自由區域120展現具有具備一特定量值之一垂直磁各向異性之一垂直磁性定向(藉由箭頭PMA表示)。
在某些實施例中，應力源結構180經組態以在一切換階段之條件下(例如，當一程式化電流通過磁性單元核心101(圖1)且加熱該應力源結構180時)垂直膨脹。在此等實施例中，如圖2B中所繪示，在藉由箭頭VE指示之方向上之膨脹產生施加一垂直壓縮力於相鄰磁性材料220上之一垂直膨脹之應力源結構180VE。一所得垂直壓縮之自由區域120VC可展現一降低之PMA，如藉由相較於圖2A之箭頭PMA之量值之箭頭PMAL之較小量值所指示。因此，在切換期間，程式化電流導致垂直膨脹之應力源結構180VE、垂直壓縮之自由區域120VC及降低之PMAL。該降低之PMAL可使垂直壓縮之自由區域120VC之磁性定向能夠在低於原本所利用之一程式化電流下切換。
繼切換之後，可停止施加程式化電流，此可導致返回至切換前條件(包含溫度)，在此期間垂直膨脹之應力源結構180VE可返回至圖2A中所繪示之儲存組態，從而減輕先前經施加以形成垂直壓縮之自由區域120VC之應力。因此，該垂直壓縮之自由區域120VC可膨脹至圖2A中所繪示之其儲存組態且經降低之PMAL可增加至圖2A中之自由區域120之PMA。因此，該經降低之PMAL可藉由切換期間之垂直壓縮之自由區域120VC展現，而原始PMA可藉由儲存期間之自由區域120展現。因此，自由區域120可實現在一較低程式化電流下之切換而不使儲存期間之資料保持劣化。
區分切換期間之PMA強度與儲存期間之PMA強度可提供磁性單元結構100之可擴縮性。例如，使固定區域110能夠在一較低程式化電流下切換而不使儲存期間之固定區域110之PMA強度劣化可實現一較小固定區域110之製造而不使該固定區域110之功能性劣化。
在其他實施例中，應力源結構180(圖2A)可經組態以在一切換階段之條件下(例如當一程式化電流通過磁性單元核心101(圖1)且加熱該應力源結構180時)橫向膨脹。在此等實施例中，如圖2C中所繪示，在藉由箭頭LE指示之方向上之膨脹產生施加一橫向拉伸力於相鄰磁性材料220上之一橫向膨脹之應力源結構180LE。一所得橫向膨脹之自由區域120LE可展現一降低之PMA，如藉由相較於圖2A之箭頭PMA之量值之箭頭PMAL之較小量值所指示。因此，在切換期間，程式化電流導致橫向膨脹之應力源結構180LE、橫向膨脹之自由區域120LE及降低之PMAL。該降低之PMAL可使橫向膨脹之自由區域120LE之磁性定向能夠在低於原本所需要之一程式化電流下切換。
參考圖3A至圖3C，繪示圖1之磁性單元結構100之一自由區域120，其中該自由區域120係由具有負磁致伸縮之磁性材料320形成。在一些實施例中，應力源結構180可經組態以如藉由箭頭VC所指示般垂直收縮，從而導致施加一垂直拉伸應力於自由區域120上之一垂直收縮之應力源結構180VC，進而導致一垂直膨脹之自由區域120VE。該垂直膨脹之自由區域120VE之磁性材料320可展現一降低之PMAL。因此，該垂直膨脹之自由區域120VE之磁性定向可在一低程式化電流下切換。
參考圖3C，在其他實施例中，應力源結構180可經組態以如藉由箭頭LC所指示般橫向收縮，從而導致施加一橫向壓縮應力於自由區域120上之一橫向收縮之應力源結構180LC，進而導致一橫向壓縮之自由區域120LC。該橫向壓縮之自由區域120LC之磁性材料320可展現具有可在一低程式化電流下切換之一磁性定向之一降低之PMAL。。
參考圖4，繪示一平面內STT-MRAM單元之一磁性單元結構400，其中磁性單元核心401中之固定區域110及自由區域120之磁性材料展現水平磁性定向，如藉由箭頭412及雙端箭頭422所指示。
參考圖5A，在一些實施例中，平面內STT-MRAM單元之自由區域120可由展現負磁致伸縮之磁性材料320形成。藉由磁性材料320展現之水平磁性定向可以平面內磁各向異性(「IMA」)強度為特徵。在一些實施例中，應力源結構180可經組態以在切換期間在圖5B之箭頭VE之方向上垂直膨脹，從而導致施加一垂直壓縮應力於相鄰磁性材料320上之一垂直膨脹之應力源結構180VE，此導致一垂直壓縮之自由區域120VC。該垂直壓縮之自由區域120VC可因此展現一降低之IMAL使得該垂直壓縮之自由區域120VC之磁性定向可在一低程式化電流下切換。在切換之後，垂直膨脹之應力源結構180VE及垂直壓縮之自由區域120VC可返回至圖5A中所繪示之組態。
參考圖5C，在一些實施例中，應力源結構180可經組態以在切換期間在箭頭LE之方向上橫向膨脹，從而導致施加一橫向拉伸應力於磁性材料320上之一橫向膨脹之應力源結構180LE，進而產生橫向膨脹之自由區域120LE。該橫向膨脹之自由區域120LE可因此展現一降低之IMAL使得該橫向膨脹之自由區域120LE之磁性定向可在一低程式化電流下切換。在切換之後，橫向膨脹之應力源結構180LE及橫向膨脹之自由區域120LE可返回至圖5A中所繪示之組態。
在其他實施例中，平面內STT-MRAM記憶體單元之磁性單元核心401之自由區域120(圖4)可由展現正磁致伸縮之磁性材料220形成，如圖6A中所繪示。因此，參考圖6B，應力源結構180可經組態以在切換期間垂直收縮以施加一垂直拉伸應力於自由區域120上，從而導致垂直收縮之應力源結構180VC、垂直膨脹之自由區域120VE及降低之IMAL。參考圖6C，應力源結構180可替代性地或額外地經組態以在切換期間橫向收縮以施加一橫向壓縮應力於自由區域120上，從而導致橫向收縮之應力源結構180LC、橫向壓縮之自由區域120LC及降低之IMAL。在切換之後，區域及結構可返回至圖6A中所繪示之組態。
因此，揭示一種包括一磁性單元核心之記憶體單元，該磁性單元核心包括一磁性區域及一應力源結構。該應力源結構經組態以在切換該磁性區域之一磁性定向期間該應力源結構經受通過該磁性單元核心之一程式化電流時施加一應力於該磁性區域上且改變該磁性區域之一磁各向異性。
因為展現正磁致伸縮之磁性材料220對藉由一相鄰應力源結構180產生之垂直及橫向壓縮及拉伸應力作出不同反應，預期該應力源結構180經組態及定向以施加適當應力(例如，垂直壓縮應力(如在圖2B中)、橫向拉伸應力(如在圖2C中)、垂直拉伸應力(如在圖3B中)及橫向壓縮應力(如在圖3C中))以影響磁性材料(例如，展現正磁致伸縮之磁性材料220、展現負磁致伸縮之磁性材料320)之MA強度之一增加。在其中待受應力源結構180影響之磁性區域係自由區域120之實施例中，預期應力源結構180經組態以施加導致藉由自由區域120展現之磁性定向之MA強度之一降低之一應力。
無關於STT-MRAM單元是否組態為一平面外單元(如在圖1至圖3C中)或一平面內單元(如在圖4至圖6C中)，磁性區域(例如，自由區域120)之磁性材料是否係由展現正磁致伸縮之磁性材料220或展現負磁致伸縮之磁性材料320形成及應力源結構180是否經組態以垂直膨脹、垂直收縮、橫向膨脹或橫向收縮，在一切換階段期間使一程式化電流通過磁性單元核心(例如，磁性單元核心101(圖1)、磁性單元核心401(圖4))改變自由區域120之一磁性定向且因此改變跨磁性單元核心(例如，磁性單元核心101(圖1)、磁性單元核心401(圖4))之自由區域120及固定區域110之一電阻。此外，在使電流通過磁性單元核心時完成應力源結構180之至少一尺寸之改變且該應力源結構180之該改變施加應力於相鄰磁性區域(例如，自由區域120或固定區域110)上以改變該磁性區域之MA強度。
因此，本發明揭示一種操作一自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)單元之方法。該方法包括改變跨該STT-MRAM單元之一磁性單元核心之一磁性區域及另一磁性區域之一電阻以程式化該STT-MRAM單元之一邏輯階段。改變該電阻包括使一電流通過該磁性單元核心以切換磁性區域之一可切換磁性定向。至少部分回應於使電流通過，改變接近於該磁性區域及該另一磁性區域之一者之一應力源結構之至少一尺寸以施加一應力於該磁性區域及該另一磁性區域之一者上且改變該磁性區域及該另一磁性區域之一者之一磁各向異性。
參考圖7，在一些實施例中，一磁性單元結構700可包含一磁性單元核心701，該磁性單元核心701包含接近於自由區域120之一上應力源結構781及接近於固定區域110之一下應力源結構782。該上應力源結構781可如上文關於圖1至圖3C所描述之應力源結構180之任一者般進行組態。因此，該上應力源結構781可經組態以在切換期間施加一應力於自由區域120上以降低在切換期間自由區域120之MA強度，從而使一較低程式化電流能夠在切換期間使用。
下應力源結構782可經佈置接近於固定區域110且可經組態以在切換期間施加一應力於該固定區域110上以便改變在切換期間該固定區域110之一MA強度。預期下應力源結構782可經組態以施加導致固定區域110中之一較高(例如，較大)MA強度之一應力。該較高MA強度可實現自由區域120之磁性定向之切換，此係因為固定區域110之MA強度可增強在程式化電流通過磁性單元核心701時產生之扭矩。
下應力源結構782亦可抑制在程式化期間固定區域110之磁各向異性之一減小。例如，若固定區域110之磁性材料在暴露至一溫度增加時傾向於降低MA強度，則藉由下應力源結構782施加於固定區域上之應力可抑制MA強度降低。
參考圖8A，在一些實施例中，固定區域110可由展現正磁致伸縮 之磁性材料220形成且可展現以藉由圖8A中之箭頭PMA之量值所指示之一PMA強度為特徵之一垂直磁性定向。為了增加在切換期間之PMA強度，下應力源結構782可經組態以在切換期間如藉由圖8B之箭頭VC所指示般垂直收縮，該垂直收縮可施加一垂直拉伸應力於展現正磁致伸縮之磁性材料220上且因此增加該磁性材料220之PMA強度。因此，在切換期間，程式化電流可導致一垂直收縮之應力源結構782VC、一垂直膨脹之固定區域110VE及一較高PMAH。在切換之後，該結構可返回至圖8A中所繪示之儲存組態。
替代性地或此外，下應力源結構782可經組態以在圖8C之箭頭LC之方向上橫向收縮。橫向收縮導致施加一橫向壓縮應力於固定區域110上之一橫向收縮之應力源結構782LC，從而導致展現一較高PMAH之一橫向壓縮之固定區域110LC。在切換之後，該結構可返回至圖8A中所繪示之組態。
參考圖9A，在一些實施例中，固定區域110可由展現負磁致伸縮之磁性材料320形成。因此，下應力源結構782可經組態以在圖9B之箭頭VE之方向上垂直膨脹以施加一垂直壓縮應力於磁性材料320上，從而導致展現一較高PMAH之一垂直壓縮之固定區域110VC。在其他實施例中，下應力源結構782可經組態以在圖9C之箭頭LE之方向上橫向膨脹以施加一橫向拉伸應力於磁性材料320上，從而導致展現一較高PMAH之一橫向膨脹之固定區域110LE。
在一些實施例中，固定區域110及自由區域120兩者可由展現正磁致伸縮之磁性材料220形成。在此等實施例中，上應力源結構781及下應力源結構782可經組態以在切換期間以相反方式改變至少一尺寸以便降低自由區域120之MA強度且增加固定區域110之MA強度。例如，參考圖10A至圖10B，一平面外STT-MRAM單元之一磁性單元結構1000A可包含具有由展現正磁致伸縮之磁性材料220形成之兩個磁性 區域之一磁性單元核心1001。圖10A繪示在一儲存組態中之磁性單元結構1000A。上應力源結構781可經組態以垂直膨脹以壓縮自由區域120，而下應力源結構782可經組態以垂直收縮以使固定區域110膨脹。因此，如圖10B中所繪示，相較於圖10A之磁性單元結構1000A之各自區域之PMA強度，在磁性單元結構1000B中，所得垂直壓縮之自由區域120VC可展現一降低之PMAL，而垂直膨脹之固定區域110VE可展現一較高PMAH。
在其他實施例中，上應力源結構781及下應力源結構782兩者可經組態以改變相同尺寸且固定區域110及自由區域120可由以相反方式磁致伸縮之材料形成。例如，參考圖11A及圖11B，一平面外STT-MRAM單元之一磁性單元結構1100A可包含一磁性單元核心1101，該磁性單元核心1101具有由展現正磁致伸縮之磁性材料220形成之一自由區域120及由展現負磁致伸縮之磁性材料320形成之固定區域110。上應力源結構781及下應力源結構782兩者可經組態以垂直膨脹，從而使自由區域120及固定區域110收縮。因此，如圖11B中所繪示，相較於圖11A之磁性單元結構1100A之各自區域之PMA強度，在磁性單元結構1100B中，所得垂直壓縮之自由區域120VC可展現降低之PMAL，而垂直壓縮之固定區域110VC可展現一較高PMAH。在此等實施例中，上應力源結構781及下應力源結構782可由相同材料形成。
一個以上應力源結構(例如，一上應力源結構781及一下應力源結構782)亦可包含於其中STT-MRAM單元組態為一平面內單元之實施例中。參考圖12，例如，一磁性單元結構1200可包含具有接近於自由區域120之一上應力源結構781及接近於一固定區域110之一下應力源結構782之一磁性單元核心1201。該上應力源結構781可如上文關於圖4至圖6C所描述之應力源結構180之任一者般進行組態。
在一些實施例中，固定區域110可由展現負磁致伸縮之磁性材料 320形成，如圖13A中所繪示。因此，下應力源結構782可經組態以在圖13B之箭頭VC之方向上垂直收縮以施加一垂直拉伸應力於固定區域110上，從而導致相較於圖13A之結構具有一較高IMAH之一垂直膨脹之固定區域110VE。替代性地或此外，下應力源結構782可經組態以在圖13C之箭頭LC之方向上橫向收縮以施加一橫向壓縮應力於固定區域110上，從而導致相較於圖13A之結構具有一較高IMAH之一橫向壓縮之固定區域110LC。
在其他實施例中，固定區域110可由展現正磁致伸縮之磁性材料220形成，如圖14A中所繪示。因此，下應力源結構782可經組態以在圖14B之箭頭VE之方向上垂直膨脹以施加一垂直壓縮應力於固定區域110上，從而導致相較於圖14A之結構具有一較高IMAH之一垂直壓縮之固定區域110VC。替代性地或此外，下應力源結構782可經組態以在圖14C之箭頭LE之方向上橫向膨脹且所得橫向膨脹之應力源結構782LE可施加一橫向拉伸應力於固定區域110上，從而導致相較於圖14A之結構具有一較高IMAH之一橫向膨脹之固定區域110LE。
在一些實施例中，上應力源結構781及下應力源結構782兩者可經組態以在切換期間垂直膨脹，而自由區域120及固定區域110可由展現相反磁致伸縮之磁性材料形成。例如，如圖15A及圖15B中所繪示，一平面內STT-MRAM單元之一磁性單元結構1500A可包含一磁性單元核心1501，該磁性單元核心1501具有由展現負磁致伸縮之磁性材料320形成之一自由區域120及由展現正磁致伸縮之磁性材料220形成之一固定區域110，而上應力源結構781及下應力源結構782兩者可經組態以在圖15B之箭頭VE之方向上垂直膨脹。因此，在切換期間，所得垂直膨脹之應力源結構781VE及垂直膨脹之應力源結構782VE分別施加垂直壓縮應力於磁性材料320及220上，從而導致在磁性單元結構1500B中展現一降低IMAL之垂直壓縮之自由區域120VC及展現一較高 IMAH之垂直壓縮之固定區域110VC。
在其他實施例中，展現正磁致伸縮之磁性材料220或展現負磁致伸縮之磁性材料320經利用以形成固定區域110及自由區域120兩者，而上應力源結構781及下應力源結構782經組態以在切換期間以相反方式改變尺寸。例如，如圖16A及圖16B中所繪示，一平面內STT-MRAM單元之一磁性單元結構1600A可包含具有由展現正磁致伸縮之磁性材料220形成之一固定區域110及一自由區域120之一磁性單元核心1601。上應力源結構781可經組態以在圖16B之箭頭VC之方向上垂直收縮，從而導致一垂直收縮之應力源結構781VC，而下應力源結構782可經組態以在箭頭VE之方向上垂直膨脹，從而導致磁性單元結構1600B之具有一降低IMAL之垂直膨脹之自由區域120VE及具有一較高IMAH之垂直壓縮之固定區域110VC。
因此，揭示一種包括一記憶體單元核心之記憶體單元。該記憶體單元核心包括經組態以展現一可切換磁性定向之一自由區域。該磁性單元核心亦包括經組態以展現一固定磁性定向之一固定區域。一非磁性區域佈置於該自由區域與該固定區域之間。接近於該自由區域之一應力源結構經組態以在可切換磁性定向之切換期間改變大小以在切換期間施加一應力於該自由區域上。接近於固定區域之另一應力源結構經組態以在可切換磁性定向之切換期間改變大小以在切換期間施加一應力於該固定區域上。
關於其中在磁性單元核心中包含一個以上應力源結構之實施例之任一者，預期經組態以施加一應力於自由區域120上之應力源結構(例如，上應力源結構781)可經組態以施加將導致該自由區域120之一降低MA之一應力，而經組態以施加一應力於固定區域110上之應力源結構(例如，下應力源結構782)可經組態以施加將導致該固定區域110之一較高MA之一應力。然而，亦預期在其他實施例中，可期望增加 固定區域110及自由區域120兩者之MA強度或減小自由區域120及固定區域110兩者之MA強度。在此等實施例中，形成磁性區域之磁性材料可經選擇以具有一適當磁致伸縮(例如，正磁致伸縮或負磁致伸縮)且應力源結構(例如，上應力源結構781及下應力源結構782)經組態以垂直膨脹、垂直收縮、橫向膨脹、橫向收縮或其等之任何組合以賦予適當應力(例如，分別為垂直拉伸應力、垂直壓縮應力、橫向拉伸應力、橫向壓縮應力或其等之任何組合)以實現磁性材料之MA強度之所要改變。
在一些實施例中，應力源結構(例如，應力源結構180(圖1至圖6C)、上應力源結構781(圖7至圖16B)及下應力源結構782(圖7至圖16B)之任一者)可組態為具有多個應力源子區域1781之一多區域應力源結構1780。上應力源結構781之各者可由彼此上覆或並排配置之不同離散區域中之一不同材料或相同材料形成，以便形成經組態以在切換期間改變至少一尺寸之多區域應力源結構1780。
在一些實施例中，應力源結構(例如，應力源結構180(圖1至圖6C)、上應力源結構781(圖7至圖16B)及下應力源結構782(圖7至圖16B)之任一者)可形成為接近於固定區域110及自由區域120之一者之一連續、均勻區域。然而，在其他實施例(諸如圖18中所繪示之實施例)中，應力源結構(例如，應力源結構180(圖1至圖6C)、上應力源結構781(圖7至圖16B)及下應力源結構782(圖7至圖16B)之任一者)可組態為一不連續應力源結構1880，其中多個離散應力源特徵1881藉由間隔1882彼此分離。在此等實施例中，離散應力源特徵1881之各者可經組態以在切換期間改變至少一尺寸以便施加一應力於相鄰磁性材料上。
在一些實施例中，應力源結構(例如，應力源結構180(圖1至圖6C)、上應力源結構781(圖7至圖16B)及下應力源結構782(圖7至圖16B)之任一者)可直接佈置於一磁性區域(例如，固定區域110或自由 區域120)上。在此等實施例中，應力源結構(例如，應力源結構180(圖1至圖6C)、上應力源結構781(圖7至圖16B)及下應力源結構782(圖7至圖16B)之任一者)之膨脹或收縮可直接施加一應力於相鄰磁性區域上。
在其他實施例(諸如圖19中所繪示之實施例)中，一中間結構1990可佈置於應力源結構180與相鄰磁性材料(例如，自由區域120)之間。在一些此等實施例中，應力源結構180可在氧化物覆蓋區域170與中間結構1990之間。在其他此等實施例中，氧化物覆蓋區域170可在應力源結構180與自由區域120之間使得該氧化物覆蓋區域170用作中間結構1990。因此，應力源結構180可在氧化物覆蓋區域170與上中間區域150(圖1)之間。若不包含上中間區域150(圖1)，則應力源結構180可在氧化物覆蓋區域170與上電極104(圖1)之間。因此，可經由中間結構1990賦予藉由應力源結構180施加於磁性材料上之應力。
在一些實施例中，磁性單元核心(例如，磁性單元核心101(圖1)、磁性單元核心401(圖4)、磁性單元核心701(圖7)、磁性單元核心1001(圖10)、磁性單元核心1101(圖11)、磁性單元核心1201(圖12)、磁性單元核心1501(圖15)及磁性單元核心1601(圖16))亦可包含一加熱器結構2090，如圖20中所繪示。該加熱器結構2090可由(例如但不限於)金屬氧化物、金屬氮化物、金屬氧氮化物或其等之任何組合形成。該加熱器結構2090可經組態以將熱傳輸至應力源結構180或自應力源結構180傳輸熱以便增強在切換期間該應力源結構180之改變。例如，在其中應力源結構180經組態以膨脹之實施例中，加熱器結構2090可經組態以在切換期間將熱傳輸至應力源結構180以使該應力源結構180膨脹甚至大於在缺乏該加熱器結構2090之情況下該應力源結構180原本將膨脹之程度。在其中應力源結構180經組態以收縮之實施例中，加熱器結構2090可經組態以在切換期間使應力源結構180冷卻使得熱自 該應力源結構180傳輸至該加熱器結構2090以使該應力源結構180收縮甚至大於在缺乏該加熱器結構2090之情況下該應力源結構180原本將收縮之程度。因而，加熱器結構2090可操作地連接至一加熱元件或一冷卻元件以實現加熱器結構2090與應力源結構180之間之熱交換。
應注意，雖然該等圖將自由區域120繪示為佈置於固定區域110上方，但該自由區域120及該固定區域110可以其他方式相對於彼此佈置。例如，磁性單元核心(例如，磁性單元核心101(圖1)、磁性單元核心401(圖4)、磁性單元核心701(圖7)、磁性單元核心1001(圖10)、磁性單元核心1101(圖11)、磁性單元核心1201(圖12)、磁性單元核心1501(圖15)及磁性單元核心1601(圖16))之任一者可在上電極104與下電極105之間反轉且仍在本發明之範疇內。
磁性單元結構(例如，磁性單元結構100(圖1)、磁性單元結構400(圖4)、磁性單元結構700(圖7)、磁性單元結構1000A(圖10A)、磁性單元結構1100A(圖11A)、磁性單元結構1200(圖12)、磁性單元結構1500A(圖15A)及磁性單元結構1600A(圖16A))之材料可自基底至頂部彼此疊置地循序形成且接著經圖案化以形成結構，其中下電極105及上電極104形成於其等下方及其等上方。如上文所描述之用於形成及圖案化區域及結構之材料之方法在此項技術中係熟知的且在本文中並未詳細論述。
因此，揭示一種形成一記憶體單元之方法。該方法包括於一基板上方形成一磁性材料。一非磁性材料係形成於該磁性材料上方且另一磁性材料係形成於該非磁性材料上方。一應力源材料經形成接近於該磁性材料及該另一磁性材料之至少一者。該應力源材料具有不同於該磁性材料及該另一磁性材料之一最近者之一熱膨脹係數之一熱膨脹係數。
參考圖21，繪示包含與一STT-MRAM單元2114可操作連通之周 邊裝置2112之一STT-MRAM系統2100，取決於系統要求及製造技術，可製造該等STT-MRAM單元2114之一分組而以包含許多列及行之一格柵圖案或各種其他配置形成一記憶體單元陣列。該STT-MRAM單元2114包含一磁性單元核心2102、一存取電晶體2103、可用作一資料/感測線2104(例如，一位元線)之一導電材料、可用作一存取線2105(例如，一字線)之一導電材料及可用作一源極線2106之一導電材料。 STT-MRAM系統2100之周邊裝置2112可包含讀取/寫入電路2107、一位元線參考2108及一感測放大器2109。單元核心2102可為上文所描述之磁性單元核心(例如，磁性單元核心101(圖1)、磁性單元核心401(圖4)、磁性單元核心701(圖7)、磁性單元核心1001(圖10)、磁性單元核心1101(圖11)、磁性單元核心1201(圖12)、磁性單元核心1501(圖15)及磁性單元核心1601(圖16))之任一者。歸因於單元核心2102之結構(即，包含至少一應力源結構180、781、782)，該單元核心2102內之一磁性區域之一MA強度可在切換期間改變(例如)以能夠使用一較低切換電流。
在使用及操作中，當選擇待程式化之一STT-MRAM單元2114時，施加一程式化電流至該STT-MRAM單元2114且藉由單元核心2102之固定區域使該電流自旋極化並對該單元核心2102之自由區域施加一扭矩，該扭矩切換該自由區域之磁化以「寫入」或「程式化」該STT-MRAM單元2114。在該STT-MRAM單元2114之一讀取操作中，使用一電流以偵測單元核心2102之電阻狀態。
為起始STT-MRAM單元2114之程式化，讀取/寫入電路2107可產生至資料/感測線2104及源極線2106之一寫入電流(即，一程式化電流)。資料/感測線2104與源極線2106之間之電壓之極性判定單元核心2102中之自由區域之磁性定向之切換。藉由使用自旋極性改變自由區域之磁性定向，根據程式化電流之自旋極性使該自由區域磁化，將經 程式化邏輯狀態寫入至STT-MRAM單元2114。
為讀取STT-MRAM單元2114，讀取/寫入電路2107透過單元核心2102及存取電晶體2103產生至資料/感測線2104及源極線2106之一讀取電壓。該STT-MRAM單元2114之經程式化狀態係與跨單元核心2102之電阻有關，該電阻可藉由資料/感測線2104與源極線2106之間之電壓差判定。在一些實施例中，可比較該電壓差與位元線參考2108且藉由感測放大器2109放大。
圖21繪示一可操作STT-MRAM系統2100之一實例。然而，預期可在經組態以併入具有磁性區域之一磁性單元核心之任何STT-MRAM系統內併入及利用磁性單元核心(例如，磁性單元核心101(圖1)、磁性單元核心401(圖4)、磁性單元核心701(圖7)、磁性單元核心1001(圖10)、磁性單元核心1101(圖11)、磁性單元核心1201(圖12)、磁性單元核心1501(圖15)及磁性單元核心1601(圖16))。
因此，揭示一種包括一磁性單元核心之自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)系統，該磁性單元核心包括接近於一磁性區域之一應力源結構。該應力源結構經組態以在切換期間回應於通過該磁性單元核心中之該應力源結構之一電流而施加一應力於該磁性區域上，以改變跨該磁性區域之一電阻。該STT-MRAM系統亦包括與磁性單元核心可操作連通之導電材料。
參考圖22，繪示根據本文中所描述之一或多項實施例實施之一半導體裝置2200之一簡化方塊圖。該半導體裝置2200包含一記憶體陣列2202及一控制邏輯組件2204。該記憶體陣列2202可包含複數個STT-MRAM單元2114(圖21)，該複數個STT-MRAM單元2114包含上文所論述之磁性單元核心(例如，磁性單元核心101(圖1)、磁性單元核心401(圖4)、磁性單元核心701(圖7)、磁性單元核心1001(圖10)、磁性單元核心1101(圖11)、磁性單元核心1201(圖12)、磁性單元核心 1501(圖15)及磁性單元核心1601(圖16))之任一者，該等磁性單元核心(例如，磁性單元核心101(圖1)、磁性單元核心401(圖4)、磁性單元核心701(圖7)、磁性單元核心1001(圖10)、磁性單元核心1101(圖11)、磁性單元核心1201(圖12)、磁性單元核心1501(圖15)及磁性單元核心1601(圖16))可已根據上文所描述之一方法形成且可根據上文所描述之一方法操作。控制邏輯組件2204可經組態以可操作地與記憶體陣列2202互動以便自記憶體陣列2202內之任何或全部記憶體單元(例如，STT-MRAM單元2114(圖21))讀取或寫入至記憶體陣列2202內之任何或全部記憶體單元(例如，STT-MRAM單元2114(圖21))。
因此，揭示一種包括一自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)陣列(其包括STT-MRAM單元)之半導體裝置。該等STT-MRAM單元之一STT-MRAM單元包括一磁性單元核心。該磁性單元核心包括介於一磁性區域與另一磁性區域之間之一非磁性區域。該磁性單元核心亦包括接近於磁性區域之一應力源結構。該應力源結構具有不同於磁性區域之一熱膨脹係數且經組態以在STT-MRAM單元之切換期間經受一程式化電流時改變至少一尺寸且施加一應力於磁性區域上，以改變該磁性區域之一磁各向異性。
參考圖23，描繪一基於處理器之系統2300。該基於處理器之系統2300可包含根據本發明之實施例製造之各種電子裝置。該基於處理器之系統2300可為各種類型之任一者，諸如一電腦、傳呼器、蜂巢式電話、個人組織器、控制電路或其他電子裝置。該基於處理器之系統2300可包含用於控制該基於處理器之系統2300中之系統功能及請求之處理之一或多個處理器2302(諸如一微處理器)。該基於處理器之系統2300之處理器2302及其他子組件可包含根據本發明之實施例製造之磁性記憶體裝置。
基於處理器之系統2300可包含一電源供應器2304。例如，若該 基於處理器之系統2300係一可攜式系統，則該電源供應器2304可包含一燃料單元、一電力捕集裝置、永久電池、可更換電池及可再充電電池之一或多者。電源供應器2304亦可包含一AC配接器；因此，基於處理器之系統2300可插入至(例如)一壁式插座中。電源供應器2304亦可包含一DC配接器使得基於處理器之系統2300可插入至(例如)一汽車點煙器或一汽車電力埠中。
取決於基於處理器之系統2300執行之功能，各種其他裝置可耦合至處理器2302。例如，一使用者介面2306可耦合至處理器2302。該使用者介面2306可包含輸入裝置，諸如按鈕、切換器、一鍵盤、一光筆、一滑鼠、一數位板及尖筆、一觸控螢幕、一語音辨識系統、一麥克風或其等之一組合。一顯示器2308亦可耦合至處理器2302。該顯示器2308可包含一LCD顯示器、一SED顯示器、一CRT顯示器、一DLP顯示器、一電漿顯示器、一OLED顯示器、一LED顯示器、一三維投影、一音訊顯示器或其等之一組合。此外，一RF子系統/基頻處理器2310亦可耦合至處理器2302。該RF子系統/基頻處理器2310可包含耦合至一RF接收器及一RF發射器之一天線(未展示)。一通信埠2312或一個以上通信埠2312亦可耦合至處理器2302。該通信埠2312可經調適以耦合至一或多個周邊裝置2314(諸如一數據機、一印表機、一電腦、一掃描器或一相機)或耦合至一網路(舉例而言，諸如一區域網路、遠端區域網路、內部網路或網際網路)。
處理器2302可藉由實施儲存於記憶體中之軟體程式而控制基於處理器之系統2300。該等軟體程式可包含(例如)一作業系統、資料庫軟體、繪圖軟體、文字處理軟體、媒體編輯軟體或媒體播放軟體。記憶體可操作地耦合至處理器2302以儲存及促進各種程式之執行。例如，處理器2302可耦合至系統記憶體2316，該系統記憶體2316可包含自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)、磁性隨機存取記憶 體(MRAM)、動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、賽道記憶體或其他已知記憶體類型之一或多者。系統記憶體2316可包含揮發性記憶體、非揮發性記憶體或其等之一組合。系統記憶體2316通常較大使得其可儲存動態載入之應用程式及資料。在一些實施例中，系統記憶體2316可包含半導體裝置(諸如圖22之半導體裝置2200)、包含磁性單元核心(例如，磁性單元核心101(圖1)、磁性單元核心401(圖4)、磁性單元核心701(圖7)、磁性單元核心1001(圖10)、磁性單元核心1101(圖11)、磁性單元核心1201(圖12)、磁性單元核心1501(圖15)及磁性單元核心1601(圖16))之任一者之記憶體單元或其等之一組合。
處理器2302亦可耦合至非揮發性記憶體2318，此並非暗示系統記憶體2316必須為揮發性。該非揮發性記憶體2318可包含結合系統記憶體2316一起使用之STT-MRAM、MRAM、唯讀記憶體(ROM)(諸如EPROM、電阻性唯讀記憶體(RROM))及快閃記憶體之一或多者。通常選擇非揮發性記憶體2318之大小以恰好足夠大以儲存任何必要作業系統、應用程式及固定資料。此外，非揮發性記憶體2318可包含一高容量記憶體，諸如磁碟機記憶體(舉例而言，諸如包含電阻性記憶體或其他類型之非揮發性固態記憶體之一混合驅動裝置)。非揮發性記憶體2318可包含半導體裝置(諸如圖22之半導體裝置2200)、包含磁性單元核心(例如，磁性單元核心101(圖1)、磁性單元核心401(圖4)、磁性單元核心701(圖7)、磁性單元核心1001(圖10)、磁性單元核心1101(圖11)、磁性單元核心1201(圖12)、磁性單元核心1501(圖15)及磁性單元核心1601(圖16))之任一者之記憶體單元或其等之一組合。
雖然本發明易於以其實施方案之各種修改及替代形式呈現，但已在圖式中藉由實例展示且已在本文中詳細描述特定實施例。然而，本發明並非旨在限於所揭示之特定形式。實情係，本發明涵蓋落在如 藉由以下隨附申請專利範圍及其合法等效物所定義之本發明之範疇內之全部修改、組合、等效物、變動及替代物。
100‧‧‧磁性單元結構
101‧‧‧磁性單元核心
102‧‧‧基板
104‧‧‧上電極
105‧‧‧下電極
110‧‧‧固定區域
112‧‧‧箭頭
120‧‧‧自由區域
122‧‧‧雙端箭頭
130‧‧‧非磁性區域
140‧‧‧下中間區域
150‧‧‧上中間區域
160‧‧‧晶種區域
170‧‧‧氧化物覆蓋區域
180‧‧‧應力源結構

Claims (19)

  1. 一種記憶體單元，其包括：一磁性單元核心，該磁性單元核心在一對相鄰電極之間垂直延伸，在該對相鄰電極之間一程式化電流可通過該磁性單元核心，該磁性單元核心包括：一磁性區域；及一應力源結構，其垂直地位於該對相鄰電極之間且經組態以隨溫度之一增加而相對於一相鄰材料垂直地膨脹或垂直地收縮並在該磁性區域之一磁性定向之切換期間該應力源結構經受通過該磁性單元核心之一程式化電流時施加一垂直應力於該磁性區域上且改變該磁性區域之一磁各向異性。
  2. 如請求項1之記憶體單元，其中該磁性區域展現一垂直磁性定向。
  3. 如請求項2之記憶體單元，其中該磁性區域包括展現正磁致伸縮之一磁性材料。
  4. 如請求項3之記憶體單元，其中該應力源結構經組態以隨溫度之增加而相對於該相鄰材料垂直地膨脹以施加一垂直壓縮應力於該磁性區域上且在切換期間該應力源結構經受通過該磁性單元核心之該程式化電流時降低該磁性區域之一垂直磁各向異性。
  5. 如請求項1之記憶體單元，其中該應力源結構經組態以隨該溫度之增加而相對於該相鄰材料垂直地收縮以施加一垂直拉伸應力於該磁性區域上且在切換期間該應力源結構經受通過該磁性單元核心之該程式化電流時降低該磁性區域之一垂直磁各向異性，該磁性區域展現一主要垂直磁性定向。
  6. 如請求項1之記憶體單元，其中： 該磁性區域展現一水平磁性定向；該磁性區域包括展現負磁致伸縮之一磁性材料；及該應力源結構經組態以在經受該程式化電流時垂直膨脹以降低該磁性區域之一平面內磁各向異性。
  7. 如請求項1之記憶體單元，其中：該磁性區域展現一水平磁性定向；該磁性區域包括展現正磁致伸縮之一磁性材料；及該應力源結構經組態以在經受該程式化電流時垂直收縮以降低該磁性區域之一平面內磁各向異性。
  8. 如請求項1之記憶體單元，其中：該磁性區域經配製以展現一可切換磁性定向；該應力源結構經組態以在該應力源結構經受該程式化電流時施加該垂直應力於該磁性區域上以降低該磁性區域之該磁各向異性；及該磁性單元核心進一步包括：另一磁性區域，其經配製以展現一固定磁性定向；一非磁性區域，其在該磁性區域與該另一磁性區域之間；及另一應力源結構，其經組態以在該另一應力源結構經受通過該磁性單元核心之該程式化電流時施加另一應力於該另一磁性區域上以增加該另一磁性區域之一磁各向異性。
  9. 如請求項8之記憶體單元，其中該應力源結構及該另一應力源結構之至少一者包括一金屬。
  10. 如請求項9之記憶體單元，其中：該磁性區域及該另一磁性區域兩者係由獨立展現選自由正磁致伸縮及負磁致伸縮組成之群組之一磁致伸縮之一磁性材料形 成；及在經受該程式化電流時，分別地，該應力源結構經組態以垂直膨脹或垂直收縮且該另一應力源結構經組態以垂直收縮或垂直膨脹，以分別施加以相反方式引導之應力於該磁性區域及該另一磁性區域上。
  11. 如請求項9之記憶體單元，其中：該磁性區域及該另一磁性區域兩者係由展現選自由正磁致伸縮及負磁致伸縮組成之該群組之不同磁致伸縮之磁性材料形成；及在經受該程式化電流時，分別地，該應力源結構經組態以垂直膨脹或垂直收縮且該另一應力源結構經組態以垂直膨脹或垂直收縮，以分別施加相同方向之應力於該磁性區域及該另一磁性區域上。
  12. 一種記憶體單元，其包括：一磁性單元核心，其包括：一磁性區域，其包括展現負磁致伸縮及一主要垂直磁性定向之一磁性材料；及一應力源結構，其經組態以在該磁性區域之該主要垂直磁性定向之切換期間該應力源結構經受通過該磁性單元核心之一程式化電流時橫向收縮、施加一橫向壓縮應力於該磁性區域上且降低該磁性區域之一垂直磁各向異性。
  13. 一種自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)系統，其包括：一磁性單元核心，其包括一應力源結構，該應力源結構接近於一磁性區域，該磁性區域包括一展現負磁致伸縮之磁性材料，該應力源結構經組態以回應在切換期間通過該磁性單元核心中 之該應力源結構之一電流而改變大小並施加一應力於該磁性區域上，以改變跨該磁性區域之一電阻，該磁性區域經組態以在切換期間回應該應力，在由該磁性區域所展現的一主要磁性定向之一方向上，相對於儲存期間在該方向所展現的一磁各向異性強度，展現一增加的磁各向異性強度；及與該磁性單元核心可操作連通之導電材料。
  14. 如請求項13之STT-MRAM系統，其中該應力源結構經組態以回應於在切換期間通過該磁性單元核心中之該應力源結構之該電流橫向膨脹且施加一橫向拉伸應力於該磁性區域上，該磁性區域經組態以在切換期間回應該橫向拉伸應力，展現一增加的垂直磁各向異性強度，該磁性區域展現一主要垂直磁性定向。
  15. 一種操作一自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)單元之方法，該方法包括：提供一STT-MRAM單元，其包括一磁性單元核心，該磁性單元核心在一對相鄰電極之間垂直延伸，在該對相鄰電極之間一程式化電流可通過該磁性單元核心，該磁性單元核心包括：一磁性區域及一應力源結構，該應力源結構垂直地位於該對相鄰電極之間且經組態以隨溫度之一增加而相對於一相鄰材料垂直地膨脹或垂直地收縮並在該磁性區域之一磁性定向之切換期間該應力源結構經受通過該磁性單元核心之一程式化電流時施加一垂直應力於該磁性區域上且改變該磁性區域之一磁各向異性；及改變跨該STT-MRAM單元之該磁性單元核心之該磁性區域及另一磁性區域之一電阻以程式化該STT-MRAM單元之一邏輯狀態，該改變包括：切換該磁性區域之該磁性定向，其包括使該對相鄰電極之間 之該程式化電流通過該磁性單元核心；及至少部分回應於該溫度之增加，當通過該電流時，相對該相鄰材料，接近於該磁性區域垂直膨脹或垂直收縮該應力源結構以施加該垂直應力於該磁性區域且改變該磁性區域之該磁各向異性。
  16. 如請求項15之方法，其中垂直膨脹或垂直收縮該應力源結構包括使接近於該磁性區域之該應力源結構垂直膨脹以降低該磁性區域之該磁各向異性，該磁性區域經組態為該磁性單元核心之一自由區域。
  17. 如請求項15之方法，其進一步包括保持跨該磁性區域及該另一磁性區域之該電阻以儲存該STT-MRAM單元之該邏輯狀態，包括移除該磁性區域上之該垂直應力以使該磁性區域之該磁各向異性回復至一儲存狀態。
  18. 一種半導體裝置，其包括：一自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)陣列，其包括：多個STT-MRAM單元，該多個STT-MRAM單元之一STT-MRAM單元包括：一磁性單元核心，該磁性單元核心在一對相鄰電極之間垂直延伸，在該對相鄰電極之間一程式化電流可通過該磁性單元核心，該磁性單元核心包括：一非磁性區域，該非磁性區域位於一磁性區域與另一磁性區域之間；及一應力源結構，其垂直地位於該對相鄰電極之間且接近於該磁性區域，該應力源結構具有一不同於該磁性區域之熱膨脹係數，該應力源結構經組態以回應溫度之一增加而改變至 少一垂直尺寸，且該應力源結構經組態以在該STT-MRAM單元之切換期間經受該程式化電流時施加一垂直應力於該磁性區域上以改變該磁性區域之一磁各向異性。
  19. 如請求項18之半導體裝置，其中該應力源結構之一材料具有比該磁性區域之一熱膨脹係數大至少約0.1%或小至少約0.1%之一熱膨脹係數。
TW103122710A 2013-07-01 2014-07-01 記憶體單元，操作及製造方法，半導體裝置結構，及記憶體系統 TWI570974B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/932,497 US9368714B2 (en) 2013-07-01 2013-07-01 Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems

Publications (2)

Publication Number Publication Date
TW201511372A TW201511372A (zh) 2015-03-16
TWI570974B true TWI570974B (zh) 2017-02-11

Family

ID=52114768

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103122710A TWI570974B (zh) 2013-07-01 2014-07-01 記憶體單元，操作及製造方法，半導體裝置結構，及記憶體系統

Country Status (7)

Country Link
US (4) US9368714B2 (zh)
EP (1) EP3017450B1 (zh)
JP (1) JP6427181B2 (zh)
KR (2) KR20160018688A (zh)
CN (1) CN105359217B (zh)
TW (1) TWI570974B (zh)
WO (1) WO2015002839A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9178134B2 (en) * 2013-08-30 2015-11-03 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9489998B1 (en) 2015-11-17 2016-11-08 Samsung Electronics Co., Ltd. Magnetic junctions having a magnetoelastic free layer programmable using spin transfer torque
US10230948B2 (en) * 2016-02-03 2019-03-12 Mediatek Inc. Video transmitting system with on-the-fly encoding and on-the-fly delivering and associated video receiving system
US9972380B2 (en) * 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
KR102638610B1 (ko) * 2017-01-11 2024-02-22 삼성전자주식회사 자기 메모리 장치
CN109507616A (zh) * 2017-09-14 2019-03-22 中国科学院宁波材料技术与工程研究所 反铁磁材料在应力作用下磁性变化的表征方法、表征器件及其制备方法
JP6832818B2 (ja) * 2017-09-21 2021-02-24 キオクシア株式会社 磁気記憶装置
JP2019164873A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置およびその制御方法
US10622406B2 (en) 2018-07-03 2020-04-14 International Business Machines Corporation Dual metal nitride landing pad for MRAM devices
US10727404B1 (en) * 2019-01-23 2020-07-28 International Business Machines Corporation Tunable resistive element
CN112864318B (zh) * 2021-03-25 2023-02-07 中国科学院微电子研究所 一种阻变存储器及其制作方法
CN114824775B (zh) * 2022-05-11 2023-03-03 电子科技大学 一种多周期声激励磁电天线

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282755B2 (en) * 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US20120075922A1 (en) * 2009-05-19 2012-03-29 Fuji Electric Co., Ltd. Magnetic memory element and storage device using the same

Family Cites Families (210)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760745A (en) 1986-12-05 1988-08-02 Mag Dev Inc. Magnetoelastic torque transducer
US5768069A (en) 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6258470B1 (en) 1998-01-16 2001-07-10 Matsushita Electric Industrial Co., Ltd. Exchange coupling film, magnetoresistance effect device, magnetoresistance effective head and method for producing exchange coupling film
GB2343308B (en) 1998-10-30 2000-10-11 Nikolai Franz Gregor Schwabe Magnetic storage device
US6139648A (en) 1999-02-19 2000-10-31 The United States Of America As Represented By The Secretary Of The Navy Prestress imposing treatment of magnetostrictive material
JP4568926B2 (ja) 1999-07-14 2010-10-27 ソニー株式会社 磁気機能素子及び磁気記録装置
US6275363B1 (en) 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001084756A (ja) 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6603678B2 (en) 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
US7220498B2 (en) 2001-05-31 2007-05-22 National Institute Of Advanced Industrial Science And Technology Tunnel magnetoresistance element
US6667861B2 (en) 2001-07-16 2003-12-23 International Business Machines Corporation Dual/differential GMR head with a single AFM layer
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6829157B2 (en) 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US7095933B2 (en) 2002-04-09 2006-08-22 Barth Phillip W Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties
US6866255B2 (en) 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6849464B2 (en) 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
JP3678213B2 (ja) 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4252353B2 (ja) 2002-07-16 2009-04-08 株式会社日立製作所 半導体レーザ素子の製造方法
JP2004128229A (ja) 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6985338B2 (en) 2002-10-21 2006-01-10 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US6980468B1 (en) 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US7183568B2 (en) 2002-12-23 2007-02-27 International Business Machines Corporation Piezoelectric array with strain dependant conducting elements and method therefor
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6998150B2 (en) 2003-03-12 2006-02-14 Headway Technologies, Inc. Method of adjusting CoFe free layer magnetostriction
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US20040224243A1 (en) 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US7189583B2 (en) 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
JP2005064050A (ja) * 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7274080B1 (en) 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
US7298595B2 (en) 2003-09-26 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Differential GMR sensor with multi-layer bias structure between free layers of first and second self-pinned GMR sensors
JP2005109201A (ja) * 2003-09-30 2005-04-21 Fujitsu Ltd 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7564152B1 (en) 2004-02-12 2009-07-21 The United States Of America As Represented By The Secretary Of The Navy High magnetostriction of positive magnetostrictive materials under tensile load
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7130167B2 (en) 2004-03-03 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having improved synthetic free layer
US20050211973A1 (en) 2004-03-23 2005-09-29 Kiyotaka Mori Stressed organic semiconductor
WO2005101373A1 (en) 2004-04-02 2005-10-27 Tdk Corporation Laminated free layer for stabilizing magnetoresistive head having low magnetostriction
JP3863536B2 (ja) 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP4868198B2 (ja) 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US20060042930A1 (en) 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of a magnesium oxide (MgO) tunnel barrier in a magnetic tunnel junction
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7582923B2 (en) 2004-11-16 2009-09-01 Nec Corporation Magnetic memory and manufacturing method for the same
JP2006156608A (ja) 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2006165327A (ja) 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US8068317B2 (en) 2005-07-22 2011-11-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent
US7372674B2 (en) 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
US7349187B2 (en) 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7791844B2 (en) 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
JP4975335B2 (ja) 2006-02-16 2012-07-11 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
JP2007250094A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4496189B2 (ja) 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US20080205130A1 (en) 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
CN101641779B (zh) * 2007-03-29 2012-02-08 富士通半导体股份有限公司 半导体器件及其制造方法
US7682841B2 (en) 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
EP2015307B8 (en) 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
JP5104090B2 (ja) 2007-07-19 2012-12-19 ソニー株式会社 記憶素子及びメモリ
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TW200907964A (en) 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8497559B2 (en) 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7488609B1 (en) 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP5150284B2 (ja) 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US7727834B2 (en) 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
JP2009194210A (ja) 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US9021685B2 (en) 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US8803263B2 (en) 2008-09-03 2014-08-12 Fuji Electric Co., Ltd. Magnetic memory element and storage device using the same
KR101004506B1 (ko) 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8310861B2 (en) * 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7835173B2 (en) 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7929370B2 (en) 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
FR2939955B1 (fr) 2008-12-11 2011-03-11 Commissariat Energie Atomique Procede pour la realisation d'une jonction tunnel magnetique et jonction tunnel magnetique ainsi obtenue.
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
JP4952725B2 (ja) 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP4738499B2 (ja) 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
JP5150531B2 (ja) 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US7969774B2 (en) 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
ATE544153T1 (de) 2009-05-08 2012-02-15 Crocus Technology Magnetischer speicher mit wärmeunterstütztem schreibverfahren und niedrigem schreibstrom
US20100327248A1 (en) 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
KR101716515B1 (ko) 2009-07-03 2017-03-14 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 그 구동 방법
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US8125746B2 (en) 2009-07-13 2012-02-28 Seagate Technology Llc Magnetic sensor with perpendicular anisotrophy free layer and side shields
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP5527649B2 (ja) 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8284594B2 (en) 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8169821B1 (en) 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
US8184411B2 (en) 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
KR101740040B1 (ko) 2010-07-16 2017-06-09 삼성전자주식회사 패턴 구조물, 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
KR101608671B1 (ko) 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
KR20110071702A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
KR20110071710A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9093163B2 (en) 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8149614B2 (en) 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
US9287321B2 (en) 2010-05-26 2016-03-15 Samsung Electronics Co., Ltd. Magnetic tunnel junction device having amorphous buffer layers that are magnetically connected together and that have perpendicular magnetic anisotropy
US8920947B2 (en) 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
JP2012009804A (ja) 2010-05-28 2012-01-12 Toshiba Corp 半導体装置及びその製造方法
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP2012009786A (ja) 2010-06-28 2012-01-12 Sony Corp メモリ素子
JP5502627B2 (ja) 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US20120015099A1 (en) 2010-07-15 2012-01-19 Everspin Technologies, Inc. Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US8564080B2 (en) 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
KR101746615B1 (ko) 2010-07-22 2017-06-14 삼성전자 주식회사 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
JP2012146727A (ja) 2011-01-07 2012-08-02 Sony Corp 記憶素子及び記憶装置
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
KR101739952B1 (ko) 2011-02-25 2017-05-26 삼성전자주식회사 자기 메모리 장치
JP2012182219A (ja) 2011-02-28 2012-09-20 Toshiba Corp 磁気ランダムアクセスメモリ
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US20120241878A1 (en) 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
JP6029020B2 (ja) 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
JP2013008868A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置
EP2541554B1 (en) 2011-06-30 2015-12-30 Hitachi, Ltd. Magnetic functional device
KR20130015929A (ko) 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 자기 메모리 소자 및 그 제조 방법
KR101831931B1 (ko) 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US20130059168A1 (en) 2011-08-31 2013-03-07 Agency Fo Science, Technology And Research Magnetoresistance Device
US8704320B2 (en) * 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
JP5767925B2 (ja) 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP2013115319A (ja) * 2011-11-30 2013-06-10 Sony Corp 記憶素子、記憶装置
JP5867030B2 (ja) * 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8823117B2 (en) 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9214624B2 (en) 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
US9368714B2 (en) * 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US20150069556A1 (en) * 2013-09-11 2015-03-12 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US7282755B2 (en) * 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US20120075922A1 (en) * 2009-05-19 2012-03-29 Fuji Electric Co., Ltd. Magnetic memory element and storage device using the same

Also Published As

Publication number Publication date
US9768376B2 (en) 2017-09-19
EP3017450B1 (en) 2019-02-06
US20190027681A1 (en) 2019-01-24
US20150001654A1 (en) 2015-01-01
US20160351793A1 (en) 2016-12-01
KR102096727B1 (ko) 2020-04-03
US10090457B2 (en) 2018-10-02
US9368714B2 (en) 2016-06-14
JP6427181B2 (ja) 2018-11-21
US20170345996A1 (en) 2017-11-30
CN105359217B (zh) 2018-08-24
CN105359217A (zh) 2016-02-24
JP2016524341A (ja) 2016-08-12
EP3017450A4 (en) 2017-03-08
KR20180037337A (ko) 2018-04-11
US10510947B2 (en) 2019-12-17
EP3017450A1 (en) 2016-05-11
TW201511372A (zh) 2015-03-16
KR20160018688A (ko) 2016-02-17
WO2015002839A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
TWI570974B (zh) 記憶體單元，操作及製造方法，半導體裝置結構，及記憶體系統
US10276781B2 (en) Magnetoresistive structures, semiconductor devices, and related systems
JP5892575B2 (ja) メモリセル、係るメモリセルを含む半導体デバイス構造、システム、および製作の方法
TWI508277B (zh) 記憶體單元、半導體裝置結構、記憶體系統及製造方法
KR102480077B1 (ko) 마그네틱 장치에서 이용가능하고 기판 상에 위치하는 마그네틱 접합 및 그의 제조 방법