KR101594880B1 - 반도체 응용들을 위한 결정화 프로세싱 - Google Patents

반도체 응용들을 위한 결정화 프로세싱 Download PDF

Info

Publication number
KR101594880B1
KR101594880B1 KR1020127016860A KR20127016860A KR101594880B1 KR 101594880 B1 KR101594880 B1 KR 101594880B1 KR 1020127016860 A KR1020127016860 A KR 1020127016860A KR 20127016860 A KR20127016860 A KR 20127016860A KR 101594880 B1 KR101594880 B1 KR 101594880B1
Authority
KR
South Korea
Prior art keywords
processing
pulses
pulse
substrate
processing zone
Prior art date
Application number
KR1020127016860A
Other languages
English (en)
Other versions
KR20120098839A (ko
Inventor
스티븐 모펫
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20120098839A publication Critical patent/KR20120098839A/ko
Application granted granted Critical
Publication of KR101594880B1 publication Critical patent/KR101594880B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

기판상에 결정질 반도체 층을 형성하기 위한 방법 및 장치가 제공된다. 반도체 층은 기상 증착에 의해 형성된다. 펄스형 레이저 용융/재결정화 프로세스가, 반도체 층을 결정질 층으로 변환하도록 수행된다. 레이저, 또는 다른 전자기 복사선 펄스들은 펄스 트레인으로 형성되고 처리 구역 위에 균일하게 분포되며, 연속되는 이웃하는 처리 구역들은 펄스 트레인에 노출되어 증착된 재료를 결정질 재료로 점진적으로 변환하게 된다.

Description

반도체 응용들을 위한 결정화 프로세싱{CRYSTALLIZATION PROCESSING FOR SEMICONDUCTOR APPLICATIONS}
본원에서 기술되는 실시예들은 반도체 디바이스들의 제조에 관한 것이다. 보다 구체적으로, 본원에서 기술되는 실시예들은 에너지, 메모리, 로직, 또는 광 디바이스들(photonic devices)을 위한 결정질 반도체 층들의 형성에 관한 것이다.
광기전성 에너지(photovoltaic energy) 생성은 2007년에 가장 빠르게 성장하는 에너지원이었다. 2008년에는, 설치된 광기전성 용량이 약 15GW로 대략 2/3 증가하였다. 몇몇 추산에 의하면, 광기전력(photovoltaic power)에 대한 세계 시장은 2008년 내지 2013년에 32%의 연평균 성장률로 성장하여 22GW를 넘어서게 될 것이고, 한편 설치된 용량은 1년에 20-30% 또는 그 초과의 평균 속도로 성장하여 아마도 2013년까지는 35GW에 이르게 될 것이다. 이용가능한 태양 자원이 120,000 TW로 추정됨으로 인해, 이러한 이용가능한 자원들 중 0.013% 미만의 이용이 전기 전력원으로서 화석 연료 및 핵 에너지를 대체할 수 있을 것이다. 2005년 16TW의 전체 세계 에너지 소비량은 지구상에 입사되는 이용가능한 태양 에너지의 0.02% 미만이다.
이렇게 큰 가능성을 갖기 때문에, 전세계의 여러 국가들 및 회사들은 광기전력 생성의 효율을 높이고 비용을 낮추기 위해 노력하고 있다. 전형적인 태양 전지에 있어서, 반도체 재료가 태양광에 노출되어 전자들을 가동시킨다(mobilize). 반도체 재료의 몇몇 부분들은 전자 풍부 원소들로 도핑되고, 다른 부분들은 전자 결핍 원소들로 도핑되어, 가동된 전자들이 전류 집전체(current collector)들을 향해 흐를 수 있는 구동력을 제공하게 된다. 전자들은 전류 집전체들로부터 외부 회로로 흘러 전력을 제공하게 된다.
반도체 재료의 결정 구조는 셀의 광 흡수 특성들 및 빛을 전기로 변환하는 효율에 영향을 미친다. 비정질 반도체 재료에서, 전자들이 이동하는 직선 경로들이 거의 없으므로, 전자 이동성은 더 작고, 전자들이 이동할 수 있게 하기 위해 요구되는 에너지가 보다 높다. 따라서, 비정질 실리콘 재료들은 보다 큰 밴드 갭을 갖고, 결정질 실리콘 재료에 의해 흡수되는 빛보다 더 짧은 파장을 갖는 빛을 흡수한다. 미정질 재료들 또는 나노결정질 재료들은 평균적으로 더 높은 전자 이동성 및 더 낮은 밴드 갭을 유발하는 몇몇 결정 구조를 갖는다. 다결정질(polycrystalline) 및 단결정질 재료들은 훨씬 더 높은 이동성 및 더 낮은 밴드 갭을 갖는다.
입사하는 스펙트럼 중 더 많은 부분을 캡쳐하기 위해 상이한 모폴로지(morphology)들을 갖는 흡수체들을 포함하는 것이 바람직하지만, 예를 들어 흡광도 이익을 제공하기 위해 단지 소량의 비정질 재료들만이 필요하다. 너무 많은 비정질 재료는 결과적으로 효율을 낮추는데, 이는 전자들이 비교적 느리게 비정질 재료를 통해 이동하여, 이동할 때 에너지를 잃기 때문이다. 에너지를 잃기 때문에, 전자들은 SRH(Shockley-Read-Hall) 재결합에 취약하게 되고, 전도대로부터 벗어나 원자의 원자가(valence)로 다시 떨어져, "홀"과 재결합하거나 국소적인 전자 결핍이 일어나고, 그리고 전자들을 이동시킨, 흡수된 태양 에너지를 잃게 된다.
이러한 영향을 줄이기 위해, 따라서 태양 전지에서 다결정질 및 단결정질 모폴로지를 최대화하는 것이 바람직하다. 그러나 이는 일반적으로 문제의 소지가 있는데, 그 이유는 결정들을 성장시킬 필요성으로 인해 다결정질 및 단결정질 재료들의 생성이 느리기 때문이다. 비교적 느린 생성 속도는 주어진 생산 능력에 대하여 큰 투자를 요하고, 효율적인 태양 전지들 및 패널들을 생산하는 비용을 높이게 된다.
다결정질 및 단결정질 재료들의 생성은 또한, 3D 메모리와 같은 소정의 메모리 응용예들, 및 광 디바이스들과 같은 다양한 반도체 디바이스들의 수직 일체형(monolithic) 통합에 있어서 유용하다.
따라서, 다결정질 및 단결정질 반도체 상들을 효율적이며 높은 속도로 제조하는 방법이 요구된다.
본원에서 기술되는 실시예들은 고형 재료를 점진적으로 용융시키기 위해 상기 고형 재료를 에너지 펄스들에 노출시키는 단계, 용융된 재료를 형성하는 단계, 그리고 상기 용융된 재료를 재결정화하는 단계에 의해서 고형 재료의 조직을 재구성하는 방법을 제공한다.
다른 실시예들은 태양 전지를 형성하는 방법을 제공하고, 이러한 방법은 공간적으로 균일한 레이저 광의 펄스들을 이용하여 상기 태양 전지의 활성층을 점진적으로 용융시키고 재결정화함으로써 상기 태양전지의 활성층에서 대형 결정 도메인들(large crystal domains)을 형성하는 단계를 포함한다.
다른 실시예들은 메모리 디바이스를 형성하는 방법을 제공하고, 이러한 방법은 기판상에 제1 전도성 층을 형성하는 단계; 상기 기판상에 반도체 층을 증착하는 것, 상기 반도체 층을 에너지 펄스들에 노출시킴으로써 상기 반도체 층을 점진적으로 용융시키는 것, 용융된 반도체 층을 형성하는 것, 및 상기 용융된 반도체 층을 재결정화하는 것을 포함하는 프로세스에 의해 상기 기판상에 다결정질 또는 단결정질 반도체 층을 형성하는 단계; 및 상기 기판상에 제2 전도성 층을 형성하는 단계를 포함한다.
다른 실시예들은 광 디바이스를 형성하는 방법을 제공하고, 이러한 방법은 세라믹 기판 위에 화합물 반도체 층을 형성하는 단계; 및 상기 화합물 반도체 층을 향해 에너지 펄스들을 지향시키는 것, 상기 화합물 반도체 층을 점진적으로 용융시켜 용융된 층을 형성하는 것, 및 상기 용융된 층을 결정화하여 결정질 화합물 반도체 층을 형성하는 것에 의해서 상기 화합물 반도체 층을 결정화하는 단계를 포함한다.
본 발명의 전술한 특징들을 상세하게 이해할 수 있도록, 위에서 간단히 요약된 본 발명에 대한 보다 상세한 설명이 실시예들을 참조하여 이루어질 수 있고, 이러한 실시예들 중 몇몇 실시예들은 첨부된 도면들에 도시되어 있다. 그러나, 첨부된 도면들은 단지 본 발명의 전형적인 실시예들만을 예시하고 있으며, 따라서 본 발명의 범위를 제한하는 것으로 간주되어서는 안 되고, 이는 본 발명이 다른 동등하게 효과적인 실시예들을 허용할 수 있기 때문이라는 점에 주목해야 한다.
도 1a는 일 실시예에 따른 방법을 요약하는 흐름도이다.
도 1b는 본원에서 기술되는 실시예에 따른 에너지 펄스들을 개략적으로 도시한다.
도 2는 또 다른 실시예에 따른 장치의 개략적인 단면도이다.
도 3a는 또 다른 실시예에 따른 방법을 요약하는 흐름도이다.
도 3b는 또 다른 실시예에 따른 박막 태양 전지의 개략적인 단면도이다.
도 4a는 또 다른 실시예에 따른 프로세싱 시스템의 평면도이다.
도 4b는 또 다른 실시예에 따른 프로세싱 챔버의 개략적인 단면도이다.
도 5a는 또 다른 실시예에 따른 방법을 요약하는 흐름도이다.
도 5b는 또 다른 실시예에 따른 결정질 태양 전지의 개략적인 단면도이다.
도 6은 본원에서 기술되는 실시예에 따른 에너지 펄스들을 개략적으로 도시한다.
도 7은 또 다른 실시예에 따른 디바이스의 개략적인 단면도이다.
이해를 돕기 위해서, 가능한 경우, 도면들에 공통되는 동일한 요소들을 지정하기 위해 동일한 참조 부호들이 사용되었다. 일 실시예에서 개시되는 요소들은 특별한 언급 없이 다른 실시예들에 대해서도 유리하게 활용될 수 있음이 예상된다.
본원에서 기술되는 실시예들은 일반적으로, 태양 전지들, 메모리 디바이스들, 및 발광 다이오드(LEDs)들과 같은 광 디바이스들을 형성하기 위한 방법들 및 장치를 제공한다. 도 1a는 일 실시예에 따른 방법(100)을 요약하는 흐름도이다. 방법(100)은 일반적으로 기판상에 결정질 반도체 층들을 급속 형성하는데 유용하다. 이러한 방법(100)은 결정질 또는 박막 태양 전지 제조 프로세스들에 있어서 결정질 반도체 상들을 갖는 고효율 태양 전지들, 메모리 디바이스들, 로직 디바이스들, 및 광 디바이스들을 제조하는데 이용될 수 있다. 102에서, 반도체 층이 기판상에 형성된다. 기판은 박막 태양 전지 디바이스에서 이용될 수 있고, 이러한 기판은 기판의 일 표면에 배치되는 전기적 콘택 층을 형성하는 투명한 전도성 코팅을 갖는 유리 기판이다. 일반적으로, 박막 태양 전지들의 경우에, 투명하거나 거의 투명한 기판이 최상의 태양광 흡수율을 나타내고 따라서 태양 전지의 전력 출력을 향상시킨다. 전술된 디바이스들 중 하나를 형성하는데 이용되는 반도체 재료는 실리콘, 게르마늄과 같은 원소, 또는 다른 원소 반도체, 또는 실리콘-게르마늄, CIGS 재료와 같은 화합물 반도체, 또는 3족/5족 반도체를 포함할 수 있다. 부가적으로, 반도체 재료는 전자 풍부 또는 전자 결핍 층을 형성하도록 붕소와 같은 p형 도펀트로, 또는 인과 같은 n형 도펀트로 도핑될 수 있다. 반도체 재료는 비정질, 다결정질, 단결정질 및 큰 입자 미정질(large-grain microcrystalline)을 포함하는 결정 모폴로지를 가질 수 있다. 몇몇 실시예들에서, 반도체 재료는 태양 전지 또는 패널의 활성층을 형성할 수 있다.
반도체 재료는 임의의 편리한 프로세스를 이용하여 기판상에 형성될 수 있다. 대부분의 실시예들에서, 플라즈마의 보조로 또는 플라즈마의 보조 없이, 물리 또는 화학 기상 증착과 같은 기상 증착 프로세스가 이용된다. 일 특정 실시예에서, 실란과 같은 실리콘 소스, 수소 가스 및 선택적으로 아르곤 또는 헬륨과 같은 비활성 가스를 포함하는 가스 혼합물로부터 비정질 실리콘 층을 증착하기 위해 플라즈마 보조 화학 기상 증착(plasma-assisted chemical vapor deposition)이 이용된다. 보란, 디보란, 포스핀, 또는 아르신과 같은 도펀트 소스가, 도핑된 실리콘 층을 증착하기 위해 가스 혼합물에 부가될 수 있다. 태양 전지 디바이스에서 진성 실리콘 층을 형성하는데 이용되는 하나의 예시적인 실시예에서, 실란이 약 1 sccm/L 내지 약 10 sccm/L의 유량으로(리터 단위로, 챔버의 프로세싱 용적에 대해 정규화됨) 프로세싱 챔버로 제공되고, 수소 대 실란의 부피(volume) 비는 약 20:1 또는 그 미만이다. RF 전력이, 예를 들어 가스 분배기에 RF 소스를 커플링함으로써, 약 15 mW/㎠ 내지 약 200 mW/㎠의 전력 레벨로(평방 센티미터 단위로, 프로세싱되는 기판의 표면적에 대해 정규화됨), 약 1 Torr 내지 약 4 Torr의 압력으로, 가스 혼합물에 인가될 수 있다. 반도체 재료는 약 1 ㎛ 이하의 두께로 형성될 수 있다.
104에서, 반도체 층은 전자기 복사선(electromagnetic radiation)의 펄스들에 노출된다. 복수의 처리 구역들이 일반적으로 기판상에 규정되고 순차적으로 펄스들에 노출된다. 일 실시예에서, 이러한 펄스들은 레이저 광의 펄스들일 수 있고, 각 펄스는 주파수 배가된(frequency-doubled) Nd:YAG 레이저에 의해 전달되는 것과 같이 약 200 nm 내지 약 1200 nm, 예를 들어 약 1064 nm의 파장을 갖는다. 다른 파장들, 예를 들어 적외선, 자외선 및 다른 가시 파장들이 또한 이용될 수 있다. 마이크로파 복사선과 같은 다른 유형의 복사선이 또한 이용될 수 있다. 이러한 펄스들은 전자기 복사선의 하나 또는 둘 이상의 소스들에 의해 전달될 수 있고, 광학적 또는 전자기적 어셈블리를 통해 전달되어 선택된 펄스 특성을 성형하거나 수정할 수 있다.
106에서, 반도체 층은 전자기 복사선의 펄스들을 이용한 처리에 의해 점진적으로 용융된다. 전자기 복사선, 예를 들어 레이저 광의 각 펄스는 충돌하는 기판의 일부를 용융시키기에 충분한 에너지를 가질 수 있다. 예를 들어, 각 펄스는 약 0.3 J/㎠ 내지 약 1.0 J/㎠의 에너지를 전달할 수 있다. 단일 펄스가 기판 표면에 충돌하여, 이의 에너지 중 많은 부분이 열로서 기판 재료로 전달된다. 표면에 충돌하는 제1 펄스는 고형 재료에 충돌하여, 고형 재료를 그 용융점 또는 이보다 높은 온도로 가열하고, 충돌된 표면 영역을 용융시킨다. 제1 펄스에 의해 전달된 에너지에 따라, 표면 영역은 약 60 Å 내지 약 600 Å의 깊이까지 용융되어, 표면상에 용융된 재료의 층을 남겨 놓을 수 있다. 표면에 도달하는 다음 펄스가 용융된 재료에 충돌하여, 열 에너지를 전달하고 이러한 열 에너지는 용융된 재료를 통과하여 하부의 고형 재료에 전파되어, 고형 재료의 더 많은 부분을 용융시킨다. 이런 식으로, 전자기 복사선의 연속적인 펄스들은 각각의 연속 펄스로 반도체 층을 통해 이동하는 용융 전선(front)을 형성할 수 있다.
도 1b는 균일한 전자기 에너지 펄스(1201-120N)들의 어레이의 일례에 대한 개략도이고, 이러한 펄스들은 이하 논의되는 하나 또는 둘 이상의 방출기(224)들과 같은 하나 또는 둘 이상의 전자기 복사선 디바이스에 의해 기판 표면에 전달된다. 각 펄스(예를 들어, 펄스 1201, 1202 ... 120N) 내에서 전달되는 에너지의 양은 시간의 함수로서 변화될 수 있고, 따라서 각 펄스의 프로파일(예를 들어, 에너지 대 시간)은 용융된 재료에 대한 에너지 전달을 개선하기 위해 필요한 만큼 변화될 수 있음에 주목해야 한다. 예를 들어, 펄스(1201)의 형상은 도 1b에 도시된 것처럼 반드시 가우스 분포 형상일 필요는 없고, 펄스의 시작 또는 펄스의 끝에서 더 많은 에너지를 전달하도록 구성될 수 있다(예를 들면, 삼각형 형상).
각 펄스는 그 펄스 전의 펄스와 동일한 양의 에너지를 가질 수 있거나, 하나 또는 둘 이상의 펄스들이 상이한 양의 에너지를 포함할 수 있다. 예를 들면, 제1 펄스는 도 1b에 도시된 것처럼 이후의 펄스들보다 작은 양의 에너지를 가질 수 있는데, 이는 제1 펄스가 고상(solid phase)에 도달하기 위해 용융된 재료의 층을 통과하여 전파될 필요가 없기 때문이다. 몇몇 실시예들에서, 반도체 층의 영역에 전달된 복수의 펄스들은 제1 부분 및 제2 부분을 포함할 수 있고, 제1 부분의 각 펄스는 상이한 에너지를 가지며 제2 부분의 각 펄스는 동일한 에너지를 가진다. 위에서 기술된 것처럼, 제1 부분은 제2 부분의 펄스들과 상이한 에너지를 갖는 단지 하나의 펄스를 포함할 수 있다. 다른 실시예에서, 제1 부분은 복수의 펄스들을 가질 수 있고, 각각의 펄스는 이전의 펄스보다 큰 에너지를 가져서, 제1 부분의 각 펄스가 이전 펄스보다 많은 에너지를 전달하게 된다.
일 실시예에서, 각 펄스는 약 1 나노초 내지 약 50 나노초, 예를 들면 약 20 나노초 내지 약 30 나노초의 지속시간을 갖는다. 다른 실시예에서, 각 펄스는 약 107 W/㎠ 내지 약 109 W/㎠의 전력을 전달한다. 펄스들은 휴지 기간만큼 분리될 수 있고, 이러한 기간은 각 펄스에 의해 전달된 에너지의 일부가 반도체 층 내에서 발산할(dissipate) 수 있도록 선택될 수 있다. 일 실시예에서 휴지 기간은, 용융된 재료로부터 밖으로 충분한 열이 전도되어 용융된 재료 중 25%를 재동결(re-freeze)시키기 전에 펄스가 반도체 층의 표면에 충돌하도록 선택된다. 다른 실시예에서, 각 펄스는 온도 파동을 생성하고, 이러한 파동의 일부는 액체와 고체 사이의 상 계면을 통과하여 전파되고 일부는 다시 액상을 통하여 반사되며, 휴지 기간은 직전의 제1 펄스로부터의 반사된 온도 파동이 표면에 도달하기 전에 제2 펄스가 표면에 충돌하도록 선택된다. 일 실시예에서, 펄스들은 시간상 중첩되어, 직전의 제1 펄스로부터의 복사 세기가 0으로 감쇠(decay)하기 전에 제2 펄스로부터의 복사 세기가 표면에 도달하게 된다. 중첩 인자는 제2 펄스로부터의 복사 세기가 표면에 충돌하기 시작할 때 표면에 충돌하는 제1 펄스의 백분율 피크 세기로 정의될 수 있다. 일 실시예에서, 펄스들은 약 0% 내지 약 50%, 가령 약 10% 내지 약 40%, 예를 들면 약 25%의 중첩 인자를 가질 수 있다.
도 1b에 도시된 펄스들은, 많은 실시예들에서 실시될 수 있는 것처럼 시간상 중첩된다. 제1 펄스(1201)는 기판의 표면에 전달되는 에너지의 피크 세기(IP1)를 가진다. 기판 표면에서의 에너지 세기가 피크 세기(IP1)로부터 감소함에 따라, 제1 펄스로부터의 에너지가 가라앉기(subside) 전에, 제2 펄스(1202)로부터의 에너지는 시간(tO)에서 기판 표면에 충돌하기 시작한다. 시간(tO)에서, 제1 펄스로부터의 에너지 세기는 IO이다. 따라서, 처음 2개의 펄스들에 대한 중첩 인자는 위에서 규정된 것처럼 100×(IO/IP1)이다. 따라서, 제1 펄스 및 제2 펄스(1201 및 1202)의 합산된 효과로부터 기판 표면상에 입사하는 누적 에너지는 누적 에너지 곡선(121)에 의해 도시되는 것처럼 0이 아닌 최소값 Imin에 도달한다.
펄스들이 시간상 중첩되는 몇몇 실시예들에서, 각각의 펄스는 약 60Å 내지 약 600Å로 용융 전선을 연장할 수 있는 한편, 용융 전선은 열이 액상으로부터 고상으로 전도됨에 따라 휴지 기간동안 약 30Å 내지 약 100Å로 후퇴할 수 있다. 펄스들의 수, 각 펄스의 세기 및 지속시간, 및 펄스들의 중첩 인자는 용융될 재료의 두께, 프로세싱 환경의 주변 압력, 용융될 재료의 결정 구조 및 용융될 재료의 조성에 상호의존한다.
펄스의 불균일성은 전체 처리 구역에 걸친 평균 세기로부터 처리 구역의 각 지점에서의 복사 세기의 평균 백분율 편차로 정의될 수 있다. 임의의 광학기기에 의해 변경되지 않은 레이저 스팟은 자연적으로 임의의 시점에서 가우스 세기 분포를 갖는다. 표면상의 레이저 스팟의 가우스 세기 분포는 위에서 기술된 것과 같이 펄스의 가우스 에너지-시간 프로파일과 혼동되어서는 안 됨에 주목해야 한다. 2개의 프로파일들은 독립적이고, 세기 분포는 단일 시점에서 결정되거나 일정 기간에 걸쳐 평균화되고, 그리고 에너지-시간 프로파일은 시간에 걸쳐 표면상의 지점에 전달되는 에너지를 표현하거나, 또는 표면에 걸쳐 평균화된다. 변경되지 않은 레이저 스팟에 대해, 처리 구역이 임의의 주어진 시점에 가우스 스팟으로부터 피크 세기의 적어도 5%를 수용하는 모든 지점들로 정의되면, 임의의 시점에 처리 구역에 걸친 평균 세기는 피크 세기의 약 45%일 것이고, 가우스 스팟의 불균일성은 약 80%일 것이다.
일 실시예에서, 전자기 복사선의 각 펄스는 기판의 처리 구역 위에서 공간적으로 균일하거나, 균일하게 분포된다. 각 펄스는 약 5% 미만, 예를 들어 약 3% 미만, 또는 약 1% 내지 약 2.5%의 불균일도를 가질 수 있다. 일 실시예에서, 각 처리 구역은 직사각형 모양을 가질 수 있고, 몇몇 실시예들에서, 각 처리 구역은 정사각형 모양을 가질 수 있다. 일 특정 실시예에서, 각 처리 구역은 각 변이 대략 2cm인 정사각형이고, 각 레이저 펄스는 약 2.5% 미만의 불균일도로 4㎠의 처리 구역 위에 분포된다. 이러한 실시예에서, 처리 구역의 표면은 각 펄스로 매우 균일한 깊이까지 용융된다.
일 실시예에서, 전자기 에너지의 중첩되는 펄스들의 트레인(train)은 전자기 에너지의 연속적인 진폭 변조 빔을 형성하고, 여기서 진폭 변조의 주파수는 펄스들의 수 및 지속시간, 및 펄스들을 에너지 트레인으로 형성하는데 이용되는 광학적 컬럼의 특성들과 관련된다. 펄스 가산 진폭 변조 에너지 빔은 위에서 논의된 것처럼 필요한 공간적 균일도를 달성하기 위해 추가로 균질화될 수 있다.
108에서, 반도체 층의 용융된 부분은 재결정화되어 다결정질, 다중결정질(multicrystalline) 또는 단결정질 층과 같은 결정질 층을 형성한다. 용융된 부분은 반도체 층의 다른 부분들과의 고체-액체 계면에서 동결되기 시작한다. 전자 이동성에 대해서 위에서 언급한 것과 유사한 이유로, 결정질 재료들이 비정질 재료들보다 열을 잘 전도하고 큰 입자들을 갖는 결정질 재료들이 작은 입자들을 갖는 결정질 재료들보다 열을 잘 전도하기 때문에, 점점 더 많은 열이 인접한 결정질 도메인들에 의해 전도되어, 결과적으로 결정질 도메인들과의 상 계면들 근처에서 더 빨리 동결하게 된다. 동결이 발생함에 따라, 원자들은 고형 도메인의 결정 구조와 정렬되어, 동결시 액체 상을 통해 인접한 결정 구조를 전파시킨다. 이런 식으로, 각각의 재결정화된 다결정질 또는 단결정질 처리 구역은 다음 처리 구역의 재결정화의 시드(seed)가 된다.
일 실시예에서, 용융된 부분의 재결정화는 재결정화 작업 중에 에너지 펄스들을 방향성 있게 전달함으로써 촉진될 수 있다. 표면 영역들은 주변 환경으로의 열 전도 및/또는 복사로 인해 용융된 층의 내부 영역들보다 신속하게 열을 빼앗길 수 있기 때문에, 재결정화가 진행됨에 따라 내부 영역들보다 앞서 표면 영역들이 동결되는 것을 방지하도록 에너지 펄스들이 기판에 전달될 수 있다. 재결정화 동안에 전달된 펄스들은 용융 동안에 전달되는 펄스들과는 상이한 프로파일들을 가질 것이고, 그에 따라 층의 재용융을 막게 된다. 예를 들어, 층을 용융시키기 위해 각각 지속시간(DN)을 갖는 N개의 펄스들이 전달될 수 있고, 재결정화 중에는 각각 지속시간(DM)을 갖는 M개의 펄스들이 전달될 수 있고, 여기서 DN>DM 이다. 유사하게도, 각 펄스에서 전달되는 에너지의 순간 세기 또는 양이 더 낮을 수 있고 및/또는, 펄스들의 주파수가 더 낮을 수 있다. 용융 및 재결정화 프로세스를 제어함으로써 재결정화된 층의 입자 크기가 제어될 수 있다. 일 실시예에서, 이러한 처리 프로세스는 프로세싱된 층의 입자 크기가 약 1 마이크로미터(㎛)보다 크고, 더 바람직하게는 약 1000 ㎛보다 크게 되도록 실리콘 층을 재결정화하는데 이용된다. 재결정화된 층에서 입자 크기들이 커지면, 캐리어 재결합 사이트들로서 작용하는 입자 경계면 표면적을 감소시킴으로써 형성된 태양 전지 디바이스의 캐리어 수명 및 효율을 개선하게 될 것이라 생각된다.
일 실시예에서, 결정질 시드는 기판상에 반도체 층을 형성하기 전에 기판상에 확립될 수 있다. 용융 어닐링은 처리 구역이 결정질 시드와 접촉하여 결정 성장 프로세스를 시작하는 것으로 시작될 수 있다. 그 다음에, 처리는 전체 층을 재결정화기 위해 기판에 걸쳐서 근처 처리 구역들을 형성하도록 전자기 에너지 전달 위치를 조정함으로써 계속될 수 있다. 이런 식으로, 반도체 상은 기상(vapor)으로부터 결정질 상을 증착하는 것에 의한 것보다 더 신속하게 결정질 모폴로지로 변환될 수 있다. 일례에서, 비정질 실리콘 층을 위한 2.2m × 2.6m PECVD 증착 챔버에서의 증착 속도는 약 650 옹스트롬/분(Å/min)이고 동일한 챔버에서 미정질 실리콘 막의 증착 속도는 약 360 Å/min 임이 발견되었다. 그러므로, 기상 증착 프로세스를 이용하는 비정질 실리콘 층에 대한 탠덤 정션(tandem junction) 태양 전지의 하부 셀에서 이용되는 1.5 마이크론(㎛) 미정질 실리콘 층을 형성하기 위해서는 부가적으로 52 분이 소요될 수 있다. 그러므로, 생산 시스템(490)(도 4a)을 통해 태양 전지들의 처리량보다 크거나 같은 속도로 용융 어닐링 디바이스(예를 들면, 도 4a에서 참조 부호 455)가 전체 기판 표면을 처리할 수 있는 한, 생산 라인 처리량은 본원에서 기술되는 프로세스들을 이용하여 증가될 수 있다.
도 2는 다른 실시예에 따른 장치(200)의 개략적인 단면도이다. 장치(200)는 본원의 다른 곳에서 기술되는 것처럼 디바이스들 및 층들을 형성하는데 이용될 수 있다. 장치는 일반적으로 그 안에 기판 지지체(202)가 배치되어 있는 챔버(201)를 포함한다. 전자기 에너지 소스(204)가 챔버 내에 배치되거나, 다른 실시예에서는 챔버 외부에 배치될 수 있고, 챔버 벽의 윈도우를 통해 챔버로 전자기 에너지를 전달할 수 있다. 전자기 에너지 소스(204)는 레이저 빔들 또는 마이크로파 복사선과 같은 하나 또는 둘 이상의 전자기 에너지 빔(218)들을 하나 또는 둘 이상의 방출기(224)들로부터 광학적 어셈블리(206)를 향해 지향시킨다. 전자기 어셈블리일 수 있는 광학적 어셈블리(206)는 하나 또는 둘 이상의 전자기 에너지 빔들을 전자기 에너지의 트레인(220)으로 형성하여, 에너지의 트레인(220)을 정류기(214)를 향해 지향시킨다. 정류기(214)는 기판 지지체(202) 또는 그 위에 배치된 기판의 처리 구역(222)을 향해 에너지 트레인(220)을 지향시킨다. 일례에서, 장치(200)는 약 1분 내에 2.2m × 2.6m 디바이스를 어닐링하도록(예를 들면, 5.72 ㎡/분), 또는 한 시간당 60개의 기판들을 어닐링하도록 구성된다.
광학적 어셈블리(206)는 미러일 수 있는 이동가능한 반사기(208) 및 이러한 반사기(208)와 정렬되는 광학적 컬럼(212)을 포함한다. 반사기(208)는 위치설정기(210) 상에 장착되고, 이러한 위치설정기(210)는 도 2의 실시예에서 선택된 위치를 향해 반사된 빔을 지향시키도록 회전된다. 다른 실시예들에서, 반사기는 회전하기보다는 병진 운동할 수 있거나, 또는 병진 및 회전 운동 모두를 할 수 있다. 광학적 컬럼(212)은 반사기(208)에 의해 반사된, 에너지 소스(204)들로부터의 에너지 펄스들을 기판 지지체(202) 상에서 기판을 처리하기 위해 요구되는 에너지 트레인(220)으로 형성 및 형상화한다. 펄스들을 형성 및 형상화하기 위한 광학적 컬럼(212)으로서 사용될 수 있는 광학적 컬럼은, 2007년 7월 31일 출원되어 미국 특허 출원 공개 제2009/0032511호로 2009년 2월 5일자로 공개되어 있는 동시 계류중인 미국 특허 출원 번호 제11/888,433호에 기술되어 있고, 이는 참조에 의해 본원에 통합된다.
정류기(214)는 처리 구역(222)을 향해 에너지 트레인(220)을 지향시키기 위한 복수의 광학적 셀(216)들을 포함한다. 에너지 트레인(220)은 광학적 셀(216)의 일부분에 입사되고, 이러한 일부분은 기판 지지체(202) 및 처리 구역(222)에 실질적으로 수직인 방향으로 에너지 트레인(220)의 전파 방향을 변화시킨다. 기판 지지체(202) 위에 배치된 기판이 평탄한 경우, 에너지 트레인(220)은 또한 정류기(214)를 떠나 기판에 실질적으로 수직인 방향으로 이동한다.
광학적 셀(216)들은 렌즈들, 프리즘들, 반사기들, 또는 전파되는 복사선의 방향을 변화시키기 위한 다른 수단일 수 있다. 반사기(208)가 연속되는 광학적 셀(216)들로 에너지 트레인(220)을 지향시키도록 광학적 어셈블리(206)를 이동시킴으로써, 연속되는 처리 구역(222)들이 에너지 소스(204)로부터의 전자기 에너지 펄스들에 의해 처리된다.
일 실시예에서, 정류기(214)는 기판 지지체(202) 위로 연장되는 광학적 셀(216)들의 2차원 어레이일 수 있다. 이러한 실시예에서, 광학적 어셈블리(206)는, 원하는 위치 위에서 광학적 셀(216)을 향해 에너지 트레인(220)을 반사시킴으로써 기판 지지체(202)의 임의의 처리 구역(222)으로 에너지 트레인(220)을 지향시키도록 작동될 수 있다. 다른 실시예에서, 정류기(214)는 기판 지지체의 치수보다 크거나 같은 치수인 일련의 광학적 셀(216)들일 수 있다. 일련의 광학적 셀(216)들은 기판의 일부 위에 위치될 수 있고, 요구되는 경우, 복수회에 걸쳐 에너지 트레인(220)은 정류기(214) 아래에 위치된 기판의 부분들을 처리하기 위해서 광학적 셀(216)들을 가로질러 스캔되며, 그 다음에 일련의 광학적 셀(216)들은 처리 구역들의 이웃하는 열을 커버하도록 이동하여 열 단위로(by rows) 전체 기판을 점진적으로 처리할 수 있다.
도 2의 에너지 소스(204)는 4개의 개별적인 빔 생성기들을 보여주는데, 이는 몇몇 실시예들에서 펄스 트레인의 개별 펄스들이 중첩될 수 있기 때문이다. 복수의 빔 또는 펄스 생성기들은 중첩되는 펄스들을 생성하는데 이용될 수 있다. 하나의 펄스 생성기로부터의 펄스들은 또한, 몇몇 실시예들에서 적절한 광학기기를 이용하여 중첩되도록 만들어질 수 있다. 하나 또는 둘 이상의 펄스 생성기들의 이용은 주어진 실시예에서 필요한 에너지 트레인의 정확한 특성들에 의존할 것이다.
에너지 소스(204), 광학적 어셈블리(206) 및 정류기(214)의 상호의존적인 기능은 제어기(226)에 의해 통제될 수 있다. 제어기는 전체로서 에너지 소스(204)에 결합되거나, 또는 에너지 소스(204)의 개별 에너지 생성기들에 결합될 수 있고, 그리고 에너지 소스에 대한 전력 전달, 또는 에너지 생성기들로부터의 에너지 출력, 또는 양자 모두를 제어할 수 있다. 제어기(226)는 또한, 필요하다면 광학적 어셈블리(206)를 이동시키기 위한 액츄에이터(미도시) 및 정류기(214)를 이동시키기 위한 액츄에이터(미도시)에 결합될 수 있다.
도 3a는 다른 실시예에 따른 방법(300)을 요약하는 흐름도이다. 도 3a의 방법(300)은 수직으로 집적된 일체형 결정질 반도체 구조들, 예를 들어 박막 태양 전지들을 형성하는데 유용하다. 메모리 디바이스 및 광 디바이스에서 찾아볼 수 있는 것과 같은 임의의 수직으로 집적된 일체형 결정질 반도체 재료를 형성하기 위해 유사한 방법이 이용될 수 있다.
302에서, 비정질, 미정질 또는 다결정질일 수 있는 광변환 유닛이 기판상에 형성된다. 광변환 유닛은 실리콘, 게르마늄, CIGS 반도체, 또는 이들의 조합과 같은 도핑된 반도체로부터 형성된 p-i-n 접합을 포함할 수 있다.
304에서, p형 반도체 층은 기상 증착 프로세스를 이용하여 반도체 재료를 증착함으로써 기판상에 형성되고, 이러한 기상 증착 프로세스는 예를 들어 플라즈마 강화될 수 있는 물리 또는 화학 기상 증착일 수 있고, 이때 증기는 반도체 소스 및 도펀트 소스를 포함한다. p형 반도체 층은 비정질, 미정질, 또는 다결정질일 수 있다.
306에서, p형 층은 레이저 펄스들을 이용하여 용융 및 재결정화된다. 펄스 트레인, 또는 펄스들의 그룹은 레이저 펄스들을 광학적으로 가산하고 결과적인 펄스 트레인을 균질화함으로써 형성되어, 공간적으로 균질화된 가변 전력 전자기 에너지 빔을 형성하게 된다. 각 펄스 트레인의 단위 시간당 에너지 또는 전력의 변화는, p형 층에 전자기 에너지를 전달하도록 설계되고, 이러한 전자기 에너지는 p형 층을 점진적으로 용융시키도록 변화한다. 펄스 또는 펄스들의 그룹으로부터 p형 층에 입사되는 에너지 비율(rate)이 p형 층을 통한 열 확산율을 넘어서고, 조사된(irradiated) 부분의 국소적인 온도가 재료의 용융점보다 높은 지점까지 상승될 때, p형 층에 용융된 영역이 형성된다. 펄스(들)의 에너지가 감소하는 경우, 고상과 용융 상 사이의 계면 근처에서의 에너지 입력 비율은 용융 상으로부터 고상으로의 열 확산율 아래로 떨어질 수 있고 용융된 영역의 일부가 재고형화될 수 있다.
에너지 빔의 진폭-시간 함수에 대한 정확한 세부사항들은 국소 세기 최소값들 동안 재동결화가 발생하는 정도를 통제하고, 수행되는 용융 모드를 선택하는데 이용될 수 있다. 예를 들어 일 실시예에서, 이러한 에너지 빔은 약 500Å 만큼 용융 전선을 진행시키고 약 10Å 재동결시키도록 설계될 수 있다. 다른 실시예에서, 용융 전선은 각각의 국소 최대값에 의해 약 500Å 만큼 진행될 수 있고, 각각의 국소 최소값은 약 400Å의 재동결화를 가능하게 한다. 하나 또는 둘 이상의 펄스들로부터 각각의 연속되는 에너지 최대값은, 층이 실질적으로 용융될 때까지 층 내로 약 60Å 내지 약 600Å 더 깊이 용융 전선을 진행시키도록 설계될 수 있다.
용융/재결정화 프로세스에서, 복수의 처리 구역들이 p형 층 상에 형성되고, 각 영역은 순차적으로 처리되어 p형 층을 결정질 재료로 변환한다. 용융 작업 후에 결정 성장을 자극하도록 처리 구역의 에지에서 결정질 계면을 제공하기 위해 각 처리 구역은 바로 이웃하는 구역 이후에 처리된다. 일 실시예에서, 각 처리 구역은 복수의 중첩되는 전자기 에너지 펄스들에 노출되고, 이러한 전자기 에너지 펄스들은 에너지 변조된 복사 빔으로 형성될 수 있다. 각 처리 구역의 균일한 처리를 위해, 빔의 에너지는 위에서 기술된 것처럼 구역을 가로질러 공간적으로 균일하게 분포된다.
일 실시예에서, 하부의 층들 주변의 p형 층의 일부는 상이한 유형의 도펀트들의 혼합 및/또는 확산을 최소화하도록 용융되지 않은 채 유지될 수 있다. 예를 들어, p형 층이 하부의 광변환 유닛에서 비정질 n형 층 위에 형성되는 경우, 계면에서 p형 및 n형 도펀트의 혼합 또는 확산을 피하기 위해서 약 100Å 이하의 p형 층의 용융을 피하는 것이 필요할 수 있다. p형 층과 하부의 광변환 유닛 사이의 버퍼 층을 이용하는 경우에도, 얇은 p형 버퍼 층을 용융되지 않은 채로 남겨두는 것이 유용할 수 있다.
일 실시예에서, 작업(302)의 광변환 유닛과 작업(304)의 p형 층 사이에 결정질 재료의 얇은 층을 형성하는 것이 유용할 수 있다. 다결정질 또는 단결정질 실리콘 또는 다른 반도체와 같은 결정질 재료의 층은 두께가 약 50Å 미만이고 용융된 재료의 동결화 동안 p형 층에서 결정 구조의 성장을 촉진시키도록 돕는데 이용된다. 결정질 재료의 층은 연속적이거나 불연속적일 수 있고, 국소 재결정화 프로세스에 의해 또는 증착에 의해 형성될 수 있다. 국소 재결정화 프로세스에서, 예를 들면 레이저와 같은 전자기 에너지의 스팟 빔에 노출됨으로써 결정질 재료는 점(point) 또는 도트(dot), 선, 또는 주기적 표면 구조를 형성할 수 있다.
더 긴 파장의 빛을 사용하거나 또는 펄스 주파수, 펄스 프로파일을 줄이는 것에 의해 에너지 빔을 변조함으로써 p형 층의 재결정화가 용이해질 수 있다. 그러므로, 에너지 입력의 비율을 감소시키고 제어함으로써, 재결정화가 고체-용융 계면에서 진행됨에 따라 p형 층의 표면적들을 용융된 상태로 유지한다. 따라서, 점진적인 재결정화 프로세스가 달성될 수 있고, 여기서 재결정화는 아래층 근처의 용융된 재료의 위치로부터 용융된 재료의 표면으로 진행된다. 이러한 점진적인 재결정화는 정렬된(ordered) 방향성 결정 형성을 촉진함으로써 큰 결정 입자들의 형성을 향상시킬 수 있다.
308에서, 비정질, 미정질, 또는 다결정질일 수 있는 i형 반도체 층이 도펀트 소스를 제외하고 p형 층을 형성하는데 이용되는 프로세스와 유사한 프로세스를 이용하여 기판상에 형성된다. i형 층은, 작업(306)의 프로세스와 유사한 프로세스에서 용융 및 재결정화에 의해 310에서 결정질 층으로 변환된다. 최종적으로, n형 반도체 층은 312에서 형성되고 314에서 결정질 형태로 변환되어 방법을 완성하게 된다.
방법(300)에서 형성된 층들의 두께는 특정 실시예에 대해 요구되는 바에 따라 약 50㎛ 이하의 두께일 수 있다. 태양 전지 실시예에서, 층들은 일반적으로 약 2.5㎛ 미만의 두께일 것이고, 몇몇 경우들에서 약 100Å 내지 500Å 만큼 얇을 수 있다. 위에서 기술된 용융/재결정화 프로세스는, 탠덤 박막 셀(tandem thin-film cell)에서 얇은 비정질 셀과 함께 또는 독립형 결정질 태양 전지로서, 태양 전지의 벌크로서의 전력 생성 영역을 형성하는데 이용될 수 있다.
도 3b는 도 3a의 방법(300)에 따라 형성된 기판(350)의 개략적인 측면도이다. 기판(350)은 2개의 전도성 층(374 및 356)들 사이의 2개의 전력 생성 영역(358 및 366)들을 포함하고, 그리고 보호 층(376 및 352)들 및 세기 강화 층(354)을 포함한다. 각각의 전력 생성 영역(358 및 366)들은 p형 반도체 층(372, 364), i형 반도체 층(370, 362) 및 n형 반도체 층(368, 360)을 포함한다. 전력 생성 영역(358 및 366)들의 층들은 일반적으로 넓은 파장 스펙트럼에 걸쳐 빛의 흡수를 용이하게 하도록 상이한 결정 모폴로지들을 가진다. 일 실시예에서, 층(360, 370 및 372)들은 비정질이고, 층(362, 364 및 368)들은 미정질, 다결정질, 다중결정질 또는 단결정질이다. 결정질 층들은 도 3a의 방법(300)에 따라 비정질 층들을 증착하고 그 후 각 층들을 재결정화함으로써 형성될 수 있다.
일 실시예에서, n형 반도체 층(360)은 산소 배리어 특성들을 제공하도록 비정질 층이다. 다른 실시예에서, p형 반도체 층(372) 및 i형 반도체 층(370)은 각각 더 짧은 파장의 빛을 수집하도록 비정질이다. 대안적인 실시예에서, n형 반도체 층(368)은 비정질이지만, n형 반도체 층(360)은 넓은 스펙트럼의 빛을 수집하는 것을 용이하게 하기 위해 결정질이다.
도 4a는 다른 실시예에 따라 기판들을 프로세싱하기 위한 생산 시스템(490)의 평면도이다. 시스템(490)은 기판 컨베이어(450, 458)들 및 프로세싱 스테이션(400, 455)들의 집합을 포함하고, 이는 박막 광기전성 디바이스를 형성하는데 이용될 수 있다. 도 4a의 실시예에서, 각각이 증착 스테이션일 수 있는 두 그룹의 프로세싱 스테이션(400)들은 2개의 피드 컨베이어(458)들에 매칭되고, 이러한 컨베이어들은 프로세싱을 위해서 메인 컨베이어(450)로부터 기판들을 수집하고 프로세싱된 기판들을 다음 프로세싱 스테이지로 전달하기 위해 다시 메인 컨베이어(450) 상에 놓는다. 도 4a의 실시예는, 프로세싱 스테이션(400)들이 증착 스테이션들이 되도록 그리고 프로세싱 스테이션(455)들이 열 처리 스테이션들이 되도록 구성되고, 프로세싱 스테이션(400)에서의 프로세싱 후에 기판은 열 처리를 위해 프로세싱 스테이션(455)으로 전달된다. 각 프로세싱 스테이션(455)은 도 1a 및 도 2와 관련하여 위에서 기술된 것처럼 결정화 작업을 수행하기 위한 프로세싱 챔버일 수 있다. 각각의 프로세싱 스테이션(400)들은 도 3과 관련하여 위에서 기술된 것처럼, 박막 광기전성 디바이스를 위해 기판상에 p-i-n 접합을 형성하는데 이용될 수 있다. 각 프로세싱 스테이션(400)은 프로세스 챔버(481-487)들 및 로드 락 챔버(460)에 결합된 이송 챔버(470)를 포함한다. 로드 락 챔버(460)는 시스템 외부의 주변 환경과 이송 챔버(470) 및 프로세스 챔버(481-487)들 내의 진공 환경 사이에서 기판이 이송될 수 있게 한다. 로드 락 챔버(460)는 하나 또는 둘 이상의 기판을 둘러싸면서 배기(evacuate)될 수 있는 하나 또는 둘 이상의 영역들을 포함한다. 로드 락 챔버(460)는 기판들이 주변 환경으로부터 진입할 때 펌프 다운(pump down)되고 프로세싱 스테이션(400)으로부터 주변 환경으로 기판들이 전달되는 동안 배기(vent)된다. 이송 챔버(470)는 그 안에 배치된 적어도 하나의 진공 로봇(472)을 가지며, 이러한 로봇은 로드 락 챔버(460)와 프로세스 챔버(481-487)들 사이에서 기판들을 이송하도록 구성된다. 도 4a의 프로세싱 스테이션(400)에는 7개의 프로세스 챔버들이 도시되어 있지만, 각 프로세싱 스테이션(400)은 임의의 적합한 수의 프로세스 챔버들을 가질 수 있다.
프로세싱 스테이션(400)의 일 실시예에서, 프로세스 챔버(481-487)들 중 하나가 태양 전지 디바이스의 제1 p-i-n 접합(320) 또는 제2 p-i-n 접합(330)의 p형 실리콘 층(들)을 증착하도록 구성되고, 프로세스 챔버(481-487)들 중 다른 하나가 제1 또는 제2 p-i-n 접합의 진성 실리콘 층을 증착하도록 구성되고, 그리고 프로세스 챔버(481-487)들 중 또 다른 하나가 제1 또는 제2 p-i-n 접합의 n형 실리콘 층(들)을 증착하도록 구성된다. 3가지 유형의 챔버 프로세스들(즉, p형 프로세스, i형 프로세스, 및 n형 프로세스)을 갖는 프로세스 구성이 몇몇 오염 제어 장점들을 가질 수 있지만, 일반적으로 2가지 유형의 챔버 프로세스들(즉, p형 프로세스 및 i/n형 프로세스)을 갖는 프로세스 구성보다 낮은 기판 처리량을 가질 것이고, 그리고 일반적으로 하나 또는 둘 이상의 프로세싱 챔버들이 유지보수를 위해 분리(brought down)될 때 희망 처리량을 유지할 수 없다.
도 4b는 태양 전지의 하나 또는 둘 이상의 막들이 증착될 수 있는 PECVD 챔버(401)와 같은 프로세싱 챔버의 일 실시예에 대한 개략적인 단면도이다. 일 실시예에서, 챔버(401)는 일반적으로 벽(402)들, 바닥부(404), 및 샤워헤드(410), 및 기판 지지체(430)를 포함하고, 이들은 프로세스 용적(406)을 형성한다. 프로세스 용적은, 기판이 PECVD 챔버(401) 안팎으로 이송될 수 있도록 밸브(408)를 통해 액세스된다. 기판 지지체(430)는 기판을 지지하기 위한 기판 수용 표면(432) 및 기판 지지체(430)를 상승 및 하강시키기 위한 리프트 시스템(436)에 결합된 스템(434)을 포함한다. 선택적으로, 이미 그 위에 형성된 하나 또는 둘 이상의 층들, 예를 들어 전도성 층(356)을 가질 수 있는 디바이스 기판(303)의 주변부 위에 섀도우 프레임(433)이 배치될 수 있다. 리프트 핀(438)들은 기판 수용 표면(432)으로 그리고 기판 수용 표면(432)으로부터 기판을 이동시키도록 기판 지지체(430)를 통해 이동가능하게 배치된다. 기판 지지체(430)는 또한 기판 지지체(430)를 희망 온도로 유지시키기 위해 가열 및/또는 냉각 요소(439)들을 포함할 수 있다. 기판 지지체(430)는 또한 기판 지지체(430)의 주변부에 RF 접지를 제공하기 위해 접지 스트랩(431)들을 포함할 수 있다. 접지 스트랩들의 예들은, Law 등의 2000년 2월 15일 발행된 미국 특허 제6,024,044호 및 Park 등의 2006년 12월 20일 출원된 미국 특허 출원 제11/613,934호에 개시되어 있고, 이들은 모두 본 개시내용과 부합하는 범위까지 그 전체가 인용에 의해 포함된다.
샤워헤드(410)는 서스펜션(414)에 의해 샤워헤드의 주변부에서 배킹 플레이트(412)에 결합된다. 샤워헤드(410)는 또한 하나 또는 둘 이상의 중심 지지체(416)들에 의해 배킹 플레이트에 결합될 수 있어, 샤워헤드(410)의 직진도/곡률을 제어하고 및/또는 처짐(sag)을 방지하는데 도움이 된다. 가스 소스(420)가 배킹 플레이트(412)에 결합되어 배킹 플레이트(412)를 통해 그리고 샤워헤드(410) 내의 복수의 홀(411)들을 통해 기판 수용 표면(432)에 가스를 제공한다. 프로세스 용적(406)을 희망 압력으로 제어하도록 진공 펌프(409)가 PECVD 챔버(401)에 결합된다. RF 전원(422)이 배킹 플레이트(412) 및/또는 샤워헤드(410)에 결합되어 샤워헤드(410)에 RF 전력을 제공하고, 이에 의해 샤워헤드와 기판 지지체 사이에 전기장이 만들어질 수 있어, 샤워헤드(410)와 기판 지지체(430) 사이의 가스들로부터 플라즈마가 생성될 수 있다. 약 0.3 MHz 내지 약 200 MHz의 주파수와 같은 다양한 RF 주파수들이 이용될 수 있다. 일 실시예에서 RF 전원은 13.56 MHz의 주파수로 제공된다. 샤워헤드들의 예들은 White 등의 2002년 11월 12일 발행된 미국 특허 제6,477,980호, Choi 등의 2006년 11월 17일에 공개된 미국 공보 제2005/0251990호, 및 Keller 등의 2006년 3월 23일에 공개된 미국 공보 제2006/0060138호에 개시되어 있고, 이들은 모두 본 개시내용과 부합하는 범위까지 그 전체가 인용에 의해 포함된다.
유도성 결합된 원격 플라즈마 소스와 같은 원격 플라즈마 소스(424)는 또한 가스 소스와 배킹 플레이트 사이에 결합될 수 있다. 기판들을 프로세싱하는 사이에, 세정 가스가 원격 플라즈마 소스(424)에 제공될 수 있어, 챔버 컴포넌트들을 세정하도록 원격 플라즈마가 생성되고 제공된다. 세정 가스는 샤워헤드에 제공된 RF 전원(422)에 의해 추가로 여기될 수 있다. 적합한 세정 가스들은 NF3, F2 및 SF6를 포함하나 이에 제한되지 않는다. 원격 플라즈마 소스들의 예들은 Shang 등의 1998년 8월 4일 발행된 미국 특허 제5,788,778호에 개시되어 있고, 이는 본 개시내용과 부합하는 범위까지 참조에 의해 통합된다.
도 5a는 다른 실시예에 따른 방법(500)을 요약하는 프로세스 흐름도이다. 방법(500)은 결정질 광기전성 디바이스(550)를 형성하는데 유용하다. 도 5b는 결정질 기판(551) 및 도핑된 층(552)을 갖는 결정질 광기전성 디바이스(550)의 일부에 대한 개략적인 단면도이다. 502에서, 광기전성 디바이스를 구성하기 위해 기판이 제공된다. 기판은 일반적으로 결정질 기판(551)의 표면상에 배치된 콘택부(553)를 가질 것이다. 콘택부(553)는 전도성이 있고 일반적으로 금속으로 형성된다. 결정질 기판(551)은 일반적으로 실리콘, 실리콘-게르마늄, CIGS, 또는 3족/5족 화합물 반도체와 같은 반도체 재료일 것이다. 도핑된 실리콘 기판은 단결정질(예를 들어 Si<100> 또는 Si<111>), 미정질, 다중결정질, 다결정질, 스트레인형(strained) 또는 비정질일 수 있다.
도핑된 층(552)은 일반적으로 전자 잉여 또는 결핍을 일으키도록 p형 또는 n형 도펀트로 도핑된 반도체 층이다. 반도체 재료는 실리콘, 게르마늄, 실리콘-게르마늄 합금, CIGS, 또는 3족/5족 화합물 반도체들과 같은 결정질 태양 전지들을 제조하는데 일반적으로 이용되는 임의의 반도체일 수 있고, 그리고 플라즈마 강화되거나 플라즈마 강화되지 않은 물리 또는 화학 기상 증착과 같은 임의의 편리한 프로세스에 의해 형성될 수 있다. n형 층에서, 도너형 원자들이 기판 형성 프로세스 중에 결정질 반도체 기판 내에서 도핑된다. 도너 원자들의 적합한 예들은 인(P), 비소(As), 안티몬(Sb)을 포함하나 이에 제한되지 않는다. p형 층에서, 붕소(B), 또는 알루미늄(Al)과 같은 억셉터형 원자들이 기판 형성 프로세스 중에 결정질 실리콘 기판 내로 도핑될 수 있다. 기판은 전형적으로 두께가 약 100㎛ 내지 약 400㎛이다.
504에서, 도핑된 반도체 층(552)이 기판상에 형성된다. 도핑된 반도체 층의 도펀트 타입은 일반적으로 기판상의 도핑된 층의 타입과는 반대이다. 따라서, 기판(551)이 p형 도핑된 층을 구비하는 경우, n형 층이 형성되고, n형 도핑된 층을 구비하는 경우, p형 층이 형성된다. p형 및 n형 층들이 2개의 층들 사이의 계면 주변에서 p-n 접합 영역을 형성한다. 도핑된 반도체 층을 위해 이용되는 반도체 재료는 기판의 반도체 층과 동일하거나 상이할 수 있다. 일 실시예에서, 기판의 도핑된 층 및 그 위에 형성된 도핑된 반도체 층은 모두 도핑된 실리콘 층들이다. 도핑된 반도체 층은 플라즈마 강화되거나 플라즈마 강화되지 않은 물리 또는 화학 기상 증착과 같은 임의의 편리한 프로세스에 의해 형성될 수 있다. 일 실시예에서, 도핑된 반도체 층은 도 4b에서 기술된 것과 유사한 장치에서 플라즈마 강화 화학 기상 증착 프로세스에 의해 형성된다. 도핑된 반도체 층은 일반적으로 두께가 약 50㎛ 미만일 것이고, 많은 실시예들에서 두께가 약 2㎛ 또는 그 미만일 것이고, 비정질, 미정질, 또는 다결정질일 수 있다.
506에서, 도핑된 반도체 층은, 위에서 기술된 장치(200)와 유사한 처리 디바이스를 이용하여, 위에서 도 1a와 관련하여 기술된 것과 유사한 열적 프로세스를 이용하여 결정화된다. 일 실시예에서, 복수의 처리 구역들이 도핑된 반도체 층 상에 형성되고, 각 처리 구역은 펄스형 전자기 에너지에 노출되어 처리 구역을 점진적으로 용융시키고 그 다음 용융된 부분을 결정화한다. 펄스들은 레이저 또는 마이크로파 펄스들일 수 있고, 일반적으로 처리 구역에 걸쳐 균일한 복사 공간 세기(radiant spatial intensity)를 생성하도록 균질화된다. 각 펄스의 순간 세기, 프로파일 및 지속시간은 도핑된 반도체 층의 부분을 통해 용융 전선을 이동시키도록 규정된다. 예를 들어, 위에서 기술된 것처럼, 각 펄스는 용융 전선을 도핑된 반도체 층 내로 약 60Å 내지 약 600Å 더 깊이 이동시킬 수 있다. 또한 위에서 기술된 것처럼, 펄스들은 중첩되거나 휴지 기간만큼 분리될 수 있다.
전달되는 펄스들의 수는 종점에 도달하도록 선택되고, 이러한 종점은 도핑된 반도체 층과 하부 층 사이의 계면일 수 있거나, 이러한 계면에 어느 정도 근접할 수 있다. 종점에 도달한 후, 용융된 영역은 시드 재료로서 하부의 결정 구조 및 이웃하는 결정화된 처리 구역의 결정 구조를 이용하여 결정화하게 될 수 있다. 처리 구역들은 전자기 에너지 또는 기판, 또는 양자 모두를 이동시킴으로써 순차적으로 프로세싱되며, 그에 따라 각 처리 구역은 그의 바로 이웃하는 구역에 이어 프로세싱된다.
508에서, 전형적으로 패턴화된 전기적 콘택(555)들이 기판(551) 위에 배치되는 처리된 층(552)의 표면(556) 상에 형성되어 광기전성 셀을 완성하게 된다. 반사 방지 층(554)이 또한 표면(556) 위에 형성될 수 있고 이에 따라 디바이스의 표면에서 빛 반사를 줄인다. 이런 식으로, 기상으로부터 결정질 층들을 증착하기 위한 비교적 느린 프로세스들에 의존하지 않고 결정질 광기전성 디바이스가 형성될 수 있다.
몇몇 실시예들에서, 용융 종점은 p형 및 n형 도펀트들의 혼합을 피하기 위해 계면으로부터 일정 거리에 형성될 수 있다. n형 층에 아주 근접하거나 심지어 n형 층과 접촉하는 p형 층을 구비하는 실시예들에서, 용융 종점은 층들 사이의 계면으로부터 약 20Å 또는 그 미만에 형성될 수 있다. 도펀트 혼합을 방지하기 위한 버퍼로서 결정질 층들 사이에 얇고 용융되지 않은 층이 남아 있다. 일 실시예에서, 버퍼 층은 또한 서브-용융(sub-melt) 펄스들을 용융 상을 통해 버퍼 층으로 지향시킴으로써 결정화될 수 있다. 용융 상이 결정화를 시작하기 전에 전달되는 경우, 복수의 전자기 에너지 펄스들은 용융 상의 표면을 향해 지향될 수 있고, 용융 상을 통해 버퍼 층으로 전파될 수 있으며, 각 펄스는 버퍼 층을 용융시키지 않고 그리고 상당한 도펀트 마이그레이션(migration)을 유발하지 않고, 버퍼 층의 원자 구조를 결정질 구조로 점진적으로 재구성시키기에 충분한 에너지를 버퍼 층에 전달한다.
일 실시예에서, 처리 프로그램은 비정질, 미정질, 또는 다결정질일 수 있는 반도체 층에 전달될 수 있어, 기판에서 발견되는 하부 결정질 층과 처리된 층 사이에 상당한 원자들의 마이그레이션 없이 층을 용융 및 결정화하게 된다. 전자기 복사선의 하나 또는 둘 이상의 펄스들의 제1 그룹이 도핑된 반도체 층(552)의 표면(556)으로 전달되어 용융 프로세스를 시작하게 된다. 제1 그룹의 각 펄스는 표면의 일부를 용융시키기에 충분한 에너지를 가질 것이고, 제1 그룹의 다른 펄스들과 동일한 에너지 함유량을 가질 수 있거나, 또는 상이한 에너지 함유량을 가질 수 있다. 펄스들의 제1 그룹은 용융 상을 형성하고, 용융 상과 고상 사이의 계면에 용융 전선이 있다.
하나 또는 둘 이상의 펄스들의 제2 그룹이 반도체 층에 전달되어 반도체 층을 통해 종점까지 용융 전선을 진행시킨다. 제2 그룹의 각 펄스는 용융 상을 통해 전파되고 고상의 일부를 용융시키기에 충분한 에너지를 고상에 전달할 정도로 충분한 에너지 함유량을 가지며, 그에 따라 용융 전선을 진행시킨다. 펄스들의 제2 그룹에 의해 전달되는 전력은 일반적으로 펄스들의 제1 그룹에 의해 전달되는 전력보다 높다. 반도체 층과 하부의 결정질 층 간의 원자들의 마이그레이션을 피하기 위해, 용융 종점은 반도체 층과 하부의 결정질 층 간의 계면으로부터 짧은 거리로 정해진다. 용융 종점과 계면 사이의 영역은 버퍼 층일 수 있다.
펄스들의 제2 그룹이 전달된 후, 용융 전선은 종점에 도달하고, 하나 또는 둘 이상의 펄스들의 제3 그룹이 반도체 층에 전달되어 용융 없이 버퍼 층을 결정화한다. 제3 그룹의 각 펄스는 용융 상을 통해 전파되고 반도체 층과 하부의 결정질 층 간의 원자들의 실질적인 마이그레이션 없이 그리고 용융 없이 버퍼 층에서 원자들을 점진적으로 결정화하기에 충분한 에너지를 버퍼 층에 전달할 정도로 충분한 에너지 함유량을 갖는다. 펄스들의 제3 그룹의 전달 이후에 용융 상은 결정화되고, 용융 상의 결정 구조는 버퍼 층 및 하부의 결정질 층의 결정 구조로부터 발달(develop)된다.
위에서 기술된 것처럼, 펄스들의 제1 그룹 및 제2 그룹은 중첩될 수 있거나, 휴지 기간만큼 분리될 수 있고, 중첩 또는 분리의 정도는 다음 에너지 펄스가 도달하기 전에 용융 상의 부분적인 재동결화를 허용하도록 선택된다. 유사하게, 펄스들의 제3 그룹은 중첩되거나 분리될 수 있지만, 펄스들의 제3 그룹은 용융을 회피하도록 설계되므로, 펄스들의 제3 그룹의 지속시간, 세기, 및 주파수는 일반적으로 각 펄스 이후 다음 펄스가 도달하기 전에 버퍼 층이 주변 에너지 상태로 복귀할 수 있도록 선택될 것이다. 따라서, 펄스들의 제3 그룹은 펄스들의 제2 그룹보다 낮은 전력 레벨을 전달할 수 있고, 펄스들의 제1 그룹의 전력 레벨보다 낮을 수 있다.
도 6은 다른 실시예에 따른 에너지 펄스들을 개략적으로 도시한다. 일 실시예에서, 2개의 층들 사이에서 원자들의 마이그레이션을 최소화하면서 용융/재결정화 프로세스를 이용하여 결정질 층 위에 형성된 반도체 층을 결정화하는데 있어서 상이한 세기를 갖는 복수의 에너지 펄스들이 유용할 수 있다. 일례에서, 개별적인 세기(I1, I2 및 I3)를 갖는 펄스(601, 602 및 603)들이 반도체 층에 전달된다. 일례에서, 도 6에 도시된 것처럼, 펄스(6021 내지 602N 및 6031 내지 603N)들과 같은 하나 또는 둘 이상의 펄스들이 펄스들의 그룹을 포함할 수 있다. 일 실시예에서, 제1 펄스 유형(601)의 세기(I1)는 제2 펄스 유형(602)의 세기(I2)보다 낮다. 위에서 기술된 것처럼, 제1 펄스 유형(601)은 반도체 층에 충돌하고 그 일부를 액화한다. 제2 펄스 유형(602)은 반도체의 액체 표면에 충돌하고, 액상을 통해 전파되며, 그리고 하부의 고상에 충돌하여, 하부의 고상의 일부를 용융시키고 반도체 층을 통해 종점까지 용융 전선을 진행시킨다. 제3 펄스 유형(603)은 펄스 유형(601 및 602)들의 세기보다 낮은 세기(I3)를 갖고, 액상을 통해 전파되어, 용융 없이 버퍼 층을 점진적으로 재결정화하는 에너지를 버퍼 층에 전달하며, 그에 따라 버퍼 층으로부터 하부의 결정질 반도체 층으로의 원자들의 마이그레이션 기회를 최소화한다. 도 6의 실시예에서, 제2 펄스 유형의 N개의 펄스들은 시간상 중첩되는 것으로 도시된다. 제3 펄스 유형(603)의 M개의 펄스들은 시간상 중첩될 수 있거나, 주변 에너지의 기간(period)들만큼 분리될 수 있다.
일 실시예에서, 하부의 결정질 층과 접촉하는 두께 1.5㎛의 비정질 실리콘 층은 펄스형 레이저 처리를 이용하여 결정화된다. 비정질 실리콘 층은 처리 구역들로 분할되고, 각각의 처리 구역은 1064 nm 레이저로부터의 일련의 펄스들을 받게 되며, 이러한 일련의 펄스들은 0.35 J/㎠를 전달하는 지속시간 10 ns의 하나의 펄스에 이어, 각각 10 ns 지속시간을 갖고, 각각 0.5 J/㎠를 전달하며, 각각 양측에서 25% 만큼 펄스들과 중첩되는 10개의 펄스들을 포함하고, 이러한 10개의 펄스들에 이어 각각 10 ns의 지속시간을 갖고, 각각 0.3 J/㎠를 전달하며, 각각 10 ns의 휴지 기간만큼 분리되는 5개의 펄스들을 포함한다. 위에서 기술된 펄스형 레이저 처리는 2개의 층들 사이에서 원자들의 마이그레이션을 최소화하면서 비정질 실리콘 층을 결정화할 것이다.
다른 양상에서, 다른 유형의 디바이스들이 본원에서 기술되는 것과 같은 급속 결정질 반도체 형성 프로세스로부터 이득을 볼 수 있다. 도 7은 일 실시예에 따른 디바이스(700)의 개략적인 단면도이다. 디바이스(700)는 일반적으로 2개의 기능성 층(702 및 706)들 사이에 결정질 반도체 층(704)을 포함하고, 이러한 결정질 반도체 층은 다결정질 또는 단결정질 모폴로지를 가질 수 있다. 기능성 층(702 및 706)들은 각각 전극과 같은 금속 층, 금속 산화물 층과 같은 유전체 층, 또는 반도체 층일 수 있다.
일 실시예에서, 디바이스(700)는 메모리 디바이스일 수 있고, 기능성 층(702 및 706)들은 금속 층들이며, 결정질 반도체 층(704)은 메모리 셀이다. 메모리 셀은 상기 기술된 광기전성 디바이스들의 반도체 층들을 형성하는데 이용되는 것과 유사한 방법으로 형성될 수 있다. 반도체 층은 물리 또는 화학 기상 증착에 의해 형성되고 도 1a, 도 3a 및 도 5a와 관련하여 위에서 기술된 용융/재결정화 프로세스들에 따라 결정화된다. 반도체 층은 붕소, 알루미늄, 갈륨, 및 인듐과 같은 p형 도펀트들, 및 인 및 비소와 같은 n형 도펀트들로 도핑될 수 있고, 이들은 p-n 또는 p-i-n 접합을 형성하는데 이용될 수 있다. 반도체 재료는 4족 반도체, 3족/5족(13족/15족) 반도체 또는 2족/6족(12족/16족) 반도체와 같은, 메모리 응용들에 적합한 임의의 원소 또는 화합물 반도체 재료일 수 있다. 몇몇 예시적인 반도체들은 실리콘, 게르마늄, 실리콘-게르마늄, CIGS 재료들, 갈륨, 알루미늄, 및 인듐의 질화물들 또는 인화물들, 황화물들, 셀렌화물들 또는 아연, 카드뮴, 및 수은의 텔루르 화합물들 등을 포함하나 이에 제한되지 않는다. 결정질 시드 층은 재결정화 프로세스를 돕도록 비정질 반도체 층을 형성하기 전에 증착될 수 있다. 결정질 시드 층은 기상 에피택시 또는 화학 기상 증착과 같은, 결정질 층들을 형성하는데 적합한 임의의 프로세스에 의해 형성될 수 있다.
몇몇 실시예들에서 복수의 이산적인(discrete) 전하 저장 입자들이 결정화된 층에 매립(embed)될 수 있다. 이산적인 전하 저장 입자들은 메모리 셀에 고정될 수 있는 전하의 밀도를 개선시킬 수 있다. 금속 원자들 또는 원자 클러스터들일 수 있는 이산적인 전하 저장 입자들은 2개의 결정질 층들 사이에, PVD 또는 CVD와 같은 임의의 적합한 증착 프로세스에 의해 증착될 수 있거나, 또는 이온 빔 또는 플라즈마 침지 이온 주입에 의해 주입될 수 있다. 증착 프로세스에서, 제1 반도체 층이 기판상에 형성되고, 이산적인 전하 저장 입자들이 제1 반도체 층 상에 증착되며, 제2 반도체 층이 이산적인 전하 저장 입자 층 상에 형성된다. 제1 및 제2 반도체 층들은 각각 개별적으로 비정질, 미정질, 또는 다결정질일 수 있다. 그 다음에 전체 구조는 위에서 기술된 것과 같이 펄스형 에너지 용융 프로세스에 의해 재결정화된다.
다른 실시예에서, 디바이스(700)는 발광 다이오드(LED)와 같은 광 디바이스일 수 있다. LED 실시예에서, 기능성 층(702)은 일반적으로 사파이어 같은 유전체 기판이고, 이는 디바이스의 활성 부분들에 대해 구조적 지지를 제공한다. 기능성 층(702)은 또한, 기능성 층(702)과 그 위에 형성될 결정질 반도체 층(704) 사이에 양립성을 향상시키기 위해 기능성 층(702)의 표면상에 형성된 버퍼 층 또는 전이 층을 포함할 수 있다. 결정질 반도체 층(704)은 일반적으로 갈륨 질화물, 알루미늄 질화물, 인듐 질화물, 또는 이들의 혼합물들과 같은 3족 질화물 반도체이다. 따라서, 기능성 층(702)의 표면은 버퍼 층 또는 전이 층으로서, 알루미늄 질화물 또는 알루미늄, 갈륨 및 인듐의 질화물들의 혼합물의 얇은 층을 형성하도록 처리될 수 있다.
LED 실시예에서 결정질 반도체 층(704)은 일반적으로 3족 질화물 층이고, 갈륨 질화물, 알루미늄 질화물, 및 인듐 질화물을 포함할 수 있다. 결정질 반도체 층(704)은 활성 컴포넌트로서 인듐 갈륨 질화물과 같은 다중-양자 우물 재료(mutli-quantum well material)를 포함한다. 결정질 반도체 층(704)은 또한 일반적으로 갈륨 질화물과 같은 도핑되지 않은 질화물 층 및 n형 도핑된 질화물 층을 포함하고, 이러한 n형 도핑된 질화물 층은 또한 위에서 기술된 것과 같은 n형 도펀트로 도핑된 갈륨 질화물일 수 있다.
LED 실시예에서 기능성 층(706)은 일반적으로 p형 도펀트로 도핑된 갈륨 질화물 또는 알루미늄 갈륨 질화물 층과 같은 p형 도핑된 3족 질화물 층이다.
LED 디바이스에서 이러한 층들은 일반적으로 화학 기상 증착 프로세스 및/또는 HVPE(수소화물 기상 에피택시) 프로세스에 의해 형성되고, 여기서 갈륨, 인듐, 또는 알루미늄과 같은 3족 금속은 염화 수소와 같은 할로겐 소스에 노출되어 3족 금속 할로겐화물을 형성하고, 이는 다시 당해 기술 분야에 공지된 바와 같이, 암모니아와 같은 질소 소스와 혼합되어 3족 질화물 재료를 형성하게 된다. 이러한 프로세스에 의해 증착된 층들은 도 1a, 3a 및 5a와 관련하여 위에서 기술된 펄스형 에너지 용융 결정화 프로세스를 이용하여 다결정질 또는 단결정질 모폴로지로 결정화될 수 있다.
다중-층 반도체 디바이스를 형성하는 모든 경우들에 있어서, 디바이스의 모든 반도체 층들은 본원에서 기술된 펄스형 에너지 용융 결정화 프로세스들을 이용하여 결정화될 수 있거나, 선택된 층들만이 결정화될 수 있다는 점에 주목해야 한다. 일 실시예에서, 디바이스의 모든 반도체 층들이 비정질, 미정질, 또는 다결정질 모폴로지를 갖도록 형성될 수 있고, 그 다음 모든 층들은 하나의 점진적인 펄스형 에너지 용융/재결정화 프로세스를 이용하여 재결정화된다. 다른 실시예에서, 결정화되도록 선택되는 개별 층들은 후속 층을 형성하기 전에 펄스형 에너지 용융/재결정화 프로세스될 수 있다. 한번에 한 층씩 결정화 또는 재결정화하는 프로세스는, 펄스형 에너지 용융 결정화 프로세스 중에 전달되는 에너지의 짧은 기간 및 제어된 전달에 기인하여, 인접하는 층들의 조성 또는 결정질 구조에 상당히 영향을 미치지 않고, 각 층을 개별적으로 프로세스하는데 효과적으로 이용될 수 있다고 판단된다. 이러한 방법들을 이용하면, 다결정질 또는 단결정질 모폴로지를 갖는 고효율 결정질 반도체 컴포넌트들을 갖는 디바이스들이 비용 효율적이고 높은 처리량의 프로세스로 제조될 수 있다.
상기 내용은 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 실시예들 및 추가적인 실시예들이 본 발명의 기본 범위를 벗어나지 않고 안출될 수 있다.

Claims (18)

  1. 기판을 처리하는 방법으로서,
    제1 처리 구역을 식별하는 단계;
    상기 제1 처리 구역의 표면을 제1 레이저 펄스에 노출시킴으로써 상기 제1 처리 구역의 용융된 영역을 형성하는 단계 ― 상기 제1 레이저 펄스는 5 퍼센트 미만의 불균일성을 가짐 ―;
    상기 제1 처리 구역을 복수의 레이저 펄스들에 노출시키면서 상기 제1 처리 구역의 용융된 영역을 재결정화하는 단계;
    제2 처리 구역을 식별하는 단계; 및
    상기 용융된 영역을 형성하는 단계 및 상기 제2 처리 구역과 함께 상기 용융된 영역을 재결정화하는 단계를 반복하는 단계
    를 포함하고,
    각각의 처리 구역의 용융된 영역을 형성하는 것은 각각의 처리 구역의 표면을 제2 레이저 펄스에 노출시키는 것을 포함하고, 상기 제1 레이저 펄스와 상기 제2 레이저 펄스 사이의 지속시간은 상기 용융된 영역의 일부분을 재동결(refreeze)하는데 필요한 시간보다 짧고, 상기 제1 레이저 펄스와 상기 제2 레이저 펄스는 동일한 지속시간 및 세기를 갖는,
    기판을 처리하는 방법.
  2. 제1항에 있어서,
    상기 복수의 레이저 펄스들의 각각의 펄스는 상기 제1 레이저 펄스와 동일한 지속시간 및 세기를 갖는,
    기판을 처리하는 방법.
  3. 제1항에 있어서,
    상기 복수의 레이저 펄스들의 각각의 펄스는 상기 제1 레이저 펄스와 상이한 지속시간 및 세기를 갖는,
    기판을 처리하는 방법.
  4. 제1항에 있어서,
    상기 제2 처리 구역 및 상기 제1 처리 구역은 경계를 공유하는,
    기판을 처리하는 방법.
  5. 기판을 처리하는 방법으로서,
    제1 처리 구역을 식별하는 단계;
    상기 제1 처리 구역의 표면을 제1 레이저 펄스에 노출시킴으로써 상기 제1 처리 구역의 용융된 영역을 형성하는 단계 ― 상기 제1 레이저 펄스는 5 퍼센트 미만의 불균일성을 가짐 ―;
    상기 제1 처리 구역을 복수의 레이저 펄스들에 노출시키면서 상기 제1 처리 구역의 용융된 영역을 재결정화하는 단계 ― 상기 복수의 레이저 펄스들의 각각의 펄스는 상기 제1 레이저 펄스와 상이한 지속시간 및 세기를 가짐 ―;
    제2 처리 구역을 식별하는 단계; 및
    상기 용융된 영역을 형성하는 단계 및 상기 제2 처리 구역과 함께 상기 용융된 영역을 재결정화하는 단계를 반복하는 단계
    를 포함하고,
    각각의 처리 구역의 용융된 영역을 형성하는 것은 각각의 처리 구역의 표면을 제2 레이저 펄스에 노출시키는 것을 더 포함하고, 상기 제1 레이저 펄스와 상기 제2 레이저 펄스 사이의 지속시간은 상기 용융된 영역의 일부분을 재동결하는데 필요한 시간보다 짧은,
    기판을 처리하는 방법.
  6. 제5항에 있어서,
    상기 복수의 레이저 펄스들의 각각의 펄스 사이의 지속시간은 상기 제1 처리 구역의 일부분을 동결시키기 위한 시간보다 긴,
    기판을 처리하는 방법.
  7. 제5항에 있어서,
    상기 복수의 레이저 펄스들의 각각의 펄스는 재결정화된 영역의 일부분을 용융시키는,
    기판을 처리하는 방법.
  8. 제5항에 있어서,
    상기 제2 처리 구역은 상기 제1 처리 구역에 인접한,
    기판을 처리하는 방법.
  9. 제5항에 있어서,
    상기 복수의 레이저 펄스들의 각각의 펄스는 재결정화된 영역의 일부분을 용융시키고, 상기 제2 처리 구역은 상기 제1 처리 구역에 인접한,
    기판을 처리하는 방법.
  10. 기판을 처리하는 방법으로서,
    제1 처리 구역을 식별하는 단계;
    상기 제1 처리 구역의 표면을 하나 또는 그 초과의 레이저 펄스들의 제1 그룹 및 하나 또는 그 초과의 레이저 펄스들의 제2 그룹에 노출시킴으로써 상기 제1 처리 구역의 용융된 영역을 형성하는 단계 ― 상기 하나 또는 그 초과의 레이저 펄스들의 제2 그룹에 의해 전달되는 전력은 상기 하나 또는 그 초과의 레이저 펄스들의 제1 그룹에 의해 전달되는 전력보다 큼 ―;
    상기 제1 처리 구역을 하나 또는 그 초과의 레이저 펄스들의 제3 그룹에 노출시키면서 상기 제1 처리 구역의 용융된 영역을 재결정화하는 단계 ― 상기 하나 또는 그 초과의 레이저 펄스들의 제3 그룹에 의해 전달되는 전력은 상기 하나 또는 그 초과의 레이저 펄스들의 제1 그룹에 의해 전달되는 전력 및 상기 하나 또는 그 초과의 레이저 펄스들의 제2 그룹에 의해 전달되는 전력보다 작음 ―;
    상기 제1 처리 구역에 인접한 제2 처리 구역을 식별하는 단계; 및
    상기 용융된 영역을 형성하는 단계 및 상기 제2 처리 구역과 함께 상기 용융된 영역을 재결정화하는 단계를 반복하는 단계
    를 포함하는,
    기판을 처리하는 방법.
  11. 제10항에 있어서,
    상기 하나 또는 그 초과의 레이저 펄스들의 제1 그룹은 휴지 기간(rest duration)만큼 상기 하나 또는 그 초과의 레이저 펄스들의 제2 그룹으로부터 분리되고, 상기 휴지 기간은 후속 펄스가 도달하기 전에 상기 용융된 영역의 부분적 재동결화를 허용하는,
    기판을 처리하는 방법.
  12. 제10항에 있어서,
    상기 하나 또는 그 초과의 펄스들의 제1 그룹은 하나의 펄스이고, 상기 하나 또는 그 초과의 펄스들의 제2 그룹은 다수의 펄스들을 포함하고, 상기 하나 또는 그 초과의 펄스들의 제3 그룹은 다수의 펄스들을 포함하는,
    기판을 처리하는 방법.
  13. 제12항에 있어서,
    상기 하나 또는 그 초과의 펄스들의 제2 그룹의 다수의 펄스들은 시간상 중첩되는,
    기판을 처리하는 방법.
  14. 제13항에 있어서,
    상기 하나 또는 그 초과의 펄스들의 제3 그룹의 다수의 펄스들은 휴지 기간만큼 분리되는,
    기판을 처리하는 방법.
  15. 기판을 처리하는 방법으로서,
    제1 처리 구역을 식별하는 단계;
    상기 제1 처리 구역의 표면을 제1 복수의 레이저 펄스들에 노출시킴으로써 상기 제1 처리 구역의 용융된 영역을 형성하는 단계 ― 상기 제1 복수의 레이저 펄스들의 펄스들은 10 퍼센트 내지 40 퍼센트의 중첩 팩터를 가짐 ―;
    상기 제1 처리 구역을 제2 복수의 레이저 펄스들에 노출시키면서 상기 제1 처리 구역의 용융된 영역을 재결정화하는 단계 ― 상기 제2 복수의 레이저 펄스들의 각각의 펄스는 재결정화된 영역의 일부분을 용융시킴 ―;
    상기 제1 처리 구역에 인접한 제2 처리 구역을 식별하는 단계; 및
    상기 용융된 영역을 형성하는 단계 및 상기 제2 처리 구역과 함께 상기 용융된 영역을 재결정화하는 단계를 반복하는 단계
    를 포함하는,
    기판을 처리하는 방법.
  16. 제15항에 있어서,
    상기 제1 복수의 레이저 펄스들의 각각의 펄스는 1 ns 내지 50 ns의 지속시간을 가지는,
    기판을 처리하는 방법.
  17. 제16항에 있어서,
    상기 제1 복수의 레이저 펄스들의 각각의 펄스는 20 ns 내지 30 ns의 지속시간을 가지는,
    기판을 처리하는 방법.
  18. 제15항에 있어서,
    상기 제1 복수의 레이저 펄스들의 각각의 펄스는 107 W/㎠ 내지 109 W/㎠의 전력을 전달하는,
    기판을 처리하는 방법.
KR1020127016860A 2009-11-30 2010-11-23 반도체 응용들을 위한 결정화 프로세싱 KR101594880B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26531209P 2009-11-30 2009-11-30
US61/265,312 2009-11-30

Publications (2)

Publication Number Publication Date
KR20120098839A KR20120098839A (ko) 2012-09-05
KR101594880B1 true KR101594880B1 (ko) 2016-02-17

Family

ID=44067201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127016860A KR101594880B1 (ko) 2009-11-30 2010-11-23 반도체 응용들을 위한 결정화 프로세싱

Country Status (8)

Country Link
US (5) US8313965B2 (ko)
EP (1) EP2507819A4 (ko)
JP (5) JP2013512572A (ko)
KR (1) KR101594880B1 (ko)
CN (2) CN102640263B (ko)
SG (1) SG10201407955QA (ko)
TW (2) TWI459444B (ko)
WO (1) WO2011066310A2 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080121343A1 (en) 2003-12-31 2008-05-29 Microfabrica Inc. Electrochemical Fabrication Methods Incorporating Dielectric Materials and/or Using Dielectric Substrates
TWI459444B (zh) 2009-11-30 2014-11-01 Applied Materials Inc 在半導體應用上的結晶處理
US8466046B2 (en) * 2011-03-01 2013-06-18 Infineon Technologies Ag Method for fabricating a porous semiconductor body region
US9196753B2 (en) 2011-04-19 2015-11-24 Micron Technology, Inc. Select devices including a semiconductive stack having a semiconductive material
TW201310551A (zh) * 2011-07-29 2013-03-01 Applied Materials Inc 熱處理基材的方法
TWI590309B (zh) * 2011-09-01 2017-07-01 應用材料股份有限公司 結晶化的方法
TW201324818A (zh) * 2011-10-21 2013-06-16 Applied Materials Inc 製造矽異質接面太陽能電池之方法與設備
US20130125983A1 (en) * 2011-11-18 2013-05-23 Integrated Photovoltaic, Inc. Imprinted Dielectric Structures
US11133390B2 (en) * 2013-03-15 2021-09-28 The Boeing Company Low temperature, thin film crystallization method and products prepared therefrom
JP2014239182A (ja) * 2013-06-10 2014-12-18 東京エレクトロン株式会社 微細構造形成方法、半導体デバイスの製造方法、及びｃｍｏｓの形成方法
US9722105B2 (en) * 2014-03-28 2017-08-01 Sunpower Corporation Conversion of metal seed layer for buffer material
JP2018022712A (ja) * 2014-12-10 2018-02-08 東京エレクトロン株式会社 微細構造形成方法、半導体デバイスの製造方法、及びｃｍｏｓの形成方法
CN106298451A (zh) * 2016-08-18 2017-01-04 昆山国显光电有限公司 激光晶化方法及装置
CN107785454A (zh) * 2016-08-25 2018-03-09 西藏民族大学 基于Ge/Si虚衬底的GeSn光电探测器及其制备方法
CN107785451A (zh) * 2016-08-25 2018-03-09 西藏民族大学 基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法
CN107785408A (zh) * 2016-08-25 2018-03-09 西安电子科技大学 Ge/Si虚衬底材料及其制备方法
CN107785238B (zh) * 2016-08-25 2020-07-24 西安电子科技大学 InGaAs材料、基于InGaAs材料作为沟道的MOS器件及其制备方法
CN108269874A (zh) * 2016-12-30 2018-07-10 西安科锐盛创新科技有限公司 GaInP2/GaAs/Ge三结太阳能电池的制备方法
CN108269876A (zh) * 2016-12-30 2018-07-10 西安科锐盛创新科技有限公司 InGaAs/Ge双结太阳能电池及其制备方法
CN108269881A (zh) * 2016-12-30 2018-07-10 西安科锐盛创新科技有限公司 激光辅助晶化Ge/Si衬底GaAs单结太阳能电池及其制备工艺
CN108269880A (zh) * 2016-12-30 2018-07-10 西安科锐盛创新科技有限公司 激光辅助晶化Ge/Si衬底上Ge/GaAs双结太阳能电池及其制作方法
CN108269879A (zh) * 2016-12-30 2018-07-10 西安科锐盛创新科技有限公司 Ge/Si衬底的GaInP/GaAs/Ge三结太阳能电池及其制备方法
CN108269875A (zh) * 2016-12-30 2018-07-10 西安科锐盛创新科技有限公司 具有LRC-Ge/Si衬底的GaAs/AlGaAs双结太阳能电池及其制备方法
CN107332622A (zh) * 2017-05-17 2017-11-07 西安科锐盛创新科技有限公司 Led光发射机
CN107170858A (zh) * 2017-05-17 2017-09-15 厦门科锐捷半导体科技有限公司 横向结构led及其制备方法
CN107170859A (zh) * 2017-05-17 2017-09-15 厦门科锐捷半导体科技有限公司 基于横向结构发光二极管
CN107275453A (zh) * 2017-05-17 2017-10-20 西安科锐盛创新科技有限公司 脊状发光二极管
CN107275458A (zh) * 2017-05-17 2017-10-20 西安科锐盛创新科技有限公司 基于台阶结构的发光二极管
CN107221582A (zh) * 2017-05-17 2017-09-29 厦门科锐捷半导体科技有限公司 一种发光二极管及其制备方法
CN107346992A (zh) * 2017-05-17 2017-11-14 西安科锐盛创新科技有限公司 一种光发射机以及光纤通信系统
CN107123712B (zh) * 2017-05-17 2019-06-28 湛江通用电气有限公司 一种红外led及其制备方法
CN107123711B (zh) * 2017-05-17 2019-02-26 深圳市长方集团股份有限公司 一种脊状led及其制备方法
CN107046086A (zh) * 2017-05-17 2017-08-15 厦门科锐捷半导体科技有限公司 发光二极管
CN107611003A (zh) * 2017-08-11 2018-01-19 西安科锐盛创新科技有限公司 基于LRC的直接带隙GeSn互补型TFET器件及其制备方法
CN107564958A (zh) * 2017-08-11 2018-01-09 西安科锐盛创新科技有限公司 基于LRC的GeSn隧穿场效应晶体管及其制备方法
CN107658339A (zh) * 2017-08-11 2018-02-02 西安科锐盛创新科技有限公司 基于LRC的直接带隙GeSnP型TFET器件及其制备方法
TWI737004B (zh) * 2018-12-03 2021-08-21 日商住友重機械工業股份有限公司 退火裝置及退火方法
CN112216603A (zh) * 2019-07-10 2021-01-12 创能动力科技有限公司 用于晶片的激光处理方法及半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035806A (ja) 1999-07-22 2001-02-09 Nec Corp 半導体薄膜の製造方法
JP2001319891A (ja) 2000-05-10 2001-11-16 Nec Corp 薄膜処理方法及び薄膜処理装置
JP2010062559A (ja) 2008-09-03 2010-03-18 Innovavent Gmbh 半導体層の構造を変化させるプロセスおよび装置

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234358A (en) * 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5210766A (en) * 1990-12-27 1993-05-11 Xerox Corporation Laser crystallized cladding layers for improved amorphous silicon light-emitting diodes and radiation sensors
JPH065537A (ja) * 1992-06-22 1994-01-14 Casio Comput Co Ltd 半導体層のアニール方法
JPH06232069A (ja) * 1993-02-04 1994-08-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW272319B (ko) * 1993-12-20 1996-03-11 Sharp Kk
US5456763A (en) * 1994-03-29 1995-10-10 The Regents Of The University Of California Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon
JPH0864526A (ja) * 1994-08-24 1996-03-08 Sony Corp 光照射による材料の改質方法および半導体装置の製造方法
JP3388042B2 (ja) * 1994-11-18 2003-03-17 三菱電機株式会社 レーザアニーリング方法
US6599790B1 (en) * 1996-02-15 2003-07-29 Semiconductor Energy Laboratory Co., Ltd Laser-irradiation method and laser-irradiation device
US6455359B1 (en) * 1997-02-13 2002-09-24 Semiconductor Energy Laboratory Co., Ltd. Laser-irradiation method and laser-irradiation device
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
US6255148B1 (en) * 1998-07-13 2001-07-03 Fujitsu Limited Polycrystal thin film forming method and forming system
GB9819338D0 (en) * 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
EP1354341A1 (en) * 2001-04-19 2003-10-22 The Trustees Of Columbia University In The City Of New York Method for single-scan, continuous motion sequential lateral solidification
US6645454B2 (en) * 2001-06-28 2003-11-11 Sharp Laboratories Of America, Inc. System and method for regulating lateral growth in laser irradiated silicon films
JP2002198313A (ja) * 2001-09-14 2002-07-12 Nec Corp 半導体薄膜の形成方法、パルスレーザ照射装置、および半導体装置
JP2003109912A (ja) * 2001-10-01 2003-04-11 Matsushita Electric Ind Co Ltd レーザアニール装置
US6812491B2 (en) * 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
US7023500B2 (en) * 2002-06-05 2006-04-04 Hitachi, Ltd. Display device with active-matrix transistor having silicon film modified by selective laser irradiation
DE10230696B4 (de) * 2002-07-08 2005-09-22 Infineon Technologies Ag Verfahren zur Herstellung eines Kurzkanal-Feldeffekttransistors
JP4873858B2 (ja) * 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造
JP3859148B2 (ja) 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
US7309616B2 (en) * 2003-03-13 2007-12-18 Unity Semiconductor Corporation Laser annealing of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
JP4727135B2 (ja) * 2003-05-26 2011-07-20 富士フイルム株式会社 レーザアニール装置
TWI235496B (en) * 2003-07-04 2005-07-01 Toppoly Optoelectronics Corp Crystallization method of polysilicon layer
KR100531416B1 (ko) * 2003-09-17 2005-11-29 엘지.필립스 엘시디 주식회사 Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
TWI372463B (en) * 2003-12-02 2012-09-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
KR100568298B1 (ko) * 2004-03-30 2006-04-05 삼성전기주식회사 외부양자효율이 개선된 질화물 반도체 및 그 제조방법
DE102004036220B4 (de) * 2004-07-26 2009-04-02 Jürgen H. Werner Verfahren zur Laserdotierung von Festkörpern mit einem linienfokussierten Laserstrahl
JP2006086447A (ja) * 2004-09-17 2006-03-30 Sharp Corp 半導体薄膜の製造方法および半導体薄膜の製造装置
JP2006135232A (ja) * 2004-11-09 2006-05-25 Sharp Corp 半導体デバイスの製造方法と製造装置
KR101212378B1 (ko) * 2004-11-18 2012-12-13 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법
JP3977379B2 (ja) * 2005-03-29 2007-09-19 株式会社日本製鋼所 薄膜材料の結晶化方法及びその装置
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US7507648B2 (en) * 2005-06-30 2009-03-24 Ramesh Kakkad Methods of fabricating crystalline silicon film and thin film transistors
CN101288155A (zh) * 2005-08-16 2008-10-15 纽约市哥伦比亚大学事事会 高生产率的薄膜结晶过程
JP5519150B2 (ja) * 2005-08-16 2014-06-11 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 高周波レーザを用いた薄膜の均一な逐次的横方向結晶化のためのシステム及び方法
WO2008091242A2 (en) * 2005-12-21 2008-07-31 Uva Patent Foundation Systems and methods of laser texturing and crystallization of material surfaces
KR100681262B1 (ko) * 2006-01-24 2007-02-09 삼성전자주식회사 스택형 반도체 장치의 제조 방법
JP5099576B2 (ja) * 2006-02-23 2012-12-19 株式会社Ｉｈｉ 化合物半導体の活性化方法及び装置
US20070221640A1 (en) * 2006-03-08 2007-09-27 Dean Jennings Apparatus for thermal processing structures formed on a substrate
JP2007281421A (ja) * 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
JP2007281420A (ja) * 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
JP5084185B2 (ja) * 2006-06-23 2012-11-28 住友重機械工業株式会社 半導体薄膜の製造方法
TWI330389B (en) * 2006-10-27 2010-09-11 Chimei Innolux Corp A method of manufacturing low temperature polysilicon film
JP5177994B2 (ja) * 2006-11-02 2013-04-10 住友重機械工業株式会社 温度計測装置、及び温度算出方法
JP2008124149A (ja) * 2006-11-09 2008-05-29 Advanced Lcd Technologies Development Center Co Ltd 光学装置および結晶化装置
KR100818285B1 (ko) * 2006-11-17 2008-04-01 삼성전자주식회사 단결정 실리콘 로드 제조방법
JP5003277B2 (ja) 2007-05-18 2012-08-15 ソニー株式会社 薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法
DE102007025942A1 (de) * 2007-06-04 2008-12-11 Coherent Gmbh Verfahren zur selektiven thermischen Oberflächenbehandlung eines Flächensubstrates
WO2009042784A1 (en) * 2007-09-25 2009-04-02 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US20090124065A1 (en) * 2007-11-13 2009-05-14 Varian Semiconductor Equipment Associates, Inc. Particle beam assisted modification of thin film materials
US8012861B2 (en) * 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7902051B2 (en) * 2008-01-07 2011-03-08 International Business Machines Corporation Method for fabrication of single crystal diodes for resistive memories
JP2013510443A (ja) * 2009-11-03 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法
TWI459444B (zh) * 2009-11-30 2014-11-01 Applied Materials Inc 在半導體應用上的結晶處理

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035806A (ja) 1999-07-22 2001-02-09 Nec Corp 半導体薄膜の製造方法
JP2001319891A (ja) 2000-05-10 2001-11-16 Nec Corp 薄膜処理方法及び薄膜処理装置
JP2010062559A (ja) 2008-09-03 2010-03-18 Innovavent Gmbh 半導体層の構造を変化させるプロセスおよび装置

Also Published As

Publication number Publication date
US9290858B2 (en) 2016-03-22
US8313965B2 (en) 2012-11-20
CN102640263B (zh) 2015-11-25
EP2507819A2 (en) 2012-10-10
CN102640263A (zh) 2012-08-15
SG10201407955QA (en) 2015-01-29
EP2507819A4 (en) 2015-04-29
TW201125022A (en) 2011-07-16
US20150013588A1 (en) 2015-01-15
JP6238373B2 (ja) 2017-11-29
TWI528418B (zh) 2016-04-01
US20160155638A1 (en) 2016-06-02
CN105206509B (zh) 2018-05-18
JP2013512572A (ja) 2013-04-11
US8691605B2 (en) 2014-04-08
JP2016105492A (ja) 2016-06-09
CN105206509A (zh) 2015-12-30
TWI459444B (zh) 2014-11-01
JP6629277B2 (ja) 2020-01-15
JP2018050060A (ja) 2018-03-29
US20110129959A1 (en) 2011-06-02
TW201344761A (zh) 2013-11-01
JP2020038973A (ja) 2020-03-12
KR20120098839A (ko) 2012-09-05
US9455145B2 (en) 2016-09-27
US20140150712A1 (en) 2014-06-05
JP6847179B2 (ja) 2021-03-24
JP5954795B2 (ja) 2016-07-20
US20130143417A1 (en) 2013-06-06
JP2014088310A (ja) 2014-05-15
US8906725B2 (en) 2014-12-09
WO2011066310A3 (en) 2011-08-18
WO2011066310A2 (en) 2011-06-03

Similar Documents

Publication Publication Date Title
KR101594880B1 (ko) 반도체 응용들을 위한 결정화 프로세싱
US20080295882A1 (en) Photovoltaic device and method of manufacturing photovoltaic devices
US20100258169A1 (en) Pulsed plasma deposition for forming microcrystalline silicon layer for solar applications
CN101325156B (zh) 一种制备多晶硅薄膜太阳电池的方法和装置
WO2011049658A1 (en) Methods of forming an amorphous silicon layer for thin film solar cell applications
Nakada et al. Impacts of pulsed-laser assisted deposition on CIGS thin films and solar cells
US9356171B2 (en) Method of forming single-crystal semiconductor layers and photovaltaic cell thereon
US20110039034A1 (en) Pulsed deposition and recrystallization and tandem solar cell design utilizing crystallized/amorphous material
JP2009105130A (ja) 光起電力素子の製造方法
KR101362890B1 (ko) 마이크로 웨이브를 이용하는 박막태양전지의 제조방법 및이를 위한 박막 증착 장치
WO2021119092A1 (en) Thin-film crystalline silicon solar cell using a nanoimprinted photonic-plasmonic back-reflector structure
Budini et al. Polycrystalline Silicon for Thin Film Solar Cells
KR101039150B1 (ko) 태양전지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee