JPH0864526A - 光照射による材料の改質方法および半導体装置の製造方法 - Google Patents

光照射による材料の改質方法および半導体装置の製造方法

Info

Publication number
JPH0864526A
JPH0864526A JP6224294A JP22429494A JPH0864526A JP H0864526 A JPH0864526 A JP H0864526A JP 6224294 A JP6224294 A JP 6224294A JP 22429494 A JP22429494 A JP 22429494A JP H0864526 A JPH0864526 A JP H0864526A
Authority
JP
Japan
Prior art keywords
silicon layer
layer
light
amorphous silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6224294A
Other languages
English (en)
Inventor
Uesutouootaa Jiyonasan
ウェストウォーター ジョナサン
Paru Gosain Daramu
パル ゴサイン ダラム
Setsuo Usui
節夫 碓井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6224294A priority Critical patent/JPH0864526A/ja
Publication of JPH0864526A publication Critical patent/JPH0864526A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 本発明は、低温プロセスによって、厚い非晶
質シリコン薄膜を粒径が大きい状態に結晶化する。また
その技術を用いて半導体装置を形成するのに用いる材料
の結晶性を改質する。 【構成】 第1工程で、基板11に形成した薄膜12に光L
を1パルス照射して、その薄膜12の表面から所定の深さ
まで照射した光Lを吸収させる。そして薄膜12の吸光係
数よりも小さい吸光係数を有する改質層13を形成する。
次いで第2工程で、さらに光Lを1パルス照射して、改
質層13を透過させ、その改質層13の直下の領域に照射し
た光Lを吸収させて、さらに改質層13を所望の深さまで
延ばす。そして第3工程では、必要に応じて上記第2工
程を繰り返す。また図示はしないが、上記改質方法を用
いて、半導体装置製造に用いる非晶質シリコン膜を結晶
性シリコン膜の改質して、半導体装置を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に用いる材
料の結晶性の改質方法であって、光照射による材料の改
質方法およびそれを適用した半導体装置の製造方法に関
するものである。
【0002】
【従来の技術】非晶質シリコンを結晶化させる技術に
は、代表的な方法として、レーザ光照射を用いた溶融−
再成長による結晶化方法と、固相成長による結晶化方法
とがある。レーザ溶融−再成長法によって非晶質シリコ
ンを結晶化して得た多結晶シリコンは、非常に小さな結
晶粒(一般的には数十nmの大きさ)によって構成され
る。一方、固相成長による結晶化法によって形成した多
結晶シリコンは、一般に大きな結晶粒を有している。そ
のため、半導体装置を形成するうえで、品質に優れてい
る。
【0003】上記結晶性シリコンの薄膜の用途として
は、薄膜トランジスタ(TFT)と太陽電池とがある。
TFTは100nm厚み以下の多結晶シリコンを用いて
製造されるので、レーザ溶融−再成長法によって形成さ
れた薄膜でも、十分に薄膜の厚みの条件を満足する。ま
た固相成長法で形成された多結晶シリコンを用いたTF
Tでは、キャリア移動度が高くなりON電流が大きくな
る。したがって、性能に優れたTFTが得られる。一
方、太陽電池は数μmの厚みの薄膜を必要とし、また、
キャリアのライフタイムが結晶粒界の存在によって制限
されため、結晶粒の大きさも大きいものが要求されてい
る。
【0004】
【発明が解決しようとする課題】しかしながら、上記レ
ーザ溶融−再成長法による非晶質シリコンの結晶化で
は、約150nmより厚い多結晶シリコン薄膜を形成す
ることは困難である。そのため、数μmの厚さの多結晶
シリコン薄膜を必要とする太陽電池の製造方法に、上記
レーザ溶融−再成長法を適用することはできない。また
太陽電池では、大きな結晶粒の多結晶シリコンを必要と
するため、非常に小さな結晶粒(一般的には数十nmの
大きさ)になる上記溶融−再成長法で形成された多結晶
シリコンは適用できない。
【0005】一方、TFTに用いられる多結晶シリコン
の厚みは100nm厚み以下なので、レーザ溶融−再成
長法によって形成された薄膜でも、厚みの条件を十分に
満足する。しかしながら、結晶粒径が小さいため、キャ
リアの移動度や素子のON電流が制限され、十分な性能
を得ることができない。そこで、一般に大きな結晶粒に
なる固相成長法によって形成された多結晶シリコンを適
用する。しかしながら、固相成長法は、結晶化に500
℃以上の温度が要求される。そのため、安価なガラス基
板を用いることができない。そこで、高価な石英ガラス
基板を用いなければならないので、製造コストが高くな
る。
【0006】本発明は、低温プロセスによって、厚い非
晶質シリコン薄膜を粒径が大きい状態に結晶化するのに
優れている光照射による材料の改質方法およびそれを用
いた半導体装置の製造方法を提供することを目的とす
る。
【0007】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた方法である。すなわち、光照射に
よる材料の改質方法は、第1工程で、基板に形成した薄
膜に光を1パルス照射して、その薄膜の表面から所定の
深さまで照射した光を吸収させる。そして薄膜の吸光係
数よりも小さい吸光係数を有する改質層を形成する。次
いで第2工程で、さらに光を1パルス照射して、改質層
を透過し、その改質層直下の領域に照射した光を吸収さ
せて、さらに改質層を所望の深さまで延ばす。そして第
3工程では、必要に応じて上記第2工程を繰り返す。
【0008】上記光のエネルギーは1.8eV〜2.5
eVの範囲の所定値に設定する。上記光は波長が460
nm〜680nmの範囲の所定波長を有するレーザ光を
用いる。また、上記薄膜は非晶質であって、パルス光の
照射によって形成された改質層が結晶層となる。この結
晶層は、前の照射で形成した結晶層を種として連続成長
させる。
【0009】半導体装置の第1の製造方法は、第1工程
で、基板上に非晶質シリコン層を形成する。次いで第2
工程で、パルスレーザ光照射によって、非晶質シリコン
層を改質して結晶性シリコン層を形成する。その後第3
工程で、結晶性シリコン層上にゲート誘電体層を形成
し、さらにゲート誘電体層上にゲート電極を形成した
後、このゲート電極をマスクにして結晶性シリコン層に
導電型不純物を導入することでソース・ドレイン領域を
形成する。
【0010】半導体装置の第2の製造方法は、第1工程
で、基板上にゲート電極を形成した後、さらにこのゲー
ト電極を覆うゲート誘電体層を形成する。次いで第2工
程で、ゲート誘電体層上に非晶質シリコン層を形成した
後、パルスレーザ光照射によって、非晶質シリコン層を
改質して結晶性シリコン層を形成する。その後第3工程
で、ゲート電極上方の結晶性シリコン層上にエッチング
ストッパ層を形成した後、このエッチングストッパ層の
両側にソース・ドレイン領域を形成する。
【0011】半導体装置の第3の製造方法は、第1工程
で、表面が絶縁性の基板上に金属電極層と第1導電型不
純物を含む第1非晶質シリコン層と不純物を含まない第
2非晶質シリコン層と第2導電型不純物を含む第3非晶
質シリコン層とを順に積層する。次いで第2工程で、パ
ルスレーザ光を複数回照射することによって、第3,第
2および第1非晶質シリコン層を順次結晶化して、上層
側から第2導電型不純物を含む第3結晶性シリコン層と
不純物を含まない第2結晶性シリコン層と第1導電型不
純物を含む第1結晶性シリコン層とを形成する。続いて
第3工程では、第3結晶性シリコン層上に透明電極を形
成する。
【0012】半導体装置の第4の製造方法は、第1工程
で、表面が絶縁性の基板上に不純物を含まない第1非晶
質シリコン層と導電型不純物を含む第2非晶質シリコン
層とを順に積層する。次いで第2工程では、パルスレー
ザ光を複数回照射することによって、前記第2非晶質シ
リコン層および第1非晶質シリコン層を順次結晶化し
て、上層側から導電型不純物を含む第2結晶性シリコン
層と不純物を含まない第1結晶性シリコン層とを形成す
る。続いて第3工程では、第2結晶性シリコン層上に透
明電極を形成した後、該透明電極と第2結晶性シリコン
層との一部分を除去して第1結晶性シリコン層の一部分
を露出させ、その露出部分に電極を形成する。
【0013】
【作用】上記光照射による材料の改質方法では、薄膜に
光を1パルス照射して、光を薄膜に吸収させることで、
光を吸収した領域は、薄膜の吸光係数よりも小さい吸光
係数を有する改質層になる。そのため、さらに光を1パ
ルス照射した際には、照射した光は、改質層を透過し
て、その直下の領域に吸収される。その結果、改質層の
深さをさらに延ばせる。したがって、パルス数を制御す
ることによって、所望の深さまで薄膜は改質される。
【0014】上記光のエネルギーは1.8eV〜2.5
eVの範囲の所定値に設定することから、特に非晶質シ
リコン薄膜に光エネルギーが効率よく吸収される。上記
光は波長が460nm〜680nmの範囲の所定波長を
有するレーザ光を用いることから、特に非晶質シリコン
薄膜に光エネルギーが効率よく吸収されるとともに、Y
AG(Y3 Al5 12)レーザ光の第2高調波のような
高出力のパルスレーザ光を用いることが可能になる。
【0015】また、上記薄膜は非晶質であって、上記改
質層が結晶層となることから、光照射によって非晶質シ
リコンは結晶化され、しかもそのプロセスはガラス基板
を使用できるようなプロセス温度であるいわゆる低温プ
ロセスになる。
【0016】半導体装置の第1〜第4の製造方法では、
パルスレーザ光を照射することによって、非晶質シリコ
ン層を結晶性シリコン層に改質することから、基板が悪
影響を受けないような温度(例えば基板温度が400℃
程度以下)で非晶質シリコン層が結晶化される。また、
パルスレーザ光照射によって、結晶層を深く形成してい
く際に、結晶化した層と結晶化しない層との界面の結晶
粒を種として結晶を成長させるので結晶粒は大きく成長
する。
【0017】
【実施例】本発明の実施例を図1の改質工程図により説
明する。
【0018】図1の(1)に示すように、第1工程で
は、基板11に形成した薄膜12に波長λの光Lを1パ
ルス照射する。この光Lが薄膜12の表面に達した瞬間
の時間t=0のとき、光Lは薄膜12の表面に入射す
る。
【0019】そして図1の(2)に示すように、t=t
1 のときには、その薄膜12の表面から所定の深さd1
まで、上記光Lが吸収されて、その構造が変化する(例
えば、その吸収熱によって)。その結果、光Lを吸収し
た薄膜12の領域は所望の特性を有する構造になる。そ
の構造の変化は、材料の光学的性質の変化をもたらす。
すなわち、薄膜12の光Lの吸光係数α1 よりも小さい
吸光係数α2 を有する改質層13を形成する。
【0020】続いて図1の(3)に示す第2工程を行
う。この工程では、さらに光Lを1パルス照射する。こ
の瞬間t=t2 >t1 のときには、照射した光Lは、上
記改質層13を透過して改質層13の直下に在る薄膜1
2の領域に吸収される。その結果、光Lを吸収して構造
変化を起こした領域はさらに深くなる。すなわち、改質
層13が所定の深さd2 まで延びる。
【0021】さらに必要に応じて、図1の(4)に示す
第3工程を行う。この工程では、上記第2工程を繰り返
す。すなわち、さらに光Lを1パルス照射する。この照
射した光Lは、上記工程によって形成された改質層13
を透過して、その直下の薄膜12に吸収される。その結
果、改質層13が所定の深さd3 までさらに延びる。こ
の工程を改質層13が所望の深さになるまで繰り返す。
【0022】波長λでの吸光係数(α)は薄膜の材質に
よって著しく異なる。そこで薄膜12の非改質領域の吸
光係数をα1 、改質領域の吸光係数をα2 とすると、下
記の(1)式のような関係を満足しなければならない。
【0023】
【数1】α1 /α2 ≪1 ・・・(1)
【0024】このように改質領域の光吸収は十分に小さ
いので、入射する光は改質領域を良く透過する。そして
非改質領域に入って行くにつれて、光は強く吸収され
る。
【0025】その結果、図2に示す吸光モデルが得られ
る。図の(1)は縦軸に光エネルギー吸収量を示し、横
軸に深さ方向の位置を示す。また図の(2)には、上記
横軸に対応させた薄膜12の改質領域12a (前記図1
の改質層13に相当)と非改質領域12naのモデルを示
す。図に示すように、改質領域12a における表面深さ
(1/α)以下の深さでは、入射光エネルギーの大部分
が改質領域12a と非改質領域12naとの界面の近傍で
吸収される。
【0026】次に吸光曲線の経時的変化を図3によって
説明する。この図3では、上記図2と同様に、光エネル
ギー吸収量と深さ方向の位置との関係図と改質領域12
a と非改質領域12naのモデルとを組にして示してい
る。
【0027】図に示すように、光を照射した瞬間のt=
0から照射後の経過時間がt1 からt2 (t2 >t1 >
0)に進むにしたがい、薄膜12の改質が進行して改質
領域12a と非改質領域12naとの界面が深くなる。そ
れにともなって、照射光の吸収位置が変化していること
わかる。光の吸収が行われるのは、改質領域12a と非
改質領域12naとの界面の近傍であり、その界面が深く
なるにつれて、吸収光エネルギー量は小さくなってい
る。すなわち、光は改質領域12a においても少しでは
あるが吸収されている。
【0028】次に上記技術は、非晶質シリコン薄膜のレ
ーザ結晶化に適用できる。非晶質シリコン薄膜の結晶化
は薄膜トランジスタ(以下TFTと記す)や太陽電池の
技術にとって重要のものとなっている。非晶質シリコン
薄膜のレーザ結晶化では、薄膜の改質(この場合は結晶
化)における吸光係数αの変化に関して上記(1)式の
条件が満足される。
【0029】次いで図4に、結晶性シリコンとスパッタ
リングで堆積した非晶質シリコンとに対する吸光係数α
の光エネルギー依存性を示す。図では、縦軸に吸光係数
を示し、横軸に光エネルギーを示す。
【0030】図に示すように、結晶性シリコンのダイレ
クトギャップ以下の光エネルギーにおける非晶質シリコ
ンの吸光係数αは、結晶性シリコン(多結晶シリコン)
の吸光係数αよりも高い。それは、非晶質シリコンの光
学的遷移における運動量保存の法則の緩和によるもので
ある。また、非晶質シリコンの吸光係数αは、その非晶
質シリコン内に含まれる水素量に大きく依存する。そし
て水素を含む非晶質シリコン(a−Si:H)中の水素
の存在は、バンドギャップを広げ、そのバンドギャップ
中の欠陥状態を終端化させる。
【0031】このように、非晶質シリコン中に水素が含
まれることは吸光係数αを減少させるので好ましくな
い。加えて、素子に使われる非晶質シリコンとして水素
を含むことは重要ではあるが、レーザ結晶化の前に非晶
質シリコン中から水素を除去しないとレーザ結晶化時に
水素が爆発的に発生して薄膜を破壊することになる。こ
のため、プラズマCVDによって堆積したa−Si:H
薄膜を用いるときは、水素を含まない非晶質シリコンが
得られるような付加的なプロセスが必要になる。そこ
で、付加的なプロセスを必要としないスパッタリングに
よる非晶質シリコンの堆積が望ましい。また、スパッタ
リングによる堆積はより急速に薄膜を成長させることが
できる利点もある。
【0032】次に非晶質シリコン薄膜の結晶化技術を図
5によって説明する。ここで説明する結晶化技術は、非
晶質シリコンの吸光係数αa と結晶性シリコンとの吸光
係数αc の差を利用する。
【0033】図に示すように、基板21上には緩衝層2
2が形成されている。例えばスパッタリングによって、
上記緩衝層22上に非晶質シリコン薄膜23を堆積す
る。上記緩衝層22は、後の工程でのレーザ光照射中に
基板21が過度の高温になるのを避けるために設けられ
ている。上記図1で説明したと同様に、1パルスの光L
を非晶質シリコン薄膜23に照射する。上記光Lは、例
えば波長が460nm〜680nmの範囲の所定波長
(ここでは波長が680nm、パルス幅が5ns)を有
するレーザ光を用いる。
【0034】上記非晶質シリコン薄膜23にパルスの光
Lを照射することによって、照射部分が改質されて改質
層24を形成する。この改質層24は結晶層となる。さ
らに改質層24を深く形成するには、さらに1パルスの
光Lを照射する。そして改質層24が所望の深さになる
まで光Lの照射を繰り返す。このように光Lをパルスで
繰り返し照射することによって、新たに形成された改質
層24は前の照射で形成した改質層24を結晶種として
連続成長によって結晶が成長していく。
【0035】ここで光エネルギーに対する非晶質シリコ
ンの吸光係数αa /結晶性シリコンの吸光係数αc で示
される比率を図6によって説明する。図では、縦軸にα
a /αc を示し、横軸に光エネルギーを示す。
【0036】図6に示すように、レーザ光の波長が短い
と上記比率は小さくなる。例えば、非晶質シリコンの結
晶化に広く使われているキセノンクロライド(XeC
l)エキシマレーザ光(波長=308nm)の場合、そ
の比率は1に近い。この場合、吸収に対する選択性がな
く、上記改質方法の原理を適用することができない。し
たがって、照射光の吸収に対する選択性を確保するため
に、吸光係数の比率αa/αc はある程度以上の値が必
要になる。そこでαa /αc が10以上であれば、非改
質領域の光吸収の選択比が十分にとれる。この値であれ
ば、非晶質シリコンの結晶化に対して上記改質方法を適
用することができる。そして低い光エネルギーでは吸収
係数αの比率が非常に大きくなるので理想的な改質条件
になる。しかし、他の臨界要素もあるため、それらも考
慮しなければならない。
【0037】すなわち、非晶質シリコンの表層深さと光
エネルギーとの関係を考慮しなければならない。この関
係を図7によって説明する。図では、縦軸に非晶質シリ
コン層の表層深さを示し、横軸に光エネルギーを示す。
【0038】図7に示すように、低い光エネルギー(例
えば1.8eV以下)では、非晶質シリコン層の表層深
さは深くなる。すなわち、非晶質シリコン層の光エネル
ギー吸収端が長くなるので、結晶性シリコン層と非晶質
シリコン層との界面より深い非晶質シリコンは著しく加
熱される。そして550℃以上の温度で、結晶種の形成
が急速に始まる(このプロセスにおける活性化エネルギ
ーは約5eVである)。もし結晶種の形成が成長界面以
下で起きるならば、液相エピタキシャル成長になって成
長結晶の粒子径が制限される。
【0039】したがって、非晶質シリコン層の表層深さ
の上限は制限される。適性値として200nmの表層深
さを選択するなら、図6および図7で説明した条件を満
足する狭いエネルギーバンドが得られる。この範囲は
1.8〜2.5eV(レーザ光波長:460nm〜68
0nm)である。
【0040】上記非晶質シリコンの結晶化法の第1ステ
ップは非晶質シリコン表面での溶融−再成長を含み、こ
れによって、LPE(液相エピタキシャル)の結晶種が
得られる。第2ステップは、第1ステップで形成された
結晶種から、レーザ光照射によるLPE(液相エピタキ
シャル)を行う。第1ステップとしてはエキシマレーザ
光を用いることもできるが、結晶化の両方のステップに
対して同時に行えるレーザ光を利用する方が有効であ
る。この第2ステップは、波長が460nm〜680n
mの範囲に在るレーザ光が要求される。そのため、光源
を有効に利用するために、第2ステップを行うレーザ光
を第1ステップでも用いるべきである。したがって、波
長は460nm〜680nmの範囲に在るレーザ光を用
いる。
【0041】次にコンピュータシミュレーションを用い
て、熱拡散を解析するために温度と深さの関係および温
度と時間の関係を計算によって求めた。この計算は、ガ
ラス基板上に1μmの厚みの非晶質シリコン層とその上
層に4μmの厚みの多結晶シリコン層が形成されている
試料に、波長が680nmのレーザ光を、1パルスの照
射時間を5ns、エネルギー密度を750mJ/cm2
に設定して1パルスを照射した。
【0042】まず温度と深さとの関係を図8によって説
明する。図では、縦軸に温度を示し、横軸に最表面から
の深さを示す。そして、レーザ光を照射して0.1ns
後と20ns後の状態を求めた。
【0043】図に示すように、曲線Ct1は0.1ns後
に対する曲線である。これは、レーザ光照射を開始した
直後の状態である。このような短い時間間隔では熱拡散
はほとんど無視できる。したがって、曲線は吸光曲線を
表しているといえる。曲線Ct2は20ns後に対する曲
線である。この温度分布では、多結晶シリコン層の中間
近傍に最小値がある。この現象は、熱流は最表面から下
降し、そして非晶質シリコン層と多結晶シリコン層との
界面から上昇するように生じていることを示している。
【0044】次に温度と照射後の経過時間の関係を図9
によって説明する。図では、縦軸に温度を示し、横軸に
照射後の経過時間を示す。そして、最表面からの深さが
0μm,4.00μm,4.02μm,4.10μmお
よび4.20μmの状態を求めた。
【0045】図に示すように、曲線Cd1は、表面(最表
面からの深さが0μm)に対する温度−深さ曲線であ
る。温度は、最初の5ns(パルスレーザ光の間隔)の
間に直線的に上昇する。曲線Cd2は、非晶質シリコン層
と多結晶シリコン層との界面(最表面からの深さが4.
00μm)での温度曲線である。曲線Cd3,Cd4および
Cd5は、それぞれ非晶質シリコン層と多結晶シリコン層
との界面より下の点20nm(最表面からの深さ:4.
02μm),100nm(最表面からの深さ:4.10
μm)および200nm(最表面からの深さ:4.20
μm)に対する温度−深さ曲線である。
【0046】液相エピタキシャルを行うために、多結晶
シリコンとの界面が溶融することが重要である。曲線C
d2は、この状況を示している。そして、これらの曲線を
さらに詳しく調べると、溶融が界面の下から始まり、そ
の上側の溶融部が界面に向かって上昇することが明らか
になる。一旦、溶融が表面下で生じると、液相の金属的
性質によって、溶融部に達する全ての光が固体/溶融界
面の10nm以内の領域で吸収される。これは、溶融/
固体界面が多結晶シリコンに向かって急速に前進するこ
とを示している。
【0047】そしてこのシミュレーションでは、全ての
点における温度は多結晶シリコンの融点(単結晶シリコ
ンの場合と同じであり、1683K)以下に保持されて
いる。
【0048】曲線Cd5(非晶質シリコン/多結晶シリコ
ンの界面下の200nm)は融点に達していないが、非
晶質シリコン/多結晶シリコンの界面下100nmの面
(曲線4)は数百nsの間、溶融の状態にある。
【0049】非晶質シリコン層は表面深さに匹敵する厚
み分だけ、各パルス毎に溶融する。これは、波長が68
0nmのレーザ光を用いた場合、5μmを結晶化させる
のに、約100パルスのレーザ光が必要であることを示
している。界面が深くなるにつれて、多結晶シリコン中
での損失を補うために、さらにエネルギーが必要であ
る。レーザ光照射の間、レーザ光のエネルギー密度は系
統的に増大させる必要がある。そして結晶化を完結する
ために最後の数パルスはパワーを高めるが、界面が深く
なるまでその必要はない。
【0050】上記シミュレーションの結果、1パルスが
5nsで波長が680nmのパルスレーザ光を使用した
結晶化の場合、ガラス基板にスパッタリングによって堆
積した5μm厚の非晶質シリコン層に対する表面溶融の
しきい値は、120mJ/cm2 になる。しかしなが
ら、第1パルス(溶融−再成長)はもっと高いエネルギ
ー密度が好ましい。例えば、200mJ/cm2 のエネ
ルギー密度では100nm厚の非晶質シリコンを溶融す
ることができる。このことは重要なことであって、もし
初期の多結晶シリコン薄膜が極端に薄い場合には、それ
が液相エピタキシャルのアニール処理中に消費されるこ
とになる。
【0051】ここでエネルギー密度の増大させていく一
例を、図10によって説明する。図では、縦軸にレーザ
光のエネルギー密度を示し、横軸にレーザ光の照射時間
を示す。
【0052】図に示すように、例えば、第1パルスで
は、非晶質シリコン層の上層が溶融−再成長されて結晶
化されるようなエネルギー密度に設定する。その後の第
2パルス以降のレーザ光の照射では、そのエネルギー密
度を徐々に増加させながら、液相エピタキシーを行う。
そして最終の第nパルスは最も高いエネルギー密度に設
定する。
【0053】また、多結晶シリコンは、非晶質シリコン
よりはるかに高い熱伝導率を有している。〔非晶質シリ
コンの熱伝導率〕/〔非晶質シリコンの熱伝導率〕の値
は、常温でも高温でも小さい。この比率は室温で0.0
1であり、1000℃で0.03まで上昇する。したが
って、多結晶シリコンは熱吸収体として有効に作用す
る。この結果、多結晶シリコンが厚くなると、その熱吸
収体としての多結晶シリコンの存在が重要になる。
【0054】熱は、多結晶シリコンを介在して非晶質シ
リコンと多結晶シリコンとの界面から急速に拡散する。
そこで、レーザ光のエネルギー使用効率を低下させるの
を避けるために、非常に短いパルスレーザ光(ns単
位)が必要になる。例えば、厚い非晶質シリコンの結晶
化にμs単位のパルスレーザ光を用いると、多結晶シリ
コンが照射時間内で熱平衡に達するまでに非常に多くの
エネルギーを必要とする。
【0055】そこで、例えば第2次高調波発生器を有す
るイットリウムアルミニウムガーネット(YAG)レー
ザ光(波長:532nm)を用いることが適当である。
このレーザ光は短いパルス幅(4ns)で高いパワーを
有している。その他のレーザ光源としては、一例とし
て、ガラスレーザ光の第2次高調波、色素レーザ等があ
げられる。
【0056】次に前記図5で説明した光照射による材料
の改質方法を適用した半導体装置として、トップゲート
型薄膜トランジスタ(以下TFTと記す)の製造方法の
一例を、図11の製造工程図によって説明する。
【0057】図11の(1)に示すように、基板31上
には緩衝層32が形成されている。この緩衝層32は、
例えば窒化シリコンからなる。まず第1工程では、例え
ばスパッタリングによって、上記緩衝層32上に非晶質
シリコン層33を成膜する。
【0058】次いで図11の(2)に示す第2工程を行
う。この工程では、パルスレーザ光Lpを上記非晶質シ
リコン層(33)に照射することにより、この非晶質シ
リコン層(33)を結晶性シリコン(多結晶シリコン)
層34を改質する。上記パルスレーザ光Lpは、例えば
YAG(Y3 Al5 12)レーザ光の第2次高調波を用
い、エネルギー密度を750mJ/cm2 、パルス幅を
5nsに設定する。
【0059】そして図11の(3)に示す第3工程を行
う。この工程では、例えばプラズマCVD法によって、
上記結晶性シリコン層34上に、例えば酸化シリコンか
らなるゲート誘電体層35を形成する。その後、例えば
スパッタリング,蒸着法等の成膜技術によって、上記ゲ
ート誘電体層35上にゲート電極形成膜(図示省略)を
成膜した後、リソグラフィー技術とエッチングとによっ
てパターニングを行い、ゲート電極36を形成する。そ
の後、例えばイオン注入法,プラズマドーピング法等の
不純物導入技術によって、ゲート電極36をマスクにし
て結晶性シリコン層35に導電型不純物を導入してソー
ス・ドレイン領域37,38を形成する。上記の如くに
して、TFT30は形成される。
【0060】図示はしないが、その後、層間絶縁膜を形
成した後、ソース・ドレイン領域37,38上およびゲ
ート電極36上のゲート誘電体層35および層間絶縁膜
にコンタクトホールを開口する。そして電極形成膜の成
膜,そのパターニングを行うリソグラフィーとエッチン
グからなる通常の電極形成技術によって、各コンタクト
ホールに通じる電極を形成する。
【0061】上記TFT30の製造方法では、非晶質シ
リコン層33にパルスレーザ光Lpを照射することによ
って、非晶質シリコン層33の構造が変化して結晶性シ
リコン層34に改質される。さらにパルスレーザ光Lp
を非晶質シリコン層33に照射すると、光エネルギーの
吸収端は非晶質シリコン層33と改質によって得られた
結晶性シリコン層34との界面よりも深くなる。そのた
め、その界面よりも深い非晶質シリコン層33が加熱さ
れる。その結果、界面近傍が550℃以上の温度になっ
て、その界面から結晶種の成長が急速に始まる(このプ
ロセスにおける活性化エネルギーは約5eVである)。
このとき、上記加熱は界面近傍のみでなされるため、基
板31は400℃を超えるような温度にはならない。こ
のように、基板31が悪影響を受けないような温度(例
えば基板温度が400℃程度以下)で非晶質シリコン層
33が結晶化される。
【0062】次に前記図5で説明した光照射による材料
の改質方法を適用した半導体装置としてボトムゲート型
TFTの製造方法の一例を、図12の製造工程図によっ
て説明する。ここでは、チャネル領域を形成する際に適
用した例を説明する。
【0063】図12の(1)に示すように、通常のボト
ムゲート型TFTの製造方法によって、第1工程では、
例えばプラズマCVD法によって、基板51上に窒化シ
リコンからなる緩衝層52を形成する。さらに、例えば
スパッタリングによってゲート電極形成膜(図示省略)
を形成した後、リソグラフィーとエッチングとによって
ゲート電極形成膜をパターニングして、上記緩衝層52
上にゲート電極53を形成する。その後、例えばプラズ
マCVD法によって、上記ゲート電極53を覆うゲート
誘電体層54を形成する。
【0064】次いで図12の(2)に示す第2工程を行
う。この工程では、例えばスパッタリングまたは蒸着法
によって、上記ゲート誘電体層54上に非晶質シリコン
層55を形成する。その後、パルスレーザ光Lpを照射
することによって、非晶質シリコン層(55)を改質し
て結晶性シリコン層56を形成する。上記パルスレーザ
光Lpは、例えばYAG(Y3 Al5 12)レーザ光の
第2次高調波を用いる。
【0065】そして図12の(3)に示す第3工程を行
う。この工程では、例えばプラズマCVD法による酸化
シリコン膜の成膜後、リソグラフィーとエッチングとに
よって上記酸化シリコン膜をパターニングして、上記ゲ
ート電極53の上方における上記結晶性シリコン層56
上にエッチングストッパ層57を形成する。その後、例
えばプラズマCVD法によって、結晶性シリコン層56
上に導電型不純物を含む非晶質シリコン層(58)を形
成する。次いで非晶質シリコン層(58)を結晶化す
る。その後、リソグラフィーとエッチングとによって、
結晶化した非晶質シリコン層(58)をパターニングし
て、エッチングストッパ層57の両側にソース・ドレイ
ン領域59,60を形成する。上記エッチングでは、上
記エッチングストッパ層57がエッチングストッパにな
るので、その下方にの結晶性シリコン層56を損傷する
ことはない。上記の如くにして、TFT50は形成され
る。
【0066】また図示はしないが、その後、層間絶縁膜
を形成した後、ソース・ドレイン領域59,60上の層
間絶縁膜にコンタクトホールを開口する。そして電極形
成膜の成膜を行った後,リソグラフィーとエッチングと
によって電極形成膜をパターニングして各コンタクトホ
ールに通じる電極を形成する。
【0067】上記TFT50の製造方法では、非晶質シ
リコン層55にパルスレーザ光Lpを照射することによ
って、非晶質シリコン層55の構造が変化して結晶性シ
リコン層56に改質される。この改質のメカニズムは上
記光照射による材料の改質方法で説明したのと同様であ
る。したがって、いわゆる低温プロセスで結晶化が図れ
る。また、ソース・ドレイン領域59,60を形成する
非晶質シリコン層58の結晶化に上記光照射による材料
の改質方法を適用することも可能である。
【0068】次に別の半導体装置として太陽電池の製造
方法を、図13の製造工程図によって説明する。
【0069】図13の(1)に示すように、ガラスから
なる基板71上には緩衝層72が形成されている。この
緩衝層72は、例えば窒化シリコンからなる。まず第1
工程では、例えばスパッタリングによって、緩衝層72
に金属電極層73と第1導電型不純物を含む第1非晶質
シリコン層74と不純物を含まない第2非晶質シリコン
層75と第2導電型不純物を含む第3非晶質シリコン層
76とを順に積層して形成する。上記金属電極層73
は、例えばモリブデン,タンタルまたはニッケルからな
る。
【0070】次いで図13の(2)に示す第2工程を行
う。この工程では、パルスレーザ光Lpを複数回照射す
ることによって、上記第3,第2および第1非晶質シリ
コン層(76,75,74)を順次結晶化(多結晶化)
して、第1導電型不純物を含む第1多結晶シリコン層7
7と不純物を含まない第2多結晶シリコン層78と第2
導電型不純物を含む第3多結晶シリコン層79とを上層
側から形成する。上記パルスレーザ光Lpには、例えば
YAGレーザ光の第2次高調波を用いる。
【0071】そして図13の(3)に示す第3工程を行
う。この工程では、スパッタリングによって、上記第3
多結晶シリコン層79上に、例えばインジウムスズ酸化
物〔ITO(Indium Tin Oxide)〕からなる透明電極
80を形成する。上記の如くに、太陽電池70は形成さ
れる。
【0072】上記太陽電池70の製造方法では、第1,
第2,第3非晶質シリコン層74,75,76にパルス
レーザ光Lpを複数回照射することによって、第3,第
2,第1非晶質シリコン層76,75,74をの構造が
順次変化して結晶化されていく。
【0073】例えば、パルスレーザ光Lpが照射される
と、まず第3非晶質シリコン層76の上層側からが結晶
化されていく。そのとき、光エネルギーの吸収端は、第
3非晶質シリコン層76と改質によって得られた結晶性
シリコン層79との界面よりも深くなる。そしてその界
面よりも深い部分の非晶質シリコン層76が加熱される
と、その界面近傍が550℃以上の温度になる。その結
果、その界面から結晶種の成長が急速に始まる(このプ
ロセスにおける活性化エネルギーは約5eVである)。
このとき、上記加熱は界面近傍のみになされるため、基
板71は400℃を超えるような温度にはならない。こ
のように、基板71が悪影響を受けないような温度(例
えば基板温度が400℃程度以下)で順次各第3,第
2,第1非晶質シリコン層76,75,74が結晶化さ
れて第3,第2,第1多結晶シリコン層79,78,7
7に改質されていく。
【0074】次に半導体装置として太陽電池の別の製造
方法を、図14の製造工程図によって説明する。
【0075】図14の(1)に示すように、ガラスから
なる基板91上には緩衝層92が形成されている。この
緩衝層92は、例えば窒化シリコンからなる。まず第1
工程では、例えばスパッタリングによって、緩衝層92
に不純物を含まない第1非晶質シリコン層93と導電型
不純物を含む第2非晶質シリコン層94とを順に積層し
て形成する。
【0076】次いで図14の(2)に示す第2工程を行
う。この工程では、パルスレーザ光Lpを複数回照射す
ることによって、上記第2および第1非晶質シリコン層
(94,93)を順次結晶化(多結晶化)して、下層側
から導電型不純物を含まない第1多結晶シリコン層95
と導電型不純物を含む第2多結晶シリコン層96とを形
成する。上記パルスレーザ光Lpには、例えばYAGレ
ーザ光の第2次高調波を用いる。
【0077】そして図14の(3)に示す第3工程を行
う。この工程では、スパッタリングによって、上記第2
多結晶シリコン層96上に、例えばインジウムスズ酸化
物〔ITO(Indium Tin Oxide)〕からなる透明電極
97を形成する。その後、リソグラフィー技術とエッチ
ングとによって、上記透明電極97と上記第2多結晶シ
リコン層96との一部分を除去して、第1多結晶シリコ
ン層95の一部分を露出させる。その後、スパッタリン
グによって電極形成膜(図示省略)を成膜する。続い
て、リソグラフィーとエッチングとによって、上記電極
形成膜をパターニングして、上記第1多結晶シリコン層
95の露出部分に電極98を形成する。上記の如くに、
太陽電池90は形成される。
【0078】上記太陽電池90の製造方法では、第1,
第2非晶質シリコン層93,94にパルスレーザ光Lp
を複数回照射することによって、第2,第1非晶質シリ
コン層94,93の構造が変化して第2,第1結晶性シ
リコン層96,95に改質される。
【0079】例えば、パルスレーザ光Lpが第2非晶質
シリコン層94に照射されると、光エネルギーの吸収端
は第2非晶質シリコン層94と改質された第2多結晶シ
リコン層96との界面よりも深くなる。そしてこの界面
近傍よりも深い第2非晶質シリコン層94が加熱され
る。そして界面近傍の温度が550℃以上の温度になる
と、その界面から結晶種の成長が急速に始まる(このプ
ロセスにおける活性化エネルギーは約5eVである)。
このとき、上記加熱は界面近傍のみになされるため、基
板91は400℃を超えるような温度にはならない。こ
のように、基板91が悪影響を受けないような温度(例
えば基板温度が400℃程度以下)で第2非晶質シリコ
ン層94が結晶化される。さらに第1非晶質シリコン層
93も同様にして第1多結晶シリコン層95に改質され
る。
【0080】
【発明の効果】以上、説明したように本発明の光照射に
よる材料の改質方法によれば、パルス光を照射した際
に、その光吸収領域の吸光係数が非吸収領域よりも小さ
くなるので、光照射側の薄膜に光透過性に優れた改質層
を形成することができる。そして、次のパルス光を照射
した際には、改質層側の改質されていない薄膜の界面近
傍で光吸収による改質反応が起きて、さらに改質層を深
く形成することができる。このため、数μm(例えば5
μm)程度の厚みの薄膜も改質することが可能になると
ともに、パルス光の照射回数を制御することによって所
望の深さまで薄膜を改質することができる。そして上記
改質反応は改質層側の改質されていない薄膜の界面近傍
で起きるので、光照射による基板への熱の悪影響を減少
することができる。
【0081】また、薄膜が非晶質であって改質層が結晶
層になる光照射による材料の改質方法によれば、前の照
射で形成した結晶層を種として連続成長させることが出
来るので、結晶層の結晶を大粒径に成長できる。そして
非晶質の薄膜の結晶化をいわゆる低温プロセスで行うこ
とができる。
【0082】本発明の請求項6〜請求項9の製造方法に
よれば、上記光照射による材料の改質方法で非晶質シリ
コン層を結晶性シリコン層に改質するので、大粒径の結
晶性シリコン層を形成することができる。また基板が悪
影響を受けないような温度で非晶質シリコン層の結晶化
が図れる。したがって、本発明の方法をTFTのチャネ
ル領域の形成に利用した場合には、キャリアの移動度に
優れたTFTのチャネル領域を形成することができる。
このため、TFTの性能の向上が図れる。また、低温プ
ロセスが可能になるので安価なガラス基板を採用するこ
とができる。そのため、コストの低減を図ることができ
る。さらに太陽電池の製造方法に適用することによっ
て、結晶性シリコン層の品質が向上してキャリア寿命が
長くなるため、太陽電池の性能の向上が図れる。
【図面の簡単な説明】
【図1】本発明の実施例の改質工程図である。
【図2】吸光モデルの説明図である。
【図3】吸光曲線の経時的変化の説明図である。
【図4】吸光係数αと光エネルギーとの関係図である。
【図5】非晶質シリコン薄膜の結晶化技術の説明図であ
る。
【図6】αa /αc と光エネルギーとの関係図である。
【図7】非晶質シリコン層の表層深さと光エネルギーと
の関係図である。
【図8】温度と深さとの関係図である。
【図9】温度と照射後の経過時間との関係図である。
【図10】エネルギー密度の増大状況の説明図である。
【図11】トップゲート型TFTの製造工程図である。
【図12】ボトムゲート型TFTの製造工程図である。
【図13】太陽電池の製造工程図である。
【図14】太陽電池の別の製造工程図である。
【符号の説明】
11 基板 12 薄膜 13 改質層 21 基板 23 非晶質シリコン薄膜 24 改質層 30 TFT 31 基板 32 非晶質シリコン層 34 結晶性シリ
コン層 35 ゲート誘電体層 36 ゲート電極 37 ソース・ドレイン領域 38 ソース・ド
レイン領域 50 TFT 51 基板 53 ゲート電極 54 ゲート誘電
体層 55 非晶質シリコン層 55 結晶性シリ
コン層 57 エッチングストッパ層 59 ソース・ド
レイン領域 60 ソース・ドレイン領域 70 太陽電池 71 基板 73 金属電極層 74 第1非晶質シリコン層 75 第2非晶質
シリコン層 76 第3非晶質シリコン層 77 第1結晶性
シリコン層 78 第2結晶性シリコン層 79 第3結晶性
シリコン層 80 透明電極 90 太陽電池 91 基板 93 第1非晶質
シリコン層 94 第2非晶質シリコン層 95 第1結晶性
シリコン層 96 第2結晶性シリコン層 97 透明電極 98 電極 L 光 Lp パルスレーザ光

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 基板に形成した薄膜に光を1パルス照射
    して、該薄膜の表面から所定の深さまで該光を吸収させ
    て、該薄膜の吸光係数よりも小さい吸光係数を有する改
    質層を形成する第1工程と、 さらに光を1パルス照射し、前記改質層を透過して該改
    質層直下の前記薄膜の領域に該光を吸収させて、該改質
    層を所定の深さまで延ばす第2工程と、 前記第2工程を必要に応じて繰り返す第3工程とからな
    ることを特徴とする光照射による材料の改質方法。
  2. 【請求項2】 請求項1記載の光照射による材料の改質
    方法において、 前記光のエネルギーは1.8eV〜2.5eVの範囲の
    所定量であることを特徴とする光照射による材料の改質
    方法。
  3. 【請求項3】 請求項1または請求項2記載の光照射に
    よる材料の改質方法において、 前記光は波長が460nm〜680nmの範囲の所定波
    長を有するレーザ光であることを特徴とする光照射によ
    る材料の改質方法。
  4. 【請求項4】 請求項1,請求項2または請求項3記載
    の光照射による材料の改質方法において、 前記薄膜は非晶質であって、パルス光の照射によって形
    成される改質層が結晶層となることを特徴とする光照射
    による材料の改質方法。
  5. 【請求項5】 請求項4記載の光照射による材料の改質
    方法において、 前記結晶層は、前の照射で形成した結晶層を種として連
    続成長させることを特徴とする光照射による材料の改質
    方法。
  6. 【請求項6】 請求項4または請求項5記載の光照射に
    よる材料の改質方法を適用した半導体装置の製造方法で
    あって、 基板上に非晶質シリコン層を形成する第1工程と、 パルスレーザ光照射によって、前記非晶質シリコン層を
    改質して結晶性シリコン層を形成する第2工程と、 前記結晶性シリコン層上にゲート誘電体層を形成し、続
    いて該ゲート誘電体層上にゲート電極を形成した後、該
    ゲート電極をマスクにして前記結晶性シリコン層に導電
    型不純物を導入してソース・ドレイン領域を形成する第
    3工程とからなることを特徴とする半導体装置の製造方
    法。
  7. 【請求項7】 請求項4または請求項5記載の光照射に
    よる材料の改質方法を適用した半導体装置の製造方法で
    あって、 基板上にゲート電極を形成した後、該基板上に該ゲート
    電極を覆うゲート誘電体層を形成する第1工程と、 前記ゲート誘電体層上に非晶質シリコン層を形成した
    後、パルスレーザ光照射によって、該非晶質シリコン層
    を改質して結晶性シリコン層を形成する第2工程と、 前記ゲート電極上方の前記結晶性シリコン層上にエッチ
    ングストッパ層を形成した後、該エッチングストッパ層
    の両側にソース・ドレイン領域を形成する第3工程とか
    らなることを特徴とする半導体装置の製造方法。
  8. 【請求項8】 請求項4または請求項5記載の光照射に
    よる材料の改質方法を適用した半導体装置の製造方法で
    あって、 表面が絶縁性の基板上に金属電極層と第1導電型不純物
    を含む第1非晶質シリコン層と不純物を含まない第2非
    晶質シリコン層と第2導電型不純物を含む第3非晶質シ
    リコン層とを順に積層する第1工程と、 パルスレーザ光照射によって、前記第3非晶質シリコン
    層,第2非晶質シリコン層および第1非晶質シリコン層
    を順次結晶化して、上層側から第2導電型不純物を含む
    第3結晶性シリコン層と不純物を含まない第2結晶性シ
    リコン層と第1導電型不純物を含む第1結晶性シリコン
    層とを形成する第2工程と、 前記第3結晶性シリコン層上に透明電極を形成する第3
    工程とからなることを特徴とする半導体装置の製造方
    法。
  9. 【請求項9】 請求項4または請求項5記載の光照射に
    よる材料の改質方法を適用した半導体装置の製造方法で
    あって、 表面が絶縁性の基板上に不純物を含まない第1非晶質シ
    リコン層と導電型不純物を含む第2非晶質シリコン層と
    を順に積層する第1工程と、 パルスレーザ光照射によって、前記第2非晶質シリコン
    層および第1非晶質シリコン層を順次結晶化して、上層
    側から導電型不純物を含む第2結晶性シリコン層と不純
    物を含まない第1結晶性シリコン層とを形成する第2工
    程と、 前記第2結晶性シリコン層上に透明電極を形成するとと
    もに、該透明電極と前記第2結晶性シリコン層との一部
    分を除去して前記第1結晶性シリコン層の一部分を露出
    させ、該露出部分に電極を形成する第3工程とからなる
    ことを特徴とする半導体装置の製造方法。
JP6224294A 1994-08-24 1994-08-24 光照射による材料の改質方法および半導体装置の製造方法 Pending JPH0864526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6224294A JPH0864526A (ja) 1994-08-24 1994-08-24 光照射による材料の改質方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6224294A JPH0864526A (ja) 1994-08-24 1994-08-24 光照射による材料の改質方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0864526A true JPH0864526A (ja) 1996-03-08

Family

ID=16811523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6224294A Pending JPH0864526A (ja) 1994-08-24 1994-08-24 光照射による材料の改質方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0864526A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367904A (ja) * 2000-06-12 2002-12-20 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2004087667A (ja) * 2002-08-26 2004-03-18 Hitachi Cable Ltd 結晶シリコン系薄膜半導体装置の製造方法
JP2009231746A (ja) * 2008-03-25 2009-10-08 Yamaguchi Univ 多結晶シリコン結晶粒界改質方法及び装置
JP2013512572A (ja) * 2009-11-30 2013-04-11 アプライド マテリアルズ インコーポレイテッド 半導体用途のための結晶化処理

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367904A (ja) * 2000-06-12 2002-12-20 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2004087667A (ja) * 2002-08-26 2004-03-18 Hitachi Cable Ltd 結晶シリコン系薄膜半導体装置の製造方法
JP2009231746A (ja) * 2008-03-25 2009-10-08 Yamaguchi Univ 多結晶シリコン結晶粒界改質方法及び装置
JP2013512572A (ja) * 2009-11-30 2013-04-11 アプライド マテリアルズ インコーポレイテッド 半導体用途のための結晶化処理
JP2014088310A (ja) * 2009-11-30 2014-05-15 Applied Materials Inc 半導体用途のための結晶化処理
US8906725B2 (en) 2009-11-30 2014-12-09 Applied Materials, Inc. Crystallization processing for semiconductor applications
US9290858B2 (en) 2009-11-30 2016-03-22 Applied Materials, Inc. Crystallization processing for semiconductor applications
JP2016105492A (ja) * 2009-11-30 2016-06-09 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 半導体用途のための結晶化処理
US9455145B2 (en) 2009-11-30 2016-09-27 Applied Materials, Inc. Crystallization processing for semiconductor applications
JP2018050060A (ja) * 2009-11-30 2018-03-29 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 半導体用途のための結晶化処理
JP2020038973A (ja) * 2009-11-30 2020-03-12 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 半導体用途のための結晶化処理

Similar Documents

Publication Publication Date Title
Shimizu et al. High-mobility poly-Si thin-film transistors fabricated by a novel excimer laser crystallization method
KR100490497B1 (ko) 박막 반도체 장치의 제조 방법
US6066516A (en) Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
JP2000068520A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
WO1999031719A1 (fr) Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication
US20070290210A1 (en) Semiconductor device and method of fabricating a ltps film
TW200416834A (en) Manufacturing method for crystal semiconductor material and manufacturing method for semiconductor device
JPH07249779A (ja) 半導体装置の作製方法
Mariucci et al. Lateral growth control in excimer laser crystallized polysilicon
JP2002261015A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
US7189665B2 (en) Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device
JP4174862B2 (ja) 薄膜トランジスタの製造方法および半導体装置の製造方法
JP3221251B2 (ja) 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JPH0864526A (ja) 光照射による材料の改質方法および半導体装置の製造方法
JPH09260676A (ja) 薄膜トランジスタの製造方法
Sugawara et al. Crystallization of double-layered silicon thin films by solid green laser annealing for high-performance thin-film transistors
JPS6356912A (ja) 再結晶半導体薄膜の製造方法
JP2001057432A (ja) 薄膜素子の転写方法
JPH09293680A (ja) 半導体結晶膜および該結晶膜の製造方法ならびに該結晶膜の製造装置
JPH0992839A (ja) 薄膜トランジスタおよびその製造方法
US6794274B2 (en) Method for fabricating a polycrystalline silicon film
KR20030015617A (ko) 결정질 실리콘의 제조방법
JP2003151904A (ja) 半導体薄膜の結晶化方法、半導体薄膜、及び、薄膜半導体装置
KR100496138B1 (ko) 실리콘 결정화방법
KR20030015618A (ko) 결정질 실리콘의 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees