CN107785451A - 基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法 - Google Patents

基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法 Download PDF

Info

Publication number
CN107785451A
CN107785451A CN201610726482.8A CN201610726482A CN107785451A CN 107785451 A CN107785451 A CN 107785451A CN 201610726482 A CN201610726482 A CN 201610726482A CN 107785451 A CN107785451 A CN 107785451A
Authority
CN
China
Prior art keywords
layers
type
layer
crystallization
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610726482.8A
Other languages
English (en)
Inventor
乔丽萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xizang Minzu University
Original Assignee
Xizang Minzu University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xizang Minzu University filed Critical Xizang Minzu University
Priority to CN201610726482.8A priority Critical patent/CN107785451A/zh
Publication of CN107785451A publication Critical patent/CN107785451A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明涉及一种基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法,该方法包括:选取Si衬底;生长Ge籽晶层;生长Ge主体层;生长SiO2层;将整个衬底材料加热至700℃,连续采用激光工艺晶化,激光波长为808nm,光斑尺寸10mm×1mm,功率为1.5kW/cm2,移动速度为25mm/s,形成晶化Ge层;去除SiO2层;生长P型Ge层、本征Ge层、N型Ge层;生长Al2O3材料,刻蚀形成接触孔,最终形成该光电探测器。本发明激光再晶化工艺具有选择性高,控制精度准,晶化速度快,工艺步骤简单,工艺周期短,热预算低等优点;通过连续激光辅助晶化Ge/Si虚衬底,可有效降低Ge外延层位错密度和表面粗糙度,进而显著提高Ge PIN光电探测器的暗电流特性。

Description

基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法
技术领域
本发明涉及集成电路技术领域,特别涉及一种基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法。
背景技术
近年来,随着光通信技术的发展,具有高响应度、高量子效率、低暗电流以及高响应频率带宽的光电探测器得以实现。以现有的工艺技术,Si基光电集成接收芯片一直是人们追求的目标。InGaAs/InP等III-V族半导体材料制备的探测器量子效率高、暗电流小并已进入产业化阶段,但其价格昂贵、导热性能和机械性能较差以及与现有的成熟的Si工艺兼容性差等缺点限制了其在Si基光电集成技术中的应用。Ge材料的直接带隙约为0.67eV,对光通信中C波段(1528-1560nm)的光信号有较好的响应特性。特别是Ge材料的价格低廉以及与现有的Si工艺完全兼容,因此,研究和制备Ge PIN光电探测器引起了人们极大的兴趣。
为了在提高器件性能的同时降低成本,制备Ge PIN光电探测器的衬底材料选取也值得研究。直接选择Ge材料作为衬底将会增大器件的制造成本,与Ge材料相比,Si在地壳中储量巨大,获取方便且便宜,而且,Si的机械强度和热性质比Ge更好。然而,由于Si与Ge之间存在晶格失配,在Si衬底上的Ge外延材料中存在较高密度的位错,导致Ge PIN光电探测器暗电流特性变差,限制了器件的发展。为了降低成本,提高器件性能,我们选择在Si衬底上外延一层Ge薄膜所形成的虚Ge衬底上生长高质量的Ge外延层。然而,由于Si与Ge之间存在4.2%的晶格失配,Ge/Si虚衬底技术实现难度大。
发明内容
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法。
具体地,本发明一个实施例提出的一种基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法,包括:
S101、选取掺杂浓度为5×1018cm-3的P型单晶Si衬底材料;
S102、在275℃~325℃温度下,利用CVD工艺在所述单晶Si衬底上生长厚度为40~50nm的Ge籽晶层;
S103、在500℃~600℃温度下,利用CVD工艺在在所述Ge籽晶层表面生长厚度为150~250nm的Ge主体层;
S104、利用CVD工艺在所述Ge主体层表面上淀积厚度为150nm第一SiO2层;
S105、将包括所述单晶Si衬底、所述Ge籽晶层、所述Ge主体层及所述第一SiO2层的整个衬底材料加热至700℃,连续采用激光工艺晶化所述整个衬底材料,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s;
S106、利用干法刻蚀工艺刻蚀所述第一SiO2层,以得到Ge/Si虚衬底;
S107、利用减压CVD工艺生长厚度为300nm的P型Ge层,掺杂浓度为1×1020cm-3,生长温度为330℃;
S108、采用硝酸和氢氟酸刻蚀部分区域的所述P型Ge层,刻蚀厚度为200nm;
S109、利用减压CVD工艺在未刻蚀的所述P型Ge层表面生长厚度为300nm的本征Ge层,生长温度为160℃;
S110、利用减压CVD工艺在所述本征Ge层生长厚度为20nm的N型Ge层,掺杂浓度为1×1020cm-3,生长温度为160℃;
S111、利用减压CVD在所述N型Ge层表面生长厚度为20nm的N型Si层,掺杂浓度为1×1020cm-3,生长温度为300℃;
S112、利用ALD工艺在整个衬底表面生长厚度为5nm的Al2O3材料;
S113、采用氢氧化钠刻蚀部分区域的所述Al2O3材料,刻蚀厚度为5nm;
S114、利用原子层外延工艺在所述Al2O3材料表面有选择性的生长30nm的Al材料;
S115、利用CVD工艺在整个衬底表面淀积厚度为100nm的第二SiO2层;
S116、采用硝酸和氢氟酸刻蚀所述第二SiO2层,刻蚀位置与所述Al2O3材料被刻蚀的位置相同,形成接触孔;
S117、利用电子束蒸发工艺淀积厚度为100nm的Ni/Ag材料,以形成所述基于Ge/Si虚衬底的Ge PIN光电探测器。
本发明另一个实施例提出的一种基于Ge/Si虚衬底的Ge PIN光电探测器,包括:单晶Si衬底、晶化Ge层、P型Ge层、本征Ge层、N型Ge层、Al2O3层及Al层;其中,所述光电探测器由上述实施例提供的方法制备形成。
本发明再一个实施例提出的一种基于Ge/Si虚衬底的Ge PIN光电探测器的制备方法,包括:
选取Si衬底;
第一温度范围下,在所述Si衬底表面生长Ge籽晶层;
第二温度范围下,在所述Ge籽晶层表面生长Ge主体层;
在所述Ge主体层表面生长第一SiO2层;
将整个衬底材料加热至700℃,连续采用激光工艺晶化所述整个衬底材料,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s,形成晶化Ge层;
去除所述第一SiO2层;
在所述晶化Ge层表面连续生长P型Ge层、本征Ge层、N型Ge层;
在所述N型Si层表面生长Al2O3材料,并刻蚀所述Al2O3材料形成接触孔;
在所述Al2O3材料表面生长Al材料,刻蚀所述Al材料,最终形成所述基于Ge/Si虚衬底的Ge PIN光电探测器。
在本发明的一个实施例中,所述第一温度范围为:275℃~325℃;所述第二温度范围为:500℃~600℃。
在本发明的一个实施例中,在所述晶化Ge层表面连续生长P型Ge层、本征Ge层、N型Ge层,包括:
利用减压CVD工艺在所述晶化Ge层表面生长所述P型Ge层;
利用减压CVD工艺在所述P型Ge层表面生长所述本征Ge层;
利用减压CVD工艺在所述本征Ge层表面生长所述N型Ge层,形成PIN结构。
在本发明的一个实施例中,形成PIN结构之后,还包括:
利用减压CVD工艺在所述N型Ge层表面生长所述N型Si层。
在本发明的一个实施例中,刻蚀所述Al材料之后,还包括:
利用CVD工艺在整个衬底表面淀积SiO2材料;
采用硝酸和氢氟酸刻蚀所述SiO2材料,刻蚀位置与所述Al2O3材料被刻蚀的位置相同;
利用电子束蒸发工艺淀积Ni/Ag材料。
本发明又一个实施例提出的一种基于Ge/Si虚衬底的Ge PIN光电探测器,包括:单晶Si衬底、晶化Ge层、P型Ge层、本证Ge层、N型Ge层、Al2O3层及Al层;其中,所述光电探测器由上述实施例所述的方法制备形成。
基于此,本发明具备如下优点:
1)本发明采用的激光晶化工艺具有选择性高,控制精度高,晶化速度快,工艺步骤简单,工艺周期短,热预算低等优点;
2)本发明通过连续激光辅助晶化Ge/Si虚衬底,可有效降低Ge/Si虚衬底的位错密度和表面粗糙度,有利于减少器件的暗电流,进而提高了其量子效率。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种基于Ge/Si虚衬底的Ge PIN光电探测器制备方法的示意图;
图2为本发明实施例提供的一种激光晶化工艺的示意图;
图3为本发明实施例提供的一种激光晶化装置的结构示意图;
图4a-图4p为本发明实施例提供的一种基于Ge/Si虚衬底的Ge PIN光电探测器制备方法的工艺结构事宜图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1,图1为本发明实施例提供的一种基于Ge/Si虚衬底的Ge PIN光电探测器制备方法的示意图。该方法包括如下步骤:
步骤a、选取Si衬底;
步骤b、第一温度范围下,在所述Si衬底表面生长Ge籽晶层;
步骤c、第二温度范围下,在所述Ge籽晶层表面生长Ge主体层;
步骤d、在所述Ge主体层表面生长第一SiO2层;
步骤e、将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层的整个衬底材料加热至700℃,连续采用激光工艺晶化所述整个衬底材料,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s,形成晶化Ge层;
步骤f、去除所述第一SiO2层;
步骤g、在所述晶化Ge层表面连续生长P型Ge层、本征Ge层、N型Ge层;
步骤h、在所述N型Si层表面生长Al2O3材料,并刻蚀所述Al2O3材料形成接触孔;
步骤i、在所述Al2O3材料表面生长Al材料,刻蚀所述Al材料,最终形成所述基于Ge/Si虚衬底的Ge PIN光电探测器。
在步骤b和步骤c中,所述第一温度范围为:275℃~325℃;所述第二温度范围为:500℃~600℃。
其中,步骤g可以包括:
步骤g1、利用减压CVD工艺在所述晶化Ge层表面生长所述P型Ge层;
步骤g2、利用减压CVD工艺在所述P型Ge层表面生长所述本征Ge层;
步骤g3、利用减压CVD工艺在所述本征Ge层表面生长所述N型Ge层,形成PIN结构。
另外,在步骤g3之后,还包括:
步骤x、利用减压CVD工艺在所述N型Ge层表面生长所述N型Si层。
其中,步骤i中,刻蚀所述Al材料之后,还包括:
步骤j、利用CVD工艺在整个衬底表面淀积SiO2材料;
步骤k、采用硝酸和氢氟酸刻蚀所述SiO2材料,刻蚀位置与所述Al2O3材料被刻蚀的位置相同;
步骤l、利用电子束蒸发工艺淀积Ni/Ag材料。
本发明的工作原理及有益效果具体为:
目前,Si衬底上制备Ge外延层相对成熟,也是最常见的方法是两步生长法。但两步生长法仍然无法解决Ge外延层中大量螺位错的出现,所以还常需要结合循环退火工艺以减小Ge外延层螺位错密度。然而,循环退火工艺会出现Si-Ge互扩问题。另外,循环退火工艺的引入在减小位错密度的同时,还会导致Ge/Si缓冲层表面粗糙度的增加。同时,该方法还存在工艺周期长,热预算高等缺点。
为了避免位错缺陷在外延的过程中沿纵向扩展而导致Ge/Si虚衬底晶体质量降低,可采用Ge/Si横向结晶生长的方法,抑制缺陷的扩展从而获得高质量的Ge/Si虚衬底。激光晶化技术是一种热致相变横向结晶的方法,是解决该问题的有效方案。
请参见图2,图2本发明实施例提供的一种激光晶化工艺的示意图,先用化学气相淀积经两步法形成薄的Ge外延层,再用连续激光晶化使Ge横向结晶生长,获得高质量的Si衬底上Ge外延层,进而外延Ge并以此为基础加工Ge PIN光探测器。
本发明的技术要点是采用连续激光晶化辅助技术来制作Ge PIN光探测器。请参见图3,图3为本发明实施例提供的一种激光晶化装置的结构示意图。该装置通过对样品材料进行连续的激光晶化,以形成较低表面粗糙度和较低位错密度的Ge/Si虚衬底,进而外延Ge并以此为基础加工Ge PIN光探测器。
另外,激光再晶化可以看作是激光对薄膜的热效应,即激光通过热效应将被照射的薄膜融化,在较短的时间使其冷却结晶的过程。激光晶化大致可分为以下三个阶段:
1)激光与物质的相互作用阶段。此阶段物质吸收激光能量转变为热能,达到熔化状态。激光与物质相互作用过程中,物质的电学性能、光学性能、结构状况等均发生变化。
2)材料的热传导阶段。根据热力学基本定律,激光作用于材料上将会发生传导、对流和辐射三种传热方式,此时加热速度快,温度梯度大。
3)材料在激光作用下的传质阶段。传质,即物质从空间或空间某一部位运动到另一部位的现象。在此阶段,经激光辐射获得能量的粒子开始运动。传质存在两种形式:扩散传质和对流传质。扩散传质表示的是原子或分子的微观运动;对流传质则是流体的宏观运动。
本实施例,通过上述加工工艺,至少具备如下优点:
1)本发明采用的激光晶化工艺具有选择性高,控制精度高,晶化速度快,工艺步骤简单,工艺周期短,热预算低等优点;
2)本发明通过连续激光辅助晶化Ge/Si虚衬底,可有效降低Ge/Si虚衬底的位错密度和表面粗糙度,有利于减少器件的暗电流,进而提高了其量子效率。
另外,需要强调说明的是,本发明的激光再晶化(Laser Re-Crystallization,简称LRC)工艺与激光退火(laser annealing)工艺有显著区别。激光退火工艺,属于热退火工艺范畴。其采用激光作为热源,仅对半导体进行加热处理,未产生相变过程。而本发明激光再晶化工艺处理过程中,半导体材料会发生两次相变--熔融液化而后再固相结晶。因而,此二者工艺在本质上有显著的区别。
实施例二
请参见图4a-图4p,图4a-图4p为本发明实施例提供的一种基于Ge/Si虚衬底的GePIN光电探测器制备方法的工艺结构事宜图。本实施例在上述实施例的基础上,对本发明的的技术方案进行详细描述。具体地,该方法可以包括:
S101、衬底选取。如图4a所示,选取掺杂浓度为5×1018cm-3的P型单晶硅(Si)衬底片(001)为初始材料101;
S102、Ge外延层生长。
S1021、如图4b所示,第一Ge外延层生长。在275℃~325℃温度下,利用CVD工艺在所述单晶Si衬底上生长40~50nm的Ge籽晶层102;
S1022、第二Ge外延层生长。如图4b所示,在500℃~600℃温度下,利用CVD工艺在在所述Ge籽晶层表面生长150~250nm的Ge主体层102;(为了便于图示观看,将Ge籽晶层和Ge主体层合为一层102)
S103、保护层的制备。如图4c所示,利用CVD工艺在所述第二Ge主体层表面上淀积150nm SiO2层103;
S104、Ge外延层的晶化。如图4d所示,将包括所述单晶Si衬底、所述第一Ge籽晶层、所述第二Ge主体层及所述SiO2层的整个衬底材料加热至700℃,连续采用激光工艺晶化所述整个衬底材料,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s,形成晶化Ge层104;
S105、保护层的刻蚀。如图4e所示,利用干法刻蚀工艺刻蚀图4c中的SiO2氧化层,得到高质量的Ge/Si虚衬底。
S106、P型Ge外延层生长。如图4f所示,利用减压CVD生长300nm的P型Ge 105,掺杂浓度为1×1020cm-3,生长温度为330℃,由于此外延层是在Ge/Si虚衬底上生长的,Ge的质量较好,晶格失配率较低;
S107、有源区刻蚀。如图4g所示,用硝酸和氢氟酸刻蚀200nm的Ge;
S108、其它外延层生长。
S1081、I型Ge外延层的生长。如图4h所示,利用减压CVD生长300nm的I型Ge 106,生长温度为160℃;
S1082、N型Ge外延层的生长。如图4i所示,利用减压CVD生长20nm的N型Ge 107,掺杂浓度为1×1020cm-3,生长温度为160℃;
S1083、N型Si外延层的生长。如图4j所示,利用减压CVD生长20nm的N型Si 108,掺杂浓度为1×1020cm-3,生长温度为300℃;
S109、Al2O3淀积。如图4k所示,利用原子层外延技术(ALD)生长5nm的Al2O3
S110、Al2O3刻蚀。如图4l所示,用氢氧化钠刻蚀5nm的Al2O3109;
S111、Al淀积。如图4m所示,利用原子层外延技术生长30nm的Al 110;
S112、SiO2生长。如图4n所示,利用化学气相淀积(CVD)的方法在表面淀积100nm的二氧化硅(SiO2)111;
S113、SiO2刻蚀。如图4o所示,用硝酸和氢氟酸刻蚀氧化层,得到接触孔;
S114、Ni/Ag淀积。如图4p所示,利用电子束蒸发淀积100nm的Ni/Ag金属112。
本实施中,基于Ge/Si虚衬底的Ge PIN光电探测器的工作原理如下:
在入射光的作用之下,Ge本征层内产生电子-空穴对,产生的电子和空穴在本征层内以高漂移速率分别向位于光电探测器P区和N区的电极移动,光生载流子形成回路输出电流。
综上所述,本文中应用了具体个例对本发明基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。

Claims (8)

1.一种基于Ge/Si虚衬底的Ge PIN光电探测器的制备方法,其特征在于,包括:
S101、选取掺杂浓度为5×1018cm-3的P型单晶Si衬底材料;
S102、在275℃~325℃温度下,利用CVD工艺在所述单晶Si衬底上生长厚度为40~50nm的Ge籽晶层;
S103、在500℃~600℃温度下,利用CVD工艺在在所述Ge籽晶层表面生长厚度为150~250nm的Ge主体层;
S104、利用CVD工艺在所述Ge主体层表面上淀积厚度为150nm第一SiO2层;
S105、将包括所述单晶Si衬底、所述Ge籽晶层、所述Ge主体层及所述第一SiO2层的整个衬底材料加热至700℃,连续采用激光工艺晶化所述整个衬底材料,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s;
S106、利用干法刻蚀工艺刻蚀所述第一SiO2层,以得到Ge/Si虚衬底;
S107、利用减压CVD工艺生长厚度为300nm的P型Ge层,掺杂浓度为1×1020cm-3,生长温度为330℃;
S108、采用硝酸和氢氟酸刻蚀部分区域的所述P型Ge层,刻蚀厚度为200nm;
S109、利用减压CVD工艺在未刻蚀的所述P型Ge层表面生长厚度为300nm的本征Ge层,生长温度为160℃;
S110、利用减压CVD工艺在所述本征Ge层生长厚度为20nm的N型Ge层,掺杂浓度为1×1020cm-3,生长温度为160℃;
S111、利用减压CVD在所述N型Ge层表面生长厚度为20nm的N型Si层,掺杂浓度为1×1020cm-3,生长温度为300℃;
S112、利用ALD工艺在整个衬底表面生长厚度为5nm的Al2O3材料;
S113、采用氢氧化钠刻蚀部分区域的所述Al2O3材料,刻蚀厚度为5nm;
S114、利用原子层外延工艺在所述Al2O3材料表面有选择性的生长30nm的Al材料;
S115、利用CVD工艺在整个衬底表面淀积厚度为100nm的第二SiO2层;
S116、采用硝酸和氢氟酸刻蚀所述第二SiO2层,刻蚀位置与所述Al2O3材料被刻蚀的位置相同,形成接触孔;
S117、利用电子束蒸发工艺淀积厚度为100nm的Ni/Ag材料,以形成所述基于Ge/Si虚衬底的Ge PIN光电探测器电极。
2.一种基于Ge/Si虚衬底的Ge PIN光电探测器,其特征在于,包括:单晶Si衬底、晶化Ge层、P型Ge层、本征Ge层、N型Ge层、Al2O3层及Al层;其中,所述光电探测器由权利要求1所述的方法制备形成。
3.一种基于Ge/Si虚衬底的Ge PIN光电探测器的制备方法,其特征在于,包括:
选取Si衬底;
第一温度范围下,在所述Si衬底表面生长Ge籽晶层;
第二温度范围下,在所述Ge籽晶层表面生长Ge主体层;
在所述Ge主体层表面生长第一SiO2层;
将整个衬底材料加热至700℃,连续采用激光工艺晶化所述整个衬底材料,其中,激光波长为808nm,激光光斑尺寸10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s,形成晶化Ge层;
去除所述第一SiO2层;
在所述晶化Ge层表面连续生长P型Ge层、本征Ge层、N型Ge层;
在所述N型Si层表面生长Al2O3材料,并刻蚀所述Al2O3材料形成接触孔;
在所述Al2O3材料表面生长Al材料,刻蚀所述Al材料,最终形成所述基于Ge/Si虚衬底的Ge PIN光电探测器。
4.根据权利要求3所述的方法,其特征在于,所述第一温度范围为:275℃~325℃;所述第二温度范围为:500℃~600℃。
5.根据权利要求3所述的方法,其特征在于,在所述晶化Ge层表面连续生长P型Ge层、本征Ge层、N型Ge层,包括:
利用减压CVD工艺在所述晶化Ge层表面生长所述P型Ge层;
利用减压CVD工艺在所述P型Ge层表面生长所述本征Ge层;
利用减压CVD工艺在所述本征Ge层表面生长所述N型Ge层,形成PIN结构。
6.根据权利要求5所述的方法,其特征在于,形成PIN结构之后,还包括:
利用减压CVD工艺在所述N型Ge层表面生长所述N型Si层。
7.根据权利要求3所述的方法,其特征在于,刻蚀所述Al材料之后,还包括:
利用CVD工艺在整个衬底表面淀积SiO2材料;
采用硝酸和氢氟酸刻蚀所述SiO2材料,刻蚀位置与所述Al2O3材料被刻蚀的位置相同;
利用电子束蒸发工艺淀积Ni/Ag材料。
8.一种基于Ge/Si虚衬底的Ge PIN光电探测器,其特征在于,包括:单晶Si衬底、晶化Ge层、P型Ge层、本征Ge层、N型Ge层、Al2O3层及Al层;其中,所述光电探测器由权利要求3~8任一项所述的方法制备形成。
CN201610726482.8A 2016-08-25 2016-08-25 基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法 Pending CN107785451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610726482.8A CN107785451A (zh) 2016-08-25 2016-08-25 基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610726482.8A CN107785451A (zh) 2016-08-25 2016-08-25 基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法

Publications (1)

Publication Number Publication Date
CN107785451A true CN107785451A (zh) 2018-03-09

Family

ID=61439133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610726482.8A Pending CN107785451A (zh) 2016-08-25 2016-08-25 基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法

Country Status (1)

Country Link
CN (1) CN107785451A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85103942A (zh) * 1985-05-16 1986-12-24 中国科学院上海冶金所 绝缘层上多晶硅的激光加热再结晶方法
CN101962802A (zh) * 2010-07-14 2011-02-02 中国科学院半导体研究所 在Si衬底上分子束外延生长GeSn合金的方法
CN105206509A (zh) * 2009-11-30 2015-12-30 应用材料公司 在半导体应用上的结晶处理

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85103942A (zh) * 1985-05-16 1986-12-24 中国科学院上海冶金所 绝缘层上多晶硅的激光加热再结晶方法
CN105206509A (zh) * 2009-11-30 2015-12-30 应用材料公司 在半导体应用上的结晶处理
CN101962802A (zh) * 2010-07-14 2011-02-02 中国科学院半导体研究所 在Si衬底上分子束外延生长GeSn合金的方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ANTHONY DAVIDSON III等: "Ge p-i-n Detectors on Si for High Power Density Applications", 《ISDRS 2011》 *
周志文,贺敬凯,王瑞春: "硅基锗薄膜的异质外延生长及其在光电子器件中的应用", 《物理》 *
黄志伟等: "激光退火改善Si上外延Ge晶体质量", 《第十一届全国硅基光电子材料及器件研讨会论文摘要集》 *
黄汉尧,李乃平: "《半导体器件工艺原理》", 31 October 1985, 上海科学技术出版社 *

Similar Documents

Publication Publication Date Title
Ye et al. Germanium epitaxy on silicon
TWI528573B (zh) 光伏打電池與其形成方法及多重接面太陽能電池
CN107871800B (zh) n+-GeSn/i-GeSn/p+-Ge结构光电探测器及其制备方法
CN107785452B (zh) 双本征Ge阻挡层GeSn合金PIN光电探测器
CN107221582A (zh) 一种发光二极管及其制备方法
US9490318B2 (en) Three dimensional strained semiconductors
CN107658364A (zh) 一种横向PiN结构GeSn光电探测器及其制备方法
US9824885B2 (en) Method of fabricating double sided Si(Ge)/Sapphire/III-nitride hybrid structure
Zhou et al. Normal incidence p–i–n Ge heterojunction photodiodes on Si substrate grown by ultrahigh vacuum chemical vapor deposition
Jabbar et al. Effect of Different Etching Time on Fabrication of an Optoelectronic Device Based on GaN/Psi.
CN107863399B (zh) 基于LRC工艺的n-Ge-i-Ge-p-Si结构波导型光电探测器及其制备方法
Zeller et al. Development of Ge PIN photodetectors on 300 mm Si wafers for near-infrared sensing
Falub et al. 3D heteroepitaxy of mismatched semiconductors on silicon
Yamamoto et al. Photoluminescence of phosphorous doped Ge on Si (100)
Abedin et al. Epitaxial growth of Ge strain relaxed buffer on Si with low threading dislocation density
Zhao et al. Trapping threading dislocations in germanium trenches on silicon wafer
CN107785451A (zh) 基于Ge/Si虚衬底的Ge PIN光电探测器及其制备方法
CN102776567A (zh) 在Si衬底上制备纤锌矿相MxZn1-xO单晶薄膜的方法
Sammak et al. PureGaB p+ n Ge diodes grown in large windows to Si with a sub-300 nm transition region
CN107785454A (zh) 基于Ge/Si虚衬底的GeSn光电探测器及其制备方法
Yao et al. Low dark current lateral Ge PIN photodetector array with resonant cavity effect for short wave infrared imaging
CN107785453A (zh) n+‑Si/i‑Ge/p+‑Ge结构PIN光电探测器及其制备方法
CN207542265U (zh) 一种光电探测器
Sammak Silicon-based integration of groups III, IV, V chemical vapor depositions in high-quality photodiodes
CN109449757A (zh) SiGe/Ge/SiGe双异质结激光器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 6, Wenhui East Road, Wei Cheng District, Xianyang, Shaanxi

Applicant after: XIZANG MINZU UNIVERSITY

Address before: No. 6, Wenhui Dong Road, Xianyang, Shaanxi Province

Applicant before: XIZANG MINZU UNIVERSITY

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180309