JP5003277B2 - 薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法 - Google Patents

薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法 Download PDF

Info

Publication number
JP5003277B2
JP5003277B2 JP2007132785A JP2007132785A JP5003277B2 JP 5003277 B2 JP5003277 B2 JP 5003277B2 JP 2007132785 A JP2007132785 A JP 2007132785A JP 2007132785 A JP2007132785 A JP 2007132785A JP 5003277 B2 JP5003277 B2 JP 5003277B2
Authority
JP
Japan
Prior art keywords
thin film
light absorption
absorption layer
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007132785A
Other languages
English (en)
Other versions
JP2008288425A (ja
Inventor
暢彦 梅津
浩一 月原
剛 松延
敬夫 稲垣
幸一 田附
慎 堀田
克弥 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007132785A priority Critical patent/JP5003277B2/ja
Priority to CN2008800165967A priority patent/CN101681815B/zh
Priority to KR1020097026248A priority patent/KR101442875B1/ko
Priority to PCT/JP2008/058275 priority patent/WO2008142970A1/ja
Priority to US12/600,595 priority patent/US8168518B2/en
Publication of JP2008288425A publication Critical patent/JP2008288425A/ja
Priority to US13/441,556 priority patent/US8518756B2/en
Application granted granted Critical
Publication of JP5003277B2 publication Critical patent/JP5003277B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H01L21/2026—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体薄膜の結晶化に適する薄膜の結晶化方法、この結晶化方法を行う薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法に関する。
半導体薄膜は、薄膜トランジスタ（thin film transistor：ＴＦＴ）や太陽電池に広く利用されている。とりわけ多結晶シリコン（polyＳｉ）を用いた多結晶シリコンＴＦＴは、非晶質シリコンを用いた非晶質シリコンＴＦＴよりもキャリア移動度が高い。このため、液晶表示装置、液晶プロジェクター、有機電界発光素子を用いた有機ＥＬ表示装置用のスイッチング素子、あるいはこれらの表示装置の駆動用ドライバの回路素子として広く用いられている。
このような多結晶シリコンＴＦＴの製造技術として、おおむね６００℃以下の低温プロセスのみを用いる、いわゆる低温ポリシリコンプロセスが開発され、基板の低コスト化が実現されている。低温プロセスでは発振時間が極短時間のパルスレーザーを用いてシリコン膜の結晶化をおこなうパルスレーザー結晶化技術が広く使われている。パルスレーザー結晶化とは、基板上のシリコン薄膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。
また近年においては、光吸収層上からレーザー光を照射することにより、下層の半導体薄膜を結晶化させる方法が提案されている。この場合、例えば非晶質シリコン膜を成膜し、この上部に酸化シリコンや窒化シリコンからなる第１絶縁膜を成膜し、次に金属材料からなる光吸収層を成膜し、さらに酸化シリコンや窒化シリコンからなる第２絶縁膜を成膜する。次いで、この積層構造にレーザー光を相対的に移動させつつ照射する。これにより、光吸収層上のレーザー光の照射ポイントが急激に温度上昇し、熱伝導により非晶質シリコン膜にも高温領域が形成されて溶融し、結晶成長が起こる。これにより、レーザー光を走査した後方には液相から結晶成長した多結晶シリコン層が形成される。尚、第２絶縁膜は、光吸収層が温度上昇によって酸化することを防止するためのものである。このため、レーザー光の照射を不活性ガス雰囲気中で行う場合には、第２絶縁膜を設ける必要はないとしている（以上、例えば下記特許文献１参照）。
特開２００４−１３４５７７号公報（段落００３５〜００４８参照）
しかしながら上述した光吸収層を用いた結晶化方法には、次のような課題があった。すなわち、この結晶化方法では、レーザー光の照射時に光吸収層の温度上昇による酸化を防止するために、光吸収層上に酸化防止用の第２絶縁膜を設けるか、またはレーザー光の照射を不活性ガス雰囲気中で行うこととしている。
ところが、光吸収層上に酸化防止用の第２絶縁膜を設けた状態でレーザー光の照射を行った場合、酸化シリコンや窒化シリコンからなる第２絶縁膜がレーザー光の照射による加熱によって硬化する。このため、第２絶縁膜の除去プロセスが大がかりになる。一方、不活性ガス雰囲気中でレーザー光照射を行う場合には、結晶化のための処理チャンバーが必要となるため、装置が大がかりになる。
そこで本発明は、制御性が良好でありながらも、より簡便な手順で低コスト化された薄膜の結晶化方法を提供すること、さらにはこの結晶化方法を適用することにより素子特性が良好でありながらも低コストかを図ることが可能な薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法を提供することを目的とする。
上記目的を達成するための本発明の結晶化方法は、基板上に薄膜を成膜する工程と、薄膜上に光吸収層を成膜する工程と、光吸収層に対してエネルギー線を、光吸収層のうちの表面側のみを酸化させ、他の部分の爆発的酸化を発生させない範囲内の照射エネルギーで照射することにより、当該光吸収層においてエネルギー線の熱変換によって発生させた熱と酸化の反応熱とにより薄膜を結晶化させる工程とを行うものである。
このような結晶化方法では、薄膜を結晶化させる際のエネルギー線の照射により、光吸収層の表面側のみを酸化させている。これにより、光吸収層上に酸化防止用の絶縁膜を設けることなく、かつエネルギー線の照射を不活性ガス雰囲気内で行うことなく、光吸収層が全層にわたって酸化する際の爆発的酸化による制御不能な発熱が防止され、良好に制御された光吸収層の発熱によって薄膜の結晶化が行われる。また、酸化反応によるはある一定温度以上で開始するため、これが閾値となることによってエネルギー線の照射のパワー密度を従来よりも２桁程度高く設定しても、再現性良く温度制御された結晶化が行われるため、効率の良い結晶化が行われる。
また本発明は上記結晶化方法を行う、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法でもある。
以上説明したように本発明によれば、光吸収層上に酸化防止用の絶縁膜を設けることなく、かつエネルギー線の照射を不活性ガス雰囲気内で行うことなく、良好に制御された薄膜の結晶化を効率良く行うことが可能になる。これにより、薄膜として半導体薄膜を用いた薄膜半導体装置、電子機器、および表示装置の製造工程の簡略化および低コスト化を図ると共に、特性の向上を図ることが可能になる。
以下、本発明の実施の形態を、図面に基づいて詳細に説明する。ここでは、薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法として、薄膜トランジスタ基板の製造方法を説明し、次にこの薄膜トランジスタ基板を用いた表示装置を説明する。
＜薄膜トランジスタ基板の製造方法＞
図１および図２は、本発明の半導体装置の製造方法を、薄膜トランジスタ基板の製造に適用した場合の断面工程図を示す。
先ず、図１（１）に示すように、絶縁性の基板１を用意する。基板１としては、ガラス基板やプラスチック基板が用いられる。また表面側の絶縁性が確保されている基板であれば良く、例えば半導体基板の表面に絶縁層を設けた基板などでも良い。
次に、この基板１上に、ゲート電極１１をパターン形成する。このゲート電極１１は、例えばモリブデン（Ｍｏ）などの導電性が良好な材料を用いて形成される。
次に、ゲート電極１１を覆う状態で、例えば窒化シリコン膜、酸化シリコン膜、さらには金属酸化膜などを単層または積層してなるゲート絶縁膜１３を、スパッタ法またはＣＶＤ法等によって成膜する。この際、ゲート絶縁膜１３の最下層は、基板１側からの汚染物質が上層に拡散することを防止するためのバリア層として機能するものが好ましく、例えば窒化シリコン膜であることが好ましい。
また、ゲート絶縁膜１３の高誘電率化を図ることを目的として金属酸化膜を用いる場合には、例えば酸化チタン（ＴｉＯｘ）やその他の高誘電率な金属酸化物を、バリア層上に設けることとする。このような金属酸化膜は、例えば有機金属ガスを用いたＭＯＣＶＤ法（有機金属化学気相蒸着法）法によって非晶質状態で成膜される。
以上の後、ゲート絶縁膜１３上に、半導体薄膜として非晶質シリコン膜１５を、ＣＶＤ法やスパッタ法などにより堆積成膜する。この非晶質シリコン膜１５は、例えば１０〜５０ｎｍの膜厚で成膜することとする。尚、以降に行うエネルギー線の照射による結晶化において非晶質シリコンを比較的均一な微結晶とする場合には、ここで形成する非晶質シリコン膜１５の膜厚は、２０ｎｍ以下とすることが好ましい。
次に、図１（２）に示すように、非晶質シリコン膜１５上に、バッファ層１７を介して光吸収層１９を成膜する。
ここで、バッファ層１７は、主に光吸収層１９を構成する金属材料が非晶質シリコン膜１５側へ拡散することを防止すると共に、金属材料とシリコンとの熱反応を防止するための層である。このようなバッファ層１７は、例えば酸化シリコンからなり、例えば５〜５０ｎｍの膜厚で成膜される。
また光吸収層１９は、次に行うエネルギー線の照射において、エネルギー線を吸収して熱に変換できる材料であれば良い。このような光吸収層１９には、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、コバルト（Ｃｏ）などの金属材料、またはＷＳｉ、ＭｏＳｉ、ＴｉＳｉ、ＴａＳｉ、ＣｏＳｉなどのシリサイドが用いられる。ここでは例えばモリブデン（Ｍｏ）からなる光吸収層１９を形成することとする。このような光吸収層１９は、例えば５０〜３００ｎｍの膜厚で成膜される。
次に、図１（３）に示すように、光吸収層１９に対して、エネルギー線Ｌｈを照射する。ここでは、酸素を含む雰囲気中において、光吸収層１９で吸収される波長のエネルギー線Ｌｈを当該光吸収層１９に対して照射する。そして、酸素を含む雰囲気中に晒された光吸収層１９でエネルギー線Ｌｈを吸収させて発熱させることにより、光吸収層１９の表面側のみ酸化させて酸化層１９ａとする。ここでは、すなわち光吸収層１９の下面側に酸化されない層が残るように酸化層１９ａを形成する。これにより、光吸収層１９においてエネルギー線Ｌｈを光吸収させて発熱させて非晶質シリコン膜１５を結晶化させると共に、酸化の際の反応熱も利用して非晶質シリコン膜１５の結晶化アニール処理を行う。
このアニール処理により、非晶質シリコン膜１５を結晶化させて微結晶シリコン膜１５ａとする。尚、ここでは、非晶質シリコン膜１５を結晶化させて多結晶シリコン膜としても良いが、ここでは非晶質シリコン膜１５を非溶融モードで微結晶化させる。
これにより、例えば多結晶シリコンをチャネル領域に用いた薄膜トランジスタと比較した場合、素子間においての特性バラツキを小さく抑えることができる。この場合、非晶質シリコン膜１５の膜厚を上述したように２０ｎｍ以下とすることにより、粒径が大きく成長せずさらに安定した径で微結晶化されるため、さらに素子間の特性バラツキを小さく抑えることができる。さらに、非溶融モードでの微結晶化であれば、非晶質シリコンが溶融する温度まで達しないため、耐熱性の低いガラス基板やプラスチック基板を用いた場合であっても、基板１の損傷を防止することができる。
このようなこの結晶化の状態はラマンスペクトルにより確認される。図３に示すように、微結晶シリコンと多結晶シリコンとでは、ラマンスペクトルのピーク形状が異なり、微結晶シリコンにおいては波数４８０〜５２０[ｃｍ-1]にブロードなピークが特徴的に現れる。一方、多結晶シリコンには波数４８０〜５２０[ｃｍ-1]にこのようなピークは現れない。これにより、電気特性ばらつきが極めて小さな素子を作製できる。
以上のような結晶化アニール処理は、酸素を含む雰囲気中であれば、例えば大気中で行っても良い。
また、以上のような光吸収層１９の表面側のみ酸化させた結晶化アニール処理は、エネルギー線Ｌｈの照射エネルギーを制御することによって行われる。例えば、光吸収層１９上でのエネルギー線Ｌｈのパワー密度が１００ｋＷ／ｃｍ2以上で、かつ照射領域任意点における照射時間が１ｍ秒以下（好ましくは１００μ秒）となるような条件により行われる。このように、従来技術よりも２桁程度高いパワー密度で、かつ１００μ秒の短時間で行うことにより、制御不能な爆発的酸化を起こすことなく、光吸収層１９の表面側のみを制御性良好に酸化させることが可能である。
このようなエネルギー制御されたエネルギー線の照射には、制御性の良好なレーザ光源を用いることが好ましく、連続発振レーザ、擬似連続発振レーザが用いられる。具体的には、発振波長２００ｎｍ〜２０００ｎｍの半導体レーザが好ましく用いられる。
また、以上のようなエネルギー線Ｌｈの照射は、光吸収層１９に対して照射位置を相対的に移動させながら、エネルギー線Ｌｈを必要部分のみにスキャン照射する。ここでは、ゲート電極１１の上方を含むその周辺に対して、エネルギー線Ｌｈを部分的にスキャン照射すれば良い。これにより、結晶化アニール処理のするプットの向上を図ると共に、熱拡散を短時間にして基板１のゆがみを防止する。
尚、ゲート絶縁膜１３として金属酸化膜を用いている場合には、光吸収層１９で発生した熱は、非晶質シリコン膜１５だけではなく下層の金属酸化膜にも拡散されるため、同時に金属酸化膜も結晶化させて結晶性の金属酸化膜とすることができる。
また、ゲート電極１１にまで熱拡散がおよぶようにエネルギー線を照射することにより、ゲート電極１１上およびその近辺の非晶質シリコン膜１５部分の結晶性を、他の部分と比較して高くすることができる。さらに、この結晶化アニール処理においては、ゲート電極１１を光吸収層として用い、透明材料からなる基板１側からのエネルギー線の照射による結晶化アニールの効果を併用しても良い。
次に、上述した結晶化アニール処理の原理を説明する。
光吸収層１９に対してエネルギー線Ｌｈを照射した場合、光吸収層１９でのエネルギー線Ｌｈの吸収による発熱により、光吸収層１９の表面側から酸化が進む。例えば、光吸収層１９をモリブデン（Ｍｏ）で形成した場合、モリブデン（Ｍｏ）の酸化反応は５００℃付近で起こる。図４には、モリブデン（Ｍｏ）がエネルギー線Ｌｈの照射によって発熱して酸化された表面（ＭｏＯ2）のラマンスペクトルを示すが、エネルギー線Ｌｈの照射量と共に酸化量が増大し、このラマンスペクトルのピークも増大するのである。しかしながら、さらに酸化が進み、酸化されずに残った光吸収層１９の残膜厚が一定の値以下になると、制御不能に酸化が急激に進行する爆発的酸化が発生する。
以上のような光吸収層１９の酸化の進行において、爆発的酸化が発生する前の状態においては、エネルギー線Ｌｈの照射量と、酸化量とがほぼ線形に近い振る舞いを示す。
このため、上述した実施形態の結晶化アニール処理のように、光吸収層１９の表面側のみが酸化されるようにエネルギー線Ｌｈの照射量を制御することにより、光吸収層１９においての光吸収による発熱と酸化による酸化反応熱とが、光吸収層１９での熱拡散と熱平衡を保ちながら、制御性良好に結晶化アニール処理を進めることができる。そして、再現性の良い微結晶を得ることができる。
尚、爆発的酸化が発生すると、熱流入と熱拡散の熱平衡バランスが崩れる。これにより、非晶質シリコン層が微結晶化する温度に至る前に、光吸収層１９が膜厚方向の全層にわたって酸化されて膜が破壊されるため、制御の良好な結晶化アニール処理を進めることができなくなる。
ここで、上述した結晶化アニールの制御は、次のように行われる。
すなわち、上述した積層構成の光吸収層１９に対してエネルギー線Ｌｈを照射することで、光吸収層１５の酸化と共に非晶質シリコン膜１５の結晶化（微結晶化）が進むと、積層構造の透過光強度Ｔが変化する。そこで、例えば、エネルギー線Ｌｈの未照射部の透過光強度Ｔ０、照射部の透過光強度Ｔ１とし、透過コントラスト＝（Ｔ１−Ｔ０）/（Ｔ１+Ｔ０）と定義する。
そして、図５に示すように、エネルギー線Ｌｈの照射量（fluence）に対して、結晶化率と透過コントラストとは、比例関係に有ることが分かる。また図５から、エネルギー線Ｌｈの照射量が増大して透過コントラストがある程度以上に大きくなると、上述した爆発的酸化により、結晶化アニールが制御不能となり透過コントラストおよび結晶化率の値が測定不能となることが分かる。これによっても、結晶化率が測定可能な範囲（爆発的酸化が発生しない範囲）で結晶化アニール処理を行うことが重要であることがわかる。
また、図６には、エネルギー線Ｌｈの照射量（fluence）に対する、透過コントラストと共に、この結晶化アニール処理を行った微結晶シリコン膜をチャネル領域に用いた薄膜トランジスタ（ＴＦＴ）の電流値の値を示す。図６から、エネルギー線Ｌｈの照射量が多いほど、ＴＦＴの電流値が増大することが分かる。したがって、爆発的酸化が発生しない範囲で透過コントラストを高く設定することが素子形成に有利であることが分かる。
そこで、図７に示すように、エネルギー線Ｌｈが照射される光吸収層１９以下の積層構成毎に、非晶質シリコン膜１５の結晶化率と、透過コントラストとの対応曲線を予め作成しておく。そして、透過コントラストの値をリアルタイムでモニターしてフィードバックしながらエネルギー線Ｌｈの照射量（パワーと照射時間）を制御することにより、目的の透過率（すなわち目的の結晶化率であり爆発的結晶化が発生しない範囲）となるように結晶化アニール処理を行うようにする。これにより、より簡便に測定が可能な透過コントラスト値に基づいて、結晶化率および素子特性（電流値）を高精度に制御した結晶化アニールを行うことが可能である。
以上により、図１（４）に示すように、必要部分において非晶質シリコン膜（１５）を微結晶化させた微結晶シリコン膜１５ａとする。その後は、光吸収層１９およびバッファ層１７をエッチング除去する。尚、バッファ層１７として、ＳｉＮｘ、ＳｉＯｘ、ＳｉＯＮなどのシリコン系の絶縁膜を用いた場合には、バッファ層１７を除去せずにそのまま下記のエッチングストップ層やその一部として用いても良い。
以降は、通常の非晶質シリコン薄膜トランジスタの製造工程と同様の工程を行えば良い。このため、多結晶プロセスと比較して低コストになる。
すなわち先ず、図２（１）に示すように、微結晶シリコン膜１５ａ上に、ゲート電極１１に重ねてエッチングストップ層２１をパターン形成する。エッチングストップ層２１は、ＳｉＮｘ、ＳｉＯｘ、ＳｉＯＮなどのシリコン系の絶縁膜を用い、裏面露光によって形成したレジストパターンをマスクに用いて絶縁膜をパターンエッチングすることによって形成する。このようなエッチングストップ層２１は、例えば５０〜５００ｎｍ程度の膜厚で形成される。
続いて、図２（２）に示すように、エッチングストップ層２１を覆う状態で、基板１の上方にｎ+非晶質シリコン膜２３をＣＶＤ法などによって成膜する。このｎ+非晶質シリコン膜２３は、例えば１０〜３００ｎｍの膜厚で成膜される。次に、ここでの図示を省略したレジストパターンをマスクにしたエッチングにより、ｎ+非晶質シリコン膜２３とその下層の微結晶シリコン膜１５ａとを、ゲート電極１１上を覆ってその両側に延設された活性領域の形状にパターニングする。エッチングの後にはレジストパターンを除去する。尚、微結晶シリコン膜１５ａにおいてゲート電極１１が積層配置された部分がチャネル領域となる。
その後、図２（３）に示すように、アルミニウム（Ａｌ）やチタン（Ｔｉ）またはこれらの積層体からなる金属層２５をスパッタ法などにより形成する。次に、ここでの図示を省略したレジストパターンをマスクに用いたエッチングなどにより、金属層２５とｎ+非晶質シリコン膜２３とをゲート電極１１の上方で分断するようにパターニングし、また金属層２５を配線形状にパターニングする。これにより、金属層２５からなるソース電極２５ｓとドレイン電極２５ｄとを形成し、さらにｎ+非晶質シリコン膜２３からなるソース２３ｓとドレイン２３ｄとを形成する。またこのエッチングにおいては、エッチングストップ層２１でエッチングをストップさせつつ、さらに下層の結晶性のゲート絶縁膜１３をパターニングしても良い。
以上により、微結晶シリコン膜１５ａからなるチャネル領域を用いたボトムゲート型の薄膜トランジスタＴｒが得られる。
その後、図２（４）に示すように、ソース電極２５ｓとドレイン電極２５ｄを覆う状態で、基板１上の全面に例えば窒化シリコンからなるパッシベーション膜３１をＣＶＤ法などにより形成する。以上により、ボトムゲート型の薄膜トランジスタＴｒを基板１上に設けてなるＴＦＴ基板３を得る。
＜表示装置＞
図８には、上述のようにして作製された薄膜トランジスタ基板を用いた表示装置５の一例として、有機ＥＬ表示装置の一構成例を説明するための概略のパネル構成図である。
この図に示すように、表示装置５を構成する基板１上には、表示領域１ａとその周辺領域１ｂとが設定されている。表示領域１ａには、複数の走査線４１と複数の信号線４３とが縦横に配線されており、それぞれの交差部に対応して１つの画素が設けられた画素アレイ部として構成されている。また周辺領域１ｂには、走査線４３を走査駆動する走査線駆動回路４５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線４３に供給する信号線駆動回路４７とが配置されている。
走査線４１と信号線４３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。そして、走査線駆動回路４５による駆動により走査線４１に走査パルスが印加され、信号線４３に所要の信号が供給されると、スイッチング用の薄膜トランジスタＴｒ１がオン状態になる。これにより、信号線４３から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒ２から有機電界発光素子ＥＬに供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。尚、駆動用の薄膜トランジスタＴｒ２と保持容量Ｃｓとは、共通の電源供給線（Ｖｃｃ）４９に接続されている。
このような構成において、スイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２が上述した手順で作製され、さらに同一工程で保持容量Ｃｓも作製される。
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１ｂには、画素回路の変更に応じて必要な駆動回路が追加されても良い。
図９は、表示装置５の４画素分の要部概略断面図である。この図に示すように、画素毎に薄膜トランジスタＴｒ（駆動用の薄膜トランジスタＴｒ２に対応）、スイッチング用の薄膜トランジスタＴｒ１（図示省略）、および保持容量Ｃｓ（図示省略）が配列されたＴＦＴ基板３を駆動基板とし、この上部にはパッシベーション膜３１を兼ねた平坦化絶縁膜を介して有機電界発光素子ＥＬが設けられている。各有機電界発光素子ＥＬは、赤色を発光する赤色発光素子ＥＬ（Ｒ）、緑色の発光する緑発光素子ＥＬ（Ｇ）、青色を発光する青発光素子ＥＬ（Ｂ）が順に全体としてマトリクス状に設けられている。
各有機電界発光素子ＥＬは、平坦化絶縁膜３１に形成された接続孔を介して薄膜トランジスタＴｒに接続された画素電極５１を備えている。各画素電極５１は周縁を覆う絶縁膜パターン５３によって絶縁分離されている。そして、これらの画素電極５１上には、発光層を含む有機層５５および各画素に共通の共通電極５７が積層され、２つの電極５１−５７間に有機層５５が狭持された部分が有機電界発光素子ＥＬとして機能する。
このうち、画素電極５１は、陽極として構成されると共に反射層としての機能も備えており、一方、共通電極５７は、陰極として構成されると共に、有機層５５で発生した光に対して半透過性を有する半透過性電極として構成される。またこれらの電極５１−５７間に挟持される有機層５５は、各有機層で生じた発光光を共振させて共通電極５７側から取り出すために、各有機電界発光素子ＥＬの発光色によってそれぞれ適する膜厚に調整されていることとする。この有機層５５は、陽極となる画素電極５１側から順に、例えば正孔輸送層、発光層、電子輸送層の順に積層されており、発光層内において効果的に電子と正孔との再結合による発光が生じる構成となっている。
以上のような有機電界発光素子ＥＬが配列形成されたＴＦＴ基板３上には、有機電界発光素子ＥＬを挟む状態で、接着剤５９を介して封止基板６１が貼り合わせられている。これらの接着剤５９および封止基板６１は、各有機電界発光素子ＥＬでの発光光を透過する材料からなることとする。
またここでの図示は省略したが、例えば透明なガラスなどの材料により構成された封止基板６１上には、各画素部（有機電界発光素子ＥＬの配置部）に対応して赤色フィルター、緑色フィルター、および青色フィルターなどのカラーフィルタが設けられていても良い。さらに、画素間および画素が配置された表示領域の周縁には、ブラックマトリクスが設けられ、各有機電界発光素子ＥＬでの発光光を取り出すと共に、有機電界発光素子ＥＬなどにおいて反射された外光を吸収し、コントラストを改善する構成となっている。これらのカラーフィルタおよびブラックマトリクスは、封止基板６１のどちらの面に設けられてもよいが、ＴＦＴ基板３側に設けられていることが望ましい。これにより、カラーフィルタおよびブラックマトリクスを表面に露出させず保護することが可能になる。
尚、本発明にかかる表示装置５は、図１０に開示したような、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部である表示領域１ａを囲むようにシーリング部６３が設けられ、このシーリング部６３を接着剤として、透明なガラス等の対向部（上記封止基板６１）に貼り付けられ形成された表示モジュールが該当する。この透明な封止基板６１には、上述したようにカラーフィルタ、保護膜、ブラックマトリックス等が設けられてもよい。尚、表示領域１ａが形成された表示モジュールとしての基板１には、外部から表示領域１ａ（画素アレイ部）への信号等を入出力するためのフレキシブルプリント基板６５が設けられていてもよい。
＜適用例＞
以上説明した本発明に係る表示装置は、図１１〜図１５に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
図１１は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。
図１２は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
図１３は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。
図１４は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
図１５は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
以上説明した実施形態の製造方法によれば、図１（４）を用いて説明したように、非晶質シリコン膜１５の結晶化アニール処理の際には、光吸収層１９の表面側のみを酸化させている。これにより、光吸収層１９上に酸化防止用の絶縁膜を設けることなく、かつエネルギー線Ｌｈの照射を不活性ガス雰囲気内で行うことなく、光吸収層１９が深さ方向に全層にわたって酸化する際の爆発的酸化による制御不能な発熱が防止され、良好に制御された光吸収層１９の発熱によって薄膜の結晶化が行われる。この結果、より簡便な手順により、かつ真空設備を必要とせずに大気中での処理により低コストでの結晶化を行うことが可能になる。
しかも、酸化反応は、上述したようにモリブデンであれば５００℃以上と、ある一定温度以上で開始するため、これが閾値となることによってエネルギー線の照射のパワー密度を従来よりも２桁程度高く設定しても、再現性良く温度制御された結晶化が行われるため、効率の良い結晶化を行うことが可能である。したがって、効率的でかつ制御性の良好な結晶化を行うことが可能になる。また、以上のように、例えば５００℃程度で酸化が開始され、これにより温度制御が成されることにより、基板１と非晶質シリコン膜１５との界面も５００℃以下に保てるので基板１へのダメージはなく、膜はがれ、応力、基板のそり、基板クラックは発生しない。
この結果、以上の結晶化方法を適用することにより、薄膜トランジスタＴｒをよびこれを用いた表示装置５の製造工程の簡略化および低コスト化を図ることが可能になる。しかも、制御性良好に結晶化された微結晶シリコン膜１５ａを用いたことにより、特性の向上が図られかつ素子間の特性バラツキも小さい薄膜トランジスタＴｒを得ることが可能になる。さらにこのような薄膜トランジスタＴｒによって表示装置の駆動を制御することにより、表示特性の向上を図ることも可能になる。具体的には、隣接箇所の輝度ばらつきσ/平均値で１％以下とすることができた。
尚、微結晶シリコン膜１５ａをチャネル領域に用いて薄膜トランジスタＴｒを構成したことにより、多結晶シリコン膜をチャネル領域とした場合と同程度にしきい値Ｖｔｈシフトも小さく抑えられる。
以上説明した本実施形態においては、半導体装置の製造方法としてボトムゲート型の薄膜トランジスタＴｒおよびこれを設けた薄膜トランジスタ基板３の製造を例示した。しかしながら、薄膜トランジスタはトップゲート型であっても良い。この場合、基板１の上方に、ソース電極およびドレイン電極を形成し、さらにｎ＋非晶質シリコンからなるソースおよびドレインを形成した後、これを覆う状態で非晶質シリコン膜および光吸収層を形成してその上部から上述したエネルギー線の照射による結晶化アニール処理を行えば良い。その後は、光吸収層を除去してゲート絶縁膜を成膜し、この上部にゲート電極を形成する。
さらに本発明は、薄膜トランジスタＴｒおよびこれを設けた薄膜トランジスタ基板３の製造への適用に限定されることはなく、半導体薄膜またはその他の材料からなる薄膜を成膜した後に結晶化させる工程を備えた素子および装置の製造に広く適用可能である。
また、本実施形態においては、薄膜トランジスタ基板を用いた表示装置として有機ＥＬ表示装置を例示した。しかしながら本発明が適用される表示装置は、有機ＥＬ表示装置に限定されることはなく、駆動素子としても薄膜トランジスタの閾値変動抑制、移動度向上、面内での特性均一性などが要求されるものであれば、液晶表示装置などの他のフラットパネルディスプレイに適用可能であり、同様の効果を得ることができる。
実施形態の製造方法を示す断面工程図（その１）である。 実施形態の製造方法を示す断面工程図（その２）である。 微結晶シリコンと多結晶シリコンのラマンスペクトルである。 エネルギー線Ｌｈの照射によってモリブデン（Ｍｏ）を酸化させた表面（ＭｏＯ2）のラマンスペクトルである。 エネルギー線Ｌｈの照射量（fluence）に対する、シリコンの結晶化率と積層体の透過コントラストとの関係を示すグラフである。 エネルギー線Ｌｈの照射量（fluence）に対する、積層体の透過コントラストと、エネルギー線Ｌｈの照射によって結晶化した微結晶シリコン膜をチャネル領域に用いた薄膜トランジスタ（ＴＦＴ）の電流値の値を示すグラフである。 シリコンの結晶化率と透過コントラストと関係を示すグラフである。 表示装置のパネル構成の一例を示す図である。 本発明が適用される表示装置のパネル構成の一例を示す図である。 本発明が適用される封止された構成のモジュール形状の表示装置を示す構成図である。 本発明が適用されるテレビを示す斜視図である。 本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。 本発明が適用されるビデオカメラを示す斜視図である。 本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
符号の説明
１…基板、３…ＴＦＴ基板（薄膜半導体装置、電子機器）、５…表示装置、１１…ゲート電極、１３…ゲート絶縁膜、１５…非晶質シリコン膜（半導体薄膜）、１５ａ…微結晶シリコン膜（半導体薄膜）、１９…光吸収層、５１…画素電極、Ｌｈ…エネルギー線、Ｔｒ…薄膜トランジスタ（薄膜半導体素子）

Claims (18)

  1. 基板上に薄膜を成膜する工程と、
    前記薄膜上に光吸収層を成膜する工程と、
    前記光吸収層に対してエネルギー線を、前記光吸収層のうちの表面側のみを酸化させ、他の部分の爆発的酸化を発生させない範囲内の照射エネルギーで照射することにより、当該光吸収層において前記エネルギー線の熱変換によって発生させた熱と前記酸化の反応熱とにより前記薄膜を結晶化させる工程とを行う
    薄膜の結晶化方法。
  2. 前記光吸収層にエネルギー線を照射する際には、
    前記エネルギー線のパワー密度を１００ｋＷ／ｃｍ2以上、照射時間を１ｍ秒以下とする
    請求項１に記載の薄膜の結晶化方法。
  3. 前記光吸収層を、前記薄膜上にバッファ層を介して形成する
    請求項１または２に記載の薄膜の結晶化方法。
  4. 前記バッファ層として、ＳｉＮｘ，ＳｉＯｘまたはＳｉＯＮを用いる
    請求項３に記載の薄膜の結晶化方法。
  5. 前記薄膜として非晶質の半導体薄膜を成膜する
    請求項１に記載の薄膜の結晶化方法。
  6. 前記エネルギー線の照射は大気中で行われる
    請求項１に記載の薄膜の結晶化方法。
  7. 前記エネルギー線として、連続発振レーザを用いる
    請求項１に記載の薄膜の結晶化方法。
  8. 前記連続発振レーザとして、発振波長が２００ｎｍ〜２０００ｎｍのものを用いる
    請求項７に記載の薄膜の結晶化方法。
  9. 前記エネルギー線の照射は、前記薄膜が微結晶化するようにエネルギーを制御して行われる
    請求項１に記載の薄膜の結晶化方法。
  10. 前記エネルギー線の照射は、前記光吸収層に対して照射位置を相対的に移動させながら行う
    請求項１に記載の薄膜の結晶化方法。
  11. 前記エネルギー線の照射は、前記光吸収層の選択された位置に対して部分的に行う
    請求項１に記載の薄膜の結晶化方法。
  12. 前記光吸収層として、モリブデン（Ｍｏ），タンタル（Ｔａ），チタン（Ｔｉ），タングステン（Ｗ）またはコバルト（Ｃｏ）を用いるか、あるいはＷＳｉ，ＭｏＳｉ，ＴｉＳｉ，ＴａＳｉ，ＣｏＳｉのケイ素化合物を用いる
    請求項１に記載の薄膜の結晶化方法。
  13. 基板上に半導体薄膜を成膜する工程と、
    前記半導体薄膜上に光吸収層を成膜する工程と、
    前記光吸収層に対してエネルギー線を、前記光吸収層のうちの表面側のみを酸化させ、他の部分の爆発的酸化を発生させない範囲内の照射エネルギーで照射することにより、当該光吸収層において前記エネルギー線の熱変換によって発生させた熱と前記酸化の反応熱とにより前記半導体薄膜を結晶化させる工程とを行う
    薄膜半導体装置の製造方法。
  14. 前記半導体薄膜を成膜する工程の前に、
    前記基板上にゲート電極を形成し、当該ゲート電極をゲート絶縁膜で覆う工程を行う
    請求項１３に記載の薄膜半導体装置の製造方法。
  15. 前記半導体薄膜を結晶化させる工程の後、
    前記光吸収層を除去し、ゲート絶縁膜を介してゲート電極を形成する工程を行う
    請求項１３に記載の薄膜半導体装置の製造方法。
  16. 前記半導体薄膜を結晶化させる工程では、
    前記ゲート電極でのエネルギー線の吸収による発熱も併用する
    請求項１４に記載の薄膜半導体装置の製造方法。
  17. 基板上に薄膜半導体素子を設けてなる電子機器の製造方法において、
    前記薄膜半導体素子を形成する際には、
    前記基板上に半導体薄膜を成膜する工程と、
    前記半導体薄膜上に光吸収層を成膜する工程と、
    前記光吸収層に対してエネルギー線を、前記光吸収層のうちの表面側のみを酸化させ、他の部分の爆発的酸化を発生させない範囲内の照射エネルギーで照射することにより、当該光吸収層において前記エネルギー線の熱変換によって発生させた熱と前記酸化の反応熱とにより前記半導体薄膜を結晶化させる工程とを行う
    電子機器の製造方法。
  18. 基板上に薄膜半導体素子とこれに接続された画素電極とを形成する表示装置の製造方法において、
    前記薄膜半導体素子を形成する際には、
    前記基板上に半導体薄膜を成膜する工程と、
    前記半導体薄膜上に光吸収層を成膜する工程と、
    前記光吸収層に対してエネルギー線を、前記光吸収層のうちの表面側のみを酸化させ、他の部分の爆発的酸化を発生させない範囲内の照射エネルギーで照射することにより、当該光吸収層において前記エネルギー線の熱変換によって発生させた熱と前記酸化の反応熱とにより前記半導体薄膜を結晶化させる工程とを行う
    表示装置の製造方法。
JP2007132785A 2007-05-18 2007-05-18 薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法 Expired - Fee Related JP5003277B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007132785A JP5003277B2 (ja) 2007-05-18 2007-05-18 薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法
CN2008800165967A CN101681815B (zh) 2007-05-18 2008-04-30 薄膜的结晶化方法、薄膜半导体装置的制造方法、电子设备的制造方法及显示装置的制造方法
KR1020097026248A KR101442875B1 (ko) 2007-05-18 2008-04-30 박막의 결정화 방법, 박막 반도체 장치의 제조 방법, 전자 기기의 제조 방법, 및 표시 장치의 제조 방법
PCT/JP2008/058275 WO2008142970A1 (ja) 2007-05-18 2008-04-30 薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法
US12/600,595 US8168518B2 (en) 2007-05-18 2008-04-30 Method for crystallizing thin film, method for manufacturing thin film semiconductor device, method for manufacturing electronic apparatus, and method for manufacturing display device
US13/441,556 US8518756B2 (en) 2007-05-18 2012-04-06 Method for crystallizing thin film, method for manufacturing thin film semiconductor device, method for manufacturing electronic apparatus, and method for manufacturing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007132785A JP5003277B2 (ja) 2007-05-18 2007-05-18 薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008288425A JP2008288425A (ja) 2008-11-27
JP5003277B2 true JP5003277B2 (ja) 2012-08-15

Family

ID=40031686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007132785A Expired - Fee Related JP5003277B2 (ja) 2007-05-18 2007-05-18 薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法

Country Status (5)

Country Link
US (2) US8168518B2 (ja)
JP (1) JP5003277B2 (ja)
KR (1) KR101442875B1 (ja)
CN (1) CN101681815B (ja)
WO (1) WO2008142970A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5003277B2 (ja) * 2007-05-18 2012-08-15 ソニー株式会社 薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
CN102067285A (zh) * 2009-05-01 2011-05-18 株式会社日本制钢所 结晶膜的制造方法及制造装置
JP5564879B2 (ja) * 2009-10-01 2014-08-06 三菱電機株式会社 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
TWI528418B (zh) 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
JP2011119397A (ja) * 2009-12-02 2011-06-16 Canon Inc 半導体装置及びその製造方法
WO2013069045A1 (ja) * 2011-11-07 2013-05-16 パナソニック株式会社 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
CN102832169A (zh) * 2012-08-28 2012-12-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
KR102580219B1 (ko) * 2015-12-15 2023-09-20 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치
US20190067338A1 (en) * 2017-08-28 2019-02-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Amoled Substrate and Method for Manufacturing Same
CN108039352B (zh) * 2017-12-18 2020-06-05 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法
US10651257B2 (en) 2017-12-18 2020-05-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
CN112542386B (zh) * 2020-11-03 2022-07-08 北海惠科光电技术有限公司 显示面板和薄膜晶体管的制造方法及其制造设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62199012A (ja) * 1986-02-27 1987-09-02 Agency Of Ind Science & Technol 薄膜の再結晶化方法
JPH07335890A (ja) * 1994-06-03 1995-12-22 Seiko Epson Corp 薄膜半導体装置の製造方法
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4780860B2 (ja) * 2000-06-19 2011-09-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004128261A (ja) * 2002-10-03 2004-04-22 Seiko Epson Corp 半導体薄膜及び薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2004134577A (ja) 2002-10-10 2004-04-30 Seiko Epson Corp 半導体薄膜の製造方法、薄膜トランジスタ、半導体装置、薄膜太陽電池、複合半導体装置の製造方法、電気光学装置及び電子機器
JP4954495B2 (ja) 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2007324425A (ja) 2006-06-02 2007-12-13 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
JP5003277B2 (ja) * 2007-05-18 2012-08-15 ソニー株式会社 薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法

Also Published As

Publication number Publication date
US8168518B2 (en) 2012-05-01
CN101681815B (zh) 2011-10-26
KR20100017836A (ko) 2010-02-16
WO2008142970A1 (ja) 2008-11-27
JP2008288425A (ja) 2008-11-27
CN101681815A (zh) 2010-03-24
US20120196395A1 (en) 2012-08-02
US20100159619A1 (en) 2010-06-24
KR101442875B1 (ko) 2014-09-19
US8518756B2 (en) 2013-08-27

Similar Documents

Publication Publication Date Title
JP5003277B2 (ja) 薄膜の結晶化方法、薄膜半導体装置の製造方法、電子機器の製造方法、および表示装置の製造方法
US7319055B2 (en) Method of fabricating a semiconductor device utilizing crystallization of semiconductor region with laser beam
US7576485B2 (en) Image display device with narrow frame
TW494447B (en) Semiconductor device and manufacturing method thereof
JP5354940B2 (ja) 半導体装置の作製方法
JP4433405B2 (ja) 半導体装置の製造方法
US7470621B2 (en) Method for manufacturing semiconductor device
KR100856840B1 (ko) 반도체장치 제작방법
JP2002083689A (ja) 発光装置
CN100570813C (zh) 制造半导体器件的方法
JP4433404B2 (ja) 半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法
JP4781082B2 (ja) 半導体装置の作製方法
JP4841740B2 (ja) 半導体装置の作製方法
JP4409231B2 (ja) 半導体装置の作製方法
JP5412066B2 (ja) 半導体装置の作製方法
JP4614712B2 (ja) 半導体装置の作製方法
JP2003318108A (ja) 薄膜トランジスタの作製方法
JP2007288122A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP4342843B2 (ja) 半導体装置の作製方法
JP4326734B2 (ja) 半導体装置の作製方法
JP2009224360A (ja) 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007288121A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP2003298069A (ja) 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置
JP2004134533A (ja) 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器
JP2004281577A (ja) 半導体素子の製造方法、電気光学装置、電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees