CN107170858A - 横向结构led及其制备方法 - Google Patents

横向结构led及其制备方法 Download PDF

Info

Publication number
CN107170858A
CN107170858A CN201710347694.XA CN201710347694A CN107170858A CN 107170858 A CN107170858 A CN 107170858A CN 201710347694 A CN201710347694 A CN 201710347694A CN 107170858 A CN107170858 A CN 107170858A
Authority
CN
China
Prior art keywords
layers
alloy
preparation
type
carinate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710347694.XA
Other languages
English (en)
Inventor
刘晶晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Ruijie Semiconductor Technology Co Ltd
Original Assignee
Xiamen Ruijie Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Ruijie Semiconductor Technology Co Ltd filed Critical Xiamen Ruijie Semiconductor Technology Co Ltd
Priority to CN201710347694.XA priority Critical patent/CN107170858A/zh
Publication of CN107170858A publication Critical patent/CN107170858A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0054Processes for devices with an active region comprising only group IV elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683Continuous wave laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种横向结构LED及其制备方法,所述制备方法包括:选取SOI衬底;在所述SOI衬底上生长外延层;制作晶化Ge层;在所述晶化Ge层上生长制作脊状Ge‑Sn合金层;在所述脊状Ge‑Sn合金层中制作N型Ge‑Sn合金层及P型Ge‑Sn合金层;制作电极以完成所述LED的制备。本发明利用激光再晶化工艺,处理SOI衬底上的Ge外延层,使其熔化再结晶,横向释放Ge外延层的位错缺陷,获得低位错密度的Ge外延层;同时,由于LRC工艺可精确控制晶化区域,Si与Ge之间材料界面特性好,从而提高了器件性能。

Description

横向结构LED及其制备方法
技术领域
本发明属于集成电路技术领域,特别涉及一种横向结构LED及其制备方法。
背景技术
近年来,为克服大规模集成电路中金属互连信号延迟与功耗的问题,Si光电子技术作为高速光互联中的核心技术,已成为领域内研究发展的热点和重点。高质量的Si基片上光源器件,是实现Si基单片光电集成的一个重要环节。
Ge为间接带隙半导体,通过Sn合金化改性技术(Sn组分大于8%),其可转变为直接带隙半导体。直接带隙Ge-Sn合金合金应用于Si基波导型LED,不仅器件的发光效率高,且与Si工艺兼容,已成为当前领域内研究、应用的重点。
由于Ge-Sn合金合金与Si衬底晶格失配大,直接在Si衬底上制备高质量Ge-Sn合金合金比较困难。工艺上的解决方案是,Si衬底上先制备Ge缓冲层,然后在Ge缓冲层上进一步制备Ge-Sn合金合金。因此,Si衬底上Ge缓冲层的质量直接关系到后续Ge-Sn合金合金的质量。从目前Si衬底上Ge缓冲层的实现情况来看,由于Si衬底与Ge外延层之间晶格失配较大,常规工艺制备的Ge缓冲层位错密度高,不利于后续高质量Ge-Sn合金合金的制备。
发明内容
因此,为解决现有技术存在的技术缺陷和不足,本发明提出一种横向结构LED及其制备方法。
本发明的实施例提供了一种横向结构LED的制备方法,所述制备方法包括:
(a)选取SOI衬底;
(b)在所述SOI衬底上生长Ge外延层;
(c)对所述Ge外延层进行晶化处理形成晶化Ge层;
(d)在所述晶化Ge层上生长制作脊状Ge-Sn合金层;
(e)在所述脊状Ge-Sn合金层中制作N型Ge-Sn合金层及P型Ge-Sn合金层;
(f)制作电极以完成所述LED的制备。
在本发明的一个实施例中,步骤(b)包括:
(b1)在275℃~325℃温度下,利用CVD工艺在所述SOI衬底上生长Ge籽晶层;
(b2在500℃~600℃温度下,利用CVD工艺在在所述Ge籽晶层上生长Ge主体层;
(b3)利用CVD工艺在所述Ge主体层上生成第一SiO2保护层。
在本发明的一个实施例中,步骤(c)包括:
(c1)将包括所述SOI衬底、所述外延层的整个材料加热至700℃;
(c2)利用激光再晶化工艺,处理包括所述SOI衬底、所述外延层的整个材料;
(c3)利用干法刻蚀工艺,刻蚀所述第一SiO2保护层,得到所述晶化Ge层。
其中,激光再晶化工艺(Laserre-crystallization,简称LRC),是一种热致相变结晶的方法,通过激光热处理,使衬底上Ge层熔化再结晶,横向释放Ge层的位错缺陷,不仅可获得高质量的Ge层,还可以克服常规两步法工艺存在的问题。
在本发明的一个实施例中,步骤(d)包括:
(d1)将温度降到350℃以下,在H2氛围中,以SnCl4和GeH4分别作为Sn和Ge源,掺Sn组分为8%,掺Ge组分为92%,生长Ge-Sn合金层。
(d2)利用干法刻蚀工艺,刻蚀部分区域的所述Ge-Sn合金层形成所述脊状Ge-Sn合金层。
在本发明的一个实施例中,步骤(e)包括:
(e11)在所述脊状Ge-Sn合金层上生长第二SiO2保护层;
(e12)利用干法刻蚀工艺,刻蚀所述第二SiO2保护层的指定区域,在所述脊状Ge-Sn合金层表面形成第一待掺杂区域;
(e13)利用离子注入工艺,在所述第一待掺杂区域注入P离子,形成N型Ge-Sn合金层;
(e14)对包括所述N型Ge-Sn合金层的整个材料进行退火处理,然后利用干法刻蚀工艺,刻蚀掉所述第二SiO2保护层。
在本发明的一个实施例中,步骤(e)还包括:
(e21)在所述脊状Ge-Sn合金层上生长第三SiO2保护层;
(e22)利用干法刻蚀工艺,刻蚀所述第三SiO2保护层的指定区域,在所述脊状Ge-Sn合金层表面形成第二待掺杂区域;
(e23)利用离子注入工艺,在所述第二待掺杂区域注入B离子,形成P型Ge-Sn合金层;
(e24)对包括所述P型Ge-Sn合金层的整个材料进行退火处理,然后利用干法刻蚀工艺,刻蚀掉所述第三SiO2保护层。
在本发明的一个实施例中,步骤(f)包括:
(f1)在所述脊状Ge-Sn合金层、所述N型Ge-Sn合金层及所述P型Ge-Sn合金层表面生长SiO2钝化层;
(f2)利用干法刻蚀工艺,刻蚀所述SiO2钝化层的指定区域,形成金属接触孔;
(f3)利用电子束蒸发工艺,在所述金属接触孔区域生长Cr-Au合金层作为电极,以完成所述LED的制备。
在本发明的另一个实施例提供了一种横向结构LED,包括SOI衬底、晶化Ge层、脊状Ge-Sn合金层、N型Ge-Sn合金层、P型Ge-Sn合金层、Cr-Au合金电极及SiO2钝化层,其中,所述LED由上述实施例中的任一项所述的方法制备形成。
与现有技术相比,本发明具有以下有益效果:
本发明利用LRC工艺,处理SOI衬底上的Ge外延层,使其熔化再结晶,横向释放Ge外延层的位错缺陷,获得低位错密度的Ge外延层;同时,由于LRC工艺可精确控制晶化区域,Si与Ge之间材料界面特性好,从而提高了器件性能。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种横向结构LED的制备方法流程图;
图2为本发明实施例提供的一种LRC工艺示意图;
图3a-图3l为本发明实施例的一种横向结构LED的制备方法示意图;
图4为本发明实施例的一种横向结构LED的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种横向结构LED的制备方法流程图,其中,所述制备方法包括:
(a)选取SOI衬底;
(b)在SOI衬底上生长Ge外延层;
(c)对所述Ge外延层进行晶化处理形成晶化Ge层;
(d)在晶化Ge层上生长制作脊状Ge-Sn合金层;
(e)在脊状Ge-Sn合金层中制作N型Ge-Sn合金层及P型Ge-Sn合金层;
(f)制作电极以完成LED的制备。
优选地,步骤(b)包括:
(b1)在275℃~325℃温度下,利用CVD工艺在SOI衬底上生长Ge籽晶层;
(b2在500℃~600℃温度下,利用CVD工艺在在Ge籽晶层上生长Ge主体层;
(b3)利用CVD工艺在Ge主体层上生成第一SiO2保护层。
其中,在步骤(b)中,Ge籽晶层厚40~50nmnm;Ge主体层的厚度为120~150nm;第一SiO2氧化层的厚度为150nm。
优选地,步骤(c)包括:
(c1)将包括SOI衬底、外延层的整个材料加热至700℃;
(c2)利用激光再晶化工艺,处理包括SOI衬底、外延层的整个材料;
(c3)利用干法刻蚀工艺,刻蚀第一SiO2保护层,得到所述晶化Ge层。
其中,在步骤(c)中,激光再晶化工艺中激光波长为808nm,激光光斑尺寸为10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s。
优选地,步骤(d)包括:
(d1)将温度降到350℃以下,在H2氛围中,以SnCl4和GeH4分别作为Sn和Ge源,掺Sn组分为8%,掺Ge组分为92%,生长150~200nm的Ge-Sn合金层。
(d2)利用干法刻蚀工艺,刻蚀部分区域的Ge-Sn合金层形成所述脊状Ge-Sn合金层。
其中,在步骤(d)中,Ge-Sn合金层的厚度为750~800nm;脊状Ge-Sn合金层的厚度为350nm,宽度为1μm。
优选地,步骤(e)包括:
(e11)在脊状Ge-Sn合金层上生长第二SiO2保护层;
(e12)利用干法刻蚀工艺,刻蚀第二SiO2保护层的指定区域,在脊状Ge-Sn合金层表面形成第一待掺杂区域;
(e13)利用离子注入工艺,在第一待掺杂区域注入P离子,形成N型Ge-Sn合金层;
(e14)对包括N型Ge-Sn合金层的整个材料进行退火处理,然后利用干法刻蚀工艺,刻蚀掉第二SiO2保护层。
优选地,步骤(e)还包括:
(e21)在脊状Ge-Sn合金层上生长第三SiO2保护层;
(e22)利用干法刻蚀工艺,刻蚀第三SiO2保护层的指定区域,在脊状Ge-Sn合金层表面形成第二待掺杂区域;
(e23)利用离子注入工艺,在第二待掺杂区域注入B离子,形成P型Ge-Sn合金层;
(e24)对包括P型Ge-Sn合金层的整个材料进行退火处理,然后利用干法刻蚀工艺,刻蚀掉第三SiO2保护层。
其中,在步骤(e)中,第二SiO2保护层厚度为200nm;N型Ge-Sn合金层的掺杂浓度为1×1019cm-3;第三SiO2保护层厚度为200nm;P型Ge-Sn合金层的掺杂浓度为1×1019cm-3
优选地,步骤(f)包括:
(f1)在脊状Ge-Sn合金层、N型Ge-Sn合金层及P型Ge-Sn合金层表面生长SiO2钝化层;
(f2)利用干法刻蚀工艺,刻蚀SiO2钝化层的指定区域,形成金属接触孔;
(f3)利用电子束蒸发工艺,在金属接触孔区域生长Cr-Au合金层作为电极,以完成LED的制备。
其中,在步骤(f)中,SiO2钝化层厚度为150~200nm;Cr-Au合金层的厚度为150~200nm。
本发明利用LRC工艺,处理SOI衬底上的Ge外延层,使其熔化再结晶,横向释放Ge外延层的位错缺陷,获得低位错密度的Ge外延层;同时,由于LRC工艺可精确控制晶化区域,Si与Ge之间材料界面特性好,从而提高了器件性能。
实施例二
请参照图3a-图3l,图3a-图3l为本发明实施例的一种横向结构LED的制备方法示意图,该制备方法包括如下步骤:
第1步、选取衬底。选取SOI衬底301,如图3a所示。
第2步、生长Ge籽晶层302。在275℃~325℃温度下,利用CVD工艺,在SOI衬底301上生长厚度为40~50nm的Ge籽晶层302,如图3b所示。
第3步、生长Ge主体层303。在500℃~600℃温度下,利用CVD工艺,在Ge籽晶层302上生长厚度为120~150nm的Ge主体层303,如图3c所示。
第4步、生长第一SiO2保护层304。利用CVD工艺,在Ge主体层303上生长厚度为第一150nm的SiO2氧化层304,如图3d所示。
第5步、制作晶化Ge层305。将包括SOI衬底001、Ge籽晶层302、Ge主体层303及第一SiO2氧化层304的整个衬底材料加热至700℃,连续利用激光再晶化工艺处理整个材料,然后再利用干法刻蚀工艺,刻蚀第一SiO2氧化层304得到晶化Ge层305,如图3e所示。
第6步、生长Ge-Sn合金层306。在H2氛围中,在350℃温度以下,以SnCl4和GeH4分别作为Sn和Ge源,掺Sn组分为8%,掺Ge组分为92%,生长150~200nm的Ge-Sn合金层,然后利用干法刻蚀工艺,刻蚀部分区域的Ge-Sn合金层形成脊状Ge-Sn合金层306,如图3f所示。
第7步、生长第二SiO2保护层307以及制作第一待掺杂区域。在脊状Ge-Sn合金层上生长厚度为200nm的第二SiO2保护层307;利用干法刻蚀工艺,刻蚀第二SiO2保护层307的指定区域,在脊状Ge-Sn合金层306表面形成第一待掺杂区域,如图3g所示。
第8步、制作N型Ge-Sn合金层。利用离子注入工艺,在第一待掺杂区域注入P离子,形成掺杂浓度为1×1019cm-3的N型Ge-Sn合金层308;对包括N型Ge-Sn合金层308的整个材料进行退火处理,然后利用干法刻蚀工艺,刻蚀掉第二SiO2保护层307,如图3h所示。
第9步、生长第三SiO2保护层309以及制作第二待掺杂区域。在脊状Ge-Sn合金层上生长厚度为200nm的第三SiO2保护层309;利用干法刻蚀工艺,刻蚀第三SiO2保护层的指定区域,在脊状Ge-Sn合金层表面形成第二待掺杂区域,如图3i所示。
第10步、制作P型Ge-Sn合金层310。利用离子注入工艺,在第二待掺杂区域注入B离子,形成掺杂浓度为1×1019cm-3的P型Ge-Sn合金层310;对包括P型Ge-Sn合金层的整个材料进行退火处理,然后利用干法刻蚀工艺,刻蚀掉第三SiO2保护层309,如图3j所示。
第11步、生长SiO2钝化层311以及制作金属接触孔312。在脊状Ge-Sn合金层306、N型Ge-Sn合金层308及P型Ge-Sn合金层310表面生长厚度为150~200nm的SiO2钝化层311;利用干法刻蚀工艺,刻蚀SiO2钝化层的指定区域,形成金属接触孔312,如图3k所示。
第12步、生长Cr-Au合金电极313。利用电子束蒸发工艺,在金属接触孔312区域生长厚度为150~200nm的Cr-Au合金层313作为电极,如图3l所示。
实施例三
请参照图4,图4为本发明实施例提供的一种横向结构LED的结构示意图。该LED采用上述如图3a-图3l所示的制备方法制成。具体地,所述LED包括:SOI衬底401、晶化Ge层402、Ge-Sn合金层403、N型Ge-Sn合金层404、P型Ge-Sn合金层405、SiO2钝化层406及Cr-Au合金电极407。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (9)

1.一种横向结构LED的制备方法,其特征在于,包括:
(a)选取SOI衬底;
(b)在所述SOI衬底上生长Ge外延层;
(c)对所述Ge外延层进行晶化处理形成晶化Ge层;
(d)在所述晶化Ge层上生长制作脊状Ge-Sn合金层;
(e)在所述脊状Ge-Sn合金层中制作N型Ge-Sn合金层及P型Ge-Sn合金层;
(f)制作电极以完成所述LED的制备。
2.根据权利要求1所述的制备方法,其特征在于,步骤(b)包括:
(b1)在275℃~325℃温度下,利用CVD工艺在所述SOI衬底上生长Ge籽晶层;
(b2)在500℃~600℃温度下,利用CVD工艺在在所述Ge籽晶层上生长Ge主体层以形成所述外延层;
(b3)利用CVD工艺在所述Ge主体层上生长第一保护层。
3.根据权利要求2所述的制备方法,其特征在于,步骤(c)包括:
(c1)将包括所述SOI衬底、所述Ge外延层的整个材料加热至700℃;
(c2)利用激光再晶化工艺,对所述整个材料进行晶化处理;
(c3)利用干法刻蚀工艺,刻蚀所述第一保护层,得到所述晶化Ge层。
4.根据权利要求3所述的制备方法,其特征在于,所述激光再晶化工艺中激光波长为808nm,激光光斑尺寸为10mm×1mm,激光功率为1.5kW/cm2,激光移动速度为25mm/s。
5.根据权利要求1所述的制备方法,其特征在于,步骤(d)包括:
(d1)在H2氛围中,以SnCl4和GeH4分别作为Sn和Ge源,掺Sn组分为8%,掺Ge组分为92%,生长所述Ge-Sn合金层。
(d2)利用干法刻蚀工艺,刻蚀部分区域的所述Ge-Sn合金层形成所述脊状Ge-Sn合金层。
6.根据权利要求1所述的制备方法,其特征在于,步骤(e)包括:
(e11)在所述脊状Ge-Sn合金层上生长第二保护层;
(e12)利用干法刻蚀工艺,刻蚀所述第二保护层的指定区域,在所述脊状Ge-Sn合金层表面形成第一待掺杂区域;
(e13)利用离子注入工艺,在所述第一待掺杂区域注入P离子,形成所述N型Ge-Sn合金层;
(e14)对包括所述N型Ge-Sn合金层的整个材料进行退火处理,然后利用干法刻蚀工艺,刻蚀掉所述第二保护层。
7.根据权利要求1所述的制备方法,其特征在于,步骤(e)还包括:
(e21)在所述脊状Ge-Sn合金层上生长第三保护层;
(e22)利用干法刻蚀工艺,刻蚀所述第三保护层的指定区域,在所述脊状Ge-Sn合金层表面形成第二待掺杂区域;
(e23)利用离子注入工艺,在所述第二待掺杂区域注入B离子,形成P型Ge-Sn合金层;
(e24)对包括所述P型Ge-Sn合金层的整个材料进行退火处理,然后利用干法刻蚀工艺,刻蚀掉所述第三保护层。
8.根据权利要求1所述的制备方法,其特征在于,步骤(f)包括:
(f1)在所述脊状Ge-Sn合金层、所述N型Ge-Sn合金层及所述P型Ge-Sn合金层表面生长钝化层;
(f2)利用干法刻蚀工艺,刻蚀所述钝化层的指定区域,形成金属接触孔;
(f3)利用电子束蒸发工艺,在所述金属接触孔区域生长Cr-Au合金层作为电极,以完成所述LED的制备。
9.一种直接带隙Ge-Sn合金横向结构脊状波导型LED,其特征在于,包括SOI衬底、晶化Ge层、脊状Ge-Sn合金层、N型Ge-Sn合金层、P型Ge-Sn合金层、Cr-Au合金电极及钝化层;其中,所述LED由权利要求1~8任一项所述的方法制备形成。
CN201710347694.XA 2017-05-17 2017-05-17 横向结构led及其制备方法 Pending CN107170858A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710347694.XA CN107170858A (zh) 2017-05-17 2017-05-17 横向结构led及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710347694.XA CN107170858A (zh) 2017-05-17 2017-05-17 横向结构led及其制备方法

Publications (1)

Publication Number Publication Date
CN107170858A true CN107170858A (zh) 2017-09-15

Family

ID=59816415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710347694.XA Pending CN107170858A (zh) 2017-05-17 2017-05-17 横向结构led及其制备方法

Country Status (1)

Country Link
CN (1) CN107170858A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85103942A (zh) * 1985-05-16 1986-12-24 中国科学院上海冶金所 绝缘层上多晶硅的激光加热再结晶方法
CN104993025A (zh) * 2015-07-01 2015-10-21 西安电子科技大学 氮化硅膜致应变的锗锡中红外led器件及其制备方法
CN105206509A (zh) * 2009-11-30 2015-12-30 应用材料公司 在半导体应用上的结晶处理

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85103942A (zh) * 1985-05-16 1986-12-24 中国科学院上海冶金所 绝缘层上多晶硅的激光加热再结晶方法
CN105206509A (zh) * 2009-11-30 2015-12-30 应用材料公司 在半导体应用上的结晶处理
CN104993025A (zh) * 2015-07-01 2015-10-21 西安电子科技大学 氮化硅膜致应变的锗锡中红外led器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄志伟等: ""激光退火改善Si 上外延Ge 晶体质量"", 《第十一届全国硅基光电子材料及器件研讨会论文摘要集》 *

Similar Documents

Publication Publication Date Title
US4448632A (en) Method of fabricating semiconductor devices
CN107221582A (zh) 一种发光二极管及其制备方法
JPS58132975A (ja) 半導体装置およびその製法
TW200419017A (en) Method for fabricating single crystal silicon film
CN107658364A (zh) 一种横向PiN结构GeSn光电探测器及其制备方法
DE68922293T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
CN107863399B (zh) 基于LRC工艺的n-Ge-i-Ge-p-Si结构波导型光电探测器及其制备方法
CN206992138U (zh) 脊状发光二极管
CN107170858A (zh) 横向结构led及其制备方法
CN107046086A (zh) 发光二极管
CN207021280U (zh) 基于台阶结构的发光二极管
CN107275453A (zh) 脊状发光二极管
CN107123711B (zh) 一种脊状led及其制备方法
CN107248540B (zh) 基于横向结构led及其制备方法
CN107331724A (zh) 一种红外二极管及其制备方法
CN107248542B (zh) 基于横向结构的led
CN107331747B (zh) 脊状型led
JPS58139423A (ja) ラテラルエピタキシヤル成長法
CN107170859A (zh) 基于横向结构发光二极管
JPS5983993A (ja) 単結晶半導体層の成長方法
CN107919288A (zh) 基于压应变Ge材料NMOS器件及其制备方法
CN107845686A (zh) 基于SiGe的PMOS器件
CN207800625U (zh) 发光二极管
CN107068819B (zh) 基于纵向结构的发光二极管
CN208256679U (zh) 一种基于SiGe的PMOS器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170915

RJ01 Rejection of invention patent application after publication