KR101574898B1

KR101574898B1 - 묘화 방법 및 묘화 장치

Info

Publication number: KR101574898B1
Application number: KR1020140094643A
Authority: KR
Inventors: 가즈히로 나카이
Original assignee: 가부시키가이샤 스크린 홀딩스
Priority date: 2013-09-25
Filing date: 2014-07-25
Publication date: 2015-12-04
Also published as: KR20150034079A; JP6116456B2; CN104465335A; CN104465335B; TW201513171A; JP2015065275A; TWI547973B

Abstract

[과제] 묘화 대상물의 변형에 따른 최적의 위치 맞춤 처리를 실행함으로써, 불필요한 처리 시간을 생략하고, 또한 고정밀도로 묘화 위치가 조정된 묘화를 행한다.
[해결 수단] 기판에 설치된 복수의 칩의 얼라인먼트 마크의 위치를 검출하고(단계 S104), 정규 위치로부터의 위치 편차량을 산출한다(단계 S105). 각 얼라인먼트 마크 사이의 상대적인 위치 편차가 작은 선형 편차이면(단계 S107), 구한 이동량만큼 스테이지를 이동시켜 묘화 위치를 조정한다(단계 S106, S108). 비선형 편차인 경우, 다른 얼라인먼트 마크의 위치를 추정 및 실측하고(단계 S111, S112), 양자간의 위치 편차가 작으면(단계 S114), 래스터 데이터를 보정하며(단계 S115), 크면 얼라인먼트 마크 검출에 의해 각 칩의 위치를 구해 재 RIP 처리를 행한다(단계 S121, S122).

Description

묘화 방법 및 묘화 장치{DRAWING METHOD AND DRAWING APPARATUS}

이 발명은, 묘화 대상물에 설치된 복수의 묘화 영역에 광을 조사하여 묘화를 행하는 묘화 방법 및 묘화 장치에 관한 것이며, 특히 묘화 대상물로의 묘화 장치를 조정하는 기술에 관한 것이다.

예를 들어 반도체 웨이퍼 등의 기판에 보호층이나 배선 패턴을 형성하는 방법으로서, 광조사에 의해 묘화를 행하는 기술이 있다. 이 기술에서는, 감광층을 형성한 기판을 묘화 대상물로서, 묘화 데이터에 의거하여 변조된 광을 묘화 대상물에 조사하여 감광층을 노광한다. 이때, 묘화 대상물의 적정 위치에 묘화를 행하기 위한 묘화 위치의 조정이 필요하며, 그것을 위한 기술이 지금까지도 제안되고 있다.

예를 들어 일본국 특허 공개 2012－074615호 공보에 기재된 기술은, 기판에 미리 형성된 기초 패턴에 새롭게 묘화 패턴을 겹쳐 형성하는 것이고, 처리 과정에 있어서의 기판의 신축이나 변형에 기인하는 기초 패턴과 묘화 패턴의 위치 편차의 해소가 도모되고 있다. 즉, 이 기술에서는, 벡터 형식의 설계 데이터를 미리 래스터라이즈 처리하여 런 렝스 데이터를 작성해 두고, 기초 패턴의 위치 검출 결과에 의거하여 데이터를 묘화 단위마다 보정하면서 묘화에 제공함으로써, 처리 시간의 저하를 초래하는 일 없이, 묘화되는 패턴과 기초 패턴의 위치 맞춤을 행하고 있다.

그런데, 이러한 묘화 대상물로서의 기판은, 1장의 웨이퍼에 복수의 칩 영역이 만들어진 모놀리식 구조인 것이 일반적이지만, 예를 들어 일본국 특허 제4724988호 공보에 기재된 바와 같이, 미리 별체로 형성된 복수의 칩을 사후에 기판에 늘어놓아 만들어진 유사 웨이퍼가 묘화 대상물이 되기도 한다.

모놀리식 구조의 웨이퍼에서는, 복수의 칩 영역이 원래 일체로 만들어져 있기 때문에, 복수의 칩 영역 사이에서의 상대적인 위치 편차는 거의 발생하지 않고, 상기한 일본국 특허 공개 2012－074615호 공보에 기재된 기술도 이것이 전제로 되어 있다. 한편, 일본국 특허 제4724988호 공보에 기재되어 있는 유사 웨이퍼에서는, 웨이퍼상에서 칩 단위에서의 비교적 큰 위치 편차가 발생할 수 있다. 이로 인해, 묘화시의 단순한 웨이퍼 위치의 조정이나, 일본국 특허 공개 2012－074615호 공보에 기재의 보정 처리에서는 대응할 수 없는 경우가 있으며, 이 경우에는 칩마다 위치를 검출하여 그 위치에 맞춘 묘화 데이터를 작성할 필요가 있다. 따라서, 웨이퍼가 묘화에 제공되고 나서 묘화가 완료하기까지 비교적 긴 시간을 필요로 하는데, 원리적으로는 어떠한 칩 배치에도 대응 가능하다.

이와 같이, 묘화에 제공되는 묘화 대상물에 있어서의 변형의 크기는 다양하고, 그에 적합한 보정 방법도 다양하다. 그러나, 지금까지의 기술에서는, 상정되는 변형의 크기에 따라 미리 정해진 보정 기술이 적용될 뿐이며, 묘화 대상물마다 최적인 보정 처리가 적용되는데에는 이르지 못했다. 그 결과, 충분한 위치 맞춤을 행하지 못해 묘화 위치 편차가 발생하거나, 또 불필요한 처리가 실행됨으로써 택트 타임이 길어지는 문제가 있었다.

이 발명은 상기 과제를 감안하여 이루어진 것이며, 묘화 대상물에 설치된 복수의 묘화 영역에 광을 조사하여 묘화를 행하는 묘화 방법 및 묘화 장치에 있어서, 묘화 대상물의 변형에 따른 최적인 위치 맞춤 처리를 실행함으로써, 불필요한 처리 시간을 생략하고, 또한 고정밀도로 묘화 위치가 조정된 묘화를 행할 수 있는 기술을 제공하는 것을 목적으로 한다.

이 발명의 일 양태는, 묘화 대상물에 설치된 복수의 묘화 영역의 각각에, 묘화 수단으로부터 광을 조사하여 묘화하는 묘화 방법으로서, 상기 목적을 달성하기 위해, 묘화해야 할 내용에 대응하는 래스터 데이터를 생성하는 제1 공정과, 상기 묘화 대상물에 대해 상기 묘화 수단을 위치 결정하는 제2 공정과, 상기 복수의 묘화 영역 중 2개 이상을 검출 대상 영역으로 하여 그 위치를 검출하는 제3 공정과, 상기 검출 대상 영역의 위치 검출 결과에 의거하여, 상기 묘화 수단에 의한 상기 묘화 대상물로의 묘화 위치를 조정하는 제4 공정과, 상기 래스터 데이터에 의거하여, 상기 묘화 수단으로부터 상기 묘화 대상물의 상기 묘화 위치에 상기 광을 조사하여 묘화하는 제5 공정을 구비하고, 상기 제4 공정에서는, 상기 제3 공정에서 검출된 상기 검출 대상 영역간의 상대적인 제1 위치 편차량이 제1 역치 이내인지의 여부를 판단하며, 상기 제1 위치 편차량이 상기 제1 역치 이내라고 판단되면, 상기 검출 대상 영역의 위치 검출 결과와, 상기 검출 대상 영역에 대응하여 미리 설정된 기준 위치 사이의 위치 편차량에 의거하여, 상기 묘화 수단과 상기 묘화 대상물의 상대 위치를 조정함으로써 상기 묘화 위치를 조정하는 제1 조정 처리를 실행하는 한편, 상기 제1 위치 편차량이 상기 제1 역치를 초과한다고 판단되면, 또한 상기 복수의 묘화 영역 중 상기 검출 대상 영역과 상이한 적어도 1개를 이차 검출 대상 영역으로 하여 그 위치를 검출하고, 검출된 위치와, 상기 제3 공정에 있어서의 상기 검출 대상 영역의 위치 검출 결과로부터 추정한 상기 이차 검출 대상 영역의 위치 사이의 제2 위치 편차량이 제2 역치 이내인지의 여부를 판단하며, 상기 제2 위치 편차량이 상기 제2 역치 이내라고 판단되면, 상기 제3 공정에 있어서의 상기 검출 대상 영역의 위치 검출 결과와 상기 기준 위치 사이의 위치 편차량에 따른 보정을 상기 래스터 데이터에 대해 실시함으로써 상기 묘화 위치를 조정하는 제2 조정 처리를 실행하고, 상기 제2 위치 편차량이 상기 제2 역치를 초과한다고 판단되면, 상기 묘화 대상물에 포함되는 모든 상기 묘화 영역의 위치를 검출하고, 그 위치 검출 결과에 의거하여 상기 래스터 데이터를 재생성함으로써 상기 묘화 위치를 조정하는 제3 조정 처리를 실행한다.

또, 이 발명의 다른 양태는, 상기 목적을 달성하기 위해, 복수의 묘화 영역이 설치된 묘화 대상물을 유지하는 유지 수단과, 상기 유지 수단에 유지된 상기 묘화 대상물의 상기 복수의 묘화 영역 중 2개 이상을 검출 대상 영역으로 하여, 상기 검출 대상 영역의 위치를 검출하는 위치 검출 수단과, 묘화해야 할 내용에 대응하는 래스터 데이터를 생성하는 데이터 생성 수단과, 상기 래스터 데이터에 의거하여, 상기 묘화 대상물에 광을 조사하여 묘화하는 묘화 수단과, 상기 위치 검출 수단의 검출 결과에 의거하여, 상기 묘화 수단에 의한 상기 묘화 대상물로의 묘화 위치를 조정하는 묘화 위치 조정 수단을 구비하고, 상기 묘화 위치 조정 수단은, 상기 위치 검출 수단에 의해 검출된 상기 검출 대상 영역간의 상대적인 제1 위치 편차량이 제1 역치 이내인지의 여부를 판단하며, 상기 제1 위치 편차량이 상기 제1 역치 이내라고 판단되면, 상기 검출 대상 영역의 위치 검출 결과와, 상기 검출 대상 영역에 대응하여 미리 설정된 기준 위치 사이의 위치 편차량에 의거하여, 상기 묘화 수단과 상기 유지 수단의 상대 위치를 조정함으로써 상기 묘화 위치를 조정하는 제1 조정 처리를 실행하는 한편, 상기 제1 위치 편차량이 상기 제1 역치를 초과한다고 판단되면, 상기 복수의 묘화 영역 중 상기 검출 대상 영역과 상이한 적어도 1개를 이차 검출 대상 영역으로 하여 상기 위치 검출 수단에 검출시킨 상기 이차 검출 대상 영역의 위치와, 상기 검출 대상 영역의 위치 검출 결과로부터 추정한 상기 이차 검출 대상 영역의 위치 사이의 제2 위치 편차량이 제2 역치 이내인지의 여부를 판단하며, 상기 제2 위치 편차량이 상기 제2 역치 이내라고 판단되면, 상기 검출 대상 영역의 위치 검출 결과와 상기 기준 위치 사이의 위치 편차량에 따른 보정을 상기 래스터 데이터에 대해 실시함으로써 상기 묘화 위치를 조정하는 제2 조정 처리를 실행하고, 상기 제2 위치 편차량이 상기 제2 역치를 초과한다고 판단되면, 상기 묘화 대상물에 포함되는 모든 상기 묘화 영역의 위치를 상기 위치 검출 수단에 의해 검출하고, 그 위치 검출 결과에 의거하여 상기 데이터 생성 수단에 상기 래스터 데이터를 재생성시킴으로써 상기 묘화 위치를 조정하는 제3 조정 처리를 실행하는 묘화 장치이다.

이들 발명에서는, 묘화 수단과 묘화 대상물의 위치 맞춤을 행하기 위한 조정 처리로서 제1 내지 제3 조정 처리가 실행 가능하도록 구성되고, 그들이 묘화 대상물에 있어서의 묘화 영역의 위치 검출 결과에 따라 자동적으로 선택되어 실행된다. 이 중 제1 조정 처리는, 묘화 수단과 묘화 대상물의 물리적인 위치 조정이며, 묘화 대상물에 설치된 복수의 묘화 영역의 묘화 수단에 대한 위치 편차량이 거의 균일한 경우에 유효한 조정 처리이다. 또, 제2 조정 처리는, 미리 작성된 래스터 데이터에 보정을 가함으로써 대응 가능한 위치 편차에 대응하는 것이다. 한편, 제3 조정 처리는, 묘화 대상물에 설치된 복수의 묘화 영역 각각의 위치를 파악한 다음 재차 래스터 데이터를 작성하는 조정 처리이며, 다른 조정 처리보다 처리 시간을 필요로 하지만, 각 묘화 영역의 위치에 맞춘 래스터 데이터를 작성함으로써, 묘화 영역의 위치 편차가 큰 경우에서도 대응 가능한 처리이다.

이들 조정 처리를 묘화 대상물 상태에 따라 적당히 구분하여 사용함으로써, 묘화 대상물의 변형에 따른 최적인 위치 맞춤 처리를 실행하고, 불필요한 처리 시간을 생략하며, 또한 고정밀도로 묘화 위치가 조정된 묘화를 행한다고 하는 목적을 달성하는 것이 가능하다.

이를 가능하게 하기 위해, 본 발명에서는, 몇 개의 묘화 영역의 위치를 검출하고, 그 검출 결과를 이용하여 행해야 할 조정 처리를 판단한다. 구체적으로는, 복수의 묘화 영역(검출 대상 영역)간의 상대적인 위치 편차량(제1 위치 편차량)이 제1 역치 이하이면, 묘화 대상물이 묘화 수단에 대해 위치 편차가 발생되어 있다고 해도, 이들 묘화 영역이 일체적으로 어긋나 있다고 볼 수 있기 때문에, 제1 조정 처리를 선택한다. 한편, 제1 위치 편차량이 제1 역치를 초과하는 경우, 각 묘화 영역이 서로 상이한 방향으로 어긋나 있다고, 즉 묘화 대상물에 변형이 발생되어 있다고 생각할 수 있다.

그래서, 또한 다른 묘화 영역(이차 검출 대상 영역)의 위치를 검출하고, 그 위치와, 먼저 검출된 각 검출 대상 영역의 위치로부터 추정한 해당 묘화 영역의 위치 사이의 제2 위치 편차량을 평가한다. 제2 위치 편차량이 작으면, 추정의 정밀도가 높은, 즉, 이미 취득 완료한 정보로부터, 묘화 대상물의 변형의 양태를 일정한 정밀도로 추정할 수 있는 것을 의미하고 있다. 따라서, 추정된 변형이 취소되도록 래스터 데이터를 보정함으로써, 묘화 위치의 조정을 행할 수 있다. 따라서, 이 경우에는 제2 조정 처리를 선택한다.

이에 대해, 제2 위치 편차량이 커지면, 래스터 데이터의 보정으로는 대응할 수 없는 경우가 발생되어 온다. 또, 예를 들어 상기한 유사 웨이퍼를 묘화 대상물로 하는 경우와 같이, 각 칩 즉 묘화 영역이 상이한 방향으로 또한 비교적 크게 어긋나는 경우가 있어, 이러한 편차에 대해서도, 래스터 데이터의 보정으로는 대응하는 것이 어렵다. 그래서, 제2 위치 편차량이 제2 역치를 초과하는 경우, 각 묘화 영역의 위치를 검출하여 파악한 다음 재차 래스터 데이터를 생성하는 제3 조정 처리를 선택한다.

이와 같이, 본 발명에서는, 몇 개의 묘화 영역의 위치를 검출함과 더불어, 그 검출 결과에 의거하여 묘화 수단에 의한 묘화 대상물의 묘화 위치의 조정 양태를 선택하여 실행한다. 따라서, 묘화 대상물마다 변형이나 위치 편차의 양태가 상이해도, 그에 따른 최적인 조정 처리가 선택됨으로써, 묘화 위치의 조정을 적절히 행할 수 있고, 또 과잉인 조정 처리에 의해 처리 시간이 길어져 버리는 문제도 해소된다.

이 발명에 의하면, 묘화 대상물의 변형이나 묘화 영역의 위치 편차에 따라 선택된 양태에서 묘화 위치의 조정이 행해짐으로, 불필요한 처리 시간을 생략하고, 또한 고정밀도로 묘화 위치가 조정된 묘화를 행하는 것이 가능하다.

도 1은 본 발명의 일실시 형태에 따른 패턴 묘화 장치를 도시하는 측면도이다.
도 2는 이 패턴 묘화 장치의 묘화 대상물인 기판을 도시하는 도이다.
도 3은 도 1의 패턴 묘화 장치의 전기적 구성을 도시하는 블럭도이다.
도 4는 패턴 묘화 장치에 의한 패턴 묘화 동작을 나타내는 플로우 차트이다.
도 5는 제1 내지 제4 얼라인먼트 마크를 도시하는 도이다.
도 6은 얼라인먼트 마크의 위치 편차의 예를 도시하는 도이다.
도 7은 제5 얼라인먼트 마크의 위치를 도시하는 도이다.
도 8은 기판상에서의 칩 단위에서의 위치 편차를 설명하는 도이다.
도 9는 패턴 묘화 동작의 변형예를 도시하는 도이다.

도 1은 본 발명의 일실시 형태에 따른 패턴 묘화 장치를 도시하는 측면도이고, 도 2는 이 패턴 묘화 장치의 묘화 대상물인 기판을 도시하는 도이다. 또, 도 3은 도 1의 패턴 묘화 장치의 전기적 구성을 도시하는 블럭도이다. 이 패턴 묘화 장치(1)는, 감광 재료가 표면에 부여된 반도체 기판이나 유리 기판 등의 기판(W)의 표면에 광을 조사하여 패턴을 묘화하는 장치이며, 예를 들어 전자 디바이스가 만들어진 기판에 금속 배선을 형성하기 위한 패턴의 묘화에 이용된다. 각 도에 있어서의 방향을 통일적으로 나타내기 위해, 도 1에 도시하는 바와 같이 XYZ 직교 좌표계를 설정한다. 여기서, XY평면이 수평면이며, Z축이 연직축이다. 보다 구체적으로는, (-Z)방향이 연직 하향을 나타낸다. 또, Z축 둘레의 회전 방향을 θ방향으로 한다.

이 패턴 묘화 장치(1)는, 묘화 엔진(패턴 묘화부)(100)과, 묘화 엔진(100)에 부여하는 스트립 데이터 혹은 분할 묘화 데이터라고 칭하는 분할 노광용 데이터를 생성하는 데이터 처리부(200)를 가지고 있다. 묘화 엔진(100)에서는, 본체 프레임(101)에 대해 도시하지 않은 커버가 장착되어 형성되는 본체 내부에 장치 각 부가 배치되어 본체부가 구성됨과 더불어, 본체부의 외측(본 실시 형태에서는, 도 1에 도시하는 바와 같이 본체부의 우측)에 기판 수납 카세트(110)가 배치되어 있다. 이 기판 수납 카세트(110)에는, 패턴 묘화 전의 미처리 기판(W)이 1로트분 수납되어 있고, 본체 내부에 배치되는 반송 로봇(120)에 의해 본체부에 로딩된다. 또, 미처리 기판(W)에 대해 노광 처리(패턴 묘화 처리)가 실시된 후, 해당 기판(W)이 반송 로봇(120)에 의해 본체부로부터 언로딩되어 기판 수납 카세트(110)에 되돌려진다. 또한, 카세트(C)에 수용되는 1로트분의 기판(W)에 대해서는, 모두 동일 패턴을 묘화하는 것이어도 되고, 또 묘화 패턴이 상이한 기판이 혼재하고 있어도 된다.

이 본체부에서는, 본체 내부의 우측 단부에 반송 로봇(120)이 배치되어 있다. 또, 이 반송 로봇(120)의 좌측에는 기대(130)가 배치되어 있다. 이 기대(130)의 한쪽 단측 영역(도 1의 우측 영역)이, 반송 로봇(120)과의 사이에서 기판(W)의 수도(受渡)를 행하는 기판 수도 영역으로 되어 있는데에 비해, 다른쪽 단측 영역(도 1의 좌측 영역)이 기판(W)으로의 패턴 묘화를 행하는 패턴 묘화 영역으로 되어 있다.

기대(130)상에는, 상면에 올려놓여지는 기판(W)을 대략 수평 자세로 유지하는 스테이지(160)가 설치되어 있다. 이 스테이지(160)는 기대(130)상에서 스테이지 이동 기구(161)에 의해 X방향, Y방향 및 θ방향으로 이동된다. 즉, 스테이지 이동 기구(161)는 기대(130)의 상면에 Y축 구동부(161Y)(도 3), X축 구동부(161X)(도 3) 및 θ축 구동부(161T)(도 3)를 이 순서로 적층 배치한 것이며, 스테이지(160)를 수평면 내에서 2차원적으로 이동시켜 위치 결정한다. 기판(W)을 유지한 스테이지(160)가 Y방향으로 수평 이동함으로써, 기판(W)을 기판 수도 영역과 패턴 묘화 영역 사이에서 이동시킬 수 있다. 또, 스테이지(160)를 θ축(연직축) 둘레로 회전시켜 후술하는 광학 헤드(170)에 대한 상대 각도를 조정하여 위치 결정한다. 또한, 이러한 스테이지 이동 기구(161)로서는, 종래부터 다용되고 있는 X-Y-θ축 이동 기구를 이용할 수 있다.

또, 기대(130)의 상방에는, 기판 수도 영역과 패턴 묘화 영역의 경계 위치에 헤드 지지부(140)가 설치되어 있다. 이 헤드 지지부(140)에서는, 기대(130)로부터 상방을 향해, 1쌍의 각(脚) 부재(141)가 X방향으로 서로 이격하여 세워서 설치됨과 더불어, 그들 각 부재(141)의 꼭대기부를 중개하도록 대들보 부재(143)가 X방향으로 누워서 설치되어 있다. 그리고, 대들보 부재(143)의 패턴 묘화 영역측 측면에 카메라(촬상부)(150)가 고정되어 스테이지(160)에 유지된 기판(W)의 표면(피묘화면, 피노광면)을 촬상 가능하도록 되어 있다.

또, 이와 같이 구성된 헤드 지지부(140)의 패턴 묘화 영역측에, 광학 헤드(170) 및 그 조명 광학계를 수납한 박스(172)가 고정적으로 장착되어 있다. 이 광학 헤드(170)는, 광원으로부터 출사한 광 빔을 후술하는 스트립 데이터에 의거하여 변조한다. 그리고, 광학 헤드(170)는, 광학 헤드(170)의 바로 아래 위치에서 이동하고 있는 기판(W)에 대해 변조광 빔을 하향으로 출사함으로써 스테이지(160)에 유지된 기판(W)을 노광하여 패턴을 묘화한다. 이에 의해, 이 노광 처리에 앞서 실행된 프로세스에 의해 기판(W)에 형성되어 있는 기초 패턴에 대해 묘화 패턴이 겹쳐 묘화된다. 또한, 본 실시 형태에서는, 광학 헤드(170)는 X방향에 복수 채널에서 광을 동시에 조사 가능하도록 되어 있고, X방향을 「부주사 방향」이라고 칭한다. 또, 스테이지(160)를 Y방향으로 이동시킴으로써 기판(W)에 대해 Y방향으로 연장되는 스트립형상의 패턴을 묘화하는 것이 가능하도록 되어 있으며, Y방향을 「주주사 방향」이라고 칭한다.

도 2(a)에 도시하는 바와 같이, 이 패턴 묘화 장치(1)의 묘화 대상물인 기판(W)의 일례는, 대략 원형의 반도체 웨이퍼에 복수의 칩 영역(CR)이 배열된 것이다. 각 칩 영역(CR)에는 집적 회로나 디스크리트 회로 소자 등이 미리 형성되어 있고, 거기에 금속 배선 패턴을 형성할 때에, 이 패턴 묘화 장치(1)가 이용된다. 칩 영역(CR)의 사이즈나 기판(W)상에서의 배치 수, 레이아웃 등은, 제조되는 디바이스에 따라 다양하다.

도 2(a) 우측의 확대도에 도시하는 바와 같이, 각 칩 영역(CR)에는, 해당 칩 영역(CR)의 위치를 외부로부터 검출 가능하게 하기 위한 얼라인먼트 마크(AM)가 설치되어 있다. 얼라인먼트 마크(AM)의 형상이나 위치는 임의이지만, 동 도에 도시하는 바와 같이, 칩 영역(CR) 내에서 가능한 한 떨어진 2개소 이상에 설치되는 것이 바람직하다. 이렇게 함으로써, XY면 내에서의 칩 영역(CR)의 위치뿐만 아니라, θ방향의 회전 각도가 검출 가능해지기 때문이다.

한편, 광학 헤드(170)로부터 기판(W)으로의 묘화는, 도 2(b)에 파선으로 도시하는 바와 같이 밴드(B1) 단위로 이루어진다. 즉, 광학 헤드(170)는 X방향에 있어서의 길이(Wx)의 범위를 동시에 노광하면서 기판(W)에 대해 상대적으로 Y방향으로 주사 이동함으로써, 1밴드분의 묘화를 행한다. X방향에 있어서의 기판(W)과 광학 헤드(170)의 상대 위치를 순차적으로 변화시키면서 밴드(B1) 단위의 묘화를 반복하여 행함으로써, 최종적으로 기판(W)의 전체면에 묘화가 행해진다. 밴드폭(Wx)은 장치 구성에 의해 정해져 있으며, 묘화 대상물인 기판(W)에 있어서의 칩 영역(CR)의 사이즈와는 반드시 상관성이 있는 것은 아니다.

이 1밴드분에 상당하는 묘화 데이터가 스트립 데이터이다. 또한, 실제의 묘화 데이터는, 도 2(b)에 점선으로 도시하는 바와 같이, 밴드(B1)의 사이즈보다 더 세세한 분할 블록(B2) 단위로 구분되어 처리된다.

본 실시 형태에 따른 패턴 묘화 장치는, 상기와 같이 구성된 묘화 엔진( 100)에 적절한 스트립 데이터를 공급하기 위한 데이터 처리부로서 컴퓨터(200)를 가지고 있다. 이 컴퓨터(200)는 CPU나 기억부(201) 등을 가지고 있으며, 묘화 엔진(100)의 노광 제어부(181)와 더불어 전장 락(도시 생략) 내에 배치되어 있다. 또, 컴퓨터(200) 내의 CPU가 소정의 프로그램에 따라 연산 처리함으로써, 래스터 데이터 생성부(202), 보정량 산출부(203), 데이터 보정부(204), 스트립 데이터 생성부(205) 및 얼라인먼트 마크 검출부(206) 등의 기능 블록이 실현된다.

예를 들어 기초 패턴에 겹쳐 묘화하는 묘화 패턴은, 외부의 CAD 등에 의해 생성된 벡터 형식의 설계 데이터로 기술되어 있고, 그 설계 데이터가 컴퓨터(200)에 입력되면, 기억부(201)에 기록되어 보존된다. 그리고, 해당 설계 데이터(211)에 의거하여, 래스터 데이터 생성부(202)가 1장의 기판(W) 전체면에 상당하는 래스터 데이터(비트맵 데이터)를 작성한다. 작성된 래스터 데이터(212)는 기억부(201)에 기록되어 보존된다.

또, 컴퓨터(200)는, 기판(W)의 각 칩 영역(CR)과 광학 헤드(170)의 상대적인 위치 편차를 수정하기 위한 기능 블록으로서, 얼라인먼트 마크 검출부(206), 보정량 산출부(203) 및 데이터 보정부(204)를 구비하고 있다. 구체적으로는, 얼라인먼트 마크 검출부(206)는, 카메라(150)가 기판(W)을 촬상한 화상에 적당한 화상 처리를 실시하여, 화상에 포함되는 얼라인먼트 마크(AM)의 XY좌표 위치를 검출한다.

보정량 산출부(203)는, 기판(W)이 스테이지(160)상의 정규 위치에 위치 결정되었을 때의 각 칩 영역(CR)의 XY좌표 위치를 나타내는 정보로서 설계 데이터에 포함되는 설계 위치 정보와, 얼라인먼트 마크 검출부(206)에 의해 검출된 실제의 위치에 의거하여 얼라인먼트 마크(AM)의 정규 위치로부터의 위치 편차량을 산출하고, 이를 취소하기 위해 필요한 보정량을 구한다. 보정의 대상이 되는 것은, 광학 헤드(170)에 대한 기판(W)의 물리적인 위치, 및 묘화 데이터이다. 즉, 기판(W)의 위치를 변화시킴으로써 위치 편차를 수정하는 것이 가능한 경우, 그로 인해 필요한 스테이지(160)의 이동량이 보정량으로 하여 구해진다. 한편, 묘화 데이터를 보정함으로써 위치 편차를 수정하는 경우에는, 래스터 데이터로부터 스트립 데이터를 작성할 때에 이용되는 보정량이 구해진다.

기판(W)의 물리적인 위치 보정이 필요한 경우, 보정량 산출부(203)로 산출된 보정량은 묘화 엔진(100)의 노광 제어부(181)에 부여된다. 노광 제어부(181)는, 부여된 보정량에 따라 스테이지 이동 기구(161)의 X축 구동부(161X), Y축 구동부(161Y) 및 θ축 구동부(161T)에 대해 각각 X, Y, θ 각 성분의 보정 지시를 부여하고, 그것에 의거하여 X축 구동부(161X), Y축 구동부(161Y) 및 θ축 구동부(161T)가 동작해 스테이지(160)가 이동함으로써, 스테이지(160)상의 기판(W)의 광학 헤드(170)에 대한 위치가 보정된다.

묘화 데이터의 보정이 필요한 경우, 데이터 보정부(204)는, 보정량 산출부(203)로부터 부여되는 보정량에 의거하여, 기억부(201)로부터 독출된 래스터 데이터를 보정한다. 보정된 래스터 데이터에 의거하여, 스트립 데이터 생성부(205)가 밴드 단위의 스트립 데이터를 생성하여, 광학 헤드(170)에 송출한다. 이에 의해, 기판(W)의 위치 편차가 보정된 상태로 묘화가 행해진다.

스테이지(160)의 이동에 의한 기판(W)의 위치 보정과, 묘화 데이터의 보정은 병용하는 것이 가능하다. 즉, 스테이지(160)의 이동에 의해 기판(W)의 위치를 보정하고, 또한 묘화 데이터에 대해서도 보정을 행한 다음 묘화에 제공할 수 있다. 스테이지(160)를 이동시킴으로써, 광학 헤드(170)에 대한 기판(W)의 X방향, Y방향 및 θ방향의 위치를 변화시킬 수 있는데, 기판(W)상의 각 칩 영역(CR)의 이동 방향은 일률적이다. 예를 들어 기판(W)의 변형에 기인하여 각 칩 영역(CR)이 서로 상이한 위치 편차를 발생시키고 있을 때, 스테이지 이동만으로 이를 해소하는 것은 불가능하다. 이에 대응하기 위해서는 묘화 데이터의 보정이 유효하다. 스테이지 이동에 의한 위치 보정과 묘화 데이터의 보정을 병용하는 경우에는, 스테이지 이동에 의해 해소되는 위치 편차분을 뺀 다음에 묘화 데이터의 보정량이 구해진다.

또한, 설계 데이터로부터 래스터 데이터를 작성하고, 기판(W)의 위치 편차나 변형을 수정하기 위한 데이터 보정을 행하여 스트립 데이터를 작성하는 프로세스에 대해서는, 상기 서술한 일본국 특허 공개 2012－074615호 공보에 자세하게 기재되어 있다. 본 실시 형태에 있어서도 일본국 특허 공개 2012－074615호 공보에 기재된 데이터 처리 방법을 적절하게 적용하는 것이 가능하다. 그로 인해, 데이터 처리의 구체적인 내용에 대해서는 설명을 생략한다. 일본국 특허 공개 2012－07 4615호 공보에서는 래스터 데이터가 런 렝스 데이터로서 표현되어 있는데, 래스터 데이터의 표현 형식은 임의이다.

다음에, 상기와 같이 구성된 패턴 묘화 장치(1)에 의한 패턴 묘화 동작에 대해 도 4를 참조하면서 상술한다. 도 4는 패턴 묘화 장치에 의한 패턴 묘화 동작을 나타내는 플로우 차트이다. 이 패턴 묘화 장치(1)에서는, 미처리된 기판(W)을 1로트분 수납하는 카세트(110)가 묘화 엔진(100)에 반송되어 옴과 더불어, 그 기판(W)에 묘화하는 묘화 패턴 및 기판(W)에 있어서의 칩 영역(CR)의 배치를 도시하는 설계 위치 정보를 기술한 설계 데이터(211)가 컴퓨터(200)에 부여되면, 묘화 엔진(100) 및 컴퓨터(200)는 각각 이하와 같이 동작하여 각 기판(W)으로의 묘화 패턴의 묘화를 실행한다.

컴퓨터(200)는, 설계 데이터(211)를 취득하면(단계 S101), 기억부(201)에 보존한 후, 설계 데이터(211)를 래스터라이즈하여 래스터 데이터(212)를 생성하는 RIP(raster image processing) 처리를 개시한다(단계 S102). 작성된 래스터 데이터(212)는 기억부(201)에 기억 보존된다. 한편, 묘화 엔진(100)은, 반송 로봇(120)에 의해 카세트(110)로부터 미처리 기판(W)을 1장 본체부에 로드하고, 스테이지(160)에 올려놓는다(단계 S103). 또한, RIP 처리의 실행과 기판 반입은 병행하여 행해도 되고, 혹은 기판 반입 후에 RIP 처리를 개시해도 된다.

이어서, 설계 데이터(211)에 포함되는 설계 위치 정보로부터, 기판(W)상의 각 칩 영역(CR)에 형성된 얼라인먼트 마크(AM)(도 2) 중에서 선택된 4개의 얼라인먼트 마크, 즉 제1 내지 제4 얼라인먼트 마크의 위치를 특정하고, 카메라(150)에 의해 그 위치를 포함하는 영역의 촬상을 행하여, 얻어진 화상으로부터 얼라인먼트 마크 검출부(206)가 얼라인먼트 마크의 위치를 검출한다(단계 S104). 그리고, 각 얼라인먼트 마크의 정규 위치로부터의 위치 편차량이 산출된다(단계 S105).

도 5는 제1 내지 제4 얼라인먼트 마크를 도시하는 도이다. 도 5(a)에 도시하는 바와 같이, 기판(W)상에 다수 배열된 칩 영역(CR) 중 서로 상이한 4개의 칩 영역(CR1~CR4)이 검출 대상으로서 적당히 선택되고, 이들 칩 영역(CR1~CR4)에 각각 형성된 얼라인먼트 마크(AM1~AM4)가 촬상된다. 기판(W) 전체로서의 위치 편차량을 개괄적으로 파악하기 위해, 검출 대상이 되는 칩 영역(CR1~CR4)은 기판(W)상에서 가능한 한 떨어진 위치에 분산하고 있는 것이 바람직하다.

여기에서는, 간단 명료한 예로서, 칩 영역(CR1, CR2)의 사이, 및 칩 영역(CR3, CR4)의 사이에서 각각 Y방향에 있어서 같은 위치, 또 칩 영역(CR1, CR3)의 사이, 및 칩 영역(CR2, CR4)의 사이에서 각각 X방향에 있어서 같은 위치가 되도록, 각 칩 영역(CR1~CR4)을 선택한다. 이러한 예에서는, 각각의 칩 영역에 설치된 얼라인먼트 마크(AM1~AM4)를 이어서 이루어지는 가상적인 사변형은, X방향으로 평행한 2변과 Y방향으로 평행한 2변으로 구성되는 장방형이다.

도 5(b)에 도시하는 바와 같이, 제n 얼라인먼트 마크(AMn)(n=1, 2, 3, 4)에 대해, 화상으로부터 검출된 해당 얼라인먼트 마크(AMn)의 위치를 나타내는 XY좌표 평면의 점을 Pmn으로 하고, 그 좌표를 (xmn, ymn)에 의해 표시한다. 한편, 설계 위치 정보로부터 구한, 해당 얼라인먼트 마크(AMn)의 정규 위치에 대응하는 점을 Ptn으로 하고, 그 좌표를 (xtn, ytn)에 의해 표시한다. 이 경우, 해당 얼라인먼트 마크(AMn)의 위치 편차량(△xy) 및 그 X방향 성분(△x), Y방향 성분(△y)을 각각 차식：

△x=xmn－xtn

△y=ymn－ytn

△xy=

에 의해 각각 표시할 수 있다. 이와 같이 하여, 기판(W)상의 얼라인먼트 마크(AM1~AM4)의 위치 편차량을 각각 산출할 수 있다.

또한, 도 5에 있어서는, 상기한 제1~제4 얼라인먼트 마크(AM1~AM4) 외에, 기판(W)의 중앙부에 제5 얼라인먼트 마크(AM5)가 도시되어 있다. 이 제5 얼라인먼트 마크(AM5)의 의미 및 그 이용법에 대해서는 후에 상술한다.

도 6은 얼라인먼트 마크의 위치 편차의 예를 도시하는 도이다. 도 6(a)에 도시하는 예에서는, 설계 위치 정보로부터 얻어지는 각 얼라인먼트 마크의 정규 위치를 이은 직사각형(Qt)에 대해, 실제로 검출된 얼라인먼트 마크(AM1~AM4)를 이은 직사각형(Qm)이 그 형상을 유지한 채 X방향, Y방향 및 θ방향으로 위치가 어긋난 양태로 되어 있다. 이러한 타입의 위치 편차이면, 스테이지(160)를 이동시킴으로써 수정하는 것이 가능하다. 한편, 도 6(b)에 도시하는 예에서는, 각 얼라인먼트 마크(AM1~AM4)의 위치 편차가 균일하지 않아, 결과적으로 그들이 이루는 직사각형(Qm)은 정규의 직사각형(Qt)에 비해 변형된 상태로 되어 있다. 이러한 경우, 스테이지 이동만으로는 수정할 수 없다.

이들 2개의 양태는, 얼라인먼트 마크(AM1~AM4)간의 상대 위치에 의해 구별할 수 있다. 즉, 정규의 직사각형 형상을 유지한 채 각 얼라인먼트 마크가 위치 편차를 발생시키고 있는 도 6(a)의 케이스에서는, 각 얼라인먼트 마크(AM1~AM4)간의 상대 위치는, 정규 위치에 있어서의 상대 위치와 크게 변하지 않을 것이다. 한편, 직사각형에 변형이 발생되어 있는 도 6(b)의 케이스에서는, 각 얼라인먼트 마크(AM1~AM4)간의 상대 위치가 크게 변화하고 있게 된다.

따라서, 검출된 각 얼라인먼트 마크(AM1~AM4)의 위치로부터, 서로 상대적인 위치 관계를 구하고, 그것을 정규 위치에 있어서의 위치 관계와 비교하여, 상대적인 위치 편차량(제1 위치 편차량)을 구할 수 있다. 이렇게 하여 구한 제1 위치 편차량을 소정의 제1 역치와 비교함으로써, 위치 편차가 도 6(a) 및 도 6(b)에 도시하는 어느 케이스인지를 판단할 수 있다.

구체적으로는, 예를 들어, 4개의 얼라인먼트 마크로부터 선택한 2개 사이의 상대적인 위치 편차량을 구하는 연산을, 얼라인먼트 마크의 각 조합에 대해 행하고, 그 평균값, 최소값 또는 최대값이 소정의 제1 역치를 초과하는지의 여부에 의해, 위치 편차의 타입을 판정할 수 있다. 평균값, 최소값 및 최대값 중 어느쪽을 제1 위치 편차량으로서 이용할지, 또 제1 역치를 어떤 값으로 할지에 대해서는, 필요해지는 위치 맞춤의 정밀도에 따라 적당히 설정 가능하다.

또한, 이하에서는, 도 6(a)에 도시하는 바와 같이 각 얼라인먼트 마크(AM1~AM4)의 상대적인 위치 관계가 유지된 타입의 위치 편차를 「선형 편차」라고 칭하는 한편, 도 6(b)에 도시하는 바와 같이 각 얼라인먼트 마크(AM1~AM4)가 상이한 편차 방법으로 함으로써 직사각형이 변형되는 타입의 위치 편차를 「비선형 편차」라고 칭한다. 또, 여기에서는 검출되는 얼라인먼트 마크를 가상적으로 이어서 이루어지는 직사각형을 이용해 개념을 설명하고 있는데, 검출해야 할 얼라인먼트 마크의 수 및 배치는 임의이며, 이들을 이어서 이루어지는 도형의 형상이 직사각형이 아닌 경우에서도 같은 생각을 적용하는 것이 가능하다.

도 4로 돌아와, 실제의 동작에 대해 설명한다. 단계 S105에 있어서 각 얼라인먼트 마크(AM1~AM4)의 정규 위치로부터의 위치 편차량이 산출되면, 상기한 선형 편차를 보정하기 위해 필요한 스테이지(160)의 이동량이, 보정량 산출부(203)에 의해 산출된다(단계 S106). 이어서, 얼라인먼트 마크의 위치로부터 파악되는 위치 편차가 선형 편차인지의 여부를 판정한다(단계 S107).

판정은, 예를 들어 다음과 같이 하여 행할 수 있다. 우선, 설계 위치 정보에 의해 특정되는 각 얼라인먼트 마크(AM1~AM4)의 위치 좌표로 이루어지는 점군을, 실제로 검출된 각 얼라인먼트 마크(AM1~AM4)의 위치 좌표로 이루어지는 점군으로 사상(寫像)하는 아핀 계수를 산출한다. 산출에는 예를 들어 최소 이승법을 이용할 수 있다. 이렇게 하여 구한 아핀 계수를 이용하여, 설계 위치 정보로 특정되는 점군의 사상을 구한다. 사상된 점군과, 검출된 각 얼라인먼트 마크(AM1~AM4)의 위치 좌표로 이루어지는 점군 사이의 위치의 차분이, 스테이지 이동에 의해 보정할 수 없는 비선형의 위치 편차 성분을 나타낸다. 또, 이때의 아핀 계수는, 스테이지 이동에 의해 보정할 수 있는 선형의 위치 편차 성분을 나타낸다.

따라서, 아핀 계수를 이용해 사상된 점군에 속하는 각 점과, 검출된 얼라인먼트 마크(AM1~AM4)의 거리에 의해, 위치 편차의 비선형 성분을 나타낼 수 있다. 사상된 점으로부터의 각 얼라인먼트 마크(AM1~AM4)의 위치 편차량 중 최대값, 또는 그들의 위치 편차량의 평균값을, 「제1 위치 편차량」으로 할 수 있다. 그리고, 이 제1 위치 편차량에 대해 허용되는 공차(예를 들어 1μm)를 「제1 역치」로 하여, 제1 위치 편차량이 제1 역치 이내에 들어가는지의 여부에 의해, 위치 편차가 선형인지 비선형인지를 판정할 수 있다.

상기한 바와 같이, 얼라인먼트 마크간의 상대적인 제1 위치 편차량이 제1 역치 이하일 때, 위치 편차의 타입은 스테이지(160)의 이동에 의해 해소 가능한 선형 편차라고 판단된다(단계 S107에 있어서 「YES」). 이 경우에는, 산출된 스테이지 이동량이 노광 제어부(181)에 부여되고, 이에 따라 스테이지 이동 기구(161)가 작동함으로써, 스테이지(160)가 이동한다(단계 S108). 물론, 애초부터 위치가 맞아 있으면 스테이지 이동은 불필요하다. 이에 의해, 광학 헤드(170)에 의한 묘화 위치가 기판(W)상의 최적인 위치로 조정된다. 본 명세서에서는, 이 조정 처리를 「제1 조정 처리」라고 한다. 이 상태에서, 광학 헤드(170)로부터 기판(W)에 광이 조사되어 기판(W)이 노광된다(단계 S109).

한편, 단계(S107)에 있어서의 판단이 「NO」, 즉 제1 위치 편차량이 제1 역치를 초과하여 비선형 편차라고 판단된 경우에는, 제5 얼라인먼트 마크의 위치의 추정을 행한다(단계 S111). 또한, 편차의 타입으로서는 선형 편차에 해당하는 경우여도, 편차량이 크고, 스테이지(160)의 가동 범위 내에서의 이동으로 위치 편차가 해소되지 않는 경우에도, 비선형 편차와 같은 취급을 하는 것이 바람직하다. 제1 편차량과 제1 역치의 비교에 의한 판단을 행함으로써, 이 요구가 만족된다.

도 5(a)에 도시하는 바와 같이, 제5 얼라인먼트 마크(AM5)는, 제1~제4 얼라인먼트 마크(AM1~AM4)가 형성된 칩 영역(CR1~CR4)과는 상이한 칩 영역(CR5)에 형성된 얼라인먼트 마크이다. 이 예에서는 기판(W)의 대략 중앙부에 위치하는 칩 영역(CR5)이 선택되어 있는데, 이에 한정되지 않아 위치는 임의이다. 단, 제1~제4 얼라인먼트 마크(AM1~AM4)가 형성된 칩 영역(CR1~CR4)으로부터는 가능한 한 이격한 위치의 칩 영역인 것이 바람직하고, 이들 칩 영역(CR1~CR4)으로부터의 거리가 대체로 같은 칩 영역인 것이 보다 바람직하다.

도 7은 제5 얼라인먼트 마크의 위치를 도시하는 도이다. 비선형 편차에 있어서는, 도 7(a)에 도시하는 바와 같이, 제1~제4 얼라인먼트 마크(AM1~AM4)를 이어서 이루어지는 직사각형(Qm)은 정규의 직사각형(Qt)에 대해 변형된 형상으로 되어 있다. 이들 얼라인먼트 마크의 정규 위치에 대응하는 점(Ptn)(n=1, 2,…)을 기준으로 하는 집합(Pt)과, 실제로 검출된 얼라인먼트 마크의 위치에 대응하는 점(Pmn)(n=1, 2,…)을 기준으로 하는 집합(Pm)을 생각했을 때, 양자의 관계는, 적당한 기하학적 변환(f)을 이용하여 차식:

f：Pt→Pm

에 의해 표시할 수 있다.

4개의 얼라인먼트 마크(AM1~AM4)의 위치를 도시하는 XY좌표 평면상의 점(Pmn)이 기존의 것이며, 또 이들 정규 위치에 대응하는 점(Ptn)이 설계 위치 정보로부터 산출 가능하기 때문에, 상기 식에 있어서의 기하학적 변환(f)이 어떤 변환인지, 적어도 근사적으로는 정량적으로 구하는 것이 가능하다. 즉, 기판(W)의 변형을 정량화할 수 있다. 대표적인 기하학적 변환 알고리즘으로는, 예를 들어, 정규화 사영 변환, 아핀 변환, TPS(Thin Plate Spline) 보간 등이 있는데, 이들 이외에도 임의의 변환 알고리즘을 적용 가능하다.

이와 같이 적당한 알고리즘으로 기하학적 변환(이하, 간단히 「변환」이라고 한다)(f)을 정량적으로 표현함으로써, 기판(W)상의 임의의 점에 대해, 설계 위치 정보로부터 실제의 위치를 추정할 수 있다. 그래서, 제5 얼라인먼트 마크(AM5)에 대해, 설계 위치 정보와 변환(f)을 이용하여 기판(W)상에 있어서의 위치(Pp5)의 추정을 행한다.

그리고, 실제의 기판(W)상에서 제5 얼라인먼트 마크(AM5)의 위치 검출을 행한다(단계 S112). 구체적으로는, 추정된 위치(Pp5)를 중심으로 하는 기판(W)상의 일부 영역을 카메라(150)가 촬상하고, 촬상된 화상에 포함되는 제5 얼라인먼트 마크(AM5)를 얼라인먼트 마크 검출부(206)가 검출한다. 도 5(b)는 촬상된 화상의 일례를 도시하고 있다. 카메라(150)는 추정된 위치(Pp5)를 중심으로 하여 촬상을 행하고, 촬상된 화상(Im)에서는, 그 대략 중심이 추정 위치(Pp5)에 상당하고 있다. 기판(W)의 변형이 변환(f)에 의해 적절히 근사되어 있으면, 실제의 제5 얼라인먼트 마크(AM5)는 추정 위치(Pp5)의 근방에 있어서 검출될 것이다.

바꾸어 말하면, 제5 얼라인먼트 마크(AM5)가 추정 위치(Pp5)의 근방에서 검출되면, 변환(f)에 의한 근사가 적절하고, 설계 위치 정보에 대해 상기 변환(f)을 적용함으로써, 기판(W)상의 각 칩 영역(CR)의 위치를 추정하는 것이 가능하다. 따라서 이 경우, 예를 들어 일본국 특허 공개 2012－074615호 공보에 기재된 데이터 보정 방법을 적용하여 래스터 데이터를 보정함으로써, 기판(W)의 변형을 취소하고 묘화를 행하는 것이 가능하다.

구체적으로는, 제5 얼라인먼트 마크(AM5)의 추정 위치(Pp5)로부터 실제로 검출된 위치까지의 거리를, 제5 얼라인먼트 마크(AM5)의 위치 편차량으로서 산출한다(단계 S113). 도 7(b)에 도시하는 바와 같이, 제5 얼라인먼트 마크(AM5)의 추정 위치(Pp5)로부터 실제로 검출된 위치(Pm5)까지의 거리가 소정의 제2 역치(V2) 이하이면(단계 S114에 있어서 「YES」), 이 경우의 위치 편차에는 래스터 데이터의 보정에 의해 대응한다. 즉, 보정량 산출부(203)가 필요한 보정량을 산출하고(단계 S115), 묘화시(단계 S109)에는 데이터 보정부(204) 및 스트립 데이터 생성부(205)가 래스터 데이터를 분할 블록(B2) 단위로 순차적으로 보정하면서 스트립 데이터를 작성하여 노광 제어부(181)에 송출하고, 묘화 엔진(100)에 묘화를 행하게 한다. 데이터 보정의 구체적 양태로서는, 일본국 특허 공개 2012－074615호 공보에 기재된 기술을 이용할 수 있다. 이와 같이 하여 행하는 묘화 위치의 조정 처리를, 본 명세서에서는 「제2 조정 처리」라고 한다.

또한, 이 경우에 있어서도, 스테이지 이동에 의해 해소 가능한 위치 편차에 대해서는 스테이지 이동으로 대응한다(단계 S108). 따라서, 보정량의 산출시에는, 검출된 얼라인먼트 마크의 위치 편차량으로부터 스테이지 이동으로 해소되는 편차량을 뺀 다음에, 래스터 데이터의 보정량이 결정된다. 스테이지 이동에 의한 보정에서는, 모든 칩 영역(CR)에 대해 일괄적으로 보정을 행할 수 있고, 또 보정에 의한 데이터 정밀도에의 영향도 없으므로, 스테이지 이동으로 해소 가능한 편차에 대해서는 스테이지 이동으로 대응하는 것이 바람직하다. 특히, 기판(W)의 기울기에 기인하는 칩 영역(CR)의 θ방향의 편차에 대해서는, 밴드(B1)(도 2) 단위 또는 분할 블록(B2) 단위에서의 데이터 보정으로는 대응이 어렵기 때문에, 스테이지 이동에 의해 해소를 도모하는 것이 바람직하다.

한편, 제5 얼라인먼트 마크(AM5)의 추정 위치(Pp5)로부터의 위치 편차량이 제2 역치(V2)보다 커지는 경우가 있다. 이 경우, 촬상된 화상(Im)에 있어서 추정 위치(Pp5)로부터 멀리 떨어진 위치에 제5 얼라인먼트 마크(AM5)가 위치하거나, 또는, 촬상 범위 내에 제5 얼라인먼트 마크(AM5)가 존재하지 않는 케이스가 있을 수 있다. 이들 경우에는, 기판(W)상의 각 칩 영역(CR)의 위치를 기존의 정보로부터 추정할 수 없다. 따라서, 기존의 정보에 의거하는 보정을 할 수 없다.

원래 1장의 웨이퍼에 복수의 칩 영역이 만들어진 모놀리식 구조의 기판에서는, 기판의 신축이나 변형 등에 기인하여, 각 웰 영역 사이에서의 상대적인 위치 편차가 발생하는데, 그 정도는 비교적 작고, 또 편차의 방향이나 양에 일정한 규칙성이 있다. 따라서, 제5 얼라인먼트 마크(AM5)가 다른 얼라인먼트 마크(AM1~AM4)의 위치로부터 추정된 추정 위치(Pp5)로부터 크게 빗나가는 경우는 적다. 한편, 상기 서술한 유사 웨이퍼, 즉 별체로 형성된 칩을 모아 일체화한 기판에서는, 각 칩이 서로 상관이 없는 위치 편차가 발생하는 경우가 있다.

도 8은 기판상에서의 칩 단위에서의 위치 편차를 설명하는 도이다. 동 도에 예시하는 바와 같이, 유사 웨이퍼에 있어서는, 웨이퍼상의 각 칩이 각각 소정 범위 내에서 개별의 위치 편차가 발생될 가능성이 있다. 도면 중의 칩(C1)은 X방향으로 어긋나 있다. 또, 칩(C2, C3)은 XY좌표축에 대해 각 변이 기울어 있어, θ방향으로의 편차가 발생되고 있다. 또 부호(P1)로 표시한 위치에서는, X방향에 있어서의 칩 사이의 간격이 다른 위치보다 커지고 있다. 칩(C4)은 X방향 및 Y방향으로의 편차가 발생되어 있다. 또 부호(C5, C6)로 표시하는 칩은 Y방향으로 어긋나 있다. 이와 같이, 유사 웨이퍼에서는 칩마다 상이한 위치 편차가 발생할 가능성이 있다.

이들의 경우, 각 칩 사이의 편차의 경향에 있어서의 상관성은 낮기 때문에, 어느 칩의 얼라인먼트 마크의 위치로부터 구한 편차량은, 다른 칩의 위치 편차량을 추정하는 재료가 되지 않는다. 따라서, 각 칩마다 위치를 파악하여 묘화 위치를 조정할 필요가 있다. 또 모놀리식 구조의 기판에 있어서도, 변형량이 커지면 래스터 데이터의 보정으로는 전부 대응할 수 없는 경우가 있다. 즉, 각 분할 블록의 기판(W)상에서의 할당 위치를 변위시킴으로써 변형의 보정이 가능한데, 그 변위량은 한정되어 있고, 또 서로 이웃하는 블록 사이에서 변위의 방향이나 양이 크게 상위하면 패턴의 불연속이 발생되기 때문이다. 이러한 경우도, 제5 얼라인먼트 마크의 추정 위치와 검출 위치의 괴리가 커진다.

이들로부터, 제5 얼라인먼트 마크(AM5)의 위치 편차량이 제2 역치를 초과하고 있는 경우에는(단계 S114에 있어서 「NO」), 재차 전체 칩 영역(CR)의 얼라인먼트 마크의 위치 검출을 행한다(단계 S121). 이때, 도 8에 도시하는 바와 같이 각 칩 영역(CR)에는 각각 2개소씩 얼라인먼트 마크가 설치되어 있으므로, 이들 2개소의 얼라인먼트 마크의 위치 검출이 행해진다. 이에 의해, 각 칩 영역(CR)의 XY평면 내에 있어서의 위치 정보에 더해, θ방향의 기울기각에 관한 정보도 얻어진다. 물론 얼라인먼트 마크는 각 칩 영역에 3개 이상 설치되어도 된다.

그리고, 이렇게 하여 얻어진 각 칩 영역(CR)의 위치 및 기울기에 관한 정보와, 기억부(201)에 보존된 설계 데이터(211)에 의거하여, 래스터 데이터 생성부(202)가 재차 RIP 처리를 실행한다(단계 S122). RIP 처리는 벡터 데이터를 래스터라이즈하여 래스터 데이터(비트맵 데이터)에 전개하는 처리이며, 칩 영역(CR)마다, 그 위치 편차 및 기울기를 가미한 래스터라이즈가 행해짐으로써, 묘화 위치를 각 칩 영역(CR)의 위치에 적합시킨 래스터 데이터를 작성할 수 있다. 벡터 데이터 형식의 설계 데이터를 이용하여 위치 보정이 행해짐으로써, 래스터라이즈 후의 데이터에 대폭적인 보정을 가함으로써 발생할 수 있는 묘화 품질의 저하를 회피할 수 있다. 이와 같이 하여 행하는 묘화 위치의 조정 처리를, 본 명세서에서는 「제3 조정 처리」라고 칭한다.

그리고, 재 RIP 처리로 작성된 래스터 데이터에 의해 변조한 광을 기판(W)에 조사함으로써, 각 칩 영역(CR)에 대해 적절한 묘화를 행할 수 있다(단계 S109). 또한, 각 칩의 위치를 파악한 다음의 재 RIP 처리에서는, 원리적으로는 기판(W)의 위치 편차에 기인하는 각 칩의 위치 편차에 대해서도 보정하는 것이 가능하다. 따라서, 기판(W)의 위치 편차분도 포함하여 재 RIP 처리로 일괄하여 보정하도록 해도 되고, 또 기판(W)의 위치 편차에 대해서는 스테이지 이동으로 보정하며, 그런데도 남은 위치 편차분만을 재 RIP 처리로 대응하도록 해도 된다. 이 실시 형태에서는, 묘화에 앞서 스테이지 이동을 행하고(단계 S108), 재 RIP 처리에서는 스테이지 이동으로 해소되는 위치 편차분을 빼고 처리를 행한다. 기판(W)의 위치 편차를 재 RIP 처리로 보정하는 경우에는, 단계 S108은 불필요하다.

이와 같이 하여 1장의 기판(W)에 대한 묘화 처리가 종료하면, 해당 처리 완료된 기판(W)을 기판 수납 카세트(110)에 되돌린다. 상기 카세트에 미처리된 기판(W)이 남아 있으면 그것에 대해서도 상기와 같은 처리에 의해 묘화를 행하고, 기판 수납 카세트(110)에 수납된 1로트분의 기판(W) 모두를 처리 완료할 때까지, 상기 처리를 반복한다.

이상과 같이, 이 실시 형태에서는, 광학 헤드(170)에 의한 기판(W)으로의 묘화 위치의 조정 처리로서, 제1 내지 제3 조정 처리가 미리 준비되어 있고, 얼라인먼트 마크의 위치 검출 결과에 따라 이들이 선택되어 실행된다. 제1 조정 처리는, 기판(W)을 유지하는 스테이지(160)를 이동시킴으로써, 기판(W)상의 각 칩 영역(CR)과 광학 헤드(170)의 상대 위치를 조정하는 처리이며, 각 칩 영역(CR)이 균일한 위치 편차를 가지고 있는 경우에 유효하고, 이러한 편차를 일괄적으로 보정할 수 있다. 또 보정을 위해 묘화 데이터를 가공하지 않으므로, 묘화 품질도 양호하다.

또, 제2 조정 처리는 래스터 데이터를 보정하는 처리이며, 기판(W)의 신축이나 변형에 의해 발생하는 위치 편차에 유효하다. 이 경우, 작성 완료된 래스터 데이터로부터 스트립 데이터를 작성할 때에 수시 보정을 가함으로써, 보정을 위해 처리 시간이 길어지는 경우는 없다. 작성 완료된 래스터 데이터를 사후에 보정함으로써 묘화 품질의 저하가 문제가 될 수 있으나, 미소한 분할 블록(B2) 단위로 보정을 행함으로써, 예를 들어 패턴의 단선과 같이 디바이스 성능에 영향을 미치는 큰 변형을 방지할 수 있다.

한편, 제3 조정 처리는, 얼라인먼트 마크의 위치 검출에 의해 각 칩 영역의 위치 편차량을 파악한 다음에 래스터 데이터를 재생성하는 처리이다. 이 처리에서는, 각 칩 사이에서의 위치 편차의 규칙성의 유무에 상관없이, 또 위치 편차량의 크기에 상관없이 고정밀도의 보정이 가능하다. 또, 래스터라이즈 처리의 단계에서 각 칩 영역의 위치를 반영시킴으로써, 묘화 품질의 저하가 발생하지 않는다. 따라서, 원리적으로는 어느 타입의 위치 편차에도 대응하는 것이 가능하다. 그러나, 얼라인먼트 마크의 위치 검출 및 검출 후의 래스터라이즈 처리가 필요하게 되어 처리 시간이 길어지기 때문에, 복수 기판의 묘화 처리에 있어서의 택트 타임을 증대시켜 버린다. 그로 인해, 제1 및 제2 조정 처리로는 대응할 수 없는 위치 편차가 발생되어 있는 경우에 선택되어야 할 것이다.

제1~제3 조정 처리의 선택은 이하와 같이 하여 행해진다. 즉, 각 칩 영역(CR)에 미리 형성된 얼라인먼트 마크 중 몇 개를 촬상하여 그 위치를 검출하고, 그들 사이의 상대적인 위치 편차량(제1 위치 편차량)이 소정값(제1 역치) 이하이면 작은 선형 편차, 제1 위치 편차량이 제1 역치보다 큰 비선형 편차 중 어느 것이 발생되어 있는지를 판단한다. 선형 편차인 경우, 제1 조정 처리를 선택한다.

한편, 비선형 편차인 경우, 또한 기존의 얼라인먼트 마크의 위치로부터 다른 얼라인먼트 마크의 위치를 추정하고, 그 위치를 촬상하여 실제 위치를 검출한다. 그리고, 추정 위치와 실제의 위치 사이의 위치 편차량(제2 위치 편차량)이 소정값(제2 역치) 이하이면 제2 조정 처리를, 또 제2 위치 편차량이 제2 역치보다 큰 경우에는 제3 조정 처리를 선택한다. 즉, 기존의 칩 영역의 위치로부터 다른 각 칩 영역의 위치 편차량을 어느 정도의 정밀도로 추정 가능한 경우에는 제2 조정 처리를, 그렇지 않은 경우에는 제3 조정 처리를 선택한다.

이러한 판단 플로우에 의해 조정 처리를 결정함으로써, 위치 편차의 양태에 따른 적절한 조정 처리가 실행 가능하고, 또 불필요한 처리가 실행되는 것에 의한 택트 타임의 증대가 방지된다. 즉, 묘화 위치의 조정 처리가, 묘화 대상물인 기판(W)에 따라 최적화된다. 그리고, 이렇게 하여 묘화 위치가 조정되고 묘화가 행해짐으로써, 이 실시 형태에서는, 기판(W)상의 적절한 묘화 위치에 품질이 양호한 묘화를 행할 수 있다.

이상 설명한 바와 같이, 이 실시 형태에 있어서는, 패턴 묘화 장치(1)가 본 발명의 「묘화 장치」로서 기능하고 있고, 기판(W)이 본 발명의 「묘화 대상물」, 각 칩 영역(CR)이 본 발명의 「묘화 영역」에 각각 상당하고 있다. 그리고, 각 칩 영역 중 칩 영역(CR1~CR4)이 본 발명의 「검출 대상 영역」에 상당하는 한편, 칩 영역(CR5)이 「이차 검출 대상 영역」에 상당하고 있다. 또 얼라인먼트 마크(AM1~AM5)가, 본 발명의 「식별 마크」에 상당하고 있다.

또, 상기 실시 형태에 있어서는, 스테이지(160)가 본 발명의 「유지 수단」으로서 기능하는 한편, 광학 헤드(170)가 본 발명의 「묘화 수단」으로서 기능하고 있다. 또, 카메라(150) 및 얼라인먼트 마크 검출부(206)가 일체로서, 본 발명의 「위치 검출 수단」으로서 기능하고 있다. 또, 래스터 데이터 생성부(202)가 본 발명의 「데이터 생성 수단」으로서 기능하는 한편, 보정량 산출부(203), 데이터 보정부(204) 및 스트립 데이터 생성부(205)가 일체로서 본 발명의 「묘화 위치 조정 수단」으로서 기능하고 있다.

또, 도 4의 단계 S102가 본 발명의 「제1 공정」에 상당하고, 단계 S103이 본 발명의 「제2 공정」에 상당한다. 또 단계 S105가 본 발명의 「제3 공정」에 상당하고, 단계 S108, S111~S115, S121~S122가 본 발명의 「제4 공정」에 상당한다. 또한, 단계 S109가 본 발명의 「제5 공정」에 상당한다.

또한, 본 발명은 상기한 실시 형태에 한정되는 것이 아니고, 그 취지를 일탈하지 않는 한에 있어서 상기 서술한 것 이외에 다양한 변경을 행하는 것이 가능하다. 예를 들어, 상기 실시 형태에서는, 기판(W)상의 각 칩 영역(CR)에 얼라인먼트 마크(AM)를 미리 형성해 두고, 그 위치 검출을 행하고 있는데, 각 칩 영역의 위치를 파악할 수 있으면 충분하고, 얼라인먼트 마크의 검출에 의존하지 않아도 된다. 즉, 각 칩 영역에 형성되는 특징적인 패턴이나 칩 영역의 에지 부분 등, 해당 칩 영역의 위치를 특정할 수 있는 부위를 적당히 이용하여 위치 검출을 행할 수 있다. 또, 칩 영역의 위치 검출 방법은, 카메라에 의한 촬상에 의존하지 않는 것이어도 된다.

또 예를 들어, 상기 실시 형태의 패턴 묘화 동작의 처리 플로우(도 4)의 일부를, 이하와 같이 개변하여 실행해도 된다. 또한, 이하의 도 9에서는, 도 4의 각 처리 단계와 처리 내용이 동일한 처리 단계에 대해서는 기재를 생략하거나 또는 동일 단계 번호를 붙여 설명을 생략하는 것으로 한다.

도 9는 패턴 묘화 동작의 변형예를 도시하는 도이다. 제1~제4 얼라인먼트 마크(AM1~AM4)의 위치 편차량으로부터 비선형 편차라고 판단된 경우에는(단계 S107에 있어서 「NO」), 상기 실시 형태에서는 미리 정해진 단일의 기하학적 변환 알고리즘을 이용하여 제5 얼라인먼트 마크(AM5)의 위치 추정을 행하는 것에 비해, 이 변형예에서는, 복수의 변환 알고리즘을 이용하여 각각 제5 얼라인먼트 마크(AM5)의 위치 추정을 행한다(단계 S201). 그리고, 단계 S111에서 제5 얼라인먼트 마크(AM5)의 위치가 검출되면, 단계 S112에서는 각 알고리즘으로 산출된 추정 위치 사이의 위치 편차량이 각각 구해진다. 그리고, 그들의 변환 알고리즘 중 구해진 위치 편차량이 가장 작은 1개를 선출한다(단계 S202).

기존의 얼라인먼트 마크의 위치로부터 알려지지 않은 얼라인먼트 마크의 위치를 특정하는데 있어서는, 기판(W)의 변형을 적절히 근사할 수 있는 변환 알고리즘으로는 높은 추정 정밀도가 얻어지는 한편, 변형의 양태와 맞지 않는 근사로는 당연히 추정 정밀도가 낮아진다. 미리 복수의 변환 알고리즘으로 추정을 행하고, 실제 위치에 가장 가까운 추정 위치를 도출한 변환 알고리즘을 채용함으로써, 보다 기판(W) 상태에 따른 보정 처리가 가능해진다. 구체적으로는, 단계 S114에서는 실제의 위치와 이에 가장 가까운 추정 위치 사이에서 위치 편차량이 평가되고, 또 래스터 데이터를 보정할 때에는, 선출된(즉 가장 높은 추정 정밀도가 얻어진) 변환 알고리즘이 보정 처리에도 적용된다(단계 S203). 이에 의해, 높은 정밀도로 추정된 각 칩 영역(CR)의 위치에 따라 래스터 데이터가 보정되어, 칩 영역(CR)과 묘화 패턴 사이의 위치 편차를 보다 효과적으로 억제할 수 있다.

또 예를 들어, 상기 실시 형태의 패턴 묘화 동작(도 4)에서는, 단계 S106에서 스테이지 이동량이 구해지는데, 실제의 스테이지 이동은 다른 처리가 완료하고 묘화가 행해지기 직전의 단계 S108에 있어서 실행된다. 이를 대신하여, 스테이지 이동량의 산출이 완료하면 다른 처리에 앞서 스테이지 이동을 행하는 구성이어도 된다.

또, 상기 실시 형태에서는, 패턴 묘화 장치는 묘화 엔진(100)과 컴퓨터(2 00)를 일체적으로 구비하고 있는데, 묘화 엔진(100)과 동등의 기능을 가지는 기존의 패턴 묘화 장치에 대해, 컴퓨터(200)와 동등의 기능을 가지는 데이터 처리 장치를 유선 또는 무선에 의해 접속하고, 데이터 처리 장치에 의해 스트립 데이터를 생성하며, 기존의 패턴 묘화 장치에 출력하여 묘화 시키도록 해도 된다.

또한, 본 발명의 적용 대상은 웨이퍼 등의 반도체 기판(W)을 본 발명의 「묘화 대상물」로서 해당 기판에 대해 광을 조사하여 묘화하는 장치에 한정되는 것이 아니고, 예를 들어 프린트 배선 기판이나 유리 기판 등, 다양한 것을 묘화 대상물로서 이용할 수 있다.

이 발명은, 복수의 묘화 영역이 설치된 묘화 대상물에 대해 광조사에 의한 묘화를 행하는 기술에 적절하게 적용할 수 있고, 특히, 묘화 대상물로의 묘화 위치를 조정하면서 묘화를 행하는 기술 분야에 적절하다.

1: 패턴 묘화 장치
150: 카메라(위치 검출 수단)
160: 스테이지(유지 수단, 스테이지)
170: 광학 헤드(묘화 수단)
202: 래스터 데이터 생성부(데이터 생성 수단)
203: 보정량 산출부(묘화 위치 조정 수단)
204: 데이터 보정부(묘화 위치 조정 수단)
205: 스트립 데이터 생성부(묘화 위치 조정 수단)
206: 얼라인먼트 마크 검출부(위치 검출 수단)
AM1~AM5: 얼라인먼트 마크(식별 마크)
CR: 칩 영역(묘화 영역)
CR1~CR4: 칩 영역(검출 대상 영역)
CR5: 칩 영역(이차 검출 대상 영역)
W: 기판(묘화 대상물)

Claims

묘화 대상물에 설치된 복수의 묘화 영역의 각각에, 묘화 수단으로부터 광을 조사하여 묘화하는 묘화 방법에 있어서,
묘화해야 할 내용에 대응하는 래스터 데이터를 생성하는 제1 공정과,
상기 묘화 대상물에 대해 상기 묘화 수단을 위치 결정하는 제2 공정과,
상기 복수의 묘화 영역 중 2개 이상을 검출 대상 영역으로 하여 그 위치를 검출하는 제3 공정과,
상기 검출 대상 영역의 위치 검출 결과에 의거하여, 상기 묘화 수단에 의한 상기 묘화 대상물로의 묘화 위치를 조정하는 제4 공정과,
상기 래스터 데이터에 의거하여, 상기 묘화 수단으로부터 상기 묘화 대상물의 상기 묘화 위치에 상기 광을 조사하여 묘화하는 제5 공정을 구비하고,
상기 제4 공정에서는, 상기 제3 공정에서 검출된 상기 검출 대상 영역간의 상대적인 제1 위치 편차량이 제1 역치 이내인지의 여부를 판단하며, 상기 제1 위치 편차량이 상기 제1 역치 이내라고 판단되면, 상기 검출 대상 영역의 위치 검출 결과와, 상기 검출 대상 영역에 대응하여 미리 설정된 기준 위치 사이의 위치 편차량에 의거하여, 상기 묘화 수단과 상기 묘화 대상물의 상대 위치를 조정함으로써 상기 묘화 위치를 조정하는 제1 조정 처리를 실행하는 한편,
상기 제1 위치 편차량이 상기 제1 역치를 초과한다고 판단되면, 또한 상기 복수의 묘화 영역 중 상기 검출 대상 영역과 상이한 적어도 1개를 이차 검출 대상 영역으로 하여 그 위치를 검출하고, 검출된 위치와, 상기 제3 공정에 있어서의 상기 검출 대상 영역의 위치 검출 결과로부터 추정한 상기 이차 검출 대상 영역의 위치 사이의 제2 위치 편차량이 제2 역치 이내인지의 여부를 판단하며,
상기 제2 위치 편차량이 상기 제2 역치 이내라고 판단되면, 상기 제3 공정에 있어서의 상기 검출 대상 영역의 위치 검출 결과와 상기 기준 위치 사이의 위치 편차량에 따른 보정을 상기 래스터 데이터에 대해 실시함으로써 상기 묘화 위치를 조정하는 제2 조정 처리를 실행하고,
상기 제2 위치 편차량이 상기 제2 역치를 초과한다고 판단되면, 상기 묘화 대상물에 포함되는 모든 상기 묘화 영역의 위치를 검출하고, 그 위치 검출 결과에 의거하여 상기 래스터 데이터를 재생성함으로써 상기 묘화 위치를 조정하는 제3 조정 처리를 실행하는 것을 특징으로 하는 묘화 방법.
청구항 1에 있어서,
상기 복수의 묘화 영역의 각각에 미리 위치 검출용의 식별 마크를 설치해 두고, 상기 식별 마크를 검출함으로써 상기 묘화 영역의 위치를 검출하는, 묘화 방법.
청구항 2에 있어서,
상기 복수의 묘화 영역의 각각에 복수의 상기 식별 마크를 설치하는, 묘화 방법.
청구항 1에 있어서,
상기 제4 공정에 있어서 상기 제2 조정 처리를 실행할 때에는, 상기 제1 조정 처리와 함께 실행하고, 또한, 상기 제3 공정에 있어서의 상기 검출 대상 영역의 위치 검출 결과와 상기 기준 위치 사이의 위치 편차량으로부터 상기 제1 조정 처리를 행함으로써 보정 가능한 위치 편차량을 뺀 위치 편차량에 따른 보정을 상기 래스터 데이터에 실시하는, 묘화 방법.
청구항 1에 있어서,
상기 제4 공정에 있어서 상기 제3 조정 처리를 실행할 때에는, 상기 제1 조정 처리와 함께 실행하고, 또한, 상기 묘화 영역 각각의 위치 검출 결과로부터 상기 제1 조정 처리에 의한 위치 변화량을 빼고 상기 래스터 데이터의 재생성을 행하는, 묘화 방법.
청구항 1에 있어서,
상기 제1 조정 처리에서는, 상기 묘화 대상물의 표면에 수직인 축 둘레에 있어서의 상기 묘화 대상물의 상기 묘화 수단에 대한 상대적인 회전 각도를 조정하는, 묘화 방법.
청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
상기 제4 공정에 있어서, 상기 제2 위치 편차량을 구할 때에는, 상기 검출 대상 영역의 위치 검출 결과로부터 서로 상이한 복수의 산출 방법으로 상기 이차 검출 대상 영역의 위치를 산출하고, 그들 중 검출된 상기 이차 검출 대상 영역의 위치에 가장 가까운 위치와, 검출된 상기 이차 검출 대상 영역의 위치 사이의 편차량을 상기 제2 위치 편차량으로 하는, 묘화 방법.
복수의 묘화 영역이 설치된 묘화 대상물을 유지하는 유지 수단과,
상기 유지 수단에 유지된 상기 묘화 대상물의 상기 복수의 묘화 영역 중 2개 이상을 검출 대상 영역으로 하여, 상기 검출 대상 영역의 위치를 검출하는 위치 검출 수단과,
묘화해야 할 내용에 대응하는 래스터 데이터를 생성하는 데이터 생성 수단과,
상기 래스터 데이터에 의거하여, 상기 묘화 대상물에 광을 조사하여 묘화하는 묘화 수단과,
상기 위치 검출 수단의 검출 결과에 의거하여, 상기 묘화 수단에 의한 상기 묘화 대상물로의 묘화 위치를 조정하는 묘화 위치 조정 수단을 구비하고,
상기 묘화 위치 조정 수단은,
상기 위치 검출 수단에 의해 검출된 상기 검출 대상 영역간의 상대적인 제1 위치 편차량이 제1 역치 이내인지의 여부를 판단하며,
상기 제1 위치 편차량이 상기 제1 역치 이내라고 판단되면, 상기 검출 대상 영역의 위치 검출 결과와, 상기 검출 대상 영역에 대응하여 미리 설정된 기준 위치 사이의 위치 편차량에 의거하여, 상기 묘화 수단과 상기 유지 수단의 상대 위치를 조정함으로써 상기 묘화 위치를 조정하는 제1 조정 처리를 실행하는 한편,
상기 제1 위치 편차량이 상기 제1 역치를 초과한다고 판단되면, 상기 복수의 묘화 영역 중 상기 검출 대상 영역과 상이한 적어도 1개를 이차 검출 대상 영역으로 하여 상기 위치 검출 수단에 검출시킨 상기 이차 검출 대상 영역의 위치와, 상기 검출 대상 영역의 위치 검출 결과로부터 추정한 상기 이차 검출 대상 영역의 위치 사이의 제2 위치 편차량이 제2 역치 이내인지의 여부를 판단하며,
상기 제2 위치 편차량이 상기 제2 역치 이내라고 판단되면, 상기 검출 대상 영역의 위치 검출 결과와 상기 기준 위치 사이의 위치 편차량에 따른 보정을 상기 래스터 데이터에 대해 실시함으로써 상기 묘화 위치를 조정하는 제2 조정 처리를 실행하고,
상기 제2 위치 편차량이 상기 제2 역치를 초과한다고 판단되면, 상기 묘화 대상물에 포함되는 모든 상기 묘화 영역의 위치를 상기 위치 검출 수단에 의해 검출하고, 그 위치 검출 결과에 의거하여 상기 데이터 생성 수단에 상기 래스터 데이터를 재생성시킴으로써 상기 묘화 위치를 조정하는 제3 조정 처리를 실행하는 것을 특징으로 하는 묘화 장치.
청구항 8에 있어서,
상기 묘화 수단은, 상기 래스터 데이터에 의거하여 변조한 상기 광을 상기 묘화 대상물에 주사하여 상기 묘화 대상물을 노광하는, 묘화 장치.
청구항 8 또는 청구항 9에 있어서,
상기 유지 수단은, 상기 묘화 대상물을 유지하는 스테이지를 가지고, 상기 묘화 수단에 대한 상기 스테이지의 상대 위치를 변경 가능하도록 구성된, 묘화 장치.