JP7359899B1

JP7359899B1 - 半導体製造装置及びその半導体製造方法

Info

Publication number: JP7359899B1
Application number: JP2022073575A
Authority: JP
Inventors: 一宏瀬川; 勲田中
Original assignee: Winbond Electronics Corp
Current assignee: Winbond Electronics Corp
Priority date: 2022-04-27
Filing date: 2022-04-27
Publication date: 2023-10-11
Anticipated expiration: 2042-04-27
Also published as: JP2023162876A

Abstract

【課題】半導体製造装置及びその半導体製造方法を提供する。【解決手段】ウェーハのアライメントマーク位置誤差と第１の閾値に基づき、ウェーハを第１のウェーハグループ及び第２のウェーハグループにグループ化し、ここで第１のウェーハグループのアライメントマーク位置誤差は第１の閾値より大きく、第２のウェーハグループのアライメントマーク位置誤差は第１の閾値以下である。第１のウェーハグループのアライメントマーク位置誤差と基準誤差値の差に基づいて、フィードフォワード位置補正値を算出する。フィードフォワード位置補正値に基づき、ウェーハにリソグラフィ工程を実行する。【選択図】図２

Description

本発明は、製造装置に関し、特に半導体製造装置の半導体製造方法に関する。

半導体製造工程では、ウェーハ上にアライメントマークを形成し、前層と後層間のアライメント具合を検査することができる。一般的には、リソグラフィ工程を実行する前に、測定装置によりウェーハのアライメントマーク位置を測定し、測定結果に基づき得られた位置補正量をリソグラフィ裝置に送信し、リソグラフィ裝置は、位置補正に基づきリソグラフィ位置補償を行い、オーバーレイ誤差を許容範囲に制御することができる。しかしながら、測定装置とリソグラフィ裝置の装置性能または構造上の差異（例えば、測定装置とリソグラフィ裝置の製造メーカーが異なる場合）に起因するＡＰＣ（ＡｄｖａｎｃｅｄＰｒｏｃｅｓｓＣｏｎｔｒｏｌ，ＡＰＣ）ノイズは、オーバーレイ誤差制御を困難にし、それにより、半導体工程の歩留まりと生産性に影響を与えることになる。

本発明は、オーバーレイ誤差制御を有効に改善し、それにより、半導体工程の歩留まりと生産性を向上させることのできる、半導体製造装置の半導体製造方法を提供する。

本発明の半導体製造装置は、リソグラフィ裝置、測定装置及びプロセッサを備える。測定装置は、複数のウェーハのアライメントマーク位置誤差を測定する。プロセッサは、リソグラフィ裝置と前記測定装置に結合され、ウェーハのアライメントマーク位置誤差と第１の閾値に基づき、ウェーハを第１のウェーハグループ及び第２のウェーハグループにグループ化し、第１のウェーハグループのアライメントマーク位置誤差と基準誤差値の差に基づいて、フィードフォワード位置補正値を算出し、フィードフォワード位置補正値に基づき、リソグラフィ裝置を制御して、リソグラフィ工程を実行し、ここで第１のウェーハグループのアライメントマーク位置誤差は第１の閾値より大きく、第２のウェーハグループのアライメントマーク位置誤差は第１の閾値以下である。

本発明は、さらに以下の工程を備える半導体製造装置の半導体製造方法を提供する。複数のウェーハのアライメントマーク位置誤差を測定する。ウェーハのアライメントマーク位置誤差と第１の閾値に基づき、ウェーハを第１のウェーハグループ及び第２のウェーハグループにグループ化し、ここで第１のウェーハグループのアライメントマーク位置誤差は第１の閾値より大きく、第２のウェーハグループのアライメントマーク位置誤差は第１の閾値以下である。第１のウェーハグループのアライメントマーク位置誤差と基準誤差値の差に基づいて、フィードフォワード位置補正値を算出する。フィードフォワード位置補正値に基づき、ウェーハにリソグラフィ工程を実行する。

以上により、本発明の実施例は、複数のウェーハのアライメントマーク位置を測定し、ウェーハのアライメントマーク位置誤差と第１の閾値に基づき、ウェーハを第１のウェーハグループ及び第２のウェーハグループにグループ化し、第１のウェーハグループのアライメントマーク位置誤差と基準誤差値の差に基づき、フィードフォワード位置補正値を算出するとともに、フィードフォワード位置補正値に基づき、リソグラフィ裝置を制御して、リソグラフィ工程を実行することができる。このようにして、第１のウェーハグループのアライメントマーク位置誤差と基準誤差値の差を算出して得られたフィードフォワード位置補正値に基づき、リソグラフィ裝置を制御して、リソグラフィ工程を実行する。従来技術のように、直接、測定されたアライメントマーク位置誤差に基づき、リソグラフィ工程を実行しないため、測定装置とリソグラフィ裝置の装置性能または構造上の差異（例えば、ウェーハチャックの差異）に起因するＡＰＣノイズを有効に軽減し、オーバーレイ誤差制御を改善し、半導体工程の歩留まりと生産性を向上させることができる。

本発明の一実施例に基づき図示される半導体製造装置の概略図である。本発明の一実施例に基づき図示される半導体製造装置の半導体製造方法のフロー図である。本発明の一実施例に基づき図示されるフィードフォワード位置補正値を生成する方法のフロー図である。本発明の別の実施例に基づき図示されるフィードフォワード位置補正値を生成する方法のフロー図である。本発明の一実施例に基づき図示される最適化された位置補正値を生成する方法のフロー図である。

実施方式

本発明の内容をより理解しやすくするために、本発明を実際に実施することができる例として、以下の特定の実施形態を取り上げる。さらに、可能な範囲において、図面及び実施形態において同一の符号を使用する部材／構成要素／工程は、同一または類似の部分を表す。

以下、図１を参照すると、図１は、本発明の一実施例に基づき図示される半導体製造装置の概略図である。半導体製造装置は、測定装置１０２、プロセッサ１０４、リソグラフィ裝置１０６及びオーバーレイ測定装置１０８を備えても良く、プロセッサ１０４は、測定装置１０２、リソグラフィ裝置１０６及びオーバーレイ測定装置１０８に結合される。測定装置１０２は、例えば、自立型プリアライナー（Ｓｔａｎｄ－ＡｌｏｎｅＰｒｅ－Ａｌｉｇｎｅｒ）であって良いが、これに限られない。測定装置１０２は、ウェーハ上のアライメントマークと基準位置間の偏差を測定し、アライメントマーク位置誤差を得ることができる。リソグラフィ裝置１０６は、ウェーハにリソグラフィ工程を実行するのに用い、リソグラフィ裝置１０６は、例えば、走査型露光機であって良いが、これに限られない。

図２に示されるように、プロセッサ１０４は、測定装置１０２を制御して、ウェーハにアライメントマーク位置誤差の測定を行い（工程Ｓ２０２）、その後、測定装置１０２の測定結果に基づき、フィードフォワード位置補正値を算出するのに用いる測定データを選別し、例えば、アライメントマーク位置誤差が過大の測定データを除外し（例えば、アライメントマーク位置誤差が所定の臨界値より大きい測定データを除去し）、選別後の測定データに基づき、フィードフォワード位置補正値を算出し（工程Ｓ２０４）、その後、さらにリソグラフィ裝置１０６を制御して、ウェーハにリソグラフィ工程を実行する（工程Ｓ２０６）とともに、オーバーレイ測定装置１０８を制御して、ウェーハのオーバーレイ誤差を測定する（工程Ｓ２０８）ことができ、ここでリソグラフィ工程は、例えば、レジスト塗布、露光及び現像等の工程を含んでも良いが、これに限られない。また、プロセッサ１０４は、さらに工程Ｓ２１０で生成された最適化された位置補正値に基づきリソグラフィ工程を実行することができ、ここで、工程Ｓ２１０では、工程Ｓ２０４で生成されたフィードフォワード位置補正値及び工程Ｓ２０８からのフィードバック値（オーバーレイ測定装置１０８がウェーハを測定して得られたオーバーレイ誤差）に基づき、最適化された位置補正値を生成することができる。工程Ｓ２１２では、工程Ｓ２０８で測定されたオーバーレイ誤差が所定のオーバーレイ誤差より小さいかどうかを判断し、オーバーレイ誤差が所定のオーバーレイ誤差より小さい場合は、終了工程に移り、オーバーレイ誤差が所定のオーバーレイ誤差より小さくない場合は、オーバーレイ誤差が所定のオーバーレイ誤差より小さくなるまで、工程Ｓ２０６に戻り作業をやり直す。

より詳細に言えば、工程Ｓ２０４の実施の詳細は、例えば、図３に示される通りであって良い。プロセッサ１０４は、測定装置１０２が測定した複数のウェーハのアライメントマーク位置誤差に基づき、複数のウェーハをグループ化することができ、例えば、各ウェーハのアライメントマーク位置誤差と第１の閾値を比較して（工程Ｓ３０２）、アライメントマーク位置誤差が第１の閾値より大きいウェーハを第１のウェーハグループとし、アライメントマーク位置誤差が第１の閾値より大きくないウェーハを第２のウェーハグループとする（工程Ｓ３０４）。その後、プロセッサ１０４は、さらに第１のウェーハグループのアライメントマーク位置誤差と基準誤差値の差に基づき、フィードフォワード位置補正値を算出する（工程Ｓ３０６）。

ここで、ウェーハのアライメントマーク位置誤差は、例えば、多項式からなるモデル公式を用いて近似計算を行うことができ、プロセッサ１０４は、測定されたアライメントマーク位置誤差に基づき、最小二乗法等の統計演算を用いて、位置座標とアライメントマーク位置座標の誤差の関係を表すモデル公式の係数を求めることができ、アライメントマーク位置誤差のモデル公式は、例えば、下記式で表されても良い。

ここで、ＭＸ、ＭＹは、ウェーハの原点を中心とする座標系のＸ軸方向とＹ軸方向上の誤差であり、ｗｘ、ｗｙは、ウェーハの原点を中心とする座標系の位置座標であり、ｆｘ、ｆｙは、照射（ｓｈｏｔ）領域の原点を中心とする座標系の位置座標である。係数ｗｋ１～ｗｋ２０及びｓｋ１～ｓｋ６は、例えば、測定装置１０２が測定したウェーハ上のアライメントマーク位置と設計の基準アライメントマーク位置の差に基づき、最小二乗法を用いて算出し得ることができるが、これに限られず、一部の実施例においては、平均値、中央値、最大値、最小値、３Ｓｉｇｍａ、Ｍ＋３Ｓｉｇｍａ等の方法を用いて算出し得ることもできる。前記第１の閾値は、例えば、係数ｗｋ１～ｗｋ２０及びｓｋ１～ｓｋ６と対応する複数の閾値を含んでも良く、例えば、係数ｗｋ１～ｗｋ２０及びｓｋ１～ｓｋ６のいずれかが対応する閾値より大きい場合、ウェーハは第１のウェーハグループにグループ化され、そうでない場合には、第２のウェーハグループにグループ化される。

また、基準誤差値は、例えば、第２のウェーハグループのウェーハのアライメントマーク位置誤差に基づき得ることができ、例えば、第２のウェーハグループのウェーハのアライメントマーク位置誤差の平均値を算出して基準誤差値とすることができ、例えば、第２のウェーハグループの各ウェーハのアライメントマーク位置誤差の係数ｗｋ１の平均値を算出し、残りの係数ｗｋ２～ｗｋ２０及びｓｋ１～ｓｋ６の平均値も同様の方法で算出するとともに、各係数の平均値を前記多項式からなるモデル公式の係数として、多項式からなるモデル公式で表される基準誤差値を得ることができるが、これに限られず、第２のウェーハグループのウェーハのアライメントマーク位置誤差の中央値を算出して基準誤差値とすることもでき、例えば、第２のウェーハグループのウェーハのアライメントマーク位置誤差の各係数の中央値を、前記多項式からなるモデル公式の係数として、多項式からなるモデル公式で表される基準誤差値を得ることもできる。一部の実施例においては、基準誤差値は、過去の履歴データに基づき設定することもでき、例えば、以前のロットのウェーハにおいてアライメントマーク位置誤差が第１の閾値以下であるウェーハのアライメントマーク位置誤差に基づき取得することができ、例えば、Ｎロット前のウェーハの第２のウェーハグループのウェーハのアライメントマーク位置誤差の平均値を基準誤差値とすることができ、ここでＮは正の整数である。

フィードフォワード位置補正値を算出した後、プロセッサ１０４は、フィードフォワード位置補正値に基づき、リソグラフィ裝置１０６を制御して、ウェーハにリソグラフィ工程を実行することができる。このようにして、第１のウェーハグループのアライメントマーク位置誤差と基準誤差値の差を算出して得られたフィードフォワード位置補正値に基づき、リソグラフィ裝置１０６を制御して、リソグラフィ工程を実行する。従来技術のように、直接、測定されたアライメントマーク位置誤差に基づき、リソグラフィ工程を実行するのではないため、測定装置１０２とリソグラフィ裝置１０６の装置性能または構造上の差異（例えば、ウェーハチャックの差異）に起因するＡＰＣノイズを有効に軽減して、オーバーレイ誤差制御を改善し、半導体工程の歩留まりと生産性を向上させることができる。ここで、フィードフォワード位置補正値は、多項式からなるモデル公式として表すこともでき、つまり、第１のウェーハグループの各ウェーハのアライメントマーク位置誤差の各係数と基準誤差値を表すモデル公式に対応する係数を減算し、減算後の各係数を前記多項式からなるモデル公式の係数として、多項式からなるモデル公式で表されるフィードフォワード位置補正値を得ることができる。

図４は、本発明の別の実施例に基づき図示されるフィードフォワード位置補正値を生成する方法のフロー図である。本実施例において、プロセッサ１０４は、工程Ｓ３０６の後に、さらに第２のウェーハグループのアライメントマーク位置誤差と第２の閾値を比較することができ（工程Ｓ４０２）、第２のウェーハグループのアライメントマーク位置誤差と第２の閾値を比較する方法は、第１のウェーハグループのアライメントマーク位置誤差と第１の閾値を比較する方法に類似しているため、ここでは記載を省略する。第２のウェーハグループのアライメントマーク位置誤差が第２の閾値より大きくない場合、終了工程に移ることができる。第２のウェーハグループのアライメントマーク位置誤差が第２の閾値より大きい場合、さらに第２のウェーハグループのアライメントマーク位置誤差補正に基づきフィードフォワード位置補正値を補正することができ（工程Ｓ４０４）、例えば、工程Ｓ３０６において算出して得られたフィードフォワード位置補正値の各係数と第２のウェーハグループのウェーハのアライメントマーク位置誤差を表すモデル公式において対応する係数を減算し、減算後の各係数を前記多項式からなるモデル公式の係数として、多項式からなるモデル公式で表される補正後のフィードフォワード位置補正値を得ることができる。ここで、フィードフォワード位置補正値を補正するのに用いられる第２のウェーハグループのウェーハのアライメントマーク位置誤差は、例えば、第２のウェーハグループ内の全てのウェーハのアライメントマーク位置誤差の平均値であって良いが、これに限られず、例えば、第２のウェーハグループのウェーハのアライメントマーク位置誤差の中央値であっても良い。

図５は、本発明の一実施例に基づき図示される最適化された位置補正値を生成する方法のフロー図である。より詳細に言えば、工程Ｓ２１０の実施の詳細は、例えば、図５に示される通りであって良い。プロセッサは、オーバーレイ測定装置１０８がウェーハを測定して得られたオーバーレイ誤差を受信することができ（工程Ｓ５０２）、ここでオーバーレイ誤差を算出する際に使用するモデル公式は、例えば、アライメントマーク位置誤差を算出する際と同様に、多項式からなるモデル公式を用いて近似計算を行なっても良いが、ここでは記載を省略する。プロセッサ１０４は、オーバーレイ測定装置１０８がウェーハを測定して得られたオーバーレイ誤差、プロセッサ１０４が算出したフィードフォワード位置補正値及びリソグラフィ裝置１０６が、以前、ウェーハにリソグラフィ工程を実行する際に使用した位置補正値に基づき、最適化された位置補正値を算出することができる（工程Ｓ５０４）。例えば、現在、リソグラフィ工程を行おうとするウェーハが第Ｎ個目のウェーハであると仮定すると、リソグラフィ裝置１０６が、以前、ウェーハにリソグラフィ工程を実行する際に使用した位置補正値を第Ｎ－１個目のウェーハにリソグラフィ工程を実行する際に使用する最適化された位置補正値とする。プロセッサ１０４は、リソグラフィ裝置１０６が第Ｎ－１個目のウェーハにリソグラフィ工程を実行する際に使用する位置補正値から、測定装置１０２が提供する第Ｎ個目のウェーハのフィードフォワード位置補正値及びオーバーレイ測定装置１０８が第Ｎ－１個目のウェーハを測定して得られたオーバーレイ誤差を減算して、現在、リソグラフィ工程を行おうとする第Ｎのウェーハの最適化された位置補正値を得ることができ、このようにして、フィードフォワード位置補正値が次のウェーハの最適化された位置補正値に影響することを回避することができる。ここで、最適化された位置補正値は、例えば、前記多項式からなるモデル公式として表すこともできる。

また、以前、ウェーハにリソグラフィ工程を実行する際にフィードフォワード位置補正値を使用していない場合、プロセッサ１０４は、オーバーレイ測定装置１０８がウェーハを測定して得られたオーバーレイ誤差及びリソグラフィ裝置１０６が、以前、ウェーハにリソグラフィ工程を実行する際に使用した位置補正値に基づき、最適化された位置補正値を算出することができ（工程Ｓ５０６）、例えば、リソグラフィ裝置１０６が第Ｎ－１個目のウェーハにリソグラフィ工程を実行する際に使用した位置補正値から、オーバーレイ測定装置１０８が第Ｎ－１個目のウェーハを測定して得られたオーバーレイ誤差を減算して、現在、リソグラフィ工程を行おうとする第Ｎ個目のウェーハの最適化された位置補正値を得ることができる。

以上をまとめ、本発明の実施例は、複数のウェーハのアライメントマーク位置を測定し、ウェーハのアライメントマーク位置誤差と第１の閾値に基づき、ウェーハを第１のウェーハグループ及び第２のウェーハグループにグループ化し、第１のウェーハグループのアライメントマーク位置誤差と基準誤差値の差に基づき、フィードフォワード位置補正値を算出するとともに、フィードフォワード位置補正値に基づき、リソグラフィ裝置を制御して、リソグラフィ工程を実行する。このようにして、第１のウェーハグループのアライメントマーク位置誤差と基準誤差値の差を算出して得られたフィードフォワード位置補正値に基づき、リソグラフィ裝置を制御して、リソグラフィ工程を実行する。従来技術のように、直接、測定されたアライメントマーク位置誤差に基づき、リソグラフィ工程を実行するのではないため、測定装置とリソグラフィ裝置の装置性能または構造上の差異に起因するＡＰＣノイズを有効に軽減し、オーバーレイ誤差制御を改善し、半導体工程の歩留まりと生産性を向上させることができる。

１０２：測定装置
１０４：プロセッサ
１０６：リソグラフィ裝置
１０８：オーバーレイ測定装置
Ｓ２０２～Ｓ２１２：半導体製造装置の半導体製造方法
Ｓ３０２～Ｓ３０６、Ｓ４０２～Ｓ４０４：フィードフォワード位置補正値を生成する方法工程
Ｓ５０２～Ｓ５０６：最適化された位置補正値を生成する方法

Claims

リソグラフィ裝置と、
複数のウェーハのアライメントマーク位置誤差を測定する測定装置と、
前記リソグラフィ裝置と前記測定装置に結合され、前記ウェーハのアライメントマーク位置誤差と第１の閾値に基づき、複数の前記ウェーハを第１のウェーハグループ及び第２のウェーハグループにグループ化し、前記第１のウェーハグループのアライメントマーク位置誤差と基準誤差値の差に基づき、フィードフォワード位置補正値を算出し、前記フィードフォワード位置補正値に基づき、前記リソグラフィ裝置を制御して、リソグラフィ工程を実行するプロセッサと、
を備え、
前記第１のウェーハグループのアライメントマーク位置誤差は前記第１の閾値より大きく、前記第２のウェーハグループのアライメントマーク位置誤差は前記第１の閾値以下である、半導体製造装置。
前記プロセッサは、前記第２のウェーハグループのアライメントマーク位置誤差に基づき、前記基準誤差値を算出する、
請求項１に記載の半導体製造装置。
前記プロセッサは、前記第２のウェーハグループのアライメントマーク位置誤差が第２の閾値より大きい場合、前記第２のウェーハグループのアライメントマーク位置誤差に基づき、前記フィードフォワード位置補正値を補正する、
請求項２に記載の半導体製造装置。
前記基準誤差値は、以前のロットのウェーハにおけるアライメントマーク位置誤差が前記第１の閾値以下であるウェーハの過去の履歴アライメントマーク位置誤差に基づき得られる、
請求項１に記載の半導体製造装置。
前記プロセッサに結合されたオーバーレイ測定装置をさらに備え、
前記オーバーレイ測定装置は、複数の前記ウェーハのオーバーレイ誤差を測定し、前記プロセッサは、複数の前記ウェーハのオーバーレイ誤差、前記フィードフォワード位置補正値及び前記リソグラフィ裝置が以前のウェーハに前記リソグラフィ工程を実行した際に使用した位置補正値に基づき、最適化された位置補正値を算出し、前記最適化された位置補正値に基づき、前記リソグラフィ裝置を制御して、リソグラフィ工程を実行する、
請求項１に記載の半導体製造装置。
前記プロセッサに結合されたオーバーレイ測定装置をさらに備え、
前記オーバーレイ測定装置は、前記プロセッサは、前記複数のウェーハのオーバーレイ誤差及び前記リソグラフィ裝置が以前のウェーハに前記リソグラフィ工程を実行した際に使用した位置補正値に基づき、最適化された位置補正値を算出し、前記最適化された位置補正値に基づき、前記リソグラフィ裝置を制御して、リソグラフィ工程を実行する、
請求項１に記載の半導體製造裝置。
複数のウェーハのアライメントマーク位置誤差を測定することと、
複数の前記ウェーハのアライメントマーク位置誤差と第１の閾値に基づき、複数の前記ウェーハを第１のウェーハグループ及び第２のウェーハグループをグループ化することと、
前記第１のウェーハグループのアライメントマーク位置誤差と基準誤差値の差に基づき、フィードフォワード位置補正値を算出することと、
前記フィードフォワード位置補正値に基づき、リソグラフィ工程を実行することと、
を備え、
前記第１のウェーハグループのアライメントマーク位置誤差は前記第１の閾値より大きく、前記第２のウェーハグループのアライメントマーク位置誤差は前記第１の閾値以下である、
半導体製造装置の半導体製造方法。
前記第２のウェーハグループのアライメントマーク位置誤差に基づき、前記基準誤差値を算出することを備える、
請求項７に記載の半導体製造装置の半導体製造方法。
前記第２のウェーハグループのアライメントマーク位置誤差が第２の閾値より大きい場合、前記第２のウェーハグループのアライメントマーク位置誤差に基づき、前記フィードフォワード位置補正値を補正することを備える、
請求項８に記載の半導体製造装置の半導体製造方法。
前記基準誤差値は、以前のロットのウェーハにおけるアライメントマーク位置誤差が前記第１の閾値以下であるウェーハの過去の履歴アライメントマーク位置誤差に基づき得られる、
請求項７に記載の半導体製造装置の半導体製造方法。
複数の前記ウェーハのオーバーレイ誤差を測定することと、
複数の前記ウェーハのオーバーレイ誤差、前記フィードフォワード位置補正値及び以前のウェーハに前記リソグラフィ工程を実行した際に使用した位置補正値に基づき、最適化された位置補正値を算出することと、
前記最適化された位置補正値に基づき、リソグラフィ工程を実行することと、
を備える請求項７に記載の半導体製造装置の半導体製造方法。
前記複数のウェーハのオーバーレイ誤差を測定することと、
前記複数のウェーハのオーバーレイ誤差及び以前のウェーハに前記リソグラフィ工程を実行した際に使用した位置補正値に基づき、最適化された位置補正値を算出することと、
前記最適化された位置補正値に基づき、リソグラフィ工程を実行することと、
を備える請求項７に記載の半導体製造装置の半導体製造方法。