TWI845674B - 半導體裝置之製造中用於前饋製程控制之系統及方法 - Google Patents
半導體裝置之製造中用於前饋製程控制之系統及方法 Download PDFInfo
- Publication number
- TWI845674B TWI845674B TW109115376A TW109115376A TWI845674B TW I845674 B TWI845674 B TW I845674B TW 109115376 A TW109115376 A TW 109115376A TW 109115376 A TW109115376 A TW 109115376A TW I845674 B TWI845674 B TW I845674B
- Authority
- TW
- Taiwan
- Prior art keywords
- doe
- semiconductor wafer
- metrology
- batch
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000004886 process control Methods 0.000 title claims abstract description 6
- 235000012431 wafers Nutrition 0.000 claims abstract description 163
- 238000013400 design of experiment Methods 0.000 claims abstract description 134
- 238000001459 lithography Methods 0.000 claims description 19
- 238000005259 measurement Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 6
- 238000013519 translation Methods 0.000 claims description 5
- 230000002596 correlated effect Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 description 59
- 238000010586 diagram Methods 0.000 description 6
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 4
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 3
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000012369 In process control Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000010965 in-process control Methods 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000013401 experimental design Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Abstract
本發明揭示一種用於半導體裝置之製造中之製程控制之方法，該方法包含：對包含於一批次半導體晶圓中之至少一個實驗設計(DOE)半導體晶圓執行計量，該批次形成一批半導體晶圓批次之部分；基於該計量產生對用於製造該批次半導體晶圓之一製程之一或多個可校正量；及基於該等可校正量調整基於以下之至少一者執行之該製程：包含於該批次半導體晶圓中之其他半導體晶圓及包含於該批中之其他批次半導體晶圓。
Description
本發明大體上係關於計量學且更特定言之係關於量測半導體裝置之製造中之配準偏差。
半導體裝置之製造中用於量測配準偏差之各種系統及方法係本技術中已知的。
本發明尋求提供用於基於對實驗設計(DOE)半導體晶圓執行之配準偏差量測之半導體裝置之處理中之前饋控制之新穎系統及方法。
因此，根據本發明之一較佳實施例，提供一種用於半導體裝置之製造中之製程控制之方法，該方法包含：對包含於一批次半導體晶圓中之至少一個實驗設計(DOE)半導體晶圓執行計量，該批次形成一批半導體晶圓批次之部分；基於該計量產生對用於製造該批次半導體晶圓之一製程之一或多個可校正量；及基於該等可校正量調整對於以下之至少一者執行之製程：包含於該批次半導體晶圓中之其他半導體晶圓；及包含於該批中之其他批次半導體晶圓。
較佳地，該製程包含由一微影圖案化工具執行之一微影圖案化製程。
較佳地，該計量包含量測該DOE半導體晶圓之層之間的配準偏差。
較佳地，該方法亦包含用於在該製程之該調整之前在該計量之該執行期間製造該批次半導體晶圓之製程。
較佳地，該方法亦包含在對該DOE半導體晶圓進行該計量之前產生該DOE半導體晶圓。
較佳地，該產生該DOE半導體晶圓包含跨該DOE半導體晶圓改變至少一個DOE參數。
較佳地，該DOE參數包含用於量測該DOE半導體晶圓之層之間的配準偏差之目標之未對準及與該DOE半導體晶圓之該等層之間的配準偏差有關之其他參數的一者。
較佳地，與配準偏差有關之該等其他參數包含該微影圖案化工具之參數，該等參數包含平移、旋轉、聚焦及劑量。
較佳地，該改變該DOE參數包含改變該DOE半導體晶圓之每場及該DOE半導體晶圓之每晶粒之該DOE參數之至少一者。
另外或替代地，該方法亦包含基於該計量產生對該計量之執行之一或多個可校正量，藉此最佳化該計量之該執行。
根據本發明之另一較佳實施例，亦提供一種用於半導體裝置之製造中之製程控制之系統，其包含：一計量工具，其係可操作以對包含於一批次半導體晶圓中之至少一個實驗設計(DOE)半導體晶圓執行計量，該批次形成一批半導體晶圓批次之部分；一可校正量產生器，其係可操作以基於該計量產生用於製造該批次半導體晶圓之一製程之一或多個可校正量；及一控制器，其係可操作以接收由該可校正量產生器產生之該等可校正量且根據該等可校正量可控地調整對以下之至少一者執行之該製程：包含於該批次半導體晶圓中之其他半導體晶圓以及包含於該批批次中之其他批次半導體晶圓。
較佳地，該製程包含由一微影圖案化工具執行之一微影圖案化製程。
較佳地，該計量包含量測該DOE半導體晶圓之層之間的配準偏差。
較佳地，該微影圖案化工具係可操作以在由該控制器調整該製程之前在該計量之執行期間執行用以製造該批次半導體晶圓之該製程。
較佳地，該微影圖案化工具係可操作以產生該DOE半導體晶圓。
較佳地，該微影圖案化工具係可操作以跨該DOE半導體晶圓改變至少一個DOE參數。
較佳地，該DOE參數包含用於量測該DOE半導體晶圓之層之間的配準偏差之目標之未對準及與該DOE半導體晶圓之該等層之間的配準偏差有關之其他參數的一者。
較佳地，與配準偏差有關之該等其他參數包含該微影圖案化工具之參數，該等包含平移、旋轉、聚焦及劑量。
較佳地，每該DOE半導體晶圓之一場及該DOE半導體晶圓之一晶粒之至少一者改變該DOE參數。
另外或替代地，該可校正量產生器係可操作以基於該計量產生對由該計量工具執行計量之一或多個可校正量，藉此最佳化該計量工具之該執行。
相關申請案的參考
特此參考2019年6月26日申請之標為OVERLAY FEED FORWARD CONTROL之美國臨時專利案第62/867,151號，該案之揭示內容以引用的方式併入本文中且特此主張其優先權。
現參考圖1，其係根據本發明之一較佳實施例經建構及操作之包含前饋控制之一半導體晶圓處理系統的一簡化示意性部分圖示、部分方塊圖圖解說明。
如圖1中所見，提供一種半導體晶圓處理系統100，其較佳包含：一半導體處理工具102；一計量工具104；一可校正量產生器106，其用於基於計量工具104之輸出產生可校正量；及控制器108，其用於根據由可校正量產生器106產生之可校正量可控地調整由處理工具102執行之處理。
處理工具102係較佳地可操作以處理至少一個批次110之半導體晶圓112。批次110可為包含數個晶片批次之一批半導體晶圓之一成員，數個晶片批次較佳地但並非必須地係相同於批次110之類型，如將在下文中參考圖3所描述。批次110通常可包含25個半導體晶圓112，然出於簡潔之目的在此繪示較少晶圓112。
處理工具102較佳地體現為一微影圖案化工具，諸如一掃描儀。在圖1之系統中有用之一處理工具之一實例係ASML掃描儀1950i，其可自荷蘭Veldhoven之ASML商購獲得。在處理期間，批次110較佳地保持在處理工具102之一平台上，通常保持在其上之兩個卡盤上。
計量工具104較佳地體現為一配準偏差量測工具，其用於量測半導體晶圓112之各者之層之間的配準偏差。計量工具104可為一成像類型工具或一散射量測類型工具。在圖1之系統中有用之一計量工具之一實例係Archer ATL100，其可自美國加利福尼亞之KLA商購獲得。處理工具102及計量工具104較佳地位於一共同位置處，使得由處理工具102處理之半導體晶圓112可經容易地轉移至計量工具104用於對其執行計量。
本發明之一較佳實施例之一特定特徵係，批次110較佳地包含至少一個實驗設計(DOE)半導體晶圓120。此處，藉由實例，批次110經展示為包含兩個DOE晶圓120，在圖1中藉由加陰影線示意性指示DOE晶圓120以將DOE晶圓120與批次110中包含且使用標准設計參數製造之其他非DOE晶圓112區別開。在本發明之其他較佳實施例中，批次110可包含2個至4個DOE晶圓120，例如均勻分佈於處理工具102之兩個卡盤之間。
較佳地，一或多個DOE晶圓120由處理工具102基於跨DOE晶圓120之DOE參數之變化來產生。特別較佳地，DOE參數係與晶圓120之層相對於彼此之配準偏差相關聯之參數，該配準偏差較佳由計量工具104量測。藉由實例，DOE參數變化可為在晶圓120之相鄰層上形成之配準偏差量測目標之相對位置或節距之一偏移，以便有意地在相鄰層之間產生各個量值(例諸如5 nm、10nm、15 nm等)之配準偏差。替代地，DOE參數可為配準偏差目標之位置(例如相對於晶粒邊緣)之一偏移，以及處理工具102參數之變化，改等參數諸如(僅藉由實例)旋轉、平移、聚焦及劑量。
另外轉至圖2，DOE晶圓120之DOE參數可在一x方向及一y方向兩者上跨DOE晶圓120變化，如分別由x方向及y方向之DOE參數變化箭頭130及132所指示。儘管未繪示於圖2中，但應理解，DOE參數可在一晶圓級上按晶圓120之場而變化，或可在一場級上按晶圓晶粒140而變化。DOE參數可在場及/或晶粒內以一預定連續或離散方式改變，該變化較佳在場及/或晶粒之間重複。較佳地，各批次110中包含之每DOE晶圓120改變不同DOE參數。應理解，除跨DOE晶圓120變化之特定DOE參數外，DOE晶圓120之所有其他特性通常相同於DOE晶圓120所屬之批次110中包含之其他晶圓112之特性。
返回圖1，在由處理工具102產生DOE晶圓120之後，較佳將DOE晶圓120實體轉移至計量工具104以對DOE晶圓120執行計量且特別較佳地以量測形成於DOE晶圓120之層上之目標之間的配準偏差，該配準偏差可藉由改變跨DOE晶圓120之DOE參數有意地在DOE晶圓120中引起。
計量工具104較佳地可操作以對至少一個DOE晶圓120執行計量且輸出一計量輸出150。計量輸出150較佳地經提供至可校正量產生器106。可校正量產生器106較佳地可操作以接收及分析計量輸出150並基於計量輸出150產生對由處理工具102執行之圖案化製程之一或多個可校正量。可校正量產生器106可為可操作以基於將如由計量工具104量測之配準偏差與DOE晶圓120上之實際已知的所引起配準偏差相關聯來產生一或多個可校正量。另外或替代地，可藉由比較由計量工具104量測之配準偏差與預先存在配準偏差模型及確定其等之間的差異來找到可校正量。更一般而言，可藉由將計量工具104之計量輸出與DOE晶圓120之DOE參數相關聯之任何方法來找到可校正量，以便確定可應用於處理工具102以便藉此改良晶圓112之處理之可校正量，且特別較佳地，以最小化晶圓112之層之間的配準偏差。
可校正量產生器106較佳地體現為一硬體或軟體模組，包含係可操作以自動分析計量輸出150並基於其計算適用於由處理工具102執行之製程之可校正量的電腦碼。應瞭解，儘管在圖1中將可校正量產生器106繪示為在計量工具104及處理工具102兩者外部之一單獨模組，但可校正量產生器106之功能可替代地包含於計量工具104及處理工具102兩者中。進一步瞭解，可校正量產生器106可為至少與計量工具102無線通信之一基於雲之模組。
應理解，在由計量工具104对DOE晶圓120執行計量期間，以及在由可校正量產生器106對計量輸出150进行分析期間，處理工具102較佳地(但並非必須)根據包含於批次110中之其他晶圓112之未經調整處理參數繼續處理该等晶圆。
可校正量產生器106係較佳地可操作以輸出處理工具可校正量170並向控制器108提供處理工具可校正量170。控制器108係較佳地可操作以接收處理工具可校正量170並根據處理工具可校正量170調整由處理工具102執行之製程。應瞭解，此調整較佳地在由處理工具102處理批次110之其他晶圓112期間進行，使得由可校正量產生器106基於一給定批次之DOE晶圓120找到之可校正量立即在該給定批次之處理期間應用於處理工具102，以便改良相同於DOE晶圓120之批次內之其他晶圓112之處理。另外或替代地，可在處理包含於相同於包含DOE晶圓120之批次110所屬之批的批中之其他批次之半導體晶圓期間執行此調整。
應瞭解，在本發明中實現對處理工具102之可校正量之快速計算及供應，從而允許調整由處理工具在相同於針對其計算可校正量之批次之批次內所執行之處理，此係歸因於基於對至少一個DOE晶圓120執行計量，基於該計量計算可校正量。此與習知處理系統相反，在習知處理系統中，通常對選自一批次晶圓之標稱晶圓執行計量量測且基於對標稱晶圓執行之計量量測計算可校正量。在此等習知處理系統中，計量之執行及可校正量之計算相對較慢，使得在執行計量之當前批次內對處理工具之調整係不可行的，而係僅應用於隨後批次。然而，在本發明中，有利地對一DOE晶圓執行計量，該計量比對一標稱晶圓執行計量更快且更準確。至少歸因於必須在DOE晶圓上採樣更少位點以及歸因於較低返工率，對一DOE晶圓執行計量比對一標稱晶圓之計量更快。藉由實例，可在幾分鐘之一時間標度內對DOE晶圓120執行計量量測，導出可校正量並相應地可調整地控制處理工具102之操作，而整個批次110之處理可花費數小時。
在圖3中示意性地繪示由圖1中所展示之類型之一系統實現之前饋控制流程。如圖3中所見，基於對屬於一初始批次(此處指示為LOT 1)之一DOE晶圓120執行之計量產生之可校正量可應用於LOT 1內之其他晶圓，如由一箭頭300所指示。另外或替代地，較佳將基於對LOT 1之一DOE晶圓120執行之計量產生之可校正量施加至其他批次(諸如，LOT 2及LOT N)，如分別由箭頭302及304所指示。LOT 1、LOT 2及LOT N較佳都屬於相同批，此處展示為BATCH 1。將瞭解，為了在正當前批次及/或當前批內校正處理工具102之操作之處理工具102之操作之前饋控制藉由最小化配準偏差且因此減少由處理工具102處理之晶圓112之返工而提高系統100之處理量。
應瞭解，可針對批次110之每DOE晶圓120計算可校正量且遞增地基於針對每DOE晶圓120輸出之計量相應地調整處理工具102之操作。替代地，可針對批次110中包含之所有DOE晶圓120計算可校正量且基於自一給定批次110中之所有DOE晶圓120之計量輸出導出之共同可校正量而調整處理工具102之操作。將瞭解，基於一個DOE晶圓120之計量輸出導出之可校正量通常不同且可與基於具有一不同DOE參數之另一DOE晶圓120之計量輸出導出之可校正量相互依賴。可校正量之相互依賴性可由控制器108及/或處理工具102中包含之演算法考慮在內。
由控制器108基於可校正量170施加至處理工具102之調整可包含對處理工具102之一系列參數之調整。例如，在DOE晶圓120之DOE參數為旋轉之情況下，經導出之可校正量可為對旋轉之一可校正量且控制器108可調整處理工具102之旋轉，以便最小化由旋轉產生之晶圓112之配準偏差。進一步藉由實例，在DOE晶圓120之DOE參數係由配準偏差目標之偏移而引起之配准偏差的情況下，經導出之可校正量可為對晶圓112上形成配準偏差目標之位置的一可校正量。
根據本發明之一個較佳實施例，除計算對由處理工具102執行之製程之可校正量外，出於最佳化操作計量工具104之目的，對DOE 120執行之計量亦可可選地用於計算可校正量。此係基於以下理解：計量工具104之計量輸出150僅表示如由計量工具104準確量測之DOE晶圓120之配準偏差值，使得計量工具104之設定趨向於影響由其量測之配準偏差值。如圖1中所展示，可校正量產生器106因此可可選地係可操作以基於計量輸出150來找到計量工具最佳化參數，且基於改等參數調整計量工具104之操作，以便最佳化由計量工具104執行之計量之準確度。藉由實例，計量工具104可經調整而以一更內部一致方式操作。
現參考圖4，其係繪示在根據本發明之一較佳實施例之半導體晶圓處理中之製程控制中涉及之步驟的一簡化流程圖。
如圖4中所見，用於半導體處理之前饋控制之一方法400可在一第一步驟402處開始，在該步驟處，由一處理工具處理或圖案化一給定批次之晶圓，包含在給定批次之至少一個DOE晶圓內之產生。如在一第二步驟404處所見，較佳地，接著將DOE晶圓轉移至一計量工具。較佳地，在如在第一步驟402處開始般處理該批次之其他晶圓之期間執行第二步驟404。如在一第三步驟406處所見，對DOE晶圓執行計量，且如在一第四步驟408處所見，收集計量資訊。
如在並行第五步驟410及第六步驟412處所見，基於在第四步驟408處收集之計量資訊，較佳地導出分別與處理工具及計量工具之操作有關之可校正量。如在第五步驟410處所見，較佳地產生對由處理工具執行之處理之可校正量。如在可或可不與第五步驟410同時執行之第六步驟412處所見，可另外產生與計量工具之執行有關之最佳化參數。
在執行第五步驟410之後，較佳地將第五步驟410處導出之可校正量用作在相同於在第一步驟402中參考之給定批次之處理期間對處理工具之受控調整之一基礎，如在一第七步驟414處所見。
另外或替代地，在執行第六步驟412之後，較佳地將作為第六步驟412導出之最佳化參數用作用於對計量工具之設定之受控調整以改良其操作之一基礎，如在一第八步驟416處所見。
應瞭解，由於對一DOE晶圓進行計量並基於改計量計算可校正量，可根據本發明之較佳方法400快速而高準確地計算可校正量。所找到之可校正量可用於對找到可校正量之相同批次或相同批內之至少處理工具之操作的前饋控制，由此提高處理工具之處理量。
熟習技術者將瞭解，本發明不限於上文已具體展示及描述之內容。本發明之範疇包含上文所描述之各種特徵之組合及子組合以及其修改，所有組合及子組合以及其修改不在先前技術中。
100:半導體晶圓處理系統
102:半導體處理工具
104:計量工具
106:可校正量產生器
108:控制器
110:批次
112:半導體晶圓
120:實驗設計(DOE)半導體晶圓
130:DOE參數變化箭頭
132:DOE參數變化箭頭
140:晶圓晶粒
150:計量輸出
170:處理工具可校正量
300:箭頭
302:箭頭
304:箭頭
400:方法
402:第一步驟
404:第二步驟
406:第三步驟
408:第四步驟
410:第五步驟
412:第六步驟
414:第七步驟
416:第八步驟
自以下結合附圖之詳細描述，將更充分理解及瞭解本發明，其中：
圖1係根據本發明之一較佳實施例經建構及操作之包含前饋控制之一半導體晶圓處理系統的一簡化示意性部分圖示、部分方塊圖圖解說明；
圖2係由圖1中所展示之類型之一系統處理之一DOE半導體晶圓的一簡化示意圖；
圖3係圖1中所展示之類型之一系統中前饋控制流程之一簡化示意圖圖解說明；及
圖4係繪示根據本發明之一較佳實施例之半導體晶圓處理中之製程控制中涉及之步驟的一簡化流程圖。
100:半導體晶圓處理系統
102:半導體處理工具
104:計量工具
106:可校正量產生器
108:控制器
110:批次
112:半導體晶圓
120:實驗設計(DOE)半導體晶圓
150:計量輸出
170:處理工具可校正量
Claims (16)
- 一種用於半導體裝置之製造中之製程控制之方法，該方法包括：在對至少一個實驗設計(DOE)半導體晶圓執行計量之前產生該至少一個DOE半導體晶圓，其中該產生該DOE半導體圓包括跨該DOE半導體晶圓改變至少一個DOE參數，而且其中該DOE參數係與該DOE半導體晶圓之多個層相對於彼此之配準偏差(misregistration)相關聯；對包含於一批次半導體晶圓中之該至少一個DOE半導體晶圓執行計量，該批次形成一批半導體晶圓批次之部分，其中該計量包括量測該DOE半導體晶圓之該等層之間的配準偏差；基於該計量產生對用於製造該批次半導體晶圓之一製程之一或多個可校正量；及基於該等可校正量調整對以下之至少一者執行之該製程：包含於該批次半導體晶圓中之其他半導體晶圓；及包含於該批中之其他批次半導體晶圓。
- 如請求項1之方法，其中該製程包括由一微影圖案化工具執行之一微影圖案化製程。
- 如請求項1之方法，且亦包括在該製程之該調整之前，在該計量之該執行期間執行用於製造該批次半導體晶圓之該製程。
- 如請求項1之方法，其中該DOE參數包括用於量測該DOE半導體晶圓 之多個層之間的配準偏差之多個目標之未對準及與該DOE半導體晶圓之該等層之間的配準偏差有關之其他參數的一者。
- 如請求項4之方法，其中與配準偏差有關之該等其他參數包括該微影圖案化工具之多個參數，包含平移、旋轉、聚焦及劑量。
- 如請求項1之方法，其中該改變該DOE參數包括改變該DOE半導體晶圓之每場及該DOE半導體晶圓之每晶粒之該DOE參數之至少一者。
- 如請求項1之方法，且亦包括基於該計量產生對該計量之執行之一或多個可校正量，藉此最佳化該計量之該執行。
- 一種用於半導體裝置之製造中之製程控制之系統，其包括：一計量工具，其係可操作以對包含於一批次半導體晶圓中之至少一個實驗設計(DOE)半導體晶圓執行計量，該批次形成一批半導體晶圓批次之部分，其中該計量包括量測該DOE半導體晶圓之該等層之間的配準偏差，其中該DOE半導體圓包括跨該DOE半導體晶圓改變的至少一個DOE參數，而且其中該DOE參數係與該DOE半導體晶圓之多個層相對於彼此之配準偏差(misregistration)相關聯；一可校正量產生器，其係可操作以基於該計量產生用於製造該批次半導體晶圓之一製程之一或多個可校正量；及一控制器，其係可操作以接收由該可校正量產生器產生之該等可校正量且根據該等可校正量可控地調整對以下之至少一者執行之該製程： 包含於該批次半導體晶圓中之其他半導體晶圓，及包含於該批中之其他批次半導體晶圓。
- 如請求項8之系統，其中該製程包括由一微影圖案化工具執行之一微影圖案化製程。
- 如請求項9之系統，其中該微影圖案化工具係可操作以在由該控制器調整該製程之前，執行該製程以在該計量之執行期間製造該批次半導體晶圓。
- 如請求項9之系統，其中該微影圖案化工具係可操作以產生該DOE半導體晶圓。
- 如請求項11之系統，其中該微影圖案化工具係可操作以跨該DOE半導體晶圓改變該至少一個DOE參數。
- 如請求項12之系統，其中每該DOE半導體晶圓之一場及該DOE半導體晶圓之一晶粒之至少一者改變該DOE參數。
- 如請求項12之系統，其中該DOE參數包括用於量測該DOE半導體晶圓之多個層之間的配準偏差之多個目標之未對準及與該DOE半導體晶圓之該等層之間的配準偏差有關之其他參數的一者。
- 如請求項14之系統，其中與配準偏差有關之該等其他參數包括該微影圖案化工具之多個參數，該等參數包含平移、旋轉、聚焦及劑量。
- 如請求項8之系統，其中該可校正量產生器係可操作以基於該計量產生對由該計量工具執行該計量之一或多個可校正量，藉此最佳化該計量工具之該執行。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962867151P | 2019-06-26 | 2019-06-26 | |
| US62/867,151 | 2019-06-26 | ||
| PCT/US2020/029421 WO2020263391A1 (en) | 2019-06-26 | 2020-04-23 | Systems and methods for feedforward process control in the manufacture of semiconductor devices |
| WOPCT/US20/29421 | 2020-04-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202115809A TW202115809A (zh) | 2021-04-16 |
| TWI845674B true TWI845674B (zh) | 2024-06-21 |
Family
ID=
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160109230A1 (en) | 2014-10-16 | 2016-04-21 | Kla-Tencor Corporation | Metrology Of Multiple Patterning Processes |
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160109230A1 (en) | 2014-10-16 | 2016-04-21 | Kla-Tencor Corporation | Metrology Of Multiple Patterning Processes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3807720B1 (en) | Method for configuring a semiconductor manufacturing process, a lithographic apparatus and an associated computer program product | |
| KR100836946B1 (ko) | 툴 시스템에서의 내장 프로세스 제어 프레임워크를 위한 방법 및 장치 | |
| US6815232B2 (en) | Method and apparatus for overlay control using multiple targets | |
| JP7227992B2 (ja) | 表面形状由来のオーバーレイの分解分析および分解分析を用いたオーバーレイ制御の向上 | |
| TW201928529A (zh) | 用於控制工業製程的方法與設備 | |
| JP2004503940A (ja) | スキャタロメータ測定法を用いてフィードバックおよびフィードフォワード制御を実行するための方法および装置 | |
| US8683395B2 (en) | Method and system for feed-forward advanced process control | |
| TWI630465B (zh) | 計算用於控制製程的修正之方法、度量衡設備、元件製造方法、及模型化方法 | |
| KR20180096776A (ko) | 패터닝 공정의 제어 방법, 디바이스 제조 방법, 리소그래피 장치용 제어 시스템 및 리소그래피 장치 | |
| CN110546576B (zh) | 优化针对产品单元制造的工艺序列 | |
| JP2004511897A (ja) | 最終クリティカルディメンジョン制御を実行するための方法および装置 | |
| TWI685726B (zh) | 用於控制基板之定位之方法及用於判定參照基板之特徵之位置的方法 | |
| CN115309005A (zh) | 用于优化光刻工艺的方法和装置 | |
| US20080248412A1 (en) | Supervisory etch cd control | |
| KR20220024546A (ko) | 반도체 디바이스의 제조에서 피드포워드 공정 제어를 위한 시스템 및 방법 | |
| US6571371B1 (en) | Method and apparatus for using latency time as a run-to-run control parameter | |
| TWI845674B (zh) | 半導體裝置之製造中用於前饋製程控制之系統及方法 | |
| TW202145412A (zh) | 製造半導體裝置中之步驟間前饋製程控制 | |
| TWI839789B (zh) | 用於將一基板區域量測資料模型化之方法及其相關裝置 | |
| Kim et al. | Lithography focus/exposure control and corrections to improve CDU |