KR20220024546A - 반도체 디바이스의 제조에서 피드포워드 공정 제어를 위한 시스템 및 방법 - Google Patents

반도체 디바이스의 제조에서 피드포워드 공정 제어를 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20220024546A
KR20220024546A KR1020227001273A KR20227001273A KR20220024546A KR 20220024546 A KR20220024546 A KR 20220024546A KR 1020227001273 A KR1020227001273 A KR 1020227001273A KR 20227001273 A KR20227001273 A KR 20227001273A KR 20220024546 A KR20220024546 A KR 20220024546A
Authority
KR
South Korea
Prior art keywords
doe
metrology
semiconductor wafer
lot
correctable
Prior art date
Application number
KR1020227001273A
Other languages
English (en)
Inventor
로이 볼코비치
리란 예루살미
아치암 바
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20220024546A publication Critical patent/KR20220024546A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

반도체 디바이스의 제조에서 공정 제어를 위한 방법은 반도체 웨이퍼의 로트 내에 포함된 적어도 하나의 실험 계획(DOE) 반도체 웨이퍼에 대해 계측을 수행하는 단계 ― 로트는 반도체 웨이퍼 로트의 뱃치의 일부를 형성함 ―, 계측에 기반하여, 반도체 웨이퍼의 로트를 제조하는 데 사용되는 공정에 대한 하나 이상의 보정 가능 요소를 생성하는 단계, 및 보정 가능 요소에 기반하여, 반도체 웨이퍼의 로트 내에 포함된 다른 반도체 웨이퍼와 뱃치 내에 포함된 다른 반도체 웨이퍼 로트 중 적어도 하나에 대해 수행되는 공정을 조정하는 단계를 포함한다.

Description

반도체 디바이스의 제조에서 피드포워드 공정 제어를 위한 시스템 및 방법
2019년 6월 26일에 오버레이 피드 포워드 제어(OVERLAY FEED FORWARD CONTROL)라는 명칭으로 출원된 미국 임시 특허 출원 번호 제62/867,151호에 대한 참조가 행해지며, 그 개시 내용은 본원에 참고로 포함되고, 본원은 그에 대한 우선권을 주장한다.
본 발명은 일반적으로 계측에 관한 것으로, 보다 구체적으로는, 반도체 디바이스의 제조에서 오정렬의 측정에 관한 것이다.
반도체 디바이스의 제조에서 오정렬의 측정을 위한 다양한 시스템 및 방법이 본 기술 분야에 알려져 있다.
본 발명은, 실험 계획(Design of Experiment)(DOE) 반도체 웨이퍼에 대해 수행된 오정렬 측정에 기반하여, 반도체 디바이스의 처리에서 피드포워드 제어를 위한 새로운 시스템 및 방법을 제공하고자 하는 것이다.
따라서, 본 발명의 바람직한 실시예에 따르면, 반도체 디바이스의 제조에서 공정 제어를 위한 방법이 제공되며, 이 방법은 반도체 웨이퍼의 로트 내에 포함된 적어도 하나의 실험 계획(DOE) 반도체 웨이퍼에 대해 계측을 수행하는 단계 ― 상기 로트는 반도체 웨이퍼 로트의 뱃치의 일부를 형성함 ―, 상기 계측에 기반하여, 반도체 웨이퍼의 로트를 제조하는 데 사용되는 공정에 대한 하나 이상의 보정 가능 요소를 생성하는 단계, 및 상기 보정 가능 요소에 기반하여, 상기 반도체 웨이퍼의 로트 내에 포함된 다른 반도체 웨이퍼와 상기 뱃치 내에 포함된 다른 반도체 웨이퍼 로트 중 적어도 하나에 대해 수행되는 공정을 조정하는 단계를 포함한다.
바람직하게는, 공정은 리소그래픽 패터닝 툴에 의해 수행되는 리소그래픽 패터닝 공정을 포함한다.
바람직하게는, 계측은 DOE 반도체 웨이퍼의 층들 간의 오정렬의 측정을 포함한다.
바람직하게는, 방법은 또한 공정의 조정 이전에, 계측을 수행하는 동안 반도체 웨이퍼의 로트를 제조하는 데 사용되는 공정을 수행하는 단계를 포함한다.
바람직하게는, 방법은 또한 DOE 반도체 웨이퍼에 대한 계측을 수행하기 전에, DOE 반도체 웨이퍼를 생성하는 단계를 포함한다.
바람직하게는, DOE 반도체 웨이퍼를 생성하는 단계는 DOE 반도체 웨이퍼 전체에 걸쳐 적어도 하나의 DOE 파라미터를 변경하는 단계를 포함한다.
바람직하게는, DOE 파라미터는 DOE 반도체 웨이퍼의 층들 간의 오정렬의 측정에 사용되는 타겟의 오정렬과 DOE 반도체 웨이퍼의 층들 간의 오정렬과 관련된 다른 파라미터 중 하나를 포함한다.
바람직하게는, 오정렬과 관련된 다른 파라미터는 병진, 회전, 초점 및 선량을 포함하는 리소그래픽 패터닝 툴의 파라미터를 포함한다.
바람직하게는, DOE 파라미터를 변경하는 것은 DOE 반도체 웨이퍼의 필드마다 DOE 파라미터를 변경하는 것과 DOE 반도체 웨이퍼의 다이마다 DOE 파라미터를 변경하는 것 중 적어도 하나를 포함한다.
추가적으로 또는 대안적으로, 방법은 또한, 상기 계측에 기반하여, 상기 계측의 수행에 대한 하나 이상의 보정 가능 요소를 생성하여, 계측의 수행을 최적화하는 단계를 포함한다.
또한, 본 발명의 다른 바람직한 실시예에 따르면, 반도체 디바이스의 제조에서 공정 제어를 위한 시스템이 제공되며, 이 시스템은 반도체 웨이퍼의 로트 내에 포함된 적어도 하나의 실험 계획(DOE) 반도체 웨이퍼에 대해 계측을 수행하도록 동작하는 계측 툴 ― 상기 로트는 반도체 웨이퍼 로트의 뱃치의 일부를 형성함 ―, 상기 계측에 기반하여, 반도체 웨이퍼의 로트를 제조하는 데 사용되는 공정에 대한 하나 이상의 보정 가능 요소를 생성하도록 동작하는 보정 가능 요소 생성기(correctable generator), 및 상기 보정 가능 요소 생성기에 의해 생성되는 보정 가능 요소를 수신하고, 상기 보정 가능 요소에 따라, 상기 반도체 웨이퍼의 로트 내에 포함된 다른 반도체 웨이퍼와 상기 로트의 뱃치 내에 포함된 다른 반도체 웨이퍼 로트 중 적어도 하나에 대해 수행되는 공정을 제어 가능하게 조정하도록 동작하는 컨트롤러를 포함한다.
바람직하게는, 공정은 리소그래픽 패터닝 툴에 의해 수행되는 리소그래픽 패터닝 공정을 포함한다.
바람직하게는, 계측은 DOE 반도체 웨이퍼의 층들 간의 오정렬의 측정을 포함한다.
바람직하게는, 리소그래픽 패터닝 툴은 컨트롤러에 의해 공정이 조정되기 전에, 상기 계측의 수행 동안 반도체 웨이퍼의 로트를 제조하기 위한 공정을 수행하도록 동작한다.
바람직하게는, 리소그래픽 패터닝 툴은 DOE 반도체 웨이퍼를 생성하도록 동작한다.
바람직하게는, 리소그래픽 패터닝 툴은 DOE 반도체 웨이퍼 전체에 걸쳐 적어도 하나의 DOE 파라미터를 변경하도록 동작한다.
바람직하게는, DOE 파라미터는 DOE 반도체 웨이퍼의 층들 간의 오정렬의 측정에 사용되는 타겟의 오정렬과 DOE 반도체 웨이퍼의 층들 간의 오정렬과 관련된 다른 파라미터 중 하나를 포함한다.
바람직하게는, 오정렬과 관련된 다른 파라미터는 병진, 회전, 초점 및 선량을 포함하는 리소그래픽 패터닝 툴의 파라미터를 포함한다.
바람직하게는, DOE 파라미터는 DOE 반도체 웨이퍼의 필드와 DOE 반도체 웨이퍼의 다이 중 적어도 하나에 따라 변경된다.
추가로 또는 대안적으로, 보정 가능 요소 생성기는 상기 계측에 기반하여, 계측 툴에 의한 계측의 수행에 대한 하나 이상의 보정 가능 요소를 생성하여, 계측 툴의 수행을 최적화하도록 동작한다.
본 발명은 도면과 함께 취해진 다음의 상세한 설명으로부터 더욱 완전하게 이해될 것이다:
도 1은 본 발명의 바람직한 실시예에 따라 구성되고 동작하는 피드포워드 제어를 포함하는 반도체 웨이퍼 처리 시스템의 간략하게 부분 도식화된 부분적 블록 다이어그램을 도시한 것이다.
도 2는 도 1에 도시된 타입의 시스템에 의해 처리된 DOE 반도체 웨이퍼의 간략화된 개략도이다.
도 3은 도 1에 도시된 타입의 시스템에서 피드포워드 제어 흐름의 간략화된 개략도이다.
도 4는 본 발명의 바람직한 실시예에 따른 반도체 웨이퍼 처리의 공정 제어에 포함되는 단계를 예시하는 단순화된 흐름도이다.
이제 도 1을 참조하면, 도 1은 본 발명의 바람직한 실시예에 따라 구성되고 동작하는 피드포워드 제어를 포함하는 반도체 웨이퍼 처리 시스템의 간략하게 부분 도식화된 부분적 블록 다이어그램을 도시한 것이다.
도 1에 도시된 바와 같이, 바람직하게는 반도체 처리 툴(102), 계측 툴(104), 계측 툴(104)의 출력에 기반하여 보정 가능 요소를 생성하기 위한 보정 가능 요소 생성기(106), 및 보정 가능 요소 생성기(106)에 의해 생성된 보정 가능 요소에 따라 처리 툴(102)에 의해 수행되는 처리를 제어 가능하게 조정하기 위한 컨트롤러(108)를 포함하는 반도체 웨이퍼 처리 시스템(100)이 제공된다.
처리 툴(102)은 바람직하게는 반도체 웨이퍼(112)의 적어도 하나의 로트(110)를 처리하도록 동작한다. 로트(110)는 반드시는 아니지만 바람직하게는, 도 3을 참조하여 이후에 기술되는 바와 같이, 로트(110)와 동일한 타입의 다수의 웨이퍼 로트를 포함하는 반도체 웨이퍼의 뱃치의 멤버일 수 있다. 일반적으로, 로트(110)는 25개의 반도체 웨이퍼(112)를 포함할 수 있지만, 본원에서는 간결함을 위해 더 적은 수의 웨이퍼(112)가 도시된다.
처리 툴(102)은 바람직하게는 스캐너와 같은 리소그래픽 패터닝 툴로서 구현된다. 도 1의 시스템에 유용한 처리 툴의 예는 네덜란드의 벨트호벤(Veldhoven)의 ASML로부터 상업적으로 입수가능한 ASML 스캐너 1950i이다. 처리 동안, 로트(110)는 바람직하게는 처리 툴(102)의 스테이지 상에, 일반적으로는 그 위의 2개의 척 상에 유지된다.
계측 툴(104)은 바람직하게는 반도체 웨이퍼(112) 각각의 층들 간의 오정렬을 측정하기 위한 오정렬 측정 툴로서 구현된다. 계측 툴(104)은 이미징 타입 툴 또는 산란계측 타입 툴일 수 있다. 도 1의 시스템에 유용한 계측 툴의 예는 미국 캘리포니아의 KLA로부터 상업적으로 입수 가능한 Archer ATL100이다. 처리 툴(102) 및 계측 툴(104)은 바람직하게는, 처리 툴(102)에 의해 처리된 반도체 웨이퍼(112)가 계측의 수행을 위해 계측 툴(104)로 쉽게 이송될 수 있도록, 공통 위치에 위치된다.
로트(110)가 바람직하게는 적어도 하나의 실험 계획(DOE) 반도체 웨이퍼(120)를 포함하는 것이 본 발명의 바람직한 실시예의 특정 특징이다. 여기서, 예로서, 로트(110)는 DOE 웨이퍼(120)를 다른 웨이퍼와 구별하기 위해 해칭에 의해 도 1에 개략적으로 표시된 2개의 DOE 웨이퍼(120)를 포함하는 것으로 도시되며, 비-DOE 웨이퍼(112)는 로트(110)에 포함되고 표준 설계 파라미터를 사용하여 제조된다. 본 발명의 다른 바람직한 실시예에서, 로트(110)는, 예를 들어, 처리 툴(102)의 2개의 척 사이에 균등하게 분포된 2 내지 4개의 DOE 웨이퍼(120)를 포함할 수 있다.
바람직하게는, 하나 이상의 DOE 웨이퍼(120)는 DOE 웨이퍼(120) 전체에 걸친 DOE 파라미터의 변동에 기반하여 처리 툴(102)에 의해 생성된다. 특히 바람직하게는, DOE 파라미터는 웨이퍼(120)의 층들의 서로에 대한 오정렬과 연관된 파라미터이며, 이러한 오정렬은 바람직하게는 계측 툴(104)에 의해 측정된다. 예로서, DOE 파라미터 변동은 웨이퍼(120)의 인접한 층들 간에 5nm, 10nm, 15nm 등 만큼과 같은 다양한 크기의 오정렬을 의도적으로 생성하기 위해 웨이퍼(120)의 인접한 층 상에 형성된 오정렬 측정 타겟의 상대적 위치 또는 피치의 이동일 수 있다. DOE 파라미터는 대안적으로, 예를 들어, 다이 에지와 관련한 오정렬 타겟의 위치 이동일 수 있을 뿐만 아니라, 단지 예로서, 회전, 병진, 초점 및 선량과 같은 처리 툴(102) 파라미터의 변동일 수 있다.
추가로 도 2를 참조하면, DOE 웨이퍼(120)의 DOE 파라미터는 x 방향 및 y 방향 DOE 파라미터 변동 화살표(130 및 132)에 의해 각각 표시된 바와 같이, x 방향 및 y 방향 모두에서 DOE 웨이퍼(120) 전체에 걸쳐 변경될 수 있다. 도 2에 도시되지 않았지만, DOE 파라미터는 웨이퍼 레벨에서 웨이퍼(120)의 필드마다 변경될 수 있거나 필드 레벨에서 웨이퍼 다이(140)마다 변경될 수 있다는 것이 이해된다. DOE 파라미터는 필드 및/또는 다이 내에서 미리 결정된 연속적인 또는 이산적인 방식으로 변경될 수 있으며, 이러한 변경은 바람직하게는 필드들 및/또는 다이들 간에 반복된다. 바람직하게는, 다양한 DOE 파라미터는 각각의 로트(110)에 포함된 DOE 웨이퍼(120)마다 변경된다. DOE 웨이퍼(120) 전체에 걸쳐 변경되는 특정 DOE 파라미터를 제외한, 다른 모든 DOE 웨이퍼(120)의 특성은 일반적으로 DOE 웨이퍼(120)가 속하는 로트(110) 내에 포함된 다른 웨이퍼(112)의 특성과 동일하다는 것이 이해된다.
도 1로 돌아가면, 처리 툴(102)에 의한 DOE 웨이퍼(120)의 생성에 이어서, DOE 웨이퍼(120)는 바람직하게는, 계측 툴(104) 상에서의 계측 수행을 위해, 그리고 특히 바람직하게는, DOE 웨이퍼(120)의 층들 상에 형성된 타겟들 간의 오정렬의 측정을 위해, 계측 툴(104)로 물리적으로 이송되며, 이러한 오정렬은 DOE 웨이퍼(120)에서 DOE 웨이퍼(120) 전체에 걸친 DOE 파라미터의 변경을 통해 의도적으로 유도될 수 있다.
계측 툴(104)은 바람직하게는 적어도 하나의 DOE 웨이퍼(120)에 대한 계측을 수행하고 계측 출력(150)을 출력하도록 동작한다. 계측 출력(150)은 바람직하게 보정 가능한 요소 생성기(106)에 제공된다. 보정 가능 요소 생성기(106)는 바람직하게는 계측 출력(150)을 수신 및 분석하고, 이에 기반하여 처리 툴(102)에 의해 수행되는 패터닝 공정에 대한 하나 이상의 보정 가능 요소를 생성하도록 동작한다. 보정 가능 요소 생성기(106)는 계측 툴(104)에 의해 측정된 오정렬을 DOE 웨이퍼(120) 상의 실제 알려진 유도된 오정렬과 상관시키는 것에 기반하여 하나 이상의 보정 가능 요소를 생성하도록 동작할 수 있다. 추가적으로 또는 대안적으로, 보정 가능 요소는, 계측 툴(104)에 의해 측정된 오정렬을 기존의 오정렬 모델과 비교하고, 그들 간의 차이를 확인함으로써, 발견될 수 있다. 보다 일반적으로, 보정 가능 요소는 계측 툴(104)의 계측 출력을 DOE 웨이퍼(120)의 DOE 파라미터와 상관시키기 위한 임의의 접근 방식에 의해 발견될 수 있으며, 이러한 접근 방식은 웨이퍼(112)의 처리를 개선하기 위해 처리 툴(102)에 적용될 수 있는 보정 가능 요소를 확인하고, 이에 의해, 특히 바람직하게는, DOE 웨이퍼(120)의 층들 간의 오정렬을 최소화하기 위한 것이다.
보정 가능 요소 생성기(106)는 바람직하게는, 계측 출력(150)을 자동으로 분석하고, 이에 기반하여 처리 툴(102)에 의해 수행되는 공정에 적용 가능한 보정 가능 요소를 계산하도록 동작하는 컴퓨터 코드를 포함하는 하드웨어 또는 소프트웨어 모듈로서 구현된다. 보정 가능 요소 생성기(106)가 도 1에 별도의 모듈로서 계측 툴(104) 및 처리 툴(102) 모두의 외부에 있는 것으로 도시되어 있지만, 보정 가능 요소 생성기(106)의 기능은 대안적으로 그 내부에 포함될 수 있다는 것이 이해된다. 보정 가능 요소 생성기(106)는 적어도 계측 툴(102)와 무선 통신하는 클라우드 기반 모듈일 수 있다는 것이 추가로 이해된다.
계측 툴(104)에 의한 DOE 웨이퍼(120)에 대한 계측의 수행 동안, 뿐만 아니라 보정 가능 요소 생성기(106)에 의한 계측 출력(150)의 분석 동안, 처리 툴(102)은 바람직하게는, 반드시는 아니지만, 비 조정된 처리 파라미터에 따라 로트(110) 내에 포함된 다른 웨이퍼(112)를 계속해서 처리하는 것으로 이해된다.
보정 가능 요소 생성기(106)는 바람직하게는, 처리 툴 보정 가능 요소(170)를 출력하고, 처리 툴 보정 가능 요소(170)를 컨트롤러(108)에 제공하도록, 동작한다. 컨트롤러(108)는 바람직하게는, 처리 툴 보정 가능 요소(170)를 수신하고, 처리 툴 보정 가능 요소(170)에 따라 처리 툴(102)에 의해 수행되는 공정을 조정하도록 동작한다. 이러한 조정은 바람직하게는, 처리 툴(102)에 의한 로트(110)의 다른 웨이퍼(112)의 처리 동안 수행되고, 그에 따라 주어진 로트의 DOE 웨이퍼(120)에 기반하여 보정 가능 요소 생성기(106)에 의해 발견된 보정 가능 요소가 해당 주어진 로트의 처리 동안 처리 툴(102)에 즉시 적용되어, DOE 웨이퍼(120)와 동일한 로트 내의 다른 웨이퍼(112)의 처리를 개선한다는 것이 이해된다. 추가적으로 또는 대안적으로, 이러한 조정은 DOE 웨이퍼(120)를 포함하는 로트(110)가 속하는 것과 동일한 뱃치(batch)에 포함된 다른 로트의 반도체 웨이퍼의 처리 동안 수행될 수 있다.
보정 가능 요소의 신속한 계산 및 처리 툴(102)로의 제공은 보정 가능 요소가 계산된 것과 동일한 로트 내에서 처리 툴(102)에 의해 수행된 처리의 조정을 가능하게 하고, 본 발명에서는 어떠한 보정 가능 요소가 계산되는 것인지에 기반하여 적어도 하나의 DOE 웨이퍼(120)에 대한 계측의 수행에 기인하여 인에이블된다는 것이 이해된다. 이것은, 일반적으로 한 로트의 웨이퍼로부터 선택된 공칭 웨이퍼에 대해 계측 측정이 수행되고, 이러한 공칭 웨이퍼에 대해 수행된 계측 측정에 기반하여 보정 가능 요소가 계산되는 기존의 처리 시스템과는 대조적이다. 이러한 기존의 처리 시스템에서, 계측의 수행 및 보정 가능 요소의 계산은 상대적으로 느려서, 계측이 수행되는 현재 로트 내에서는 처리 툴에 대한 조정이 실현 가능하지 않고 오히려 후속 로트에만 적용된다. 그러나, 본 발명에서, 계측은 유리하게도 DOE 웨이퍼에 대해 수행되고, 이러한 계측은 공칭 웨이퍼에 대한 계측의 수행보다 더 빠르고 정확하다. DOE 웨이퍼에 대한 계측 수행은 적어도 DOE 웨이퍼에 대한 보다 적은 수의 사이트의 샘플링 필요성과 보다 낮은 재작업 비율로 인해 공칭 웨이퍼에 대한 계측 수행보다 더 빠르다. 예를 들어, 계측 측정은 DOE 웨이퍼(120)에 대해 수행될 수 있고, 보정 가능 요소가 유도될 수 있고, 그에 따라 처리 툴(102)의 동작은 수 분의 시간 규모 내에서 조정 가능하게 제어될 수 있는 반면, 전체 로트(110)의 처리는 수 시간이 소요될 수 있다.
도 1에 도시된 타입의 시스템에 의해 인에이블되는 피드포워드 제어 흐름은 도 3에 개략적으로 도시되어 있다. 도 3에 도시된 바와 같이, 초기 로트(110)에 속하는 DOE 웨이퍼(120)에 대해 수행된 계측에 기반하여 생성된 보정 가능 요소는 화살표(300)로 표시된 바와 같이 로트 1 내의 다른 웨이퍼에 적용될 수 있다. 추가적으로 또는 대안적으로, 로트 1의 DOE 웨이퍼(120)에 대해 수행된 계측에 기반하여 생성된 보정 가능 요소는 바람직하게는, 화살표(302 및 304)로 각각 표시된 로트 2 및 로트 N과 같은 다른 로트에 적용된다. 로트 1, 로트 2, 및 로트 N은 모두 바람직하게는, 뱃치 1로서 도시된 동일한 뱃치에 속한다. 현재 로트 및/또는 현재 뱃치 내에서 처리 툴(102)의 동작을 수정하기 위한 처리 툴(102)의 동작에 대한 피드포워드 제어는, 오정렬을 최소화하고 그에 따라 처리된 웨이퍼(112)의 재작업을 감소시킴으로써, 시스템(100)의 처리량을 향상시킨다는 것이 이해된다.
보정 가능 요소는 로트(110)의 DOE 웨이퍼(120)마다 계산될 수 있고 처리 툴(102)의 동작은 그에 따라 DOE 웨이퍼(120)마다의 계측 출력에 기반하여 점진적으로 조정될 수 있다는 것이 이해된다. 대안적으로, 보정 가능 요소는 로트(110) 내에 포함된 모든 DOE 웨이퍼(120)마다 계산될 수 있고, 처리 툴(102)의 동작은 주어진 로트(110)의 모든 DOE 웨이퍼(120)에 대한 계측 출력으로부터 유도된 집단적 보정 가능 요소(collective correctables)에 기반하여 조정될 수 있다. 하나의 DOE 웨이퍼(120)에 대한 계측 출력에 기반하여 유도된 보정 가능 요소는 일반적으로 상이하고, 상이한 DOE 파라미터를 갖는 다른 DOE 웨이퍼(120)에 대한 계측 출력에 기반하여 유도된 보정 가능 요소와 관련하여 상호 의존적일 수 있다는 것이 이해된다. 보정 가능 요소의 상호 의존성은 컨트롤러(108) 및/또는 처리 툴(102)에 포함된 알고리즘에 의해 설명될 수 있다.
보정 가능 요소(170)에 기반하여 컨트롤러(108)에 의해 처리 툴(102)에 적용되는 조정은 처리 툴(102)의 파라미터 범위에 대한 조정을 포함할 수 있다. 예를 들어, DOE 웨이퍼(120)의 DOE 파라미터가 회전인 경우, 유도되는 보정 가능 요소는 회전에 대한 보정 가능 요소일 수 있고, 컨트롤러(108)는 그에 의해 생성된 웨이퍼(112)의 오정렬을 최소화하기 위해 처리 툴(102)의 회전을 조정할 수 있다. 또한, 예로서, DOE 웨이퍼(120)의 DOE 파라미터가 오정렬 타겟의 이동에 의해 오정렬을 유도한 경우, 유도된 보정 가능 요소는 오정렬 타겟이 웨이퍼(112) 상에 형성되는 위치에 대한 보정 가능 요소일 수 있다.
본 발명의 바람직한 일 실시예에 따르면, 처리 툴(102)에 의해 수행되는 공정에 대한 보정 가능 요소의 계산외에도, DOE(120)에 대해 수행된 계측은 또한 계측 툴(104)의 동작을 최적화할 목적으로, 보정 가능 요소를 계산하기 위해 선택적으로 사용될 수 있다. 이것은, 계측 툴(104)의 계측 출력(150)이 계측 툴(104)에 의해서만 정확하게 측정되는 DOE 웨이퍼(120)의 오정렬 값을 나타내므로, 계측 툴(104)의 설정이 계측 툴에 의해 측정된 오정렬 값에 영향을 미치는 경향이 있다는 이해에 기반하고 있다. 따라서, 도 1에 도시된 바와 같이, 보정 가능 요소 생성기(106)는 계측 출력(150)에 기반하여 계측 툴 최적화 파라미터를 찾도록 선택적으로 동작할 수 있고, 계측 툴(104)의 동작은 계측 툴 최적화 파라미터에 기반하여 조정되어, 계측 툴에 의해 수행되는 계측의 정확성을 최적화할 수 있다. 예로서, 계측 툴(104)은 보다 내부적으로 일관된 방식으로 동작하도록 조정될 수 있다.
도 4를 이제 참조하면, 도 4는 본 발명의 바람직한 실시예에 따른 반도체 웨이퍼 처리의 공정 제어에 포함되는 단계를 예시하는 단순화된 흐름도이다.
도 4에서 보여지는 바와 같이, 반도체 처리에 대한 피드포워드 제어를 위한 방법(400)은 제1 단계(402)에서 시작될 수 있으며, 여기서 적어도 로트 내에서의 적어도 하나의 DOE 웨이퍼의 생성을 포함하여, 주어진 로트의 웨이퍼가 처리 툴에 의해 처리 또는 패터닝된다. 제2 단계(404)에서 보여지는 바와 같이, DOE 웨이퍼는 바람직하게는 계측 툴로 이송된다. 바람직하게는, 제2 단계(404)는 제1 단계(402)에서 시작된 로트의 다른 웨이퍼의 처리 동안 수행된다. 제3 단계(406)에서 보여지는 바와 같이, DOE 웨이퍼에 대한 계측이 수행되고, 제4 단계(408)에서 보여지는 바와 같이, 계측 정보가 수집된다.
병렬의 제5 및 제6 단계(410 및 412)에서 보여지는 바와 같이, 바람직하게는 제4 단계(408)에서 수집된 계측 정보에 기반하여, 처리 툴 및 계측 툴의 동작에 각각 관련된 보정 가능 요소가 바람직하게 유도된다. 제5 단계(410)에서 보여지는 바와 같이, 바람직하게는 처리 툴에 의해 수행된 처리에 대한 보정 가능 요소가 생성된다. 제5 단계(410)와 동시에 수행되거나 수행되지 않을 수 있는 제6 단계(412)에서 보여지는 바와 같이, 계측 툴의 수행과 관련된 최적화된 파라미터가 추가로 생성될 수 있다.
제5 단계(410)의 수행에 이어서, 제5 단계(410)에서 유도된 보정 가능 요소는 바람직하게는, 제7 단계(414)에서 보여지는 바와 같이, 제1 단계(402)에서 참조된 것과 동일한 주어진 로트의 처리 동안 처리 툴의 제어된 조정을 위한 기초로서 사용된다.
추가적으로 또는 대안적으로, 제6 단계(412)의 수행에 이어서, 제6 단계(412)로서 유도된 최적화된 파라미터는 바람직하게는, 제8 단계(416)에서 보여지는 바와 같이, 계측 툴의 동작을 개선하기 위해 계측 툴의 설정의 제어된 조정을 위한 기초로서 사용된다.
DOE 웨이퍼에 대한 계측의 수행 및 이에 기반한 보정 가능 요소의 계산의 결과로서, 보정 가능 요소가 본 발명의 바람직한 방법(400)에 따라 신속하고 매우 정확하게 계산될 수 있다는 것이 이해된다. 발견된 보정 가능 요소는 보정 가능 요소가 발견된 동일한 로트 또는 뱃치 내에서 적어도 처리 툴의 동작에 대한 피드포워드 제어를 위해 사용될 수 있으며, 이에 따라 처리 툴의 처리량을 개선할 수 있다.
본 기술 분야의 기술자는 본 발명이 위에서 구체적으로 도시되고 기술된 것에 제한되지는 않는다는 것을 이해할 것이다. 본 발명의 범위는 전술한 다양한 특징의 조합 및 서브 조합뿐만 아니라 이들의 변형을 모두 포함하며, 이들 모두는 선행 기술에 속하지는 않는다.

Claims (20)

  1. 반도체 디바이스의 제조에서 공정 제어를 위한 방법으로서,
    반도체 웨이퍼의 로트 내에 포함된 적어도 하나의 실험 설계(DOE) 반도체 웨이퍼에 대해 계측을 수행하는 단계 ― 상기 로트는 반도체 웨이퍼 로트의 뱃치의 일부를 형성함 ―;
    상기 계측에 기반하여, 상기 반도체 웨이퍼의 로트를 제조하는 데 사용되는 공정에 대한 하나 이상의 보정 가능 요소를 생성하는 단계; 및
    상기 보정 가능 요소에 기반하여, 상기 반도체 웨이퍼의 로트 내에 포함된 다른 반도체 웨이퍼와 상기 뱃치 내에 포함된 다른 로트의 반도체 웨이퍼 중 적어도 하나에 대해 수행되는 공정을 조정하는 단계
    를 포함하는, 반도체 디바이스의 제조에서 공정 제어를 위한 방법.
  2. 제1항에 있어서,
    상기 공정은 리소그래픽 패터닝 툴에 의해 수행되는 리소그래픽 패터닝 공정을 포함하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 방법.
  3. 제1항에 있어서,
    상기 계측은 상기 DOE 반도체 웨이퍼의 층들 간의 오정렬(misregistration)의 측정을 포함하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 방법.
  4. 제1항에 있어서,
    상기 공정의 조정 이전에, 상기 계측의 수행 동안 상기 반도체 웨이퍼의 로트를 제조하는 데 사용되는 공정을 수행하는 단계를 더 포함하는, 반도체 디바이스의 제조에서 공정 제어를 위한 방법.
  5. 제2항에 있어서,
    상기 계측을 수행하기 전에 상기 DOE 반도체 웨이퍼를 생성하는 단계를 더 포함하는, 반도체 디바이스의 제조에서 공정 제어를 위한 방법.
  6. 제5항에 있어서,
    상기 DOE 반도체 웨이퍼를 생성하는 단계는 상기 DOE 반도체 웨이퍼 전체에 걸쳐 적어도 하나의 DOE 파라미터를 변경하는 단계를 포함하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 방법.
  7. 제6항에 있어서,
    상기 DOE 파라미터는 상기 DOE 반도체 웨이퍼의 층들 간의 오정렬의 측정에 사용되는 타겟의 오정렬과 상기 DOE 반도체 웨이퍼의 층들 간의 오정렬과 관련된 다른 파라미터 중 하나를 포함하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 방법.
  8. 제7항에 있어서,
    오정렬과 관련된 상기 다른 파라미터는 병진, 회전, 초점 및 선량을 포함하는 상기 리소그래픽 패터닝 툴의 파라미터를 포함하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 방법.
  9. 제6항에 있어서,
    상기 DOE 파라미터를 변경하는 단계는 상기 DOE 반도체 웨이퍼의 필드마다 상기 DOE 파라미터를 변경하는 것과 상기 DOE 반도체 웨이퍼의 다이마다 상기 DOE 파라미터를 변경하는 것 중 적어도 하나를 포함하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 방법.
  10. 제1항에 있어서,
    상기 계측에 기반하여, 상기 계측의 수행에 대한 하나 이상의 보정 가능 요소를 생성하여, 상기 계측의 수행을 최적화하는 단계를 더 포함하는, 반도체 디바이스의 제조에서 공정 제어를 위한 방법.
  11. 반도체 디바이스의 제조에서 공정 제어를 위한 시스템으로서,
    반도체 웨이퍼의 로트 내에 포함된 적어도 하나의 실험 설계(DOE) 반도체 웨이퍼에 대해 계측을 수행하도록 동작하는 계측 툴 ― 상기 로트는 반도체 웨이퍼 로트의 뱃치의 일부를 형성함 ―;
    상기 계측에 기반하여, 상기 반도체 웨이퍼의 로트를 제조하는 데 사용되는 공정에 대한 하나 이상의 보정 가능 요소를 생성하도록 동작하는 보정 가능 요소 생성기; 및
    상기 보정 가능 생성기에 의해 생성된 상기 보정 가능 요소를 수신하고, 상기 보정 가능 요소에 따라, 상기 반도체 웨이퍼의 로트 내에 포함된 다른 반도체 웨이퍼와 상기 뱃치 내에 포함된 다른 로트의 반도체 웨이퍼 중 적어도 하나에 대해 수행되는 공정을 제어 가능하게 조정하도록 동작하는 컨트롤러
    를 포함하는, 반도체 디바이스의 제조에서 공정 제어를 위한 시스템.
  12. 제11항에 있어서,
    상기 공정은 리소그래픽 패터닝 툴에 의해 수행되는 리소그래픽 패터닝 공정을 포함하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 시스템.
  13. 제11항에 있어서,
    상기 계측은 상기 DOE 반도체 웨이퍼의 층들 간의 오정렬의 측정을 포함하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 시스템.
  14. 제12항에 있어서,
    상기 리소그래픽 패터닝 툴은 상기 컨트롤러에 의해 상기 공정이 조정되기 전에, 상기 계측의 수행 동안 상기 반도체 웨이퍼의 로트를 제조하기 위한 공정을 수행하도록 동작하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 시스템.
  15. 제12항에 있어서,
    상기 리소그래픽 패터닝 툴은 상기 DOE 반도체 웨이퍼를 생성하도록 동작하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 시스템.
  16. 제15항에 있어서,
    상기 리소그래픽 패터닝 툴은 상기 DOE 반도체 웨이퍼 전체에 걸쳐 적어도 하나의 DOE 파라미터를 변경하도록 동작하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 시스템.
  17. 제16항에 있어서,
    상기 DOE 파라미터는 상기 DOE 반도체 웨이퍼의 층들 간의 오정렬의 측정에 사용되는 타겟의 오정렬과 상기 DOE 반도체 웨이퍼의 층들 간의 오정렬과 관련된 다른 파라미터 중 하나를 포함하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 시스템.
  18. 제17항에 있어서,
    오정렬과 관련된 상기 다른 파라미터는 병진, 회전, 초점 및 선량을 포함하는 상기 리소그래픽 패터닝 툴의 파라미터를 포함하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 시스템.
  19. 제16항에 있어서,
    상기 DOE 파라미터는 상기 DOE 반도체 웨이퍼의 필드와 상기 DOE 반도체 웨이퍼의 다이 중 적어도 하나에 따라 변경되는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 시스템.
  20. 제11항에 있어서,
    상기 보정 가능 요소 생성기는, 상기 계측에 기반하여, 상기 계측 툴에 의한 상기 계측의 성능에 대한 하나 이상의 보정 가능 요소를 생성하여, 상기 계측 툴의 수행을 최적화하도록 동작하는 것인, 반도체 디바이스의 제조에서 공정 제어를 위한 시스템.
KR1020227001273A 2019-06-26 2020-04-23 반도체 디바이스의 제조에서 피드포워드 공정 제어를 위한 시스템 및 방법 KR20220024546A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962867151P 2019-06-26 2019-06-26
US62/867,151 2019-06-26
PCT/US2020/029421 WO2020263391A1 (en) 2019-06-26 2020-04-23 Systems and methods for feedforward process control in the manufacture of semiconductor devices

Publications (1)

Publication Number Publication Date
KR20220024546A true KR20220024546A (ko) 2022-03-03

Family

ID=74062047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227001273A KR20220024546A (ko) 2019-06-26 2020-04-23 반도체 디바이스의 제조에서 피드포워드 공정 제어를 위한 시스템 및 방법

Country Status (4)

Country Link
US (1) US11635682B2 (ko)
KR (1) KR20220024546A (ko)
TW (1) TW202115809A (ko)
WO (1) WO2020263391A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220392809A1 (en) * 2021-06-03 2022-12-08 Kla Corporation Adaptive modeling misregistration measurement system and method
US20230304183A1 (en) * 2022-03-22 2023-09-28 Applied Materials, Inc. Methods and apparatus for altering lithographic patterns to adjust plating uniformity

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708129B1 (en) * 2001-12-13 2004-03-16 Advanced Micro Devices, Inc. Method and apparatus for wafer-to-wafer control with partial measurement data
US6737208B1 (en) 2001-12-17 2004-05-18 Advanced Micro Devices, Inc. Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information
JP5634864B2 (ja) * 2007-05-30 2014-12-03 ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ リソグラフィック・プロセスに於ける、プロセス制御方法およびプロセス制御装置
NL1036245A1 (nl) * 2007-12-17 2009-06-18 Asml Netherlands Bv Diffraction based overlay metrology tool and method of diffraction based overlay metrology.
US9442392B2 (en) * 2012-12-17 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Scanner overlay correction system and method
US10352876B2 (en) * 2014-05-09 2019-07-16 KLA—Tencor Corporation Signal response metrology for scatterometry based overlay measurements
US10215559B2 (en) 2014-10-16 2019-02-26 Kla-Tencor Corporation Metrology of multiple patterning processes
WO2017146785A1 (en) * 2016-02-25 2017-08-31 Kla-Tencor Corporation Analyzing root causes of process variation in scatterometry metrology
EP3312693A1 (en) * 2016-10-21 2018-04-25 ASML Netherlands B.V. Methods & apparatus for controlling an industrial process
US11018064B2 (en) * 2018-12-12 2021-05-25 Kla Corporation Multiple-tool parameter set configuration and misregistration measurement system and method
WO2021028126A1 (en) * 2019-08-13 2021-02-18 Asml Netherlands B.V. Modeling method for computational fingerprints
WO2021032398A1 (en) * 2019-08-22 2021-02-25 Asml Netherlands B.V. Method for controlling a lithographic apparatus
US11221561B2 (en) * 2020-01-14 2022-01-11 Kla Corporation System and method for wafer-by-wafer overlay feedforward and lot-to-lot feedback control
WO2021211154A1 (en) * 2020-04-15 2021-10-21 Kla Corporation Misregistration target having device-scaled features useful in measuring misregistration of semiconductor devices

Also Published As

Publication number Publication date
WO2020263391A1 (en) 2020-12-30
US11635682B2 (en) 2023-04-25
TW202115809A (zh) 2021-04-16
US20220004096A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
TWI656413B (zh) 用於控制工業製程的方法與設備
TWI618997B (zh) 用於控制工業製程的方法和控制系統及電腦程式產品
KR100836946B1 (ko) 툴 시스템에서의 내장 프로세스 제어 프레임워크를 위한 방법 및 장치
TWI817134B (zh) 判定圖案化製程之校正之方法、元件製造方法、用於微影裝置之控制系統及微影裝置
KR102427132B1 (ko) 제품 유닛의 다중-스테이지 처리를 위한 장치 최적화
TWI410822B (zh) 先進製程控制方法和系統
US8683395B2 (en) Method and system for feed-forward advanced process control
JP2004503940A (ja) スキャタロメータ測定法を用いてフィードバックおよびフィードフォワード制御を実行するための方法および装置
US20180373162A1 (en) Methods of controlling a patterning process, device manufacturing method, control system for a lithographic apparatus and lithographic apparatus
KR20050026062A (ko) 공정 제어 시스템에 대한 동적 타겟팅
US10509329B2 (en) Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control
KR20130007575A (ko) 스마트 보간을 갖는 최적화된 샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법 및 시스템
CN110546576B (zh) 优化针对产品单元制造的工艺序列
CN115309005A (zh) 用于优化光刻工艺的方法和装置
KR20220024546A (ko) 반도체 디바이스의 제조에서 피드포워드 공정 제어를 위한 시스템 및 방법
KR20130114132A (ko) 서브 샘플링 방식을 이용하여 툴-유도 시프트를 제공하는 방법 및 시스템
US6571371B1 (en) Method and apparatus for using latency time as a run-to-run control parameter
CN114174927A (zh) 光刻工艺及关联设备的子场控制
US20220026798A1 (en) Inter-step feedforward process control in the manufacture of semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination