KR101478863B1 - 개선된 두께 균일성을 갖는 에피텍셜 배럴 서셉터 - Google Patents

Abstract

본 발명은 내부 공간을 갖는 가열된 챔버에서 반도체 웨이퍼를 지지하기 위한 배럴 서셉터에 관한 것이다. 각각의 상기 웨이퍼는 앞면, 뒷면, 및 원주측면(circumferential side)을 갖는다. 상기 서셉터는 본체의 가상 중앙 축 주위에 배열된 복수의 면을 갖는 상기 본체를 갖는다. 각각의 면은 외면 및 상기 외면으로부터 상기 본체 방향으로 측면방향 안쪽으로 연장된 리세스를 갖는다. 각각의 리세스는 상기 각각의 리세스를 정의하는 가장자리에 의해 둘러싸여진다. 서셉터는 또한 상기 본체로부터 바깥쪽으로 연장된 복수의 거치대를 포함한다. 각각의 상기 거치대는 상기 리세스 중 하나에 위치하고 상기 리세스에 수용되는 반도체 웨이퍼를 지지하기 위한 위를 향하는 지지면을 포함한다. 각각의 상기 지지면은 상기 각각의 면의 상기 외면으로부터 구분된다.

Description

개선된 두께 균일성을 갖는 에피텍셜 배럴 서셉터{EPITAXIAL BARREL SUSCEPTOR HAVING IMPROVED THICKNESS UNIFORMITY}

본 발명은 일반적으로 에피텍셜 배럴 서셉터에 관한 것이고, 보다 구체적으로는 수정된 포켓을 포함하는 에픽텍셜 배럴 서셉터에 관한 것이다.

화학기상증착(chemical vapor deposition)은 반도체 와이퍼 상에 재료의 얇은 층을 형성시켜서, 증착된 재료의 격자 구조를 웨이퍼와 동일하게 하기 위한 공정이다. 이러한 공정을 이용하면, 상이한 도전성을 갖는 층을, 필요한 전기적 특성을 달성하기 위해 반도체 웨이퍼에 적층할 수 있다. 화학기상증착은, 에피텍셜 층을 형성하여 장치가 에피텍셜 층에 직접 제작되도록 하는 반도체 웨이퍼 제조에 널리 사용된다. 예를 들면, 고농도로 도핑된 기판 위에 증착된 저농도로 도핑된 에피텍셜 층에 의해, CMOS 장치는 기판의 낮은 전기 저항 특성으로 인한 래치 업(latch up)에 대한 면역성을 갖도록 최적화된다. 도판트 농도 프로파일의 정확한 제어와 산소로부터의 자유와 같은 다른 이점들도 달성된다. 종래의 에피텍셜 증착 공정은 참조로 포함된 미국 특허 제5,904,769호 및 제5,769,942호에 개시되어 있다.

에피텍셜 증착은 반응기에서 일어난다. 리액터의 한 유형은 배럴 반응기 또는 배치형 반응기(batch reactor)로 불린다. 배럴 반응기는 에피텍셜 증착 동안 웨이퍼를 지지하기 위한 서셉터를 수용하는 반응 챔버(reaction chamber)를 갖는다. 도 1은 도면 전체에서 참조 번호 10으로 지정된 종래의 배럴 서셉터를 도시한다. 서셉터(10)는 대체로 수직이지만 약간 기울어진 면들(12)을 갖는다. 각각의 면(12)은 대체로 수직 컬럼(vertical column)으로 배열되는 두 개 이상의 얕은 리세스(14)를 갖는다. 각각의 리세스(14)는 일반적으로 원형이고 (도시되지 않은) 단일 웨이퍼를 수용하기에 적절한 지름을 갖는다. 각각의 리세스는 또한 대응하는 웨이퍼의 뒷면이 놓이게 되는 평평한 표면(16)을 갖는다. 대부분의 경우, 서셉터(10)는, 둘러싸인 공정 가스들로 분출되는 흑연으로부터 나오는 철과 같은 오염물질을 감소시키기 위하여 탄화규소로 코팅된 흑연으로 구성된다. 종래의 배럴 서셉터는 참조로 포함된 미국 특허 제6,129,048호에 기술된다.

에피텍셜 증착에 앞서, 반도체 웨이퍼가 서셉터의 리세스 안에 로딩되고, 서셉터는 증착 챔버로 하강한다. 에피텍셜 증착 공정은 수소 또는 수소와 염산의 혼합물과 같은 클리닝 가스를 웨이퍼의 앞면(즉, 서셉터 방향의 반대를 향한 면)에 유입하여 웨이퍼의 앞면을 예열하고 세정함으로써 시작한다. 클리닝 가스는 앞면으로부터 자연 산화막(native oxide)을 제거함으로써 본 증착 공정의 후속 단계 동안 에피텍셜 규소 층이 표면 상에서 연속적이고 평평하게 생성할 수 있게 한다. 에피텍셜 증착 공정은, 앞면에 규소의 에피텍셜 층을 증착하고 형성시키기 위하여, 실레인(silane) 또는 염소 처리된 실레인(chlorinated silane)과 같은 기체 상의 규소 소스 가스를 웨이퍼의 앞면에 유입하는 단계로 이어진다. 서셉터의 리세스는 웨이퍼의 뒷면으로 수소 기체를 동시에 주입하기 위한 오리피스(orifices)를 포함할 수 있다. 두 단계 동안, 서셉터는 반응 챔버 내에서 회전한다.

배럴 반응기는 한번 실행될 때 통상 6개에서 15개 사이의 웨이퍼, 즉 복수의 웨이퍼를 동시에 공정할 수 있어서 더 높은 처리량을 가질 수 있기 때문에 유리하다. 그러나, 종래의 배럴 반응기를 사용하게 되면, 종종 처리된 웨이퍼가 두께 균일성에 관한 현재의 요구조건을 충족하지 못하는 문제에 봉착한다. 두께 균일성에 관한 현재의 요건은 약 2 퍼센트 미만의 두께 균일성을 반드시 준수해야 하며 1 퍼센트 미만인 것이 바람직하다. 종래의 배럴 서셉터를 사용하여 배럴 반응기에서 처리되는 웨이퍼의 일반적인 두께 균일성은 10 밀리미터의 엣지 제외부(edge exclusion)를 갖는 200 밀리미터(mm) 지름의 웨이퍼에 대하여 약 2 퍼센트에서 약 5 퍼센트 사이이다. 최근에, 대부분의 규소 웨이퍼는 엄격한 두께 균일성 요구조건을 충족하기 위해 단일 웨이퍼 반응기에서 처리된다. 단일 웨이퍼 반응기는 오직 하나의 웨이퍼가 한 번의 실행 동안 단일 웨이퍼 반응기에서 처리되기 때문에 배럴 반응기보다 훨씬 낮은 처리량을 갖는다.

따라서, 현재의 두께 균일성 요구를 충족시키는 웨이퍼를 제조할 수 있는 배럴 반응기 서셉터에 대한 필요성이 존재한다.

본 발명은 내부 공간을 갖는 가열된 챔버에서 복수의 반도체 웨이퍼를 지지하기 위한 배럴 서셉터를 포함한다. 각각의 웨이퍼는 앞면, 앞면과 반대쪽인 뒷면, 및 앞면과 뒷면 둘레를 잇는 원주측면(circumferential side)을 갖는다. 서셉터는 챔버의 내부 공간 내에 수용되면서 복수의 반도체 웨이퍼를 지지하기 위한 크기와 모양을 가진다. 서셉터는 본체의 가상 중앙 축 주위에 배열되는 복수의 면을 갖는 본체를 포함한다. 각각의 면은 외면(outer surface) 및 외면으로부터 본체를 향해 측면방향 안쪽으로 연장된 리세스를 갖는다. 각각의 리세스는 리세스 각각을 정의하는 가장자리(rim)로 둘러싸여 있다. 또한, 서셉터는 본체로부터 바깥쪽으로 연장된 복수의 거치대(ledge)를 포함한다. 각각의 거치대는 리세스 중 하나에 위치하고, 리세스에 수용되는 반도체 웨이퍼를 지지하기 위한, 위를 향하는 지지면을 포함한다. 각각의 지지면은 각각의 면의 외면과 구분된다.

또 다른 특징으로, 본 발명은 내부 공간을 갖는 가열된 챔버에서 복수의 반도체 웨이퍼를 지지하기 위한 배럴 서셉터를 포함한다. 각각의 웨이퍼는 앞면, 앞면과 반대쪽인 뒷면, 및 앞면과 뒷면 둘레를 잇는 원주측면을 갖는다. 서셉터는 챔버의 내부 공간 내에 수용되면서 복수의 반도체 웨이퍼를 지지하기 위한 크기와 모양을 가진다. 서셉터는 본체의 가상 중앙 축 주위에 배열된 복수의 면을 갖는 본체를 포함한다. 각각의 면은 외면 및 외면으로부터 본체를 향해 측면방향 안쪽으로 연장된 리세스를 갖는다. 각각의 리세스는 리세스 각각을 정의하는 가장자리(rim)로 둘러싸여 있다. 또한, 서셉터는 각각의 리세스에서 본체로부터 바깥쪽으로 연장된 복수의 거치대를 포함한다. 각각의 거치대는 리세스에 수용되는 반도체 웨이퍼를 지지하기 위한, 위를 향하는 지지면을 포함한다.

본 발명은 또한 내부 공간을 갖는 가열된 챔버에서 복수의 반도체 웨이퍼를 지지하기 위한 배럴 서셉터를 포함한다. 각각의 웨이퍼는 앞면, 앞면과 반대쪽인 뒷면, 및 앞면과 뒷면 둘레를 잇는 원주측면을 갖는다. 서셉터는 챔버의 내부 공간 내에 수용되면서 복수의 반도체 웨이퍼를 지지하기 위한 크기와 모양을 가진다. 서셉터는 본체의 가상 중앙 축 주위에 배열된 복수의 면을 갖는 본체를 포함한다. 각각의 면은 외면 및 외면으로부터 본체를 향해 측면방향 안쪽으로 연장된 복수의 인접한 리세스를 갖는다. 각각의 리세스는 리세스 각각을 정의하는 가장자리(rim)에 의해 적어도 일부분은 둘러싸여 있다. 또한, 서셉터는 본체로부터 바깥쪽으로 연장된 복수의 거치대를 포함한다. 각각의 거치대는 리세스를 정의하는 적어도 하나의 가장자리에 의해 정의되며, 적어도 하나의 리세스에 수용되는 반도체 웨이퍼를 지지하기 위한 위를 향하는 지면을 포함한다.

또 다른 특징으로, 본 발명은 내부 공간을 갖는 가열된 챔버에서 복수의 반도체 웨이퍼를 지지하기 위한 배럴 서셉터를 포함한다. 각각의 웨이퍼는 앞면, 앞면과 반대쪽인 뒷면, 및 앞면과 뒷면 둘레를 잇는 원주측면을 갖는다. 서셉터는 챔버의 내부 공간 내에 수용되면서 반도체 웨이퍼를 지지하기 위한 크기와 모양을 가진다. 서셉터는 본체의 가상 중앙 축 주위에 배열된 복수의 면을 갖는 본체를 포함한다. 각각의 면은 외면 및 외면으로부터 본체를 향해 측면방향 안쪽으로 연장된 리세스를 갖는다. 각각의 리세스는 약 0.045 인치(1.143mm) 이하의 깊이를 갖는다. 서셉터는 본체로부터 바깥쪽으로 연장된 복수의 거치대를 더 포함한다. 각각의 거치대는 리세스 중 하나에 수용되는 반도체 웨이퍼를 지지하기 위한, 위를 향하는 지지면을 포함한다.

또 다른 특징으로, 본 발명은 내부 공간을 갖는 가열된 챔버에서 복수의 반도체 웨이퍼를 지지하기 위한 배럴 서셉터를 포함한다. 각각의 웨이퍼는 앞면, 앞면과 반대쪽의 뒷면, 앞면과 뒷면 사이에서 측정되는 두께, 및 앞면과 뒷면 둘레를 잇는 원주측면을 갖는다. 서셉터는 챔버의 내부 공간 내에 수용되면서 복수의 반도체 웨이퍼를 지지하기 위한 크기와 모양을 가진다. 서셉터는 본체의 가상 중앙 축 주위에 배열된 복수의 면을 갖는 본체를 포함한다. 각각의 면은 외면 및 외면으로부터 본체를 향해 각각의 웨이퍼의 두께와 동일한 깊이만큼 측면방향 안쪽으로 연장된 리세스를 갖는다. 서셉터는 또한 본체로부터 바깥쪽으로 연장된 복수의 거치대를 포함한다. 각각의 거치대는, 리세스 중 하나에 수용되는 반도체 웨이퍼를 지지하기 위한, 위를 향하는 지지면을 포함한다.

다른 목적 및 특징이 이후에 어느 정도 명확해지고 어느 정도 지적될 것이다.

도 1은 종래의 배럴 반응기 서셉터를 도시하는 투시도.
도 2는 본 발명의 제1 실시예의 서셉터를 도시하는 투시도.
도 3은 제2 실시예의 서셉터를 도시하는 투시도.
도 4는 제3 실시예의 서셉터를 도시하는 투시도.
대응하는 참조 번호는 도면 전체에서 대응하는 부분을 나타낸다.

도면에서, 보다 구체적으로 도 2를 참조하면, 배럴 반응기에서 복수의 웨이퍼를 지지하기 위한 배럴 서셉터는 전체가 참조 번호 20으로 표시된다. 서셉터(20)는 본체의 가상 중앙 축(26)에 대해 대칭적으로 위치되는, 전체가 도면 부호 24로 지정된 복수의(예를 들면, 세 개의) 사다리꼴 면을 갖는 다면체의 본체(22)를 포함한다. 삼각형 모서리 부분(28)은 서셉터(20)의 면(24)들을 구분지을 수 있다. 본체(22)는 본 발명의 범주로부터 벗어나지 않는 다른 모양을 가질 수 있다고 이해되어야 한다. 본체(22)는 본체의 상부(32)를 통하여 포트(30)로 유체를 전달(fluid communication)할 수 있는 (도시되지 않은) 빈 내부를 갖는다.

도 2를 참조하면, 서셉터(20)의 각각의 면(24)은 면의 하부(44)로부터 하부의 반대쪽의 면의 상부(46)까지 이어지는 가상의 세로 축(42)을 갖는 평평한 외면(planar outer surface; 40)을 포함한다. 각각의 면(24)은 상부(46)에서 본체(22)의 중앙 축(26)을 향해 안으로 기울어져 있다. 각각의 면(24)은 또한 대응하는 세로 축(42)에 중심을 둔 기둥 모양의 얕은 리세스들(50, 52, 및 54) 및 면의 하부(44)에 인접한 두 개의 평가 대상물 용 리세스(evaluation piece recesses; 56)를 갖는다. 일 실시예에서 각각의 평가용 리세스는 약 0.050 인치(1.270 mm)의 깊이 및 약 1.3 인치(33.020 mm)의 지름을 갖지만, 본 발명의 범주에서 벗어나지 않는 한 평가 대상물 용 리세스(56)는 다른 치수를 가질 수 있다. 평가용 리세스는 평가 대상인 작은 웨이퍼들을 지지하는데 사용되는데, 평가용 작은 웨이퍼를 파괴 검사함으로써 제조 웨이퍼를 희생시키지 않고도 에피텍셜 공정을 평가할 수 있다.

일 실시예에서 하부 리세스는 약 0.045 인치(1.143 mm)의 깊이를 갖지만, 본 발명의 범주에서 벗어나지 않는 한 하부 리세스(50)는 다른 깊이를 가질 수 있다. 하부 리세스(50)는 에피텍셜 공정 동안 (도시되지 않은) 반도체 웨이퍼를 지지하기 위해 구성된 좁고 둥근 아래 부분(62)을 갖는, 전체가 도면 부호 60으로 지정된 가장자리(rim)에 접한다. 하부 리세스(50)의 가장자리(60)는 좁고 곧은 측부(64) 및 둥근 윗 부분(66)을 가지며, 이 모두는 에피텍셜 공정 동안 웨이퍼로부터 이격되어 있어서 하부 리세스(50)에서 웨이퍼의 선두 엣지 및 후미 엣지(leading and trailing edges)뿐만 아니라 상부 엣지(upper edge)에서 가스가 순환할 수 있게 한다.

중앙부 리세스(52)는 하부 리세스(50) 위에 위치한다. 일 실시예에서 중앙부 리세스는 약 0.045 인치(1.143 mm)의 깊이를 갖지만, 본 발명의 범주를 벗어나지 않는 한 중앙부 리세스(52)는 다른 깊이를 가질 수 있다. 중앙부 리세스(52)는 에피텍셜 공정 동안 (도시되지 않은) 반도체 웨이퍼를 지지하고 둘러싸도록 구성된 대체로 원형인 가장자리(70)를 갖는다. 하부 리세스 및 중앙부 리세스(50 및 52)는 각각, 중앙부 리세스의 원형 가장자리(70)와 하부 리세스의 가장자리(60)의 둥근 윗 부분(66) 사이에 형성된 굴곡진 거치대 또는 돌출부(72)에 의해 구분된다. 일 실시예에서, 거치대(72)는 약 0.138 인치(3.5052 mm)의 폭을 갖고 서셉터(20)의 면(24)과 수평을 이루지만, 본 발명의 범주를 벗어나지 않는 한 거치대는 다른 치수를 가질 수 있다. 따라서, 거치대(72)는 에피텍셜 공정 동안 반도체 웨이퍼의 원주측면을 지지하기 위하여 약 0.045 인치(1.143 mm)의 폭을 갖는, 위를 향하는 지지면(74)을 갖는다.

상부 리세스(54)는 중앙부 리세스(52)의 윗 부분을 둘러싼다. 일 실시예에서, 상부 리세스가 약 0.0165 인치(0.4191 mm)의 깊이를 갖지만, 본 발명의 범주를 벗어나지 않는 한 상부 리세스(54)는 다른 깊이를 가질 수 있다. 상부 리세스(54)는, 에피텍셜 공정 동안 웨이퍼로부터 이격되어 있어서 웨이퍼의 선두 엣지 및 후미 엣지뿐만 아니라 상부 엣지에서 가스가 순환할 수 있게 하면서 좁고 곧은 측부(82) 및 좁고 곧은 윗 부분(84)을 갖는 가장자리(80)에 접한다. 일 실시예에서, 중앙부 리세스(52)의 거치대(72) 및 하부 리세스(50)의 가장자리(60)의 둥근 아래 부분(62) 각각은 약 120°의 아크 길이를 갖고, 서셉터(20)를 이용하여 처리되기 위해 웨이퍼의 반지름과 대략 동일한 반지름{예를 들면, 약 3.97 인치(100.838 mm)}을 갖지만, 본 발명의 범주를 벗어나지 않는 한 이들은 다른 치수를 가질 수 있다. 또 다른 실시예에서, 상이한 리세스의 치수는 서로 다를 수 있다. 서셉터(20)의 사용 및 제조가 당업계에 일반적이고 잘 알려져 있기 때문에 더 자세하게 기술되지 않을 것이다.

일 특정 실시예에서, 중앙부 리세스(52)의 깊이와 상부 리세스(54)의 깊이 간의 차이는 웨이퍼의 두께와 일반적으로 같아서, 웨이퍼의 외면은 실질적으로 상부 리세스의 표면과 수평을 이룬다. 웨이퍼 표면이 상부 리세스 표면과 수평을 이룬 결과로, 가스는 웨이퍼를 부드럽게 가로질러 흐를 수 있고 웨이퍼의 선두 엣지에서 방해받지 않는다. 가스가 부드럽게 흐르기 때문에, 경계 층은 흐름이 방해받을 때에 비해서 얇게 남아 있을 수 있다. 반응 가스는 경계 층을 통해 안으로 확산되어야 하고 반응 부산물은 경계 층을 통해 밖으로 확산되어야 한다. 더 얇아진 경계 층은 확산을 향상시켜서, 더 두꺼운 경계 층을 만든다.

위에서 기술된 서셉터(20)를 이용한 테스트 결과, 3 밀리미터 엣지 제외부를 갖는 200 밀리미터(mm) 지름의 웨이퍼 상에서 약 1 마이크로미터보다 작게 변화했던 에피텍셜 두께 프로파일이 산출되었다. 게다가, 실제 에피텍셜 두께는 웨이퍼의 선두 및 후미 측면 엣지 근처에서 증가하였다. 이는 배경 기술에 기재된 종래의 서셉터(10)에 수행된 테스트에 비해 더 바람직하다. 종래의 서셉터로는 3 밀리미터 엣지 제외부를 갖는 200 밀리미터 지름의 웨이퍼에 약 1.2 마이크로미터(μm)보다 크게 변화했던 에피텍셜 두께 프로파일이 산출되었다. 게다가, 엣지로부터 이격된 위치에서의 두께와 비교해 에피텍셜 두께는 웨이퍼의 엣지 근처에서 거의 1 마이크로미터만큼 감소하였다.

도 3은 본 발명의 제2 실시예를 도시하는데, 여기서 배럴 반응기에서 복수의 웨이퍼를 지지하기 위한 배럴 서셉터는 전체가 도면 부호 120으로 표시된다. 서셉터(120)가 이전 실시예의 서셉터(20)와 유사하기 때문에, 유사한 구성요소는 100만큼 증가된 대응하는 참조 번호로 표시될 것이다. 서셉터(120)는 본체의 가상 중앙 축(126)에 대해 대칭으로 위치하는, 일반적으로 도면 부호 124로 지정된 복수의 사다리꼴 면을 갖는 다면체인 본체(122)를 포함한다. 삼각형 모서리 부분(128)은 서셉터(120)의 면(124)들을 구분지을 수 있다. 본체(122)는 본 발명의 범주를 벗어나지 않는 한 다른 모양을 가질 수 있다.

서셉터(120)의 각각의 면(124)은 면의 하부(144)로부터 하부의 반대쪽의 면의 상부(146)까지 이어지는 가상 세로 축(142)을 갖는 평평한 외면(140)을 갖는다. 각각의 면(124)은 또한 대응하는 세로 축(142)에 중심을 둔 얕은 리세스(150)를 갖는다. 각각의 면(124)은 상부(146)에서 본체(122)의 중앙 축(126)을 향해 안으로 기울어져 있다. 게다가, 각각의 면(124)은 면의 하부(144)와 인접한 두 개의 평가 대상물 용 리세스(156)를 갖는다. 일 실시예에서 리세스는 약 0.045 인치(1.143 mm)의 깊이를 갖지만, 본 발명의 범주에서 벗어나지 않는 한 리세스(150)는 다른 깊이를 가질 수 있다. 리세스(150)는 에피텍셜 공정 동안 (도시되지 않은) 반도체 웨이퍼를 지지하기 위해 구성된 좁고 둥근 아래 부분(162)을 갖는, 전체가 도면 부호 160으로 지정된 가장자리(rim)에 접한다. 리세스(150)의 가장자리(160)는 좁고 곧은 측부(164) 및 곧은 윗 부분(166)을 갖는다. 굴곡진 거치대 또는 돌출부(172)는 에피텍셜 공정 동안 (도시되지 않은) 제2 반도체 웨이퍼를 지지하기 위해 리세스(150)에 제공된다. 일 실시예에서, 거치대(172)는 약 0.138 인치(3.5052 mm)의 폭을 갖고 서셉터(120)의 면(124)과 수평을 이루지만, 본 발명의 범주를 벗어나지 않는 한 거치대는 다른 치수를 가질 수 있다. 따라서, 거치대(172)는 에피텍셜 공정 동안 반도체 웨이퍼의 원주측면을 지지하기 위하여 약 0.045 인치(1.143 mm)의 폭을 갖는 위를 향하는 지지면(174)을 갖는다. 측부(164) 및 리세스(150)의 가장자리(160)의 윗 부분(166)은 에피텍셜 공정 동안 웨이퍼로부터 이격되어 있어서 리세스 내의 웨이퍼의 선두 엣지 및 후미 엣지(leading and trailing edges)뿐만 아니라 상부 엣지(upper edge)에서 가스가 순환할 수 있다. 일 실시예에서, 거치대(172) 및 리세스(150)의 가장자리(160)의 둥근 아래 부분(162) 각각은 약 120°의 아크 길이를 갖고, 약 3.97 인치(100.838 mm)의 반지름을 포함하지만, 본 발명의 범주를 벗어나지 않는 한 이들은 다른 치수를 가질 수 있다. 다른 실시예에서, 상이한 리세스의 치수는 서로 다를 수 있다. 동심원의 원형 패턴으로 배열된 일련의 구멍(190)은 거치대(172) 위 그리고 가장자리(160)의 둥근 아래 부분(162) 위의 리세스(150)에 위치된다. 구멍(190)은 웨이퍼가 리세스(150) 내에 위치될 때 자동 도핑을 감소시키기 위하여 웨이퍼 뒤에 위치한다. 구멍(190) 및 서셉터(120)의 다른 특징들은 종래와 동일하기 때문에, 추가로 기술되지 않을 것이다. 위에서 기술된 구성을 갖는 서셉터(120)에 대한 테스트 결과, 3 밀리미터 엣지 제외부를 갖는 200 밀리미터(mm) 지름의 웨이퍼 상에서 약 1 마이크로미터보다 작게 증가하게 변했던 에피텍셜 두께 프로파일이 산출되었다. 제1 실시예의 서셉터(20)와 같이, 실제 에피텍셜 두께는 웨이퍼의 선두 및 후미 측면 엣지 주위에서 증가하였다.

도 4는 본 발명의 제3 실시예를 도시하고, 배럴 반응기 내의 복수의 웨이퍼를 지지하기 위한 배럴 서셉터는 전체가 참조 번호 220으로 표시된다. 서셉터(220)가 이전 실시예의 서셉터(120)와 유사하므로, 유사한 구성요소는 대응하는 참조 번호가 100만큼 증가되어 표시될 것이다. 서셉터(220)는 본체의 가상 중앙 축(226)에 대해 대칭적으로 위치하는 사다리꼴 면(224)을 갖는 다면체의 본체(222)를 포함한다. 삼각형 모서리 부분(228)은 서셉터(220)의 면(224)들을 구분지을 수 있다. 본 발명의 범주를 벗어나지 않는 한 본체(222)는 다른 모양을 가질 수 있다.

서셉터(220)의 각각의 면(224)은 면의 하부(244)로부터 하부의 반대쪽의 면의 상부(246)까지 이어지는 가상의 세로 축(242)을 갖는 평평한 외면(240)을 갖는다. 각각의 면(224)은 또한 대응하는 세로 축(242)에 중심을 두며 전체가 도면 부호 260으로 지정된 가장자리에 접하는 얕은 사각형 리세스(250)를 갖는다. 각각의 면(224)은 상부(246)에서 본체(222)의 중앙 축(226) 안쪽으로 기울어져 있다. 일 실시예에서, 리세스(250)는 약 0.045 인치(1.143 mm)의 깊이를 갖지만, 본 발명의 범주에서 벗어나지 않는 한 리세스는 다른 깊이를 가질 수 있다. 복수의 (예를 들면, 네 개의) 거치대 또는 돌출부(272)는 에피텍셜 공정 동안 (도시되지 않은) 반도체 웨이퍼를 지지하기 위하여 리세스(250)에 제공된다. 일 실시예에서, 각각의 거치대(272)는 약 0.125 인치(3.1750 mm)의 폭, 약 0.250 인치(6.3500 mm)의 길이를 갖고 서셉터(220)의 면(224)과 수평을 이루지만, 본 발명의 범주를 벗어나지 않는 한 거치대는 다른 치수를 가질 수 있다. 따라서, 각각의 거치대(272)는 에피텍셜 공정 동안 반도체 웨이퍼의 원주측면을 지지하기 위하여 약 0.045 인치(1.143 mm)의 폭을 갖는 위를 향하는 지지면(274)을 갖는다. 또한, 일 실시예에서, 거치대(272)는 면(224)의 세로 축(242)으로부터 약 50°, 약 3.94 인치(100.0760 mm)의 반지름에 위치해 있다. 리세스(250)의 가장자리(260)는 에피텍셜 공정 동안 웨이퍼로부터 이격되어 있어서 리세스 내의 웨이퍼 주위에서 가스가 완벽히 순환할 수 있다. 일련의 구멍(290)은 자동 도핑을 감소시키기 위하여 리세스(250)에 위치한다. 위에서 기술된 구성을 갖는 서셉터(220)에 대한 테스트 결과, 3 밀리미터 엣지 제외부를 갖는 200 밀리미터(mm) 지름의 웨이퍼에서 약 1 마이크로미터보다 작게 변한 에피텍셜 두께 프로파일이 산출되었다. 제1 실시예의 서셉터(20)와 같이, 실제 에피텍셜 두께는 웨이퍼의 선두 및 후미 측면 엣지 주위에서 증가하였다.

본 발명의 구성요소 또는 바람직한 실시예의 구성요소를 소개할 때, "단수형", "상기"의 관사는 하나 이상의 구성요소가 존재한다는 것을 의미하기 위함이다. 용어 "포함하는" 및 "갖는"은 열거된 요소와 다른 추가적인 요소가 있을 수 있다는 것을 포함하고 의미하기 위함이다.

위의 관점에서, 본 발명에 의해 여러가지 이점이 달성된다는 것을 알 수 있을 것이다.

본 발명의 범주를 벗어나지 않는 한 위의 구성, 제품, 및 방법에 다양한 변경이 있을 수 있기 때문에, 위의 기술(description)에 포함되고 첨부된 도면에 도시된 모든 사항은 예시적이라고 해석되어야 하며, 한정하는 의미로 받아들여지지 않는 것을 의미한다.

Claims (22)

1. 내부 공간을 갖는 가열된 챔버에서 복수의 반도체 웨이퍼를 지지하기 위한 배럴 서셉터로서, 각각의 상기 웨이퍼는 앞면, 상기 앞면의 반대쪽인 뒷면, 및 상기 앞면과 상기 뒷면의 둘레를 잇는 원주측면(circumferential side)을 갖고, 상기 서셉터는 상기 챔버의 상기 내부 공간 내에 수용되면서 상기 복수의 반도체 웨이퍼를 지지하기 위한 크기와 모양을 가지며, 상기 서셉터는,
   본체 - 상기 본체는 상기 본체의 가상 중앙 축 주위에 배열된 복수의 면을 가지며, 각각의 면은 외면 및 상기 외면으로부터 상기 본체 방향으로 측면방향 안쪽으로 연장된 복수의 인접한 리세스를 가지며, 각각의 리세스는 상기 각각의 리세스를 정의하는 가장자리에 의해 둘러싸이는데, 상기 인접한 리세스 중 적어도 두 개는 서로 다른 깊이를 가지며 상기 인접한 리세스 간의 깊이 차이는 상기 웨이퍼 중 하나의 두께와 같아서, 상기 웨이퍼 중 하나의 외면은 더 큰 깊이를 갖는 상기 인접한 리세스에 위치할 때, 상기 리세스 중 하나의 표면과 수평을 이룸 - ; 및
   상기 본체로부터 바깥쪽으로 연장된 복수의 거치대 - 각각의 상기 거치대는 상기 리세스 중 하나에 위치하고 상기 리세스에 수용되는 반도체 웨이퍼를 지지하기 위한 위를 향하는 지지면을 포함하며, 각각의 상기 지지면은 상기 각각의 면의 상기 외면으로부터 구분됨 -
   를 포함하는 배럴 서셉터.
2. 삭제
3. 제1항에 있어서, 각각의 상기 거치대는 상기 각각의 면의 상기 외면과 수평을 이루는 외면을 갖는, 배럴 서셉터.
4. 제1항에 있어서, 각각의 상기 거치대의 상기 지지면은 상기 지지면에 의해 지지되는 상기 반도체 웨이퍼에 대응하는 반지름을 갖는, 배럴 서셉터.
5. 제1항에 있어서, 각각의 상기 거치대는 120°이하의 아크 길이를 갖는, 배럴 서셉터.
6. 제1항에 있어서, 각각의 상기 거치대는 0.250 인치(6.350 mm)의 길이를 갖는, 배럴 서셉터.
7. 제1항에 있어서, 각각의 상기 리세스는 0.045 인치(1.143 mm) 이하의 깊이를 갖는, 배럴 서셉터.
8. 제7항에 있어서, 각각의 상기 거치대는 상기 리세스의 상기 깊이와 동일한 높이를 갖는, 배럴 서셉터.
9. 제1항에 있어서, 4개의 상기 거치대가 각각의 상기 리세스에 위치하는, 배럴 서셉터.
10. 제9항에 있어서, 각각의 리세스에 위치하는 4개의 상기 거치대 중 제1 쌍은 제1 웨이퍼를 지지하고, 각각의 리세스에 위치하는 제2 쌍의 거치대는 제2 웨이퍼를 지지하는, 배럴 서셉터.
11. 제10항에 있어서, 각각의 상기 거치대는 0.250 인치(6.3500 mm)의 길이를 갖는, 배럴 서셉터.
12. 제11항에 있어서, 각각의 상기 거치대는 0.125 인치(3.1750 mm)의 폭을 갖는, 배럴 서셉터.
13. 제11항에 있어서, 각각의 상기 거치대는 상기 각각의 면의 상기 외면과 수평을 이루는 외면을 갖는, 배럴 서셉터.
14. 제11항에 있어서, 각각의 상기 리세스는 0.045 인치(1.143 mm) 이하의 깊이를 갖는, 배럴 서셉터.
15. 제1항에 있어서, 각각의 면은 상기 외면으로부터 상기 본체 방향으로 측면 방향 안쪽으로 연장된 복수의 인접한 리세스를 갖고, 상기 인접한 리세스 중 적어도 두 개는 서로 다른 깊이를 갖는, 배럴 서셉터.
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제

Images