KR20170049418A - 배향 노치를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터, 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법, 및 반도체 웨이퍼 - Google Patents

배향 노치를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터, 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법, 및 반도체 웨이퍼 Download PDF

Info

Publication number
KR20170049418A
KR20170049418A KR1020160139966A KR20160139966A KR20170049418A KR 20170049418 A KR20170049418 A KR 20170049418A KR 1020160139966 A KR1020160139966 A KR 1020160139966A KR 20160139966 A KR20160139966 A KR 20160139966A KR 20170049418 A KR20170049418 A KR 20170049418A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
region
orientation notch
susceptor
placement surface
Prior art date
Application number
KR1020160139966A
Other languages
English (en)
Other versions
KR101945025B1 (ko
Inventor
라인하르트 샤우어
크리스찬 하거
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20170049418A publication Critical patent/KR20170049418A/ko
Application granted granted Critical
Publication of KR101945025B1 publication Critical patent/KR101945025B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Abstract

본 발명은 반도체 웨이퍼의 전측 상의 층의 퇴적 동안 배향 노치를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터로서,
반도체 웨이퍼를 반도체 웨이퍼의 후측의 에지 영역에 배치시키기 위한 배치면;
배치면의 계단형 외측 한정부; 및
배치면의 외측 한정부의 인덴테이션에 의해 한정되는 배치면의 부분 영역 상에, 배향 노치가 위치되는 반도체 웨이퍼의 후측의 에지 영역의 부분 영역을 배치시키기 위한, 배치면의 외측 한정부의 인덴테이션을 포함한다.
배향 노치를 갖는 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법에서, 서셉터가 사용되고, 반도체 웨이퍼는 단결정 실리콘으로 제조된다.

Description

배향 노치를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터, 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법, 및 반도체 웨이퍼{SUSCEPTOR FOR HOLDING A SEMICONDUCTOR WAFER HAVING ORIENTATION NOTCH, A METHOD FOR DEPOSITING A LAYER ON A SEMICONDUCTOR WAFER, AND SEMICONDUCTOR WAFER}
본 발명은 배향 노치를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터, 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법, 및 반도체 웨이퍼에 관한 것이다.
본 발명의 주제는 반도체 웨이퍼의 전측(front side) 상의 층의 퇴적 동안 배향 노치(orientation notch)를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터(susceptor)에 관한 것이다. 서셉터는 반도체 웨이퍼를 반도체 웨이퍼의 후측(rear side)의 에지 영역에 배치시키기 위한 배치면(placement surface), 및 배치면의 계단형 외측 한정부(stepped outer delimitation)를 갖는다. 또한, 본 발명의 주제는 그러한 서셉터가 사용되는, 배향 노치를 갖는 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법, 및 단결정 실리콘으로 제조된 반도체 웨이퍼이다.
언급된 타입의 서셉터는 다양한 실시예에 알려져 있다. 실시예는 배치면이 서셉터를 형성하는 링(ring)의 부품인 DE 198 47 101 C1호에 기재되어 있다. EP 1 460 679 A1호에 따른 실시예에 있어서, 서셉터는 바닥부를 가지며, 이에 따라 판의 형태를 갖는다. 배치면은 판 에지 상의 돌출(projection)에 의해 형성된다. 실시예는 반도체 웨이퍼가 링의 오목부에 놓이고 링이 베이스판 상에 놓이는 DE 10 2006 055 038 A1호에 도시되어 있다.
반도체 웨이퍼의 전측 상에 층을 퇴적시킬 때, 무엇보다도 균일한 층 두께를 갖는 층을 형성하기 위해 또한 층의 사용 가능한 표면이 반도체 웨이퍼의 에지에 가능한 한 가깝게 연장하도록 노력이 이루어진다. 이 사양을 실시하도록 시도되었을 때, 반도체 웨이퍼의 배향 노치의 영역에 평탄도 문제가 발생한다는 문제점에 직면하는데, 그 원인은 더 큰 층 두께이며, 또한 재료가 반도체 웨이퍼의 후측 상에 퇴적되기 때문이다. 이 문제를 치유하기 위해, US 2012/0270407 A1호 및 JP 2013-51290호에서는 배향 노치가 이 지점에서 배치면에 안착되도록, 서셉터의 배치면이 일 지점에서 내향으로 확장되고 또한 반도체 웨이퍼가 서셉터 상에 놓일 것이 제안되었다.
US 2013/0264690 A1호는 특히 반도체 웨이퍼의 에지 영역에 에피택셜 층을 갖는 반도체 웨이퍼의 평탄도의 개선에 관한 것이다. ESFQRmean으로 표현되고 또한 1 mm의 에지 제외를 고려한 전측의 에지 영역에서 국부적인 기하학적 형상은 100 nm 미만이다.
인용된 종래기술에도 불구하고, 배향 노치의 영역에서 코팅된 반도체 웨이퍼의 국부적 평탄도를 개선시키기 위한 요구가 여전히 존재하고 있다.
본 발명의 목적은 배향 노치의 영역에서 과잉의 층 두께, 및 배향 노치의 영역에서 반도체 웨이퍼의 후측 상의 재료 퇴적을 강력하게 감소시키는 해결책을 제안하는 것이다.
목적은 반도체 웨이퍼의 전측 상의 층의 퇴적 동안 배향 노치를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터에 의해 달성되며, 서셉터는
반도체 웨이퍼를 반도체 웨이퍼의 후측의 에지 영역에 배치시키기 위한 배치면;
배치면의 계단형 외측 한정부; 및
배치면의 외측 한정부의 인덴테이션(indentation)에 의해 한정되는 배치면의 부분 영역 상에, 배향 노치가 위치되는 반도체 웨이퍼의 후측의 에지 영역의 부분 영역을 배치시키기 위한, 배치면의 외측 한정부의 인덴테이션을 포함한다.
배치면의 외측 한정부의 인덴테이션은 내향으로 배향되고, 또한 서셉터 상에 배치되는 반도체 웨이퍼의 배향 노치의 형상과 상보적인 형상을 바람직하게 갖는다. 배치면의 외측 한정부의 인덴테이션은 반도체 웨이퍼의 외측 에지와 배치면의 외측 한정부 사이에 균일한 거리가 보장된다는 효과를 갖는다. 이 거리는 배향 노치의 영역에서 그리고 배향 노치의 외측의 영역에서 본질적으로 동일하다. 이는 퇴적 가스의 유동 행위 상에 영향을 갖는다. 유동 사진 또한 배향 노치의 영역에서, 그리고 배향 노치의 외측의 영역에서, 본질적으로 동일하다. 따라서 재료 퇴적은 반도체 웨이퍼의 에지 영역에서 실질적으로 균일하다.
배치면 및 배치면의 계단형 외측 한정부는, 배향 노치를 갖는 반도체 웨이퍼를 수용하기 위해, 거의 균일한 직경을 갖는 거의 원형의 포켓을 형성한다. 배치면의 외측 한정부의 인덴테이션 때문에, 배치면의 외측 한정부의 직경은 나머지 지점보다는 이 지점에서 더 작다.
배치면의 방사방향 폭은, 배치면의 외측 한정부와 배치면의 내측 에지 사이의 거리이다. 배치면의 방사방향 폭은 배치면의 외측 한정부가 인덴테이션 외측에 갖는 직경보다 훨씬 더 작다. 이 직경의 10% 미만인 것이 바람직하다. 다른 한편으로, 배치면은 그 위에 배치되는 반도체 웨이퍼를, 그 배향 노치의 영역에, 즉 배치면의 외측 한정부의 인덴테이션의 영역에, 완전히 아래쪽에 놓기에 충분히 넓으며, 배치면은 방사방향 폭을 가지며, 그 결과 배치면은 이 영역에서 배치면 상에 놓이는 반도체 웨이퍼의 배향 노치로서 적어도 내향으로 멀리 연장한다. 따라서 배향 노치를 통해 반도체 웨이퍼의 후측으로 퇴적 가스의 접근이 더욱 어려워진다.
배치면의 방사방향 폭은 바람직하게 균일하며, 즉 배치면의 외측 한정부의 인덴테이션의 영역에서 그리고 이 영역의 외측에서 본질적으로 동일하다. 이 경우에, 배치면의 내향으로 배향되는 인덴테이션은 배치면의 외측 한정부의 인덴테이션에 의해 한정되는 배치면의 영역에 제공된다. 이에 불구하고, 배치면은 이 영역의 외측보다 배치면의 외측 한정부의 인덴테이션의 영역에서 더 작은 방사방향 폭을 갖는 것이 가능하도록 제공된다.
배치면은 수평으로 배치되거나 또는 다소 내향으로 비스듬히 경사지게 배치된다. 경사각은 3° 미만인 것이 바람직하다. 경사부의 프로파일은 선형이거나 또는 굴곡될 수 있다.
서셉터는 배치면 및 배치면의 외측 한정부를 포함하는 링으로서 형성될 수 있다. 또한, 서셉터는 판으로서 형성될 수 있어서, 배치면의 내측 에지에 인접하게 그리고 배치면보다 낮은 곳에 놓이는 디스크형 판 바닥부를 추가로 포함한다. 또한, 서셉터는 2개의 부분으로, 즉 그 한 부분은 배치면 및 배치면의 외측 한정부를 포함하는 링으로서, 그리고 다른 부분은 링을 이송하는 별도의 베이스판으로서 형성될 수 있다. 판 바닥부 또는 베이스판은 가스-불투과성일 수 있다. 그러나 구멍을 통한 가스 이송을 보장하기 위해, 이는 천공되어 형성될 수도 있다. 판 바닥부 또는 베이스판은 이런 가스 이송을 위한 구멍 대신에, 미세기공(micropore)을 바람직하게 갖는다. 미세기공은 예를 들어 파이버 및/또는 입자가 판 바닥부 또는 베이스판의 형상으로 조밀해지도록 생성될 수 있다.
서셉터는 실리콘 탄화물 또는 재료, 예를 들어 실리콘 탄화물을 사용하여 코팅되는 그라파이트로 바람직하게 구성된다.
또한, 본 발명의 주제는 배향 노치를 갖는 반도체 웨이퍼 상에 층을 퇴적시키는 방법이며, 본 발명에 따른 서셉터 상의 반도체 웨이퍼의 배치를 특징으로 하며, 배향 노치가 위치되는 반도체 웨이퍼의 후측의 에지 영역의 영역은 배치면의 외측 한정부의 인덴테이션에 의해 한정되는 서셉터의 배치면의 영역 상에 배치되며, 반도체 웨이퍼의 전측으로의 처리 가스의 공급 및 반도체 웨이퍼의 전측 상에 층의 퇴적을 특징으로 한다.
방법은 배향 노치의 영역에 퇴적된 층을 갖는 반도체 웨이퍼의 개선된 평탄도, 및 퇴적된 층을 갖는 반도체 웨이퍼의 에지 영역의 더욱 균일한 평탄도로 나타난다.
서셉터 상에 반도체 웨이퍼의 배치 후, 반도체 웨이퍼의 에지는 배향 노치의 영역에서, 본질적으로 배치면의 외측 한정부의 거리와 동일한 거리를 갖는다. 배치면의 외측 한정부의 인덴테이션이 없다면, 이 거리는 이 영역의 외측보다는 배향 노치의 영역에서 더 클 것이다. 더 큰 거리 때문에, 이 영역의 외측보다는 배향의 노치의 영역에 더 많은 재료가 퇴적되는데, 그 이유는 더 큰 거리의 결과로서 반도체 웨이퍼의 전측의 에지 영역에 더 많은 양의 퇴적 가스가 도달하기 때문이다. 반도체 웨이퍼의 후측의 에지 영역에서의 퇴적은 유사하게 행동한다. 배치면의 외측 한정부에 대해 반도체 웨이퍼의 에지의 더 큰 거리는, 배향 노치의 영역에서 반도체 웨이퍼의 후측의 더 강한 코팅으로 나타난다. 배치면이 내향으로 비스듬히 경사지고 및/또는 서셉터가 퇴적 가스를 투과시킬 수 있는 다공성 재료로 구성되고, 및/또는 판 바닥부 또는 베이스판이 규칙적으로 배치되는 구멍을 갖고 이것이 반도체 웨이퍼의 후측으로 퇴적 가스의 접근을 더욱 용이하게 한다면, 이 효과가 특히 두드러진다.
방법은 단결정 반도체 웨이퍼 상에 에피택셜 층을 퇴적시키는데, 특히 단결정 실리콘으로 제조된 반도체 웨이퍼 상에 실리콘으로 제조된 에피택셜 층을 퇴적시키는데, 바람직하게 사용된다. 단결정 실리콘으로 제조된 반도체 웨이퍼는 바람직하게, 200 mm를 초과하는 직경, 특히 300 mm를 초과하는 직경을 갖는다. 에피택셜 층의 두께는 1.5 ㎛를 초과하고 5 ㎛ 미만인 것이 바람직하다.
또한, 본 발명의 주제는 이런 방법의 제품, 즉 직경, 전측, 후측, 에지 영역, 에지 영역의 배향 노치, 및 전측 상의 실리콘으로 제조된 에피택셜 층을 갖는 단결정 실리콘으로 제조된 반도체 웨이퍼이며, 에피택셜 층은 1.5 ㎛를 초과하고 5 ㎛ 미만인 두께를 가지며, 배향 노치의 영역에 5 nm를 초과하고 20 nm 미만인 ESFQR로 표현된 반도체 웨이퍼의 국부적 평탄도를 특징으로 한다.
ESFQR은 반도체 웨이퍼의 전측의 에지 영역에서 72 섹터의 국부적 평탄도를 기재하는 매개변수이다. 섹터는 5°의 폭 및 30 mm의 방사방향 길이를 갖는다. 본 발명에 따라, 배향 노치가 위치되는 섹터는 5 nm를 초과하고 20 nm 미만인 ESFQR의 국부적 평탄도를 가지며, 1 mm의 에지 제외(edge exclusion)(EE) 및 배향 노치 둘레의 직사각형 제외 윈도우(노치 제외 윈도우)가 ESFQR의 결정 시 고려되지 않은 상태로 존재한다. 직사각형 제외 윈도우는 배향 노치 위에서 중심에 있으며, 또한 4 mm의 폭 및 2.5 mm의 높이를 갖는다. 높이는 배향 노치의 중간을 따라 반도체 웨이퍼의 원주로부터 연장한다.
반도체 웨이퍼의 후측 상의 재료 퇴적의 두께는 배향 노치를 둘러싸는 직사각형 평가 영역 상에서, 15 nm 미만인 것이 바람직하다. 평가 영역은 배향 노치 위에서 중심에 위치되며, 그리고 8 mm의 폭 및 3.5 mm의 높이를 갖는다. 높이는 배향 노치의 중심을 따라 연장하며, 그리고 0.5 mm 부터 반도체 웨이퍼의 원주까지의 거리를 갖는다. 원의 중심으로서 반도체 웨이퍼의 중심을 가지며 또한 반도체 웨이퍼의 직경을 갖는 원의 원주는, 반도체 웨이퍼의 원주이다. 배향 노치의 중심은 배향 노치의 정점(apex)으로부터 방사방향으로 반도체 웨이퍼의 원주까지 연장한다. 배향 노치의 정점은 반도체 웨이퍼의 중심까지 가장 작은 거리를 갖는 배향 노치의 위치에 위치된다.
본 발명은 도면 및 예에 기초하여 이하에 더욱 상세히 기재될 것이다.
도 1은 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법에 사용되는, 반응기의 전형적인 특징부를 도시한다.
도 2는 본 발명에 따라 설계된 서셉터를 평면도로 도시한다.
도 3은 배치면의 외측 한정부의 인덴테이션에 의해 한정되는, 도 2에 따른 서셉터의 배치면의 영역의 확대도를 도시한다.
도 4는 도 2에 따른 서셉터, 및 서셉터 상에 배치되는 배향 노치를 갖는 반도체 웨이퍼를 추가로 도시한다.
도 5는 배치면의 외측 한정부의 인덴테이션에 의해 한정되는 서셉터의 배치면의 영역 및 추가로 이 영역에서 배치면의 인덴테이션의 확대도를 도시한다.
도 6은 배향 노치의 영역에서 본 발명에 따라 생산된 반도체 웨이퍼의 후측 상의 재료 퇴적, 및 배향 노치의 정점까지 작은 거리를 갖는 라인을 따른 재료 퇴적의 높이 프로파일을 도시한다.
도 7은 본 발명에 따라 생산되지 않은 반도체 웨이퍼의 도 6에 대응하는 도면을 도시한다.
도 1에 따른 반응기는 상부 돔(dome)(1), 하부 돔(2), 및 측벽(3)을 갖는 챔버를 포함한다. 상부 및 하부 돔(1, 2)은 챔버의 위아래에 배치되는 복사 히터로부터 방출되는 열 복사선에 대해 투명하다. 층은 반도체 웨이퍼(4)의 전측 상에 가스 상(gas phase)으로 퇴적되는데, 퇴적 가스가 가열된 반도체 웨이퍼의 전측 위에 전도되고, 이때 층을 형성하는 동안 노출된 전측의 표면과 반응하기 때문이다. 층을 퇴적시키고자 하는 반도체 웨이퍼의 횡방향 표면은 전측으로 지칭된다. 이는 일반적으로 이 경우에 반도체 웨이퍼의 폴리싱된 횡방향 표면이다. 층의 퇴적으로 인해, 반도체 웨이퍼는 층의 자유 표면에 의해 형성되는 새로운 전측을 수용한다. 퇴적 가스는 챔버의 측벽의 가스 입구(inlet)를 통해 공급되며, 반응 후 남아있는 배출 가스는 챔버의 측벽의 가스 출구(outlet)를 통해 방출된다. 추가적인 가스 입구 및 추가적인 가스 출구를 갖는 챔버의 실시예가 알려져 있다. 그러한 실시예들은, 예를 들어 반도체 웨이퍼의 아래에 존재하는 챔버의 용적의 내외로 플러싱(flushing) 가스를 도입 및 방출하는데 사용된다.
층의 퇴적 동안, 반도체 웨이퍼는 서셉터(5)에 의해 유지되며, 그 중심 둘레로 서셉터와 함께 회전된다.
도 2는 본 발명에 따른 서셉터를 평면도로 도시한다. 서셉터(5)는 반도체 웨이퍼를 반도체 웨이퍼의 후측의 에지 영역에 배치시키기 위한 배치면(6), 및 배치면의 계단형 외측 한정부(7)를 포함한다. 배치면은 계단형 외측 한정부(7)로부터 배치면의 내측 에지(9)까지 연장된다. 서셉터(5)는 바닥부(8)를 갖는 판의 형상을 갖는다. 바닥부(8)는 배치면(6)보다 낮은 곳에 배치된다. 계단형 외측 한정부(7)는 내향으로 배향되는 인덴테이션(10)을 갖는다. 인덴테이션(10)은 대략 V자 형상이며, 따라서 반도체 웨이퍼의 배향 노치의 형상과 상보적으로 형성된다. 인덴테이션(10)의 영역 외측의 배치면의 외측 한정부(7)의 직경(d)은, 배치될 반도체 웨이퍼의 직경보다 더 크다.
도 3에 따른 확대도에서, 도시된 실시예의 배치면이 이 영역 외측보다 인덴테이션(10)의 영역에서 더 넓지 않다는 것을 알 수 있다.
도 4는 배향 노치(12)를 갖는 그 위에 배치된 반도체 웨이퍼(11)를 갖는 도 2에 따른 서셉터(5)를 도시한다. 반도체 웨이퍼(11)는, 배향 노치(12)가 위치되는 반도체 웨이퍼의 후측의 에지 영역의 영역이, 외측 한정부의 인덴테이션(10)에 의해 한정되는 배치면(6)의 영역 상에 배치되는 방식으로, 배치면(6) 상에 그 후측의 에지 영역 내에 위치된다.
도 5는 서셉터의 배치면의 외측 한정부의 인덴테이션(10)의 영역의 확대도를 도시하며, 그 실시예가 특히 바람직하다. 배치면(6)은 인덴테이션(10)의 영역에서 이 영역의 외측과 동일한 폭이다. 그 결과로서, 배치면(6)의 내향으로 배향되는 인덴테이션(13) 또한 이 영역 내에 제공된다.
예시 및 비교예
300 mm의 직경을 갖는 단결정 실리콘으로 제조된 반도체 웨이퍼가, 실리콘으로 제조된 2.5 ㎛ 두께의 에피택셜 층으로 도 1에 따른 반응기 내에서 코팅되었다. 이어서, 생산자인 KLA-텐코 코포레이션(KLA-Tencor Corporation)의 웨이퍼사이트(WaferSight) 타입의 측정 장치에 의해, 배향 노치를 갖는 섹터의 국부적 평탄도(ESFQR)가 결정되었으며, 배향 노치의 영역에서 후측의 토포그래피가 공초점 현미경(confocal microscope)에 의해 연구되었다.
에피택셜 층의 퇴적 동안, 예시에 따른 반도체 웨이퍼들이 배치면의 외측 한정부의 인덴테이션의 영역에서 도 5에 도시된 특징부들을 갖는 본 발명에 따른 서셉터 상에 그 후측의 에지 영역에 놓였다. 외측 한정부의 인덴테이션 및 반도체 웨이퍼의 배향 노치는, 도 4에 도시된 바와 같이 서로 관련하여 배치되었다.
반면에, 비교예에 따른 반도체 웨이퍼들은 에피택셜 층의 퇴적 동안 US 2012/0270407 A1호에 기재된 특징부들을 갖는 서셉터 상에 놓였다. 배향 노치는 여기에 도시된 배치면의 돌출에 의해 하부에 놓였다.
배향 노치를 갖는 섹터 내의 ESFQR은 예시에 따른 반도체 웨이퍼에서 20 nm미만이었으며, 1 mm의 에지를 제외하고, 최고 10 nm 미만이었다.
반면에, 비교예에 따른 반도체 웨이퍼들에서, 배향 노치를 갖는 섹터 내의 ESFQR은 40 nm를 초과했다.
도 6 및 도 7은 예시(도 6)에 따른 그리고 비교예(도 7)에 따른 에피택셜 코팅을 갖는 반도체 웨이퍼의 배향 노치의 영역에서 후측 상의 재료 퇴적들의 토포그래피 및 높이 프로파일을 도시한다.
공초점 현미경의 광학적 평가는, 예시에 따른 반도체 웨이퍼의 경우, 배향 노치의 영역에 음영(shadow)이 거의 없으며(도 6), 반면에 비교예에 따른 반도체 웨이퍼의 경우, 이 영역 내의 재료 퇴적을 나타내는 음영은 명확하게 인식가능하다(도 7).
두 경우들에 있어서, 재료 퇴적의 관련된 높이 프로파일은, 각각의 반도체 웨이퍼의 배향 노치의 정점(15)까지 1 mm의 거리를 갖는 라인(14)을 따라 결정되었다. 라인은 재료 퇴적이 그 평가 영역 내에서 가장 큰 두께를 가질 것으로 예측되게 하는 공초점 현미경에서의 평가 때문에 선택되었다.
재료 퇴적의 가장 큰 두께는 예시에 따른 반도체 웨이퍼의 경우, 거의 10 nm 미만이었지만(도 6), 그러나 비교예에 따른 반도체 웨이퍼의 경우 700 nm를 초과했다(도 7).

Claims (11)

  1. 반도체 웨이퍼의 전측(front side) 상의 층의 퇴적 동안 배향 노치(orientation notch)를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터(susceptor)로서,
    상기 반도체 웨이퍼를 상기 반도체 웨이퍼의 후측(rear side)의 에지 영역(edge region)에 배치시키기 위한 배치면(placement surface);
    상기 배치면의 계단형 외측 한정부(stepped outer delimitation); 및
    상기 배치면의 계단형 외측 한정부의 인덴테이션(indentation)으로서, 상기 배향 노치가 위치되는 상기 반도체 웨이퍼의 후측의 에지 영역의 부분 영역을, 상기 배치면의 외측 한정부의 인덴테이션에 의해 한정되는 상기 배치면의 부분 영역 상에 배치시키기 위한 상기 배치면의 외측 한정부의 인덴테이션
    을 포함하는 반도체 웨이퍼 유지용 서셉터.
  2. 제 1 항에 있어서,
    상기 배향 노치가 위치되는 상기 반도체 웨이퍼의 후측의 에지 영역의 부분 영역을 배치시키기 위한 상기 배치면의 인덴테이션을 특징으로 하는 반도체 웨이퍼 유지용 서셉터.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 배치면은 수평으로 배치되는 것인 반도체 웨이퍼 유지용 서셉터.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 배치면은 내향으로 경사지게 배치되며, 경사각은 3° 미만인 것인 반도체 웨이퍼 유지용 서셉터.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 배치면은, 상기 배치면의 계단형 외측 한정부의 인덴테이션에 의해 한정되는 상기 배치면의 영역에서, 반도체 웨이퍼가 배치된 후 적어도 상기 배향 노치만큼 내향으로 더 연장되는 것인 반도체 웨이퍼 유지용 서셉터.
  6. 배향 노치를 갖는 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법으로서,
    제 1 항 또는 제 2 항에 기재된 서셉터 상의 반도체 웨이퍼의 배치를 특징으로 하고,
    상기 배향 노치가 위치되는 상기 반도체 웨이퍼의 후측의 에지 영역의 영역은, 상기 배치면의 계단형 외측 한정부의 인덴테이션에 의해 한정되는 상기 서셉터의 배치면의 영역 상에 배치되며,
    상기 반도체 웨이퍼의 전측에 처리 가스를 공급하고, 상기 반도체 웨이퍼의 전측 상에 층을 퇴적시키는 것인 반도체 웨이퍼 상의 층 퇴적 방법.
  7. 제 5 항에 있어서,
    상기 반도체 웨이퍼의 전측 상에 에피택셜 층이 퇴적되는 것인 층 퇴적 방법.
  8. 제 6 항에 있어서,
    1.5 ㎛를 초과하고 5 ㎛ 미만인 에피택셜 층의 두께를 갖는 실리콘으로 제조된 단결정 반도체 웨이퍼 상에 실리콘으로 제조된 에피택셜 층이 퇴적되는 것인 층 퇴적 방법.
  9. 직경, 전측, 후측, 에지 영역, 에지 영역 내의 배향 노치, 및 상기 전측 상의 실리콘으로 제조된 에피택셜 층을 갖는 단결정 실리콘으로 제조된 반도체 웨이퍼로서,
    상기 에피택셜 층은 1.5 ㎛를 초과하고 5 ㎛ 미만인 두께를 갖고,
    5 nm를 초과하고 20 nm 미만인, ESFQR로 표현되는, 상기 배향 노치의 영역 내의 상기 반도체 웨이퍼의 국부적 평탄도(local flatness)를 특징으로 하는 단결정 실리콘으로 제조된 반도체 웨이퍼.
  10. 제 9 항에 있어서,
    200 mm를 초과하는 직경을 특징으로 하는 반도체 웨이퍼.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 배향 노치를 둘러싸는 직사각형 평가 영역 상의 상기 반도체 웨이퍼의 후측 상의 재료 퇴적을 특징으로 하고, 상기 재료 퇴적의 두께는 15 nm 미만인 것인 반도체 웨이퍼.

KR1020160139966A 2015-10-27 2016-10-26 배향 노치를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터, 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법, 및 반도체 웨이퍼 KR101945025B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015220924.5A DE102015220924B4 (de) 2015-10-27 2015-10-27 Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015220924.5 2015-10-27

Publications (2)

Publication Number Publication Date
KR20170049418A true KR20170049418A (ko) 2017-05-10
KR101945025B1 KR101945025B1 (ko) 2019-02-01

Family

ID=58490439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160139966A KR101945025B1 (ko) 2015-10-27 2016-10-26 배향 노치를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터, 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법, 및 반도체 웨이퍼

Country Status (7)

Country Link
US (2) US9991208B2 (ko)
JP (1) JP6333338B2 (ko)
KR (1) KR101945025B1 (ko)
CN (2) CN109881183B (ko)
DE (1) DE102015220924B4 (ko)
SG (1) SG10201608588SA (ko)
TW (1) TWI588934B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
DE102017206671A1 (de) * 2017-04-20 2018-10-25 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe während des Abscheidens einer Schicht auf einer Vorderseite der Halbleiterscheibe und Verfahren zum Abscheiden der Schicht unter Verwendung des Suszeptors
CN108950680A (zh) * 2018-08-09 2018-12-07 上海新昇半导体科技有限公司 外延基座及外延设备
DE102019207772A1 (de) * 2019-05-28 2020-12-03 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
EP3996130B1 (de) 2020-11-09 2023-03-08 Siltronic AG Verfahren zum abscheiden einer epitaktischen schicht auf einer substratscheibe

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275355A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 気相成長装置
JP2006186105A (ja) * 2004-12-27 2006-07-13 Steady Design Ltd エピタキシャル成長装置およびそれに用いるサセプター
JP4304720B2 (ja) * 2004-07-30 2009-07-29 信越半導体株式会社 サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
KR20120123207A (ko) * 2011-04-19 2012-11-08 실트로닉 아게 반도체 웨이퍼를 지지하는 서셉터 및 반도체 웨이퍼의 전면 상에 층을 증착하는 방법
JP2012231005A (ja) * 2011-04-26 2012-11-22 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP2013051290A (ja) * 2011-08-30 2013-03-14 Sumco Corp サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JP2014107449A (ja) * 2012-11-28 2014-06-09 Taiyo Nippon Sanso Corp 気相成長装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244613A (ja) * 1987-03-30 1988-10-12 Kyushu Denshi Kinzoku Kk 気相成長用支持台
JPH0529230A (ja) 1991-07-22 1993-02-05 Toshiba Corp 気相成長装置
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
JP2001525997A (ja) 1997-05-20 2001-12-11 東京エレクトロン株式会社 処理装置
DE19847101C1 (de) 1998-10-13 2000-05-18 Wacker Siltronic Halbleitermat CVD-Reaktor und Verfahren zur Herstellung einer mit einer epitaktischen Schicht versehenen Halbleiterscheibe
US6163015A (en) * 1999-07-21 2000-12-19 Moore Epitaxial, Inc. Substrate support element
JP2001110765A (ja) * 1999-10-05 2001-04-20 Sumitomo Metal Ind Ltd 高精度ウェーハとその製造方法
KR100842473B1 (ko) * 2000-10-26 2008-07-01 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
CN100338734C (zh) 2001-11-30 2007-09-19 信越半导体株式会社 基座、气相生长装置、外延晶片的制造装置、外延晶片的制造方法和外延晶片
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
JP3769262B2 (ja) * 2002-12-20 2006-04-19 株式会社東芝 ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
TWI354320B (en) * 2006-02-21 2011-12-11 Nuflare Technology Inc Vopor phase deposition apparatus and support table
DE102006055038B4 (de) 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
JP5478604B2 (ja) * 2008-03-31 2014-04-23 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド シリコンウェハの端部をエッチングするための方法
CN101572229A (zh) * 2008-04-28 2009-11-04 北大方正集团有限公司 多晶硅表面平坦化的方法
JP5584959B2 (ja) * 2008-05-07 2014-09-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5098873B2 (ja) 2008-07-30 2012-12-12 株式会社Ｓｕｍｃｏ 気相成長装置用のサセプタ及び気相成長装置
JP5092975B2 (ja) * 2008-07-31 2012-12-05 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
US8065109B2 (en) * 2008-08-28 2011-11-22 Kla-Tencor Corporation Localized substrate geometry characterization
DE102009030296B4 (de) * 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP5423384B2 (ja) * 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
JP2011171450A (ja) * 2010-02-17 2011-09-01 Nuflare Technology Inc 成膜装置および成膜方法
US8324098B2 (en) * 2010-07-08 2012-12-04 National Semiconductor Corporation Via and method of forming the via with a substantially planar top surface that is suitable for carbon nanotube applications
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
DE102011007682A1 (de) * 2011-04-19 2012-10-25 Siltronic Ag Suszeptor zum Abstützen einer Halbleiterscheibe und Verfahren zum Abscheiden einer Schicht auf einer Vorderseite einer Halbleiterscheibe
JP5741497B2 (ja) * 2012-02-15 2015-07-01 信越半導体株式会社 ウェーハの両面研磨方法
US20130263779A1 (en) * 2012-04-10 2013-10-10 Memc Electronic Materials, Inc. Susceptor For Improved Epitaxial Wafer Flatness
JP6312976B2 (ja) * 2012-06-12 2018-04-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP6035982B2 (ja) * 2012-08-09 2016-11-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
DE102013218880A1 (de) * 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
CN103854965B (zh) * 2012-11-30 2017-03-01 中国科学院微电子研究所 平坦化处理方法
KR102144758B1 (ko) * 2013-08-09 2020-08-14 가부시키가이샤 후지미인코퍼레이티드 연마 완료된 연마 대상물의 제조 방법 및 연마용 조성물 키트
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
JP6838992B2 (ja) * 2017-02-21 2021-03-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275355A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 気相成長装置
JP4304720B2 (ja) * 2004-07-30 2009-07-29 信越半導体株式会社 サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2006186105A (ja) * 2004-12-27 2006-07-13 Steady Design Ltd エピタキシャル成長装置およびそれに用いるサセプター
KR20120123207A (ko) * 2011-04-19 2012-11-08 실트로닉 아게 반도체 웨이퍼를 지지하는 서셉터 및 반도체 웨이퍼의 전면 상에 층을 증착하는 방법
JP2012231005A (ja) * 2011-04-26 2012-11-22 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP2013051290A (ja) * 2011-08-30 2013-03-14 Sumco Corp サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JP2014107449A (ja) * 2012-11-28 2014-06-09 Taiyo Nippon Sanso Corp 気相成長装置

Also Published As

Publication number Publication date
CN107034449A (zh) 2017-08-11
CN107034449B (zh) 2019-09-10
DE102015220924A1 (de) 2017-04-27
CN109881183B (zh) 2021-03-30
US9991208B2 (en) 2018-06-05
KR101945025B1 (ko) 2019-02-01
US20180211923A1 (en) 2018-07-26
CN109881183A (zh) 2019-06-14
US20170117228A1 (en) 2017-04-27
SG10201608588SA (en) 2017-05-30
JP2017085094A (ja) 2017-05-18
TW201715641A (zh) 2017-05-01
DE102015220924B4 (de) 2018-09-27
JP6333338B2 (ja) 2018-05-30
TWI588934B (zh) 2017-06-21
US11380621B2 (en) 2022-07-05

Similar Documents

Publication Publication Date Title
KR101945025B1 (ko) 배향 노치를 갖는 반도체 웨이퍼를 유지하기 위한 서셉터, 반도체 웨이퍼 상에 층을 퇴적시키기 위한 방법, 및 반도체 웨이퍼
JP5748699B2 (ja) 材料層を堆積するための装置および方法
TWI649781B (zh) 用於化學氣相沈積之自定中心晶圓載具系統
US7582166B2 (en) Holder for supporting wafers during semiconductor manufacture
JP6169809B2 (ja) エピタキシャルウェハ成長装置
KR100527672B1 (ko) 서셉터 및 이를 포함하는 증착 장치
JP5440589B2 (ja) 気相成長装置及びエピタキシャルウェーハの製造方法
WO2021120189A1 (zh) 一种晶圆承载盘及化学气相淀积设备
CN213538160U (zh) 在晶圆的正面上沉积外延层的装置
JP2011171637A (ja) エピタキシャルウェーハ製造方法及びサセプタ
JP2010278196A (ja) 基板保持治具
KR20120123207A (ko) 반도체 웨이퍼를 지지하는 서셉터 및 반도체 웨이퍼의 전면 상에 층을 증착하는 방법
CN113373513B (zh) 基座以及包括该基座的用于制造晶片的设备
KR101238842B1 (ko) 반도체 제조용 서셉터 및 이를 포함한 에피택셜 성장 장치
WO2016209647A1 (en) Self-centering wafer carrier system for chemical vapor deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant