JP2017085094A - 配向ノッチを有する半導体ウエハーを保持するためのサセプタ、半導体ウエハー上に層を堆積するための方法、および半導体ウエハー - Google Patents

配向ノッチを有する半導体ウエハーを保持するためのサセプタ、半導体ウエハー上に層を堆積するための方法、および半導体ウエハー Download PDF

Info

Publication number
JP2017085094A
JP2017085094A JP2016205141A JP2016205141A JP2017085094A JP 2017085094 A JP2017085094 A JP 2017085094A JP 2016205141 A JP2016205141 A JP 2016205141A JP 2016205141 A JP2016205141 A JP 2016205141A JP 2017085094 A JP2017085094 A JP 2017085094A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
mounting surface
region
susceptor
outer boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016205141A
Other languages
English (en)
Other versions
JP6333338B2 (ja
Inventor
ラインハルト・シャウアー
Reinhard Schauer
クリスチャン・ハーガー
Hager Christian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2017085094A publication Critical patent/JP2017085094A/ja
Application granted granted Critical
Publication of JP6333338B2 publication Critical patent/JP6333338B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】配向ノッチを有する半導体ウエハーを保持するためのサセプタ、半導体ウエハー上に層を堆積するための方法、および半導体ウエハーを提供する。【解決手段】配向ノッチを有する半導体ウエハーを、半導体ウエハーの表面側上への層の堆積中に、保持するためのサセプタであって、半導体ウエハーを半導体ウエハーの裏側のエッジ領域において載置するための載置表面と、載置表面の段差状の外側境界と、半導体ウエハーの裏側のエッジ領域の部分領域の載置のための載置表面の外側境界の凹凸部とを有し、配向ノッチは、載置表面の外側境界の凹凸部によって定められた載置表面の部分領域上に配置される、サセプタである。配向ノッチを有する半導体ウエハー上に層を堆積するための方法であってサセプタが使用され、半導体ウエハーは単結晶シリコンから作られる。【選択図】図２

Description

本発明の主題は、半導体ウエハーの表面側上への層の堆積中に、配向ノッチを有する半導体ウエハーを保持するためのサセプタである。サセプタは半導体ウエハーを半導体ウエハーの裏側のエッジ領域において載置するための載置表面と載置表面の段差状の外側境界とを有する。本発明の主題はまた、配向ノッチを有する半導体ウエハー上に層を堆積するための方法であり、そのようなサセプタが使用され、半導体ウエハーは単結晶シリコンから作られる。
上述の種類のサセプタは、様々な実施形態から知られる。一つの実施形態は、独国特許出願公開第１９８４７１０１Ｃ１号明細書に説明され、載置表面は、リングの部品であり、サセプタを形成する。欧州特許出願公開第１４６０６７９Ａ１号に係る実施形態では、サセプタはさらに底部を有し、このためプレートの形態である。載置表面は、プレートエッジ上の射影によって形成される。一つの実施形態は、独国特許出願公開第１０２００６０５５０３８Ａ１号明細書に示され、半導体ウエハーはリングのくぼみ内に置かれ、リングはベースプレート上に置かれる。
半導体ウエハーの表面側上に層を堆積しているとき、均一の層厚さを有する層を生成し、可能な限り半導体ウエハーのエッジの近くに延びる層の使用可能な表面を有するために、とりわけ努力がなされる。この明細書を実装する試みがなされるとき、平坦性の問題が半導体ウエハーの配向ノッチの領域でおこり、それが大きい層厚さおよび半導体ウエハーの裏側上の材料堆積を引き起こすという問題に直面するだろう。この問題を治癒するために、米国特許出願公開第２０１２／０２７０４０７Ａ１号明細書および日本特許出願公開第２０１３−５１２９０号明細書では、サセプタの載置表面が１つの点で内向に拡大され、半導体ウエハーがサセプタ上に据えられ、これによりこの点で載置表面上に配向ノッチが静置するようになるということが提案された。
米国特許出願公開第２０１３／０２６４６９０Ａ１明細書は、特に半導体ウエハーのエッジ領域において、エピタキシャル層を有する半導体ウエハーの平坦性の向上に関する。ＥＳＦＱＲ手段によって表現された表面側のエッジ領域内の局所的ジオメトリは、１ｍｍエッジの除外を考慮し、１００ｎｍ以下である。
引用された従来技術にもかかわらず、配向ノッチの領域内のコーティングされた半導体ウエハーの局所的平坦性を向上させる要求は依然として存在する。
提示される発明の目的は、配向ノッチの領域内の過剰な層厚さおよび配向ノッチの領域内の半導体ウエハーの裏側上の材料堆積を強く低減する解決策を提案することである。
目的は、半導体ウエハーの表面側上への層の堆積中に、配向ノッチを有する半導体ウエハーを保持するためのサセプタによって達成され、サセプタは、半導体ウエハーの裏側のエッジ領域において半導体ウエハーを載置するための載置表面と、載置表面の段差状の外側境界と、半導体ウエハーの裏側のエッジ領域の部分領域の載置のための載置表面の外側境界の凹凸部とを有し、配向ノッチは、載置表面の外側境界の凹凸部によって定められる載置表面の部分領域上に配置される。
載置表面の外側境界の凹凸部は、内向に配向され、望ましくは、サセプタ上の置かれた半導体ウエハーの配向ノッチの形状と補完的な形状を有する。載置表面の外側境界の凹凸部の存在は、半導体ウエハーの外のエッジと載置表面の外側境界との間均一の距離が保障される効果を有する。この距離は、配向ノッチの領域内およびの配向ノッチ内の外側の領域内で基本的に同じである。これは堆積ガスのフローの振る舞いに影響を有する。フロー画像はまた配向ノッチの領域内と配向ノッチの外側の領域内とで基本的に同じである。材料堆積は、したがって半導体ウエハーのエッジ領域内で実質的に均一である。
載置表面および載置表面の段差状の外側境界は半導体ウエハー配向ノッチを収容するための略均一の直径を有する略円形のポケットを形成する。載置表面の外側境界の凹凸部のために、載置表面の外側境界の直径は、この点で残り点より小さい。
載置表面の径方向の幅は、載置表面の外側境界と載置表面の内側エッジとの間の距離である。載置表面の径方向の幅は、凹凸部の外側で載置表面の外側境界が有する直径よりもかなり少ない。それは、望ましくはこの直径の１０％以下である。載置表面は、十分に幅広く、一方で、その上に置かれた半導体ウエハーをその配向ノッチの領域内で、すなわち、載置表面の外側境界の凹凸部の領域において完全に下に載置するために、載置表面は径方向の幅を有する、この結果、載置表面はこの領域内の載置表面上に据えられた半導体ウエハーの配向ノッチと少なくとも同じぐらい内向に延びる。半導体ウエハーの裏側への配向ノッチを通しての堆積ガスのアクセスは、このためより困難にされる。
載置表面の径方向の幅は、載置表面の外側境界の凹凸部の領域内でこの領域外側と望ましくは均一、すなわち、基本的に同じである。この場合、載置表面の内向に配向された凹凸部は、載置表面の外側境界の凹凸部によって定められる載置表面の領域内で提供される。これにもかかわらず載置表面の外側境界の凹凸部の領域内でこの領域外側より小さい径方向の幅を有する載置表面が提供されることが可能である。
載置表面は、水平にまたは幾分傾けられた内向に勾配されて配置される。傾斜の角度は、望ましくは３°以下である。傾斜のプロファイルは、真っ直ぐであるかまたは湾曲することができる。
サセプタは、載置表面および載置表面の外側境界を備える、リングとして形成されることができる。さらに、サセプタは、載置表面の内側エッジに隣接して、載置表面より低い位置に置かれる、ディスク形状のプレート底部をさらに備えるプレートとして形成されることができる。加えて、サセプタはまた、１つの部分が載置表面および載置表面の外側境界を備えるリングとして、他の部分はリングを担持する個別のベースプレートとして形成される、２つの部分で形成されることができ、プレート底部またはベースプレートは、ガス不浸透性であることができる。しかしながら、それはまた、穴を通してガス輸送を保障するために穿孔されて形成されることができる。プレート底部またはベースプレートはそのようなガス輸送のために、望ましくは穴の代わりに微細孔を有する。微細孔は、たとえば、プレート底部またはベースプレートの形状へと圧縮された繊維および／または粒子で作成されることができる。
サセプタは望ましくはシリコン炭化物、またはたとえばシリコン炭化物を使用してコーティングされたグラファイトといった材料を含む。
本発明の主題はまた、配向ノッチを有する半導体ウエハー上に層を堆積するための方法であり、本発明に係るサセプタ上の半導体ウエハーの載置することに特徴付けられ、配向ノッチが配置される、半導体ウエハーの裏側のエッジ領域の領域は、載置表面の外側境界の凹凸部によって定められるサセプタの載置表面の領域上に置かれ、半導体ウエハーの表面側へのプロセスガスの供給することおよび層半導体ウエハーの表面側上に堆積することに特徴付けられる。
方法は、配向ノッチの領域内で堆積された層有する半導体ウエハーの向上された平坦性と、堆積された層を有する半導体ウエハーのエッジ領域内でより均一の平坦性という結果を生じる。
サセプタ上への半導体ウエハーの載置後に、半導体ウエハーのエッジもまた配向ノッチの領域内で、基本的に載置表面の外側境界と同じ距離を有する。載置表面の外側境界の凹凸部がなかった場合、この距離は配向ノッチの領域内でこの領域の外側よりも大きいだろう。大きい距離のために、この領域の外側よりも配向ノッチの領域内でより多くの材料が堆積されるだろう、なぜなら大きい距離の結果として、より大きな堆積ガスの量が半導体ウエハーの表面側のエッジ領域に到達するためである。半導体ウエハーの裏側のエッジ領域内の堆積は同様にふるまう。半導体ウエハーのエッジの載置表面の外側境界に対するより大きな距離の結果、配向ノッチの領域内で半導体ウエハーの裏側のより強力なコーティングが生まれる。この効果は、載置表面が、内向に傾けられ勾配される場合および／またはサセプタが堆積ガス浸透可能とすることができる、多孔質材料を含む場合、および／またはプレート底部またはベースプレートが、半導体ウエハーの裏側への堆積ガスのアクセスを容易にする規則的に配置された穴を設けられる場合に特に著しい。
方法は、望ましくは単結晶半導体ウエハー上にエピタキシャル層を堆積するために使用され、特に望ましくはシリコンから作られるエピタキシャル層を単結晶シリコンから作られる半導体ウエハー上に堆積するために使用される。単結晶シリコンから作られる半導体ウエハーは望ましくは２００ｍｍ以上の直径を有し、特に望ましくは３００ｍｍ以上の直径を有する。エピタキシャル層の厚さは、望ましくは１．５μｍ以上であり、５μｍ以下である。
本発明の主題はまた、そのような方法の製品、特に直径、表面側、裏側、エッジ領域、エッジ領域内の配向ノッチ、および表面側上のシリコンから作られるエピタキシャル層を有する、単結晶シリコンから作られる半導体ウエハーであり、エピタキシャル層は１．５μｍ以上であり、５μｍ以下である厚さを有し、ＥＳＦＱＲによって、５ｎｍ以上であり２０ｎｍ以下と表現される配向ノッチの領域内の半導体ウエハーの局所的平坦性によって、特徴付けられる。
ＥＳＦＱＲは、半導体ウエハーの表面側のエッジ領域内の７２セクタの局所的平坦性を説明するパラメータである。セクタは５°の幅および３０ｍｍの径方向の長さを有する。本発明によれば、配向ノッチが配置されるセクタは５ｎｍ以上であり２０ｎｍ以下であるＥＳＦＱＲの局所的平坦性を有し、１ｍｍのエッジ除外（ＥＥ）および配向ノッチ（ノッチ除外窓）の周りの長方形の除外窓は、ＥＳＦＱＲの決定において考慮されないままである。長方形の除外窓は、配向ノッチの中央上方であり４ｍｍの幅および２．５ｍｍの高さを有する。高さは半導体ウエハーの周から配向ノッチの中間に沿って延びる。
半導体ウエハーの裏側上の材料堆積の厚さは、配向ノッチを封止する長方形の評価エリア上で、望ましくは１５ｎｍ以下である。評価エリアは、配向ノッチの中央上方に位置され、８ｍｍの幅および３．５ｍｍの高さを有する。高さは配向ノッチの中央に沿って延び、０．５ｍｍから半導体ウエハーの周までの距離を有する。サークルの周は、半導体ウエハーの中央を円の中央として有し、半導体ウエハーの周である半導体ウエハーの直径を有する。配向ノッチの中央は配向ノッチの頂点から径方向に半導体ウエハーの周にまで延びる。配向ノッチの頂点は、半導体ウエハーの中央に対して最も小さな距離を有する配向ノッチの場所に配置される。
本発明はこの後に図面および例に基づき詳細に説明されるだろう。
半導体ウエハー上に層を堆積するための方法で使用されるリアクタの典型的な特徴を示す。 本発明に係る設計されるサセプタの上面図を示す。 載置表面の外側境界の凹凸部によって定められる、図２に係るサセプタの載置表面の領域の拡大図を示す。 図２に係るサセプタおよびさらにサセプタ上に置かれた配向ノッチを有する半導体ウエハーを示す。 載置表面の外側境界の凹凸部およびさらにこの領域内の載置表面の凹凸部によって定められるサセプタの載置表面の領域の拡大図を示す。 配向ノッチの領域内で材料堆積のおよび配向ノッチの頂点まで小さな距離を有する線に沿う高さプロファイルで、本発明にしたがって生産される半導体ウエハーの裏側上の材料堆積を示す。 本発明にしたがって生産されなかった半導体ウエハーの図６に対応する図示を示す。
図１に係るリアクタは、上方ドーム１、下方ドーム２、および側壁３を有するチャンバを備える。上方および下方ドーム１、２は、チャンバの上方および下方に配置された放射ヒータから放出される熱放射に対して透過性である。層は、ガス相から半導体ウエハー４の表面側上に堆積され、堆積ガスは、熱された半導体ウエハー上の表面側に実施され、この時間に露出された表面側の表面と反応し、同時に層を形成する。半導体ウエハーの横方向表面は、その上に層が堆積されることが意図され、表面側とも称される。この場合、これは、典型的に研磨された半導体ウエハーの横方向表面である。層の堆積のために、半導体ウエハーは、層の自由表面によって形成される新しい表面側を受ける。堆積ガスは、チャンバの側壁内のガス入口を通して供給され、反応後の残りの排出ガスは、チャンバの側壁内のガス出口を通して排出される。さらなるガス入口およびさらなるガス出口有するチャンバの実施形態が、知られている。そのような実施形態は、たとえば、以下の半導体ウエハーに提供される、チャンバの体積へとまたはそこからガスを導入し、排出し、流すために使用される。
層の堆積中に、半導体ウエハーは、サセプタ５によって保持されたサセプタとともにその中央周りにともに回転される。
図２は本発明に係るサセプタの上面図を示す。サセプタ５は半導体ウエハーの裏側のエッジ領域内の半導体ウエハーの載置ための載置表面６および載置表面の段差状の外側境界７を備える。載置表面は段差状の外側境界７から載置表面の内側エッジ９にまで延びる。サセプタ５は、底部８を有するプレートの形状を有する。底部８は、載置表面６より低く配置される。段差状の外側境界７は内向に配向された凹凸部１０を有する。凹凸部１０は、略Ｖ形状であり、そのため半導体ウエハーの配向ノッチの形状に対して補完的に形づくられる。凹凸部１０の載置表面外側領域の外側境界７の直径ｄは、置かれるべき半導体ウエハーの直径よりも大きい。
図示される実施形態の載置表面は、凹凸部１０の領域内でこの領域外側より少ない幅であることが図３に係る拡大図に見られる。
図４は、配向ノッチ１２を有する半導体ウエハー１１がその上に置かれた図２に係るサセプタ５を示す。配向ノッチ１２が配置される半導体ウエハーの裏側のエッジ領域の領域が、外側境界の凹凸部１０によって定められた載置表面６の領域上に置かれるように、半導体ウエハー１１は、載置表面６上にその裏側のエッジ領域において配置される。
図５はサセプタの載置表面の外側境界の凹凸部１０の領域の拡大図を示し、本実施形態は、特に望ましい。載置表面６は、凹凸部１０の領域内でこの領域外側と同じ幅である。この結果、載置表面６の内向に配向された凹凸部１３はまた、この領域において提供される。
例示および比較の例：
３００ｍｍの直径を有する、単結晶シリコンから作られる半導体ウエハーは、２．５μｍの厚みを有するシリコンから作られるエピタキシャル層を有して図１に係るリアクタにおいてコーティングされた。その後、配向ノッチを有するセクタの局所的平坦性ＥＳＦＱＲはＫＬＡ−ＴｅｎｃｏｒＣｏｒｐｏｒａｔｉｏｎを製造メーカとするＷａｆｅｒＳｉｇｈｔという種類の測定デバイスの手段によって決定され、配向ノッチの領域内で裏側のトポグラフィは、共焦点顕微鏡の手段によって調査された。
エピタキシャル層の堆積中に、例に係る半導体ウエハーは、載置表面の外側境界の凹凸部の領域内で図５に示される特徴を有する本発明に係るサセプタ上のその裏側のエッジ領域において据えられた。外側境界の凹凸部および半導体ウエハーの配向ノッチは互いに対して図４に示されるように配置された。
対照的に、比較の例に係るウエハー半導体は、米国特許出願第２０１２／０２７０４０７Ａ１号明細書に説明された特徴を有するサセプタ上へのエピタキシャル層の堆積中に据えられた。配向ノッチは、その中に示される射影載置表面によって下に敷かれる。
例に係るウエハー半導体において、配向ノッチを有するセクタ内のＥＳＦＱＲは２０ｎｍ以下であり、多くとも１０ｎｍ以下であり、１ｍｍのエッジ除外を有した。
対照的に、比較の例に係る半導体ウエハーでは、配向ノッチを有するセクタ内のＥＳＦＱＲは４０ｎｍ以上であった。
図６および図７は、例（図６）および比較の例（図７）に係る、エピタキシャルコーティングを有する半導体ウエハーの配向ノッチの領域内での裏側上への材料堆積のトポグラフィ―および高さプロファイルを示す。
共焦点顕微鏡での光学評価は、例に係る半導体ウエハーの場合、配向ノッチの領域内で（図６）おおよそ影が示されず、同時に対照的に、比較の例に係る半導体ウエハーの場合、この領域内の材料堆積を示す影が明らかに認められる（図７）ことを示す。
両方の場合で、材料堆積の関連付けられた高さプロファイルは、それぞれの半導体ウエハーの配向ノッチの頂点１５まで１ｍｍの距離を有する線１４に沿って決定された。共焦点顕微鏡での評価は、材料堆積がその評価エリアでの最大厚さを有するだろうことが期待されるため、線は選択された。
材料堆積の最大厚さは、例に係る半導体ウエハーの場合はほとんど１０ｎｍよりも大きくなかったが（図６）、比較の例に係る半導体ウエハーの場合７００ｎｍよりも大きかった（図７）。

Claims (11)

  1. 配向ノッチを有する半導体ウエハーを、前記半導体ウエハーの表面側上への層の堆積中に、保持するためのサセプタであって、
    前記半導体ウエハーを前記半導体ウエハーの裏側のエッジ領域において載置するための載置表面と、
    前記載置表面の段差状の外側境界と、
    前記半導体ウエハーの裏側のエッジ領域の部分領域の載置のための前記載置表面の前記外側境界の凹凸部とを有し、前記配向ノッチは、前記載置表面の前記外側境界の前記凹凸部によって定められた前記載置表面の前記部分領域上に配置される、サセプタ。
  2. 前記配向ノッチが配置される、前記半導体ウエハーの裏側のエッジ領域の前記部分領域の載置ための前記載置表面の凹凸部によって特徴付けられる、請求項１に記載のサセプタ。
  3. 前記載置表面は、水平に配置される、請求項１または請求項２に記載のサセプタ。
  4. 前記載置表面は、内向に勾配されて配置され、傾斜の角度は、３°以下である、請求項１または請求項２に記載のサセプタ。
  5. 前記載置表面の前記外側境界の前記凹凸部によって定められた前記載置表面の領域内の前記載置表面は、前記半導体ウエハーの載置後に、少なくとも前記配向ノッチと同じぐらい内向に延びる、請求項１から請求項４のいずれか１項に記載のサセプタ。
  6. 配向ノッチを有する半導体ウエハー上に層を堆積するための方法であって、請求項１〜請求項５のいずれか１項に記載のサセプタ上の半導体ウエハーの載置によって特徴付けられ、前記配向ノッチが配置される、前記半導体ウエハーの裏側のエッジ領域の領域は、前記載置表面の前記外側境界の前記凹凸部によって定められるサセプタの前記載置表面の領域上に置かれ、
    前記半導体ウエハーの表面側へのプロセスガスの供給および前記半導体ウエハーの表面側上の層の堆積とによって特徴付けられる、方法。
  7. エピタキシャル層は、前記半導体ウエハーの表面側上に堆積される、請求項５に記載の方法。
  8. シリコンから作られるエピタキシャル層は、シリコンから作られる単結晶の半導体ウエハー上に堆積され、１．５μｍ以上であり５μｍ以下のエピタキシャル層の厚さを有する、請求項６に記載の方法。
  9. 単結晶シリコンから作られる半導体ウエハーであって、直径と、表面側と、裏側と、エッジ領域と、エッジ領域内の配向ノッチと、表面側上のシリコンから作られるエピタキシャル層とを有し、前記エピタキシャル層は１．５μｍ以上であり５μｍ以下である厚さを有し、５ｎｍ以上であり２０ｎｍ以下であるＥＳＦＱＲによって表現された前記配向ノッチの領域内の半導体ウエハーの局所的平坦性によって特徴付けられる、半導体ウエハー。
  10. ２００ｍｍ以上の直径によって特徴付けられる、請求項９に記載の半導体ウエハー。
  11. 前記配向ノッチを封止する、長方形の評価エリア上の前記半導体ウエハーの裏側上への材料の堆積によって特徴付けられ、材料の堆積の厚さは、１５ｎｍ以下である、請求項９または請求項１０に記載の半導体ウエハー。
JP2016205141A 2015-10-27 2016-10-19 配向ノッチを有する半導体ウエハーを保持するためのサセプタ、半導体ウエハー上に層を堆積するための方法、および半導体ウエハー Active JP6333338B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015220924.5A DE102015220924B4 (de) 2015-10-27 2015-10-27 Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015220924.5 2015-10-27

Publications (2)

Publication Number Publication Date
JP2017085094A true JP2017085094A (ja) 2017-05-18
JP6333338B2 JP6333338B2 (ja) 2018-05-30

Family

ID=58490439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016205141A Active JP6333338B2 (ja) 2015-10-27 2016-10-19 配向ノッチを有する半導体ウエハーを保持するためのサセプタ、半導体ウエハー上に層を堆積するための方法、および半導体ウエハー

Country Status (7)

Country Link
US (2) US9991208B2 (ja)
JP (1) JP6333338B2 (ja)
KR (1) KR101945025B1 (ja)
CN (2) CN107034449B (ja)
DE (1) DE102015220924B4 (ja)
SG (1) SG10201608588SA (ja)
TW (1) TWI588934B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022534935A (ja) * 2019-05-28 2022-08-04 ジルトロニック アクチエンゲゼルシャフト ウェハの表面にエピタキシャル層を堆積させる方法、およびこの方法を実施するための装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
DE102017206671A1 (de) * 2017-04-20 2018-10-25 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe während des Abscheidens einer Schicht auf einer Vorderseite der Halbleiterscheibe und Verfahren zum Abscheiden der Schicht unter Verwendung des Suszeptors
CN108950680A (zh) * 2018-08-09 2018-12-07 上海新昇半导体科技有限公司 外延基座及外延设备
EP3957776A1 (de) * 2020-08-17 2022-02-23 Siltronic AG Verfahren zum abscheiden einer epitaktischen schicht auf einer substratscheibe
EP3996130B1 (de) * 2020-11-09 2023-03-08 Siltronic AG Verfahren zum abscheiden einer epitaktischen schicht auf einer substratscheibe

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244613A (ja) * 1987-03-30 1988-10-12 Kyushu Denshi Kinzoku Kk 気相成長用支持台
JP2012109310A (ja) * 2010-11-15 2012-06-07 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2012231005A (ja) * 2011-04-26 2012-11-22 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP2013051290A (ja) * 2011-08-30 2013-03-14 Sumco Corp サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JP2014036153A (ja) * 2012-08-09 2014-02-24 Sumco Corp エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529230A (ja) 1991-07-22 1993-02-05 Toshiba Corp 気相成長装置
JPH05275355A (ja) * 1992-03-27 1993-10-22 Toshiba Corp 気相成長装置
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
WO1998053484A1 (en) 1997-05-20 1998-11-26 Tokyo Electron Limited Processing apparatus
DE19847101C1 (de) 1998-10-13 2000-05-18 Wacker Siltronic Halbleitermat CVD-Reaktor und Verfahren zur Herstellung einer mit einer epitaktischen Schicht versehenen Halbleiterscheibe
US6163015A (en) * 1999-07-21 2000-12-19 Moore Epitaxial, Inc. Substrate support element
JP2001110765A (ja) * 1999-10-05 2001-04-20 Sumitomo Metal Ind Ltd 高精度ウェーハとその製造方法
WO2002035593A1 (fr) * 2000-10-26 2002-05-02 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes, appareil de polissage et plaquette
CN100338734C (zh) 2001-11-30 2007-09-19 信越半导体株式会社 基座、气相生长装置、外延晶片的制造装置、外延晶片的制造方法和外延晶片
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
JP3769262B2 (ja) * 2002-12-20 2006-04-19 株式会社東芝 ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法
JP4304720B2 (ja) * 2004-07-30 2009-07-29 信越半導体株式会社 サセプタ、気相成長装置、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2006186105A (ja) * 2004-12-27 2006-07-13 Steady Design Ltd エピタキシャル成長装置およびそれに用いるサセプター
DE102005045337B4 (de) 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
TWI354320B (en) * 2006-02-21 2011-12-11 Nuflare Technology Inc Vopor phase deposition apparatus and support table
DE102006055038B4 (de) 2006-11-22 2012-12-27 Siltronic Ag Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
TWI430348B (zh) * 2008-03-31 2014-03-11 Memc Electronic Materials 蝕刻矽晶圓邊緣的方法
CN101572229A (zh) * 2008-04-28 2009-11-04 北大方正集团有限公司 多晶硅表面平坦化的方法
JP5584959B2 (ja) * 2008-05-07 2014-09-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5098873B2 (ja) 2008-07-30 2012-12-12 株式会社Ｓｕｍｃｏ 気相成長装置用のサセプタ及び気相成長装置
JP5092975B2 (ja) * 2008-07-31 2012-12-05 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
EP2324495A4 (en) * 2008-08-28 2013-06-05 Kla Tencor Corp LOCALIZED CHARACTERIZATION OF THE GEOMETRY OF A SUBSTRATE
DE102009030296B4 (de) * 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
JP5423384B2 (ja) * 2009-12-24 2014-02-19 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
US8952496B2 (en) * 2009-12-24 2015-02-10 Sumco Corporation Semiconductor wafer and method of producing same
JP2011171450A (ja) * 2010-02-17 2011-09-01 Nuflare Technology Inc 成膜装置および成膜方法
US8324098B2 (en) * 2010-07-08 2012-12-04 National Semiconductor Corporation Via and method of forming the via with a substantially planar top surface that is suitable for carbon nanotube applications
DE102011007682A1 (de) 2011-04-19 2012-10-25 Siltronic Ag Suszeptor zum Abstützen einer Halbleiterscheibe und Verfahren zum Abscheiden einer Schicht auf einer Vorderseite einer Halbleiterscheibe
KR20120123207A (ko) * 2011-04-19 2012-11-08 실트로닉 아게 반도체 웨이퍼를 지지하는 서셉터 및 반도체 웨이퍼의 전면 상에 층을 증착하는 방법
JP5741497B2 (ja) * 2012-02-15 2015-07-01 信越半導体株式会社 ウェーハの両面研磨方法
US20130263779A1 (en) * 2012-04-10 2013-10-10 Memc Electronic Materials, Inc. Susceptor For Improved Epitaxial Wafer Flatness
JP6312976B2 (ja) * 2012-06-12 2018-04-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
DE102013218880A1 (de) * 2012-11-20 2014-05-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe, umfassend das gleichzeitige Polieren einer Vorderseite und einer Rückseite einer Substratscheibe
JP6013155B2 (ja) 2012-11-28 2016-10-25 大陽日酸株式会社 気相成長装置
CN103854965B (zh) * 2012-11-30 2017-03-01 中国科学院微电子研究所 平坦化处理方法
US9685343B2 (en) * 2013-08-09 2017-06-20 Fujimi Incorporated Method for producing polished object and polishing composition kit
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
JP6838992B2 (ja) * 2017-02-21 2021-03-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244613A (ja) * 1987-03-30 1988-10-12 Kyushu Denshi Kinzoku Kk 気相成長用支持台
JP2012109310A (ja) * 2010-11-15 2012-06-07 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2012231005A (ja) * 2011-04-26 2012-11-22 Shin Etsu Handotai Co Ltd 半導体ウェーハ及びその製造方法
JP2013051290A (ja) * 2011-08-30 2013-03-14 Sumco Corp サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
JP2014036153A (ja) * 2012-08-09 2014-02-24 Sumco Corp エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022534935A (ja) * 2019-05-28 2022-08-04 ジルトロニック アクチエンゲゼルシャフト ウェハの表面にエピタキシャル層を堆積させる方法、およびこの方法を実施するための装置

Also Published As

Publication number Publication date
DE102015220924B4 (de) 2018-09-27
US9991208B2 (en) 2018-06-05
CN107034449B (zh) 2019-09-10
US20170117228A1 (en) 2017-04-27
CN109881183B (zh) 2021-03-30
JP6333338B2 (ja) 2018-05-30
TW201715641A (zh) 2017-05-01
CN109881183A (zh) 2019-06-14
DE102015220924A1 (de) 2017-04-27
US11380621B2 (en) 2022-07-05
TWI588934B (zh) 2017-06-21
KR20170049418A (ko) 2017-05-10
CN107034449A (zh) 2017-08-11
US20180211923A1 (en) 2018-07-26
SG10201608588SA (en) 2017-05-30
KR101945025B1 (ko) 2019-02-01

Similar Documents

Publication Publication Date Title
JP6333338B2 (ja) 配向ノッチを有する半導体ウエハーを保持するためのサセプタ、半導体ウエハー上に層を堆積するための方法、および半導体ウエハー
JP5748699B2 (ja) 材料層を堆積するための装置および方法
US11885019B2 (en) Susceptor with ring to limit backside deposition
TWI417988B (zh) Pneumatic growth device base
US20120270407A1 (en) Susceptor for supporting a semiconductor wafer and method for depositing a layer on a front side of a semiconductor wafer
JP6862095B2 (ja) エピタキシャル成長装置用のチャンバ構成要素
WO2007091638A1 (ja) サセプタおよびエピタキシャルウェハの製造装置
WO2003073486A1 (fr) Dispositif et procede de traitement thermique
TW201929050A (zh) 磊晶成長裝置及使用此裝置的半導體磊晶晶圓的製造方法
US7686889B2 (en) Susceptor for semiconductor manufacturing apparatus
JP5440589B2 (ja) 気相成長装置及びエピタキシャルウェーハの製造方法
JP2020191346A (ja) サセプタおよびエピタキシャル成長装置
CN213538160U (zh) 在晶圆的正面上沉积外延层的装置
KR20120123207A (ko) 반도체 웨이퍼를 지지하는 서셉터 및 반도체 웨이퍼의 전면 상에 층을 증착하는 방법
JP6587354B2 (ja) サセプタ
JP7077331B2 (ja) 基板キャリア構造体
KR20110135631A (ko) 분리형 테두리를 구비한 새털라이트 디스크, 그를 구비한 서셉터 및 화학기상증착장치
JP6493982B2 (ja) サセプタ
JP2023548649A (ja) 半導体材料からなる基板ウェハ上にエピタキシャル層を堆積させるための方法および装置
JP2019121613A (ja) サセプタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180424

R150 Certificate of patent or registration of utility model

Ref document number: 6333338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250