TW201401418A - 用於改良式磊晶晶圓平坦度之基座及用於製造半導體晶圓處理裝置之方法 - Google Patents

用於改良式磊晶晶圓平坦度之基座及用於製造半導體晶圓處理裝置之方法 Download PDF

Info

Publication number
TW201401418A
TW201401418A TW102112736A TW102112736A TW201401418A TW 201401418 A TW201401418 A TW 201401418A TW 102112736 A TW102112736 A TW 102112736A TW 102112736 A TW102112736 A TW 102112736A TW 201401418 A TW201401418 A TW 201401418A
Authority
TW
Taiwan
Prior art keywords
wafer
diameter
holes
degrees
pedestal
Prior art date
Application number
TW102112736A
Other languages
English (en)
Other versions
TWI628734B (zh
Inventor
John A Pitney
Manabu Hamano
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/443,076 external-priority patent/US8940094B2/en
Priority claimed from US13/443,074 external-priority patent/US20130263779A1/en
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Publication of TW201401418A publication Critical patent/TW201401418A/zh
Application granted granted Critical
Publication of TWI628734B publication Critical patent/TWI628734B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明揭示一種用於在一磊晶化學氣相沈積程序期間支撐一半導體晶圓之基座，該基座界定一晶圓直徑，該基座包含具有相對上表面及下表面之一實質上圓柱形本體部分。該本體部分具有大於該晶圓直徑之一直徑。該基座包含依一第一基座直徑周向佈置之一組孔，該組孔相對於相鄰孔均勻地間隔且在一區域中延伸穿過該上表面及該下表面。該第一基座直徑大於該晶圓直徑，且省略在一預定定向上沿該第一直徑之孔。

Description

用於改良式磊晶晶圓平坦度之基座及用於製造半導體晶圓處理裝置之方法
本發明之領域大體上係關於半導體晶圓處理，且更特定言之係關於用於磊晶處理之基座及相關方法。
磊晶化學氣相沈積係用於在一半導體晶圓上生長一材料薄層使得晶格結構與該晶圓之晶格結構相同之一程序。使用此程序，具有不同導電類型、摻雜物種類或摻雜物濃度之一層可應用於半導體晶圓以達成必要電特性。磊晶化學氣相沈積廣泛地用於半導體晶圓生產中以構建磊晶層使得裝置可直接製造在磊晶層上。例如，沈積在一重度摻雜基板上方之一輕度摻雜磊晶層因基板之低電阻率而允許針對閂鎖免疫性最佳化一CMOS裝置。亦達成其他優點，諸如摻雜物濃度分佈之精確控制及抗氧性。
在磊晶沈積之前，通常將半導體晶圓安裝於一沈積腔室中之一基座上。磊晶沈積程序藉由將一清洗氣體(諸如氫或氫與氯化氫混合物)引入至晶圓之一前表面(即，背對基座之一表面)而開始以預加熱及清洗晶圓之前表面。清洗氣體自前表面移除原生氧化物，允許磊晶矽層在沈積程序之一後續步驟期間連續且均勻地生長在表面上。磊晶沈 積程序藉由將一氣態矽源氣體(諸如矽烷或氯化矽烷)引入至晶圓之前表面以在前表面上沈積且生長一磊晶矽層而繼續。基座之與前表面相對之一後表面可同時經受氫氣體。在磊晶沈積期間在沈積腔室中支撐半導體晶圓之基座在程序期間經旋轉以確保磊晶層均勻地生長。
磊晶差量邊緣下降(DERO)通常係磊晶沈積之非所要效應，因為其可負面地影響平坦度。在習知單晶矽晶圓中，DERO根據晶格方向方位變化。晶圓之平坦度通常可藉由稱為SFQR、SBIR、ROA、ERO、ESFQR、ESFQD及類似物之量加以量測。在一習知(100)定向矽晶圓中，在晶圓之圓周周圍存在對應於<110>等效方向之四個等距點。在習知晶圓中，DERO可在特定方向(明確言之，<110>方向)附近係最大。在邊緣輪廓(包含邊緣斜面及邊緣斜面與晶圓之側表面之間之一圓角介面)上，通常存在(311)定向附近之曝露表面。藉由晶圓之(311)平面上之大密度表面原子阻礙在晶圓(311)表面上之磊晶生長。因此，在處理期間，氣體流在自晶圓之(311)表面附近通過至晶圓之近邊緣前表面及後表面上時使矽前驅體空乏至一較小程度。結果係增強(311)表面附近之生長速率，此可導致在此等區域中之一大DERO。矽晶圓上之磊晶DERO非所要地影響晶圓之平坦度，尤其在晶圓之邊緣附近。因此，仍需要一種用於處理一矽晶圓以減少DERO之變動之系統及方法。
一態樣係關於一種用於在一磊晶化學氣相沈積程序期間支撐一半導體晶圓之基座。該基座界定一晶圓直徑。該基座包含具有相對上表面及下表面之一實質上圓柱形本體部分，該本體部分具有大於該晶圓直徑之一直徑。該本體部分中之一組孔依一第一直徑周向佈置。該組孔相對於相鄰孔均勻地間隔且延伸穿過該上表面及該下表面。該第一直徑大於該晶圓直徑，且在一組預定定向上不存在沿該第一直徑之 孔。
另一態樣係關於一種界定一晶圓直徑之基座。該基座包含具有相對上表面及下表面之一實質上圓柱形本體部分，該本體部分具有大於該晶圓直徑之一直徑。一組孔依該晶圓直徑徑向之外之該基座之一給定直徑延伸穿過該上表面及該下表面。該組孔之一密度圍繞該給定直徑周向變化。
在又另一態樣中，一種製造一半導體處理裝置之方法包含提供一基座，該基座包含具有相對上表面及下表面之一實質上圓柱形本體部分，該本體部分具有大於一晶圓直徑之一直徑。該方法亦包含提供依一第一基座直徑周向佈置之一組孔，該組孔相對於相鄰孔均勻地間隔且在一區域中延伸穿過該上表面及該下表面。該第一基座直徑大於該晶圓直徑，且省略在一組預定定向上沿該第一直徑之孔。
在又另一態樣中，一種在一磊晶化學氣相沈積程序中處理一晶圓之方法包含提供具有複數個孔之一基座，該複數個孔依大於待處理之一晶圓之一直徑之一直徑周向佈置。該方法亦包含將未處理晶圓以一預定定向放置於該基座上使得該晶圓之<110>方向與該基座無未處理晶圓之直徑之外之孔之部分對準且化學處理該晶圓。
1A‧‧‧位置
1B‧‧‧位置
1C‧‧‧位置
1D‧‧‧位置
3A‧‧‧區域
3B‧‧‧區域
10‧‧‧測試基座
20‧‧‧基座之本體/基座
30‧‧‧通孔
35‧‧‧孔/邊緣差量下降(DERO)孔
40‧‧‧中心
50‧‧‧<110>位置
AA‧‧‧方位角
C‧‧‧基準
DV‧‧‧邊緣差量下降(DERO)值
H‧‧‧水平線/水平軸
RH‧‧‧徑向距離/外部孔半徑/孔半徑
RS‧‧‧基座半徑
RW‧‧‧晶圓半徑
T‧‧‧厚度
圖1係根據本發明之一實施例之一測試基座之一俯視圖。
圖1A至圖1D係圖1之基座之細節視圖。
圖2係圖1之基座上所處理之一晶圓之DERO之方位變動之一曲線圖。
圖3係根據本發明之一基座之一實施例之一俯視圖。
圖3A與圖3B係圖3之基座之細節視圖。
圖4係一基座之另一實施例之一俯視圖。
圖4A與圖4B係圖4之基座之細節視圖。
圖5係圖4之基座之一截面。
圖5A係圖5之基座之一細節視圖。
現參考圖式，且特定言之參考圖1，一測試基座整體以10指示。 此實施例之基座10之形狀係實質上圓形，但亦預期其他形狀。基座適用於在一CVD程序期間在一沈積腔室(諸如，一化學氣相沈積(CVD)腔室)中支撐一半導體晶圓(未展示)。在此實施例中，半導體晶圓具有小於基座20之基座半徑RS之一晶圓半徑RW。在此實施例中，晶圓半徑係大約150毫米，但可係介於約25 mm與約300 mm之間之其他半徑，諸如大約25.5 mm、50 mm、75 mm、100 mm、150 mm、200 mm、225 mm、300 mm等等。然而，晶圓半徑RW及基座20之基座半徑RS可係允許基座如本文中所描述般操作之任意半徑。
在此實施例中，基座10具有一碟狀本體20，該本體20具有一中心40。本體20係實質上平面且包含一組通孔30。通孔30以一圖案(諸如一格柵圖案或類似物)進行配置，且可包含定位於中心40之一通孔。在此實例中，通孔之各者定位成與中心40相距一預定距離且與中心40成一預定角度。參考水平線H採取角度量測，其中正角朝一逆時針方向增大。
在不受一特定理論束縛之情況下，一CVD程序趨於在晶圓之背面上沈積少量矽且可相對於邊緣之內的區域(在幾毫米內，例如，在晶圓邊緣之5 mm至6 mm內、3 mm至4 mm內、或1 mm至2 mm內)增厚晶圓之近邊緣區域。此增厚可增大DERO。
在此實施例中，基座中之特定通孔35係佈置於恰在晶圓半徑之外之一徑向距離RH處，以減少方位DERO變動。晶圓半徑外部之孔35可趨於增加孔附近之DERO。在一實施例中，為了藉由角度減少DERO之變動，在DERO為最小之處添加孔35。例如，<110>方向附近 之點具有高於晶圓上典型的其他點之DERO，且孔外部附近之點具有高於晶圓上典型的其他點之DERO。因此，在此實施例中，依孔半徑RH在晶圓半徑RW外部添加孔35使得<110>方向之間之DERO實質上匹配在<110>方向之DERO，藉此減少DERO變動。在此實施例中，整個晶圓邊緣之平均總DERO相較於製成於未在晶圓半徑35外部添加孔之一基座上之一晶圓而有所增加。在晶圓邊緣周圍具有一減少DERO變動實現磊晶(epi)DERO與引入晶圓ERO之更佳匹配，從而導致良好平坦度。藉由包含恰在晶圓半徑外部之孔35(除<110>方向附近之外)，減少方位DERO變動。
為了測試改變孔35之角位置之效應，依一外部孔半徑RH在圖1上所展示之位置1A、1B、1C及1D處添加不同數目個孔。當在本文中提及角度量測時，使用0度處於水平軸H之右側上且角度朝逆時針增大之慣例。
在圖1之實施例中，基座20具有佈置於150.6 mm處且以大約90度間隔與一<110>凹口晶圓(其凹口定位於基準C(即，270度)處)之<100>方向對準之DERO孔35(添加在晶圓半徑外部)。孔35經添加以針對孔局部地增加DERO。在<110>位置處，DERO最大。在圖1中將各位置1A至1D之細節視圖展示為圖1A、圖1B、圖1C及圖1D。在位置1B處，對應於一45度角(根據KLA-Tencor WaferSight(WS)工具所使用之角度慣例而量測)，在6度跨度內添加五個孔。該等孔之各者具有0.9 mm之一直徑以及加或減0.05 mm之一變異數。在位置1A處，對應於一135度角，在15度跨度內添加十一個孔。該等孔之各者具有0.9 mm之一直徑以及加或減0.05 mm之一變異數。在位置1C處，對應於一225度角，在9度跨度內添加七個孔。該等孔之各者具有0.9 mm之一直徑以及加或減0.05 mm之一變異數。在位置1D處，對應於一315度角，在21度跨度內添加十五個孔。該等孔之各者具有0.9 mm之一直徑 以及加或減0.05 mm之一變異數。
圖2展示作為來自在位置1A至1D處添加有上述孔之圖1測試基座上所處理之一晶圓之方位角AA之一函數之DERO值DV之一曲線圖。在圖2中所展示之角度對應於藉由WS工具所量測之角度。在圖2中，DERO值DV以奈米為單位進行量測。在40度、130度、220度及310度之DERO值DV之峰值可係在晶圓半徑外部位置1A至1D處添加孔35之一結果。對於在習知基座上處理之晶圓，此等峰值並不存在。定位於0度、90度、180度及270度之DERO值之峰值起因於<110>效應。DERO值DV係以148 mm晶圓半徑進行量測。此等結果可表明在孔隔開大約1.5度之情況下DERO增加大約15 nm。因此，為了使遠離晶圓之<110>位置之DERO實質上匹配<110>位置處之DERO，施加22.5奈米．度之一回應係數以針對<110>方向之間之角度計算一孔密度。在表1中展示計算結果：
圖3展示具有表1孔間距之一基座20之另一例示性實施例。在此實施例中，針對150 mm之一晶圓半徑RW，依大約150.6 mm之一半徑RH佈置孔35。在此實施例中，省略處於晶圓之<110>方向之大約加或減9度之位置處晶圓半徑外部之孔35。孔35具有大約0.9 mm之一直徑，但亦可使用其他直徑及半徑。圖3A展示基座10之區域3A之一細 節視圖。圖3B展示基座10之區域3B之一細節視圖。
在圖4之實施例中，針對150 mm之一晶圓半徑RW，依大約150.6 mm之一半徑RH佈置孔35。在此實施例中，省略處於晶圓之<110>方向之大約加或減10度之定向位置處晶圓半徑外部之孔35。相比之下，在圖1測試基座中，針對四個<110>方向之各者，省略孔之角度範圍係不同的。在此實施例中，如細節4A(圖4A)中所展示，孔定位於以下角位置處：45.0度、43.9度、42.8度、41.7度、40.6度、39.5度、38.4度、37.3度、36.2度、35.1度、34.0度、32.9度、31.8度、30.7度、29.6度、28.4度、27.2度、26.0度、24.8度、23.6度、22.4度、21.1度、19.8度、18.4度、17.0度、15.5度、14.0度、12.3度及10度。孔圖案可相對於一45度線而反射(即，對稱)且重複至多四次(即，在各象限中可相同)。細節4B(圖4B)展示在<110>位置50之10度內省略孔。
在一實施例之一磊晶CVD反應器中，存在稱為腔室A及腔室B之兩個處理腔室。在一操作模式中，在腔室A中處理之晶圓經旋轉使得晶圓凹口係基準C位置之逆時針方向7度。在腔室B中處理之晶圓使晶圓凹口沿基準C位置之順時針方向旋轉7度。在一實施例中，為了適應晶圓與基座之間之對準差異，在一卡匣中預對準晶圓使得凹口處在對應於腔室(將在其中處理晶圓(即，腔室A或腔室B))之一方向上。在另一實施例中，可對應於腔室A或腔室B旋轉通孔30之圖案。在又另一實施例中，可忽略晶圓晶體方向之間加或減7度之未對準及添加在晶圓直徑外部之孔之圖案。
圖5展示基座10之一截面。基座10具有一厚度T。晶圓半徑RW外部之孔35完全延伸穿過基座10之本體20之厚度T。
在其他實施例中，晶圓可具有定位於除<110>方向外之一方向(諸如<100>方向)之一凹口。在圖3中展示，對於具有<100>方向凹口之晶圓，晶圓可裝載於基座20上使得凹口與基準C位置成大約45度、135 度、225度、或315度。然而，根據本發明預期可使用其他晶圓凹口位置。
當介紹本發明之元件或本發明之(若干)實施例時，冠詞「一」、「一個」、「該」旨在意謂存在該等元件之一或多者。術語「包括」、「包含」及「具有」旨在包含且意謂可存在除列舉元件外之額外元件。
因為可在不脫離本發明之範疇之情況下在上述設備及方法中進行多種改變，所以希望以上描述中所含有及隨附圖式中所展示之所有事項應解譯為圖解說明性而非具有限制意義。
1A‧‧‧位置
1B‧‧‧位置
1C‧‧‧位置
1D‧‧‧位置
10‧‧‧測試基座
20‧‧‧基座之本體/基座
30‧‧‧通孔
35‧‧‧孔/邊緣差量下降(DERO)孔
40‧‧‧中心
C‧‧‧基準
H‧‧‧水平線/水平軸
RH‧‧‧徑向距離/外部孔半徑/孔半徑
RS‧‧‧基座半徑
RW‧‧‧晶圓半徑

Claims (34)

  1. 一種用於在一磊晶化學氣相沈積程序中支撐一半導體晶圓之基座，該基座界定一晶圓直徑，該基座包括：一實質上圓柱形本體部分，其具有相對上表面及下表面，該本體部分具有大於該晶圓直徑之一直徑；一組孔，該等孔在該本體部分中依一第一直徑周向佈置，該組孔相對於相鄰孔均勻地間隔且延伸穿過該上表面及該下表面；及其中該第一直徑大於該晶圓直徑，且其中在一組預定定向上不存在沿該第一直徑之孔。
  2. 如請求項1之基座，其中該組孔以群組進行佈置，該等群組之各者隔開90度。
  3. 如請求項1之基座，其中在四個群組中未佈置孔，該四個群組之各者與該晶圓之該組預定定向對準。
  4. 如請求項3之基座，其中該組預定定向對應於該晶圓之<110>方向。
  5. 如請求項1之基座，其中該組預定定向對應於該晶圓之<110>方向。
  6. 如請求項1之基座，其中該組預定定向係在該晶圓之一<110>方向之10度內。
  7. 如請求項1之基座，其中該組預定定向係在該晶圓之一<110>方向之9度內。
  8. 如請求項1之基座，其中該組孔之各孔之間之一間距在約1度至4度之間變化。
  9. 如請求項1之基座，其中該組孔之各孔之間之一間距在約0度至1 度之間變化。
  10. 如請求項1之基座，其中一第二群組之孔係形成於該基座中該晶圓直徑徑向之內。
  11. 一種用於在一化學氣相沈積程序期間支撐一半導體晶圓之基座，該基座界定一晶圓直徑，該基座包括：一實質上圓柱形本體部分，其具有相對上表面及下表面，該本體部分具有大於該晶圓直徑之一直徑；一組孔，該等孔依該晶圓直徑徑向之外之該基座之一給定直徑延伸穿過該上表面及該下表面；及其中該組孔之一密度圍繞該給定直徑周向變化。
  12. 如請求項11之基座，其中該組孔以群組進行佈置，該等群組之各者間隔90度。
  13. 如請求項11之基座，其中該組孔佈置於四個群組中，該四個群組之各者與該晶圓之一預定定向對準。
  14. 如請求項13之基座，其中該等預定定向對應於該晶圓之<110>方向。
  15. 如請求項11之基座，其中該組孔之一孔密度在約0度至約45度之間變化一預定量。
  16. 如請求項15之基座，其中該孔密度自0度至45度增加。
  17. 如請求項16之基座，其中該孔密度介於約0孔/度與約1孔/度之間。
  18. 如請求項11之基座，其中該組孔之各孔之間之一間距在約4度至約1度之間變化。
  19. 如請求項11之基座，其中該組孔之各孔之間之一間距自在約5度之一基座角度之約4度至在約45度之一基座角度之約1度之間變化。
  20. 如請求項11之基座，其中該組孔之各孔之間之一間距在約1.1度與2.3度之間變化。
  21. 一種製造一半導體處理裝置之方法，其包括：提供一基座，該基座包含具有相對上表面及下表面之一實質上圓柱形本體部分，該本體部分具有大於一晶圓直徑之一直徑；提供依一第一基座直徑周向佈置之一組孔，該組孔相對於相鄰孔均勻地間隔且在一區域中延伸穿過該上表面及該下表面；及其中該第一基座直徑大於該晶圓直徑，且省略在一組預定定向上沿該第一直徑之孔。
  22. 如請求項21之方法，其中提供該組孔包括：以群組提供該等孔，該等群組之各者佈置成與一相鄰群組相距90度間隔。
  23. 如請求項21之方法，其中在四個群組中省略該等孔，該四個群組之各者與該晶圓之一預定定向對準。
  24. 如請求項23之方法，其中該等預定定向對應於該晶圓之<110>方向。
  25. 如請求項21之方法，其中該等預定定向對應於該晶圓之<110>方向。
  26. 如請求項21之方法，其中該等預定定向係在該晶圓之一<110>方向之10度內。
  27. 如請求項21之方法，其中該等預定定向係在該晶圓之一<110>方向之9度內。
  28. 如請求項21之方法，其中提供該組孔包括：提供該組孔之各孔之間介於約1度與4度之間之一間距。
  29. 如請求項21之方法，其中提供該組孔包括：提供該組孔之各孔 之間介於約0度與1度之間之一間距。
  30. 如請求項21之方法，其進一步包括提供形成於該基座中該晶圓直徑徑向之內之一第二群組之孔。
  31. 一種在一磊晶化學氣相沈積程序中處理一晶圓之方法，該方法包括：提供具有複數個孔之一基座，該複數個孔依大於待處理之一晶圓之一直徑之一直徑周向佈置；將該未處理晶圓以一預定定向放置於該基座上使得該晶圓之<110>方向與該基座無該未處理晶圓之該直徑之外之孔之部分對準；及化學處理該晶圓。
  32. 如請求項31之方法，其進一步包括以該晶圓之一預定直徑量測一邊緣差量下降。
  33. 如請求項31之方法，其中將該未處理晶圓放置於該基座上包括：將該晶圓放置於該基座上使得在該晶圓直徑外部該晶圓之該等<110>方向之大約加或減9度之位置處無孔。
  34. 如請求項31之方法，其中將該未處理晶圓放置於該基座上包括：將該晶圓放置於該基座上使得在該晶圓直徑外部該晶圓之該等<110>方向之大約加或減10度之位置處無孔。
TW102112736A 2012-04-10 2013-04-10 用於改良式磊晶晶圓平坦度之基座及用於製造半導體晶圓處理裝置之方法 TWI628734B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/443,074 2012-04-10
US13/443,076 US8940094B2 (en) 2012-04-10 2012-04-10 Methods for fabricating a semiconductor wafer processing device
US13/443,076 2012-04-10
US13/443,074 US20130263779A1 (en) 2012-04-10 2012-04-10 Susceptor For Improved Epitaxial Wafer Flatness

Publications (2)

Publication Number Publication Date
TW201401418A true TW201401418A (zh) 2014-01-01
TWI628734B TWI628734B (zh) 2018-07-01

Family

ID=48183004

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112736A TWI628734B (zh) 2012-04-10 2013-04-10 用於改良式磊晶晶圓平坦度之基座及用於製造半導體晶圓處理裝置之方法

Country Status (2)

Country Link
TW (1) TWI628734B (zh)
WO (1) WO2013155073A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633199B (zh) * 2017-04-24 2018-08-21 上海新昇半導體科技有限公司 一種磊晶爐矽片基座

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITCO20130072A1 (it) * 2013-12-19 2015-06-20 Lpe Spa Suscettore con lavorazioni curve e concentriche nella superficie d'appoggio dei substrati
US10269614B2 (en) 2014-11-12 2019-04-23 Applied Materials, Inc. Susceptor design to reduce edge thermal peak
KR101650398B1 (ko) * 2015-09-11 2016-08-24 (주)코맷 계측기용 웨이퍼 센터링 디바이스
DE102017222279A1 (de) 2017-12-08 2019-06-13 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens
CN108950680A (zh) * 2018-08-09 2018-12-07 上海新昇半导体科技有限公司 外延基座及外延设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695568A (en) * 1993-04-05 1997-12-09 Applied Materials, Inc. Chemical vapor deposition chamber
US20050000449A1 (en) * 2001-12-21 2005-01-06 Masayuki Ishibashi Susceptor for epitaxial growth and epitaxial growth method
JP2003197532A (ja) * 2001-12-21 2003-07-11 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長方法及びエピタキシャル成長用サセプター
US8021484B2 (en) * 2006-03-30 2011-09-20 Sumco Techxiv Corporation Method of manufacturing epitaxial silicon wafer and apparatus therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633199B (zh) * 2017-04-24 2018-08-21 上海新昇半導體科技有限公司 一種磊晶爐矽片基座

Also Published As

Publication number Publication date
TWI628734B (zh) 2018-07-01
WO2013155073A1 (en) 2013-10-17

Similar Documents

Publication Publication Date Title
US8940094B2 (en) Methods for fabricating a semiconductor wafer processing device
TWI628734B (zh) 用於改良式磊晶晶圓平坦度之基座及用於製造半導體晶圓處理裝置之方法
JP5158093B2 (ja) 気相成長用サセプタおよび気相成長装置
TWI461570B (zh) Ｃｖｄ用托盤以及使用該托盤的成膜方法
US20150275395A1 (en) Susceptor for epitaxial growing and method for epitaxial growing
US8404049B2 (en) Epitaxial barrel susceptor having improved thickness uniformity
KR101516164B1 (ko) 에피텍셜 성장용 서셉터
JP5834632B2 (ja) サセプタ、該サセプタを用いた気相成長装置およびエピタキシャルウェーハの製造方法
TWI711114B (zh) 晶座、磊晶成長裝置、磊晶矽晶圓的製造方法以及磊晶矽晶圓
JP2016183087A (ja) 炭化珪素エピタキシャル基板の製造方法
WO2015016980A1 (en) Gas diffuser hole design for improving edge uniformity
US20200181798A1 (en) Susceptor and chemical vapor deposition apparatus
US20130263779A1 (en) Susceptor For Improved Epitaxial Wafer Flatness
WO2020071308A1 (ja) サセプタ
JP6575433B2 (ja) 半導体装置の製造方法
TW201332055A (zh) 基座
JP6711744B2 (ja) サセプタ及びサセプタの製造方法
JP5999511B2 (ja) 気相エピタキシャル成長装置及びそれを用いたエピタキシャルウェーハの製造方法
US11462409B2 (en) Epitaxial silicon wafer, and method for manufacturing epitaxial silicon wafer
KR101259006B1 (ko) 웨이퍼 제조장치의 서셉터
KR102622605B1 (ko) 서셉터 및 반도체 제조장치
US20240191393A1 (en) Epitaxy susceptor, epitaxy growth apparatus and manufacturing method of semiconductor device
KR20120079315A (ko) 화학 기상 증착 장치용 서셉터
KR20160112113A (ko) 웨이퍼 제조 장치
TW201417147A (zh) 氣相成長裝置及磊晶晶圓之製造方法