JP6575433B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6575433B2
JP6575433B2 JP2016102643A JP2016102643A JP6575433B2 JP 6575433 B2 JP6575433 B2 JP 6575433B2 JP 2016102643 A JP2016102643 A JP 2016102643A JP 2016102643 A JP2016102643 A JP 2016102643A JP 6575433 B2 JP6575433 B2 JP 6575433B2
Authority
JP
Japan
Prior art keywords
epi
layer
internal space
epi layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016102643A
Other languages
English (en)
Other versions
JP2017212259A (ja
Inventor
柴田 巧
巧 柴田
寿浩 奥村
寿浩 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016102643A priority Critical patent/JP6575433B2/ja
Publication of JP2017212259A publication Critical patent/JP2017212259A/ja
Application granted granted Critical
Publication of JP6575433B2 publication Critical patent/JP6575433B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体基板をエピタキシャル成長させてエピ層を形成する工程と、エピ層を貫通するトレンチを形成する工程と、を備える半導体装置の製造方法に関する。
従来、特許文献1に記載のように、トレンチゲート構造のMOSFETの製造方法が知られている。この製造方法では、n型基板の表面にn型ドリフト層を形成する。そして、n型ドリフト層の表面上に、p型ベース領域をエピタキシャル成長させる。次に、p型ベース領域の一部に対してイオン注入することによりn型ソース領域を形成する。
そして、p型ベース領域及びn型ソース領域を貫通して、n型ドリフト領域に達するように、トレンチを形成する。トレンチを形成した後、ゲート電極をトレンチ内に形成する。以上により、トレンチゲート構造のMOSFETを製造することができる。このMOSFETでは、ゲート電極にゲート電圧を印加すると、p型ベース領域におけるトレンチの内壁面を形成する部分がチャネルとなって、ソース電極とドレイン電極との間に電流を流す。
特開2009−283540号公報
p型ベース領域をエピタキシャル成長する工程では、一般的に、チャンバの内部空間に設けられたサセプタに対し、n型基板にn型ドリフト層が形成されたウエハを配置する。そして、回転軸がウエハの板厚方向に沿うようにサセプタを回転させる。
また、この工程では、チャンバの内部空間に対し、チャンバの導入口からソースガス及びドーパントガスを導入する。そして、ウエハに対してソースガス及びドーパントガスをウエハの板厚方向と直交する方向に流して、ソースガス及びドーパントガスをチャンバの排気口から排気する。
さらに、この工程では、チャンバを加熱することで、ソースガス及びドーパントガスを分解して析出させる。ソースガス及びドーパントガスの分解成分がウエハと反応し、p型ベース領域がエピタキシャル成長する。サセプタを回転させるのは、ウエハにおける特定の箇所においてガスとの反応量が多くなるのを抑制するためである。
ソースガスは、ドーパントガスに較べて分解し易い。よって、ソースガスは、ドーパントガスに較べて分解するのに掛かる時間が短く、内部空間に導入されると導入口付近で分解する。p型ベース領域の膜厚は、主にソースガスの分解量に応じて決定される。内部空間の圧力に応じて、内部空間におけるソースガスの分解量の分布が変化する。
例えば、ソースガスの分解成分が導入口付近に留まり易くなるように、内部空間の圧力を高くして、ソースガスの流れを遅くする。これによれば、サセプタの回転中心付近におけるソースガスの分解量は、サセプタの回転中心付近から導入口側の部分に較べて少なくなる。サセプタが回転しているため、ウエハにおいてサセプタの回転中心から遠い部分は、導入口側に近い部分を通ることで、ソースガスの分解量が多い部分を通る。これに対し、ウエハにおけるサセプタの回転中心に近い部分は、ソースガスの分解量が多い部分を通らないため、サセプタの回転中心から遠い部分に対してp型ベース領域の膜厚が薄くなり易い。
これに対し、サセプタの回転中心付近におけるソースガスの分解量が多くなるように、内部空間の圧力を低くして、ソースガスの流れを速くする。これによれば、ウエハにおけるサセプタの回転中心に近い部分におけるp型ベース領域の膜厚が厚くなり易い。
このように、ウエハの各箇所によってp型ベース領域の膜厚が異なる場合には、トレンチを形成する工程においてトレンチの深さを制御し難い。詳しく言うと、n型ドリフト層に対するトレンチの深さを制御し難くなり、例えばトレンチがp型ベース領域を貫通しない虞もある。これによれば、MOSFETにおけるオン抵抗や閾値電圧等の性能にばらつきが生じる虞がある。
ドーパントガスは、ソースガスに較べて分解し難い。すなわち、ドーパントガスは、ソースガスに較べて分解するのに時間が掛かる。内部空間の圧力が低い場合、ドーパントガスの流れは相対的に速くなる。これによれば、ドーパントガスが内部空間に導入されてから分解するまでに進む距離は長くなる。そのため、ドーパントガスの一部は、ウエハに到達した後に分解する。これによれば、ソースガスの分解量に対するドーパントガスの分解量の割合は、ウエハの各箇所で異なることとなる。したがって、内部空間の圧力が低い場合、ウエハの各箇所でp型ベース領域の不純物濃度がばらつき易い。p型ベース領域はチャネルを形成するため、p型ベース領域の不純物濃度のばらつきが大きくなると、MOSFETの閾値電圧にばらつきが生じる虞がある。
これに対し、内部空間の圧力が高い場合、ドーパントガスの流れは相対的に遅くなる。これによれば、ドーパントガスが内部空間に導入されてから分解するまでに進む距離は短くなる。そのため、ドーパントガスは、導入口付近で分解し易い。すなわち、ドーパントガスの大部分は、ソースガスと同様に、導入口付近で分解する。そのため、内部空間の圧力が高い場合、ソースガスの分解量に対するドーパントガスの分解量の割合は、ウエハの各箇所で均一になり易い。したがって、内部空間の圧力が高い場合、ウエハの各箇所でp型ベース領域の不純物濃度が均一になり易い。
以上によれば、ウエハの各箇所でp型ベース領域の不純物濃度のばらつきを抑制するためには、内部空間の圧力を高くする必要がある。しかしながら、内部空間の圧力を高くすると、ウエハにおいて、サセプタの回転中心に近い部分におけるp型ベース領域の膜厚が厚くなり、ウエハの各箇所によってp型ベース領域の膜厚がばらつくこととなる。
本発明はこのような課題に鑑みてなされたものであり、チャネルを形成する部分の不純物濃度のばらつきを抑制しつつ、トレンチの深さを制御し易い半導体装置の製造方法を提供することを目的とする。
本発明は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として下記の実施形態における具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
本発明のひとつは、
一面(12a)側にドリフト層(12)が形成された半導体基板(10)を準備する準備工程と、
準備工程の実施後、チャンバ(202)の内部空間(208)に設けられたサセプタ(204)に対し、一面が内部空間にさらされるように半導体基板を配置し、回転軸が半導体基板の板厚方向に沿うようにサセプタを回転させるとともに、内部空間を加熱し、且つ、チャンバに設けられた導入口(202a)から内部空間にソースガス及びドーパントガスを導入するとともに、一面に対してソースガス及びドーパントガスを板厚方向と直交する方向に流して、一面を通ったソースガス及びドーパントガスをチャンバに設けられた排気口(202b)から排気し、一面上にエピ層(14)をエピタキシャル成長させるエピ工程と、
エピ工程の実施後、エピ層の一部に不純物をドープしてソース領域(16)を形成するドープ工程と、
ドープ工程の実施後、エピ層を貫通するトレンチ(20)を形成するとともに、形成したトレンチにゲート電極(24)を形成するトレンチ工程と、
を備え、
エピ工程は、
エピ層として、チャネルを形成する第1エピ層(14a)を一面上にエピタキシャル成長させる第1エピ工程と、
第1エピ工程の実施後、第1エピ工程よりも内部空間の圧力を低くして、第1エピ層におけるドリフト層と反対側の面上に、エピ層として、ドープ工程で不純物がドープされる第2エピ層(14b)をエピタキシャル成長させる第2エピ工程と、
を有している。
上記方法において第1エピ工程では、第2エピ工程に較べて内部空間の圧力を高くしている。そのため、半導体基板の各箇所で第1エピ層の不純物濃度がばらつくのを抑制することができる。よって、エピ層においてチャネルを形成する部分の不純物濃度がばらつくのを抑制することができる。
また上記方法において、第1エピ工程では、内部空間の圧力を高くしているため、半導体基板において、サセプタの回転中心に近い部分における第1エピ層の膜厚が薄くなり易く、且つ、サセプタの回転中心から遠い部分における第1エピ層の膜厚が厚くなり易い。これに対し、第2エピ工程では、第1エピ工程に較べて内部空間の圧力を低くしている。そのため、半導体基板において、サセプタの回転中心に近い部分における第2エピ層の膜厚が厚くなり易く、且つ、サセプタの回転中心から遠い部分における第2エピ層の膜厚が薄くなり易い。
よって、第2エピ工程では、第1エピ層が薄くなり易い部分に対し、厚い第2エピ層を形成することができる。また、第2エピ工程では、第1エピ層が厚くなり易い部分に対し、薄い第2エピ層を形成することができる。すなわち、第2エピ工程では、エピ層の膜厚を均一化するように、第2エピ層を形成している。したがって、エピ層の膜厚がばらつくのを抑制することができる。
エピ層の膜厚がばらつくのを抑制することで、トレンチ工程において、ドリフト層に対するトレンチの深さを制御し易く、且つ、エピ層に対してトレンチを貫通させ易い。すなわち、トレンチ工程においてトレンチの深さを制御し易い。
第1実施形態に係る半導体装置の概略構成を示す断面図である。 図1のII−II線に沿う断面図である。 準備工程について説明するための断面図である。 エピ工程について説明するための断面図である。 ドープ工程について説明するための断面図である。 トレンチ工程について説明するための断面図である。 トレンチ工程について説明するための断面図である。 図7のVIII−VIII線に沿う断面図である。 エピ工程において、エピタキシャル成長装置の概略構成を示す断面図である。 エピ工程において、サセプタに対するウエハの配置を示す平面図である。 エピ工程において、ソースガスの分解量について説明するための平面図である。 エピ工程において、ウエハの位置に対するエピ層の膜厚分布を示す図である。 エピ工程において、エピ層の膜厚のばらつきにおける圧力特性を示す図である。 エピ工程において、ウエハの位置に対するエピ層の不純物濃度の分布を示す図である。 エピ工程において、エピ層の不純物濃度のばらつきにおける圧力特性を示す図である。 第2実施形態に係る半導体装置の製造方法のエピ工程において、サセプタに対するウエハの配置を示す平面図である。 エピ工程において、ウエハの位置に対するエピ層の膜厚分布を示す図である。
図面を参照して説明する。なお、複数の実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。n基板の板厚方向をZ方向と示す。すなわち、Z方向が特許請求の範囲に記載の板厚方向に相当する。また、Z方向に直交する特定の方向をX方向、Z方向及びX方向に直交する方向をY方向と示す。
(第1実施形態)
先ず、図1及び図2に基づき、半導体装置100の概略構成について説明する。
半導体装置100は、SiC基板を用いて形成されたトレンチゲート型のMOSFETである。図1及び図2に示すMOSFETと同じ構造のMOSFETがX方向及びY方向に隣り合うように設けられている。半導体装置100は、n型基板10と、n型層12と、エピ層14と、を備えている。
型基板10は、n型のSiC基板である。n型基板10におけるZ方向側の一面上には、n型層12が形成されている。n型基板10は、特許請求の範囲に記載の半導体基板に相当する。n型層12は、ドリフト層を形成するものである。n型層12は、不純物濃度がn型基板10よりも低くされている。n型層12におけるn型基板10と反対側の一面12a上には、エピ層14が形成されている。
エピ層14は、エピタキシャル成長により形成されたものである。エピ層14は、n型層12の一面12a上に形成された第1エピ層14aと、第1エピ層14aに対してn型層12と反対側に形成された第2エピ層14bと、を有している。第1エピ層14aは、チャネルを形成するものである。第1エピ層14aは、p型とされている。
第2エピ層14bにおいてXY平面の所定箇所には、ソース領域16が形成されている。よって、第2エピ層14bは、ソース領域16と、ソース領域16が形成されていないボディ領域18と、を有している。ソース領域16は、第2エピ層14bにおいてZ方向の全体に形成されている。図1では、便宜上、第1エピ層14a及び第2エピ層14bの境界を破線で示している。ソース領域16は、n型とされており、n型層12よりも不純物の濃度が高くされている。ボディ領域18は、p型とされている。
半導体装置100には、トレンチ20が形成されている。トレンチ20は、エピ層14をZ方向に貫通している。詳しく言うと、トレンチ20は、第1エピ層14a、及び、第2エピ層14bのソース領域16を貫通している。また、トレンチ20は、n型層12の一面12aにも、Z方向に所定深さを有して形成されている。
半導体装置100は、ゲート絶縁膜22と、ゲート電極24と、層間絶縁膜26と、ソース電極28と、ゲート配線30と、ドレイン電極32と、をさらに備えている。ゲート絶縁膜22は、トレンチ20の内壁面を覆っている。またゲート絶縁膜22は、ソース領域16における第2エピ層14bと反対側の面上において、トレンチ20の開口の周縁部にも形成されている。
ゲート電極24は、トレンチ20が囲む空間内において、ゲート絶縁膜22の内側に配置されている。層間絶縁膜26は、ゲート電極24とソース電極28とを絶縁するものである。層間絶縁膜26は、ゲート電極24に対してn型層12と反対側であって、ゲート電極24及びソース電極28の間に形成されている。層間絶縁膜26には、ソース電極28がソース領域16及びボディ領域18と接触するためのコンタクトホール26aが形成されている。
ソース電極28は、コンタクトホール26aが形成された箇所において、第2エピ層14bのソース領域16及びボディ領域18に対して、第1エピ層14aと反対側に形成されている。ソース電極28には、ソース端子が電気的に接続されている。
また、図2に示すように、層間絶縁膜26には、コンタクトホール26aとは別に、ゲート配線30がゲート電極24と接触するためのコンタクトホール26bが形成されている。ゲート配線30は、コンタクトホール26bが形成された箇所において、ゲート電極24に対してn型層12と反対側に配置され、ゲート電極24と接触している。ゲート配線30は、ゲート端子と電気的に接続され、ゲート端子とゲート電極24とを電気的に中継している。ドレイン電極32は、n型基板10に対してn型層12と反対側の面に形成されている。ドレイン電極32には、ドレイン端子が電気的に接続されている。
半導体装置100において、ゲート電極24にゲート電圧を印加すると、第1エピ層14aにおけるゲート絶縁膜22と接する部分がn型に反転してチャネルとなる。これにより、ソース電極28とドレイン電極32との間に電流を流すことができる。半導体装置100における閾値電圧は、第1エピ層14aの不純物濃度に応じて変化する。
次に、図3〜図8に基づき、半導体装置100の製造方法について説明する。
先ず、図3に示すように、n型基板10にn型層12が形成されたウエハWを準備する準備工程を実施する。n型層12は、例えば、エピタキシャル成長によって形成される。
準備工程の実施後、図4に示すように、n型層12の一面12a上にエピ層14をエピタキシャル成長させるエピ工程を実施する。詳しく言うと、エピ工程は、第1エピ層14aをエピタキシャル成長させる第1エピ工程と、第2エピ層14bをエピタキシャル成長させる第2エピ工程と、を有している。
第1エピ工程では、一面12a上に第1エピ層14aをエピタキシャル成長させる。第2エピ工程では、第1エピ層14aにおけるn型層12と反対側の面上に第2エピ層14bをエピタキシャル成長させる。エピ工程については、下記で詳細に説明する。
エピ工程の実施後、図5に示すように、第2エピ層14bに不純物をドープしてソース領域16を形成するドープ工程を実施する。ドープ工程では、先ず、第2エピ層14bにおける第1エピ層14aと反対側の一面14c上にマスクを形成する。次に、ソース領域16を形成予定の領域に対してマスクが開口するようにフォトリソグラフィ工程を行う。フォトリソグラフィ工程の実施後、マスク上からn型不純物のイオン注入及び活性化を行うことで、ソース領域16を形成する。そして、第2エピ層14bに形成されたマスクを除去する。
ドープ工程の実施後、図6及び図7に示すように、トレンチ20を形成するとともに、形成したトレンチ20にゲート電極24を形成するトレンチ工程を実施する。トレンチ工程では、先ず、ソース領域16及びボディ領域18の一面14c上にマスクを形成する。そして、トレンチ20を形成予定の領域に対してマスクが開口するようにフォトリソグラフィ工程を行う。
フォトリソグラフィ工程の実施後、異方性エッチングを行うことでトレンチ20を形成する。このとき、トレンチ20が、エピ層14を貫通するとともにn型層12へ達するように、エッチングを行う。すなわち、トレンチ20におけるZ方向の深さがエピ層14の膜厚よりも深くなるように、エッチングを行う。そして、ソース領域16及びボディ領域18に形成されたマスクを除去する。以上により、図6に示すトレンチ20を形成することができる。
次に、トレンチ20の内壁面上、及び、一面14c上にゲート絶縁膜22を成膜するとともに、ゲート絶縁膜22上にポリシリコン層を成膜する。そして、マスクを用いて、ポリシリコン層及びゲート絶縁膜22をパターニングする。このパターニングでは、トレンチ20が囲む空間内に、ゲート電極24をなすポリシリコン層、及び、ゲート電極24を残す。また、このパターニングでは、一面14c上におけるトレンチ20の開口の周縁部にゲート絶縁膜22を残す。
次に、一面14c上に層間絶縁膜26を成膜する。そして、層間絶縁膜26をパターニングすることで、コンタクトホール26a及びコンタクトホール26bを形成する。以上により、図7及び図8に示す層間絶縁膜26を形成することができる。
次に、コンタクトホール26a及びコンタクトホール26b内を埋めるように電極材料を成膜し、成膜した電極材料をパターニングする。これにより、ソース電極28、及び、ゲート配線30を形成する。そして、n型基板10に対してn型層12と反対側の面にドレイン電極32を形成する。以上により、図1に示した半導体装置100を製造することができる。
次に、図9及び図10に基づき、エピ工程において用いるエピタキシャル成長装置200について説明する。
エピ工程では、図9に示すエピタキシャル成長装置200を用いてエピ層14を形成する。エピタキシャル成長装置200は、チャンバ202と、サセプタ204と、加熱用ランプ206と、を有している。
チャンバ202は、サセプタ204が設けられた内部空間208を形成している。サセプタ204は、ウエハWを搭載するものである。サセプタ204は、ウエハWを搭載する搭載面204aを有している。以下、搭載面204aと直交する方向をA方向と示す。図10に示すように、搭載面204aの平面形状は、略真円形状をなしている。サセプタ204は、回転可能に構成されている。サセプタ204の回転軸は、搭載面204aの中心Oを通り、A方向に沿った方向である。すなわち、搭載面204aの中心Oは、サセプタ204の回転中心である。
チャンバ202には、ガスを内部空間208に導入するための導入口202aが設けられている。導入口202aは、ガスを供給するボンベと接続されている。このボンベには、ガスの流量を調整するフローメータが設けられている。また、チャンバ202には、内部空間208からガスを排気するための排気口202bが設けられている。排気口202bは、内部空間208のガスを吸引するためのポンプと接続されている。例えば、ポンプ及びフローメータにより、内部空間208の圧力を制御することができる。
導入口202a及び排気口202bは、A方向と直交する一方向であるB方向に並んで設けられている。チャンバ202において、B方向の一端に導入口202aが設けられ、B方向の他端に排気口202bが設けられている。これにより、導入口202aから導入されたガスは、内部空間208においてB方向に流れる。よって、ガスは、サセプタ204の搭載面204aに沿ってB方向に流れる。図10の白抜き矢印は、ガスが流れる方向を示している。
内部空間208に導入するガスは、シリコンソースガス、ドーパントガス、及び、キャリアガスである。シリコンソースガス及びドーパントガスは、ウエハWをエピタキシャル成長させるためのガスである。シリコンソースガスとしては、例えば、シランやプロパンを採用することができる。ドーパントガスとしては、例えば、TMA(トリメチルアルミニウム)を採用することができる。キャリアガスとしては、例えば、水素を採用することができる。
加熱用ランプ206は、内部空間208、サセプタ204、及び、ウエハWを加熱するためのものである。複数の加熱用ランプ206が、チャンバ202におけるA方向の両側に配置されている。加熱用ランプ206を制御することで、チャンバ202の内部空間、サセプタ204、及び、ウエハWの温度を制御する。加熱用ランプ206としては、例えば、ハロゲンランプを採用することができる。なおウエハWの加熱方法としては、高周波を用いた誘導加熱を採用することもできる。
次に、図9及び図10に基づき、エピタキシャル成長装置200を用いたエピ工程の詳細について説明する。
エピ工程の第1エピ工程では、先ず、ポンプにより内部空間208を所定の減圧雰囲気とする。この状態で、トランスファチャンバ準備室からウエハWを内部空間208に搬送し、搭載面204aにウエハWを配置する。このとき、一面12aが内部空間208にさらされるように、ウエハWを配置する。すなわち、A方向において、サセプタ204、n型基板10、n型層12の順に並ぶように、ウエハWを配置する。この配置により、ガスは、一面12aに沿ってB方向に流れる。
本実施形態では、図10に示すように、3枚のウエハWを搭載面204aの周方向に等間隔に並べて配置する。すなわち本実施形態のエピ工程では、複数枚のウエハWを同時に処理するバッチ処理を行う。なお、エピ工程において同時に処理するウエハWの枚数は、3枚に限定されない。エピ工程において同時に処理するウエハWの枚数を、2枚としてもよく、4枚以上としてもよい。
本実施形態では、ウエハWにおいてオリフラが他の部分に較べてサセプタ204の中心Oから最も遠くなるように、ウエハWを配置する。以下、ウエハWにおけるオリフラが形成された部分をBottom、ウエハWの中心をCenter、ウエハWにおけるBottomと反対側の端部をTop、と示す。すなわち、ウエハWにおけるサセプタ204の中心Oに最も近い部分がTop、中心Oから最も離れた部分がBottomとなる。
ウエハWを搭載面204aに配置した後、サセプタ204を回転させる。次に、ボンベのフローメータを調整し、内部空間208にガスを導入する。そして、加熱用ランプ206により、チャンバ202を加熱し、内部空間208の温度を例えば1600℃から1700℃にする。
第1エピ工程では、例えば、内部空間208の圧力を、8.0kPa以上、且つ、11.0kPa以下の値とする。本実施形態では、内部空間208の圧力を、8.0kPaより大きく、且つ、10.3kPa以下の値とする。この圧力で、第1エピ層14aが0.5〜3.0μm程度の膜厚となるようにウエハWにエピタキシャル成長させる。第1エピ層14aを所定の膜厚にした後、第1エピ工程を終了する。
第1エピ層14aを形成した後、ウエハWを内部空間208から取り出すことなく第2エピ工程を実施する。すなわち、第1エピ工程の実施後に連続して第2エピ工程を実施する。第2エピ工程では、第1エピ工程に較べて内部空間208の圧力を低くする。例えば、内部空間208の圧力を、4.5kPa以上、且つ、8.0kPa未満の値とする。本実施形態では、内部空間208の圧力を、5.0kPa以上、且つ、8.0kPa未満の値とする。この圧力で、第2エピ層14bが0.2〜1.0μm程度の膜厚となるようにウエハWにエピタキシャル成長させる。第2エピ層14bを所定の膜厚にした後、第2エピ工程を終了する。
次に、図11〜図13に基づき、エピ工程を実施した場合におけるエピ層14の膜厚について説明する。
図11では、搭載面204aにおけるB方向の位置として位置B1、位置B2、位置B3、位置B4、位置B5、及び、位置B6を示している。なお図11では、ウエハWが導入口202aに最も近づいた場合の配置、及び、ウエハWが導入口202aから最も遠ざかった場合における配置を破線で示している。
位置B1は、B方向において、ウエハWが導入口202aに最も近づいた場合におけるBottomの位置である。位置B2は、B方向において、ウエハWが導入口202aに最も近づいた場合におけるCenterの位置である。位置B3は、B方向において、ウエハWが導入口202aに最も近づいた場合におけるTopの位置である。位置B4は、B方向において、ウエハWが導入口202aから最も遠ざかった場合におけるTopの位置である。位置B5は、B方向において、ウエハWが導入口202aから最も遠ざかった場合におけるCenterの位置である。位置B6は、B方向において、ウエハWが導入口202aから最も遠ざかった場合におけるBottomの位置である。
ソースガス及びドーパントガスは、内部空間208に導入されると昇温する。ソースガス及びドーパントガスは、昇温により分解して析出する。ソースガス及びドーパントガスの分解成分がウエハWと反応し、エピ層14がエピタキシャル成長する。ソースガスは、ドーパントガスに較べて分解し易い。よって、ソースガスは、内部空間208に導入されると、導入口202a付近で分解する。エピ層14の膜厚は、主にソースガスの分解量に応じて決定される。すなわち、ドーパントガスは、エピ層14の膜厚を厚くするのに寄与し難い。
内部空間208の圧力に応じて、ソースガスの流速が変化する。ソースガスの流速に応じて、内部空間208におけるソースガスの分解量の分布が変化する。ソースガスの分解量の分布に応じて、エピ層14の膜厚分布が変化する。以上によれば、内部空間208の圧力に応じて、エピ層14の膜厚分布が変化する。
図12において、黒三角は内部空間208の圧力を5.0kPaとした場合の実験結果、黒丸は圧力を8.0kPaとした場合の実験結果、黒四角は圧力を10.3kPaとした場合の実験結果である。これら複数の実験結果は、圧力以外の条件であるガスの流量、温度、及び、時間等を互いに等しくした場合の実験結果である。
内部空間208の圧力が高いと、ソースガスは、流れが遅くなる。これによれば、ソースガスの分解成分は、内部空間208において導入口202a付近に留まり易い。10.3kPaの実験結果では、ウエハWにおいてBottomからTopに向かうほど膜厚が薄くなっている。これによれば、位置B1から位置B3へ向かうほどソースガスの分解量が少なくなっていることが想定される。また、位置B4及び位置B5におけるソースガスの分解量は、エピ層14の膜厚に影響しないほど少ないことが想定される。
圧力を低くすることにより、ソースガスの流れは速くなる。これにより、排気口202b側におけるソースガスの分解量が多くなる。8.0kPaの実験結果では、10.3kPaの実験結果に較べて、ウエハWの各箇所においてエピ層14の膜厚が平坦となっている。この実験結果から、位置B1から位置B3までのソースガスの分解量がほぼ均一になっていることが想定される。この実験結果においても、位置B4及び位置B5におけるソースガスの分解量は、エピ層14の膜厚に影響しないほど少ないことが想定される。
5.0kPaの実験結果では、ウエハWにおけるTop側の膜厚が、Center及びBottomに較べて厚くなっている。この実験結果は、8.0kPaの実験結果に較べて排気口202b側におけるソースガスの分解量が多くなっていることを示している。
5.0kPaの実験結果では、8.0kPaの実験結果に較べて位置B4から位置B5までの範囲におけるソースガスの分解量が多くなっていることが想定される。また、位置B5から位置B6までの範囲におけるソースガスの分解量は、位置B4から位置B5までの範囲におけるソースガスの分解量に較べて少ないことが想定される。これにより、ウエハWにおいて、TopからCenterまでの範囲では、CenterからBottomまでの範囲に較べてエピ層14の膜厚が厚くなっている。
図13は、エピ工程において内部空間208の圧力を5.0kPaから10.3kPaまで変化させた場合におけるエピ層14の膜厚のばらつきを示す実験結果である。詳しく言うと、図12では、エピ層14の膜厚のばらつきとして、標準偏差を3倍した3σを平均値で除算した値を示している。
図13に示すように、内部空間208の圧力が8.0kPaの実験結果では、ばらつきが最小となる。8.0kPaから圧力を上げると、エピ層14の膜厚のばらつきが大きくなる。8.0kPaよりも圧力が高い場合には、Bottom側に対するTop側の膜厚が薄くなり易く、エピ層14の膜厚のばらつきが大きくなる。これに対し、8.0kPaから圧力を下げた場合には、Bottom側に対するTop側の膜厚が厚くなり易く、エピ層14の膜厚のばらつきが大きくなる。以上によれば、内部空間208の圧力が低いほど、サセプタ204の中心Oから遠い部分に対して近い部分のエピ層14の膜厚が厚くなり易い。
第1エピ工程では、内部空間208の圧力を8.0kPaよりも高くすることで、第1エピ層14aにおいてTop側の膜厚を薄くするとともにBottom側の膜厚を厚くする。そして、第2エピ工程では、内部空間208の圧力を8.0kPaよりも低くすることで、第2エピ層14bにおいてTop側の膜厚を厚くするとともにBottom側の膜厚を薄くする。
次に、図14及び図15に基づき、エピ工程を実施した場合におけるエピ層14の不純物濃度について説明する。
ドーパントガスは、ソースガスに較べて分解し難いため、ソースガスに較べて分解するのに時間が掛かる。内部空間208の圧力が低い場合、ドーパントガスの流れは相対的に速くなる。これによれば、ドーパントガスが内部空間208に導入されてから分解するまでに進む距離は長くなる。そのため内部空間208の圧力が低い場合、ドーパントガスは、内部空間208に導入されても、導入口202a付近で分解し難い。よって、ドーパントガスの一部は、位置B1に到達した後に分解する。これによれば、ソースガスの分解量に対するドーパントガスの分解量の割合は、ウエハWの各箇所で異なることとなる。したがって、内部空間208の圧力が低い場合、ウエハWの各箇所でエピ層14の不純物濃度がばらつき易い。
これに対し、内部空間208の圧力が高い場合、ドーパントガスの流れは相対的に遅くなる。これによれば、ドーパントガスが内部空間208に導入されてから分解するまでに進む距離は短くなる。そのため、ドーパントガスは、内部空間208に導入されると、導入口202a付近で分解し易い。すなわち、ドーパントガスの大部分は、ソースガスと同様に、導入口202a付近で分解する。言い換えると、ドーパントガスは、内部空間208においてソースガスと同じ領域で分解し易い。そのため、内部空間208の圧力が高い場合、ソースガスの分解量に対するドーパントガスの分解量の割合は、ウエハWの各箇所で均一になり易い。したがって、内部空間208の圧力が高い場合、ウエハWの各箇所でエピ層14の不純物濃度が均一になり易い。
また、エピ層14の不純物濃度は、オリフラの位置や、ウエハWの粗密によっても変化する。ウエハWの粗密とは、ウエハWの各箇所において周囲にウエハWが存在しているか否かである。ウエハWが密にされている範囲ほど、ドーパントガスの分解成分が分散し易く、エピ層14の不純物濃度が低くなり易い。サセプタ204の中心Oに近い部分では、3つのウエハWが近づくように配置されており、ウエハWが密にされている。よって、ウエハWにおけるTopからCenterまでの範囲では、エピ層14の不純物濃度が低くなり易い。一方、ウエハWにおけるCenterからBottomまでの範囲は、周囲にウエハWがなく、且つ、Bottomにオリフラが形成されているため、ウエハWが粗にされている。よって、ウエハWにおけるCenterからBottomまでの範囲では、エピ層14の不純物濃度が高くなり易い。
図14において、黒三角は内部空間208の圧力を5.0kPaとした場合の実験結果、黒丸は圧力を8.0kPaとした場合の実験結果、黒四角は圧力を10.3kPaとした場合の実験結果である。図14の実験結果は、ボンベから導入口202aに流すガスの流量をほぼ一定とした場合の実験結果である。なお図14では、縦軸である不純物濃度の値について、特定の値を基準にした比によって示している。
図14に示すように、10.3kPaの実験結果では、ウエハWの各箇所におけるエピ層14の不純物濃度が高くされている。10.3kPaの実験結果において、ドーパントガスの大部分は、ソースガスと同様に、導入口202a付近で分解していると想定される。
8.0kPaの実験結果では、10.3kPaの実験結果に較べて、エピ層14の不純物濃度が全ての箇所で低くなっている。これは、内部空間208の圧力が10.3kPaから8.0kPaに下がることで、ドーパントガスが分解するのに時間が掛かり、導入口202aから位置B6までに分解するドーパントガスの量が少なくなっているからである。
また、8.0kPaの実験結果では、ウエハWにおけるBottomからCenterまでの範囲において、Centerに近づくほど不純物濃度が上がっている。これは、ドーパントガスにおける分解量がBottomからCenterへ向かうほど多くなっていることを示している。なお8.0kPaの実験結果において、ウエハWにおけるTopからCenterまでの範囲では、CenterからBottomまでの範囲に較べて不純物濃度が低くなっている。これは、ウエハWにおけるTopからCenterまでの範囲では、ウエハWが密になっているからであると想定される。
5.0kPaの実験結果では、8.0kPaの実験結果に較べて、エピ層14の不純物濃度が全ての箇所で低くなっている。これは、内部空間208の圧力が8.0kPaから5.0kPaに下がることで、ドーパントガスが分解するのに時間が掛かり、導入口202aから位置B6までに分解するドーパントガスの量が少なくなっているからである。また、5.0kPaの実験結果においても、ウエハWにおけるBottomからCenterの範囲において、Centerに近づくほど不純物濃度が上がっている。さらに、5.0kPaの実験結果においても、ウエハWにおけるTopからCenterまでの範囲では、CenterからBottomまでの範囲に較べて不純物濃度が低くなっている。
図15は、エピ工程において内部空間208の圧力を5.0kPaから10.3kPaまで変化させた場合におけるエピ層14の不純物濃度のばらつきを示す実験結果である。詳しく言うと、図15では、エピ層14の不純物濃度のばらつきとして、標準偏差を3倍した3σを平均値で除算した値を示している。図15に示すように、内部空間208の圧力を高くするほど、エピ層14の不純物濃度のばらつきは、小さくなっている。
このような実験結果を踏まえ、第1エピ工程では、第2エピ工程に較べて内部空間208の圧力を高くすることで、第2エピ層14bに較べて第1エピ層14aにおける不純物濃度のばらつきを小さくする。
ところで、図12及び図13に基づき、エピ工程において、内部空間208の圧力を変化させることなく8.0kPa程度でほぼ一定として、エピ層14を形成する方法が考えられる。この方法では、エピ層14の膜厚がばらつくのを抑制することができる。しかしながら、内部空間208の圧力を8.0kPa程度でほぼ一定とする方法では、圧力を8.0kPaより高くする場合に較べ、エピ層14の不純物濃度がばらつく虞がある。本実施形態では、第1エピ工程において内部空間208の圧力を8.0kPaよりも高くしているため、圧力を8.0kPaで一定とする方法に較べて、チャネルを形成する部分の不純物濃度のばらつきを小さくすることができる。
次に、上記した半導体装置100の製造方法の効果について説明する。
本実施形態において第1エピ工程では、第2エピ工程に較べて内部空間208の圧力を高くしている。そのため、ウエハWの各箇所で第1エピ層14aの不純物濃度がばらつくのを抑制することができる。よって、エピ層14においてチャネルを形成する部分の不純物濃度がばらつくのを抑制することができる。
また第1エピ工程では、内部空間208の圧力を高くしているため、ウエハWにおいて中心Oに近い部分における第1エピ層14aの膜厚が薄くなり易く、且つ、中心Oから遠い部分における第1エピ層14aの膜厚が厚くなり易い。これに対し、第2エピ工程では、第1エピ工程に較べて内部空間208の圧力を低くしている。そのため、ウエハWにおいて、中心Oに近い部分における第2エピ層14bの膜厚が厚くなり易く、且つ、中心Oから遠い部分における第2エピ層14bの膜厚が薄くなり易い。
よって、第2エピ工程では、第1エピ層14aが薄くなり易い部分に対し、厚い第2エピ層14bを形成することができる。また、第2エピ工程では、第1エピ層14aが厚くなり易い部分に対し、薄い第2エピ層14bを形成することができる。すなわち、第2エピ工程では、エピ層14の膜厚を均一化するように、第2エピ層14bを形成している。したがって、エピ層14の膜厚がばらつくのを抑制することができる。
エピ層14の膜厚がばらつくのを抑制することで、トレンチ工程において、n型層12に対するトレンチ20の深さを制御し易く、且つ、エピ層14に対してトレンチ20を貫通させ易い。すなわち、トレンチ工程においてトレンチ20の深さを制御し易い。
また、本実施形態では、エピ工程において複数枚のウエハWをサセプタ204の搭載面204aに配置して、複数枚のウエハWにエピ層14を形成している。これによれば、1枚のウエハWを搭載面204aに配置してエピ層14を形成する方法に較べて、複数枚のウエハWを処理するための時間を短縮することができる。
また、本実施形態では、第1エピ工程の実施後に第2エピ工程を連続して実施している。これによれば、第1エピ工程の実施後に内部空間208からウエハWを取り出す場合に較べて、エピ工程の処理時間を短縮することができる。
なお、本実施形態では、ウエハWにおいてオリフラが他の部分に較べてサセプタ204の中心Oから最も遠くなるように、ウエハWを配置する例を示した。しかしながら、搭載面204aにおけるオリフラの位置は、これに限定するものではない。
(第2実施形態)
本実施形態において、第1実施形態に示した半導体装置100の製造方法と共通する部分についての説明は割愛する。
本実施形態の準備工程では、1枚のウエハWを準備する。そして、エピ工程では、図16に示すように、1枚のウエハWをサセプタ204の搭載面204a上に配置する。すなわち、本実施形態のエピ工程では、1枚のみのウエハWを処理する枚葉処理を行う。本実施形態のエピ工程においても、第1実施形態と同様に、第1エピ層14aを形成する第1エピ工程を実施した後、内部空間208の圧力を低くして、第2エピ層14bを形成する第2エピ工程を実施する。
エピ工程では、A方向の投影視において、ウエハWの中心と、サセプタ204の中心Oと、が一致するように、ウエハWを搭載面204aに配置する。これにより、A方向の投影視において、ウエハWの中心を、サセプタ204の回転中心と一致させる。
図17は、内部空間208の圧力を10.3kPaとした場合における実験結果を示している。図17の実験結果では、ウエハWにおいて、Centerにおけるエピ層14の膜厚が最も薄くされている。ウエハWにおいてCenterからBottomへ向かうほど、エピ層14の膜厚が厚くなっている。同様に、ウエハWにおいてCenterからTopへ向かうほど、エピ層14の膜厚が厚くなっている。
ウエハWにおいてTop及びBottomは、サセプタ204の中心Oからの距離が互いにほぼ等しい。そのため、ウエハWにおいてTop及びBottomにおけるエピ層14の膜厚は、互いにほぼ等しくなっている。
この実験結果では、内部空間208の圧力が高く、導入口202a側にソースガスの分解成分が留まっていることが想定される。すなわち、サセプタ204の中心O付近では、中心Oよりも導入口202a側の範囲に較べて、ソースガスの分解量は少ない。そのため、ウエハWにおいて、Centerにおけるエピ層14の膜厚は、Top及びBottomにおけるエピ層14の膜厚に較べて薄くなっている。
本実施形態におけるウエハWのTopからCenterまでの範囲、及び、BottomからCenterまでの範囲の夫々は、第1実施形態におけるウエハWのBottomからTopまでの範囲に対応している。よって、10.3kPaの実験結果において、第1実施形態でBottomからTopへ向かうほどエピ層14の膜厚が薄くなるのに対応し、本実施形態ではBottomからCenterへ向かうほどエピ層14の膜厚が薄くなる。同様に、第1実施形態でBottomからTopへ向かうほどエピ層14の膜厚が薄くなるのに対応し、本実施形態ではTopからCenterへ向かうほどエピ層14の膜厚が薄くなる。
内部空間208の圧力を10.3kPaから下げると、第1実施形態でBottomに対してTopにおけるエピ層14の膜厚が厚くなるのに対応し、本実施形態ではBottom及びTopに対してCenterにおけるエピ層14の膜厚が厚くなる。なお本実施形態では、第1実施形態と同様に、内部空間208の圧力を低くするほど、エピ層14の不純物濃度のばらつきが小さくなる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記実施形態では、第1エピ工程の実施後に、連続して第2エピ工程を実施する例を示したが、これに限定するものではない。第1エピ工程の実施後に、第1エピ層14aを検査する検査工程を実施してもよい。検査工程では、内部空間208からウエハWを取り出し、第1エピ層14aの膜厚や不純物濃度を検査する。そして、検査工程の実施後に、ウエハWを内部空間208に再度搬送して、第2エピ工程を実施する。
上記実施形態においてSiC基板であるn型基板10を用いて半導体装置100を形成する例を示したが、これに限定するものではない。Si基板を用いて半導体装置100を形成する例を採用することもできる。また上記実施形態では、エピ層14のドーパントをp型としたが、これに限定するものではない。エピ層14のドーパントをn型としてもよい。
上記実施形態では、第1エピ工程において内部空間208の圧力を8.0kPa以上としたが、これに限定するものではない。第1エピ工程における内部空間208の圧力は、第2エピ工程における内部空間208の圧力よりも高ければよい。例えば、第1エピ工程における内部空間208の圧力を7.5kPa以上、且つ、11.0kPa以下とする例を採用することもできる。
上記実施形態では、第2エピ工程において内部空間208の圧力を8.0kPa未満としたが、これに限定するものではない。第2エピ工程における内部空間208の圧力は、第1エピ工程における内部空間208の圧力よりも低ければよい。例えば、第2エピ工程における内部空間208の圧力を4.5kPa以上、且つ、8.5kPa以下とする例を採用することもできる。
10…n型基板、12…n型層、12a…一面、14…エピ層、14a…第1エピ層、14b…第2エピ層、14c…一面、16…ソース領域、18…ボディ領域、20…トレンチ、22…ゲート絶縁膜、24…ゲート電極、26…層間絶縁膜、26a…コンタクトホール、26b…コンタクトホール、28…ソース電極、30…ゲート配線、32…ドレイン電極、100…半導体装置、200…エピタキシャル成長装置、202…チャンバ、202a…導入口、202b…排気口、204…サセプタ、204a…搭載面、206…加熱用ランプ、208…内部空間

Claims (8)

  1. 一面(12a)側にドリフト層(12)が形成された半導体基板(10)を準備する準備工程と、
    前記準備工程の実施後、チャンバ(202)の内部空間(208)に設けられたサセプタ(204)に対し、前記一面が前記内部空間にさらされるように前記半導体基板を配置し、回転軸が前記半導体基板の板厚方向に沿うように前記サセプタを回転させるとともに、前記内部空間を加熱し、且つ、前記チャンバに設けられた導入口(202a)から前記内部空間にソースガス及びドーパントガスを導入するとともに、前記一面に対して前記ソースガス及び前記ドーパントガスを前記板厚方向と直交する方向に流して、前記一面を通った前記ソースガス及び前記ドーパントガスを前記チャンバに設けられた排気口(202b)から排気し、前記一面上にエピ層(14)をエピタキシャル成長させるエピ工程と、
    前記エピ工程の実施後、前記エピ層の一部に不純物をドープしてソース領域(16)を形成するドープ工程と、
    前記ドープ工程の実施後、前記エピ層を貫通するトレンチ(20)を形成するとともに、形成した前記トレンチにゲート電極(24)を形成するトレンチ工程と、
    を備え、
    前記エピ工程は、
    前記エピ層として、チャネルを形成する第1エピ層(14a)を前記一面上にエピタキシャル成長させる第1エピ工程と、
    前記第1エピ工程の実施後、前記第1エピ工程よりも前記内部空間の圧力を低くして、前記第1エピ層における前記ドリフト層と反対側の面上に、前記エピ層として、前記ドープ工程で不純物がドープされる第2エピ層(14b)をエピタキシャル成長させる第2エピ工程と、
    を有している半導体装置の製造方法。
  2. 前記準備工程では、複数の前記半導体基板を準備し、
    前記エピ工程では、複数の前記半導体基板を前記サセプタに配置し、前記サセプタを回転させることで、複数の前記半導体基板に前記エピ層を形成する請求項1に記載の半導体装置の製造方法。
  3. 前記準備工程では、1つの前記半導体基板を準備し、
    前記エピ工程では、前記板厚方向の投影視において、前記一面の中心と、前記サセプタの回転中心と、が一致するように、1つの前記半導体基板を前記サセプタに配置し、前記サセプタを回転させることで、1つの前記半導体基板に前記エピ層を形成する請求項1に記載の半導体装置の製造方法。
  4. 前記エピ工程では、前記第1エピ工程の実施後に前記第2エピ工程を連続して実施する請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記エピ工程では、前記第1エピ工程の実施後に前記第1エピ層を検査する検査工程を実施し、前記検査工程の実施後に前記第2エピ工程を実施する請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  6. 前記ドープ工程では、前記ドリフト層に較べて不純物濃度の高い前記ソース領域を形成する請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記第1エピ工程では、前記内部空間の圧力を8.0kPa以上、且つ、11.0kPa以下とする請求項1〜6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記第2エピ工程では、前記内部空間の圧力を4.5kPa以上、且つ、8.0kPa未満とする請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
JP2016102643A 2016-05-23 2016-05-23 半導体装置の製造方法 Active JP6575433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016102643A JP6575433B2 (ja) 2016-05-23 2016-05-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016102643A JP6575433B2 (ja) 2016-05-23 2016-05-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017212259A JP2017212259A (ja) 2017-11-30
JP6575433B2 true JP6575433B2 (ja) 2019-09-18

Family

ID=60476166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016102643A Active JP6575433B2 (ja) 2016-05-23 2016-05-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6575433B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690302A (zh) 2020-05-18 2021-11-23 华润微电子(重庆)有限公司 半导体器件及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888187A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd 半導体の気相成長装置及び方法
EP1421607A2 (en) * 2001-02-12 2004-05-26 ASM America, Inc. Improved process for deposition of semiconductor films
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP5101030B2 (ja) * 2006-04-10 2012-12-19 三菱電機株式会社 トレンチ型mosfet及びその製造方法

Also Published As

Publication number Publication date
JP2017212259A (ja) 2017-11-30

Similar Documents

Publication Publication Date Title
WO2017043607A1 (ja) 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
KR20200102548A (ko) 수평 게이트 올어라운드 디바이스 나노와이어 에어 갭 스페이서 형성
US20150087140A1 (en) Film forming method, film forming device, and film forming system
WO2012137412A1 (ja) 半導体装置およびその製造方法
JP2015216182A (ja) 半導体装置及びその製造方法
US20140357068A1 (en) Plasma doping apparatus, plasma doping method, semiconductor device manufacturing method and semiconductor device
TWI628734B (zh) 用於改良式磊晶晶圓平坦度之基座及用於製造半導體晶圓處理裝置之方法
US10943997B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6575433B2 (ja) 半導体装置の製造方法
WO2017150452A1 (ja) 半導体装置および半導体装置の製造方法
WO2018185850A1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
JP2016183087A (ja) 炭化珪素エピタキシャル基板の製造方法
US7547586B2 (en) Method of making a self aligned ion implanted gate and guard ring structure for use in a sit
JP2019040952A (ja) 半導体装置及び半導体装置の製造方法
KR102435904B1 (ko) 반도체 장치 제조를 위한 가상 웨이퍼 기술
TWI601291B (zh) 半導體裝置及其製造方法
TWI733172B (zh) 晶舟及使用晶舟的爐管機台以及形成膜層的方法
JP2018082079A (ja) 炭化珪素半導体装置の製造方法
TWI694551B (zh) 碳化矽半導體裝置及其製造方法
JP2018093027A (ja) 半導体装置
JP2014112594A (ja) スーパージャンクション構造を有する半導体装置の製造方法
US10868146B2 (en) Method for producing a semiconductor device having a superjunction structure, first and second trenches and a trench structure in the second trench
JP2012182212A (ja) 半導体装置の製造方法および半導体装置
CN109004019B (zh) 功率器件及其制造方法
US7510957B2 (en) Complimentary lateral III-nitride transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190805

R151 Written notification of patent or utility model registration

Ref document number: 6575433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250