KR101215388B1 - 시험 장치 및 송신 장치 - Google Patents

시험 장치 및 송신 장치 Download PDF

Info

Publication number
KR101215388B1
KR101215388B1 KR1020107025470A KR20107025470A KR101215388B1 KR 101215388 B1 KR101215388 B1 KR 101215388B1 KR 1020107025470 A KR1020107025470 A KR 1020107025470A KR 20107025470 A KR20107025470 A KR 20107025470A KR 101215388 B1 KR101215388 B1 KR 101215388B1
Authority
KR
South Korea
Prior art keywords
buffer
packet
failure
normal
unit
Prior art date
Application number
KR1020107025470A
Other languages
English (en)
Other versions
KR20110005266A (ko
Inventor
히로나가 야마시타
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110005266A publication Critical patent/KR20110005266A/ko
Application granted granted Critical
Publication of KR101215388B1 publication Critical patent/KR101215388B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/40—Data acquisition and logging
    • G—PHYSICS
    • G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16Z—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
    • G16Z99/00—Subject matter not provided for in other main groups of this subclass

Abstract

피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛과, 시험 유닛를 제어하는 제어 장치를 포함하고, 제어 장치는, 시험 유닛에의 액세스 요구를 버퍼링하는 제1 버퍼 및 제2 버퍼와, 해당 제어 장치로부터 시험 유닛으로 송신해야 할 액세스 요구를 제1 버퍼에 버퍼링시켜, 장해 발생시에 있어서, 제1 버퍼에 대신하여, 액세스 요구를 제2 버퍼에 버퍼링시키는 데이터 출력부와, 제1 버퍼 내의 액세스 요구를 순차적으로 시험 유닛으로 송신하여, 장해 발생시에 있어서, 제2 버퍼 내의 액세스 요구를 순차적으로 시험 유닛으로 전송하는 송신부를 포함하는 시험 장치를 제공한다.

Description

시험 장치 및 송신 장치{TESTING EQUIPMENT AND TRANSMITTER}
본 발명은, 시험 장치 및 송신 장치에 관한 것이다. 특히 본 발명은, 피시험 디바이스를 시험하는 시험 장치 및 수신 장치에 액세스 요구를 송신하는 송신 장치에 관한 것이다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 일부로 한다.
1. 미국 특허 출원 제61/057205호 출원일 2008년 5월 30일
송신 장치로부터 수신 장치에의 액세스 요구를 패킷화하여 전송하는 시스템이 알려져 있다. 예를 들면, 피시험 디바이스를 시험하는 시험 시스템에서도, 제어 장치로부터 시험 유닛에 액세스 요구를 패킷화하여 전송하는 경우가 있다.
그런데, 이러한 시스템에서는, 전송 경로의 일부분으로 패킷이 스택했을 경우, 액세스 요구를 송신 장치로부터 수신 장치에 전송할 수 없게 된다. 이러한 경우, 시스템 전체를 리세트해야 하고, 복구에 시간이 걸린다. 또한, 이러한 경우, 송신 장치 측에서 후단에의 액세스를 할 수 없기 때문에, 스택이 생기는 개소 및 원인을 해석하는 것도 곤란하다.
여기에서, 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치 및 송신 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛과, 시험 유닛를 제어하는 제어 장치를 포함하고, 제어 장치는, 시험 유닛에의 액세스 요구를 버퍼링하는 제1 버퍼 및 제2 버퍼와, 해당 제어 장치로부터 시험 유닛으로 송신해야 할 액세스 요구를 제1 버퍼에 버퍼링시켜, 장해 발생시에 있어서, 제1 버퍼에 대신하여, 액세스 요구를 제2 버퍼에 버퍼링시키는 데이터 출력부와, 제1 버퍼 내의 액세스 요구를 순차적으로 시험 유닛으로 송신하여, 장해 발생시에 있어서, 제2 버퍼 내의 액세스 요구를 순차적으로 시험 유닛으로 송신하는 송신부를 포함하는 시험 장치를 제공한다.
본 발명의 제2 형태에서는, 수신 장치에의 액세스 요구를 버퍼링하는 제1 버퍼 및 제2 버퍼와, 수신 장치로 송신해야 할 액세스 요구를 제1 버퍼에 버퍼링시켜, 장해 발생시에 있어서, 제1 버퍼에 대신하여, 액세스 요구를 제2 버퍼에 버퍼링시키는 데이터 출력부와, 제1 버퍼 내의 액세스 요구를 순차적으로 수신 장치로 송신하여, 장해 발생시에 있어서, 제2 버퍼 내의 액세스 요구를 순차적으로 수신 장치로 송신하는 송신부를 포함하는 송신 장치를 제공한다.
덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한, 발명이 될 수 있다.
도 1은 본 발명의 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다.
도 2는 본 발명의 실시 형태에 관한 제어 장치(14) 및 중계 장치(16)의 구성을 나타낸다.
도 3은 본 발명의 실시 형태의 변형예에 관한 제어 장치(14) 및 중계 장치(16)의 구성을 나타낸다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것이 아니고, 또한 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 본 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다. 시험 장치(10)는, 반도체 장치 등의 피시험 디바이스를 시험한다. 시험 장치(10)는, 하나 또는 복수의 시험 유닛(12)과, 제어 장치(14)와, 중계 장치(16)를 구비한다.
각 시험 유닛(12)은, 피시험 디바이스와의 사이에 신호를 주고 받는다. 시험 유닛(12)은, 일례로서, 피시험 디바이스에 대해서 시험 패턴에 따른 파형의 시험 신호를 공급하고, 피시험 디바이스로부터의 응답 신호와 기대값 패턴에 따른 논리값과 비교하여 피시험 디바이스의 양부를 판정한다.
제어 장치(14)는, 하나 또는 복수의 시험 유닛(12)의 각각에 대하여 액세스하여, 각 시험 유닛(12)을 제어한다. 제어 장치(14)는, 일례로서, 프로그램을 실행함으로써 해당 제어 장치(14)로서 기능하는 컴퓨터에 의해 실현되어도 된다.
중계 장치(16)는, 제어 장치(14)와 시험 유닛(12)의 사이에 전송되는 액세스 요구를 중계한다. 제어 장치(14)와 중계 장치(16)의 사이는, 일례로서, 시리얼 데이터를 전송하는 수 미터 정도의 전송로(22)에 의해 접속되어도 된다. 또한, 중계 장치(16)와 각 시험 유닛(12)의 사이는, 패러럴 데이터를 전송하는 테스트 버스(24)에 의해 접속되어도 된다.
도 2는, 본 실시 형태에 관한 제어 장치(14) 및 중계 장치(16)의 구성을 나타낸다. 제어 장치(14)는, CPU(30)와, 데이터 출력부(32)와, 제1 버퍼(34)와, 제2 버퍼(36)와, 송신부(38)와, 버스 IF부(40)를 가진다. CPU(30)는, 프로그램을 실행하여 각 시험 유닛(12)에의 액세스 요구를 발행한다.
데이터 출력부(32)는, 해당 제어 장치(14)로부터 시험 유닛(12)으로 송신해야 할 액세스 요구를 포함한 패킷을 생성하여, 제1 버퍼(34) 또는 제2 버퍼(36)에 버퍼링시킨다. 제1 버퍼(34) 및 제2 버퍼(36)의 각각은, 해당 제어 장치(14)로부터 시험 유닛(12)에의 액세스 요구를 포함한 패킷을, 버퍼링한다. 제1 버퍼(34) 및 제2 버퍼(36)의 각각은, 일례로서, FIFO(First In First OUT) 버퍼이어도 된다.
송신부(38)는, 제1 버퍼(34) 내 또는 제2 버퍼(36) 내에서의 액세스 요구를 포함한 각 패킷을, 순차적으로 중계 장치(16)를 통해서 시험 유닛(12)으로 송신한다. 버스 IF부(40)는, 해당 제어 장치(14)로부터 중계 장치(16)에 전송로(22)를 통해서 전송되는 데이터를, 해당 제어 장치(14)가 취급하는 형식으로부터, 전송로(22)의 전송 형식으로 변환한다. 버스 IF부(40)는, 일례로서, 패러럴 형식의 데이터를 시리얼 형식의 데이터로 변환한다.
중계 장치(16)는, 버스 IF부(42)와, 수신부(44)와, 제3 버퍼(46)와, 제4 버퍼(48)와, 전송부(50)를 가진다. 버스 IF부(42)는, 제어 장치(14)로부터 해당 중계 장치(16)에 전송로(22)를 통해서 전송된 데이터를, 전송로(22)의 전송 형식으로부터, 해당 중계 장치(16)가 취급하는 형식으로 변환한다. 버스 IF부(42)는, 일례로서, 시리얼 형식의 데이터를 패러럴 형식의 데이터로 변환한다.
수신부(44)는, 제어 장치(14) 내의 송신부(38)로부터 송신된 액세스 요구를 포함한 패킷을 수신한다. 수신부(44)는, 수신한 패킷을 제3 버퍼(46) 또는 제4 버퍼(48)에 버퍼링시킨다.
제3 버퍼(46) 및 제4 버퍼(48)의 각각은, 제어 장치(14)로부터 시험 유닛(12)에의 액세스 요구를 포함한 패킷을 버퍼링한다. 제3 버퍼(46) 및 제4 버퍼(48)의 각각은, 일례로서, FIFO 버퍼이어도 된다. 전송부(50)는, 제3 버퍼(46) 내 또는 제4 버퍼(48) 내에서의 액세스 요구를 포함한 각 패킷을, 순차적으로 대응하는 시험 유닛(12)으로 송신한다.
이러한 구성의 제어 장치(14) 및 중계 장치(16)는, 통상시에 있어서, 다음과 같이 동작한다. 우선, 데이터 출력부(32)는, 해당 제어 장치(14)로부터 시험 유닛(12)으로 송신해야 할 액세스 요구를 CPU(30)로부터 받아, 해당 액세스 요구를 포함한 통상시용의 패킷을 생성한다. 그리고, 데이터 출력부(32)는, 해당 액세스 요구를 포함한 통상시용의 패킷을 제1 버퍼(34)에 버퍼링시킨다. 송신부(38)는, 제1 버퍼(34) 내의 액세스 요구를 포함한 통상시용의 패킷을 순차적으로 시험 유닛(12)으로 송신한다.
더욱이, 통상시에 있어서, 수신부(44)는, 제어 장치(14)로부터 수신한 액세스 요구를 포함한 통상시용의 패킷을, 제3 버퍼(46)에 버퍼링시킨다. 전송부(50)는, 제3 버퍼(46) 내의 액세스 요구를 포함한 통상시용의 패킷을 순차적으로 대응하는 시험 유닛(12)으로 송신한다.
또한, 이러한 구성의 제어 장치(14) 및 중계 장치(16)는, 장해 발생시에 있어서, 다음과 같이 동작한다. 우선, 데이터 출력부(32)는, 해당 제어 장치(14)로부터 시험 유닛(12)으로 송신해야 할 액세스 요구를 받아, 해당 액세스 요구를 포함한 장해 발생시용의 패킷을 생성한다. 그리고, 데이터 출력부(32)는, 제1 버퍼(34)에 대신하여, 해당 액세스 요구를 포함한 장해 발생시용의 패킷을, 제2 버퍼(36)에 버퍼링시킨다. 송신부(38)는, 제1 버퍼(34)에 대신하여, 제2 버퍼(36) 내의 액세스 요구를 포함한 장해 발생시용의 패킷을 순차적으로 시험 유닛(12)으로 송신한다.
더욱이, 장해 발생시에 있어서, 수신부(44)는, 제3 버퍼(46)에 대신하여, 제어 장치(14)로부터 수신한 액세스 요구를 포함한 장해 발생용의 패킷을, 제4 버퍼(48)에 버퍼링시킨다. 전송부(50)는, 제3 버퍼(46)에 대신하여, 제4 버퍼(48) 내의 액세스 요구를 포함한 장해 발생시용의 패킷을 순차적으로 대응하는 시험 유닛(12)으로 송신한다.
또한, 데이터 출력부(32)는, 통상시에 있어서 제어 장치(14)로부터 시험 유닛(12)에 액세스 요구를 포함한 패킷이 전송되는 경로(통상시의 전송 경로) 중의 어느 하나의 부분에, 패킷의 스택이 생긴 것을 조건으로 하여, 장해가 발생했다고 판단하여도 된다. 데이터 출력부(32)는, 일례로서, 제1 버퍼(34) 내에 기입된 액세스 요구가 타임 아웃한 것을 조건으로 하여, 즉, 제1 버퍼(34) 내의 액세스 요구가 미리 정해진 기간 지체한 것을 조건으로 하여, 장해 발생시라고 판단하여도 된다.
또한, 데이터 출력부(32)는, 통상시에는, 통상시용의 패킷을 생성하고, 장해 발생시에는, 장해 발생시용의 패킷을 생성한다. 데이터 출력부(32)는, 일례로서, 통상시용의 패킷이거나 또는 장해 발생시용의 패킷인지를 식별하는 식별 정보를, 예를 들면 헤더에 포함한 패킷을 생성하여도 된다.
송신부(38)는, 일례로서, 제2 버퍼(36) 내에 패킷이 격납되는 것을 조건으로 하여 장해가 발생했다고 판단하고, 제1 버퍼(34) 내의 패킷에 대신하여, 제2 버퍼(36) 내의 패킷을 시험 유닛(12)으로 송신하여도 된다. 이에 대신하여, 송신부(38)는, 예를 들면 데이터 출력부(32)로부터 장해가 발생하였는지 여부의 통지를 별도로 받아, 장해가 발생하였는지 여부를 판단하여도 된다.
수신부(44)는, 제어 장치(14)로부터 수신한 패킷의 헤더 등의 식별 정보를 해석하여, 장해가 발생하였는지 여부를 판단하여도 된다. 이에 대신하여, 수신부(44)는, 예를 들면 제어 장치(14)로부터 장해가 발생하였는지 여부의 통지를 별도로 받아, 장해가 발생하였는지 여부를 판단하여도 된다.
전송부(50)는, 일례로서, 제4 버퍼(48) 내에 패킷이 격납되는 경우에 장해가 발생했다고 판단하고, 제3 버퍼(46) 내의 패킷에 대신하여, 제4 버퍼(48) 내의 패킷을 대응하는 시험 유닛(12)으로 송신하여도 된다. 이에 대신하여, 전송부(50)는, 예를 들면 수신부(44)로부터 장해가 발생하였는지 여부의 통지를 별도로 받아, 장해가 발생하였는지 여부를 판단하여도 된다.
또한, 통상시의 전송 경로 중에서의 스택이 생길 가능성이 있는 각 블록은, 자기 앞으로 보내어진 패킷에 포함되는 요구를 해석하여, 해석한 요구에 따른 처리를 실행하는 처리 기능을 가져도 된다. 이 경우, 데이터 출력부(32)는, 장해 발생시에 있어서, 상기의 각 블록에 대해서 스택이 생기는지 여부를 문의하는 요구를 포함한 장해 발생시용의 패킷을 생성하여, 제2 버퍼(36)에 버퍼링시킨다. 또한, 이러한 패킷을 수취한 상기의 각 블록은, 스택이 생기는지 여부를 통지하는 응답을 포함한 패킷을, 데이터 출력부(32)로 답신하여도 된다. 이에 의해, 데이터 출력부(32)는, 전송 경로 중에서의 스택이 생기는 블록을 특정할 수 있다.
또한, 데이터 출력부(32)는, 장해 발생시에 있어서, 상기의 각 블록을 개별적으로 리세트시키는 요구를 포함한 장해 발생시용의 패킷을 생성하여, 제2 버퍼(36)에 버퍼링시킨다. 그리고, 이러한 패킷을 수취한 각 블록은, 내부의 전송 기능을 리세트한다. 이에 의해, 데이터 출력부(32)는, 통상시의 전송 경로 중에서의 스택이 생기는 부분만을, 국소적으로 리세트할 수 있다.
데이터 출력부(32)는, 장해 발생시에 있어서, 제2 버퍼(36) 내에 기입된 액세스 요구가 타임 아웃한 것, 즉, 제2 버퍼(36) 내의 액세스 요구가 미리 정해진 기간 지체한 것을 조건으로 하여 장해 발생시에서 액세스 요구를 포함한 패킷이 전송되는 경로 중의 적어도 일부를 리세트시켜도 된다. 예를 들면, 이 경우, 데이터 출력부(32)는, 장해 발생시의 전송 경로를 모두 리세트시키는 처리를 실행하여도 된다. 이에 의해, 시험 장치(10)는, 장해 발생시의 전송 경로에도 장해가 발생한 경우에는, 강제적으로 전송 경로를 회복할 수 있다.
또한, 제2 버퍼(36)는, 엔트리 수가 제1 버퍼(34)보다 적어도 된다. 마찬가지로, 제4 버퍼(48)는, 엔트리 수가 제3 버퍼(46)보다 적어도 된다. 이에 의해, 시험 장치(10)는, 장해 발생시에 있어서, 패킷을 버퍼 내에서 장시간 지체시키지 않고 후단에 전송할 수 있다.
이상과 같은 시험 장치(10)는, 통상시에 있어서 제어 장치(14)로부터 시험 유닛(12)에 액세스 요구를 포함한 패킷이 전송되는 전송 경로 중에 장해가 발생한 경우이어도, 장해 발생시용의 액세스 요구를 포함한 패킷을 제어 장치(14)로부터 시험 유닛(12)에 전송할 수 있다. 이에 의해, 시험 장치(10)에 의하면, 통상시의 전송 경로에서의 장해를 회피하여, 별개의 액세스 요구를 제어 장치(14)로부터 시험 유닛(12)에 전송할 수 있다. 따라서, 이러한 시험 장치(10)는, 장해 발생시에 있어서, 장해가 발생한 블록을 특정하고, 더하여, 장해가 발생한 부분만을 국소적으로 리세트시킬 수 있다. 이 결과, 시험 장치(10)에 의하면, 시스템 전체를 리세트하지 않고, 장해를 회복시킬 수 있다.
도 3은, 본 실시 형태의 변형예에 관한 제어 장치(14) 및 중계 장치(16)의 구성을 나타낸다. 도 3에 도시된 제어 장치(14) 및 중계 장치(16)는, 도 2에 도시된 제어 장치(14) 및 중계 장치(16)와 실질적으로 동일한 구성 및 기능을 채용하므로, 도 2에 도시된 부재와 실질적으로 동일한 구성 및 기능의 부재에는 동일한 부호를 부여하고 이하 상이점을 제외하고는 설명을 생략한다.
제어 장치(14) 및 중계 장치(16)의 각각은, 왕로(往路)측의 회로에 더하여, 귀로(歸路) 측의 회로를 더 가져도 된다. 제어 장치(14) 및 중계 장치(16)의 각각이 가지는 왕로측의 회로는, 도 2에 도시된 구성과 실질적으로 동일하다.
본 변형예에 관한 중계 장치(16)는, 귀로측의 회로로서, 귀로 데이터 출력부(62)와, 귀로 제1 버퍼(64)와, 귀로 제2 버퍼(66)와, 귀로 송신부(68)와, 버스 IF부(70)를 가진다. 귀로 데이터 출력부(62)는, 통상시에 있어서, 시험 유닛(12)으로부터의 응답을 포함한 통상시용의 패킷을 귀로 제1 버퍼(64)에 버퍼링시킨다. 귀로 데이터 출력부(62)는, 장해 발생시에 있어서, 귀로 제1 버퍼(64)에 대신하여, 시험 유닛(12)으로부터의 응답을 포함한 장해 발생시용의 패킷을 귀로 제2 버퍼(66)에 버퍼링시킨다. 또한, 귀로 데이터 출력부(62)는, 다른 기능에 대해서는, 제어 장치(14) 내의 데이터 출력부(32)와 실질적으로 동일하여도 된다.
귀로 제1 버퍼(64) 및 귀로 제2 버퍼(66)의 각각은, 시험 유닛(12)으로부터 제어 장치(14)에의 응답을 포함한 패킷을 버퍼링한다. 또한, 귀로 제1 버퍼(64) 및 귀로 제2 버퍼(66)의 각각은, 다른 기능에 대해서는, 제어 장치(14) 내의 제1 버퍼(34) 및 제2 버퍼(36)와 같은 기능을 가져도 된다.
귀로 송신부(68)는, 통상시에 있어서, 귀로 제1 버퍼(64) 내의 응답을 포함한 패킷을 순차적으로 제어 장치(14)로 송신한다. 귀로 송신부(68)는, 장해 발생시에 있어서, 귀로 제1 버퍼(64)에 대신하여, 귀로 제2 버퍼(66) 내의 응답을 포함한 패킷을 순차적으로 제어 장치(14)로 송신한다. 또한, 귀로 송신부(68)는, 다른 기능에 대해서는, 제어 장치(14) 내의 송신부(38)와 같은 기능을 가져도 된다.
버스 IF부(70)는, 해당 중계 장치(16)로부터 제어 장치(14)에 전송로(22)를 통해서 전송되는 데이터를, 해당 중계 장치(16)가 취급하는 형식으로부터, 전송로(22)의 전송 형식으로 변환한다. 버스 IF부(70)는, 일례로서, 패러럴 형식의 데이터를 시리얼 형식의 데이터로 변환한다.
또한, 본 변형예에 관한 제어 장치(14)는, 귀로측의 회로로서, 버스 IF부(72)와, 귀로 수신부(74)와, 귀로 제3 버퍼(76)와, 귀로 제4 버퍼(78)와, 귀로 전송부(80)를 가진다. 버스 IF부(72)는, 중계 장치(16)로부터 해당 제어 장치(14)에 전송로(22)를 통해서 전송된 데이터를, 전송로(22)의 전송 형식으로부터, 해당 제어 장치(14)가 취급하는 형식으로 변환한다. 버스 IF부(72)는, 일례로서, 시리얼 형식의 데이터를 패러럴 형식의 데이터로 변환한다.
귀로 수신부(74)는, 중계 장치(16) 내의 귀로 송신부(68)로부터 송신된 응답을 포함한 패킷을 수신한다. 수신부(44)는, 통상시에 있어서, 수신한 응답을 포함한 통상시용의 패킷을, 귀로 제3 버퍼(76)에 버퍼링시킨다. 수신부(44)는, 장해 발생시에 있어서, 귀로 제3 버퍼(76)에 대신하여, 수신한 응답을 포함한 장해 발생용의 패킷을, 귀로 제4 버퍼(78)에 버퍼링시킨다. 또한, 귀로 수신부(74)는, 다른 기능에 대해서는, 중계 장치(16) 내의 수신부(44)와 같은 기능을 가져도 된다.
귀로 제3 버퍼(76) 및 귀로 제4 버퍼(78)의 각각은, 시험 유닛(12)으로부터 해당 제어 장치(14)에의 응답을 포함한 패킷을 버퍼링한다. 또한, 귀로 제3 버퍼(76) 및 귀로 제4 버퍼(78)의 각각은, 다른 기능에 대해서는, 중계 장치(16) 내의 제3 버퍼(46) 및 제4 버퍼(48)와 같은 기능을 가져도 된다.
귀로 전송부(80)는, 통상에 있어서, 귀로 제3 버퍼(76) 내의 응답을 포함한 통상시용의 패킷을 순차적으로 CPU(30)로 송신한다. 귀로 전송부(80)는, 장해 발생시에 있어서, 귀로 제3 버퍼(76)에 대신하여, 귀로 제4 버퍼(78) 내의 응답을 포함한 장해 발생시용의 패킷을 순차적으로 CPU(30)로 송신한다. 또한, 귀로 전송부(80)는, 다른 기능에 대해서는, 중계 장치(16) 내의 전송부(50)와 같은 기능을 가져도 된다.
이상과 같은 시험 장치(10)는, 더욱이, 통상시에 있어서 시험 유닛(12)으로부터 제어 장치(14)에 응답을 포함한 패킷이 전송되는 전송 경로 중에 장해가 발생한 경우이어도, 장해 발생시용의 응답을 포함한 패킷을 시험 유닛(12)으로부터 제어 장치(14)에 전송할 수 있다. 이에 의해, 시험 장치(10)에 의하면, 통상시의 송신 경로에서의 장해를 회피하여, 별개의 응답을 제어 장치(14)로부터 시험 유닛(12)에 전송할 수 있다.
이상, 본 발명을 실시 형태를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다. 예를 들면, 시험 장치(10)에 한정되지 않는 일반적인 전송 시스템에 적용할 수도 있다. 즉, 송신 장치로부터 수신 장치에 액세스 요구를 전송하고, 또한, 수신 장치로부터 송신 장치에 응답을 답신하는 일반적인 송수신 시스템에, 상기 실시 형태를 통해서 설명한 기술을 적용할 수도 있다.

Claims (9)

  1. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛; 및
    상기 시험 유닛를 제어하는 제어 장치
    를 포함하고,
    상기 제어 장치는,
    상기 시험 유닛에의 액세스 요구를 포함하는 패킷을 버퍼링하는 제1 버퍼 및 제2 버퍼;
    통상시에 있어서, 상기 통상시의 용도인 것을 식별하는 식별 정보를 포함하는 통상시용 패킷을 생성하여, 해당 제어 장치로부터 상기 시험 유닛으로 송신해야 할 상기 통상시용 패킷을 상기 제1 버퍼에 버퍼링시키고, 상기 통상시의 전송 경로의 어느 하나의 부분에서 장해가 발생한 장해 발생시에 있어서, 상기 장해 발생시의 용도인 것을 식별하는 식별 정보를 포함하는 장해 발생시용 패킷을 생성하여, 해당 제어 장치로부터 상기 시험 유닛으로 송신해야 할 상기 장해 발생시용 패킷을 상기 제1 버퍼에 대신하여 상기 제2 버퍼에 버퍼링시키는 데이터 출력부; 및
    상기 통상시에 있어서, 상기 제1 버퍼 내의 상기 통상시용 패킷을 순차적으로 상기 시험 유닛으로 송신하고, 상기 장해 발생시에 있어서, 상기 제1 버퍼 내의 상기 통상시용 패킷에 대신하여, 상기 제2 버퍼 내의 상기 장해 발생시용 패킷을 순차적으로 상기 시험 유닛으로 송신하는 송신부
    를 포함하는,
    시험 장치.
  2. 제1항에 있어서,
    상기 데이터 출력부는, 상기 장해 발생시에 있어서, 상기 전송 경로 중의 각 블록에 대하여 패킷의 스택이 생기는지 여부를 문의하는 요구를 포함하는 상기 장해 발생시용 패킷을 생성하여 상기 제2 버퍼에 버퍼링시키고,
    상기 전송 경로 중의 상기 각 블록은, 스택이 생기는지 여부를 통지하는 응답을 포함하는 패킷을 상기 데이터 출력부로 답신하는,
    시험 장치.
  3. 제1항에 있어서,
    상기 데이터 출력부는, 상기 제1 버퍼 내의 상기 통상시용 패킷이 미리 정해진 기간 동안 상기 제1 버퍼 내에 잔류한 것을 조건으로 하여, 상기 장해 발생시라고 판단하는,
    시험 장치.
  4. 제1항에 있어서,
    상기 제어 장치와 상기 시험 유닛의 사이를 중계하는 중계 장치를 더 포함하고,
    상기 중계 장치는,
    상기 시험 유닛에의 액세스 요구를 포함하는 패킷을 버퍼링하는 제3 버퍼 및 제4 버퍼;
    상기 통상시에 있어서, 상기 송신부로부터 송신된 상기 통상시용 패킷을 수신하여, 수신한 상기 통상시용 패킷을 상기 제3 버퍼에 버퍼링시키고, 상기 장해 발생시에 있어서, 상기 송신부로부터 송신된 상기 장해 발생시용 패킷을 수신하여, 수신한 상기 장해 발생시용 패킷을 상기 제3 버퍼에 대신하여 상기 제4 버퍼에 버퍼링시키는 수신부; 및
    상기 통상시에 있어서, 상기 제3 버퍼 내의 상기 통상시용 패킷을 순차적으로 상기 시험 유닛으로 송신하여, 상기 장해 발생시에 있어서, 상기 제3 버퍼 내의 상기 통상시용 패킷에 대신하여, 상기 제4 버퍼 내의 상기 장해 발생시용 패킷을 순차적으로 상기 시험 유닛으로 송신하는 전송부
    를 포함하는,
    시험 장치.
  5. 제1항에 있어서,
    상기 제어 장치와 상기 시험 유닛의 사이를 중계하는 중계 장치를 더 포함하고,
    상기 중계 장치는,
    상기 시험 유닛으로부터의 응답을 포함하는 응답 패킷을 버퍼링하는 귀로 제1 버퍼 및 귀로 제2 버퍼;
    상기 통상시에 있어서, 상기 통상시의 용도인 것을 식별하는 식별 정보를 포함하는 통상시용 응답 패킷을 생성하여, 상기 시험 유닛으로부터의 응답을 포함하는 상기 통상시용 응답 패킷을 상기 귀로 제1 버퍼에 버퍼링시키고, 상기 장해 발생시에 있어서, 상기 장해 발생시의 용도인 것을 식별하는 식별 정보를 포함하는 장해 발생시용 응답 패킷을 생성하여, 상기 시험 유닛으로부터의 상기 응답을 포함하는 상기 장해 발생시용 응답 패킷을 상기 귀로 제1 버퍼에 대신하여 상기 귀로 제2 버퍼에 버퍼링시키는 귀로 데이터 출력부; 및
    상기 통상시에 있어서, 상기 귀로 제1 버퍼 내의 상기 통상시용 응답 패킷을 순차적으로 상기 제어 장치로 송신하고, 상기 장해 발생시에 있어서, 상기 귀로 제1 버퍼 내의 상기 통상시용 응답 패킷에 대신하여 상기 귀로 제2 버퍼 내의 상기 장해 발생시용 응답 패킷을 순차적으로 상기 제어 장치로 전송하는 귀로 송신부
    를 포함하는,
    시험 장치.
  6. 제1항에 있어서,
    상기 데이터 출력부는, 상기 제2 버퍼 내의 상기 장해 발생시용 패킷이 미리 정해진 기간 동안 상기 제2 버퍼 내에 잔류한 것을 조건으로 하여, 상기 장해 발생시에 있어서 상기 장해 발생시용 패킷이 전송되는 경로 중의 적어도 일부를 리세트시키는,
    시험 장치.
  7. 제1항에 있어서,
    상기 제2 버퍼는, 엔트리 수가 상기 제1 버퍼보다 적은,
    시험 장치.
  8. 수신 장치에의 액세스 요구를 포함하는 패킷을 버퍼링하는 제1 버퍼 및 제2 버퍼;
    통상시에 있어서, 상기 통상시의 용도인 것을 식별하는 식별 정보를 포함하는 통상시용 패킷을 생성하여, 상기 수신 장치로 송신해야 할 상기 통상시용 패킷을 상기 제1 버퍼에 버퍼링시키고, 상기 통상시의 전송 경로의 어느 하나의 부분에서 장해가 발생한 장해 발생시에 있어서, 상기 장해 발생시의 용도인 것을 식별하는 식별 정보를 포함하는 장해 발생시용 패킷을 생성하여, 상기 수신 장치로 송신해야 할 상기 장해 발생시용 패킷을 상기 제1 버퍼에 대신하여 상기 제2 버퍼에 버퍼링시키는 데이터 출력부; 및
    상기 통상시에 있어서, 상기 제1 버퍼 내의 상기 통상시용 패킷을 순차적으로 상기 수신 장치로 송신하고, 상기 장해 발생시에 있어서, 상기 제1 버퍼 내의 상기 통상시용 패킷에 대신하여, 상기 제2 버퍼 내의 상기 장해 발생시용 패킷을 순차적으로 상기 수신 장치로 송신하는 송신부
    를 포함하는,
    송신 장치.
  9. 제1항에 있어서,
    상기 데이터 출력부는, 상기 장해 발생시에 있어서, 상기 전송 경로 중의 각 블록을 개별적으로 리세트할 수 있는 요구를 포함하는 상기 장해 발생시용 패킷을 생성하여, 상기 제2 버퍼에 버퍼링시키고,
    상기 전송 경로 중의 상기 각 블록은, 상기 각 블록 내부의 전송 기능을 리세트하는,
    시험 장치.
KR1020107025470A 2008-05-30 2008-07-16 시험 장치 및 송신 장치 KR101215388B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5720508P 2008-05-30 2008-05-30
US61/057,205 2008-05-30

Publications (2)

Publication Number Publication Date
KR20110005266A KR20110005266A (ko) 2011-01-17
KR101215388B1 true KR101215388B1 (ko) 2012-12-26

Family

ID=41376733

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020107025470A KR101215388B1 (ko) 2008-05-30 2008-07-16 시험 장치 및 송신 장치
KR1020107025904A KR101137538B1 (ko) 2008-05-30 2008-08-28 시험 장치, 시험 방법 및 시스템
KR1020107025298A KR101185971B1 (ko) 2008-05-30 2008-08-28 통신 시스템, 시험 장치, 통신 장치, 통신 방법 및 시험 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020107025904A KR101137538B1 (ko) 2008-05-30 2008-08-28 시험 장치, 시험 방법 및 시스템
KR1020107025298A KR101185971B1 (ko) 2008-05-30 2008-08-28 통신 시스템, 시험 장치, 통신 장치, 통신 방법 및 시험 방법

Country Status (4)

Country Link
US (3) US8509057B2 (ko)
JP (3) JP4772920B2 (ko)
KR (3) KR101215388B1 (ko)
WO (3) WO2009144834A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8706439B2 (en) * 2009-12-27 2014-04-22 Advantest Corporation Test apparatus and test method
US20110184687A1 (en) * 2010-01-25 2011-07-28 Advantest Corporation Test apparatus and test method
US8258803B2 (en) 2010-01-26 2012-09-04 Advantest Corporation Test apparatus and test method
JP5720162B2 (ja) * 2010-03-19 2015-05-20 ヤマハ株式会社 通信システム、スイッチングハブ、およびルータ
US9313241B2 (en) * 2012-01-31 2016-04-12 Rakuten, Inc. Communication system and relay device, computer-readable recording medium storing relay program, as well as communication method and relay method
US20160173290A1 (en) * 2013-05-23 2016-06-16 Nec Corporation Communication system, power supply control method, and power supply control non-transitory computer readable medium
DE102017002781A1 (de) 2016-05-02 2017-11-02 Sew-Eurodrive Gmbh & Co Kg Verfahren zur Notabschaltung eines Bussystems und Bussystem
KR20190114586A (ko) 2018-03-30 2019-10-10 정순오 헤어스타일 서비스 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56168251A (en) 1980-05-29 1981-12-24 Fujitsu Ltd Data transfer buffer system
WO2008044421A1 (fr) 2006-10-12 2008-04-17 Advantest Corporation Testeur et procédé de commande
US20080091377A1 (en) 2006-10-12 2008-04-17 Advantest Corporation Test apparatus, and control method

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3082374A (en) * 1959-06-12 1963-03-19 Itt Automatic testing system and timing device therefor
US3764995A (en) * 1971-12-21 1973-10-09 Prd Electronics Inc Programmable test systems
CA1242486A (en) * 1983-11-25 1988-09-27 John J. Comfort Automatic test equipment
JPS62186632A (ja) * 1986-02-12 1987-08-15 Fujitsu Ltd 高速パケツト交換方式
JPS63213018A (ja) 1987-02-28 1988-09-05 Ricoh Co Ltd 外部記憶制御装置
JPH03136537A (ja) * 1989-10-23 1991-06-11 Ricoh Co Ltd ネットワークシステム管理方法
JPH03280144A (ja) * 1990-03-28 1991-12-11 Omron Corp 通信制御システム
JPH0498443A (ja) * 1990-08-10 1992-03-31 Omron Corp 通信制御システム
JPH04180425A (ja) * 1990-11-15 1992-06-26 Toshiba Corp 通信システム
JPH0581165A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd データ転送回路
JPH11252184A (ja) * 1998-02-26 1999-09-17 Nec Eng Ltd ノード間接続装置
KR100394553B1 (ko) 1998-12-24 2003-11-28 엘지전자 주식회사 아이피씨시스템에서특정프로세서에대한재시동장치및방법
US6345375B1 (en) * 1999-02-24 2002-02-05 California Amplifier, Inc. Packet-based communication methods and systems having improved data throughput
IE20000430A1 (en) * 2000-05-31 2001-12-12 Px Res & Dev Ltd A switching system
JP2003069637A (ja) * 2001-08-29 2003-03-07 Nec Commun Syst Ltd パケット転送輻輳回避方式および方法
JP2003131956A (ja) * 2001-10-25 2003-05-09 Fuji Xerox Co Ltd デバイス制御システム
JP3642759B2 (ja) * 2002-02-14 2005-04-27 大同信号株式会社 鉄道信号保安装置用知的端末
US20030219253A1 (en) * 2002-05-21 2003-11-27 Hrl Laboratories, Llc Proactive techniques for sustenance of high-speed fixed wireless links
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
US7340364B1 (en) * 2003-02-26 2008-03-04 Advantest Corporation Test apparatus, and control method
US7320100B2 (en) * 2003-05-20 2008-01-15 Cray Inc. Apparatus and method for memory with bit swapping on the fly and testing
US7082488B2 (en) * 2003-06-12 2006-07-25 Hewlett-Packard Development Company, L.P. System and method for presence detect and reset of a device coupled to an inter-integrated circuit router
CN1829919A (zh) * 2003-08-06 2006-09-06 爱德万测试株式会社 测试装置、修正值管理方法及程式
US20060134479A1 (en) * 2004-12-22 2006-06-22 Luhui Hu Controlling a fuel cell system
JP2006275986A (ja) 2005-03-30 2006-10-12 Advantest Corp 診断プログラム、切替プログラム、試験装置、および診断方法
KR100687923B1 (ko) 2005-04-29 2007-02-27 삼성전자주식회사 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치
US7693625B2 (en) * 2007-01-09 2010-04-06 Gm Global Technology Operations, Inc. State of health monitoring and reset methods and systems for on-board device driver integrated circuits
JP5527588B2 (ja) * 2007-03-30 2014-06-18 ソニー株式会社 情報処理装置および方法
US8024636B2 (en) * 2007-05-04 2011-09-20 Harris Corporation Serially concatenated convolutional code decoder with a constrained permutation table
US20090206841A1 (en) * 2008-02-15 2009-08-20 Sam Weng Intelligent fault-tolerant battery management system
JP5126358B2 (ja) * 2008-05-19 2013-01-23 富士通株式会社 検証装置、検証方法および検証プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56168251A (en) 1980-05-29 1981-12-24 Fujitsu Ltd Data transfer buffer system
WO2008044421A1 (fr) 2006-10-12 2008-04-17 Advantest Corporation Testeur et procédé de commande
US20080091377A1 (en) 2006-10-12 2008-04-17 Advantest Corporation Test apparatus, and control method

Also Published As

Publication number Publication date
WO2009144834A1 (ja) 2009-12-03
JP4772920B2 (ja) 2011-09-14
US8407532B2 (en) 2013-03-26
WO2009144842A1 (ja) 2009-12-03
US8509057B2 (en) 2013-08-13
US8831903B2 (en) 2014-09-09
KR101137538B1 (ko) 2012-04-23
US20110282617A1 (en) 2011-11-17
US20110087931A1 (en) 2011-04-14
KR20100133010A (ko) 2010-12-20
KR20110005266A (ko) 2011-01-17
JPWO2009144842A1 (ja) 2011-09-29
US20110085608A1 (en) 2011-04-14
KR101185971B1 (ko) 2012-09-26
JPWO2009144843A1 (ja) 2011-09-29
JP4750905B2 (ja) 2011-08-17
JP4722228B2 (ja) 2011-07-13
WO2009144843A1 (ja) 2009-12-03
JPWO2009144834A1 (ja) 2011-09-29
KR20110005274A (ko) 2011-01-17

Similar Documents

Publication Publication Date Title
KR101215388B1 (ko) 시험 장치 및 송신 장치
US11251898B2 (en) Device and method for the unidirectional transmission of data
EP2320602B1 (en) Transit time fixation device
WO2011046056A1 (ja) パケット通信の伝送制御方法及びパケット通信システム
CN101488892B (zh) 对设备的转发时延进行测试的方法和装置
US8473609B2 (en) Data transmission method and server for substation monitoring control system
US8737238B2 (en) Congestion detecting method and communication node
US20100246415A1 (en) Network testing method and system
KR20200139059A (ko) 제어기 진단 장치 및 그 방법
US8706439B2 (en) Test apparatus and test method
JP3929469B2 (ja) トラヒック計測システムおよびトラヒック計測方法
JP2017224896A (ja) 画像形成システム、画像データ送信部および画像データ伝送方法
JP4736135B2 (ja) カード間通信を行う内部バス解析システム、その方法及びそのプログラム
JP5201091B2 (ja) 通信装置
EP3985928A1 (en) Communication device, communication method, and program
JP4633025B2 (ja) データ信号転送方法および受信装置
JP2010177738A (ja) 情報通信システムおよび情報通信方法
JP4962373B2 (ja) ネットワーク中継装置、端末装置、通知情報通知方法、通知情報通知プログラムおよびプログラム記録媒体
JP2024051700A (ja) 測定装置、測定方法、及びプログラム
KR20050003380A (ko) 비동기 네트워크(Ｎｅｔｗｏｒｋ)를 통해 데이터를 중계할때 수신기를 송신기와 동기화하기 위한 공정 및 장치
CN117544617A (zh) 一种数据报文断点续传方法与装置
JP4863095B2 (ja) マルチノードコンピュータシステム及びノード間接続装置
CN117675954A (zh) 一种将数据包协议转换为高速并行通讯协议的转换桥
CN113852568A (zh) 一种数据传输方法及安全仪表系统
JP4656075B2 (ja) ネットワーク接続状態表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 8