JPH0498443A

JPH0498443A - 通信制御システム

Info

Publication number: JPH0498443A
Application number: JP2212924A
Authority: JP
Inventors: Masami Yabuuchi; 藪内　雅美
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1990-08-10
Filing date: 1990-08-10
Publication date: 1992-03-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は通信制御システムに関し、特にその二重化に
関するものである。

［従来の技術］販売時点情報管理システム（ＰＯ３）の端末や、銀行の
現金自動支払い機（ＣＤ）等は、ホストコンピュータ等
に接続されて動作を行うようになっている。このような
ＰＯ８端末やＣＤ端末等の下位機器とホストコンピュー
タ等の上位機器とのデータ通信の制御を行うものが通信
制御装置である。

第６図に、通信制御装置２．４を用いたシステムの構成
図を示す。ここでは、通信制御装置２がマスター機であ
り、通信制御装置４かバックアップ機であるものとする
。通信制御装置２には、下位通信部６ａを介して通信ラ
イン８が接続されている。この通信ライン８にはＰＯ８
やＣＤ等の端末１０か接続され、ローカルエリアネット
ワーク（ＬＡＮ）を形成している。

一方、通信制御装置２は、上位通信部１２ａ１分岐器１
４，１６．１８を介して、ストアコントローラ２０に接
続されている。分岐器１４．１６．１８は、通信制御装
置２と４のいずれをストアコントローラ２０に接続する
かを選択するものである。通常は、マスター機である通
信制御装置２が選択されている。通信制御装置２からの
データは、ストアコントローラ２０を介してホストコン
ピュータ（図示せず）に伝達される。同様に、ホストコ
ンピュータからのデータは、ストアコントローラ２０を
介して通信制御装置２に伝達される。

すなわち、通信制御装置２の役割は、端末１０からのデ
ータを受は取って処理して記憶するとともに、これをホ
ストコンピュータに伝達するものである。また、ホスト
コンピュータからのデータを受は取って、端末１０に伝
達するものでもある。

通信制御装置２は、ハードディスク制御回路２２ａによ
ってハードディスク２４ａを制御し、端末１０もしくは
ホストコンピュータからのデータを記憶する。

通信制御装置４も通信制御装置２と同様の構成である。

通信制御装置４においても、ハードディスク２４ｂが設
けられており、ハードディスク２４ａとまったく同じデ
ータを記憶するようにしている。

通信制御装置２が正常に動作している間は、制御回路２
６ａかアライブライン２８を介して、通信制御装置４の
制御回路２６ｂにアライブ信号を送出している。通信制
御装置４のＣＰＵ部３０ｂは、このアライブ信号を受は
取って、通信制御装置２が正常に動作していることを知
る。

通信制御装置２に異常か発生しアライブ信号が到達しな
くなると、通信制御装置４のＣＰｔ１部３０ｂはバック
アップ態勢に入る。すなわち、分岐器１４．１６．１８
を制御して、ストアコントローラ２０との接続を通信制
御装置２から自機（通信制御装置４）へ切換える。これ
とともに、他機電源制御ライン３０を介して制御信号を
送り、通信制御装置２の電源を停止させる。これは、通
信制御装置２の異常出力が端末１０やホストコンピュー
タに悪影響を与えるのをさけるためである。

第７図にマスター機である通信制御装置２の動作フロー
チャートを示し、第８図にバックアップ機である通信制
御装置４の動作フローチャートを示す。

第７図において、電源が投入されると、システム立ち上
げ処理が行われる（ステップＳ＋）。次に、停止指示が
あるか否かを判断する（ステップＳ２）。

停止指示がなければ、ステップＳ、においで、通信制御
装置４からのアライブ信号が正常であるか否かを判断す
る。アライブ信号か正常に到着していれば、取引処理を
そのまま続ける。なお、この際に、通信制御装置４のハ
ードディスク２４ｂに対してもハードディスク２４ａと
同じ内容を書き込んでい＜（ミラー化）。以後、ステッ
プ８２以下を繰り返して実行する。

上記のように、通信制御装置２が正常に動作を行ってい
る間は、通信制御装置４は待機状態にある。すなわち、
通信制御装置２からのアライブ信号が正常に到着してい
るか否かを、繰り返して判断している（第８図、ステッ
プ５２１，５２２）。

通信制御装置２に故障か生しアライブ信号が正常に到達
しなくなると、通信制御装置４を稼働機とする処理か行
われる（ステップ５２３）。次に、電源制御ライン３０
を介して、通信制御装置２の電源をオフにする（ステッ
プＳ、４）。そして、通信制御装置４によって取引処理
か行われる（ステップ５２５）。なおこの際には、通信
制御装置２の電源がオフになっているので、ハードディ
スク２４ａは動作せず、ミラー化は行われない。

通信制御装置２が修復されると、ステップ５２６３２７
を経て、ステップ＄２．が実行される。ステップＳ２．
においては、ハードディスク２４ａのミラー化が行われ
る。なお、この間、取引処理は停止している（ステップ
５２Ｂ参照）。ミラー化が完了すると、切換え指示を待
って（ステップ５ｘｏ）　、稼働機を通信制御装置２に
切換える（ステップ５３１）。これにより、通信制御装
置２は、第７図のステッフＳ、以下を実行していく。

［発明が解決しようとする課題］しかしなから、従来のようなシステムにおいては、次の
ような問題かあった。

通信制御装置２か故障すると、上記のように、その電源
か停止される。したかって、通信制御装置２のハードデ
ィスク２４ａか動作可能であったとしても、その動作を
停止してしまう。このため、通信制御装置４によって運
用している間のデータは、ハードディスク２４ａに蓄積
されない。すなわち、通信制御装置２が復旧した際に、
取引処理を停止させて、ハードディスク２４ａの内容が
ハードディスク２４ｂと同じになるようミラー化を行わ
ねばならなかった。このように取引処理が停止してしま
う事態は、使用者に時間的損害をもたらすため、大きな
問題であった。

また、運用時間以外（営業時間終了後等）に上記のミラ
ー化を行うようにすれば、取引処理の中断は生じないが
、作業者の作業環境（例えば深夜作業となる）が悪くな
り、これも好ましい事ではなかった。

さらに、故障が生じた際のエラー情報は、通信制御装置
２のＣＰＵ部３０ａに記憶される。しかし、上述のよう
に、電源を停止させるとこのエラー情報が消失してしま
い、原因究明が困難になるという問題を生じていた。

この発明は上記のような問題点を解決して、障害機の電
源を停止させることなくバックアップ態勢に入ることの
できる通信制御システムを提供することを目的とする。

［課題を解決するための手段］この発明に係る通信制御システムにおいては、運用機に
障害が生じた場合に、運用機の電源を切ることなく運用
機の出力を出さないようにし、運用機の外部記憶装置の
動作を可能としたことを特徴としている。

［作用］この発明においては、障害機の出力を出さないようにす
ることで、障害機の影響を端末１０およびホストコンピ
ュータに与えないようにしている。

また、障害機の電源が停止されないので、障害機の外部
記憶装置をそのまま動作させて使用することができる。

［実施例］第２図に、この発明の一実施例による通信制御システム
の構成を示す。端末１０やホストコンピュータとのやり
取りは、従来のものと同様である。

なお、従来の電源制御ライン３０に代えて、リセットお
よび電源制御を行うためのライン３１か設けられている
。

第１図に、通信制御装置２の詳細をブロック図で示す。

なお、通信制御装置４も同様の構成である。ＣＰＵ部３
０ａは、Ｄ−ＲＡＭ３００、リセット回路３０２、ＣＰ
　ＩＪ　３０４、タイマ３０６、メモリ３０８、Ｉ１０
ポート３１０、デュアルポートＲＡＭ３１２を備えてい
る。ＣＰ　ＩＪ　３０４は、メモリ３０８に格納された
プログラムにしたがって、各部を制御する。また、Ｄ−
ＲＡＭ３００には、ログ情報（動作履歴）等が記憶され
る。リセット回路３０２は、電源投入によってリセット
信号を出力するものである。また、ＣＥ用押しボタンリ
セットスイッチ３３０や係員用キーリセットスイッチ３
３２からの信号を受けて、リセット信号を出力するもの
である。

ハードディスク制御部２２ａは、電源投入によるリセッ
トを出力する電源リセット回路２２０．５Ｃ８Ｉインタ
一フエイス回路２２２、ワンショットトリガ回路２２４
、Ｉ１０ポート２２６、ジャンパスイッチ２２８を備え
ている。電源リセット回路２２０は、電源投入によって
リセット信号を出力するものである。ＳＣ８Ｉインター
フエイ２回路２２２は、ハードディスク２４ａのための
インターフェイスである。

ジャンパスイッチ２２８は、リセットモートを切換える
ためのものであり、端子２２８ｃと２２８ｂを接続すれ
ばシステムリセットモードに、端子２２８ｃと端子２２
８ａを接続すればマスターリセットモードになる。

なお、各モードの詳細は後述する。

上位および下位通信部６ａ、１２ａは、Ｉ１０ポート１
２０、ＣＰ　Ｕ　１２２．５−ＲＡＭ１２４、ＲＯＭ１
２６、ＤＰ−ＲＡＭ１２８、Ｉ１０ドライブ回路１３ｏ
１　リセット回路１３２を備えている。Ｉ１０ポート１
２０は、端末１０またはホストコンピュータとのやりと
りを行うためのものである。

第３図において、電源か投入されると、システム立ち上
げ処理が行われる（ステップＳ５□）。次に、他機（通
信制御装置４）からのリセット信号があるか否か、およ
び停止指示かあるか否かを判断する（ステップＳ５□、
５ｓｓ）。リセット信号および停止指示がなければ、ス
テップＳ５４において、通信制御装置４からのアライブ
信号か正常であるか否かを判断する。アライブ信号が正
常に到着していれば、取引処理をそのまま続ける（ステ
ップＳ、６）。なお、この際に、通信制御装置４のハー
ドディスク２４ｂに対してもハードディスク２４ａと同
じ内容を書き込んでい＜（ミラー化）。以後、ステップ
８５２以下を繰り返して実行する。

上記のように、通信制御装置２が正常に動作を行ってい
る間は、通信制御装置４は待機状態にある。すなわち、
通信制御装置２からのアライブ信号が正常に到着してい
るか否かを、繰り返して判断している（第４図、ステッ
プＳａ２．Ｓａｇ）。

通信制御装置２に故障が生じアライブ信号が正常に到達
しなくなると、通信制御装置４を稼働機とする処理が行
われる（ステップ５８４）。次に、ライン３１を介して
、通信制御装置２にリセット信号を送る（ステップ５８
６）。このリセット信号は、通信制御装置２のハードデ
ィスクコントロール部２２ａに到達する。第１図におい
て、通信制御装置２が、システムリセットモードにある
とすると（端子２２８ｃと２２８ｂか接続された状態）
、送られてきたリセット信号は、ＳＣＳ　Ｉインターフ
ェイス回路２２２に与えられる。これにより、故障して
いる通信制御装置２から、ハードディスク２４ａへのア
クセスが禁止される。また、リセット信号は、ライン５
１を介して上位および下位通信部６ａ、１２ａにも伝え
られる。これにより、通信制御装置２の出力は、端末１
０およびホストコンピュータからしゃ断された状態とな
る。すなわち、故障している通信制御装置２が、端末１
０およびホストコンピュータに悪影響を与えるおそれか
ない。

一方、リセット信号は、ＣＰＵ部３０ａには与えられな
い。したかって、Ｄ−ＲＡＭ３００に記憶されているロ
グ情報が消失することはない。

以上のようにリセット信号を送出した後、通信制御装置
４は、通信制御装置２のハードディスク２４ａへのアク
セスを試みる（第４図、ステップ５８６）。

アクセスが可能であれば、ハードディスク２４ａの内容
をミラー化しなから取引処理を行う（ステップＳ８□）
。以下、他機からのリセット信号の有無、停止指示の有
無、他機への切換え指示の有無を判断しながら、取引処
理を継続する（ステップｓｓｅ〜５ｓｏ）　　。

以上のような通信制御装置４（バックアップ機）での運
用中において、通信制御装置２の修復かなされる（第３
図、ステップＳ６．）。この通信制御装置２の修復にお
いて、故障原因を究明することが再発防止のためにも重
要である。この実施例においては、故障した通信制御装
置２のＤ−ＲＡＭ３００にログ情報か保持されている。

したがって、これをダンプすることにより、故障原因を
究明することか容易となる。

第５図に、メモリダンプの手順をフローチャートで示す
。カスタマエンジニアか到着しくステップＳ、。。）、
まずエラーコードの調査が行われる（ステップ５ｌｏｔ
）ｏ次に、ＣＰ　Ｕ　３０８か故障しているか否かが判
断される（ステップＳ＋ｏ２）。故障していればメモリ
ダンプはできないので、ダンプ処理を終了する。

ＣＰ　ＴＪ　３０８か故障していなければ、ハードディ
スク２４ａ１フロツピイデイスクドライブ１３ａ１スト
リー？１５ａの何れかに、Ｄ　−ＲＡ　Ｍ３００ノ内容
をダンプする（ステップ８１０４〜Ｓ、、、）。

上記のメモリダンプ操作を行った後、通信制御装置２の
修復が完了すると、切換え指示が出される。この切換え
指示により、稼働機が通信制御装置４から通信制御装置
２へ切換えられる（第４図、ステップＳｅｏ、Ｓｉ＋）
。したかって、通信制御装置４は待機処理モードに入る
（ステップ８．２）。

方、通信制御装置２は、システムの立ち上げ後（ステッ
プ５５１）通常の処理に入る。この際に、ハードディス
ク２４ａかミラー化されているので（ステップＳ８□参
照）、直ちに処理を開始することかできる。すなわち、
従来のように、処理を停止してミラー化を行う必要かな
い。

なお、第４図のステップＳＳＳにおいて、ハードディス
ク２４ａへのアクセスかできない場合（例えば、ハード
ディスク自体の故障の場合）には、バックアップ機（通
信制御装置４）での運用中にミラー化を行うことかでき
ない（ステップＳ、４）。

したかって、ハードディスクの修復完了後に、バックア
ップ機での処理を行いつつ、その間にミラ−化を行うよ
うにすればよい（ステップ５９６）。

なお、上記においては、システムリセットモードの場合
、すなわちジャンパスイッチ２２８の端子２２８ｂと２
２８Ｃを接続した場合について説明した。しかし、端子
２２８ｃと２２８ａとを接続して、マスターリセットモ
ードにて運用しても良い。マスターリセットモードにす
ると、ライン３１からのリセット信号はリセット回路３
０２に送られ、装置全体がリセットされる。このような
マスタリセットは、通信制御装置を２重化せずに使用す
る場合に、強制リセットによる自動たち上げに使用する
ことができる。

なお、上記実施例においては、外部記憶装置としてハー
ドディスクを用いているが、光ディスク、ＲＡＭディス
ク等を用いても良い。

［発明の効果］この発明に係る通信制御システムにおいては、運用機に
障害が生した場合に、運用機の電源を切ることなく運用
機の出力を出さないようにしている。したがって、障害
機の悪影響を排除しつつ、障害機の電源をオンに保持し
、その外部記憶装置の動作を可能としている。すなわち
、障害時においても外部記憶装置の２重化が可能な通信
制御システムを提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例による通信制御装置のブロ
ック図、第２図はこの発明の一実施例による通信制御システムの
構成図、第３図はマスター機の動作フローチャート、第４図はバ
ックアップ機のフローチャート、第５図はメモリダンプ
作業のフローチャート、第６図は従来の通信制御システ
ムの構成図、第７図はマスター機の動作フローチャート
、第８図はバックアップ機のフローチャートである。６ａ・・・下位通信部１２ａ・・・上位通信部２２ａ・・・ハードディスクコントロール部３０ａ・・
・ＣＰＵ部３００・　・　・　ＤＡＭ３０４・　・　・　ＣＰＵ

Claims

【特許請求の範囲】

（１）下位機器と上位機器との間のデータ通信を制御す
る通信制御システムであって、運用機として動作する通
信制御装置と待機機として動作する通信制御装置とを備
え、運用機および待機機が各々外部記憶装置を有し、デ
ータの二重化を行うものにおいて、運用機に障害が生じた場合に、運用機の電源を切ること
なく運用機の出力を出さないようにし、運用機の外部記
憶装置の動作を可能としたこと、を特徴とする通信制御
システム。