CN117675954A - 一种将数据包协议转换为高速并行通讯协议的转换桥 - Google Patents

一种将数据包协议转换为高速并行通讯协议的转换桥 Download PDF

Info

Publication number
CN117675954A
CN117675954A CN202311656742.5A CN202311656742A CN117675954A CN 117675954 A CN117675954 A CN 117675954A CN 202311656742 A CN202311656742 A CN 202311656742A CN 117675954 A CN117675954 A CN 117675954A
Authority
CN
China
Prior art keywords
protocol
packet
request
data packet
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311656742.5A
Other languages
English (en)
Inventor
林海波
王纯一
何立立
兰光洋
王勇
沈贽
艾方
肖佐楠
郑茳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
C core Technology Co ltd
Original Assignee
C core Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by C core Technology Co ltd filed Critical C core Technology Co ltd
Priority to CN202311656742.5A priority Critical patent/CN117675954A/zh
Publication of CN117675954A publication Critical patent/CN117675954A/zh
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供了一种将数据包协议转换为高速并行通讯协议的转换桥,包括:转换桥采用异步设计,包含高速时钟域和数据包协议时钟域;请求包来自数据包时钟域,经异步处理转换至高速时钟域后,从数据包协议请求转换为简易接口协议请求,再转换为高速并行通讯协议请求发送出去;收到高速并行通讯协议响应后转换至简易接口协议响应,然后转换为数据包协议的响应包,经异步处理转换至数据包协议时钟域后发送出转换桥。本发明有益效果:实现了数据传输、错误报告、中断生成等功能,具有扩展性强,实现简单的特点。

Description

一种将数据包协议转换为高速并行通讯协议的转换桥
技术领域
本发明属于数据传输协议转换领域,尤其是涉及一种将数据包协议转换为高速并行通讯协议的转换桥。
背景技术
设备进行数据传输有多种协议可以使用,高速并行通讯协议使用多根数据线和控制线进行数据的并行传输,具有高速、高性能的特点,但是占用较多的连线资源。
具有特定包格式的数据包串行通讯协议可以使用更少的连线实现数据的串行通讯,但传输速度较慢。
根据实际应用的特点,不同的应用场景下设备可能使用不同的通讯协议,这就需要转换桥模块在两种不同的协议间进行转换。
发明内容
有鉴于此,本发明旨在提出一种将数据包协议转换为高速并行通讯协议的转换桥,以期解决上述部分技术问题中的至少之一。
为达到上述目的,本发明的技术方案是这样实现的:
一种将数据包协议转换为高速并行通讯协议的转换桥,包括:
转换桥采用异步设计,包含高速时钟域和数据包协议时钟域两个时钟域,数据包协议的请求包,由数据包协议时钟域生成;
请求包传入异步处理模块,异步处理模块将请求包从数据包协议时钟域转换至高速时钟域,并处理时钟域之间的时序问题;
转换至高速时钟域的请求包被发送至数据包协议转简易接口模块,数据包协议转简易接口模块将请求包的协议从数据包协议转换为简易接口协议;
简易接口转高速并行通讯模块接收简易接口协议请求并转换为高速并行通讯请求,待收到高速并行通讯响应后,转换为简易接口协议响应;
数据包协议转简易接口模块将简易接口协议的响应转换为数据包协议的响应包,并发送至异步处理模块;
异步处理模块将响应包从高速时钟域转换至数据包协议时钟域,发送至外部设备完成数据传输。
简易接口转高速并行通讯模块可以但不限于为简易接口转AHB协议模块、简易接口转AXI协议模块等。
进一步的,数据包协议的请求包内设有多个字段,多个字段包括:类型字段、地址字段、大小字段、有效位字段、数据字段、编号字段、校验位;
多个字段分别为请求包提供了相应的功能,分别为:标定请求包的请求类型、标定请求对应的地址、标定请求的数据大小、标定请求数据的有效位、存储写数据、标定请求包的编号、进行ECC校验。
进一步的,数据包协议的响应包内设有多个字段,多个字段包括:类型字段、数据字段、编号字段、校验位;
多个字段分别为响应包提供了相应的功能,分别为:标定响应包的响应状态、存储读数据、标定响应包的编号、进行ECC校验。
进一步的,请求包和响应包,分别使用独立的通道进行传输,每个通道包括Valid控制线和Data数据线;
响应包的通道由转换桥向数据包协议对应的外部设备发送信号,请求包的通道由数据包协议对应的外部设备向转换桥发送信号;
根据Valid控制线内的电平高低,判断Data数据线内传输的数据是否有效;
转换桥发送请求包后,在收到响应包前不发送下一个请求包。
进一步的,数据包协议转简易接口模块将请求包的协议从数据包协议转换为简易接口协议的过程包括:
S1、等待请求包,当收到转换至高速并行通讯时钟域的请求包时,寄存请求包,并将其送至ECC模块进行ECC校验
S2、检测ECC校验结果,若检验结果显示未发生错误,跳转至S5;若检验结果显示出现单个ECC错误,跳转至S3;若检验结果显示出现多个ECC错误,跳转至S4;
S3、进行ECC纠错并将请求包中的原数据更新为纠错后的数据,跳转至S5;
S4、向数据包协议时钟域发出中断信号;
S5、提取请求包中各个字段的信息。
进一步的,完成ECC检测,并提取请求包中各个字段的信息后,执行如下步骤:
S6、根据数据包协议中的约束条件,检测请求包内各个字段的合法性,若请求包内的字段存在错误,跳转至S7;
若请求包内的字段无错误,跳转至S8;
S7、向数据包协议时钟域发出中断信号;
S8、检测请求包内的大小字段的类型,根据大小字段的类型,计算实际的访问地址,跳转S9;
S9、检测请求包的请求类型,根据请求类型发出相应的简易接口信号。
进一步的,简易接口信号通过简易接口转高速并行通讯模块,将简易接口信号转换至高速并行通讯接口;
发送高速并行通讯请求后等待高速并行通讯响应,然后将高速并行通讯响应转换为简易接口协议的响应发送至数据包协议转简易接口模块;
数据包协议转简易接口模块构造响应包,并将构造好的响应包通过异步处理模块转换至数据包协议时钟域串行发送。
进一步的,步骤S3以及步骤S7中,向数据包协议时钟域发出中断信号后,高速时钟域构造相应的错误响应包,发送给使用数据包协议的外部设备。
相对于现有技术,本发明所述的一种将数据包协议转换为高速并行通讯协议的转换桥具有以下有益效果:
实现了数据传输、错误报告、中断生成等功能,使用模块化设计思路,首先将数据包协议转换为简易接口信号,然后通过标准模块将简易接口信号转换至高速并行通讯信号,简易接口转高速并行通讯模块可以但不限于为简易接口转AHB协议模块、简易接口转AXI协议模块等,可以扩展至很多协议。具有扩展性强,实现简单的特点。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明实施例所述的一种将数据包协议转换为高速并行通讯协议的转换桥的结构示意图;
图2为本发明实施例所述的请求包格式示意图;
图3为本发明实施例所述的响应包格式示意图;
图4为本发明实施例所述的请求包与响应包的数据传输示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面将参考附图并结合实施例来详细说明本发明。
如图1所示:一种将数据包协议转换为高速并行通讯协议的转换桥,包括:
转换桥采用异步设计,包含高速时钟域和数据包协议时钟域两个时钟域,数据包协议的请求包,由数据包协议时钟域生成;
请求包传入异步处理模块,异步处理模块将请求包从数据包协议时钟域转换至高速时钟域,并处理时钟域之间的时序问题;
转换至高速时钟域的请求包被发送至数据包协议转简易接口模块,数据包协议转简易接口模块将请求包的协议从数据包协议转换为简易接口协议;
简易接口转高速并行通讯模块接收简易接口协议请求并转换为高速并行通讯请求,待收到高速并行通讯响应后,转换为简易接口协议响应;
数据包协议转简易接口模块将简易接口协议的响应转换为数据包协议的响应包,并发送至异步处理模块;
异步处理模块将响应包从高速时钟域转换至数据包协议时钟域,发送至外部设备完成数据传输。
简易接口转高速并行通讯模块可以但不限于为简易接口转AHB协议模块、简易接口转AXI协议模块等。
如图2所示:数据包协议的请求包内设有多个字段,多个字段包括:类型字段、地址字段、大小字段、有效位字段、数据字段、编号字段、校验位;
多个字段分别为请求包提供了相应的功能,分别为:
类型(TYPE)字段,表示读请求或写请求;
地址(ADDR)字段表示请求对应的地址;
大小(SIZE)字段表示请求的数据大小;
有效位(STROB)字段表示请求数据的有效位,具体每位表示的大小由SIZE决定;
数据(DATA)字段表示写数据;
编号(ID)字段表示请求包的编号,响应包的编号应与请求包编号一致;
ECC是校验位,用于进行ECC校验。
如图3所示:数据包协议的响应包内设有多个字段,多个字段包括:类型字段、数据字段、编号字段、校验位;
多个字段分别为响应包提供了相应的功能,分别为:
类型(TYPE)字段,表示不同的响应状态;
数据(DATA)字段表示读数据;
编号(ID)字段表示响应包的编号,应与对应的请求包的编号相同;
ECC是校验位,用于进行ECC校验。
如图4所示:请求包和响应包分别使用独立的通道进行传输,这可以避免请求和响应之间的冲突;
每个通道包括,一根Valid控制线,根据Valid控制线内的电平高低,判断Data数据线内传输的数据是否有效(Valid为高时表示Data数据有效);
还包括,一根或多根Data数据线,用于传输实际的数据;
响应包的通道由转换桥向数据包协议对应的外部设备发送信号,请求包的通道由数据包协议对应的外部设备向转换桥发送信号;
数据包使用串行传输方式,具体工作流程如下:
在数据包协议时钟域的时钟下降沿,发送方改变valid状态和data数据进行数据发送;在数据包协议时钟域的时钟上升沿,接收方寄存valid状态和data数据进行数据接收。
转换桥发送请求包后,在收到响应包之前不发送下一个请求包。
数据包协议转简易接口模块将请求包的协议从数据包协议转换为简易接口协议的过程包括:
S1、等待请求包,当收到转换至高速时钟域的请求包时,寄存请求包,并将其送至ECC模块进行ECC校验
S2、检测ECC校验结果,若检验结果显示未发生错误,跳转至S5;若检验结果显示出现单个ECC错误,跳转至S3;若检验结果显示出现多个ECC错误,跳转至S4;
S3、进行ECC纠错并将请求包中的原数据更新为纠错后的数据,跳转至S5;
S4、向数据包协议时钟域发出中断信号;
S5、提取请求包中各个字段的信息。
完成ECC检测,并提取请求包中各个字段的信息后,执行如下步骤:
S6、根据数据包协议中的约束条件,检测请求包内各个字段的合法性,若请求包内的字段存在错误,跳转至S7;
若请求包内的字段无错误,跳转至S8;
S7、向数据包协议时钟域发出中断信号;
S8、检测请求包内的大小字段的类型,根据大小字段的类型,计算实际的访问地址,跳转S9;
S9、检测请求包的请求类型,根据请求类型发出相应的简易接口信号。
简易接口信号通过简易接口转高速并行通讯模块,将简易接口信号转换至高速并行通讯接口;
发送高速并行通讯请求后等待高速并行通讯响应,然后将高速并行通讯响应转换为简易接口协议的响应发送至数据包协议转简易接口模块;
数据包协议转简易接口模块构造响应包,并将构造好的响应包通过异步处理模块转换至数据包协议时钟域串行发送。
步骤S3以及步骤S7中,向数据包协议时钟域发出中断信号后,高速时钟域构造相应的错误响应包,发送给使用数据包协议的外部设备。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及方法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在本申请所提供的几个实施例中,应该理解到,所揭露的方法和系统,可以通过其它的方式实现。例如,以上所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。上述单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围,其均应涵盖在本发明的权利要求和说明书的范围当中。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种将数据包协议转换为高速并行通讯协议的转换桥,其特征在于,包括:
转换桥采用异步设计,包含高速时钟域和数据包协议时钟域两个时钟域,数据包协议的请求包,由数据包协议时钟域生成;
请求包传入异步处理模块,异步处理模块将请求包从数据包协议时钟域转换至高速时钟域,并处理时钟域之间的时序问题;
转换至高速时钟域的请求包被发送至数据包协议转简易接口模块,数据包协议转简易接口模块将请求包的协议从数据包协议转换为简易接口协议;
简易接口转高速并行通讯模块接收简易接口协议请求并转换为高速并行通讯请求,待收到高速并行通讯响应后,转换为简易接口协议响应;
数据包协议转简易接口模块将简易接口协议的响应转换为数据包协议的响应包,并发送至异步处理模块;
异步处理模块将响应包从高速时钟域转换至数据包协议时钟域,发送至外部设备完成数据传输。
2.根据权利要求1所述的一种将数据包协议转换为高速并行通讯协议的转换桥,其特征在于:
数据包协议的请求包内设有多个字段,多个字段包括:类型字段、地址字段、大小字段、有效位字段、数据字段、编号字段、校验位;
多个字段分别为请求包提供了相应的功能,分别为:标定请求包的请求类型、标定请求对应的地址、标定请求的数据大小、标定请求数据的有效位、存储写数据、标定请求包的编号、进行ECC校验。
3.根据权利要求1所述的一种将数据包协议转换为高速并行通讯协议的转换桥,其特征在于:
数据包协议的响应包内设有多个字段,多个字段包括:类型字段、数据字段、编号字段、校验位;
多个字段分别为响应包提供了相应的功能,分别为:标定响应包的响应状态、存储读数据、标定响应包的编号、进行ECC校验。
4.根据权利要求1所述的一种将数据包协议转换为高速并行通讯协议的转换桥,其特征在于:
请求包和响应包,分别使用独立的通道进行传输,每个通道包括Valid控制线和Data数据线;
响应包的通道由转换桥向数据包协议对应的外部设备发送信号,请求包的通道由数据包协议对应的外部设备向转换桥发送信号;
根据Valid控制线内的电平高低,判断Data数据线内传输的数据是否有效;
转换桥发送请求包后,在收到响应包前不发送下一个请求包。
5.根据权利要求1所述的一种将数据包协议转换为高速并行通讯协议的转换桥,其特征在于:
数据包协议转简易接口模块将请求包的协议从数据包协议转换为简易接口协议的过程包括:
S1、等待请求包,当收到转换至高速并行通讯时钟域的请求包时,寄存请求包,并将其送至ECC模块进行ECC校验
S2、检测ECC校验结果,若检验结果显示未发生错误,跳转至S5;若检验结果显示出现单个ECC错误,跳转至S3;若检验结果显示出现多个ECC错误,跳转至S4;
S3、进行ECC纠错并将请求包中的原数据更新为纠错后的数据,跳转至S5;
S4、向数据包协议时钟域发出中断信号;
S5、提取请求包中各个字段的信息。
6.根据权利要求5所述的一种将数据包协议转换为高速并行通讯协议的转换桥,其特征在于:
完成ECC检测,并提取请求包中各个字段的信息后,执行如下步骤:
S6、根据数据包协议中的约束条件,检测请求包内各个字段的合法性,若请求包内的字段存在错误,跳转至S7;
若请求包内的字段无错误,跳转至S8;
S7、向数据包协议时钟域发出中断信号;
S8、检测请求包内的大小字段的类型,根据大小字段的类型,计算实际的访问地址,跳转S9;
S9、检测请求包的请求类型,根据请求类型发出相应的简易接口信号。
7.根据权利要求6所述的一种将数据包议转换为高速并行通讯协议的转换桥,其特征在于:
简易接口信号通过简易接口转高速并行通讯模块,将简易接口信号转换至高速并行通讯接口;
发送高速并行通讯请求后等待高速并行通讯响应,然后将高速并行通讯响应转换为简易接口协议的响应发送至数据包协议转简易接口模块;
数据包协议转简易接口模块构造响应包,并将构造好的响应包通过异步处理模块转换至数据包协议时钟域串行发送。
8.根据权利要求6所述的一种将数据包协议转换为高速并行通讯协议的转换桥,其特征在于:
步骤S3以及步骤S7中,向数据包协议时钟域发出中断信号后,高速时钟域构造相应的错误响应包,发送给使用数据包协议的外部设备。
CN202311656742.5A 2023-12-05 2023-12-05 一种将数据包协议转换为高速并行通讯协议的转换桥 Pending CN117675954A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311656742.5A CN117675954A (zh) 2023-12-05 2023-12-05 一种将数据包协议转换为高速并行通讯协议的转换桥

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311656742.5A CN117675954A (zh) 2023-12-05 2023-12-05 一种将数据包协议转换为高速并行通讯协议的转换桥

Publications (1)

Publication Number Publication Date
CN117675954A true CN117675954A (zh) 2024-03-08

Family

ID=90074685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311656742.5A Pending CN117675954A (zh) 2023-12-05 2023-12-05 一种将数据包协议转换为高速并行通讯协议的转换桥

Country Status (1)

Country Link
CN (1) CN117675954A (zh)

Similar Documents

Publication Publication Date Title
US4852127A (en) Universal protocol data receiver
CN103490997A (zh) 为分组报头提供前缀
CN106598889A (zh) 一种基于fpga夹层板的sata主控器
CN101022473B (zh) 一种在交换机中自动识别板卡配置并且生成局数据的方法
US11715337B2 (en) Controller diagnostic device and method thereof
CN101242284A (zh) 基于spi总线的通信方法和网络设备
US7822040B2 (en) Method for increasing network transmission efficiency by increasing a data updating rate of a memory
CN112422485B (zh) 一种传输控制协议的通信方法及装置
CN114826542B (zh) 基于异步串行通信的数据传输方法、装置、设备及介质
US20070258478A1 (en) Methods and/or apparatus for link optimization
CN117675954A (zh) 一种将数据包协议转换为高速并行通讯协议的转换桥
CN101902436A (zh) 板间通信方法、装置及系统
JP4736135B2 (ja) カード間通信を行う内部バス解析システム、その方法及びそのプログラム
CN117349214B (zh) 一种具备拆包组包能力的axi协议转串行通讯协议的转换桥
US5003460A (en) Method for the transmission of connection data stored in a communication switching system to a data processing system
EP4116835A1 (en) Spread spectrum clock negotiation method, and peripheral component interconnect express device and system
CN111930582A (zh) 系统管理总线检测平台、处理器及系统管理总线检测方法
CN114303106A (zh) 控制模块和输入/输出模块之间的诊断数据传输和/或参数数据传输
CN1218541C (zh) 用于测试异步传输模式网络的装置及其方法
US10846085B2 (en) Multi-lane data processing circuit and system
CN116185936B (zh) 一种spi通信数据收发异常检测控制系统及检测方法
De Maria et al. A low cost FPGA based USB device core
CN114726482B (zh) 一种spi数据传输方法
EP0405041A1 (en) Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames
KR100405847B1 (ko) 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination