CN117349214B - 一种具备拆包组包能力的axi协议转串行通讯协议的转换桥 - Google Patents

一种具备拆包组包能力的axi协议转串行通讯协议的转换桥 Download PDF

Info

Publication number
CN117349214B
CN117349214B CN202311650003.5A CN202311650003A CN117349214B CN 117349214 B CN117349214 B CN 117349214B CN 202311650003 A CN202311650003 A CN 202311650003A CN 117349214 B CN117349214 B CN 117349214B
Authority
CN
China
Prior art keywords
request
axi
packet
data
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311650003.5A
Other languages
English (en)
Other versions
CN117349214A (zh
Inventor
艾方
王纯一
兰光洋
王勇
沈贽
肖佐楠
郑茳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
C core Technology Co ltd
Original Assignee
C core Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by C core Technology Co ltd filed Critical C core Technology Co ltd
Priority to CN202311650003.5A priority Critical patent/CN117349214B/zh
Publication of CN117349214A publication Critical patent/CN117349214A/zh
Application granted granted Critical
Publication of CN117349214B publication Critical patent/CN117349214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，其特征在于，包括：转换桥采用异步设计,包含AXI时钟域和数据包时钟域两个时钟域，AXI时钟域执行组包、拆包操作,数据包时钟域执行数据包的串行发送和接收操作；转换桥发送数据时，AXI读写请求通过轮询仲裁，选择将要转换的请求，在AXI时钟域中，将选中的请求拆分并转换为数据包协议的请求包，将请求包传输到数据包时钟域串行发送；转换桥接收数据，将响应包组合并转换为AXI响应，AXI响应输出转换桥，完成一次转换流程。本发明有益效果：本转换桥实现了将AXI传输拆成多个请求数据包并将收到的响应包组包后回复AXI响应的功能。

Description

一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥
技术领域
本发明属于数据传输协议转换领域，尤其是涉及一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥。
背景技术
设备进行数据传输有多种协议可以使用。AXI协议是目前使用较为广泛的一种总线协议，通过多根数据线和控制线进行数据的并行传输，具有高速、高性能的特点，但是占用较多的连线资源。
具有特定包格式的串行通讯协议可以使用更少的连线资源实现数据的串行通讯，但传输速度较慢，单次传输数据量较小。
根据实际应用的特点，不同的应用场景下设备可能使用不同的通讯协议，这就需要转换桥在两种不同的协议间进行转换。
发明内容
有鉴于此，本发明旨在提出一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，以期解决上述部分技术问题中的至少之一。
为达到上述目的，本发明的技术方案是这样实现的：
一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，包括：
转换桥采用异步设计,包含AXI时钟域和数据包时钟域两个时钟域，AXI时钟域执行组包、拆包操作,数据包时钟域执行数据包的串行发送和接收操作；
转换桥发送数据时，AXI读写请求通过轮询仲裁，选择将要转换的请求，在AXI时钟域中，将选中的请求拆分并转换为数据包协议的请求包，将请求包传输到数据包时钟域串行发送；
转换桥接收数据时，将接收到的响应包进行跨时钟域处理，转换回AXI时钟域，在AXI时钟域中，将响应包组合并转换为AXI响应，AXI响应输出转换桥，完成一次转换流程。
进一步的，数据包协议的请求包内设有多个字段，多个字段包括：类型字段、地址字段、大小字段、有效位字段、数据字段、编号字段、校验位；
多个字段分别为请求包提供了相应的功能，分别为：标定请求包的请求类型、标定请求对应的地址、标定请求的数据大小、标定请求数据的有效位、存储写数据、标定请求包的编号、进行ECC校验。
进一步的，数据包协议的响应包内设有多个字段，多个字段包括：类型字段、数据字段、编号字段、校验位；
多个字段分别为响应包提供了相应的功能，分别为：标定响应包的响应状态、存储读数据、标定响应包的编号、进行ECC校验。
进一步的，请求包和响应包，分别使用独立的通道进行传输，每个通道包括Valid控制线和Data数据线；
请求包的通道由转换桥向数据包协议对应的外部设备发送信号，响应包的通道由数据包协议对应的外部设备向转换桥发送信号；
根据Valid控制线内的电平高低，判断Data数据线内传输的数据是否有效；
转换桥发送请求包后，在收到响应包前不发送下一个请求包。
进一步的，将选中的请求拆分并转换为数据包协议的请求包的具体过程为：
等待AXI请求并根据AXI请求的类型进行相应的处理，若当前AXI请求为写请求：
A1、存储AW通道信息，计算当前AXI请求写burst的每个数据拍需要拆分的请求包数量；
A2、存储W通道数据信息，统计当前AXI请求写burst已完成的拍数，并获取W通道数据；
A3、将当前拍的AXI请求的写数据拆分为请求包，并发送一个请求包；
A4、等待写响应，若请求包未完全发送完毕，跳转A3继续发送下个请求包；若完全发送完毕，跳转A2处理下一拍数据；若当前AXI请求写burst已全部完成，完成AXI请求转换，继续等待下一个AXI请求。
进一步的，等待AXI请求并根据AXI请求的类型进行相应的处理的过程中，若当前AXI请求为读请求：
B1、存储AR通道信息，计算当前AXI请求读burst的每个数据拍需要拆分的请求包数量；
B2、统计当前AXI请求读burst已完成的拍数；
B3、将当前拍的AXI请求的读数据拆分为请求包，并发送一个请求包；
B4、等待读响应，若请求包未完全发送完毕，跳转B3继续发送下一个请求包；若完全发送完毕，跳转B2处理下一拍数据；若当前AXI请求读burst全部结束，完成AXI请求转换，继续等待下一个AXI请求。
进一步的，将响应包组合并转换为AXI响应，AXI响应输出转换桥的具体过程为：
C1、等待接收响应包；
C2、当收到一次AXI写请求对应的最后一个写响应包时，回复AXI写响应；当收到AXI读请求中一拍数据对应的所有读响应包时，回复AXI读响应；
C3、回复AXI写响应、AXI读响应后，接收握手信号；
C4、完成一次AXI响应握手，清零计数信号，跳转至C1。
相对于现有技术，本发明所述的一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥具有以下有益效果：
由于通常数据包协议单次传输数据量小于AXI协议，本转换桥实现了将AXI传输拆成多个请求数据包并将收到的响应包组包后回复AXI响应的功能。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述的一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥的结构示意图；
图2为本发明实施例所述的请求包格式示意图；
图3为本发明实施例所述的响应包格式示意图；
图4为本发明实施例所述的请求包与响应包的数据传输示意图；
图5为本发明实施例所述的AXI请求转请求包的流程示意图；
图6为本发明实施例所述的响应包转AXI响应的流程示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面将参考附图并结合实施例来详细说明本发明。
如图1所示：一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，包括：
转换桥采用异步设计,包含AXI时钟域和数据包时钟域两个时钟域，AXI时钟域执行组包、拆包操作,数据包时钟域执行数据包的串行发送和接收操作；
转换桥发送数据时，AXI读写请求通过轮询仲裁(Round-Robin，RB仲裁)，选择将要转换的请求，在AXI时钟域中，将选中的请求拆分并转换为数据包协议的请求包，将请求包传输到数据包时钟域串行发送；
转换桥接收数据时，将接收到的响应包进行跨时钟域处理，转换回AXI时钟域，在AXI时钟域中，将响应包重新组装并转换为AXI响应，AXI响应输出转换桥，完成一次转换流程。
如图2所示：数据包协议的请求包内设有多个字段，多个字段包括：类型字段、地址字段、大小字段、有效位字段、数据字段、编号字段、校验位；
多个字段分别为请求包提供了相应的功能，分别为：
类型(TYPE)字段,表示读请求或写请求；
地址(ADDR)字段表示请求对应的地址；
大小(SIZE)字段表示请求的数据大小,可以是1字节、2字节、4字节或8字节；
有效位(STROB)字段表示请求数据的有效位,具体每位表示的大小由SIZE决定；
数据(DATA)字段表示写数据,一个请求包最多可以传输8字节的数据；
编号(ID)字段表示请求包的编号,响应包的编号应与请求包编号一致；
ECC是校验位,用于进行ECC校验。
如图3所示：数据包协议的响应包内设有多个字段，多个字段包括：类型字段、数据字段、编号字段、校验位；
多个字段分别为响应包提供了相应的功能，分别为：
类型(TYPE)字段，表示不同的响应状态，如读成功、读错误、写成功、写错误等；
数据(DATA)字段表示读数据,一个响应包最多可以传输8字节的数据；
编号(ID)字段表示响应包的编号,应与对应的请求包的编号相同；
ECC是校验位，用于进行ECC校验。
如图4所示：请求包和响应包分别使用独立的通道进行传输，这可以避免请求和响应之间的冲突；
每个通道包括，一根Valid控制线，根据Valid控制线内的电平高低，判断Data数据线内传输的数据是否有效（Valid为高时表示Data数据有效）；
还包括，一根或多根Data数据线，用于传输实际的数据；
请求包的通道由转换桥向数据包协议对应的外部设备发送信号，响应包的通道由数据包协议对应的外部设备向转换桥发送信号；
数据包使用串行传输方式，具体工作流程如下：
在数据包时钟域的时钟下降沿，发送方改变valid状态和data数据进行数据发送；在数据包时钟域的时钟上升沿，接收方寄存valid状态和data数据进行数据接收。
转换桥发送请求包后，在收到响应包之前不发送下一个请求包。
如图5所示：将选中的请求拆分并转换为数据包协议的请求包的具体过程为：
等待AXI请求并根据AXI请求的类型进行相应的处理，若当前AXI请求为写请求：
A1、存储AW通道信息，计算当前AXI请求写burst的每个数据拍需要拆分的请求包数量；
A2、存储W通道数据信息，统计当前AXI请求写burst已完成的拍数，并获取W通道数据；
A3、将当前拍的AXI请求的写数据拆分为请求包，并发送一个请求包；
A4、等待写响应，若请求包未完全发送完毕，跳转A3继续发送下个请求包；若完全发送完毕，跳转A2处理下一拍数据；若当前AXI请求写burst已全部完成，完成AXI请求转换，继续等待下一个AXI请求。
等待AXI请求并根据AXI请求的类型进行相应的处理的过程中，若当前AXI请求为读请求：
B1、存储AR通道信息，计算当前AXI请求读burst的每个数据拍需要拆分的请求包数量；
B2、统计当前AXI请求读burst已完成的拍数；
B3、将当前拍的AXI请求的读数据拆分为请求包，并发送一个请求包；
B4、等待读响应，若请求包未完全发送完毕，跳转B3继续发送下一个请求包；若完全发送完毕，跳转B2处理下一拍数据；若当前AXI请求读burst全部结束，完成AXI请求转换，继续等待下一个AXI请求。
如图6所示：将响应包重新组装并转换为AXI响应，AXI响应输出转换桥的具体过程为：
C1、等待接收响应包；
C2、当收到一次AXI写请求对应的最后一个写响应包时，回复AXI写响应；
当收到AXI读请求中一拍数据对应的所有读响应包时，回复AXI读响应；
C3、回复AXI写响应、AXI读响应后，接收握手信号；
C4、完成一次AXI响应握手，清零计数信号，跳转至C1。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及方法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本申请所提供的几个实施例中，应该理解到，所揭露的方法和系统，可以通过其它的方式实现。例如，以上所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。上述单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，其特征在于，包括：
转换桥采用异步设计,包含AXI时钟域和数据包时钟域两个时钟域，AXI时钟域执行组包、拆包操作,数据包时钟域执行数据包的串行发送和接收操作；
转换桥发送数据时，AXI读写请求通过轮询仲裁，选择将要转换的请求，在AXI时钟域中，将选中的请求拆分并转换为数据包协议的请求包，将请求包传输到数据包时钟域串行发送；
转换桥接收数据时，将接收到的响应包进行跨时钟域处理，转换回AXI时钟域，在AXI时钟域中，将响应包组合并转换为AXI响应，AXI响应输出转换桥，完成一次转换流程；
将选中的请求拆分并转换为数据包协议的请求包的具体过程为：
等待AXI请求并根据AXI请求的类型进行相应的处理，若当前AXI请求为写请求：
A1、存储AW通道信息，计算当前AXI请求写burst的每个数据拍需要拆分的请求包数量；
A2、存储W通道数据信息，统计当前AXI请求写burst已完成的拍数，并获取W通道数据；
A3、将当前拍的AXI请求的写数据拆分为请求包，并发送一个请求包；
A4、等待写响应，若请求包未完全发送完毕，跳转A3继续发送下个请求包；若完全发送完毕，跳转A2处理下一拍数据；若当前AXI请求写burst已全部完成，完成AXI请求转换，继续等待下一个AXI请求。
2.根据权利要求1所述的一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，其特征在于：
数据包协议的请求包内设有多个字段，多个字段包括：类型字段、地址字段、大小字段、有效位字段、数据字段、编号字段、校验位；
多个字段分别为请求包提供了相应的功能，分别为：标定请求包的请求类型、标定请求对应的地址、标定请求的数据大小、标定请求数据的有效位、存储写数据、标定请求包的编号、进行ECC校验。
3.根据权利要求1所述的一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，其特征在于：
数据包协议的响应包内设有多个字段，多个字段包括：类型字段、数据字段、编号字段、校验位；
多个字段分别为响应包提供了相应的功能，分别为：标定响应包的响应状态、存储读数据、标定响应包的编号、进行ECC校验。
4.根据权利要求1所述的一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，其特征在于：
请求包和响应包，分别使用独立的通道进行传输，每个通道包括Valid控制线和Data数据线；
请求包的通道由转换桥向数据包协议对应的外部设备发送信号，响应包的通道由数据包协议对应的外部设备向转换桥发送信号；
根据Valid控制线内的电平高低，判断Data数据线内传输的数据是否有效；
转换桥发送请求包后，在收到响应包前不发送下一个请求包。
5.根据权利要求1所述的一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，其特征在于：
等待AXI请求并根据AXI请求的类型进行相应的处理的过程中，若当前AXI请求为读请求：
B1、存储AR通道信息，计算当前AXI请求读burst的每个数据拍，需要拆分的请求包数量；
B2、统计当前AXI请求读burst已完成的拍数；
B3、将当前拍的AXI请求的读数据拆分为请求包，并发送一个请求包；
B4、等待读响应，若请求包未完全发送完毕，跳转B3继续发送下一个请求包；若完全发送完毕，跳转B2处理下一拍数据；若当前AXI请求读burst全部结束，完成AXI请求转换，继续等待下一个AXI请求。
6.根据权利要求1所述的一种具备拆包组包能力的AXI协议转串行通讯协议的转换桥，其特征在于：
将响应包组合并转换为AXI响应，AXI响应输出转换桥的具体过程为：
C1、等待接收响应包；
C2、当收到一次AXI写请求对应的最后一个写响应包时，回复AXI写响应；当收到AXI读请求中一拍数据对应的所有读响应包时，回复AXI读响应；
C3、回复AXI写响应、AXI读响应后，接收握手信号；
C4、完成一次AXI响应握手，清零计数信号，跳转至C1。
CN202311650003.5A 2023-12-05 2023-12-05 一种具备拆包组包能力的axi协议转串行通讯协议的转换桥 Active CN117349214B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311650003.5A CN117349214B (zh) 2023-12-05 2023-12-05 一种具备拆包组包能力的axi协议转串行通讯协议的转换桥

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311650003.5A CN117349214B (zh) 2023-12-05 2023-12-05 一种具备拆包组包能力的axi协议转串行通讯协议的转换桥

Publications (2)

Publication Number Publication Date
CN117349214A CN117349214A (zh) 2024-01-05
CN117349214B true CN117349214B (zh) 2024-02-09

Family

ID=89371401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311650003.5A Active CN117349214B (zh) 2023-12-05 2023-12-05 一种具备拆包组包能力的axi协议转串行通讯协议的转换桥

Country Status (1)

Country Link
CN (1) CN117349214B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105095254A (zh) * 2014-05-07 2015-11-25 深圳市中兴微电子技术有限公司 一种实现数据一致性的方法及装置
CN111291524A (zh) * 2020-01-19 2020-06-16 苏州浪潮智能科技有限公司 一种实现axi总线跨时钟域的结构及方法
CN115794722A (zh) * 2023-02-10 2023-03-14 智绘微电子科技(南京)有限公司 一种AXI outstanding接口转换实现方法
CN116701297A (zh) * 2023-08-08 2023-09-05 深圳比特微电子科技有限公司 异步桥电路、总线装置和片上系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102206313B1 (ko) * 2014-02-07 2021-01-22 삼성전자주식회사 시스템 인터커넥트 및 시스템 인터커넥트의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105095254A (zh) * 2014-05-07 2015-11-25 深圳市中兴微电子技术有限公司 一种实现数据一致性的方法及装置
CN111291524A (zh) * 2020-01-19 2020-06-16 苏州浪潮智能科技有限公司 一种实现axi总线跨时钟域的结构及方法
CN115794722A (zh) * 2023-02-10 2023-03-14 智绘微电子科技(南京)有限公司 一种AXI outstanding接口转换实现方法
CN116701297A (zh) * 2023-08-08 2023-09-05 深圳比特微电子科技有限公司 异步桥电路、总线装置和片上系统

Also Published As

Publication number Publication date
CN117349214A (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
US8352628B2 (en) Method for transferring data from a source target to a destination target, and corresponding network interface
US6513085B1 (en) Link/transaction layer controller with integral microcontroller emulation
CN106257434B (zh) 一种基于增强型外设互连协议总线的数据传输方法及装置
JP4554863B2 (ja) ハードウェアが削減されたネットワークアダプタ及び通信方法
RU2559727C2 (ru) Способ и устройство для обеспечения потоков на основе идентификатора через шину pci express
CN109710548A (zh) 一种dma控制数据传输方法、系统及设备
CN111078609A (zh) 一种基于FPGA的PCIe转三总线接口及方法
EP1124362A2 (en) Apparatus for processing TCP/IP by hardware, and operating method therefor
CN114297124B (zh) 一种基于fpga的srio高速总线的通讯系统
WO2009000794A1 (en) Data modification module in a microcontroller
GB2394323A (en) High-throughput UART interfaces
EP2006777A1 (en) Bus inverting code generating apparatus and method of generating bus inverting code using the same
CN117349214B (zh) 一种具备拆包组包能力的axi协议转串行通讯协议的转换桥
CN112291259A (zh) 一种协议转换方法、网关、设备及可读存储介质
WO2009100391A2 (en) Method and system for wireless usb transfer of isochronous data using bulk data transfer type
CN116414758A (zh) 面向高速可扩展互联裸芯与PCIe主设备的并行式转换接口
CN112147918B (zh) 基于arm+fpga+dsp架构的异步数据交互方法及系统
US11169947B2 (en) Data transmission system capable of transmitting a great amount of data
CN114900588A (zh) 基于fpga的srio多通道控制方法、装置及系统
CN111679998B (zh) 多芯片系统及其数据传输方法
CN117675954A (zh) 一种将数据包协议转换为高速并行通讯协议的转换桥
CN214278936U (zh) 一种mcbsp和usb转换控制板卡
CN112597086B (zh) 一种基于AXI总线的RapidIO接口转换方法
US20070140281A1 (en) Network communication apparatus with shared buffers
US9268725B2 (en) Data transferring apparatus and data transferring method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant