KR101137538B1 - 시험 장치, 시험 방법 및 시스템 - Google Patents

시험 장치, 시험 방법 및 시스템 Download PDF

Info

Publication number
KR101137538B1
KR101137538B1 KR1020107025904A KR20107025904A KR101137538B1 KR 101137538 B1 KR101137538 B1 KR 101137538B1 KR 1020107025904 A KR1020107025904 A KR 1020107025904A KR 20107025904 A KR20107025904 A KR 20107025904A KR 101137538 B1 KR101137538 B1 KR 101137538B1
Authority
KR
South Korea
Prior art keywords
test
packet
control device
module
relay
Prior art date
Application number
KR1020107025904A
Other languages
English (en)
Other versions
KR20110005274A (ko
Inventor
히로나가 야마시타
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110005274A publication Critical patent/KR20110005274A/ko
Application granted granted Critical
Publication of KR101137538B1 publication Critical patent/KR101137538B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/40—Data acquisition and logging
    • G—PHYSICS
    • G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16Z—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
    • G16Z99/00—Subject matter not provided for in other main groups of this subclass

Abstract

피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스의 시험을 제어하는 제어 장치와, 피시험 디바이스와의 사이에 신호를 주고 받는 복수의 시험 모듈과, 제어 장치 및 복수의 시험 모듈의 사이를 접속하는 복수의 중계 장치로서, 제어 장치 또는 제어 장치 측의 중계 장치에 접속되는 상위측 포트부와, 시험 모듈 측의 중계 장치 또는 시험 모듈에 접속되는 적어도 하나의 하위측 포트부를 각각 가지는 복수의 중계 장치를 구비하고, 각각의 중계 장치는, 시험 모듈로부터 제어 장치에의 패킷을 어느 하나의 하위측 포트부에서 수신하여, 해당 하위측 포트부의 포트 식별 정보를 패킷에 부가하여 상위측 포트부로부터 송신하고, 제어 장치는, 패킷에 부가된, 시험 모듈로부터 해당 제어 장치에 이르는 경로 상의 각각의 하위측 포트부의 포트 식별 정보에 기초하여, 패킷을 송신한 시험 모듈에의 경로 정보를 특정하는 시험 장치를 제공한다.

Description

시험 장치, 시험 방법 및 시스템{TEST EQUIPMENT, TESTING METHOD AND SYSTEM}
본 발명은, 피시험 디바이스를 시험하는 시험 장치, 시험 방법 및 시스템에 관한 것이다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 일부로 한다.
1. 미국 특허 출원 제61/057205호 출원일 2008년 5월 30일
반도체 장치 등을 시험하는 시험 장치는, 복수의 시험 모듈과 제어 장치를 구비한다. 각 시험 모듈은, 피시험 디바이스와 신호를 주고 받는다. 시험 장치는, 각 시험 모듈과 예를 들면 PCI 등의 버스를 통해서 접속된다. 이러한 시험 장치에 의하면, 제어 장치와 복수의 시험 모듈의 사이의 접속 형태를 변경할 수 있다.
이러한 시험 장치에서는, 제어 장치와 복수의 시험 모듈의 사이의 접속 형태가 변경된 경우, 제어 장치가 초기화 처리를 실시하는 것으로, 각 시험 모듈에 대해서 액세스 가능해진다. 보다 상세하게는, 제어 장치는, 각 시험 모듈 내의 컨피규레이션 레지스터로부터 정보를 독출하고, 각 시험 모듈의 기억 영역을, 버스의 어드레스 공간 상의 어드레스에 정렬하여 할당한다. 그리고, 제어 장치는, 각 시험 모듈에 할당된 어드레스의 엔트리 값을, 대응하는 시험 모듈의 컨피규레이션 레지스터에 기입한다. 이에 의해, 제어 장치는, 초기화 처리를 완료할 수 있다.
그런데, 이러한 시험 장치에서는, 초기화 처리에 있어서, 다수의 시험 모듈의 각각의 컨피규레이션 레지스터에 대해서, 독출 및 기입을 해야 한다. 따라서, 이러한 시험 장치에서는, 초기화 처리가 번잡하게 된다.
또한, 복수의 시험 모듈의 모두를 액세스 대상으로 한 브로드캐스트 커맨드가 주어진 경우, 제어 장치는, 해당 커맨드에 의해 지정된 어드레스가, 어느 시험 모듈에 할당된 어드레스의 범위에 히트할지를 판단하지 않으면 안 된다. 그러나, 이러한 시험 장치에서는, 제어 장치가 각각의 시험 모듈에 할당된 어드레스의 범위를 관리하고 있지 않기 때문에, 브로드캐스트 커맨드를 취급하는 것은 곤란하였다.
여기에서, 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치, 시험 방법 및 시스템을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 상기 피시험 디바이스의 시험을 제어하는 제어 장치와, 상기 피시험 디바이스와의 사이에 신호를 주고 받는 복수의 시험 모듈과, 상기 제어 장치 및 상기 복수의 시험 모듈의 사이를 접속하는 복수의 중계 장치로서, 상기 제어 장치 또는 상기 제어 장치 측의 중계 장치에 접속되는 상위측 포트부와, 상기 시험 모듈 측의 중계 장치 또는 상기 시험 모듈에 접속되는 적어도 하나의 하위측 포트부를 각각 가지는 복수의 중계 장치를 구비하고, 각각의 상기 중계 장치는, 상기 시험 모듈로부터 상기 제어 장치에의 패킷을 어느 하나의 상기 하위측 포트부에서 수신하여, 해당 하위측 포트부의 포트 식별 정보를 상기 패킷에 부가하여 상기 상위측 포트부로부터 송신하고, 상기 제어 장치는, 상기 패킷에 부가된, 상기 시험 모듈로부터 해당 제어 장치에 이르는 경로 상의 각각의 상기 하위측 포트부의 포트 식별 정보에 기초하여, 상기 패킷을 송신한 상기 시험 모듈에의 경로 정보를 특정하는 시험 장치를 제공한다.
본 발명의 제2 태양에서는, 피시험 디바이스를 시험하는 시험 장치에서의 시험 방법에 있어서, 상기 시험 장치는, 상기 피시험 디바이스의 시험을 제어하는 제어 장치와, 상기 피시험 디바이스와의 사이에 신호를 주고 받는 복수의 시험 모듈과, 상기 제어 장치 및 상기 복수의 시험 모듈의 사이를 접속하는 복수의 중계 장치로서, 상기 제어 장치 또는 상기 제어 장치 측의 중계 장치에 접속되는 상위측 포트부와, 상기 시험 모듈 측의 중계 장치 또는 상기 시험 모듈에 접속되는 적어도 하나의 하위측 포트부를 각각 가지는 복수의 중계 장치를 포함하고, 각각의 상기 중계 장치에 의해, 상기 시험 모듈로부터 상기 제어 장치에의 패킷을 어느 하나의 상기 하위측 포트부에서 수신하여, 해당 하위측 포트부의 포트 식별 정보를 상기 패킷에 부가하여 상기 상위측 포트부로부터 송신하고, 상기 제어 장치에 의해, 상기 패킷에 부가된, 상기 시험 모듈로부터 해당 제어 장치에 이르는 경로 상의 각각의 상기 하위측 포트부의 포트 식별 정보에 기초하여, 상기 패킷을 송신한 상기 시험 모듈에의 경로 정보를 특정하는 시험 방법을 제공한다.
본 발명의 제3 태양에서는, 제어 장치와, 복수의 모듈과, 상기 제어 장치 및 상기 복수의 모듈의 사이를 접속하는 복수의 중계 장치로서, 상기 제어 장치 또는 상기 제어 장치 측의 중계 장치에 접속되는 상위측 포트부와, 상기 모듈 측의 중계 장치 또는 상기 모듈에 접속되는 적어도 하나의 하위측 포트부를 각각 가지는 복수의 중계 장치를 포함하고, 각각의 상기 중계 장치는, 상기 모듈로부터 상기 제어 장치에의 패킷을 어느 하나의 상기 하위측 포트부에서 수신하여, 해당 하위측 포트부의 포트 식별 정보를 상기 패킷에 부가하여 상기 상위측 포트부로부터 송신하고, 상기 제어 장치는, 상기 패킷에 부가된, 상기 모듈로부터 해당 제어 장치에 이르는 경로 상의 각각의 상기 하위측 포트부의 포트 식별 정보에 기초하여, 상기 패킷을 송신한 상기 모듈에의 경로 정보를 특정하는 시스템을 제공한다.
또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은, 본 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다.
도 2는, 제어 장치(12), 시험 모듈(14) 및 중계 장치(16)의 기능 블록을 나타낸다.
도 3은, 본 실시 형태에 관한 시험 장치(10)의 초기화 처리 플로우를 나타낸다.
도 4는, 본 실시 형태에 관한 시험 장치(10)의, 시험 모듈(14)에 대해서 액세스 요구를 발행할 때의 처리 플로우를 나타낸다.
도 5는, 시험 장치(10)의 접속의 일례를 나타낸다.
도 6은, 도 5에 도시된 시험 장치(10)에서, 경로 정보 리드 커맨드에 따라 각 시험 모듈(14)이 송신한 반환 패킷의 각각 대응하여 제어 장치(12)가 취득하는 데이터의 일례를 나타낸다.
도 7은, 도 6에 도시된 데이터의 각 비트 필드의 내용을 나타낸다.
도 8은, 기억부(32)에 격납되는 경로 정보 및 논리 번호의 일례를 나타낸다.
도 9는, 도 5에 도시된 시험 장치(10)에서, CPU(28)가 시험 모듈(14)에 대해서 액세스 요구를 발행한 경우에서의, 처리의 흐름을 나타낸다.
도 10은, 제어 장치(12)가 시험 모듈(14)로 송신하는 패킷의 일례를 나타낸다.
도 11은, 시험 모듈(14)이 중계 장치(16)로 답신하는 반환 패킷의 일례를 나타낸다.
도 12는, 세컨더리 중계 장치(16)가 송신하는 반환 패킷의 일례를 나타낸다.
도 13은, 프라이머리 중계 장치(16)가 송신하는 반환 패킷의 일례를 나타낸다.
도 14는, 본 실시 형태의 변형예에 관한 제어 장치(12), 시험 모듈(14) 및 중계 장치(16)의 기능 블록을 나타낸다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것이 아니고, 또한 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 본 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다. 시험 장치(10)는, 반도체 장치 등의 피시험 디바이스를 시험한다. 시험 장치(10)는, 제어 장치(12)와, 복수의 시험 모듈(14)과, 복수의 중계 장치(16)를 구비한다. 제어 장치(12)는, 제어 프로그램을 실행하여 제어 장치(12)의 동작을 제어함으로써, 피시험 디바이스의 시험을 제어한다.
각 시험 모듈(14)은, 피시험 디바이스와의 사이에 신호를 주고 받는다. 각 시험 모듈(14)은, 시험 신호를 피시험 디바이스에 공급하고, 시험 신호에 따라 피시험 디바이스가 출력한 출력 신호를 수취한다. 그리고, 각 시험 모듈(14)은, 수취한 출력 신호의 값과 기대값을 비교한다. 각 시험 모듈(14)은, 예를 들면 테스트 헤드 내에 수납된 보드이어도 된다.
복수의 중계 장치(16)는, 제어 장치(12) 및 복수의 시험 모듈(14)의 사이를 접속한다. 각 중계 장치(16)는, 상위측에 하나의의 포트를 가지고, 하위측에 적어도 하나의 포트를 가진다. 각 중계 장치(16)는, 상위측의 포트에, 제어 장치(12) 또는 다른 중계 장치(16)의 하위측의 포트가 접속된다. 각 중계 장치(16)는, 하위측의 포트에, 시험 모듈(14) 또는 다른 중계 장치(16)의 상위측의 포트가 접속된다. 중계 장치(16)는, 예를 들면 테스트 헤드 내에 수납된 스위치 보드이어도 된다.
또한, 제어 장치(12)와 중계 장치(16)의 사이, 중계 장치(16)와 시험 모듈(14)의 사이, 및 중계 장치(16)와 중계 장치(16)의 사이는, 전송로(20)에 의해 접속된다. 전송로(20)는, 시리얼 데이터를 전송하는 케이블이어도 된다.
이러한 시험 장치(10)는, 최상위에 제어 장치(12)가 배치되고, 말단에 시험 모듈(14)이 배치된 스타형(또는 트리형)의 네크워크 구성으로 된다. 또한, 시험 장치(10)는, 제어 장치(12)에 직접 접속된 시험 모듈(14)을 포함한 구성이어도 된다. 또한, 시험 장치(10)에서는, 제어 장치(12), 중계 장치(16) 및 복수의 시험 모듈(14)의 접속 형태의 변경, 그리고, 시험 모듈(14) 및 중계 장치(16)의 추가 및 삭감을 자유롭게 할 수 있다.
도 2는, 제어 장치(12), 시험 모듈(14) 및 중계 장치(16)의 기능 블록을 나타낸다. 제어 장치(12)는, CPU(28)와 통신부(30)를 가진다. CPU(28)는, 프로그램을 실행하여 각 시험 모듈(14)에의 액세스 요구를 발행한다. 통신부(30)는, CPU(28)로부터 주어진 액세스 요구를 시험 모듈(14)에 송신한다. 또한, 통신부(30)는, 시험 모듈(14)로부터의 액세스 요구에 따른 응답 결과를 수신하여, 수신한 응답 결과를 CPU(28)에 답신한다.
통신부(30)는, 기억부(32)와, 송신부(34)와, 적어도 하나의 제어 포트부(36)와, 수신부(38)와, 할당부(40)를 포함한다. 기억부(32)는, 해당 제어 장치(12)로부터 복수의 시험 모듈(14)의 각각에의 경로를 나타내는 경로 정보를, 시험 모듈(14)의 각각의 논리 번호와 대응시켜 기억한다.
송신부(34)는, 패킷을 어느 하나의 제어 포트부(36)을 통해서 시험 모듈(14)로 송신한다. 송신부(34)는, 송신하는 패킷에, 액세스 요구의 내용을 나타내는 커맨드를 포함하는 것과 동시에, 해당 패킷을 주어야 하는 시험 모듈(14)에의 경로를 나타내는 경로 정보를 행선지로서 포함한다. 또한, 송신부(34)는, 초기화 처리에 있어서, 경로 정보 리드 커맨드(상세한 것은 후술한다)를 포함한 패킷을 각각의 시험 모듈(14)로 송신한다.
각 제어 포트부(36)는, 시험 모듈(14) 또는 중계 장치(16)와 접속된다. 각 제어 포트부(36)는, 접속된 시험 모듈(14) 또는 중계 장치(16)와 데이터의 교환을 한다.
수신부(38)는, 각각의 시험 모듈(14)로부터 해당 제어 장치(12)에 송신된 패킷인 반환 패킷을 제어 포트부(36)를 통해서 수신한다. 또한, 수신부(38)는, 초기화 처리에 있어서, 경로 정보 리드 커맨드에 따라 복수의 시험 모듈(14)의 각각으로부터 답신된 복수의 반환 패킷에 기초하여, 해당 시험 장치(10)가 가지는 복수의 시험 모듈(14)을 특정한다. 또한, 수신부(38)는, 이러한 복수의 반환 패킷에 기초하여, 해당 제어 장치(12)로부터 각각의 시험 모듈(14)에의 경로를 나타내는 경로 정보를 특정한다.
할당부(40)는, 초기화 처리에 있어서, 경로 정보 리드 커맨드에 따라 각각의 시험 모듈(14)로부터 답신된 반환 패킷을 수취한 것에 따라, 각각의 시험 모듈(14)에 논리 번호를 할당한다.
각 중계 장치(16)는, 상위측 포트부(44)와, 적어도 하나의 하위측 포트부(46)와, 중계 처리부(48)를 포함한다. 상위측 포트부(44)는, 제어 장치(12)가 가지는 어느 하나의 제어 포트부(36), 또는 해당 중계 장치(16)보다 제어 장치(12)측(즉, 상위측)의 다른 중계 장치(16)가 가지는 어느 하나의 하위측 포트부(46)와 접속된다. 상위측 포트부(44)는, 접속된 제어 장치(12) 또는 중계 장치(16)와 데이터의 교환을 한다.
각 하위측 포트부(46)는, 시험 모듈(14), 또는, 해당 중계 장치(16)보다 시험 모듈(14) 측(즉, 하위측)의 다른 중계 장치(16)가 가지는 상위측 포트부(44)와 접속된다. 각 하위측 포트부(46)는, 접속된 시험 모듈(14) 또는 중계 장치(16)와 데이터의 교환을 한다.
중계 처리부(48)는, 제어 장치(12)로부터 시험 모듈(14)에의 패킷을 상위측 포트부(44)를 통해서 수신한다. 그리고, 중계 처리부(48)는, 수신한 패킷을, 해당 패킷에 포함되는 경로 정보에 의해 지정되는 하위측 포트부(46)로부터 하위측으로 송신한다. 또한, 중계 처리부(48)는, 시험 모듈(14)로부터 제어 장치(12)에의 반환 패킷을 어느 하나의 하위측 포트부(46)를 통해서 수신한다. 그리고, 중계 처리부(48)는, 수신한 반환 패킷을, 상위측 포트부(44)로부터 상위측으로 송신한다.
각 시험 모듈(14)은, 모듈 포트부(52)와 모듈 처리부(54)를 포함한다. 모듈 포트부(52)는, 중계 장치(16)가 가지는 어느 하나의 하위측 포트부(46), 또는 제어 장치(12)가 가지는 어느 하나의 제어 포트부(36)와 접속된다. 모듈 포트부(52)는, 접속된 중계 장치(16) 또는 제어 장치(12)와 데이터의 교환을 한다.
모듈 처리부(54)는, 제어 장치(12)로부터 해당 시험 모듈(14)로 송신된 패킷을 모듈 포트부(52)를 통해서 수신한다. 모듈 처리부(54)는, 해당 패킷에 포함되는 커맨드에 따른 처리를 실행한다. 또한, 모듈 처리부(54)는, 해당 패킷에 포함되는 커맨드가 독출 커맨드인 경우, 처리 결과(즉, 독출 데이터)를 포함한 반환 패킷을, 모듈 포트부(52)를 통해서 해당 시험 모듈(14)에 접속된 중계 장치(16) 또는 제어 장치(12)로 송신한다.
여기에서, 복수의 시험 모듈(14)의 각각은, 해당 시험 모듈(14)를 해당 시험 장치(10) 내에서 식별시키는 모듈 식별 정보가 미리 설정된다. 각 시험 모듈(14)은, 해당 시험 모듈(14)에 대해서 설정된 모듈 식별 정보를, 내부의 레지스터 등에 기억한다.
또한, 복수의 중계 장치(16)의 각각이 가지는 각 하위측 포트부(46)에는, 해당 하위측 포트부(46)를, 해당 중계 장치(16) 내에서 식별하는 포트 식별 정보가 미리 설정된다. 각 중계 장치(16)는, 각각 하위측 포트부(46)에 설정된 포트 식별 정보를, 내부의 레지스터 등에 기억한다.
또한, 제어 장치(12)가 가지는 각 제어 포트부(36)에는, 해당 제어 포트부(36)를, 해당 제어 장치(12) 내에서 식별하는 제어 포트 식별 정보가 미리 설정된다. 그리고, 제어 장치(12)는, 각각의 제어 포트부(36)에 설정된 제어 포트 식별 정보를, 내부의 레지스터 등에 기억한다.
또한, 복수의 중계 장치(16)의 각각은, 해당 중계 장치(16)의 제어 장치(12)로부터의 접속 순위를 나타내는 접속 순위 정보를, 내부의 레지스터 등에 기억한다. 즉, 각 중계 장치(16)는, 해당 중계 장치(16)가 제어 장치(12)에 직접 접속된 순위가 1번째의 디바이스(프라이머리)인지, 프라이머리 중계 장치(16)에 접속된 순위가 2번째의 디바이스(세컨더리)인지 등을 나타내는 접속 순위 정보를, 내부의 레지스터에 기억하여도 된다.
도 3은, 본 실시 형태에 관한 시험 장치(10)의 초기화 처리 플로우를 나타낸다. 시험 장치(10)는, 제어 장치(12)에 복수의 시험 모듈(14) 및 중계 장치(16)가 접속된 경우, 예를 들면 이용자의 지시 등에 따라, 도 3에 도시된 초기화 처리를 실행한다.
초기화 처리에 있어서, 우선, 제어 장치(12)의 송신부(34)는, 경로 정보 리드 커맨드를 포함한 패킷을, 복수의 중계 장치(16)를 통해서 복수의 시험 모듈(14)로 송신한다(S11). 여기에서, 경로 정보 리드 커맨드는, 복수의 중계 장치(16)를 통해서 제어 장치(12)에 접속된 복수의 시험 모듈(14)을 인식하기 위한 독출 커맨드이다. 제어 장치(12)의 송신부(34)는, 일례로서, 경로 정보 리드 커맨드를 브로드캐스트 송신하여도 된다.
계속하여, 각각의 시험 모듈(14)의 모듈 처리부(54)는, 제어 장치(12)로부터 송신된 경로 정보 리드 커맨드를 포함한 패킷을 수신한다(S12). 계속하여, 각각의 시험 모듈(14)은, 해당 시험 모듈(14)을 식별하는 모듈 식별 정보를 포함한 반환 패킷을 생성한다. 그리고, 각각의 시험 모듈(14)은, 생성한 반환 패킷을, 해당 시험 모듈(14)에 접속된 접속처의 중계 장치(16) 또는 제어 장치(12)로 답신한다(S13).
계속하여, 각각의 중계 장치(16)는, 어느 하나의 하위측 포트부(46)를 통해서, 해당 하위측 포트부(46)에 접속된 다른 중계 장치(16) 또는 시험 모듈(14)로부터 반환 패킷을 수신한다(S14). 계속하여, 각각의 중계 장치(16)는, 각각 하위측 포트부(46)로 수신한 반환 패킷의 각각에, 해당 반환 패킷을 수신한 하위측 포트부(46)의 포트 식별 정보를 부가한다. 이에 더하여, 각각의 중계 장치(16)는, 각각의 하위측 포트부(46)로 수신한 반환 패킷의 각각에, 부가한 포트 식별 정보에 대응시켜 해당 제어 장치(12)의 접속 순위 정보를 더 부가하여도 된다. 그리고, 각각의 중계 장치(16)는, 상위측 포트부(44)로부터, 포트 식별 정보 및 접속 순위 정보가 부가된 패킷을, 해당 상위측 포트부(44)에 접속된 제어 장치(12) 또는 중계 장치(16)로 송신한다(S15).
계속하여, 제어 장치(12)의 수신부(38)는, 해당 제어 포트부(36)에 접속된 중계 장치(16) 또는 시험 모듈(14)로부터 반환 패킷을 수신한다(S16). 계속하여, 제어 장치(12)의 수신부(38)는, 수신한 반환 패킷의 각각에 포함되는 포트 식별 정보 및 접속 순위 정보를, 해당 반환 패킷을 수신한 제어 포트부(36)의 제어 포트 식별 정보와 함께 격납한다(S17). 이 결과, 수신부(38)는, 수신한 각각의 반환 패킷에 대응하여, 해당 반환 패킷이 통과한 시험 모듈(14)로부터 해당 제어 장치(12)에 이르는 경로 상의 각각의 하위측 포트부(46)의 포트 식별 정보 및 접속 순위 정보, 그리고, 제어 포트 식별 정보를 격납할 수 있다.
계속하여, 제어 장치(12)의 수신부(38)는, 격납된 모듈 식별 정보에 기초하여, 각각의 반환 패킷을 송신한 시험 모듈(14)을 특정한다. 또한, 제어 장치(12)의 수신부(38)는, 수신한 각각의 반환 패킷에 대응하여 격납된, 포트 식별 정보 및 접속 순위 정보, 그리고, 제어 포트 식별 정보에 기초하여, 해당 제어 장치(12)로부터 해당 반환 패킷을 송신한 시험 모듈(14)에의 경로를 나타내는 경로 정보를 특정한다(S18).
계속하여, 제어 장치(12)의 할당부(40)는, 경로 정보 리드 커맨드에 따라 각각의 시험 모듈(14)로부터 답신된 반환 패킷을 수취한 것에 따라, 해당 시험 모듈(14)에 논리 번호를 할당한다(S19). 여기에서, 반환 패킷은 해당 시험 장치(10)가 구비한 모든 시험 모듈(14)로부터 송신되므로, 할당부(40)는, 복수의 시험 모듈(14)의 각각에 논리 번호를 할당할 수 있다. 계속하여, 제어 장치(12)의 기억부(32)는, 각각의 시험 모듈(14)로부터의 반환 패킷에 기초하는 경로 정보를, 대응하는 시험 모듈(14)의 논리 번호에 대응시켜 격납한다(S20). 그리고, 해당 시험 장치(10)가 구비한 복수의 시험 모듈(14)의 모두에 대해, 경로 정보 및 논리 번호가 기억부(32)에 기억되면, 제어 장치(12)는, 각각의 시험 모듈(14)에 대해서 액세스 가능해진다.
이상과 같이 본 실시 형태에 관한 시험 장치(10)는, 각각의 시험 모듈(14)로부터 모듈 식별 정보를 독출하는 것으로, 초기화 처리를 실시한다. 이에 의해, 시험 장치(10)에 의하면, 간이하게 초기화 처리를 실시할 수 있다.
도 4는, 본 실시 형태에 관한 시험 장치(10)의, 시험 모듈(14)에 대해서 액세스 요구를 발행할 때의 처리 플로우를 나타낸다. 우선, 제어 장치(12)의 송신부(34)는, CPU(28)로부터 지정된 논리 번호의 시험 모듈(14)에 대한 액세스 요구를 받은 것에 따라, 해당 논리 번호에 대응시킨 경로 정보를 기억부(32)로부터 독출한다(S31).
계속하여, 제어 장치(12)의 송신부(34)는, 액세스 요구의 내용을 나타내는 커맨드를 포함하는 것과 동시에, 독출한 경로 정보를 행선지로서 포함한 패킷을 생성한다. 그리고, 제어 장치(12)의 송신부(34)는, 생성한 패킷을, 독출한 경로 정보에 의해 지정되는 제어 포트부(36)로부터, 해당 제어 장치(12)에 접속된 중계 장치(16) 또는 시험 모듈(14)로 송신한다(S32).
계속하여, 중계 장치(16)는, 커맨드 및 경로 정보를 포함한 패킷을 상위측 포트부(44)에 의해 수신한다. 중계 장치(16)는, 상위측 포트부(44)에 의해 수신한 패킷을, 해당 패킷에 포함되는 경로 정보에 의해 지정되는 하위측 포트부(46)로부터, 하위측의 다른 중계 장치(16) 또는 시험 모듈(14)로 송신한다(S33).
계속하여, 시험 모듈(14)은, 커맨드 및 경로 정보를 포함한 패킷을 모듈 포트부(52)에 의해 수신한다. 시험 모듈(14)은, 모듈 포트부(52)에 의해 수신한 패킷에 포함되는 커맨드에 따른 처리를 실행한다(S34).
또한, 시험 모듈(14)은, 독출 커맨드를 수취한 경우에는, 처리 결과(독출 데이터)를 포함한 반환 패킷을, 모듈 포트부(52)로부터 답신한다(S35). 이 경우에 있어서, 시험 모듈(14)은, 반환 패킷에 해당 시험 모듈(14)의 모듈 식별 정보를 부가하여도 된다.
계속하여, 중계 장치(16)는, 어느 하나의 하위측 포트부(46)에 의해 수신한 반환 패킷을, 상위측 포트부(44)로부터 송신한다(S36). 이 경우 에 있어서, 중계 장치(16)는, 반환 패킷에, 해당 반환 패킷을 수신한 하위측 포트부(46)의 포트 식별 정보를 부가하여도 된다.
계속하여, 제어 장치(12)는, 어느 하나의 제어 포트부(36)에 의해 반환 패킷을 수신한다. 그리고, 제어 장치(12)는, 수신한 반환 패킷에 포함되는 처리 결과(독출 데이터)를, 액세스 요구에 따른 응답으로서 CPU(28)에 답신한다(S37).
이상과 같이 본 실시 형태에 관한 시험 장치(10)는, 복수의 시험 모듈(14)의 각각의 논리 번호와 제어 장치(12)로부터 각각의 시험 모듈(14)까지의 경로 정보를 대응시켜 기억한다. 따라서, 시험 장치(10)는, 액세스 대상이 되는 시험 모듈(14)의 경로 정보를 독출하여 행선지로서 패킷에 포함해 송신하면, 목적인 시험 모듈(14)에 액세스 요구를 전송할 수 있다. 이에 의해, 시험 장치(10)는, 액세스 요구에 의해 지정된 어드레스가, 어느 시험 모듈(14)에 할당된 어드레스 범위에 히트할지를 판단하지 않아도 된다.
도 5는, 시험 장치(10)의 접속의 일례를 나타낸다. 시험 장치(10)는, 일례로서, 제어 장치(12)와 제1 ~ 제2 프라이머리 중계 장치(16)와, 제1 ~ 제2 세컨더리 중계 장치(16)와, 제1 ~ 제10 시험 모듈(14)을 구비하여도 된다.
본 예에서, 제어 장치(12)는, 제1 ~ 제4 제어 포트부(36)를 가진다. 제1 제어 포트부(36)에는, 제10 시험 모듈(14)이 접속된다. 제2 제어 포트부(36)에는, 제1 프라이머리 중계 장치(16)가 접속된다. 제3 제어 포트부(36)에는 어떤 디바이스도 접속되지 않는다. 제4 제어 포트부(36)에는, 제2 프라이머리 중계 장치(16)가 접속된다.
또한, 본 예에서, 각각의 중계 장치(16)는, 제1 ~ 제3 하위측 포트부(46)를 가진다. 제1 프라이머리 중계 장치(16)의 제1, 제2 및 제3 하위측 포트부(46)에는, 제3, 제2 및 제1 시험 모듈(14)이 접속된다.
제2 프라이머리 중계 장치(16)의 제1 하위측 포트부(46)에는, 제1 세컨더리 중계 장치(16)가 접속된다. 제2 프라이머리 중계 장치(16)의 제2 하위측 포트부(46)에는, 제2 세컨더리 중계 장치(16)가 접속된다.
제1 세컨더리 중계 장치(16)의 제1, 제2 및 제3 하위측 포트부(46)에는, 제6, 제5 및 제4 시험 모듈(14)이 접속된다. 제2 세컨더리 중계 장치(16)의 제1, 제2 및 제3 하위측 포트부(46)에는, 제9, 제8 및 제7 시험 모듈(14)이 접속된다.
이하, 이러한 구성의 시험 장치(10)를 예로 들어, 구체적으로 처리를 설명한다.
도 6은, 도 5에 도시된 시험 장치(10)에서, 경로 정보 리드 커맨드에 따라 각 시험 모듈(14)이 송신한 반환 패킷의 각각에 대응하여 제어 장치(12)가 취득하는 데이터의 일례를 나타낸다. 도 7은, 도 6에 도시된 데이터의 각 비트 필드의 내용을 나타낸다.
제어 장치(12)는, 경로 정보 리드 커맨드에 따라 각 시험 모듈(14)이 송신한 반환 패킷의 각각에 대응하여, 예를 들면 도 6에 도시된 바와 같이 32 비트의 데이터를 취득한다.
도 6에 도시된 각 데이터의 제1 비트로부터 제8 비트까지의 값은, 대응하는 반환 패킷을 수신한 제어 포트부(36)를 식별하는 제어 포트 식별 정보를 나타낸다. 또한, 제9 비트로부터 제16 비트까지의 값은, 대응하는 반환 패킷이 통과한 프라이머리 중계 장치(16)의 하위측 포트부(46)를 식별하는 포트 식별 정보를 나타낸다. 또한, 제17 비트로부터 제24 비트까지의 값은, 대응하는 반환 패킷이 통과한 세컨더리 중계 장치(16)의 하위측 포트부(46)를 식별하는 포트 식별 정보를 나타낸다. 또한, 제25 비트로부터 제32 비트까지의 값은, 대응하는 반환 패킷을 송신한 시험 모듈(14)을 식별하는 모듈 식별 정보를 나타낸다.
따라서, 예를 들면, 도 6의 위로부터 9번째의 데이터는 제1 ~ 8비트가 "04"이므로, 해당 데이터에 대응하는 반환 패킷은, 제4 제어 포트부(36)로 수신된 것을 알 수 있다. 또한, 해당 데이터는 제9 ~ 16비트가 "02"이므로, 해당 데이터에 대응하는 반환 패킷은, 프라이머리 중계 장치(16)가 가지는 제2 하위측 포트부(46)를 통과한 것을 알 수 있다. 또한, 해당 데이터는 제17 ~ 24비트가 "01"이므로, 해당 데이터에 대응하는 반환 패킷은, 세컨더리 중계 장치(16)가 가지는 제1 하위측 포트부(46)를 통과한 것을 알 수 있다. 또한, 해당 데이터는, 제25 ~ 32비트가 "06"이므로, 해당 데이터에 대응하는 반환 패킷은, 제6 시험 모듈(14)로부터 답신된 것을 알 수 있다.
제어 장치(12)는, 경로 정보 리드 커맨드를 송신한 결과, 이상과 같은 데이터를 각각의 반환 패킷마다 취득하므로, 해당 시험 장치(10)에 접속된 모든 시험 모듈(14)에 대한, 모듈 식별 정보 및 경로 정보를 특정할 수 있다.
도 8은, 기억부(32)에 격납되는 경로 정보 및 논리 번호의 일례를 나타낸다. 제어 장치(12)는, 경로 정보 리드 커맨드에 따라 각 시험 모듈(14)이 송신한 각각의 반환 패킷에 부가된 모듈 식별 정보에 기초하여, 해당 시험 장치(10)에 접속된 모든 시험 모듈(14)의 종별 등을 특정한다. 그리고, 제어 장치(12)는, 특정한 모든 시험 모듈(14)의 각각에, CPU(28)로부터의 액세스가 가능하도록 고유의 논리 번호를 할당한다. 또한, 제어 장치(12)는, 경로 정보 리드 커맨드에 따라 각 시험 모듈(14)이 송신한 각각의 반환 패킷에 부가된 포트 식별 정보, 및 각각의 반환 패킷을 제어 포트부(36)를 나타내는 제어 포트 식별 정보에 기초하여, 해당 제어 장치(12)로부터 각각의 시험 모듈(14)에의 패킷의 송신 경로를 나타내는 경로 정보를 특정한다.
그리고, 기억부(32)는, 해당 시험 장치(10)에 접속된 각각의 시험 모듈(14)에 대응하는, 논리 번호 및 경로 정보의 그룹을, 서로 대응시켜 기억한다. 기억부(32)는, 예를 들면, 도 6에 도시된, 모듈 식별 정보(제25 ~ 32 비트의 값)를 제외한 값을, 경로 정보로서 기억하여도 된다. 또한, 기억부(32)는, 논리 번호 및 경로 정보의 그룹을, 논리 번호 순으로 정렬하여 기억하여도 된다. 이에 의해, CPU(28)가 논리 번호를 지정하여 시험 모듈(14)에 액세스 요구를 발행하는 경우에 있어서, 송신부(34)는, 해당 액세스 요구를 지정하는 커맨드를 송신하는 행선지인 경로 정보를, 기억부(32)로부터 독출할 수 있다.
또한, 기억부(32)는, 해당 시험 장치(10)에 접속 가능한 시험 모듈(14)의 수(예를 들면, 64개)에 대응하는 경로 정보 및 논리 번호의 그룹을 기억하는 영역을 미리 가져도 된다. 또한, 기억부(32)는, 리셋트 후에 각 기억 영역에 기억되는 리셋트값도 아울러 기억하여도 된다.
도 9는, 도 5에 도시된 시험 장치(10)에서, CPU(28)가 시험 모듈(14)에 대해서 액세스 요구를 발행한 경우에 있어서의, 처리의 흐름을 나타낸다. 도 10, 도 11, 도 12 및 도 13은, 도 9의 처리에서 송신되는 패킷의 일례를 나타낸다.
우선, 단계 S101에서, CPU(28)는, 예를 들면 송신부(34) 내에서의 논리 번호 지정용의 레지스터에, 액세스 대상이 되는 시험 모듈(14)의 논리 번호를 기입한다. 계속하여, 단계 S102에서, CPU(28)는, 송신부(34) 내에서의 어드레스 지정용의 레지스터에, 액세스 대상이 되는 어드레스의, 시험 모듈(14)에서의 엔트리 포인트로부터의 오프셋 값을 기입한다.
계속하여, 단계 S103에서, CPU(28)는, 송신부(34) 내에서의, 지정된 액세스 요구를 시험 모듈(14)에 송신하기 위한 트리거가 되는 레지스터에 대해서, 액세스를 실시한다. 본 예에서는, CPU(28)는, 독출 커맨드를 송신하기 위한 트리거가 되는 레지스터에 대해서, 독출의 액세스를 실시한다.
계속하여, 단계 S104에서, 제어 장치(12)의 송신부(34)는, 커맨드의 내용을 나타내는 코드, 경로 정보 및 오프셋 값을 포함한 패킷을 생성한다. 이 경우에 있어서, 송신부(34)는, 논리 번호 지정용의 레지스터에 기입된 논리 번호에 대응하여 기억된 경로 정보를, 기억부(32)로부터 독출하여 패킷에 포함한다. 그리고, 송신부(34)는, 생성한 패킷을, 독출한 경로 정보에 의해 지정된 제어 포트부(36)로부터 송신한다.
예를 들면, 송신부(34)는, 도 10에 도시된 바와 같은 패킷을 생성한다. 즉, 송신부(34)는, 헤더 부분(Command)에, 리드 커맨드(Normal Single Read24)를 나타내는 코드(Code0 = "0x24")를 포함한 패킷을 생성한다. 또한, 송신부(34)는, 헤더 부분에, 프라이머리 중계 장치(16) 내의 해당 패킷을 통과시켜야 할 제2 하위측 포트부(46)를 지정하는 포트 식별 정보(Primarry Switch field = "0x02")를 포함한 패킷을 생성한다. 또한, 송신부(34)는, 헤더 부분에, 세컨더리 중계 장치(16) 내의 해당 패킷을 통과시켜야 할 제1 하위측 포트부(46)를 지정하는 포트 식별 정보(Secondary Switch field = "0x01")를 포함한 패킷을 생성한다. 또한, 또한, 송신부(34)는, 어드레스 부분(A0-A2)에, 액세스 대상이 되는 시험 모듈(14)의 엔트리로부터의 오프셋 값(0x120)을 포함한 패킷을 생성한다. 그리고, 송신부(34)는, 이러한 패킷을, 독출한 경로 정보에 의해 지정된 제어 포트부(36)(본 예에서는, 제4 제어 포트부(36))로부터 송신한다.
계속하여, 단계 S105에서, 프라이머리 중계 장치(16)는, 제어 장치(12)로부터 패킷을 수신하여, 수신한 패킷을 경로 정보에 나타난 하위측 포트부(46)로부터 송신한다. 본 예에서는, 제2 프라이머리 중계 장치(16)가, 제어 장치(12)의 제4 제어 포트부(36)로부터 패킷을 수신한다. 그리고, 제2 프라이머리 중계 장치(16)가, 수신한 패킷을, 해당 패킷을 통과시켜야 할 프라이머리 중계 장치(16)가 가지는 하위측 포트부(46)를 지정하는 포트 식별 정보에 기술된 제2 하위측 포트부(46)로부터 송신한다.
계속하여, 단계 S106에서, 세컨더리 중계 장치(16)는, 프라이머리 중계 장치(16)로부터 패킷을 수신하여, 수신한 패킷을 경로 정보에 나타난 하위측 포트부(46)로부터 송신한다. 본 예에서는, 제1 세컨더리 중계 장치(16)가, 제2 프라이머리 중계 장치(16)로부터 패킷을 수신한다. 그리고, 제1 세컨더리 중계 장치(16)가, 수신한 패킷을, 해당 패킷을 통과시켜야 할 세컨더리 중계 장치(16)가 가지는 하위측 포트부(46)를 지정하는 포트 식별 정보에 기술된 제1 하위측 포트부(46)로부터 송신한다.
계속하여, 단계 S107에서, 시험 모듈(14)은, 세컨더리 중계 장치(16)로부터 패킷을 수신하여, 수신한 패킷의 코드에 의해 지정된 동작을 실행한다. 그리고, 시험 모듈(14)은, 실행 결과(독출 데이터)를 포함한 반환 패킷을 세컨더리 중계 장치(16)에 답신한다. 본 예에서는, 제6 시험 모듈(14)이, 제1 세컨더리 중계 장치(16)로부터 패킷을 수신하여, 엔트리 포인트에 오프셋 값(0x120)을 가산한 어드레스로부터 데이터를 독출한다. 그리고, 제6 시험 모듈(14)이, 실행 결과(독출 데이터)를 포함한 반환 패킷을 제1 세컨더리 중계 장치(16)에 답신한다.
예를 들면, 시험 모듈(14)은, 도 11에 도시된 바와 같은 반환 패킷을 생성한다. 즉, 시험 모듈(14)은, 헤더 부분(Command)에, 리드 커맨드의 응답 데이터(Normal Single Read Data24)를 나타내는 코드(Code0 = "0x25")를 포함한 패킷을 생성한다. 또한, 시험 모듈(14)은, 어드레스 부분(A0-A2)에, 액세스 대상이 되는 시험 모듈(14)의 엔트리로부터의 오프셋 값(0x120)을 포함한 반환 패킷을 생성한다. 또한, 또한, 시험 모듈(14)은, 페이로드 부분(D0-D3)에, 독출한 데이터(0x12345678)를 포함한 반환 패킷을 생성한다. 그리고, 시험 모듈(14)은, 이러한 반환 패킷을, 해당 시험 모듈(14)에 접속된 중계 장치(16)에 답신한다.
계속하여, 단계 S108에서, 세컨더리 중계 장치(16)는, 시험 모듈(14)로부터 반환 패킷을 수신하여, 수신한 반환 패킷에 해당 반환 패킷을 수신한 하위측 포트부(46)의 포트 식별 정보를 부가한다. 그리고, 세컨더리 중계 장치(16)는, 포트 식별 정보를 부가한 반환 패킷을 상위측 포트부(44)로부터 프라이머리 중계 장치(16)에 송신한다. 본 예에서는, 도 12에 도시된 바와 같이, 제1 세컨더리 중계 장치(16)가, 수신한 반환 패킷에, 제1 하위측 포트부(46)의 포트 식별 번호(0x01)를, 세컨더리 중계 장치(16)가 가지는 하위측 포트부(46)를 지정하는 포트 식별 정보가 기술되는 영역(Secondary Switch field)에 기술한다.
계속하여, 단계 S109에서, 프라이머리 중계 장치(16)는, 세컨더리 중계 장치(16)로부터 반환 패킷을 수신하여, 수신한 반환 패킷에 해당 반환 패킷을 수신한 하위측 포트부(46)의 포트 식별 정보를 부가한다. 그리고, 프라이머리 중계 장치(16)는, 포트 식별 정보를 부가한 반환 패킷을 상위측 포트부(44)로부터 제어 장치(12)에 송신한다. 본 예에서는, 도 13에 도시된 바와 같이, 제2 프라이머리 중계 장치(16)가, 수신한 반환 패킷에, 제2 하위측 포트부(46)의 포트 식별 번호(0x02)를, 프라이머리 중계 장치(16)가 가지는 하위측 포트부(46)를 지정하는 포트 식별 정보가 기술되는 영역(Primarry Switch field)에 기술한다.
계속하여, 단계 S110에서, 제어 장치(12)의 수신부(38)는, 프라이머리 중계 장치(16)로부터 반환 패킷을 수신한다. 그리고, 제어 장치(12)의 수신부(38)는, 수신한 반환 패킷에 포함되는 실행 결과(독출 데이터 = 0x12345678)를 예를 들면 리트라이로 대기시키고 있던 CPU(28)로부터의 액세스에 대해서 답신한다.
이상과 같이 시험 장치(10)에 의하면, 제어 장치(12)가, 초기화 처리에서 기억된 경로 정보에 기초하여, 지정된 시험 모듈(14)에 용이하게 액세스 요구를 송신할 수 있다.
도 14는, 본 실시 형태의 변형예에 관한 제어 장치(12), 시험 모듈(14) 및 중계 장치(16)의 기능 블록을 나타낸다. 본 변형예에 관한 시험 장치(10)는, 본 실시 형태에 관한 시험 장치(10)와 실질적으로 동일한 구성 및 기능을 채용하므로, 본 실시 형태에 관한 시험 장치(10)가 구비한 부재와 실질적으로 동일한 구성 및 기능의 부재에 동일한 부호를 부여하고 이하 상이점을 제외하고는 설명을 생략한다.
본 변형예에 관한 제어 장치(12)가 가지는 통신부(30)는, 수신 판정부(62)와 반환값 생성부(64)를 더 포함한다. 수신 판정부(62)는, 복수의 시험 모듈(14)에 대한 브로드캐스트 리드를 송신한 것에 따라 각각의 시험 모듈(14)로부터의 반환 패킷을 수신하였는지 여부를 판정한다. 반환값 생성부(64)는, 수신 판정부(62)에 의해 복수의 시험 모듈(14)의 모두로부터 반환 패킷을 수신했다고 판정된 것에 따라, 복수의 시험 모듈(14)로부터의 반환 데이터에 기초하는 반환값을 생성한다.
또한, 본 변형예에서, 기억부(32)는, 논리 번호 및 경로 정보의 대응이 초기화되었던 것에 따라, 제어 장치(12)에 접속된 중계 장치(16)의 각각의 하위측 포트부(46)에 논리 번호를 대응시켜, 해당 하위측 포트부(46)보다 하위측으로 브로드캐스트 리드를 송신해야 하는 것을 나타내는 경로 정보를 격납한다.
이러한 변형예에 관한 시험 장치(10)는, 1회의 커맨드의 발행에 의해 복수의 시험 모듈(14)로부터 병행하여 데이터를 독출하는 브로드캐스트 리드를 발행하는 경우, 이하와 같이 동작을 한다. 즉, 제어 장치(12)의 송신부(34)는, CPU(28)로부터 브로드캐스트 리드의 요구를 받은 것에 따라, 기억부(32)로부터 브로드캐스트 리드를 송신해야 하는 것을 나타내는 경로 정보를 독출한다.
계속하여, 송신부(34)는, 브로드캐스트 리드를 나타내는 커맨드를 포함하는 것과 동시에, 독출한 경로 정보를 행선지로서 포함한 패킷을 생성한다. 그리고, 제어 장치(12)의 송신부(34)는, 생성한 패킷을, 경로 정보에 나타난 적어도 하나의 제어 포트부(36)(예를 들면, 모든 제어 포트부(36))의 각각으로부터, 패킷을 하위측으로 송신한다.
이 결과, 복수의 시험 모듈(14)이, 브로드캐스트 리드를 나타내는 커맨드를 포함한 패킷을 수취한다. 이 패킷을 수취한 복수의 시험 모듈(14)의 각각은, 수취한 커맨드에 따른 독출 동작을 실시하여, 처리 결과(독출 데이터)를 포함한 반환 패킷을 제어 장치(12)로 답신한다.
수신 판정부(62)는, 브로드캐스트 리드를 송신한 복수의 시험 모듈(14)의 모두로부터 반환 패킷을 수신하였는지 여부를 판정한다. 반환값 생성부(64)는, 수신 판정부(62)에 의해 복수의 시험 모듈(14)의 모두로부터 반환 패킷을 수신했다고 판정된 것에 따라, 복수의 시험 모듈(14)로부터의 반환 데이터에 기초하는 반환값을 생성하여, 생성한 반환값을 CPU(28)로 답신한다.
또한, 반환값 생성부(64)는, 일례로서, 반환값으로서 복수의 시험 모듈(14)로부터의 반환 데이터를 정렬한 비트맵을 생성하여도 된다. 또한, 반환값 생성부(64)는, 일례로서, 반환값으로서 복수의 시험 모듈(14)로부터의 반환 데이터의 논리곱, 부정 논리곱, 논리합, 또는 부정 논리합을 산출하여도 된다.
이상과 같이 본 변형예에 관한 시험 장치(10)에 의하면, 브로드캐스트 리드에 따른 처리를 간이하게 실시할 수 있다.
이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
예를 들면, 시험 장치(10)에 한정되지 않는 일반적인 데이터를 송신하는 시스템에 적용할 수도 있다. 즉, 제어 장치와 복수의 모듈과 제어 장치 및 복수의 모듈의 사이를 접속하는 복수의 중계 장치를 구비한 시스템에, 상기 실시 형태를 통해서 설명한 기술을 적용할 수도 있다. 이 경우에 있어서, 해당 시스템의 제어 장치에는, 본 실시 형태에 관한 제어 장치(12)와 같은 통신 처리 기능이 적용되고, 해당 시스템의 모듈은, 본 실시 형태에 관한 시험 모듈(14)과 같은 통신 처리 기능이 적용되고, 해당 시스템의 중계 장치는 본 실시 형태에 관한 중계 장치(16)와 같은 통신 기능이 적용된다.
또한, 청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용해 설명하였다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.

Claims (10)

  1. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스의 시험을 제어하는 제어 장치;
    상기 피시험 디바이스와의 사이에 신호를 주고 받는 복수의 시험 모듈;
    상기 제어 장치 및 상기 복수의 시험 모듈의 사이를 접속하는 복수의 중계 장치로서, 상기 제어 장치 또는 상기 제어 장치 측의 중계 장치에 접속되는 상위측 포트부와, 상기 시험 모듈 측의 중계 장치 또는 상기 시험 모듈에 접속되는 적어도 하나의 하위측 포트부를 각각 가지는 복수의 중계 장치
    를 구비하고,
    각각의 상기 중계 장치는, 상기 시험 모듈로부터 상기 제어 장치에의 패킷을 어느 하나의 상기 하위측 포트부에서 수신하여, 해당 하위측 포트부의 포트 식별 정보를 상기 패킷에 부가하여 상기 상위측 포트부로부터 송신하고,
    상기 제어 장치는, 상기 패킷에 부가된, 상기 시험 모듈로부터 해당 제어 장치에 이르는 경로 상의 각각의 상기 하위측 포트부의 포트 식별 정보에 기초하여, 상기 패킷을 송신한 상기 시험 모듈에의 경로 정보를 특정하고,
    상기 제어 장치는, 상기 복수의 중계 장치를 통해서 상기 제어 장치에 접속된 상기 복수의 시험 모듈을 인식하기 위한 경로 정보 리드 커맨드를 상기 복수의 중계 장치를 통해서 상기 복수의 시험 모듈로 송신하는 송신부를 포함하고,
    각각의 상기 시험 모듈은, 해당 시험 모듈을 식별하는 모듈 식별 정보를 포함한 반환 패킷을 접속처의 상기 중계 장치 또는 상기 제어 장치로 답신하고,
    각각의 상기 중계 장치는, 상기 하위측 포트부에서 수신한 반환 패킷에 해당 하위측 포트부의 포트 식별 정보를 부가하여 상기 상위측 포트부로부터 송신하는,
    시험 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제어 장치는,
    상기 경로 정보 리드 커맨드에 따라 각각의 상기 시험 모듈로부터 답신된 반환 패킷을 수취한 것에 따라, 해당 시험 모듈에 논리 번호를 할당하는 할당부; 및
    각각의 상기 시험 모듈로부터의 상기 반환 패킷에 기초하는 상기 경로 정보를, 상기 논리 번호에 대응시켜 격납하는 기억부
    를 포함하는,
    시험 장치.
  4. 제3항에 있어서,
    상기 제어 장치의 상기 송신부는, 지정된 논리 번호의 상기 시험 모듈에 대한 액세스 요구를 받은 것에 따라, 해당 논리 번호에 대응시킨 상기 경로 정보를 상기 기억부로부터 독출하여, 해당 경로 정보를 행선지로서 포함한 패킷을 해당 제어 장치에 접속된 상기 중계 장치로 더 송신하고,
    각각의 상기 중계 장치는, 상기 상위측 포트부에서 수신한 패킷의 상기 경로 정보에 의해 지정되는 상기 하위측 포트부로부터 하위측으로 해당 패킷을 송신하는,
    시험 장치.
  5. 제4항에 있어서,
    상기 제어 장치는,
    상기 복수의 시험 모듈에 대한 브로드캐스트 리드를 송신한 것에 따라 각각의 상기 시험 모듈로부터의 상기 반환 패킷을 수신하였는지 여부를 판정하는 수신 판정부; 및
    상기 복수의 시험 모듈의 모두로부터 상기 반환 패킷을 수신하였다고 판정된 것에 따라, 상기 복수의 시험 모듈로부터의 반환 데이터에 기초하는 반환값을 생성하는 생성부
    를 포함하는,
    시험 장치.
  6. 제5항에 있어서,
    상기 반환값 생성부는, 상기 반환값으로서 상기 복수의 시험 모듈로부터의 반환 데이터를 정렬한 비트맵을 생성하는,
    시험 장치.
  7. 제5항에 있어서,
    상기 반환값 생성부는, 상기 반환값으로서 상기 복수의 시험 모듈로부터의 반환 데이터의 논리곱, 부정 논리곱, 논리합, 또는 부정 논리합을 산출하는,
    시험 장치.
  8. 제3항 내지 제7항 중 어느 한 항에 있어서,
    상기 기억부는, 상기 논리 번호 및 상기 경로 정보의 대응이 초기화된 것에 따라, 상기 제어 장치에 접속된 상기 중계 장치의 각각의 상기 하위측 포트부에 논리 번호를 대응시켜, 해당 하위측 포트부보다 하위측으로 브로드캐스트 리드를 송신해야 하는 것을 나타내는 상기 경로 정보를 격납하는,
    시험 장치.
  9. 피시험 디바이스를 시험하는 시험 장치에서의 시험 방법에 있어서,
    상기 시험 장치는,
    상기 피시험 디바이스의 시험을 제어하는 제어 장치;
    상기 피시험 디바이스와의 사이에 신호를 주고 받는 복수의 시험 모듈;
    상기 제어 장치 및 상기 복수의 시험 모듈의 사이를 접속하는 복수의 중계 장치로서, 상기 제어 장치 또는 상기 제어 장치 측의 중계 장치에 접속되는 상위측 포트부와, 상기 시험 모듈 측의 중계 장치 또는 상기 시험 모듈에 접속되는 적어도 하나의 하위측 포트부를 각각 가지는 복수의 중계 장치
    를 포함하고,
    각각의 상기 중계 장치에 의해, 상기 시험 모듈로부터 상기 제어 장치에의 패킷을 어느 하나의 상기 하위측 포트부에서 수신하여, 해당 하위측 포트부의 포트 식별 정보를 상기 패킷에 부가하여 상기 상위측 포트부로부터 송신하고,
    상기 제어 장치에 의해, 상기 패킷에 부가된, 상기 시험 모듈로부터 해당 제어 장치에 이르는 경로 상의 각각의 상기 하위측 포트부의 포트 식별 정보에 기초하여, 상기 패킷을 송신한 상기 시험 모듈에의 경로 정보를 특정하고,
    상기 제어 장치는, 상기 복수의 중계 장치를 통해서 상기 제어 장치에 접속된 상기 복수의 시험 모듈을 인식하기 위한 경로 정보 리드 커맨드를 상기 복수의 중계 장치를 통해서 상기 복수의 시험 모듈로 송신하는 송신부를 포함하고,
    각각의 상기 시험 모듈에 의해, 해당 시험 모듈을 식별하는 모듈 식별 정보를 포함한 반환 패킷을 접속처의 상기 중계 장치 또는 상기 제어 장치로 답신하고,
    각각의 상기 중계 장치에 의해, 상기 하위측 포트부에서 수신한 반환 패킷에 해당 하위측 포트부의 포트 식별 정보를 부가하여 상기 상위측 포트부로부터 송신하는,
    시험 방법.
  10. 제어 장치;
    복수의 모듈; 및
    상기 제어 장치 및 상기 복수의 모듈의 사이를 접속하는 복수의 중계 장치로서, 상기 제어 장치 또는 상기 제어 장치 측의 중계 장치에 접속되는 상위측 포트부와, 상기 모듈 측의 중계 장치 또는 상기 모듈에 접속되는 적어도 하나의 하위측 포트부를 각각 가지는 복수의 중계 장치
    를 포함하고,
    각각의 상기 중계 장치는, 상기 모듈로부터 상기 제어 장치에의 패킷을 어느 하나의 상기 하위측 포트부에서 수신하여, 해당 하위측 포트부의 포트 식별 정보를 상기 패킷에 부가하여 상기 상위측 포트부로부터 송신하고,
    상기 제어 장치는, 상기 패킷에 부가된, 상기 모듈로부터 해당 제어 장치에 이르는 경로 상의 각각의 상기 하위측 포트부의 포트 식별 정보에 기초하여, 상기 패킷을 송신한 상기 모듈에의 경로 정보를 특정하고,
    상기 제어 장치는, 상기 복수의 중계 장치를 통해서 상기 제어 장치에 접속된 상기 복수의 모듈을 인식하기 위한 경로 정보 리드 커맨드를 상기 복수의 중계 장치를 통해서 상기 복수의 모듈로 송신하는 송신부를 포함하고,
    각각의 상기 모듈은, 해당 모듈을 식별하는 모듈 식별 정보를 포함한 반환 패킷을 접속처의 상기 중계 장치 또는 상기 제어 장치로 답신하고,
    각각의 상기 중계 장치는, 상기 하위측 포트부에서 수신한 반환 패킷에 해당 하위측 포트부의 포트 식별 정보를 부가하여 상기 상위측 포트부로부터 송신하는,
    시스템.
KR1020107025904A 2008-05-30 2008-08-28 시험 장치, 시험 방법 및 시스템 KR101137538B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5720508P 2008-05-30 2008-05-30
US61/057,205 2008-05-30
PCT/JP2008/065456 WO2009144842A1 (ja) 2008-05-30 2008-08-28 試験装置、試験方法およびシステム

Publications (2)

Publication Number Publication Date
KR20110005274A KR20110005274A (ko) 2011-01-17
KR101137538B1 true KR101137538B1 (ko) 2012-04-23

Family

ID=41376733

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020107025470A KR101215388B1 (ko) 2008-05-30 2008-07-16 시험 장치 및 송신 장치
KR1020107025298A KR101185971B1 (ko) 2008-05-30 2008-08-28 통신 시스템, 시험 장치, 통신 장치, 통신 방법 및 시험 방법
KR1020107025904A KR101137538B1 (ko) 2008-05-30 2008-08-28 시험 장치, 시험 방법 및 시스템

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020107025470A KR101215388B1 (ko) 2008-05-30 2008-07-16 시험 장치 및 송신 장치
KR1020107025298A KR101185971B1 (ko) 2008-05-30 2008-08-28 통신 시스템, 시험 장치, 통신 장치, 통신 방법 및 시험 방법

Country Status (4)

Country Link
US (3) US8407532B2 (ko)
JP (3) JP4772920B2 (ko)
KR (3) KR101215388B1 (ko)
WO (3) WO2009144834A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8706439B2 (en) * 2009-12-27 2014-04-22 Advantest Corporation Test apparatus and test method
US20110184687A1 (en) * 2010-01-25 2011-07-28 Advantest Corporation Test apparatus and test method
US8258803B2 (en) * 2010-01-26 2012-09-04 Advantest Corporation Test apparatus and test method
JP5720162B2 (ja) * 2010-03-19 2015-05-20 ヤマハ株式会社 通信システム、スイッチングハブ、およびルータ
US9313241B2 (en) * 2012-01-31 2016-04-12 Rakuten, Inc. Communication system and relay device, computer-readable recording medium storing relay program, as well as communication method and relay method
US20160173290A1 (en) * 2013-05-23 2016-06-16 Nec Corporation Communication system, power supply control method, and power supply control non-transitory computer readable medium
US11249928B2 (en) * 2016-05-02 2022-02-15 Sew-Eurodrive Gmbh & Co. Kg Method for the emergency shutdown of a bus system, and bus system
KR20190114586A (ko) 2018-03-30 2019-10-10 정순오 헤어스타일 서비스 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213018A (ja) 1987-02-28 1988-09-05 Ricoh Co Ltd 外部記憶制御装置
JPH03136537A (ja) * 1989-10-23 1991-06-11 Ricoh Co Ltd ネットワークシステム管理方法
JPH0581165A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd データ転送回路
KR20060057600A (ko) * 2003-08-06 2006-05-26 주식회사 아도반테스토 시험 장치, 보정치 관리 방법, 및 프로그램

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3082374A (en) * 1959-06-12 1963-03-19 Itt Automatic testing system and timing device therefor
US3764995A (en) * 1971-12-21 1973-10-09 Prd Electronics Inc Programmable test systems
JPS56168251A (en) * 1980-05-29 1981-12-24 Fujitsu Ltd Data transfer buffer system
DK557884A (da) * 1983-11-25 1985-05-26 Mars Inc Automatisk testudstyr
JPS62186632A (ja) * 1986-02-12 1987-08-15 Fujitsu Ltd 高速パケツト交換方式
JPH03280144A (ja) * 1990-03-28 1991-12-11 Omron Corp 通信制御システム
JPH0498443A (ja) * 1990-08-10 1992-03-31 Omron Corp 通信制御システム
JPH04180425A (ja) * 1990-11-15 1992-06-26 Toshiba Corp 通信システム
JPH11252184A (ja) * 1998-02-26 1999-09-17 Nec Eng Ltd ノード間接続装置
KR100394553B1 (ko) 1998-12-24 2003-11-28 엘지전자 주식회사 아이피씨시스템에서특정프로세서에대한재시동장치및방법
US6345375B1 (en) * 1999-02-24 2002-02-05 California Amplifier, Inc. Packet-based communication methods and systems having improved data throughput
IE20000430A1 (en) * 2000-05-31 2001-12-12 Px Res & Dev Ltd A switching system
JP2003069637A (ja) * 2001-08-29 2003-03-07 Nec Commun Syst Ltd パケット転送輻輳回避方式および方法
JP2003131956A (ja) * 2001-10-25 2003-05-09 Fuji Xerox Co Ltd デバイス制御システム
JP3642759B2 (ja) * 2002-02-14 2005-04-27 大同信号株式会社 鉄道信号保安装置用知的端末
US20030219253A1 (en) * 2002-05-21 2003-11-27 Hrl Laboratories, Llc Proactive techniques for sustenance of high-speed fixed wireless links
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
US7340364B1 (en) * 2003-02-26 2008-03-04 Advantest Corporation Test apparatus, and control method
US7320100B2 (en) * 2003-05-20 2008-01-15 Cray Inc. Apparatus and method for memory with bit swapping on the fly and testing
US7082488B2 (en) * 2003-06-12 2006-07-25 Hewlett-Packard Development Company, L.P. System and method for presence detect and reset of a device coupled to an inter-integrated circuit router
US20060134479A1 (en) * 2004-12-22 2006-06-22 Luhui Hu Controlling a fuel cell system
JP2006275986A (ja) 2005-03-30 2006-10-12 Advantest Corp 診断プログラム、切替プログラム、試験装置、および診断方法
KR100687923B1 (ko) 2005-04-29 2007-02-27 삼성전자주식회사 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치
KR20090077822A (ko) 2006-10-12 2009-07-15 가부시키가이샤 어드밴티스트 시험장치 및 제어방법
US7502708B2 (en) 2006-10-12 2009-03-10 Advantest Corporation Test apparatus, and control method
US7693625B2 (en) * 2007-01-09 2010-04-06 Gm Global Technology Operations, Inc. State of health monitoring and reset methods and systems for on-board device driver integrated circuits
BRPI0805802A2 (pt) * 2007-03-30 2011-08-30 Sony Corp aparelho de processamento de informação, e, método de processamento de informação para um aparelho de processamento de informação
US8024636B2 (en) * 2007-05-04 2011-09-20 Harris Corporation Serially concatenated convolutional code decoder with a constrained permutation table
WO2009103084A2 (en) * 2008-02-15 2009-08-20 Atieva, Inc. An intelligent fault-tolerant battery management system
JP5126358B2 (ja) * 2008-05-19 2013-01-23 富士通株式会社 検証装置、検証方法および検証プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213018A (ja) 1987-02-28 1988-09-05 Ricoh Co Ltd 外部記憶制御装置
JPH03136537A (ja) * 1989-10-23 1991-06-11 Ricoh Co Ltd ネットワークシステム管理方法
JPH0581165A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd データ転送回路
KR20060057600A (ko) * 2003-08-06 2006-05-26 주식회사 아도반테스토 시험 장치, 보정치 관리 방법, 및 프로그램

Also Published As

Publication number Publication date
US20110087931A1 (en) 2011-04-14
KR20110005274A (ko) 2011-01-17
US8831903B2 (en) 2014-09-09
JPWO2009144843A1 (ja) 2011-09-29
WO2009144842A1 (ja) 2009-12-03
US20110282617A1 (en) 2011-11-17
JP4772920B2 (ja) 2011-09-14
US8407532B2 (en) 2013-03-26
WO2009144834A1 (ja) 2009-12-03
US8509057B2 (en) 2013-08-13
JPWO2009144842A1 (ja) 2011-09-29
US20110085608A1 (en) 2011-04-14
KR101185971B1 (ko) 2012-09-26
KR20100133010A (ko) 2010-12-20
JP4750905B2 (ja) 2011-08-17
WO2009144843A1 (ja) 2009-12-03
KR20110005266A (ko) 2011-01-17
JP4722228B2 (ja) 2011-07-13
KR101215388B1 (ko) 2012-12-26
JPWO2009144834A1 (ja) 2011-09-29

Similar Documents

Publication Publication Date Title
KR101137538B1 (ko) 시험 장치, 시험 방법 및 시스템
US20120307838A1 (en) Method and system for temporary data unit storage on infiniband host channel adaptor
US6034948A (en) System for testing repeating installation
CN107025203B (zh) 第一板卡、第二板卡及一种设备
US7971110B2 (en) System and method for testing a serial attached small computer system interface
RU2226710C2 (ru) Драйвер устройства ieee для приставки
US6842790B2 (en) Host computer virtual memory within a network interface adapter
US20030028693A1 (en) Hierarchical display of multilevel protocol for communication data
CN114338493A (zh) 基于网络协议栈的ncsi测试方法、系统、装置及存储介质
US20130231888A1 (en) Test apparatus and test module
KR20110040827A (ko) Ｐｃｉ 익스프레스 태그 필드에 의한 정보 전달 방법
JP5841457B2 (ja) 試験装置および試験モジュール
US9342425B2 (en) Test apparatus and test module
CN107168917B (zh) 一种利用USBHost接口实现程控仪器通信的总线桥
CN107835103A (zh) 一种fc交换机虚拟化测试系统及测试方法
CN104346310B (zh) 一种高性能i2c从机数据交换电路及方法
CN100462936C (zh) 通用串行总线主机控制器快速测试系统及其方法
CN109164874A (zh) 一种信息处理方法及电子设备
CN115454896A (zh) 基于smbus的ssd mctp控制消息验证方法、装置、计算机设备及存储介质
CN103168291A (zh) 信息处理系统、存储装置、信息处理装置以及信息处理系统的控制方法
KR100705162B1 (ko) 다중 제어시스템의 피 제어기기 인식방법
CN208271170U (zh) 一种调试串口连接设备
KR100261887B1 (ko) Pci 버스를 이용한 데이터 인터페이스 방법
CN103377153B (zh) 用于用户设备中的适配器及适配方法
US20040143780A1 (en) Method and apparatus for determining loopback capabilities of a communication device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 8