KR101133834B1 - 고체 촬상 장치 및 고체 촬상 장치의 구동 방법 - Google Patents

고체 촬상 장치 및 고체 촬상 장치의 구동 방법 Download PDF

Info

Publication number
KR101133834B1
KR101133834B1 KR20050033910A KR20050033910A KR101133834B1 KR 101133834 B1 KR101133834 B1 KR 101133834B1 KR 20050033910 A KR20050033910 A KR 20050033910A KR 20050033910 A KR20050033910 A KR 20050033910A KR 101133834 B1 KR101133834 B1 KR 101133834B1
Authority
KR
South Korea
Prior art keywords
potential
pixel
reset
transistor
signal line
Prior art date
Application number
KR20050033910A
Other languages
English (en)
Other versions
KR20060045825A (ko
Inventor
게이지 마부찌
도시후미 와까노
겐 고세끼
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20060045825A publication Critical patent/KR20060045825A/ko
Application granted granted Critical
Publication of KR101133834B1 publication Critical patent/KR101133834B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

광전 변환 소자를 포함하는 화소가 행렬 형상으로 2차원 배치되어, 행렬 형상 배치의 열마다 신호선이 배선되어 이루어진 화소 어레이와, 화소가 동작 기간에 들어가기 전의 신호선의 전위를 제1 전원 전위와 제2 전원 전위 사이의 중간 전위로 고정하는 고정 유닛을 포함하는 고체 촬상 장치.
리세트 레벨, 광전 변환 소자, 전송 트랜지스터, 플로팅 디퓨전

Description

고체 촬상 장치 및 고체 촬상 장치의 구동 방법{SOLID-STATE IMAGING DEVICE AND DRIVING METHOD THEREFOR}
도 1은 본 발명의 실시예에 따른 CMOS 이미지 센서의 전체의 구성을 도시하는 블록도.
도 2는 본 발명의 제1 실시예에 따른 CMOS 이미지 센서의 주요부의 구성을 도시하는 회로도.
도 3은 본 발명의 제1 실시예에 따른 CMOS 이미지 센서의 동작을 설명하는 타이밍차트.
도 4는 본 발명의 제2 실시예에 따른 CMOS 이미지 센서의 주요부의 구성을 도시하는 회로도.
도 5는 본 발명의 제2 실시예에 따른 CMOS 이미지 센서의 동작을 설명하는 타이밍차트.
도 6은 본 발명의 제1 및 제2 실시예의 변형예를 도시하는 회로도.
도 7은 본 발명의 실시예에 따른 모듈 타입의 CMOS 촬상 장치를 나타내는 블럭도.
<도면의 주요 부분에 대한 부호의 설명>
10 : CMOS 이미지 센서
11, 11A, 11B : 화소
12 : 화소 어레이
13 : 수직 구동 회로
14 : 컬럼 처리부
15 : 수평 구동 회로
21, 41 : 포토다이오드
22, 42 : 전송 트랜지스터
23, 43 : 리세트 트랜지스터
24, 44 : 증폭 트랜지스터
25 : 선택 트랜지스터
31, 51 : 부하 트랜지스터
32, 52 : 고정 트랜지스터
121, 121e : 수직 신호선
141 : 컬럼 신호 처리 회로
FD : 플로팅 디퓨전
특허 문헌 1 : 일본 특허 제3000782호
<관련 출원>
본 발명은 2004년 4월 26일 일본 특허청에 출원된 일본 특허출원 JP 2004-129388호와 관련되는 주요 사항들을 포함하고, 그 모든 내용은 본 명세서에 참조된다.
본 발명은, 고체 촬상 장치 및 그 구동 방법에 관한 것으로, 특히 CMOS형 또는 MOS형 고체 촬상 장치 및 그 구동 방법에 관한 것이다.
고체 촬상 장치로서, CMOS 집적 회로와 마찬가지의 프로세스로 제조할 수 있는 CMOS형 고체 촬상 장치(이하, CMOS 이미지 센서라고 함)가 알려져 있다(예를 들면, 특허 문헌 1 참조). CMOS 이미지 센서는, CMOS 프로세스에 부수한 미세화 기술에 의해, 화소마다 증폭 기능을 갖는 능동형의 구조를 용이하게 제조할 수 있고, 또한 화소 어레이를 구동하는 구동 회로나 화소 어레이의 각 화소로부터 출력되는 신호를 처리하는 신호 처리 회로 등의 주변 회로부를, 화소 어레이와 동일 칩(기판) 상에 집적할 수 있다는 특징을 가지고 있다. 이 때문에, 최근, CMOS 이미지 센서가 주목받아, CMOS 이미지 센서에 관하여 보다 많은 연구?개발이 이루어져 있다.
본 발명의 발명자들의 분석에 의해, CMOS 이미지 센서 등의 고체 촬상 장치에서, 그 화질 열화의 원인의 하나가, 다음과 같은 메카니즘에 기인한 것을 알았다. 즉, 화소로부터 신호가 수직 신호선에 출력되면, 수직 신호선의 전위가 변화한다. 이 때, 화소로부터 신호를 1행마다 판독하고 있어도, 수직 신호선의 전위는 화소 어레이의 전면에 걸쳐 변화한다. 이 때문에, 화소 어레이의 웰의 전위가, 화소 어레이의 전면에 걸친 용량 결합에 의해서 변동된다. 화소로부터의 신호의 판독 중에, 화소 어레이의 웰의 전위가 변동되면, 그 전위의 변동이 화소의 신호에 실려, 노이즈나 셰이딩(촬상 화면 상의 광범위한 얼룩)을 야기하는 요인으로 된다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 화소로부터의 신호의 판독 중에, 화소 어레이의 웰 전위의 변동을 억제하는 것에 의해, 전위의 변동에 기인한 노이즈나 셰이딩의 발생을 방지하는 것을 가능하게 한 고체 촬상 장치 및 고체 촬상 장치의 구동 방법을 제공하는 것에 있다.
본 발명의 실시예에 따르면, 광전 변환 소자를 각각이 포함하는 화소가 2차원 배치되어, 배치된 화소의 열마다 신호선이 구비되어 있는 화소 어레이와, 화소가 동작 기간에 들어가기 전에 얻어지는 신호선의 전위를 제1 전원 전위와 제2 전원 전위 사이의 중간 전위로 고정하는 고정 유닛을 구비한 고체 촬상 장치가 제공된다.
상기 구성의 고체 촬상 장치에서, 화소가 동작 기간에 들어가기 전에, 신호선의 전위를 중간 전위로 고정하면, 화소로부터 신호선에 리세트 레벨을 출력할 때에, 신호선의 전위가 중간 전위로부터 리세트 레벨로 변화하게 되기 때문에, 신호선의 전위는 변화폭이 작다. 이는 리세트 레벨의 출력 시에서의 신호선의 전위 변동(변화)을 최소한으로 억제하기 때문에, 신호선의 전위 변동에 수반하는 화소 어 레이의 웰 전위의 변동이 억제된다.
본 발명의 다른 실시예에 따르면, 광전 변환 소자를 각각이 포함하는 화소가 행렬 형상으로 2차원 배치되고, 배치된 화소의 열마다 신호선이 구비되어 있는 고체 촬상 장치의 구동 방법에 있어서, 화소가 동작 기간에 들어가기 전에, 신호선의 전위를 제1 전원 전위와 제2 전원 전위 사이의 중간 전위로 고정하는 것을 특징으로 하는 고체 촬상 장치의 구동 방법이 제공된다.
본 발명의 실시예에 따르면, 화소 어레이에서 신호선의 전위의 변동에 의해 야기되는 웰 전위의 변동을 억제하는 것에 의해, 웰 전위의 변동이 리세트 레벨 및 신호 레벨에 영향을 미치지 않도록 방지할 수 있다. 따라서, 이는 웰 전위의 변동에 의해 야기되는 노이즈와 셰이딩의 발생을 방지한다.
<실시 형태>
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 상세히 설명한다.
도 1은, 본 발명이 적용되는 고체 촬상 장치, 예를 들면 CMOS 이미지 센서의 전체의 구성을 도시하는 블록도이다. 또한, 여기서는, CMOS형의 고체 촬상 장치에 적용하는 경우를 예로 들어 설명하지만, 본 발명은 이 적용예에 한정되는 것은 아니고, MOS형의 고체 촬상 장치에도 마찬가지로 적용 가능하다.
도 1에 도시한 바와 같이 본 적용예에 따른 CMOS 이미지 센서(10)는, 광전 변환 소자를 각각이 포함하는 화소(11)가 행렬 형상(매트릭스 형태)으로 다수 2차원 배치되어 이루어진 화소 어레이(12) 외에 추가로, 수직(V) 구동 회로(13), 컬럼 처리부(14), 수평(H) 구동 회로(15), 수평 신호선(16), 출력 회로(17) 및 타이밍 제어 회로(18)를 갖는 구성으로 되어 있다.
이 시스템 구성에서, 타이밍 제어 회로(18)는, 수직 동기 신호 Vsync, 수평 동기 신호 Hsync 및 마스터 클럭 MCK에 기초하여, 수직 구동 회로(13), 컬럼 처리부(14) 및 수평 구동 회로(15) 등의 동작이 기준으로 되는 클럭 신호나 제어 신호 등을 생성하고, 수직 구동 회로(13), 컬럼 처리부(14) 및 수평 구동 회로(15) 등에 대하여 부여한다. 또한, 화소 어레이(12)의 각 화소(11)를 구동 제어하는 주변의 구동 회로나 신호 처리 회로부, 즉 수직 구동 회로(13), 컬럼 처리부(14), 수평 구동 회로(15), 수평 신호선(16), 출력 회로(17) 및 타이밍 제어 회로(18) 등은, 화소 어레이(12)와 동일한 반도체 기판(칩)(19) 상에 집적된다.
화소 어레이(12)에는, 화소(11)가 m행 n열분(여기서는, 도면의 간략화를 위해 10행 12열분의 화소 배열을 나타내고 있음)만큼 2차원 배치됨과 함께, 이 m행 n열의 화소 배치에 대하여 행마다 행 제어선(도시 생략)이 배선되고, 열마다 수직 신호선(121)(121-1～121-n)이 배선되어 있다. 수직 구동 회로(13)는, 시프트 레지스터를 포함하고, 화소 어레이(12)의 각 화소(11)를 행 단위로 순차적으로 선택하고, 그 선택 행의 각 화소에 대하여 하나의 행 제어선을 통해서 필요한 펄스를 공급한다.
선택 행의 각 화소로부터 출력되는 신호는, 수직 신호선(121)을 통해서 컬럼 처리부(14)에 공급된다. 컬럼 처리부(14)에는, 화소 어레이(12)의 각 화소 열에 대응하여 컬럼 신호 처리 회로(141)가 설치되어 있다. 컬럼 신호 처리 회로(141)는, 1행분의 화소(11)로부터 출력되는 신호를 화소 열마다 받아, 그 신호에 대하여 화소(11) 고유의 고정 패턴 노이즈를 제거하기 위한 CDS(Correlated Double Sampling; 상관이중 샘플링)나 신호 증폭 혹은 필요에 따라 A/D(아날로그/디지털) 변환 등의 처리를 행한다.
수평 구동 회로(15)는, 시프트 레지스터를 포함하고, 컬럼 처리부(14)의 컬럼 신호 처리 회로(141) 각각을 순서대로 선택하고, 컬럼 신호 처리 회로(141) 각각으로부터 출력되는 신호를 수평 신호선(16)에 유도한다. 출력 회로(17)는, 컬럼 신호 처리 회로(141) 각각으로부터 수평 신호선(16)을 통해서 순서로 공급되는 신호에 대하여 여러가지의 신호 처리를 실시하여 출력한다. 이 출력 회로(17)에서의 구체적인 신호 처리로서는, 예를 들면 버퍼링만 하는 경우도 있고, 혹은 버퍼링의 앞에 흑 레벨 조정, 열마다의 변동의 보정, 신호 증폭, 색 관계 처리 등을 행하는 경우도 있다.
(제1 실시예)
도 2는 본 발명의 제1 실시예에 따른 CMOS 이미지 센서의 주요부의 구성, 즉 화소 및 컬럼 신호 처리 회로의 일부의 구성을 도시하는 회로도이다. 여기서는, 어떤 1개의 화소(11A)와, 화소(11A)의 열의 수직 신호선(121)에 연결되는 컬럼 신호 처리 회로(141)의 일부의 회로 구성만을 나타내고 있다.
도 2에서, 화소(11A)는, 광전 변환 소자, 예를 들면 포토다이오드(PD)(21) 외에, 전송 트랜지스터(22), 리세트 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)의 4개의 트랜지스터를 갖는 구성으로 되고 있다. 여기서는, 전송 트랜지스터(22), 리세트 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터 (25)로서, NchMOS 트랜지스터를 이용한 예를 나타내고 있지만, PchMOS 트랜지스터를 이용하는 것도 가능하다.
포토다이오드(21)는, 애노드가 제1 전원 전위, 예를 들면 그라운드에 접속되어 있고, 입사광을 그 광량에 따른 전하량의 신호 전하(광전자)에 광전 변환하고, 신호 전하를 축적한다. 전송 트랜지스터(22)는, 드레인이 플로팅 디퓨전 FD에, 소스가 포토다이오드(21)의 캐소드에, 게이트가 전송 배선(26)에 각각 접속되어 있고, 수직 구동 회로(13)로부터 전송 펄스 TRF가 전송 배선(26)을 통해서 게이트에 공급되면 온(도통) 상태로 되고, 포토다이오드(21)에 축적되어 있는 신호 전하를 플로팅 디퓨전 FD에 전송한다.
리세트 트랜지스터(23)는, 드레인이 제2 전원 전위, 예를 들면 전원 전위 VDD(예를 들면, 2.5V)의 전원 배선(27)에, 소스가 플로팅 디퓨전 FD에, 게이트가 리세트 배선(28)에 각각 접속되어 있고, 수직 구동 회로(13)로부터 리세트 펄스 RST가 리세트 배선(28)을 통해서 게이트에 공급되면 온 상태로 되어, 플로팅 디퓨전 FD의 신호 전하를 전원 배선(27)에 버림으로써 플로팅 디퓨전 FD를 리세트한다.
증폭 트랜지스터(24)는, 드레인이 전원 배선(27)에, 게이트가 플로팅 디퓨전 FD에 각각 접속되어 있고, 플로팅 디퓨전 FD의 전위에 대응한 신호를 출력한다. 선택 트랜지스터(25)는, 드레인이 증폭 트랜지스터(24)의 소스에, 소스가 수직 신호선(121)에, 게이트가 선택 배선(29)에 각각 접속되어 있고, 수직 구동 회로(13)로부터 선택 펄스 SEL이 선택 배선(29)을 통해서 게이트에 공급되면 온 상태로 되어 화소(11A)를 선택하여, 증폭 트랜지스터(24)로부터 출력되는 화소(11A)의 신호 를 수직 신호선(121)에 판독한다.
전송 배선(26), 리세트 배선(28) 및 선택 배선(29)은, 동일 행의 화소(11A)에 대하여 공통으로 배선되어 있다. 그리고, 이들 전송 배선(26), 리세트 배선(28) 및 선택 배선(29)에는, 전술한 바와 같이, 전송 펄스 TRF, 리세트 펄스 RST 및 선택 펄스 SEL이 수직 구동 회로(13)로부터 적절하게 공급됨으로써, 포토다이오드(21)로부터 플로팅 디퓨전 FD에의 신호 전하의 전송 동작, 플로팅 디퓨전 FD의 리세트 동작 및 화소(11A)의 선택 동작의 제어가 행해진다.
컬럼 신호 처리 회로(141)의 입력단에는, 예를 들면 Nch의 MOS 트랜지스터가 부하 트랜지스터(31)로서 설치되어 있다. 이 부하(MOS) 트랜지스터(31)는, 드레인이 수직 신호선(121)에, 소스가 그라운드에 각각 접속되어, 화소(11A)의 증폭 트랜지스터(24)와 같이, 수직 신호선(121)을 통하여 소스 종동기를 형성함으로써 정전류원을 하고 있고, 게이트에 로드 펄스 LOAD가 공급되는 것에 의해서 온 상태로 되어, 화소(11A)의 신호를 증폭 트랜지스터(24)를 통해서 수직 신호선(121)에 출력시킨다.
컬럼 신호 처리 회로(141)에는 또한, 화소(11A)가 동작 기간에 들어가기 전의 수직 신호선(121)의 전위를, 전원 배선(27)의 전위 VDD와 그라운드 전위와의 중간 전위 Vmid에 고정하는 수단으로서 예를 들면 Pch의 MOS 트랜지스터(이하, 고정 트랜지스터라고 함)(32)가 설치되어 있다. 고정 트랜지스터(32)는, 소스가 수직 신호선(121)에, 드레인이 소정의 중간 전위 Vmid에 각각 접속되어 있고, 게이트에 "L" 레벨의 고정 펄스 FIX가 공급되는 것으로 온 상태로 되어, 수직 신호선(121)에 중간 전위 Vmid를 부여하는 것으로, 수직 신호선(121)의 전위를 중간 전위 Vmid에 고정한다. 여기서는, 중간 전위 Vmid로서, 전원 전위 VDD=2.5V에 대하여 예를 들면 1.5V를 설정한다.
도 3은 상기 구성의 제1 실시예에 따른 CMOS 이미지 센서의 구동 타이밍을 나타내는 타이밍차트이다. 여기서는, 로드 펄스 LOAD, 고정 펄스 FIX, 선택 펄스 SEL, 리세트 펄스 RST 및 전송 펄스 TRF 외에 수직 신호선(121)의 전위의 개략의 파형을 나타내고, 설명을 위해 종축 스케일을 다르게 하고 있다. 여기서, 고정 펄스 FIX에 대해서는 "L" 레벨의 상태가 액티브 상태로 되고, 그 이외의 로드 펄스 LOAD, 선택 펄스 SEL, 리세트 펄스 RST 및 전송 펄스 TRF에 대해서는 "H" 레벨의 상태가 액티브 상태로 된다. 또한, 로드 펄스 LOAD의 "H" 레벨에 대해서는, 부하 트랜지스터(31)가 정전류원으로 되는 전압(약 1V)이다.
화소(11A)의 동작 전에는, 고정 펄스 FIX가 액티브의 상태에 있고, 따라서 고정 트랜지스터(32)가 온 상태로 되어 중간 전위 Vmid를 수직 신호선(121)에 부여한다. 이에 의해, 화소(11A)의 동작 이전에는, 수직 신호선(121)의 전위가 전원 배선(27)의 전위 VDD와 그라운드 전위와의 중간 전위 Vmid(여기서는, 1.5V)로 고정된 상태에 있다. 이 고정 상태로부터 고정 펄스 FIX가 비액티브의 상태로 이행해도, 단시간 동안에는 수직 신호선(121)의 전위가 중간 전위 Vmid 부근에 유지된다.
그 후, 로드 펄스 LOAD 및 선택 펄스 SEL이 액티브하게 됨과 동시에, 리세트 펄스 RST가 들어감으로써, 화소(11A)의 플로팅 디퓨전 FD가 리세트 트랜지스터(23)에 의해서 리세트되고, 이 리세트 후의 플로팅 디퓨전 FD의 전위가 리세트 레벨로서 증폭 트랜지스터(24)에 의해서 수직 신호선(121)에 출력된다.
이 리세트 레벨의 출력 후, 전송 펄스 TRF가 들어감으로써, 포토다이오드(21)의 신호 전하(광전자)가 전송 트랜지스터(22)에 의해서 플로팅 디퓨전 FD에 전송되어, 이 전송후의 플로팅 디퓨전 FD의 전위가 신호 레벨로서 증폭 트랜지스터(24)에 의해서 수직 신호선(121)에 출력된다. 이들 리세트 레벨 및 신호 레벨은 순차적으로, 수직 신호선(121)을 통해서 컬럼 신호 처리 회로(141)로 보내진다.
컬럼 신호 처리 회로(141)에서는, 예를 들면 리세트 레벨과 신호 레벨과의 차를 잡는 것으로 화소(11A) 고유의 고정 패턴 노이즈를 제거한다. DS 처리, CDS 처리 후의 신호의 유지, 혹은 증폭 등의 여러가지의 신호 처리가 행해진다.
그 후, 로드 펄스 LOAD 및 선택 펄스 SEL이 비액티브 상태로 되고, 그러한 후 고정 펄스 FIX가 액티브 상태로 되면, 고정 트랜지스터(32)가 온 상태로 되어 중간 전위 Vmid를 수직 신호선(121)에 부여하기 때문에, 수직 신호선(121)의 전위가 다시 중간 전위 Vmid에 고정된다. 이 후에, 컬럼 신호 처리 회로(141)로부터 신호가 출력되는 기간(유효 기간)으로 된다.
여기서, 화소(11A)에서 수직 신호선(121)에 신호가 출력되고, 수직 신호선(121)의 전위가 변화할 때에, 용량 결합(커플링)에 의해서 화소 어레이(12)의 웰 전위가 변동된다. 화소(11A)로부터 리세트 레벨이나 신호 레벨이 출력되어 있는 기간에 화소 어레이(12)의 웰 전위가 변동되고 있으면, 전술한 바와 같이, 해당 웰 전위의 변동이 리세트 레벨과 신호 레벨에 영향을 미치게 되기 때문에, 노이즈나 셰이딩의 원인이 된다. 따라서, 본 제1 실시예에 따른 CMOS 이미지 센서에서는, 고정 트랜지스터(32)의 작용에 의해, 화소(11A)의 동작 기간에 들어가기 직전에 수직 신호선(121)의 전위를 중간 전위 Vmid에 고정하여, 화소 어레이(12)의 웰의 전위가 변동되지 않도록 하고 있다.
이 때 가장 큰 의미가 있는 것은, 화소(11A)가 동작을 시작하기 전에, 수직 신호선(121)의 전위가 몇볼트로 되어 있는지이다. 수직 신호선(121)의 전위가 예를 들면 0V나 VDD 레벨에 있고, 이들의 레벨로부터 리세트 레벨로 급격히 천이하면, 수직 신호선(121)의 전위가 크게 변화하고, 이에 수반하여 화소 어레이(12)의 웰 전위가 변동되기 때문에, 웰 전위의 변동이 리세트 레벨과 신호 레벨에 영향을 미치게 하여, 노이즈나 셰이딩이 발생한다.
종래의 CMOS 이미지 센서에서는, 화소(11A)가 동작을 시작하기 전의 수직 신호선(121)의 전위는, 0V 또는 전원 전위 VDD로 되어 있거나, 또는 플로팅 상태에 있다. 플로팅 상태인 경우에는, 포토다이오드(21)를 벗어나서 수직 신호선(121)의 확산층에 유입하는 광전자에 의해서, 광량이 클 때에는 0V 근처까지 전위가 내려 가게 되기 때문에, 역시 바람직하지 못하다.
따라서, 본 제1 실시예에 따른 CMOS 이미지 센서에서는, 화소(11A)가 동작 기간에 들어가기 전의 수직 신호선(121)의 전위를, 전원 전위 VDD와 그라운드 전위(0V)와의 중간 전위 Vmid, 구체적으로는 전원 전위 VDD=2.5V에 대하여 예를 들면 1.5V의 전위로 고정함으로써, 리세트 레벨로 천이할 때의 수직 신호선(121)의 전위 변동(변화)을 최소한으로 억제하도록 하고 있다. 이에 의해, 수직 신호선(121)의 전위 변동에 수반한 화소 어레이(12)의 웰 전위의 변동이, 리세트 레벨과 신호 레 벨에 악영향을 미치게 하는 것을 최소한으로 할 수 있기 때문에, 웰 전위의 변동에 기인한 노이즈나 셰이딩의 발생을 최소한으로 할 수 있다.
수직 신호선(121)의 전위의 변동을 최소한으로 억제하기 위해서는, 중간 전위 Vmid를 리세트 레벨 부근에 설정하는 것이 바람직하다. 리세트 트랜지스터(23)와 플로팅 디퓨전 FD의 커플링에 의해서, 수직 신호선(121)의 전위가 예를 들면 0.3V 정도 변화한다. 이 예에서는, 리세트 펄스 RST가 액티브 상태로 되고 있을 때의 수직 신호선(121)의 전위가 1.6V, 그 후의 리세트 레벨이 1.3V이기 때문에, 중간 전위 Vmid를 1.6V와 1.3V 동안에, 즉 1.5V로 설정하고 있다.
이와 같이, 중간 전위 Vmid를 1.6V와 1.3V 사이에 설정하는 것이 바람직하지만, 물론 그 사이가 아니더라도, 전원 전위 VDD와 그라운드 전위(0V)와의 중간의 전위이면, 리세트 레벨로 천이할 때의 수직 신호선(121)의 전위 변동을 억제하여 화소 어레이(12)의 웰 전위의 변동을 방지하는 효과를 얻을 수 있다.
또한, 본 실시예에서는, 수직 신호선(121)의 전위를, 화소(11A)의 동작 기간의 종료 직후에 화소 어레이(12)의 웰 전위의 변동에 고정하는 경우를 예로 들어 설명했지만, 반드시 화소(11A)의 동작 기간의 종료 직후일 필요는 없고, 화소(11A)가 동작 기간에 들어가기 바로 전에, 구체적으로는 화소 어레이(12)의 웰 전위의 변동의 시상수 정도까지, 수직 신호선(121)의 전위를 중간 전위 Vmid에 고정하도록함으로써, 소기의 목적을 달성할 수 있다.
(제2 실시예)
도 4는, 본 발명의 제2 실시예에 따른 CMOS 이미지 센서의 주요부의 구성, 즉 화소 및 컬럼 신호 처리 회로의 일부의 구성을 도시하는 회로도이다. 여기서는, 어떤 1개의 화소(11B)와, 화소(11B)의 열의 수직 신호선(121)에 연결되는 컬럼 신호 처리 회로(141)의 일부의 회로 구성만을 나타내고 있다.
도 4에서, 화소(11B)는, 광전 변환 소자, 예를 들면 포토다이오드(PD)(41) 외에, 전송 트랜지스터(42), 리세트 트랜지스터(43) 및 증폭 트랜지스터(44)의 3개의 트랜지스터를 갖는 구성으로 되어 있다. 여기서는, 전송 트랜지스터(42), 리세트 트랜지스터(43) 및 증폭 트랜지스터(44)로서, NchMOS 트랜지스터를 이용한 예를 나타내고 있지만, PchMOS 트랜지스터를 이용하는 것도 가능하다.
포토다이오드(41)는, 애노드가 그라운드에 접속되어 있고, 입사광을 그 광량에 따른 전하량의 신호 전하(광전자)에 광전 변환하여, 신호 전하를 축적한다. 전송 트랜지스터(42)는, 드레인이 플로팅 디퓨전 FD에, 소스가 포토 다이오드(41)의 캐소드에, 게이트가 전송 배선(46)에 각각 접속되어 있고, 수직 구동 회로(13)로부터 전송 펄스 TRF가 전송 배선(46)을 통해서 게이트에 공급되면 온 상태로 되어, 포토다이오드(41)에 축적되어 있는 신호 전하를 플로팅 디퓨전 FD에 전송한다.
리세트 트랜지스터(43)는, 드레인이 드레인 구동 배선(47)에, 소스가 플로팅 디퓨전 FD에, 게이트가 리세트 배선(48)에 각각 접속되어 있고, 수직 구동 회로(13)로부터 리세트 펄스 RST가 리세트 배선(48)을 통해서 게이트에 공급되면 온 상태로 되어, 플로팅 디퓨전 FD의 신호 전하를 드레인 구동 배선(47)에 버림으로써 플로팅 디퓨전 FD를 리세트한다. 이 드레인 구동 배선(47)에는, 드레인 펄스 DRN이 공급된다. 증폭 트랜지스터(44)는, 드레인이 드레인 구동 배선(47)에, 게이트 가 플로팅 디퓨전 FD에 각각 접속되어 있고, 플로팅 디퓨전 FD의 전위에 대응한 신호를 수직 신호선(121)에 출력한다.
전송 배선(46) 및 리세트 배선(48)은, 동일 행의 화소(11B)에 대하여 공통으로 배선되어 있다. 그리고, 이들 전송 배선(46) 및 리세트 배선(48)에는, 전술한 바와 같이, 전송 펄스 TRF 및 리세트 펄스 RST가 수직 구동 회로(13)로부터 적절하게 공급되는 것으로, 포토다이오드(41)로부터 플로팅 디퓨전 FD에의 신호 전하의 전송 동작 및 플로팅 디퓨전 FD의 리세트 동작의 제어가 행해진다.
여기서, 제2 실시예의 3 트랜지스터 구성의 화소(11B)가, 제1 실시예의 4 트랜지스터 구성의 화소(11A)와 다른 점은, 전술한 것에서 밝힌 바와 같이, 선택 트랜지스터(25)가 없는 것과, 전원 배선(27) 대신에 드레인 구동 배선(47)을 이용하고 있는 것이다. 드레인 구동 배선(47)은, 화소 어레이(12)의 전역에 걸쳐 공통의 배선으로 되어 있다.
이러한 차이에 의해, 제1 실시예의 화소(11A)에서는 선택 트랜지스터(25)에 의해서 화소 선택을 행하지만, 제2 실시예의 화소(11B)에서는 플로팅 디퓨전 FD의 전위의 제어에 의해서 화소 선택을 행한다. 구체적으로 설명하면, 통상은 플로팅 디퓨전 FD의 전위를 "L" 레벨로 하고 있고, 화소(11B)를 선택할 때에, 선택 화소의 플로팅 디퓨전 FD의 전위를 "H" 레벨로 하는 것으로, 선택 화소의 신호를 증폭 트랜지스터(44)에 의해서 수직 신호선(121)에 출력한다.
컬럼 신호 처리 회로(141)의 입력단에는, 예를 들면 Nch의 MOS 트랜지스터가 부하 트랜지스터(51)로서 설치되어 있다. 이 부하(MOS) 트랜지스터(51)는, 드레인 이 수직 신호선(121)에, 소스가 그라운드에 각각 접속되어, 화소(11B)의 증폭 트랜지스터(44)와 같이, 수직 신호선(121)을 통하여 소스 종동기를 형성함으로써 정전류원을 하고 있고, 게이트에 로드 펄스 LOAD가 공급되는 것에 의해서 온 상태로 되어, 화소(11B)의 신호를 증폭 트랜지스터(44)를 통해서 수직 신호선(121)에 출력시킨다.
컬럼 신호 처리 회로(141)에는 또한, 화소(11B)가 동작 기간에 들어가기 전의 수직 신호선(121)의 전위를, 전원 전위 VDD와 그라운드 전위와의 중간 전위 Vmid에 고정하는 수단으로서 예를 들면 Pch의 MOS 트랜지스터(이하, 고정 트랜지스터라고 함)(52)가 설치되어 있다. 고정 트랜지스터(52)는, 소스가 수직 신호선(121)에, 드레인이 소정의 중간 전위 Vmid에 각각 접속되어 있고, 게이트에 "L" 레벨의 고정 펄스 FIX가 공급되는 것으로 온 상태로 되고, 수직 신호선(121)에 중간 전위 Vmid를 부여하는 것으로, 수직 신호선(121)의 전위를 중간 전위 Vmid에 고정한다. 여기서는, 중간 전위 Vmid로서, 전원 전위 VDD=2.5V에 대하여 예를 들면 1.5V를 설정한다.
도 5는 상기 구성의 제2 실시예에 따른 CMOS 이미지 센서의 구동 타이밍을 나타내는 타이밍차트이다. 여기서는, 로드 펄스 LOAD, 고정 펄스 FIX, 드레인 펄스 DRN, 리세트 펄스 RST 및 전송 펄스 TRF 외에 수직 신호선(121)의 전위의 개략의 파형을 나타내며, 설명을 위해 종축 스케일을 다르게 하고 있다. 여기서, 고정 펄스 FIX에 대해서는 "L" 레벨의 상태가 액티브 상태로 되어, 그 이외의 로드 펄스 LOAD, 드레인 펄스 DRN, 리세트 펄스 RST 및 전송 펄스 TRF에 대해서는 "H" 레벨의 상태가 액티브 상태로 된다. 또한, 로드 펄스 LOAD의 "H" 레벨에 대해서는, 부하 트랜지스터(31)가 정전류원으로 되는 전압(약 1V)이다.
화소(11B)가 동작 기간에 들어가기 전에서는, 드레인 펄스 DRN 및 고정 펄스 FIX가 액티브의 상태에 있고, 따라서 고정 트랜지스터(52)가 온 상태로 되어 중간 전위 Vmid를 수직 신호선(121)에 부여한다. 이에 의해, 화소(11B)가 동작 기간에 들어 가는 이전에는, 수직 신호선(121)의 전위가 전원 전위 VDD와 그라운드 전위와의 중간 전위 Vmid(여기서는, 1.5V)에 고정된 상태에 있다. 이 고정 상태로부터 고정 펄스 FIX가 비액티브의 상태로 이행해도, 단시간 동안에는 수직 신호선(121)의 전위가 중간 전위 Vmid 부근에 유지된다.
그 후, 로드 펄스 LOAD가 액티브하게 됨과 동시에, 리세트 펄스 RST가 들어 가는 것에 의해, 화소(11B)의 플로팅 디퓨전 FD가 리세트 트랜지스터(43)에 의해서 리세트되어, 이 리세트 후의 플로팅 디퓨전 FD의 전위가 리세트 레벨로서 증폭 트랜지스터(44)에 의해서 수직 신호선(121)에 출력된다.
이 리세트 레벨의 출력 후, 전송 펄스 TRF가 들어감으로써, 포토다이오드(41)의 신호 전하(광전자)가 전송 트랜지스터(42)에 의해서 플로팅 디퓨전 FD에 전송되어, 이 전송 후의 플로팅 디퓨전 FD의 전위가 신호 레벨로서 증폭 트랜지스터(44)에 의해서 수직 신호선(121)에 출력된다. 이들 리세트 레벨 및 신호 레벨은 순차적으로, 수직 신호선(121)을 통해서 컬럼 신호 처리 회로(141)로 보내지고, 제1 실시예인 경우와 마찬가지의 신호 처리가 행해진다.
그 후, 로드 펄스 LOAD 및 드레인 펄스 DRN이 비액티브 상태로 되면서 동시에, 리세트 펄스 RST가 액티브 상태로 되면, 리세트 트랜지스터(43)가 온 상태로 되기 때문에, 플로팅 디퓨전 FD의 전위가 "L" 레벨이 된다. 그 후에, 드레인 펄스 DRN이 액티브 상태로 된다. 계속해서, 고정 펄스 FIX가 액티브 상태로 되면, 고정 트랜지스터(52)가 온 상태로 되어 중간 전위 Vmid를 수직 신호선(121)에 부여하기 때문에, 수직 신호선(121)의 전위가 다시 중간 전위 Vmid에 고정된다. 그 후, 컬럼 신호 처리 회로(141)로부터 신호가 출력되는 기간(유효 기간)이 된다.
고정 트랜지스터(52)에 의해서 화소(11B)의 동작 기간에 들어가기 직전의 수직 신호선(121)의 전위를 중간 전위 Vmid에 고정함과 함께, 중간 전위 Vmid를 리세트 레벨 부근에 설정함에 따른 작용 효과, 즉 화소(11B)에서 수직 신호선(121)에 신호가 출력된 때에, 화소 어레이(12)의 웰의 전위가 변동되지 않도록 하는 것에 대해서는 제1 실시예인 경우와 동일하다
단, 3 트랜지스터 구성의 화소(11B) 에서는, 전술한 바와 같이, 화소 어레이(12)의 전역에 걸쳐 공통의 배선으로 되어 있는 드레인 구동 배선(47)의 전위가 항상 고정되어 있는 것은 아니고, 플로팅 디퓨전 FD의 전위의 제어를 목적으로서, 드레인 구동 배선(47)에는 드레인 펄스 DRN이 공급되기 때문에, 드레인 구동 배선(47)의 전위가 변화하도록 되어 있다. 이 때문에, 드레인 구동 배선(47)의 전위가 변화할 때에도, 화소 어레이(12)의 웰 전위가 커플링으로 변동하게 된다.
따라서, 드레인 구동 배선(47)의 전위(드레인 펄스 DRN의 레벨)를 비액티브 레벨("L" 레벨)로부터 액티브 레벨( "H" 레벨) 상태로 되돌리는 타이밍이, 화소(11B)가 동작 기간에 들어가기 전이면, 드레인 구동 배선(47)의 전위 변화가 화소(11B)의 동작 기간까지 남아서, 화소 어레이(12)의 웰 전위의 변동에 의한 노이즈나 셰이딩이 발생한다. 이 점을 감안하여, 본 제2 실시예에 따른 CMOS 이미지 센서에서는, 드레인 펄스 DRN을 비액티브 레벨로부터 액티브 레벨로 되돌리는 동작을, 화소(11B)의 동작 기간의 종료 후, 구체적으로는 리세트 레벨 및 신호 레벨의 판독 후의 리세트 동작이 완료한 후에 행하도록 하고 있다. 이 경우의 「후」라고 하는 것은, 화소 동작 기간 「전」을 피한다는 의미로, 임의의 행의 화소 동작의 종료 후에, 다음 행의 화소 동작 전으로 될수록 긴 시간이 지나지 않는다는 것이며, 바람직하게는, 유효 기간의 시작되기 전이다.
전술한 바와 같이, 본 제2 실시예에 따른 CMOS 이미지 센서에서는, 화소(11B)가 동작 기간에 들어가기 전의 수직 신호선(121)의 전위를, 전원 전위 VDD와 그라운드 전위(0V)와의 중간 전위 Vmid, 바람직하게는 리세트 레벨 부근에 고정함과 함께, 드레인 구동 배선(47)의 전위를 비액티브 레벨로부터 액티브 레벨로 되돌리는 동작을 화소(11B)의 동작 기간의 종료 후에 행하는 구성을 채용하는 것으로, 화소 어레이(12)의 웰 전위의 변동이 리세트 레벨과 신호 레벨에 악영향을 미치게 하는 것을 최대한 방지할 수 있기 때문에, 웰 전위가 변동에 기인한 노이즈나 셰이딩의 발생을 최대한 방지할 수 있다.
그런데, 리세트 트랜지스터(43)에 대해서는, 플로팅 디퓨전 FD의 리세트 시의 전위를 가능한 한 높게 설정하기 위해, 통상적으로, 임계 전압 Vth가 낮게 설정되어 있다. 이 때문에, 드레인 구동 배선(47)의 전위를 "H" 레벨로 하는 것이 화소(11B)에서의 신호의 판독 후이고, 그 후 임계 전압 Vth가 낮게 설정되어 있는 리 세트 트랜지스터(43)로 누설이 발생하고, 이 누설 전류에 의해서 플로팅 디퓨전 FD의 전위가 예를 들면 200㎷ 정도 높아지게 된다. 그렇게 하면, 이 높은 분이 전원 전위 VDD의 저전압화에 대하여 장해로 된다.
따라서, 리세트 트랜지스터(43)의 게이트에 부여하는 리세트 펄스 RST의 비액티브 시의 레벨("L" 레벨)을 부(負)전압으로 설정하는 것이 바람직하다. 이에 의해, 리세트 트랜지스터(43)를 확실하게 오프 상태로 할 수 있기 때문에, 리세트 트랜지스터(43)에서의 누설을 방지할 수 있고, 전원 전위 VDD의 저전압화가 가능하게 된다. 물론, 포토다이오드가 정공을 축적하는 타입으로, 리세트 트랜지스터가 PchMOS 트랜지스터일 때는, 리세트 펄스 RST의 비액티브 시의 레벨("H" 레벨)을 전원 전압 이상으로 설정하게 된다.
또는, 리세트 트랜지스터(43)의 임계 전압 Vth를, 누설을 무시할 수 있는 값, 구체적으로는 화소 어레이(12)의 주변 회로(수직 구동 회로(13)나 컬럼 처리부(14) 등)에 이용하는 트랜지스터보다도 낮은 값으로 설정하고, 동작 범위 확보를 위해 리세트 펄스 RST의 "H" 레벨을 전원 전위 VDD 이상으로 하는 것이 바람직하다. 또한, 복수의 전원을 이용하고 있을 때는, 드레인 구동 배선(47)의 "H" 레벨로서 사용되고 있는 전원 전압 이상으로 하는 것이 바람직하다.
(변형예)
또한, 제1 실시예, 제2 실시예에서는, 화소(11A, 11B)가 동작 기간에 들어가기 전에 수직 신호선(121)에 부여하는 중간 전위 Vmid를, 고정값(바람직하게는, 리세트 레벨 부근)으로서 미리 설정해두는 경우를 예로 들어 설명했지만, 화소(11A, 11B)의 동작마다 중간 전위 Vmid로서 최적의 치를 설정하는 구성을 채용하는 것도 가능하다.
구체적으로 설명하면, 도 6에 도시한 바와 같이 임의의 하나의 수직 신호선(121), 바람직하게는 가장 끝의 수직 신호선(121e)에 샘플/홀드 회로(61)를 접속하여, 샘플/홀드 회로(61)에서, 화소(11A, 11B)에서 수직 신호선(121e)를 통해서 공급되는 리세트 레벨을 샘플/홀드하고, 그 홀드값(리세트 레벨)을 버퍼(62)를 통하여, 수직 신호선(121)마다 배치된 고정 트랜지스터(32, 52)에 중간 전위 Vmid로서 부여하도록한다. 여기서, 샘플/홀드하는 것은, 리세트 레벨에 가까운 값이면, 예를 들면 리세트 펄스 RST가 액티브 동안의 수직 신호선(121e)의 전압값이라도 상관없다.
이 구성을 채용함으로써, 화소(11A, 11B)의 동작마다 중간 전위 Vmid로서 최적의 값, 즉 리세트 레벨을 설정할 수 있기 때문에, 리세트 레벨로 천이할 때의 수직 신호선(121)의 전위 변동을 최대한 억제할 수 있기 때문에, 수직 신호선(121)의 전위 변동에 수반한 화소 어레이(12)의 웰 전위의 변동, 웰 전위가 변동에 기인한 노이즈나 셰이딩의 발생을 확실하게 방지할 수 있다. 여기서는, 가장 끝의 수직 신호선(121e)에 샘플/홀드 회로(61)를 설치한다고 했지만, 수직 신호선(121)마다 샘플/홀드 회로(61)를 설치하는 구성을 채용하는 것도 가능하고, 이것에 따르면, 중간 전위 Vmid로서 수직 신호선(121)마다 최적의 값을 설정할 수 있다.
본 발명의 실시예에 따른 CMOS 이미지 센서는 도 1에 도시된 구조 이외에 다른 구조를 가질 수 있다. 도 7은 본 발명의 실시예에 따른 모듈 타입의 촬상 장치 의 블럭도로서, 이는 픽셀들로부터의 신호들을 처리하는 신호 처리부(71) 및 광학 시스템(72)을 포함한다.
당업자라면 첨부된 특허청구범위 또는 그 등가물의 범위 내에서 설계 요건들 및 기타 요소들에 의존하여 여러 변형들, 조합들, 부-조합들 및 대체들이 발생될 수 있다는 점을 이해할 것이다.
본 발명에 따르면, 신호선의 전위 변동에 수반한 화소 어레이의 웰 전위의 변동을 억제하여, 리세트 레벨과 신호 레벨에 악영향을 미치게 하는 것을 확실하게 방지할 수 있기 때문에, 웰 전위 변동에 기인한 노이즈나 셰이딩의 발생을 방지할 수 있다.

Claims (13)

  1. 고체 촬상 장치로서,
    광전 변환 소자를 각각이 포함하는 화소가 2차원 배치되고, 상기 배치된 화소의 열마다 신호선이 구비되어 있는 화소 어레이와,
    상기 화소가 동작 기간에 들어가기 전에 얻어지는 상기 신호선의 전위를 제1 전원 전위와 제2 전원 전위 사이의 중간 전위로 고정하는 고정 유닛을 구비하고,
    상기 중간 전위는 상기 화소의 리세트 동작에 의해서 상기 화소로부터 출력되는 리세트 레벨 부근의 전위인 것을 특징으로 하는 고체 촬상 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 고정 유닛은, 상기 화소로부터 출력되는 상기 리세트 레벨의 값 또는 출력되는 상기 리세트 레벨의 값에 가까운 전압값을 샘플/홀드하고, 홀드된 상기 값을 상기 중간 전위로 사용하는 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 화소는,
    상기 광전 변환 소자에서 광전 변환하여 얻어지는 전하를 플로팅 디퓨전(floating diffusion)에 전송하는 전송 트랜지스터와,
    상기 플로팅 디퓨전과 상기 화소에 제공되는 드레인 구동 배선과의 사이에 접속되어, 상기 플로팅 디퓨전의 전위를 제어하는 리세트 트랜지스터와,
    상기 플로팅 디퓨전의 전위에 따른 신호를 출력하는 증폭 트랜지스터를 구비하고,
    상기 드레인 구동 배선의 전위는, 상기 화소의 동작 기간의 종료 후에 비액티브 레벨로부터 액티브 레벨로 복귀되는 것을 특징으로 하는 고체 촬상 장치.
  5. 제4항에 있어서,
    상기 리세트 트랜지스터의 게이트에 공급되는 리세트 펄스의 비액티브 레벨은, 상기 리세트 트랜지스터가 N-채널 트랜지스터일 때는 부전압(負電壓)으로 설정되고, 상기 리세트 트랜지스터가 P-채널 트랜지스터일 때는 전원 전압 이상으로 설정되는 것을 특징으로 하는 고체 촬상 장치.
  6. 제4항에 있어서,
    상기 리세트 트랜지스터의 임계 전압은, 상기 화소 어레이의 주변 회로에 이용되는 트랜지스터의 임계 전압보다 낮게 설정되는 것을 특징으로 하는 고체 촬상 장치.
  7. 광전 변환 소자를 각각이 포함하는 화소가 행렬 형상으로 2차원 배치되고, 상기 배치된 화소의 열마다 신호선이 구비되어 있는 고체 촬상 장치의 구동 방법으로서,
    상기 화소가 동작 기간에 들어가기 전에, 상기 신호선의 전위를 제1 전원 전위와 제2 전원 전위 사이의 중간 전위로 고정하며,
    상기 중간 전위는, 상기 화소의 리세트 동작에 의해서 상기 화소로부터 출력되는 리세트 레벨 부근의 전위인 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  8. 삭제
  9. 제7항에 있어서,
    상기 화소로부터 출력되는 상기 리세트 레벨의 값 또는 출력되는 상기 리세트 레벨의 값에 가까운 전압값을 샘플/홀드하고, 홀드된 상기 값을 상기 중간 전위로 사용하는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  10. 제7항에 있어서,
    상기 화소는,
    상기 광전 변환 소자에서 광전 변환하여 얻어지는 전하를 플로팅 디퓨전에 전송하는 전송 트랜지스터와,
    상기 플로팅 디퓨전과 상기 화소에 제공되는 드레인 구동 배선과의 사이에 접속되어, 상기 플로팅 디퓨전의 전위를 제어하는 리세트 트랜지스터와,
    상기 플로팅 디퓨전의 전위에 따른 신호를 출력하는 증폭 트랜지스터를 구비하고,
    상기 화소의 동작 기간의 종료 후에, 상기 드레인 구동 배선의 전위를 비액티브 레벨로부터 액티브 레벨로 복귀시키는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  11. 제10항에 있어서,
    상기 리세트 트랜지스터의 게이트에 공급되는 리세트 펄스의 비액티브 레벨을, 상기 리세트 트랜지스터가 N-채널 트랜지스터일 때는 부전압으로 설정하고, 상기 리세트 트랜지스터가 P-채널 트랜지스터일 때는 전원 전압 이상으로 설정하는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  12. 제10항에 있어서,
    상기 리세트 트랜지스터의 임계 전압을, 상기 화소 어레이의 주변 회로에 이용하는 트랜지스터의 임계 전압보다 낮게 설정하는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  13. 모듈 타입의 고체 촬상 장치로서,
    광전 변환 소자를 각각이 포함하는 화소가 2차원 배치되고, 상기 배치된 화소의 열마다 신호선이 구비되어 있는 화소 어레이와,
    상기 화소가 동작 기간에 들어가기 전에 얻어지는 상기 신호선의 전위를 제1 전원 전위와 제2 전원 전위 사이의 중간 전위로 고정하는 고정 유닛과,
    상기 화소 어레이가 형성된 기판과는 다른 기판에 형성되고, 상기 화소 어레이로부터의 신호를 처리하는 신호 처리부를 구비하며,
    상기 중간 전위는 상기 화소의 리세트 동작에 의해서 상기 화소로부터 출력되는 리세트 레벨 부근의 전위인 것을 특징으로 하는 고체 촬상 장치.
KR20050033910A 2004-04-26 2005-04-25 고체 촬상 장치 및 고체 촬상 장치의 구동 방법 KR101133834B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00129388 2004-04-26
JP2004129388A JP4403387B2 (ja) 2004-04-26 2004-04-26 固体撮像装置および固体撮像装置の駆動方法

Publications (2)

Publication Number Publication Date
KR20060045825A KR20060045825A (ko) 2006-05-17
KR101133834B1 true KR101133834B1 (ko) 2012-04-06

Family

ID=34935686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050033910A KR101133834B1 (ko) 2004-04-26 2005-04-25 고체 촬상 장치 및 고체 촬상 장치의 구동 방법

Country Status (6)

Country Link
US (5) US7675095B2 (ko)
EP (2) EP2268003A3 (ko)
JP (1) JP4403387B2 (ko)
KR (1) KR101133834B1 (ko)
CN (1) CN1691347B (ko)
TW (1) TWI272718B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3951994B2 (ja) * 2003-09-16 2007-08-01 ソニー株式会社 固体撮像装置およびカメラシステム
JP4713997B2 (ja) * 2005-10-28 2011-06-29 株式会社東芝 固体撮像装置
KR100790228B1 (ko) * 2005-12-26 2008-01-02 매그나칩 반도체 유한회사 시모스 이미지 센서
JP4325703B2 (ja) * 2007-05-24 2009-09-02 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理装置および信号処理方法、ならびに撮像装置
JP5258416B2 (ja) * 2008-06-27 2013-08-07 パナソニック株式会社 固体撮像装置
JP5262512B2 (ja) 2008-09-25 2013-08-14 ソニー株式会社 撮像素子およびその制御方法並びにカメラ
JP5257176B2 (ja) * 2009-03-18 2013-08-07 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2011044879A (ja) * 2009-08-20 2011-03-03 Toshiba Corp 固体撮像装置およびその駆動方法
US8736733B2 (en) * 2010-03-19 2014-05-27 Invisage Technologies, Inc. Dark current reduction in image sensors via dynamic electrical biasing
JP2011205249A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 固体撮像装置
JP5558278B2 (ja) 2010-09-10 2014-07-23 株式会社東芝 固体撮像装置
JP2013062611A (ja) * 2011-09-12 2013-04-04 Sony Corp 固体撮像素子およびカメラシステム
CN107833899B (zh) * 2012-06-27 2021-11-19 松下知识产权经营株式会社 固体摄像装置
CN103986889B (zh) * 2013-02-08 2017-06-13 豪威科技股份有限公司 用于传感器故障检测的系统及方法
JP2015088691A (ja) * 2013-11-01 2015-05-07 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
TWI643500B (zh) 2014-03-31 2018-12-01 日商新力股份有限公司 攝像元件、攝像方法及電子機器
JP6418775B2 (ja) * 2014-04-18 2018-11-07 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
JP6242287B2 (ja) 2014-05-08 2017-12-06 オリンパス株式会社 固体撮像装置および内視鏡装置
WO2016019258A1 (en) 2014-07-31 2016-02-04 Emanuele Mandelli Image sensors with noise reduction
JP6537838B2 (ja) * 2015-01-30 2019-07-03 ルネサスエレクトロニクス株式会社 撮像素子
JP6486151B2 (ja) * 2015-03-05 2019-03-20 キヤノン株式会社 撮像システム
US9685482B2 (en) * 2015-03-09 2017-06-20 Semiconductor Components Industries, Llc Image sensor with buried-channel drain (BCD) transistors
JP2016178408A (ja) 2015-03-19 2016-10-06 キヤノン株式会社 固体撮像装置及びその駆動方法、並びに撮像システム
JP6832649B2 (ja) * 2016-08-17 2021-02-24 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US9998700B1 (en) 2016-12-05 2018-06-12 Omnivision Technologies, Inc. Image sensor failure detection
US10425601B1 (en) 2017-05-05 2019-09-24 Invisage Technologies, Inc. Three-transistor active reset pixel
CN108304803B (zh) * 2018-01-31 2021-04-23 京东方科技集团股份有限公司 光检测电路、光检测方法和显示装置
CN112532899B (zh) * 2020-11-27 2023-06-30 京东方科技集团股份有限公司 光电转换电路、驱动方法、光电检测基板、光电检测装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320630A (ja) * 2000-02-28 2001-11-16 Canon Inc 撮像装置
JP2003230055A (ja) * 2002-02-05 2003-08-15 Sony Corp 固体撮像装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764928A (en) 1980-10-07 1982-04-20 Nippon Kogaku Kk <Nikon> Carrying apparatus for photo mask or reticle
US5237326A (en) * 1989-02-02 1993-08-17 Samsung Electronics Co., Ltd. Flash type analog-to-digital converter having MOS comparators
JP3031606B2 (ja) 1995-08-02 2000-04-10 キヤノン株式会社 固体撮像装置と画像撮像装置
US5721425A (en) * 1996-03-01 1998-02-24 National Semiconductor Corporation Active pixel sensor cell that reduces the effect of 1/f noise, increases the voltage range of the cell, and reduces the size of the cell
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager
US5969758A (en) 1997-06-02 1999-10-19 Sarnoff Corporation DC offset and gain correction for CMOS image sensor
JP3369911B2 (ja) 1997-06-30 2003-01-20 株式会社東芝 固体撮像装置
US5965871A (en) * 1997-11-05 1999-10-12 Pixart Technology, Inc. Column readout multiplexer for CMOS image sensors with multiple readout and fixed pattern noise cancellation
JP3667094B2 (ja) 1998-06-17 2005-07-06 キヤノン株式会社 固体撮像装置
KR100352757B1 (ko) * 1998-06-02 2002-09-16 가부시끼가이샤 도시바 고속도 동작 고체 촬상 장치
JP3693281B2 (ja) * 1999-09-30 2005-09-07 シャープ株式会社 増幅型固体撮像装置
US6350663B1 (en) * 2000-03-03 2002-02-26 Agilent Technologies, Inc. Method for reducing leakage currents of active area diodes and source/drain diffusions
JP3940618B2 (ja) * 2002-03-01 2007-07-04 株式会社東芝 固体撮像装置
JP2003258231A (ja) 2002-03-05 2003-09-12 Sony Corp 固体撮像素子
JP4022862B2 (ja) * 2002-06-11 2007-12-19 ソニー株式会社 固体撮像装置及びその制御方法
JP3753120B2 (ja) 2002-10-02 2006-03-08 松下電器産業株式会社 双方向電流検出装置およびモータ駆動装置
JP3794637B2 (ja) * 2003-03-07 2006-07-05 松下電器産業株式会社 固体撮像装置
US7214575B2 (en) * 2004-01-06 2007-05-08 Micron Technology, Inc. Method and apparatus providing CMOS imager device pixel with transistor having lower threshold voltage than other imager device transistors
US7196304B2 (en) * 2004-01-29 2007-03-27 Micron Technology, Inc. Row driver for selectively supplying operating power to imager pixel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320630A (ja) * 2000-02-28 2001-11-16 Canon Inc 撮像装置
JP2003230055A (ja) * 2002-02-05 2003-08-15 Sony Corp 固体撮像装置

Also Published As

Publication number Publication date
TWI272718B (en) 2007-02-01
US7675095B2 (en) 2010-03-09
EP1592230A2 (en) 2005-11-02
EP2268003A2 (en) 2010-12-29
US20100128153A1 (en) 2010-05-27
US20150155317A1 (en) 2015-06-04
KR20060045825A (ko) 2006-05-17
US8618589B2 (en) 2013-12-31
EP1592230A3 (en) 2007-01-10
US9865633B2 (en) 2018-01-09
EP2268003A3 (en) 2016-10-05
US9029925B2 (en) 2015-05-12
CN1691347B (zh) 2010-06-16
US20110248148A1 (en) 2011-10-13
US8008697B2 (en) 2011-08-30
US20140077068A1 (en) 2014-03-20
JP2005311932A (ja) 2005-11-04
CN1691347A (zh) 2005-11-02
TW200605342A (en) 2006-02-01
JP4403387B2 (ja) 2010-01-27
US20050248674A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
KR101133834B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
JP4529834B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US7649561B2 (en) Physical quantity detecting device and imaging apparatus
KR101060711B1 (ko) 고체촬상장치, 고체촬상장치 구동방법, 그리고 카메라 장치
US7787037B2 (en) Imaging method that continuously outputs a signal based on electric charges generated by a selected pixel unit without performing an operation of deselecting the selected pixel unit
KR101080568B1 (ko) 고체 촬상 장치 및 카메라 시스템
KR100627702B1 (ko) 고체촬상소자, 고체촬상소자의 구동방법, 및 카메라
KR100940637B1 (ko) 고체 촬상 장치 및 카메라 시스템
KR20050026897A (ko) 반도체 장치와, 그 구동 제어 방법 및 장치
WO2018012133A1 (ja) 固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器
JP4692262B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5051994B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4380716B2 (ja) 固体撮像装置およびカメラシステム
JP5403019B2 (ja) 物理量検出装置および撮像装置
JP2003298942A (ja) 固体撮像装置およびその画素信号の読み出し方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160322

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 7