KR100627702B1 - 고체촬상소자, 고체촬상소자의 구동방법, 및 카메라 - Google Patents

고체촬상소자, 고체촬상소자의 구동방법, 및 카메라 Download PDF

Info

Publication number
KR100627702B1
KR100627702B1 KR1020040042750A KR20040042750A KR100627702B1 KR 100627702 B1 KR100627702 B1 KR 100627702B1 KR 1020040042750 A KR1020040042750 A KR 1020040042750A KR 20040042750 A KR20040042750 A KR 20040042750A KR 100627702 B1 KR100627702 B1 KR 100627702B1
Authority
KR
South Korea
Prior art keywords
unit
transistor
reset
signal
charge
Prior art date
Application number
KR1020040042750A
Other languages
English (en)
Other versions
KR20040111028A (ko
Inventor
코야마에이지
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20040111028A publication Critical patent/KR20040111028A/ko
Application granted granted Critical
Publication of KR100627702B1 publication Critical patent/KR100627702B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명에 의한 고체촬상소자는, 행 방향 및 열 방향을 따라 배열된 복수의 단위 화소부를 포함하는 촬상부로서, 이 복수의 단위 화소부 각각은 전하 축적부, 상기 전하 축적부를 리셋시키는 리셋부, 광전 변환부, 상기 광전 변환부에 의해 광전 변환된 전하를 상기 전하 축적부로 전송하는 전송부, 및 상기 전하 축적부에 축적된 전하에 상응하는 신호를 출력하며 상기 리셋부의 적어도 일부와 자신의 적어도 일부를 공유하기 위해 제공되는 신호 출력부를 포함하는 촬상부; 상기 복수의 단위 화소부를 행단위로 수직으로 스캐닝하는 수직 스캐닝부; 및 구동 전압을 제어하는 구동 전압 제어부를 포함한다.

Description

고체촬상소자, 고체촬상소자의 구동방법, 및 카메라{SOLID-STATE IMAGING DEVICE, METHOD FOR DRIVING THE SAME, AND CAMERA}
도 1a는 본 발명의 제1실시예에 따른 고체촬상소자의 예로서 MOS형 화상감지기를 나타내는 개략 블록도;
도 1b는 본 발명의 제1실시예에 따른 고체촬상소자의 MOS형 화상감지기의 단위 화소부들 중 2개의 구조를 나타내는 회로도;
도 2a는 도 1b에 도시된 바와 같은 단위 화소부의 반도체층 구조를 나타내는 단면도;
도 2b는 도 2a에 도시된 부분들에 의해 취해질 수도 있는 전위를 나타내는 도면;
도 3은 도1b에 도시된 MOS형 화상감지기를 구동하기 위한 타이밍들을 나타내는 신호파형도;
도 4a는 도 1b에 도시된 MOS형 화상감지기를 구동하기 위한 타이밍(t1∼t4)에서의 각 부분의 전위를 나타내는 도면;
도 4b는 도 1b에 도시된 MOS형 화상감지기를 구동하기 위한 타이밍(t5∼t8)에서의 각 부분의 전위를 나타내는 도면;
도 5는 본 발명의 제2실시예에 따른 MOS형 화상감지기의 단위 화소부들 중 2 개의 구조를 나타내는 회로도;
도 6a는 도 5에 도시된 바와 같은 반도체층 구조를 나타내는 단면도;
도 6b는 도 6a에 도시된 부분들에 의해 취해질 수도 있는 전위를 나타내는 도면;
도 7은 도 5에 도시된 MOS형 화상감지기를 구동하기 위한 타이밍들을 나타내는 신호파형도;
도 8a는 도 5에 도시된 MOS형 화상감지기를 구동하기 위한 타이밍들(t1∼t4)에서의 각 부분의 전위를 나타내는 도면;
도 8b는 도 5에 도시된 MOS형 화상감지기를 구동하기 위한 타이밍들(t5∼t8)에서의 각 부분의 전위를 나타내는 도면;
도 9는 도 5의 화소 전원공급 구동회로의 전압발생회로의 구조의 특정예를 나타내는 회로도;
도 10은 차동 증폭 회로로부터 출력된 전압 SEL-LOW와 정전류 트랜지스터의 제어전압 VCNT 사이의 관계를 나타내는 그래프;
도 11은 본 발명의 제3실시예에 따른 카메라의 구조를 나타내는 블록도;
도 12는 종래의 MOS형 화상감지기의 단위 화소부(어드레스(k,j))의 구조를 나타내는 회로도;
도 13은 도 12의 단위 화소부에 대응하는 반도체층 구조를 나타내는 단면도;
도 14는 도 12에 도시된 MOS형 화상감지기를 구동하기 위한 타이밍들을 나타내는 신호파형도;
도 15는 다른 종래의 MOS형 화상감지기의 2개의 단위 화소부들(어드레스(k,j) 및 (k,j+1))의 구조를 나타내는 회로도;
도 16은 도 15의 단위 화소부들 중 하나에 대응하는 반도체 층 구조를 나타내는 단면도;
도 17a는 도 15에 도시된 MOS형 화상감지기를 구동하기 위한 타이밍을 선 j로 나타내는 신호파형도; 및
도 17b는 도 15에 도시된 MOS형 화상감지기를 구동하기 위한 타이밍을 선 j+1로 나타내는 신호파형도이다.
본 정식출원은 2003년 6월 10일 일본에서 출원된 일본특허출원 제2003-165744호의 우선권을 주장하며, 전체 개시 내용이 참조로서 포함되어 있다.
본 발명은 고체촬상소자, 고체촬상소자의 구동방법, 및 카메라에 관한 것이다. 보다 상세하게는, 본 발명은 MOS형 화상감지기 등을 이용하고, 예를 들면, 비디오 카메라, 전자카메라(electron camera) 및 화상 입력 카메라, 스캐너, 팩시밀리 등에 사용되는 고체촬상소자, 고체촬상소자의 구동방법, 및 그러한 고체촬상 감지장치를 이용하는 카메라에 관한 것이다.
종래, CCD형 화상감지기 등의 반도체 화상감지기와 MOS형 화상감지기 등이 비디오 카메라, 전자 카메라, 화상 입력 카메라, 스캐너, 팩시밀리 등의 다양한 전 자장치의 화상 입력장치로서 사용되어 왔다.
최근, MOS형 화상감지기가 그 이득으로 인해 다시 한번 주목을 끌고 있다. 전력소비가 낮고 주변회로들과 동일한 CMOS 기술을 이용하여 생산될 수 있다. 또한, CCD형 화상감지기보다 낮은 화질을 보상하기 위해, 내장형(embedded type) 포토 다이오드 구조라 칭하는 구조를 채용하는 것이 일반적이다. 이는 초기에 사용되었던 표면 포토다이오드 구조 대신에 MOS형 화상감지기에 사용된다. 내장형 포토다이오드 구조는 CCD형 화상감지기에 사용되는 구조이다. 그러한 구조는 암전류(dark current) 성분을 줄이기 위해 채용되고 고화질을 얻을 수 있게 한다.
이하, 도 12∼도 14를 참조하여 이러한 내장형 포토다이오드 구조를 채용하는 종래의 MOS형 화상감지기를 설명한다.
우선, 도 12 및 도 13을 참조하여 MOS형 화상감지기의 단위 화소의 구조를 설명한다.
도 12는 종래의 MOS형 화상감지기(200)의 단위 화소부(어드레스(k,j))의 구조를 나타내는 회로도이다. 도 13은 도 12의 단위 화소부에 대응하는 반도체층 구조를 나타내는 단면도이다.
MOS형 화상감지기(200)는 복수의 단위 화소부(화소셀)를 포함하는 촬상부와, 복수의 단위 화소부들을 수직으로 스캐닝하는 수직 스캐닝회로(207)를 포함한다. 각 단위 화소들은 포토다이오드(201), 전송 트랜지스터(202), 신호 축적부(203), 리셋 트랜지스터(reset transistor)(204), 증폭 트랜지스터(205), 및 선택 트랜지스터(206)를 포함한다.
각 단위 화소부들은 4개의 트랜지스터(즉, 전송 트랜지스터(202), 리셋 트랜지스터(204), 증폭 트랜지스터(205), 및 선택 트랜지스터(206))를 포함한다. 복수의 단위 화소부들은 2차원적으로 행 방향 및 열 방향을 따라 배열된다. 도 12는 복수의 단위 화소들 중 하나만을 나타내고, 이는 어드레스(k,j)에 의해 특정된다.
도 13에 도시된 바와 같이, 포토다이오드(201)는 내장형 구조를 가진다. 포토다이오드(201)는 N형 불순물 영역(221)상에 구비된 P형 불순물 영역(222)과 함께 P형 웰영역(220)상에 구비된 N형(N-) 불순물 영역(221)을 포함한다. N형 불순물 영역(221)은 수광부로서 기능한다. N형 불순물 영역(221)에 광을 조사함으로써, 광의 조사량에 상응하는 양의 전하가 발생된다. 여기서 이러한 전하는 신호 전하로서 칭할 수도 있다.
전송 트랜지스터(202)는 포토다이오드(201)와 신호 축적부(203) 사이에 구비된다. 전송 트랜지스터(202)는 소스 영역으로서 기능하는 N형 불순물 영역(221), 드레인 영역으로서 기능하는 N형(N+) 불순물 영역(223a), 및 그것들 사이의 P형 웰영역(220)상에 구비된 게이트 전극(202a)을 포함한다.
게이트 전극(202a)은 수직 스캐닝회로(207)의 출력단자에 접속되어 있는 전송 제어선(210)과 접속되어 있다. 수직 스캐닝회로(207)로부터, 전송제어신호(TRN)(j)가 게이트 전극(202a)에 공급된다. 전체 촬상부에 있어서, 전송 트랜지스터(202)는 행단위로 ON/OFF 제어된다. 전송 트랜지스터(202)는 포토다이오드(201)에 축적된 전하를 신호 축적부(203)에 전송한다.
신호 축적부(203)는 P형 웰영역(220)에 구비되어 있는 부동 확산층(floating diffusion layer)의 N형 불순물 영역(223a)이다. 신호 축적부(203)는 전송 트랜지스터(202)에 의해 전송된 포토다이오드(201)로부터의 신호전하를 축적한다.
리셋 트랜지스터(204)는 전원공급선(213)과 신호 축적부(203) 사이에 구비된다. 전원공급선(213)에는 전원공급전압(VDD)이 인가된다. 리셋 트랜지스터(204)는 소스영역으로서 기능하는 N형 불순물 영역(223a), 드레인영역으로서 기능하는 N형(N+)불순물 영역(223b), 및 그것들 사이의 P형 웰영역상에 구비되는 게이트 전극(204a)을 포함한다.
게이트 전극(204a)은 수직 스캐닝 회로(207)의 출력단자에 접속된 리셋 제어선(209)과 접속된다. 수직 스캐닝 회로(207)로부터 게이트 전극(204a)으로 리셋 제어신호(RST(j))가 공급된다. 전체 촬상부에 있어서, 리셋 트랜지스터(204)는 행단위로 ON/OFF 제어된다. 리셋 트랜지스터(204)는 신호 축적부(203)를 리셋한다.
증폭 트랜지스터(205)는 전원공급선(213)과 선택 트랜지스터(206) 사이에 구비된다. 증폭 트랜지스터(205)는 드레인 영역으로서 기능하는 N형 불순물 영역(223b), 소스 영역으로서 기능하는 N형(N+) 불순물 영역, 및 그것들 사이에 P형 웰영역(220)상에 구비되는 게이트 전극(205a)을 포함한다.
게이트 전극(205a)은 N형 불순물 영역(223a)인 신호 축적부(203)에 접속된다. 따라서, 신호 축적부(203)와 동일한 전위가 증폭 트랜지스터(205)의 게이트에 전달된다. 증폭 트랜지스터(205)는 신호 축적부(203)에 축적된 전하량에 상응하는 신호를 출력한다.
선택 트랜지스터(206)는 신호선(k)(211)과 증폭 트랜지스터(205) 사이에 구 비된다. 신호선(k)(211)은 정전류원(212)에 접속되고 그곳을 통해 신호가 판독된다. 선택 트랜지스터(206)는 드레인 영역으로서 기능하는 N형 불순물 영역(223c), 소스영역으로서 기능하는 N형(N+) 불순물 영역(223a), 및 그것들 사이의 P형 웰영역상에 구비되는 게이트 전극(206a)을 포함한다.
선택 트랜지스터(206)의 게이트 전극(206a)은 수직 스캐닝 회로(207)의 출력단자에 접속되어 있는 수직 선택선(208)과 접속된다. 수직 스캐닝 회로(207)로부터 게이트 전극(206a)에 수직 선택신호(SEL(j))가 공급된다. 전체 촬상부에 있어서, 선택 트랜지스터(206)는 행단위로 ON/OFF 제어된다. 전체 촬상부에 있어서, 단위 화소는 선택 트랜지스터(206)에 인가된 수직 선택신호(SEL(j))에 기초하여 행단위로 선택된다. 신호선(k)(211)을 통해 신호가 판독된다.
이러한 MOS형 화상감지기(200)에 있어서, 전송 트랜지스터(202)와 리셋 트랜지스터(204)는 대개 공핍형(depletion type) 트랜지스터이고, 증폭 트랜지스터(205)와 선택 트랜지스터(206)는 대개 인핸스먼트형(enhancement type) 트랜지스터이다.
다음으로, 도 12 및 도 13에 도시된 바와 같은 구조를 가지는 종래의 MOS형 화상감지기(200)를 구동하는 방법을 설명한다.
도 14는 MOS형 화상감지기(200)를 구동하기 위한 타이밍을 나타내는 신호파형도이다.
MOS형 화상감지기(200)의 포토다이오드(201)에 축적된 전하에 상응하는 신호를 판독하는 기본 동작은 다음과 같다.
도 14에 도시된 바와 같이, 시간주기 t1동안, 리셋 트랜지스터(204)의 게이트 전극(204a)에 인가될 리셋 제어신호(RST(j))는 선택된 선(j)의 모든 단위 화소부들에 대해 하이 레벨로 상승하여 리셋 트랜지스터(204)가 ON 된다. 따라서, 신호 축적부(203)의 전위는 리셋 트랜지스터(204)를 통해 전원공급전압(VDD)으로 리셋된다.
다음으로, 시간주기 t2동안, 선택 트랜지스터(206)의 게이트 전극(206a)에 인가될 수직 선택신호(SEL)(j)가 하이 레벨로 상승하여 선택 트랜지스터(206)가 ON 된다. 따라서, 열(k)마다 구비된 정전류원(212)과 증폭 트랜지스터(205)가 소스 폴로어 회로(source follower circuit)를 형성한다. 신호선(k)에 신호가 출력된다. 출력되는 신호는 리셋되어 있는 신호 축적부(203)에 축적된 전하량에 상응하는 신호를 나타낸다.
또한, 시간주기 t3동안, 전송 트랜지스터(202)의 게이트전극(202a)에 인가될 전송 제어신호(TRN)(j)가 하이 레벨로 상승하여 전송 트랜지스터(202)가 ON 된다. 따라서, 포토다이오드(201)에 의해 광전 변환된 광신호에 상응하는 전하가 전송 트랜지스터(202)를 통해 신호 축적부(203)에 완전히 전송된다.
직후, 시간주기 t4동안, 선택 트랜지스터(206)의 게이트 전극(206a)에 인가될 수직 선택신호(SEL(j))가 하이 레벨로 다시 상승하여 선택 트랜지스터(206)가 ON 된다. 따라서, 열(k)마다 구비된 정전류원(212)과 증폭 트랜지스터(205)가 소스 폴로어 회로를 형성한다. 신호선(k)으로 신호가 출력된다. 출력된 신호는 광신호에 상응하는 전하량에 상응하는 신호를 나타낸다.
그리고 나서, 클램프 회로(clamp circuit), 차동 증폭 회로 등(도시 안됨)이 전하량에 상응하는 신호와 리셋에 대한 신호 간의 차이를 검출하기 위해 이용된다. 검출된 결과를 이용하여, 화소들간의 트랜지스터의 오프셋의 변동이 제거될 수 있다. 또한, 광신호는 포토다이오드(201)로부터 신호 축적부(203)로 완전히 전송될 수 있기 때문에, 불규칙 잡음(random noise)이 발생하지 않고 고화질을 얻을 수 있다.
본 예에 있어서, 리셋 신호(RST(j)), 수직 선택신호(SEL(j)), 및 전송제어신호(TRN(j))는 전원공급전압(VDD)과 접지전압(GND)의 이진 레벨(binary level)을 가지는 펄스 신호이다. 일반적으로, 이들 신호는 촬상부 주위에 위치한 수직 스캐닝 회로(207)로부터 공급된다.
도 12 및 도 13에 도시된 바와 같이 내장형 포토다이오드 구조를 가지는 종래의 MOS형 화상감지기(200)에서는, 각 단위 화소마다 4개의 트랜지스터가 필요하다. 종래의 표면 포토다이오드 구조를 채용하는 MOS형 화상감지기에서는, 각 단위 화소마다 3개의 트랜지스터가 필요하다. 따라서, 트랜지스터의 수는 내장형 포토다이오드 구조를 채용함으로써 하나씩 증가한다. 이는 포토다이오드의 크기가 각 단위 화소의 하나의 트랜지스터의 크기만큼 줄어든다는 것을 의미한다. 이는 감도를 감소시킨다.
트랜지스터의 증가로 인해 감도가 감소되는 이러한 문제를 해결하기 위해, 예를 들면, 일본특허공개 평11-355668호에는 각 단위 화소마다 3개의 트랜지스터를 가지는 구조를 제안하고 있다.
이하, 일본특허공개 평11-355668호에 개시된 MOS형 화상감지기의 구조를 설명한다.
우선, 도 15 및 도 16을 참조하여 MOS형 화상감지기의 단위 화소의 구조를 설명한다.
도 15는 일본특허공개 평11-355668호에 개시된 종래의 MOS형 화상감지기(300)의 2개의 단위 화소부의 구조를 나타내는 회로도이다. 이들 단위 화소부들은 어드레스(k,j) 및 (k,j+1)에 의해 특정된다. 도 16은 도 15의 단위 화소부들 중 하나에 대응하는 반도체층 구조를 나타내는 단면도이다.
도 15에 도시된 바와 같이, MOS형 화상감지기(300)는 복수의 단위 화소부(화소셀)와 수직스캐닝회로(307)를 포함하는 촬상부를 포함한다. 수직스캐닝회로(307)는 단위 화소부들을 수직으로 스캔한다. 각 단위 화소는 1개의 내장형 포토다이오드(301), 전송 트랜지스터(302), 신호 축적부(303), 리셋 트랜지스터(304), 및 증폭 트랜지스터(305)를 포함한다. MOS형 화상감지기(300)에 있어서, 각 단위 화소부는 3개의 트랜지스터(즉, 전송 트랜지스터(302), 리셋 트랜지스터(304), 및 증폭 트랜지스터(305))를 포함한다. 복수의 단위 화소부들은 2차원적으로 행 방향 및 열 방향을 따라 배열된다.
일본특허공개 평11-355668호에 개시된 MOS형 화상감지기(300)는 다음과 같은 점에서 도 12 및 도 13에 도시된 종래의 MOS형 화상감지기(200)와 다르다.
N형(N+) 불순물 영역(323e)이 리셋 트랜지스터(304)의 드레인 영역으로서 기능한다. N형(N+) 불순물 영역(323f)이 증폭 트랜지스터(305)의 드레인 영역으로서 기능한다. N형 불순물 영역(323e)과 N형 불순물 영역(323f) 사이에는 P형(P+) 불순물 영역(322a)이 구비되어 그것들을 서로 분리하도록 되어 있다. 수직 스캐닝 회로(307)로부터 공급된 수직 선택신호(SEL)(j)에 의해 리셋 트랜지스터(304)의 드레인 전압이 제어된다.
또한, MOS형 화상감지기(300)에는, 도 12에 도시된 선택 트랜지스터가 구비되지 않는다. 증폭 트랜지스터(305)의 소스영역으로서 기능하는 N형 불순물 영역(323g)은 신호선(311)과 직접적으로 접속된다.
리셋 트랜지스터(304)는 공핍형이고, 전송 트랜지스터(302)와 증폭 트랜지스터(305)는 인핸스먼트형이다.
다음으로, 일본특허 공개 평11-355668호에 개시된 MOS형 화상감지기를 구동하는 방법을 설명한다.
도 17a 및 도 17b는 MOS형 화상감지기(300)를 구동하기 위한 타이밍을 나타내는 신호파형도이다. 도 17a는 선 (j)에서의 신호파형을 나타낸다. 도 17b는 선 (j+1)에서의 신호파형을 나타낸다.
도 17a 및 도 17b에 도시된 바와 같이, 선택된 선 (j)을 통해, 신호가 출력되고, 도 12에 도시된 MOS형 화상감지기(200)의 선택된 선에 대해서도 동일한 동작이 수행된다.
한편, 비선택선에서, 리셋 트랜지스터(304)의 드레인 전압이 로우 레벨, 예를 들면, 0V로 유지되면, 공핍형 리셋 트랜지스터(304)가 신호 축적부(303)에서의 전위를 0V 레벨로 고정한다. 신호 축적부(303)는 증폭 트랜지스터(305)의 게이트 전극(305a)에 접속된다. 따라서, 증폭 트랜지스터(305)의 게이트 전압은 0V로 되고, 비선택선에서 증폭 트랜지스터(305)의 드레인 및 소스가 차단된다.
그러므로, 전체 촬상부에 있어서, 리셋 트랜지스터(304)의 드레인 전압이 행단위로 제어되어 증폭 트랜지스터(305)의 게이트 전압이 제어될 수 있도록 할 수 있다. 예를 들면, 상술한 바와 같이, 리셋 트랜지스터(304)의 드레인 전압이 0V로 설정되는 선이, 동작하지 않는 비선택선으로 된다. 그 결과, 종래에 필요했었던 선택 트랜지스터(206)(도 12 참조)를 구비할 필요가 없다.
상술한 바와 같이, 도 12 및 도 13에 도시된 바와 같이 내장형 포토다이오드 구조를 가지는 종래의 MOS형 화상감지기(200)에서는, 암전류의 양이 적다. 그러나, 각 화소마다 4개의 트랜지스터가 필요하기 때문에, 포토다이오드 면적의 크기의 감소로 인해 감도가 줄어든다는 문제점이 야기된다. 그러므로, MOS형 화상감지기(200)에는, 암전류의 억제와 감도의 감소 사이의 균형(trade-off)이 있다.
일본특허공개 평11-355668호에 개시된 바와 같이, 3개의 단위 화소부를 가지는 MOS형 화상감지기(300)가 제안되어 있다. MOS형 화상감지기(200)(도 13)와 MOS형 화상감지기(300)(도 16)를 비교하면, 트랜지스터의 수가 1개 줄어들었다는 것, 보다 상세하게는, MOS형 화상감지기(300)에서는 선택 트랜지스터(306)가 생략되었다는 것을 알 수 있다. 그러나, P형 불순물 영역(322a)은 단위 화소부의 전원공급전압(VDD)과 리셋 트랜지스터(304)의 드레인 전압을 분리하기 위한 드레인 분리 영역으로서 필요하다. 따라서, 면적의 크기는 줄어들지 않는다.
본 발명의 일 실시형태에 따르면, 행 방향 및 열 방향을 따라 배열된 복수의 단위 화소부를 포함하는 촬상부로서, 이 복수의 단위 화소부 각각은 전하를 축적하는 전하 축적부, 상기 전하 축적부를 리셋시키는 리셋부, 광을 전하로 광전 변환하는 광전 변환부, 상기 광전 변환부에 의해 광전 변환된 전하를 상기 전하 축적부로 전송하는 전송부, 및 상기 전하 축적부에 축적된 전하에 상응하는 신호를 출력하며 상기 리셋부의 적어도 일부와 자신의 적어도 일부를 공유하기 위해 제공되는 신호 출력부를 포함하는 촬상부, 상기 복수의 단위 화소부 각각의 리셋부 및 전송부를 제어하는 제어 전압을 인가함으로써 행단위로 상기 복수의 단위 화소부를 수직으로 스캐닝하는 수직 스캐닝부, 및 상기 복수의 단위 화소부 각각의 리셋부 및 신호 출력부를 구동하는 구동 전압을 제어하는 구동 전압 제어부를 포함하는 고체촬상소자가 제공된다.
본 발명의 일 실시예에 있어서, 상기 리셋부는 상기 수직 스캐닝부에 의해 제어 전압이 인가되는 제어 전압 인가부, 및 상기 구동 전압 제어부에 의해 구동 전압이 인가되는 일측 구동 전압 인가부를 포함하고, 상기 전송부는 상기 수직 스캐닝부에 의해 제어 전압이 인가되는 제어 전압 인가부를 포함하며, 상기 신호 출력부는 제어 전압 인가부, 및 상기 구동 전압 제어부에 의해 구동 전압이 인가되는 일측 구동 전압 인가부를 포함할 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 리셋부의 일측 구동 전압 인가부와 상기 신호 출력부의 일측 구동 전압 인가부는 공통일 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 광전 변환부는 광의 조사에 의해 전하를 생성하는 포토다이오드로 이루어질 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 포토다이오드는 내장형 포토다이오드 구조를 가질 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 전송부는 전송 트랜지스터로 이루어지고, 상기 리셋부는 리셋 트랜지스터로 이루어지며, 상기 신호 출력부는 증폭 트랜지스터로 이루어질 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 촬상부는 상기 복수의 단위 화소부 사이의 열 방향을 따라 배열된, 단위 화소부에 의해서 공유되는 수직 선택선을 더 포함하며, 상기 구동 전압 제어부는 상기 수직 선택선을 통해 상기 리셋 트랜지스터 및 증폭 트랜지스터에 접속될 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 수직 선택선은 광의 조사를 차폐하는 광 차폐 배선일 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 구동 전압 제어부는 상기 증폭 트랜지스터에 화소 전원 공급 전압을 제공할 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 전하 축적부는 부동 확산층일 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 리셋 트랜지스터는 공핍형 트랜지스터일 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 전송 트랜지스터는 인핸스먼트형 트랜지스터 또는 공핍형 트랜지스터일 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 증폭 트랜지스터는 인핸스먼트형 트랜지스터일 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 포토다이오드와 상기 전하 축적부사이에 상기 전송 트랜지스터가 제공되고, 상기 구동 전압 제어부에 접속된 수직 선택선과 상기 전하 축적부 사이에 상기 리셋 트랜지스터가 제공되며, 정전류원에 접속되며 자신을 통해 신호가 판독되는 상기 신호선과 상기 수직 선택선 사이에 상기 증폭 트랜지스터가 제공되고, 상기 전하 축적부에 상기 증폭 트랜지스터의 제어 전압 인가부가 접속되고, 상기 리셋 트랜지스터의 제어 전압 인가부는 상기 수직 스캐닝부에 접속된 리셋 제어선에 접속되고, 상기 전송 트랜지스터의 제어 전압 인가부는 상기 수직 스캐닝부에 접속된 전송 제어선에 접속될 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 구동 전압 제어부는, 하이 레벨로서 전원 공급 전압 레벨을 가지며, 로우 레벨로서 접지 전압 레벨을 갖는 이진 구동 전압 레벨을 나타내는 전압 신호를 출력할 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 구동 전압 제어부는, 하이 레벨로서 전원 공급 전압 레벨을 가지며, 상기 제어 전압이 0V이면 상기 전송 트랜지스터의 제어 전압 인가부 하에서의 전위보다 높으며 상기 제어 전압이 0V이면 상기 리셋 트랜지스터의 제어 전압 인가부 하에서의 전위보다 낮은 정전압 레벨을 갖는 이진 전압 신호를 출력할 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 구동 전압 제어부는 상기 리셋 트랜지스터와 같은 트랜지스터로 이루어진 소스 폴로어 회로 및 차동 증폭 회로를 갖는 전압 생성 회로를 포함할 수도 있다.
또한, 본 발명의 일 실시예에 있어서, 상기 전압 생성 회로는 정전압 레벨을 생성할 수도 있다.
또한, 본 발명의 다른 실시형태에 따르면, 고체촬상소자의 구동방법에 있어서, 상기 고체촬상소자는, 행 방향 및 열 방향을 따라 배열된 복수의 단위 화소부를 포함하는 촬상부로서, 이 복수의 단위 화소부 각각은 전하를 축적하는 전하 축적부, 상기 전하 축적부를 리셋시키는 리셋부, 광을 전하로 광전 변환하는 광전 변환부, 상기 광전 변환부에 의해 광전 변환된 전하를 상기 전하 축적부로 전송하는 전송부, 및 상기 전하 축적부에 축적된 전하에 상응하는 신호를 출력하며 상기 리셋부의 적어도 일부와 자신의 적어도 일부를 공유하기 위해 제공되는 신호 출력부를 포함하는 촬상부, 상기 복수의 단위 화소부 각각의 리셋부 및 전송부를 제어하는 제어 전압을 인가함으로써 행단위로 상기 복수의 단위 화소부를 수직으로 스캐닝하는 수직 스캐닝부, 및 상기 복수의 단위 화소부 각각의 리셋부 및 신호 출력부를 구동하는 구동 전압을 제어하는 구동 전압 제어부를 포함하며, 상기 전하 축적부를 리셋시키는 단계, 상기 리셋 전하 축적부에 축적된 전하에 상응하는 신호를 출력하는 단계, 상기 광전 변환부에 의해 광전 변환된 전하를 상기 전송부를 통해 상기 전하 축적부에 축적하는 단계, 및 상기 광전 변환부에 의해 광전 변환되어 상기 전하 축적부에 축적된 전하에 상응하는 신호를 출력하는 단계를 포함하며, 상기 전하 축적부에서 전하를 축적하고 리셋시키는 단계는 상기 구동 전압 제어부에 의 해 상기 리셋부 및 신호 출력부를 구동하는 구동 전압을 제어하여 행단위로 단위 화소부를 선택하는 단계를 포함한다.
또한, 본 발명의 또 다른 실시형태에 따르면, 촬상소자를 포함하는 카메라에 있어서, 상기 촬상소자는, 행 방향 및 열 방향을 따라 배열된 복수의 단위 화소부를 포함하는 촬상부로서, 이 복수의 단위 화소부 각각은 전하를 축적하는 전하 축적부, 상기 전하 축적부를 리셋시키는 리셋부, 광을 전하로 광전 변환하는 광전 변환부, 상기 광전 변환부에 의해 광전 변환된 전하를 상기 전하 축적부로 전송하는 전송부, 및 상기 전하 축적부에 축적된 전하에 상응하는 신호를 출력하며 상기 리셋부의 적어도 일부와 자신의 적어도 일부를 공유하기 위해 제공되는 신호 출력부를 포함하는 촬상부, 상기 복수의 단위 화소부 각각의 리셋부 및 전송부를 제어하는 제어 전압을 인가함으로써 행단위로 상기 복수의 단위 화소부를 수직으로 스캐닝하는 수직 스캐닝부, 및 상기 복수의 단위 화소부 각각의 리셋부 및 신호 출력부를 구동하는 구동 전압을 제어하는 구동 전압 제어부를 포함한다.
이하, 상기 구조에 의해 얻어지는 본 발명의 효과를 설명한다.
본 발명에 따르면, 고체촬상소자는 복수의 단위 화소부들을 포함한다. 각 단위 화소부들은 포토다이오드(광전 변환부), 부동 확산층으로 이루어진 신호 축적부, 및 3개의 트랜지스터(즉, 전송 트랜지스터(전송부), 리셋 트랜지스터(리셋부), 및 증폭 트랜지스터(신호출력부))를 포함한다. 복수의 단위 화소부들은 2차원적으로 행 방향 및 열 방향을 따라 배열된다.
이러한 구조에 따르면, 선택 트랜지스터를 포함하여 4개의 트랜지스터를 필 요로 하는 종래 기술에 비해 단위 화소부들의 트랜지스터가 점유하는 면적의 크기가 감소될 수 있다. 또한, 포토다이오드가 점유하는 면적의 크기를 증가시킬 수 있다. 따라서, 촬상 감도가 향상될 수 있다.
또한, 본 발명에 따르면, 리셋 트랜지스터의 드레인(일측 구동전압 인가부)과 증폭 트랜지스터의 드레인(일측 구동전압 인가부)이 공통으로 된다. 따라서, 증폭 트랜지스터의 드레인 영역을 리셋 트랜지스터의 드레인 영역으로부터 분리하기 위한 P형 불순물 영역을 필요로 하는 종래기술에 비해, 단위 화소부에서 트랜지스터들이 점유하는 면적의 크기가 감소될 수 있다. 따라서, 포토다이오드가 점유하는 면적의 크기가 증가되어 촬상의 감도를 향상시킬 수 있다.
전체 촬상부에 있어서, 리셋 트랜지스터의 게이트 전압(제어전압) 및 전송 트랜지스터의 게이트 전압(제어전압)을 인가함으로써, 수직 스캐닝부가 복수의 단위 화소부들을 행단위로 스캔한다. 따라서, 포토다이오드로부터 신호 축적부까지의 전하 전송 프로세스와 신호 축적부로부터의 리셋 프로세스가 제어될 수 있다.
전체 촬상부에 있어서, 단위 화소부들은 복수의 단위 화소부들을 스캔하는 수직 스캐닝부에 의해 행단위로 선택된다. 또한, 공통으로 짝지어진 리셋 트랜지스터의 일측 구동전압(드레인 전압)과 증폭 트랜지스터의 일측 구동전압(드레인 전압)은 구동전압 제어부에 의해 제어된다. 이런 식으로, 단위 화소부들이 특정되어 종래기술에서와 같이 선택 트랜지스터를 구비할 필요가 없다.
또한, 구동전압 제어부는 화소 전원공급 전압을 증폭 트랜지스터의 드레인에 공급하기 위한 화소 전원공급기로서 이용될 수도 있다.
또한, 리셋 트랜지스터의 드레인과 모든 단위 화소부들의 증폭 트랜지스터는 공통 수직 선택선에 의해 구동전압 제어부에 접속되어 있다. 따라서, 수직스캐닝부에서 제어될 단자들의 수가 종래기술에 비해 감소될 수 있다.
포토다이오드는 내장형 포토다이오드 구조를 가진다. 따라서, 암전류가 억제될 수 있다.
구동전압 제어부는, 하이 레벨로서 전원공급전압(VDD) 레벨을 가지고 로우 레벨로서 GND(접지) 레벨을 가지는 이진 구동전압의 레벨을 표시하는 전압신호를 출력한다.
선택된 단위 화소부에 있어서, 포토다이오드로부터의 전하가, 예를 들면, 인핸스먼트형의 전송 트랜지스터에 의해 신호 축적부에 전송된다. 따라서, 인핸스먼트형의 증폭 트랜지스터의 게이트 전압은 신호 축적부의 전하량에 기초하여 변화하고, 광신호에 상응하는 출력신호가 신호선을 통해 판독된다. 광신호에 상응하는 출력신호와 리셋 트랜지스터에 의해 신호 축적부가 리셋된 후의 신호간의 차이가 검출된다. 검출된 신호는 오류없이 출력신호를 발생시키는데 이용된다.
공핍형의 리셋 트랜지스터에서 드레인 전압이 로우 레벨(예를 들면, 0V)에 있는 경우, 신호 축적부의 전위는 0V로 고정된다. 신호 축적부의 전위가 0V인 경우, 인핸스먼트형 증폭 트랜지스터는 OFF 된다. 신호선은 단위 화소부로부터 차단된다. 그러므로, 신호의 리셋, 전송, 및 판독동안, 리셋 트랜지스터의 드레인 전압은 하이 레벨로 상승한다.
비선택된 단위 화소부에서는, 전송 또는 리셋이 수행되지 않는다. 따라서, 공핍형의 리셋 트랜지스터의 드레인 전압이 하이 레벨에 있는 경우에도, 신호 축적부의 전하가 상승되고, 그러한 주기가 짧기 때문에, 전위가 약 1V에서 유지된다. 인핸스먼트형의 증폭 트랜지스터는 OFF 상태에 있고, 단위 화소부는 신호선으로부터 차단된 상태를 유지한다. 그러므로, 선택 트랜지스터가 종래기술에서와 같이 구비되지 않는 경우에도 신호선은 비선택된 단위 화소부들에 의해 영향을 받지 않는다.
전송 트랜지스터는 인핸스먼트형이 될 수 있다. 그러나, 전송 트랜지스터가 공핍형인 경우에 있어서, 강도(intensity)가 높을 때 포토다이오드에 과도한 양의 전하가 축적된 경우에도, 공핍형의 전송 트랜지스터의 게이트는 전하를 신호 축적부로 흐르게 하는 오버플로(overflow) 경로를 형성한다.
이러한 경우, 구동전압 제어부는 하이 레벨로서 전원공급전압(VDD)을 가지는 이진 구동전압의 레벨과 로우 레벨로서 GND레벨보다 높은 일정 레벨을 표시하는 전압신호를 출력한다. 신호 축적부 내부로 흐르는 전하는 리셋 트랜지스터의 게이트 아래의 영역을 통해 리셋 트랜지스터의 드레인에 접속된 수직 제어신호선으로 흐른다.
GND 레벨보다 높은 일정 레벨의 로우 레벨을 발생시키는 전압 발생회로는 소스 폴로어 회로와 차동 증폭 회로로 형성된다. 소스 폴로어 회로는 리셋 트랜지스터와 동일한 트랜지스터로 형성된다. 따라서, 트랜지스터의 프로세스의 변동으로 인한 전압 조건들의 변동의 미세 조정이 가능하다.
본 발명에 따른 카메라는 촬상소자로서 고체촬상소자를 채용한다. 따라서, 보다 나은 촬상감도를 얻을 수 있고 고화질을 얻을 수 있다.
따라서, 상기 본 발명은 단위 화소부에서 트랜지스터에 의해 점유된 면적의 크기가 감소되고 촬상감도가 향상되는 고체촬상소자; 고체촬상소자의 구동방법; 및 고체촬상소자를 이용한 카메라를 제공할 수 있다는 이점이 있다.
첨부 도면을 참조하여 다음의 상세한 설명을 읽고 이해함으로써 본 발명의 다양한 이점들이 당업자들에게 명백해질 것이다.
이하, 도면을 참조하여 본 발명의 제1∼제3실시예를 설명한다.
(제1실시예)
도 1a는 본 발명의 제1실시예에 따른 고체촬상소자의 예로서 MOS형 화상감지기(100)를 나타내는 개략 블록도이다.
MOS형 화상감지기(100)는 복수의 단위 화소부(화소셀(pixel cell))(30)를 포함하는 촬상부(50), 수직 스캐닝부로서 기능하는 수직 스캐닝회로(7), 및 구동전압 제어부로서 기능하는 화소 전원공급 구동회로(14)를 포함한다.
복수의 단위 화소부(30)들은 2차원적으로(매트릭스 형상으로) 행 방향 및 열 방향을 따라 배열된다.
도 1b는 MOS형 화상감지기(100)의 단위 화소부들 중 2개의 구조를 나타내는 회로도이다. 도 1b는 복수의 단위 화소부(30)들 중 2개만을 나타내고, 이는 어드레스 (k,j) 및 (k,j+1)에 의해 특정된다.
도 2a는 도 1b에 도시된 바와 같은 반도체층 구조를 나타내는 단면도이다. 도 2b는 도 2a에 도시된 부분들에 의해 취해질 수도 있는 전위를 나타내는 도면이다. 도 2a 및 도 2b는 복수의 화소부(30)들 중 하나만을 나타낸다.
도 1b 및 도 2a에 도시된 바와 같이, MOS형 화상감지기(100)의 단위 화소부(30)는 광전 변환부(photoelectric conversion section)로서 기능하는 포토다이오드(1), 전송부로서 기능하는 전송 트랜지스터(transfer transistor)(2), 신호 축적부(3), 리셋부로서 기능하는 리셋 트랜지스터(4), 및 신호출력부로서 기능하는 증폭 트랜지스터를 포함한다. 1개의 단위 화소부(30)는 3개의 트랜지스터(즉, 전송 트랜지스터(2), 리셋 트랜지스터(4), 및 증폭 트랜지스터(5))를 포함한다.
도 1b 및 도 2a에 도시된 바와 같이, 단위 화소부(30)에 있어서, 리셋 트랜지스터(4)와 증폭 트랜지스터(5)는 적어도 일부를 서로 공유하도록 구비된다. 보다 상세하게는, 리셋 트랜지스터(4)의 드레인 영역과 증폭 트랜지스터(5)의 드레인 영역은 공통이다. 리셋 트랜지스터(4)의 드레인 영역은 리셋 트랜지스터(4)의 일측 구동전압 인가부로서 기능한다. 증폭 트랜지스터(5)의 드레인 영역은 증폭 트랜지스터(5)의 일측 구동전압 인가부로서 기능한다.
구동전압으로서의 드레인 전압을 제어하는 화소 전원공급 구동회로(14)는 수직 스캐닝회로(7)와 별도로 구비된다. 구동전압은 리셋 트랜지스터(4)와 증폭 트랜지스터(5)를 구동한다.
화소 전원공급 구동회로(14)는 이진 펄스(SEL)의 전압신호를 출력한다. 신호는 2 레벨, 즉, 하이(예컨대, 3V)인 전원공급 전압레벨(VDD)과 로우(예컨대, 0V)인 접지 전압레벨(GND)을 가진다.
포토다이오드(1)는 내장형 포토다이오드 구조를 가진다. 포토다이오드(1)는, N형 불순물 영역(21)상에 구비된 P형 불순물 영역(22)과 함께 P형 웰 영역(20)에 구비된 N형(N-) 불순물 영역(21)을 포함한다. N형(N-) 불순물 영역(21)은 수광부로서 작용한다.
N형 불순물 영역(21)에 광을 조사함으로써, 광 조사량에 상응하는 전하량이 생성된다. 도 2b에 도시된 바와 같이, 광 조사량에 따라 포토다이오드(1)의 전위는 0.5V와 1.5V 사이의 범위내에서 변한다. 도 2b에 도시된 바와 같이 포토다이오드(1)의 해칭된 패턴은 신호 축적량에 의해 전위에서의 변화를 나타낸다.
전송 트랜지스터(2)는 포토다이오드(1)와 신호 축적부(3) 사이에 구비된다. 전송 트랜지스터(2)는, 소스 영역으로 작용하는 N형 불순물 영역(21), 드레인 영역으로 작용하는 N형(N+) 불순물 영역(23a), 및 그들 사이에서 P형 웰 영역(20)상에 구비된 게이트 전극(2a)을 포함한다.
게이트 전극(2a)은 제어전압 인가부로 작용한다. 게이트 전극(2a)은 수직 스캐닝회로(7)의 출력단자에 접속된 전송 제어선(10)과 접속된다. 수직 스캐닝회로(7)로부터, 전송 제어신호(TRN(j))는 게이트 전극(2a)으로 공급된다. 전체 촬상부에 있어서, 전송 트랜지스터(2)는 행단위로 ON/OFF 되도록 제어된다. 수직 스캐닝회로(7)는 전송 제어신호(TRN(j))에 의해 표시된 제어전압을 전송 트랜지스터(2)에 인가하여 전송 트랜지스터(2)를 제어한다.
전송 트랜지스터(2)는 포토다이오드(1)에 축적된 전하를 신호 축적부(3)로 전송한다. 이러한 전하는 포토다이오드(1)에 의해 수신된 광신호를 나타낸다. 여기서, 전하는 신호 전하로서 또한 언급될 수 있다. 여기서, 신호 축적부(3)는 전하 축적부로서 또한 언급될 수 있다.
전송 트랜지스터(2)는 인핸스먼트형이다. 도 2b에 도시된 바와 같이, 게이트 전극(2a)에 인가된 전위에서의 전하에 따라, 전송 트랜지스터(2)의 게이트 하에서의 전위는 -0.5V와 2V 사이의 범위내에서 변한다.
신호 축적부(3)는 P형 웰 영역(20)상에 구비된 부동 확산층의 N형 불순물 영역(23a)이다. 신호 축적부(3)는 전송 트랜지스터(2)에 의해 전송된 포토다이오드(1)로부터의 전하를 축적한다. 도 2b에 도시된 바와 같이, 예컨대, 포토다이오드(1)로부터 전송된 전하량에 따라, 신호 축적부(3)에서의 전위는 0V와 2V 사이, 또는 0V와 3V 사이의 범위내에서 변한다. 리셋 트랜지스터(4)의 드레인 영역(23b)에 인가된 전압에 따라 전위가 변한다. 도 2b에 도시된 바와 같이, 신호 축적부(3)는 점선에 의해 표시된 전위를 취하고, 해칭된 패턴에 의해 표시된 전위는 신호 축적에 따른 전위의 변화를 나타낸다.
리셋 트랜지스터(4)는 수직 선택선(8a)과 신호 축적부(3) 사이에 구비된다. 수직 선택선(8a)은 화소 전원공급 구동회로(14)의 출력단자에 접속된다. 리셋 트랜지스터(4)는 소스 영역으로 작용하는 N형 불순물 영역(23a), 드레인 영역으로 작용하는 N형(N+) 불순물 영역(23b), 및 그것들 사이에서 P형 웰 영역(20)상에 구비된 게이트 전극(4a)을 포함한다.
게이트 전극(4a)은 수직 스캐닝회로(7)의 출력단자에 접속된 리셋 제어선(9) 에 접속된다. 게이트 전극(4a)은 제어전압 인가부로 작용한다. 수직 스캐닝회로(7)로부터, 리셋 제어신호(RST(j))는 게이트 전극(4a)으로 공급된다. 전체 촬상부에 있어서, 리셋 트랜지스터(4)는 행단위로 ON/OFF 되도록 제어된다. 수직 스캐닝회로(7)는 리셋 제어신호(RST(j))에 의해 표시된 제어전압을 리셋 트랜지스터(4)에 인가하여 리셋 트랜지스터(4)를 제어한다.
리셋 트랜지스터(4)는 신호 축적부(3)를 리셋한다. 또한, 수직 스캐닝회로(7)로부터 출력된 리셋 제어신호(RST(j))에 기초하여, 전체 촬상부에서, 복수의 단위 화소부(30)가 행단위로 선택된다. 화소 전원공급 구동회로(14)에 의해 공급된 수직 선택신호(SEL)는 리셋 트랜지스터(4)의 드레인 영역으로 출력된다. 따라서, 신호는 신호선(k)(11)을 통해 판독된다. 또한, 수직 선택신호는 증폭 트랜지스터(5)의 드레인 영역으로 공급되는 화소 전원공급 전압으로서 사용될 수 있다.
리셋 트랜지스터(4)는 공핍형이다. 도 2b에 도시된 바와 같이, 게이트 전극(4a)에 인가된 전위에서의 변화에 따라, 리셋 트랜지스터(4)의 게이트 하에서의 전위는 1V와 3.5V 사이의 범위내에서 변한다. 드레인 영역(23b)에 인가된 전위에서의 변화에 따라, 드레인 영역(23b)의 전위는 0V와 3V 사이의 범위내에서 변한다.
증폭 트랜지스터(5)는 신호선(k)(11)과 수직 선택선(8a) 사이에 구비된다. 신호선(k)(11)은 정전류원(12)에 접속되고 이를 통해 신호가 판독된다. 수직 선택선(8a)은 화소 전원공급 구동회로(14)에 접속된다. 증폭 트랜지스터(5)는, 드레인 영역으로 작용하는 N형 불순물 영역(23b), 소스 영역으로 작용하는 N형(N+) 불순물 영역(23c), 및 그들 사이에서 P형 웰 영역(20)상에 구비된 게이트 전극(5a)을 포함한다.
게이트 전극(5a)은 신호 축적부(3)에 접속된다. 따라서, 신호 축적부(3)의 전위와 동일한 전위가 증폭 트랜지스터(5)의 게이트로 전송된다. 증폭 트랜지스터(5)는 신호 축적부(3)에 축적된 전하량에 상응하는 신호를 신호선(k)(11)으로 출력한다.
증폭 트랜지스터(5)는 인핸스먼트형이다. 증폭 트랜지스터(5)의 게이트 하에서의 전위는 선택 화소와 비선택 화소에 대해 상이하다.
선택 화소에 있어서, 드레인 영역(23b)에 인가된 전위는 변하고 신호 축적부(3)에서의 전위도 변한다. 따라서, 도 2b에 도시된 바와 같이, 포토다이오드(1)에서 신호 축적부(3)로 전송되어 축적된 전하량에 따라, 전위는 -1V와 2V 사이, 또는 -1V와 1V 사이의 범위내에서 변한다.
비선택 화소에 있어서, 드레인 영역(23b)에 인가된 전위는 변하고 신호 축적부(3)에서의 전위도 변한다. 전위는 -1V와 1V 사이의 범위내에서 변한다.
포토다이오드(1)에서 신호 축적부(3)로 전송되어 축적된 전하량에 따라, 신호선(k)(11)의 전위는 1V와 2V 사이의 범위내에서 변한다.
다음으로, 상술한 바와 같은 구조를 가지는, 제1실시예에 따른 MOS형 화상감지기를 구동하는 방법을 설명한다.
도 3은 MOS형 화상감지기(100)를 구동하는 타이밍을 나타내는 신호 파형도이다. 도 4a 및 도 4b는 MOS형 화상감지기(100)를 구동하는 타이밍에서의 각 부분에 서의 전위를 나타내는 도면이다. 본 실시예에 있어서, MOS형 화상감지기(100)가 동작하는 동안, 광신호를 출력하기 위해 선택된 선은 선(j)으로 표시되고, 비선택선은 선(j+1)으로 표시된다. 선(j)에서의 동작과 그 전위에서의 변화가 설명된다.
도 3에 도시된 바와 같이, 시간(t1)에서, 모든 제어신호(즉, 수직 선택신호(SEL), 리셋 제어신호(RST(j) 및 RST(j+1)), 전송 제어신호(TRN(j) 및 TRN(j+1)))는 로우 레벨에 있다. 리셋 트랜지스터(4)의 드레인 영역(23b)에 인가된 수직 선택신호(SEL)는 0V(즉, 로우 레벨)이다. 이 경우에 있어서, 게이트 전압이 0V인 경우, 신호 축적부(3)에서의 전위는 공핍형의 리셋 트랜지스터(4)의 게이트 하에서의 전위보다 낮게 된다. 수직 선택신호(SEL)에 의해 전하는 신호 축적부(3)로 주입된다. 따라서, 신호 축적부(3)에서의 전위도 또한 0V로 된다.
신호 축적부(3)가 0V이기 때문에, 인핸스먼트형의 증폭 트랜지스터(5)의 게이트 전압은 OV이다. 신호선(k)(11)은 단위 화소부(30)로부터 차단되고 전위의 관점에서 부동상태에 있다. 예컨대, 도 4a에 있어서, 신호선(k)(11)은 부동상태에서 1V로 표시된다.
다음, 시간(t2)에서, 도 4a에서의 화살표(A3)로 표시된 바와 같이, 리셋 트랜지스터(4)의 드레인 영역(23b)으로 인가된 수직 선택신호(SEL)는 VDD가 된다(즉, 하이 레벨). 화살표(A2)로 표시된 바와 같이, 공핍형의 리셋 트랜지스터(4)의 게이트 전압이 0V인 경우, 그 게이트 하에서의 전위는 1V가 된다.
신호 축적부(3)에서의 전위는, 공핍형의 리셋 트랜지스터(4)의 게이트 아래의 영역을 통해 드레인 영역(23b)으로 흐르는 서브-임계값 전류에 의해 상승된다. 그러나, 단지 흐르는데 대략 수 ㎲가 걸리기 때문에, 전위는 거의 변하지 않는다. 화살표(A1)로 표시된 바와 같이, 전위는 대략 1V에서 유지된다.
또한, 증폭 트랜지스터(5)의 게이트 전위는 신호 축적부(3)와 동일한 시간에서 1V가 된다. 증폭 트랜지스터(5)가 인핸스먼트형이기 때문에, 증폭 트랜지스터(5)의 게이트 하에서의 전위는 화살표(A4)로 표시된 바와 같이 대략 0V이다. 따라서, 신호선(k)(11)은 부동상태로 존재한다.
시간(t3)에서, 선택선(j)에 있어서, 화살표(A6)로 표시된 바와 같이, 리셋 트랜지스터(4)의 게이트 전극(4a)에 인가된 리셋 제어신호(RST(j))는, 하이 레벨, 즉, VDD로 상승된다. 또한, 화살표(A5)로 표시된 바와 같이, 신호 축적부(3)에서의 전위는 VDD, 즉, 3V가 된다. 따라서, 증폭 트랜지스터(5)의 게이트 전압은 3V가 된다. 화살표(A7 및 A8)로 표시된 바와 같이, 증폭 트랜지스터(5)의 게이트 전압이 3V인 경우 증폭 트랜지스터(5)의 게이트 아래와 신호선(k)(11)의 영역은 2V이다.
시간(t4)에서, 화살표(A9)로 표시된 바와 같이, 리셋 트랜지스터(4)의 게이트 전극(4a)에 인가된 리셋 제어신호(RST(j))는 로우 레벨, 즉, 0V로 되돌아가게 된다. 단위 화소부(30)(어드레스(k, j))가 리셋인 경우 화살표(A10)로 표시된 신호선(k)(11)의 전위는 출력신호이다.
시간(t5)에서, 선택선(j)에 있어서, 도 4b에서의 화살표(B1)로 표시된 바와 같이, 전송 트랜지스터(2)의 게이트 전극(2a)에 인가된 전송 제어신호(TRN(j))는 하이 레벨로 상승된다. 전하는 포토다이오드(1)에서 신호 축적부(3)로 완전하게 전송된다. 화살표(B2)로 표시된 바와 같이, 신호 축적부(3)에서의 전위는 전송된 전 하에 상응하는 양만큼 감소된다. 이 예에 있어서, 신호 축적부(3)에서의 전위는 3V에서 1V만큼 감소되어 2V가 된다.
또한, 증폭 트랜지스터(5)의 게이트 전압은 1V만큼 감소된다. 따라서, 화살표(B3 및 B4)로 표시된 바와 같이, 증폭 트랜지스터(5)의 게이트 하에서의 전위와 신호선(k)(11)의 전위는 또한 1V만큼 감소된다. 이 예에 있어서, 전위는 2V에서 1V만큼 감소되어 1V가 된다.
시간(t6)에서, 화살표(B5)로 표시된 바와 같이, 전송 트랜지스터(2)의 게이트 전극(2a)에 인가되는 전송 제어신호(TRN(j))는 로우 레벨로 되돌아가게 된다. 화살표(B6)로 표시된 신호선(k)(11)의 전위는 단위 화소부(30)(어드레스(k, j))의 전하량에 상응하는 출력신호이다.
시간(t7)에서, 리셋 트랜지스터(4)의 드레인 영역(23b)에 인가된 수직 선택신호(SEL)는 0V가 된다. 화살표(B9)로 표시된 바와 같이, 게이트 전압이 0V인 경우 증폭 트랜지스터(5)의 게이트 하에서의 전위는 공핍형의 리셋 트랜지스터(4)의 게이트 하에서의 전위보다 낮다. 즉, 1V이다. 따라서, 수직 선택선(SEL)에 의해 전하가 신호 축적부(3)로 주입된다. 화살표(B7)로 표시된 바와 같이, 신호 축적부(3)의 전위는 0V이다.
신호 축적부(3)의 전위가 0V이기 때문에, 인핸스먼트형의 증폭 트랜지스터(5)의 게이트 전압은 0V가 된다. 신호선(k)(11)은 단위 화소부(30)로부터 차단되고 전위의 관점에서 부동상태에 있다. 따라서, 전위는 시간(t1)에서의 상태로 되돌아간다.
이어서, 수평 스캐닝주기가 잠시동안 계속된다. 선(j)에 접속된 모든 단위 화소부(30)로부터 신호가 판독된 후, 선(j+1)이 선택된다. 선(j+1)이 선택되는 주기가 시작하는 시간은 시간(t8)이다.
시간(t8)에서, 선(j)에 있어서, 시간(t2)에서와 같이, 화살표(B11)로 표시된 바와 같이, 리셋 트랜지스터(4)의 드레인 영역(23b)에 인가된 수직 선택신호(SEL)는 VDD(즉, 하이 레벨)가 된다. 신호 축적부(3)에서의 전위는, 공핍형의 리셋 트랜지스터(4)의 게이트 아래의 영역을 통해 드레인 영역(23b)으로 흐르는 서브-임계값 전류에 의해 상승된다. 그러나, 전위는 거의 변하지 않는다. 화살표(B10)로 표시된 바와 같이, 전위는 대략 1V에서 유지된다.
화살표(B12)로 표시된 바와 같이, 인핸스먼트형의 증폭 트랜지스터(5)의 게이트 하에서의 전위는 대략 0V이다. 이는 신호선(k)(11)과 수직 선택신호(SEL)의 전위보다 낮기 때문에, 신호선(k)(11)과 증폭 트랜지스터(5)의 드레인 영역(23b)은 전기적으로 분리될 수 있다. 따라서, 신호선(k)(11)은 선(j)으로부터 차단된다. 신호선(k)(11)은 선(j)의 동작에 의해 야기되는 영향으로부터 자유롭게 된다.
상술한 바와 같이, 제1실시예의 MOS형 화상감지기(100)에 따르면, 도 12 및 도 13에 도시된 종래의 MOS형 화상감지기(200)에서와 같이 선택 트랜지스터(206)가 구비될 필요는 없다. 또한, 선(j)에 접속된 단위 화소부(30)가 선(j+1)에 접속된 단위 화소부(30)의 동작에 영향을 미치지 않도록 할 수 있다. 또한, 각 단위 화소부에 대한 3개의 트랜지스터에 의해 단위 화소부(30)를 형성하는 것이 가능하다.
또한, 도 2a에 도시된 바와 같이, 제1실시예의 MOS형 화상감지기(100)에 있 어서, 드레인 영역(23b)은 리셋 트랜지스터(4)와 증폭 트랜지스터(5)에 의해 공유된다. 화소 전원공급 구동회로(14)로부터 수직 선택신호(SEL)의 공급을 수신할 수 있도록 드레인 영역(23b)은 수직 선택선(8a)에 접속된다. 또한, 수직 선택신호(SEL)는 화소 전원공급 전압(VDD)으로서 사용될 수 있다. 도 16에 도시된 종래의 MOS형 화상감지기(300)와 같이, 리셋 트랜지스터(4)의 드레인 영역과, 증폭 트랜지스터(5)의 드레인 영역을 분리하는 P형 영역이 구비될 필요는 없다. 따라서, 트랜지스터에 의해 차지된 영역의 사이즈는 감소될 수 있다. 또한, 수직 선택선(8a)은 열 방향을 따라 배열된 복수의 단위 화소부(30)에 의해 공유된다. 수직 선택선(8a)에 대해, 실드 금속(shield metal)과 같은 배선(wiring)을 사용하는 것이 가능하다. 따라서, 수직 스캐닝회로(7)에 의해 제어된 단자(출력 단자)는 생략될 수 있다.
상술한 바와 같이, 제1실시예의 MOS형 화상감지기(100)에 따르면, 광을 수신하고, 촬상감도를 향상시키는 포토다이오드(1)의 면적의 크기를 증가시키는 것이 가능하다.
(제2실시예)
도 5는 본 발명의 제2실시예에 따른 MOS형 화상감지기(100')에서 2개의 단위 화소부의 구조를 나타내는 회로도이다. 도 5의 단위 화소부(30)는 어드레스((k, j) 및 (k, j+1))에 의해 특정된다. 도 6a는 도 5에 도시된 바와 같이 반도체층 구조를 나타내는 단면도이다. 도 6b는 도 6a에 도시된 부분들에 의해 취해지는 전위를 나타내는 도면이다.
도 5 및 도 6a에 도시된 바와 같이, MOS형 화상감지기(100')는 다음과 같은 점에서 제1실시예의 MOS형 화상감지기(100)와는 다르다. 수직 선택신호(SEL)의 로우 레벨은 GND(접지) 레벨, 즉, 0V가 아니라, GND 레벨보다 높은 일정한 레벨, 즉, SEL-LOW이다. 수직 선택신호는 구동전압 제어부로 작용하는 화소 전원공급 구동회로(14)로부터 리셋 트랜지스터(4)의 드레인 영역에 인가된다.
도 6b에 도시된 바와 같이, MOS형 화상감지기(100')에 있어서, 전송 트랜지스터(2')의 게이트, 신호 축적부(3), 및 리셋 트랜지스터(4)와 증폭 트랜지스터(5)의 드레인 영역(23b) 하에서의 전위는 0.5V와 3V 사이의 범위에서 변한다. 증폭 트랜지스터(5)의 게이트 하에서의 전위는 -0.5V와 2V 사이의 범위에서 변한다.
고강도로 화상을 촬상하는 경우에 있어서, 포토다이오드에서 광전변환된 전하는 과도하게 축적될 수 있다. 포토다이오드(1)는 내장형 포토다이오드 구조를 가지고 단위 화소부(30)에 구비된다. 이 경우에 있어서, 과잉 전하를 분산시키는 오버플로우 경로가 구비될 수 있다. MOS형 화상감지기(100')에 있어서, 오버플로우 경로는 전송 트랜지스터(2')의 게이트에 의해 이용될 수 있다.
전송 트랜지스터(2')가 공핍형이고 게이트 전압이 0V인 경우의 전위가 0V이상이라면, 포토다이오드(1)의 전위가 감소되어 0V가 될 때까지 과잉 전하에 의해, 전하는 전송 트랜지스터(2')의 게이트 아래의 영역을 통해 신호 축적부(3)로 이동한다.
수직 선택신호(SEL)가 하이 레벨, 즉, VDD인 경우에, 신호 축적부(3)는 과잉 전하에 의해 더 오버플로우된다. 전하는 리셋 트랜지스터(4)의 게이트 아래의 영역 을 통해 리셋 트랜지스터(4)의 드레인 영역(23b)으로 이동한다. 리셋 트랜지스터(4)는 수직 선택선(8a)에 접속된다. 이러한 오버플로우 경로를 확보하기 위해, 하기의 공식을 만족시킬 필요가 있다.
게이트 전압이 0V인 경우 리셋 트랜지스터의 게이트 하에서의 전위 > 게이트 전압이 0V인 경우 전송 트랜지스터(2')의 게이트 하에서의 전위 ㆍㆍㆍ (1)
한편, 수직 선택신호(SEL)가 로우 레벨인 경우, 과잉 전하는 그 자체가 리셋 트랜지스터(4)의 드레인 영역(23b)으로 이동한다. 리셋 트랜지스터(4)는 수직 선택선(8a)에 접속된다. 이 경우, 수직 선택신호(SEL)의 로우 레벨, 즉, SEL-LOW는, 게이트 전압이 0V인 경우 전송 트랜지스터(2')의 게이트 하에서의 전위이상이다. SEL-LOW는 하기의 두 상태를 만족할 필요가 있다.
SEL-LOW ≥ 게이트 전압이 0V인 경우 전송 트랜지스터(2')의 게이트 하에서의 전위 ㆍㆍㆍ (2), 및
SEL-LOW < 게이트 전압이 0V인 경우 리셋 트랜지스터(4)의 게이트 하에서의 전위 ㆍㆍㆍ (3)
상기 상태 (3)는, 수직 선택신호(SEL)가 로우 레벨인 경우 신호 축적부(3)로 전하 주입을 행할 필요가 있는 상태이다.
제2실시예에 있어서, 상태 (1) 내지 (3)는 하기와 같이 만족된다. 게이트 전압이 0V인 경우 리셋 트랜지스터(4)의 게이트 하에서의 전위는 1V로 설정된다. 게이트 전압이 0V인 경우 전송 트랜지스터(2')의 게이트 하에서의 전위는 0.5V로 설정된다. 화소 전원공급 구동회로(14)로부터 공급된 수직 선택신호(SEL)의 로우 레 벨, 즉, SEL-LOW는 0.5V로 설정된다.
다음으로, 상기 구조를 갖는 제2실시예의 MOS형 화상감지기(100')를 구동하는 방법을 설명한다.
도 7은 MOS형 화상감지기(100')를 구동하는 타이밍을 나타내는 신호 파형도이다. 도 8a 및 도 8b는, 도 7에 도시된 바와 같이, MOS형 화상감지기(100')를 구동하는 타이밍에서, 도 6에 도시된 각 부분에서의 전위를 나타낸다. 본 실시예에 있어서, MOS형 화상감지기(100')가 동작하는 동안, 광신호를 출력하기 위해 선택된 선은 선(j)에 의해 표시되고, 비선택선은 선(j+1)에 의해 표시된다. 선(j)에서의 동작과 그 전위에서의 변화가 설명된다.
도 7 및 도 8a에 도시된 바와 같이, 시간(t1)에서, 모든 제어신호(즉, 수직 선택신호(SEL), 리셋 제어신호(RST(j) 및 RST(j+1)), 전송 제어신호(TRN(j) 및 TRN(j+1)))는 로우 레벨에 있다. 본 실시예에서, 수직 선택신호(SEL)의 로우 레벨은 GND(본 실시예에서, 0.5V)보다 높은 기설정된 전압이다. 리셋 제어신호(RST(j) 및 RST(j+1))와 전송 제어신호(TRN(j) 및 TRN(j+1))는 GND 레벨, 즉, 0V이다.
리셋 트랜지스터(4)의 드레인 영역(23b)에 인가된 수직 선택신호(SEL)는 SEL-LOW(즉, 0.5V인 로우 레벨)이다. 공식 (3)으로부터, 수직 선택신호(SEL)는 1V, 즉, 게이트 전압이 0V인 경우 공핍형의 리셋 트랜지스터(4)의 게이트 하에서의 전위보다 낮게 설정된다. 따라서, 수직 선택신호(SEL)에 의해 전하가 신호 축적부(3)로 주입된다. 또한, 신호 축적부(3)에서의 전위는 0.5V가 된다.
신호 축적부(3)에서의 전위가 0.5V이기 때문에, 증폭 트랜지스터(5)의 게이 트 전압은 0.5V이다. 증폭 트랜지스터(5)가 인핸스먼트형인 경우, 신호선(k)(11)은 단위 화소부(30)로부터 차단되고 전위의 관점에서 부동상태가 된다.
게이트 전위가 0V인 경우, 공핍형의 전송 트랜지스터(2')의 게이트 하에서의 전위는 0.5V이다. 공식 (2)로부터, 수직 선택신호(SEL)의 로우 레벨, 즉, SEL-LOW는 0.5V이상으로 설정된다. 수직 선택신호(SEL)가 로우 레벨, 즉, SEL-LOW인 경우, 포토다이오드(1)에서 생성된 과잉 전하는 리셋 트랜지스터(4)의 드레인 영역(23a)을 통해 수직 선택선(8a)으로 이동한다.
다음, 시간(t2)에서, 도 8a에서의 화살표(C3)로 표시된 바와 같이, 리셋 트랜지스터(4)의 드레인 영역(23b)에 인가된 수직 선택신호(SEL)가 VDD(즉, 하이 레벨)가 된다. 따라서, 화살표(C2)로 표시된 바와 같이, 게이트 전압이 OV인 경우 공핍형의 리셋 트랜지스터(4)의 게이트 하에서의 전위는 1V가 된다.
신호 축적부(3)에서의 전위가, 공핍형의 리셋 트랜지스터(4)의 게이트 아래의 영역을 통해 드레인 영역(23b)으로 흐르는 서브-임계값 전류에 의해 상승된다. 그러나, 이러한 시간량(대략 수 ㎲)에 있어서 전위는 거의 변하지 않는다. 화살표(C1)로 표시된 바와 같이, 전위는 대략 1V에서 유지된다.
또한, 증폭 트랜지스터(5)의 게이트 전위는 신호 축적부(3)와 동일한 시간에서 1V가 된다. 증폭 트랜지스터(5)가 인핸스먼트형이기 때문에, 증폭 트랜지스터(5)의 게이트 하에서의 전위는 화살표(C4)로 표시된 바와 같이 대략 0V이다. 따라서, 신호선(k)(11)은 부동상태로 존재한다.
공핍형의 리셋 트랜지스터(4)의 게이트 하에서의 전위는, 게이트 전압이 0V 인 경우, 1V이다. 공식 (1)로부터, 이는 0.5V, 즉, 게이트 전압이 0V인 경우 공핍형의 전송 트랜지스터(2')의 게이트 하에서의 전위보다 높게 설정된다. 따라서, 수직 선택신호(SEL)가 하이 레벨(VDD)인 경우, 포토다이오드(1)에서 생성된 과잉 전하는 전송 트랜지스터(2')의 게이트 아래의 영역을 통해 신호 축적부(3)로 이동한다. 과잉 전하는 리셋 트랜지스터(4)의 게이트 아래의 영역을 통해 통과하고, 리셋 트랜지스터(4)의 드레인 영역(23b)에서 수직 선택선(8a)으로 이동한다.
다음, 시간(t3)에서, 선택선(j)에 있어서, 화살표(C6)로 표시된 바와 같이, 리셋 트랜지스터(4)의 게이트 전극(4a)에 인가된 리셋 제어신호(RST(j))는, 하이 레벨, 즉, VDD로 된다. 또한, 화살표(C5)로 표시된 바와 같이, 신호 축적부(3)에서의 전위는 VDD, 즉, 3V가 된다. 따라서, 증폭 트랜지스터(5)의 게이트 전압은 3V가 된다. 화살표(C7 및 C8)로 표시된 바와 같이, 증폭 트랜지스터(5)의 게이트 전압이 3V인 경우 증폭 트랜지스터(5)의 게이트 하에서와 신호선(k)(11)의 전위는 2V이다.
또한, 시간(t4)에서, 화살표(C9)로 표시된 바와 같이, 리셋 트랜지스터(4)의 게이트 전극(4a)에 인가된 리셋 제어신호(RST(j))는 로우 레벨, 즉, 0V로 되돌아가게 된다. 화소부(30)(어드레스(k, j))가 리셋인 경우 화살표(C10)에 의해 표시된 신호선(k)(11)의 전위는 출력신호이다.
동일한 시간에서, 증폭 트랜지스터(5)의 게이트 전압은 1V만큼 또한 감소된다. 화살표(D3 및 D4)로 표시된 바와 같이, 증폭 트랜지스터(5)의 게이트 하에서의 전위와 신호선(k)(11)의 전위도 또한 1V만큼 감소된다. 본 실시예에 있어서, 해칭 패턴에 의해 나타낸 바와 같이, 전위는 2V에서 1V만큼 감소되어 1V가 된다.
시간(t6)에서, 화살표(D5)로 표시된 바와 같이, 전송 트랜지스터(2')의 게이트 전극(2a)에 인가되는 전송 제어신호(TRN(j))는 로우 레벨로 되돌아가게 된다. 화살표(D6)에 의해 표시된 신호선(k)(11)의 전위는 단위 화소부(30)(어드레스(k, j))의 광신호에 상응하는 출력신호이다.
다음, 시간(t7)에서, 화살표(D8)로 표시된 바와 같이, 리셋 트랜지스터(4)의 드레인 영역(23b)에 인가된 수직 선택신호(SEL)는 SEL-LOW가 된다. 화살표(D9)로 표시된 바와 같이, 공식 (3)로부터, SEL-LOW는 1V, 즉, 게이트 전압이 0V인 경우, 공핍형의 리셋 트랜지스터(4)의 게이트 하에서의 전위보다 낮게 설정된다. 따라서, 수직 선택선(SEL)에 의해 전하가 신호 축적부(3)로 주입된다. 화살표(D7)로 표시된 바와 같이, 신호 축적부(3)의 전위는 0.5V이다.
신호 축적부(3)의 전위가 0.5V이기 때문에, 증폭 트랜지스터(5)의 게이트 전압도 또한 0.5V가 된다. 증폭 트랜지스터(5)가 인핸스먼트형이기 때문에, 신호선(k)(11)은 단위 화소부(30)로부터 차단되고 전위의 관점에서 부동상태에 있다. 따라서, 전위는 시간(t1)에서의 상태로 되돌아간다.
이어서, 수평 스캐닝주기가 잠시동안 계속된다. 선(j)에 접속된 모든 단위 화소부(30)로부터 신호가 판독된 후, 선(j+1)이 선택된다. 선(j+1)이 선택되는 주기가 시작하는 시간은 시간(t8)이다.
시간(t8)에서, 선(j)에 있어서, 시간(t2)에서와 같이, 화살표(D11)로 표시된 바와 같이, 리셋 트랜지스터(4)의 드레인 영역(23b)에 인가된 수직 선택신호(SEL)는 VDD(즉, 하이 레벨)가 된다. 신호 축적부(3)에서의 전위는, 공핍형의 리셋 트랜 지스터(4)의 게이트 아래의 영역을 통해 드레인 영역(23b)으로 흐르는 서브-임계값 전류에 의해 상승된다. 그러나, 전위는 거의 변하지 않는다. 화살표(D10)로 표시된 바와 같이, 전위는 대략 1V에서 유지된다.
화살표(D12)로 표시된 바와 같이, 인핸스먼트형의 증폭 트랜지스터(5)의 게이트 하에서의 전위는 대략 0V이다. 이는 신호선(k)(11)과 수직 선택신호(SEL)의 전위보다 낮기 때문에, 신호선(k)(11)과 증폭 트랜지스터(5)의 드레인 영역(23b)은 전기적으로 분리될 수 있다. 따라서, 신호선(k)(11)은 선(j)으로부터 차단된다. 신호선(k)(11)은 선(j)의 동작에 의해 야기되는 영향으로부터 자유롭게 된다.
상술한 바와 같이, 제2실시예의 MOS형 화상감지기(100')에 따르면, 제1실시예의 효과 외에, 고강도로 화상을 촬상하는 경우 포토다이오드에 과도하게 축적된 과잉 전하를 분산시키는 것이 가능하다.
도 9는 화소 전원공급 구동회로(14)에서 전압발생회로의 구조의 특정예를 나타내는 회로도이다. MOS형 화상감지기(100')에서 전압발생회로(16)는 수직 선택신호(SEL)의 로우 레벨(SEL-LOW)을 발생시키기 위해 사용된다.
전압발생회로(16)는 화소 전원공급 구동회로(14)에 구비된다. 전압발생회로(16)는 증폭 트랜지스터(25), 정전류 트랜지스터(26), 및 차동증폭회로(27)를 포함한다.
SEL-LOW이 공식 (1) 내지 공식 (3)에 의해 표시된 바와 같은 상황을 수행할 필요가 있다. 프로세스에서의 변화에 따라 트랜지스터의 전위가 크게 변한다. 따라서, 도 9에 도시된 전압발생회로(16)에 있어서, 공핍형 트랜지스터는, 소스 폴로우 회로를 형성하기 위해, 증폭 트랜지스터로서 사용된다. 증폭 트랜지스터(25)는 단위 화소부(30)에서 리셋 트랜지스터(4)와 동일하다.
증폭 트랜지스터(25)의 드레인 영역은 전원공급전압(VDD)에 접속되고, 그 게이트는 접지 전압(GND)에 접속된다. 증폭 트랜지스터(25)의 소스 영역과 정전류 트랜지스터(26)의 드레인 영역은 공통이다. 접속노드에서의 전압(VO)은 차동증폭회로(27)의 플러스 입력단자로 입력된다. 차동증폭회로(27)로부터의 출력전압(SEL-LOW)은 차동증폭회로(27)의 마이너스 입력단자로 피드백된다.
정전류 트랜지스터(26)의 소스 영역은 접지 영역(GND)에 접속된다. 제어전압(VCNT)은 정전류 트랜지스터(26)의 게이트에 인가된다. 정전류 트랜지스터(26)의 게이트에 인가된 제어전류(VCNT)는 소스 폴로우 회로를 통해 흐르는 정전류의 값을 제어한다. 따라서, 증폭 트랜지스터(25)와 정전류 트랜지스터(26) 사이의 접속노드에서의 전압(VO)은 제어된다. 차동증폭회로(27)로부터 출력된 수직 선택신호(SEL)의 로우 레벨(SEL-LOW)의 전위에 대한 미세조정이 가능하다.
도 10은 전압발생회로(16)에서의 정전류 트랜지스터(26)의 제어전압(VCNT)과 차동증폭회로(27)로부터 출력된 전압(SEL-LOW) 사이의 관계를 나타내는 그래프이다. 이 그래프에서, 수직축은 출력전압(SEL-LOW)을 나타내고, 수평축은 정전류 트랜지스터(26)의 게이트 제어전압(VCNT)을 나타낸다. VRST는 게이트 전압이 0V인 경우 리셋 트랜지스터(4)의 게이트 하에서의 전위를 나타낸다. VTRN은 게이트 전압이 0V인 경우 전송 트랜지스터(2')의 게이트 하에서의 전위를 나타낸다.
도 10에 도시된 바와 같이, 정전류 트랜지스터(26)의 게이트 제어전압(VCNT)을 조정함으로써, 차동증폭회로(27)의 출력전압(SEL-LOW)은, 공식 (1) 내지 공식 (3), 즉, VTRN<SEL-LOW<VRST에 의해 정의된 상황을 수행하도록 설정된다.
상술한 바와 같이 형성된 전압발생회로에 있어서, 프로세스에서의 변화에 의해, 리셋 트랜지스터(4)의 전위에서 번화가 발생할지라도, 전압발생회로의 구성요소인 증폭 트랜지스터(25)의 전위에서도 동일한 변화가 발생된다. 따라서, 적어도, 차동증폭회로(27)의 출력전압(SEL-LOW)은 전위에서의 변화에 대응한다. 이는 프로세스에서의 변화로 인해 전위에서의 변화의 영향을 억제할 수 있다.
동일한 칩상에 전송 트랜지스터(2)와 리셋 트랜지스터(4)를 고려해 보면, 이들은 이온 주입의 양에서만 차이가 있을 뿐이다. 이들 두 트랜지스터의 전위에 있어서의 상대적 차이는 매우 적다. 따라서, 전송 트랜지스터(2)의 전위에서의 변화에 대해, 프로세스에서의 변화에 따른 영향은 동일하게 조정될 수 있다.
(제3실시예)
제3실시예에 대해, 화상장치로서 본 발명에 따른 고체촬상소자를 사용한 카메라(또는 카메라 시스템)(150)가 설명된다.
도 11은 본 발명의 제3실시예에 따른 카메라(150)의 구조를 나타내는 블록도이다.
카메라(150)는 광학 시스템(31), 고체촬상소자(32), 구동회로(33), 및 신호처리회로(34)를 포함한다. 광학 시스템(31)은 렌즈 등을 포함한다.
카메라(150)에 있어서, 물체(도시안됨)로부터의 입사광은 광학 시스템(31)에 의해 고체촬상소자(32)의 촬상면 상에 화상을 형성한다. 고체촬상소자(32)는 제1 및 제2실시예에 기재된 바와 같은 MOS형 화상감지기일 수도 있다.
고체촬상소자(32)는 구동회로(33)로부터의 출력인 다양한 타이밍신호에 기초하여 구동된다. 구동회로(33)는 타이밍 발생기 등을 포함한다. 고체촬상소자(32)는 화상신호를 출력한다. 화상신호는 신호처리회로(34)에서 다양한 신호처리를 거친 후, 표시화면으로 호환될 수 있는 영상신호로 출력된다.
상기 구조를 가지는 제3실시예의 카메라(150)는 촬상소자로서 본 발명에 따른 고체촬상소자를 채용한다. 따라서, 촬상감도가 높고 고화질을 얻을 수 있다.
상술한 바와 같이, 제1∼제3실시예에 따르면, 다음과 같은 고체촬상소자를 얻을 수 있다. 고체촬상소자는 2차원적으로 행 방향 및 열 방향을 따라 배열된 단위 화소부(30)들을 포함한다. 각 단위 화소부(30)들은, 내장형 구조를 가지고 광전 변환을 수행하는 포토다이오드(1); 포토다이오드(1)에 축적된 전하를 전송하는 전송 트랜지스터(2); 전송 트랜지스터(2)에 의해 전송된 신호 전하를 축적하는 신호 축적부(3); 신호 축적부(3)로부터 전하를 소산시키는 리셋 트랜지스터(4); 및 신호 축적부(3)의 전위에 상응하는 신호를 출력하는 증폭 트랜지스터(5)를 포함한다. 이러한 고체촬상소자에서는, 전송 트랜지스터(2)와 리셋 트랜지스터(4)의 게이트를 행단위로 제어하는 수직 스캐닝 회로(7)와는 별도로 화소 전원공급 구동회로(14)가 구비된다. 화소 전원공급 구동회로(14)는, 리셋 트랜지스터(4)와 증폭 트랜지스터(5)가 공유하는 드레인 전압 인가부에 인가되는 드레인 전압을 제어함으로써, 단위 화소부(30)를 행단위로 선택할 수 있게 한다. 따라서, 리셋 트랜지스터 들 중 하나와 증폭 트랜지스터들 중 하나에 대해 하나의 공통 드레인을 이용할 수 있어서, 단위 화소부(30)에서 트랜지스터들이 점유하는 면적의 비율을 줄일 수 있고, 촬상감도를 향상시킬 수 있다.
본 발명에 따르면, 고체촬상소자는 복수의 단위 화소부들을 포함한다. 각 단위 화소부들은 광전 변환부, 신호 축적부, 전송부, 리셋부, 및 신호출력부를 포함한다. 복수의 단위 화소부들은 2차원적으로 행 방향 및 열 방향을 따라 배열된다.
이러한 구조는 선택 트랜지스터를 필요로 하는 종래기술에 비해 광전 변환부가 점유하는 면적의 크기를 증가시킬 수 있다. 따라서, 촬상감도가 향상될 수 있다.
또한, 본 발명에 따르면, 리셋부와 신호출력부는 적어도 일부를 서로 공유하도록 구비된다. 따라서, 신호출력부를 리셋부로부터 분리하기 위해 P형 불순물영역을 필요로 하는 종래기술에 비해 광전 변환부가 점유하는 면적의 크기가 증가될 수 있다. 따라서, 촬상감도가 더욱 향상될 수 있다.
본 발명의 일 실시예에 따르면, 본 발명은 내장형 포토다이오드 구조를 채용하지만, 각 단위 화소부들은 3개의 트랜지스터로 형성될 수 있고, 리셋부의 리셋 트랜지스터의 드레인과 신호출력부의 증폭 트랜지스터의 드레인이 공유될 수 있다. 따라서, 단위 화소부들에서 트랜지스터들이 점유하는 면적의 크기를 감소시킬 수 있고, 포토다이오드에 대한 면적의 크기를 증가시킬 수 있으며, 촬상감도를 향상시킬 수 있다. 따라서, 고화질을 얻을 수 있다.
본 발명의 범위와 사상을 벗어나지 않고 당업자에 의해 다양한 변형이 용이 하게 이루어질 수 있다. 따라서, 첨부 청구의 범위는 상기 설명에 한정되지 않고 넓게 해석될 수 있다.
본 발명은 단위 화소부에서 트랜지스터가 점유하는 면적의 크기가 감소하고 촬상감도가 향상되는 고체촬상소자; 고체촬상소자의 구동방법; 및 고체촬상소자를 이용한 카메라를 제공할 수 있다는 이점이 있다.

Claims (20)

  1. 행 방향 및 열 방향을 따라 배열된 복수의 단위 화소부를 포함하는 촬상부로서, 이 복수의 단위 화소부 각각은 전하를 축적하는 전하 축적부, 상기 전하 축적부를 리셋시키는 리셋부, 광을 전하로 광전 변환하는 광전 변환부, 상기 광전 변환부에 의해 광전 변환된 전하를 상기 전하 축적부로 전송하는 전송부, 및 상기 전하 축적부에 축적된 전하에 상응하는 신호를 출력하며 상기 리셋부의 적어도 일부와 자신의 적어도 일부를 공유하기 위해 제공되는 신호 출력부를 포함하는 촬상부;
    상기 복수의 단위 화소부 각각의 리셋부 및 전송부를 제어하는 제어 전압을 인가함으로써 행단위로 상기 복수의 단위 화소부를 수직으로 스캐닝하는 수직 스캐닝부; 및
    상기 복수의 단위 화소부 각각의 리셋부 및 신호 출력부를 구동하는 구동 전압을 제어하는 구동 전압 제어부를 포함하는 것을 특징으로 하는 고체촬상소자.
  2. 제1항에 있어서, 상기 리셋부는 상기 수직 스캐닝부에 의해 제어 전압이 인가되는 제어 전압 인가부, 및 상기 구동 전압 제어부에 의해 구동 전압이 인가되는 일측 구동 전압 인가부를 포함하며;
    상기 전송부는 상기 수직 스캐닝부에 의해 제어 전압이 인가되는 제어 전압 인가부를 포함하며;
    상기 신호 출력부는 제어 전압 인가부, 및 상기 구동 전압 제어부에 의해 구 동 전압이 인가되는 일측 구동 전압 인가부를 포함하는 것을 특징으로 하는 고체촬상소자.
  3. 제2항에 있어서, 상기 리셋부의 일측 구동 전압 인가부와 상기 신호 출력부의 일측 구동 전압 인가부는 공통인 것을 특징으로 하는 고체촬상소자.
  4. 제1항에 있어서, 상기 광전 변환부는 광의 조사에 의해 전하를 생성하는 포토다이오드로 이루어지는 것을 특징으로 하는 고체촬상소자
  5. 제4항에 있어서, 상기 포토다이오드는 내장형 포토다이오드 구조를 갖는 것을 특징으로 하는 고체촬상소자.
  6. 제2항에 있어서, 상기 전송부는 전송 트랜지스터로 이루어져 있으며;
    상기 리셋부는 리셋 트랜지스터로 이루어져 있으며;
    상기 신호 출력부는 증폭 트랜지스터로 이루어져 있는 것을 특징으로 하는 고체촬상소자.
  7. 제6항에 있어서, 상기 촬상부는 상기 복수의 단위 화소부 사이의 열 방향을 따라 배열된, 단위 화소부에 의해서 공유되는 수직 선택선을 더 포함하며;
    상기 구동 전압 제어부는 상기 수직 선택선을 통해 상기 리셋 트랜지스터 및 증폭 트랜지스터에 접속되는 것을 특징으로 하는 고체촬상소자.
  8. 제7항에 있어서, 상기 수직 선택선은 광의 조사를 차폐하는 광 차폐 배선인 것을 특징으로 하는 고체촬상소자.
  9. 제6항에 있어서, 상기 구동 전압 제어부는 상기 증폭 트랜지스터에 화소 전원 공급 전압을 제공하는 것을 특징으로 하는 고체촬상소자.
  10. 제1항에 있어서, 상기 전하 축적부는 부동 확산층인 것을 특징으로 하는 고체촬상소자.
  11. 제6항에 있어서, 상기 리셋 트랜지스터는 공핍형 트랜지스터인 것을 특징으로 하는 고체촬상소자.
  12. 제6항에 있어서, 상기 전송 트랜지스터는 인핸스먼트형 트랜지스터 또는 공핍형 트랜지스터인 것을 특징으로 하는 고체촬상소자.
  13. 제 6 항에 있어서, 상기 증폭 트랜지스터는 인핸스먼트형 트랜지스터인 것을 특징으로 하는 고체촬상소자.
  14. 제6항에 있어서, 상기 포토다이오드와 상기 전하 축적부사이에 상기 전송 트랜지스터가 제공되며;
    상기 구동 전압 제어부에 접속된 수직 선택선과 상기 전하 축적부 사이에 상기 리셋 트랜지스터가 제공되며;
    정전류원에 접속되며 자신을 통해 신호가 판독되는 상기 신호선과 상기 수직 선택선 사이에 상기 증폭 트랜지스터가 제공되며;
    상기 전하 축적부에 상기 증폭 트랜지스터의 제어 전압 인가부가 접속되며;
    상기 리셋 트랜지스터의 제어 전압 인가부는 상기 수직 스캐닝부에 접속된 리셋 제어선에 접속되며;
    상기 전송 트랜지스터의 제어 전압 인가부는 상기 수직 스캐닝부에 접속된 전송 제어선에 접속되는 것을 특징으로 하는 고체촬상소자.
  15. 제1항에 있어서,
    상기 구동 전압 제어부는, 하이 레벨로서 전원 공급 전압 레벨을 가지며, 로우 레벨로서 접지 전압 레벨을 갖는 이진 구동 전압 레벨을 나타내는 전압 신호를 출력하는 것을 특징으로 하는 고체촬상소자.
  16. 제6항에 있어서, 상기 구동 전압 제어부는, 하이 레벨로서 전원 공급 전압 레벨을 가지며, 상기 제어 전압이 0V이면 상기 전송 트랜지스터의 제어 전압 인가부에서의 전위보다 높으며 상기 제어 전압이 0V이면 상기 리셋 트랜지스터의 제어 전압 인가부에서의 전위보다 낮은 정전압 레벨을 갖는 이진 전압 신호를 출력하는 것을 특징으로 하는 고체촬상소자.
  17. 제6항에 있어서, 상기 구동 전압 제어부는 상기 리셋 트랜지스터와 같은 트랜지스터로 이루어진 소스 폴로어 회로 및 차동 증폭 회로를 갖는 전압 생성 회로를 포함하는 것을 특징으로 하는 고체촬상소자.
  18. 제17항에 있어서, 상기 전압 생성 회로는 정전압 레벨을 생성하는 것을 특징으로 하는 고체촬상소자.
  19. 고체촬상소자의 구동방법에 있어서:
    상기 고체촬상소자는,
    행 방향 및 열 방향을 따라 배열된 복수의 단위 화소부를 포함하는 촬상부로서, 이 복수의 단위 화소부 각각은 전하를 축적하는 전하 축적부, 상기 전하 축적부를 리셋시키는 리셋부, 광을 전하로 광전 변환하는 광전 변환부, 상기 광전 변환부에 의해 광전 변환된 전하를 상기 전하 축적부로 전송하는 전송부, 및 상기 전하 축적부에 축적된 전하에 상응하는 신호를 출력하며 상기 리셋부의 적어도 일부와 자신의 적어도 일부를 공유하기 위해 제공되는 신호 출력부를 포함하는 촬상부;
    상기 복수의 단위 화소부 각각의 리셋부 및 전송부를 제어하는 제어 전압을 인가함으로써 행단위로 상기 복수의 단위 화소부를 수직으로 스캐닝하는 수직 스캐 닝부; 및
    상기 복수의 단위 화소부 각각의 리셋부 및 신호 출력부를 구동하는 구동 전압을 제어하는 구동 전압 제어부를 포함하며:
    상기 전하 축적부를 리셋시키는 단계,
    상기 리셋 전하 축적부에 축적된 전하에 상응하는 신호를 출력하는 단계,
    상기 광전 변환부에 의해 광전 변환된 전하를 상기 전송부를 통해 상기 전하 축적부에 축적하는 단계, 및
    상기 광전 변환부에 의해 광전 변환되어 상기 전하 축적부에 축적된 전하에 상응하는 신호를 출력하는 단계를 포함하며;
    상기 전하 축적부에서 전하를 축적하고 리셋시키는 단계는 상기 구동 전압 제어부에 의해 상기 리셋부 및 신호 출력부를 구동하는 구동 전압을 제어하여 행단위로 단위 화소부를 선택하는 단계를 포함하는 것을 특징으로 하는 고체촬상소자의 구동방법.
  20. 촬상소자를 포함하는 카메라에 있어서:
    상기 촬상소자는,
    행 방향 및 열 방향을 따라 배열된 복수의 단위 화소부를 포함하는 촬상부로서, 이 복수의 단위 화소부 각각은 전하를 축적하는 전하 축적부, 상기 전하 축적부를 리셋시키는 리셋부, 광을 전하로 광전 변환하는 광전 변환부, 상기 광전 변환부에 의해 광전 변환된 전하를 상기 전하 축적부로 전송하는 전송부, 및 상기 전하 축적부에 축적된 전하에 상응하는 신호를 출력하며 상기 리셋부의 적어도 일부와 자신의 적어도 일부를 공유하기 위해 제공되는 신호 출력부를 포함하는 촬상부;
    상기 복수의 단위 화소부 각각의 리셋부 및 전송부를 제어하는 제어 전압을 인가함으로써 행단위로 상기 복수의 단위 화소부를 수직으로 스캐닝하는 수직 스캐닝부; 및
    상기 복수의 단위 화소부 각각의 리셋부 및 신호 출력부를 구동하는 구동 전압을 제어하는 구동 전압 제어부를 포함하는 것을 특징으로 하는 카메라.
KR1020040042750A 2003-06-10 2004-06-10 고체촬상소자, 고체촬상소자의 구동방법, 및 카메라 KR100627702B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00165744 2003-06-10
JP2003165744A JP4297416B2 (ja) 2003-06-10 2003-06-10 固体撮像素子、その駆動方法およびカメラ

Publications (2)

Publication Number Publication Date
KR20040111028A KR20040111028A (ko) 2004-12-31
KR100627702B1 true KR100627702B1 (ko) 2006-09-25

Family

ID=33508861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042750A KR100627702B1 (ko) 2003-06-10 2004-06-10 고체촬상소자, 고체촬상소자의 구동방법, 및 카메라

Country Status (3)

Country Link
US (1) US7268331B2 (ko)
JP (1) JP4297416B2 (ko)
KR (1) KR100627702B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355148B2 (ja) * 2003-02-28 2009-10-28 パナソニック株式会社 固体撮像装置の駆動方法
KR100994993B1 (ko) * 2004-03-16 2010-11-18 삼성전자주식회사 서브 샘플링된 아날로그 신호를 평균화하여 디지털 변환한영상신호를 출력하는 고체 촬상 소자 및 그 구동 방법
JP2006186853A (ja) * 2004-12-28 2006-07-13 Casio Comput Co Ltd 読取駆動回路及びその駆動制御方法並びに画像読取装置
JP4340660B2 (ja) * 2005-04-14 2009-10-07 シャープ株式会社 増幅型固体撮像装置
JP4340640B2 (ja) 2005-04-20 2009-10-07 シャープ株式会社 増幅型固体撮像装置
US7851798B2 (en) * 2005-05-04 2010-12-14 Micron Technology, Inc. Method and apparatus for dark current and blooming suppression in 4T CMOS imager pixel
JP4602889B2 (ja) * 2005-10-03 2010-12-22 シャープ株式会社 増幅型固体撮像装置
JP4848739B2 (ja) * 2005-11-01 2011-12-28 ソニー株式会社 物理量検出装置および撮像装置
JP5320659B2 (ja) 2005-12-05 2013-10-23 ソニー株式会社 固体撮像装置
US7700471B2 (en) * 2005-12-13 2010-04-20 Versatilis Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby
JP2007202035A (ja) 2006-01-30 2007-08-09 Matsushita Electric Ind Co Ltd 固体撮像装置
JP5116264B2 (ja) * 2006-07-10 2013-01-09 キヤノン株式会社 光電変換装置、光電変換装置の製造方法および光電変換装置を用いた撮像システム
JP4818018B2 (ja) 2006-08-01 2011-11-16 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP4956084B2 (ja) 2006-08-01 2012-06-20 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP4979375B2 (ja) 2006-12-28 2012-07-18 キヤノン株式会社 固体撮像装置及び撮像システム
JP5267867B2 (ja) * 2009-03-06 2013-08-21 ルネサスエレクトロニクス株式会社 撮像装置
WO2011089903A1 (en) 2010-01-25 2011-07-28 Panasonic Corporation A method for immobilizing protein a on a self-assembled monolayer
JP5688540B2 (ja) * 2010-02-26 2015-03-25 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
WO2011111490A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5149992B2 (ja) 2010-08-30 2013-02-20 パナソニック株式会社 ストレプトアビジンを自己組織化膜上に固定する方法
CN103124786A (zh) 2010-10-19 2013-05-29 松下电器产业株式会社 将葡萄糖氧化酶固定在自组装膜上的方法
JP5814818B2 (ja) * 2012-02-21 2015-11-17 株式会社日立製作所 固体撮像装置
JP6132500B2 (ja) 2012-09-24 2017-05-24 キヤノン株式会社 撮像装置、撮像装置の駆動方法、および撮像システム。
KR102083776B1 (ko) 2013-09-03 2020-04-16 삼성전자 주식회사 조도 변화에 따라 다른 전압을 픽셀들로 공급할 수 있는 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치
JP7340218B2 (ja) * 2018-11-13 2023-09-07 国立大学法人静岡大学 固体撮像装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11164210A (ja) * 1997-11-28 1999-06-18 Nikon Corp 動き検出用固体撮像装置
JP4200545B2 (ja) 1998-06-08 2008-12-24 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
US6512544B1 (en) * 1998-06-17 2003-01-28 Foveon, Inc. Storage pixel sensor and array with compression
JP4398095B2 (ja) * 1998-09-09 2010-01-13 浜松ホトニクス株式会社 固体撮像装置
US6518910B2 (en) * 2000-02-14 2003-02-11 Canon Kabushiki Kaisha Signal processing apparatus having an analog/digital conversion function
JP3856283B2 (ja) * 2000-02-14 2006-12-13 シャープ株式会社 固体撮像装置および撮像装置の駆動方法
JP3585219B2 (ja) * 2000-08-25 2004-11-04 キヤノン株式会社 固体撮像装置および撮像システム
JP2002330349A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd Ｘｙアドレス型固体撮像装置
US7202897B2 (en) * 2001-07-11 2007-04-10 Sony Corporation Solid-state image pickup exposure control system and method
EP1301028A1 (en) * 2001-10-05 2003-04-09 STMicroelectronics Limited Improvements in or relating to CMOS Image sensors

Also Published As

Publication number Publication date
JP2005005911A (ja) 2005-01-06
KR20040111028A (ko) 2004-12-31
US20040251396A1 (en) 2004-12-16
US7268331B2 (en) 2007-09-11
JP4297416B2 (ja) 2009-07-15

Similar Documents

Publication Publication Date Title
KR100627702B1 (ko) 고체촬상소자, 고체촬상소자의 구동방법, 및 카메라
KR101080568B1 (ko) 고체 촬상 장치 및 카메라 시스템
KR101133834B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
TWI433307B (zh) 固態影像感測器、其驅動方法、成像裝置及電子器件
US7545425B2 (en) Solid-state image pickup device and camera system
US8390714B2 (en) Solid-state imaging device and camera system
US20170034411A1 (en) Solid-State Imaging Device, Method for Driving Solid-State Imaging Device, and Electronic Apparatus
US20060097296A1 (en) CMOS image sensor and method of operating the same
KR101031982B1 (ko) 고상 촬상 디바이스 및 그 구동 방법
JP4746962B2 (ja) 固体撮像装置及び撮像システム
JP5051994B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4380716B2 (ja) 固体撮像装置およびカメラシステム
JP4391843B2 (ja) 固体撮像装置
KR100621558B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US8098315B2 (en) Solid state imaging apparatus, solid state imaging device driving method and camera
JP2006109037A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140905

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee