KR101126129B1 - 산화물 반도체를 이용한 표시장치 및 그 제조방법 - Google Patents

산화물 반도체를 이용한 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101126129B1
KR101126129B1 KR1020097013546A KR20097013546A KR101126129B1 KR 101126129 B1 KR101126129 B1 KR 101126129B1 KR 1020097013546 A KR1020097013546 A KR 1020097013546A KR 20097013546 A KR20097013546 A KR 20097013546A KR 101126129 B1 KR101126129 B1 KR 101126129B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
light emitting
electrode
film
Prior art date
Application number
KR1020097013546A
Other languages
English (en)
Other versions
KR20090095612A (ko
Inventor
마사후미 사노
켄지 타카하시
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20090095612A publication Critical patent/KR20090095612A/ko
Application granted granted Critical
Publication of KR101126129B1 publication Critical patent/KR101126129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)

Abstract

장시간 안정적으로 구동할 수 있고, 고선명의 화상결함이 적은 화상을 표시할 수 있는 표시장치와 그 제조방법을 제공한다. 표시장치는, 발광층과, 상기 발광층을 사이에 둔 한 쌍의 전극과, 상기 한 쌍의 전극을 통해서 상기 발광층을 구동하는 활성층을 갖는 트랜지스터와, 주사전극선, 신호전극선, 및 제1의 절연층을 갖는 매트릭스 배선부를 구비하고, 상기 활성층은, 적어도 일부가 비정질인 In과 Zn을 포함하는 산화물로 이루어지고, 상기 활성층과 상기 제1의 절연층과의 사이에는 함유 수소량이 3×1021atoms/cm3미만인 제2의 절연층이 배치되어 있다.
표시장치, 발광층, 활성층, 절연층, 주사전극선, 신호전극선

Description

산화물 반도체를 이용한 표시장치 및 그 제조방법{DISPLAY APPARATUS USING OXIDE SEMICONDUCTOR AND PRODUCTION METHOD THEREOF}
본 발명은, 산화물 반도체를 이용한 표시장치 및 그 제조방법에 관한 것으로, 특히, 톱 이미션(top-emission)형, 보텀 이미션(bottom-emission)형 또는 양면 발광형의 유기 EL(electroluminescent) 표시장치나 무기 EL 표시장치에 관한 것이다.
ITO(Indium Tin Oxide)은, 투명전극으로서 투과형의 액정 소자 등에 이용되고 있다. 그렇지만, ITO의 주원료인 In2O3은 희소 금속을 함유하기 때문에, 앞으로도 계속적으로, 원하는 양의 ITO를 공급을 할 수 있는지 아닌지가 염려되고 있다. In2O3의 함유량이 낮고, 전기 저항이 낮으며, 광학흡수단을 자외영역에 갖고, 또 청색 투과성이 뛰어난 신규한 투명 도전체 재료의 제조방법; 및 그 재료를 이용한 전극재가 일본국 공개특허공보 특개 2000-044236호에 개시되어 있다.
또한, ITO을 대신할 수 있는 재료의 연구 및 개발이 활발히 행해지고 있다. 예를 들면, 산화아연막(ZnO) 및 아연-인듐계 산화물이 일본국 공개특허공보 특개평 07-235219호에 제안되어 있다. 또한, 아연-인듐계 산화물에 소정량의 갈륨 등을 첨 가한 산화물이 일본국 공개특허공보 특개 2000-044236호에 개시되어 있다.
또한, 최근에는, 전극뿐만 아니라, 트랜지스터의 채널층(이후에는, "활성층"이라고도 한다)도 투명한 막으로 형성하려고 하는 시도가 있었다. 예를 들면, 일본국 공개특허공보 특개2002-76356호에는 ZnO를 주성분으로서 함유한 투명 전도성 산화물의 다결정 박막을 채널층에 사용한 TFT(Thin Film Transistor:박막 트랜지스터)가 개시되어 있다.
또한, 최근에는, 유기 EL의 발광소자의 연구 및 개발이 활발하다. 이 유기 EL을 디스플레이 유닛에 응용할 경우에는, 액티브 매트릭스 방식으로 구동되는 것이 주류다. 이 액티브 매트릭스 구동에는, 보통 아모포스 실리콘 혹은 폴리실리콘을 사용한 TFT가 이용되고 있다.
또한, 구동소자의 열화를 방지하고, 텔레비젼 영상 표시를 가능하게 하며, 고화질/고휘도 디스플레이 유닛의 실현을 목적으로 하는 유기 EL 디스플레이 유닛이 일본국 공개특허공보 특개평09-114398호에 제안되어 있다. 이 특허문서에 따른 액티브 매트릭스형의 유기 EL 디스플레이 유닛은, 단결정 실리콘을 활성층에 사용한 2개의 MOS(Metal Oxide Semiconductor)전계효과 트랜지스터를 사용함으로써, 고화질을 유지하면서 구동소자의 열화를 방지하고 있다.
또한, 최근, 아연-인듐계 산화물에 소정량의 갈륨 등을 첨가해서 전자 캐리어 농도를 1018/cm3 미만으로 제어한 비정질 산화물을 이용해서 전계 효과형 트랜지스터를 제작하고, 화상표시장치 혹은 발광장치에 이 전계효과형 트랜지스터를 응용 한 예가 일본국 공개특허공보 특개2006-165528호 및 2006-186319에 개시되어 있다.
종래의 유기 발광/표시장치에 있어서는, 구동용 트랜지스터의 활성층(채널층)으로서, 아모포스 실리콘이나 폴리실리콘이 주로 이용되고 있기 때문에, 그 게이트 절연층과 층간 절연층을 구별하지 않고 사용하는 것도 가능하다. 또한, 원래 활성층인 아모포스 실리콘이나 폴리실리콘 중에도 수소 원자를 포함하고 있기 때문에, 절연층 중의 수소의 확산은 대부분 문제가 되지 않았다. 오히려, 플라즈마 CVD(Chemical Vapor Deposition)로 제작한 a-SiN:H막 중의 수소는, 아모포스 실리콘 중의 결함을 보상하는 효과가 있다고 여겨지고 있었다.
한편, 산화물 반도체를 구동 트랜지스터의 활성층으로서 사용했을 경우, 특히 문제없이 트랜지스터가 구동하고 있는 경우와, 장시간 구동했을 때에 원인은 불분명하지만 오프 상태 전류가 증가하는 경우가 있다고 하는 현상이 발견되었다. 이 현상은, 산화물 반도체 활성층과 접하는 절연층의 형성방법에 의존하고 있을 것 같지만, 그 원인은 명확하지 않았다. 이 때문에, 이 현상에 기인해서 때로는, 특성 저하를 일으킨다고 하는 문제가 있었다. 또한, 그 특성 저하는, 장시간 액티브 매트릭스 구동 중에 집중적으로 발생되었다.
상기한 바와 같이, 종래의 산화물 반도체는, 적층형의 소자에 사용될 경우, 절연층에 수소를 많이 함유하면, 그 수소의 확산에 의해, 특성 저하가 일어나기 쉽다고 하는 문제가 있었다. 이 문제는, 특히 TFT의 활성층에 산화물 반도체를 사용한 표시장치의 경우에 현저했다. 이 경우에는, 장시간 안정적으로 구동하고, 또 고선명이며 화상 결함이 적은 화상을 표시하는 표시장치를 실현할 수 없다고 하는 문 제가 있었다.
본 발명은, 상기의 문제를 해결하기 위한 것으로, 산화물 반도체가 갖고 있는 고이동도 및 고특성을 저하시키는 일없이, 장시간 안정적으로 구동할 수 있고, 또 고선명이며 화상 결함이 적은 화상을 표시할 수 있는 표시장치 및 그 표시장치의 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명의 일 국면에 따른 표시장치는, 발광층과, 상기 발광층을 사이에 둔 한 쌍의 전극과, 상기 한 쌍의 전극을 통해서 상기 발광층을 구동하는 활성층을 갖는 트랜지스터와, 주사전극선, 신호전극선, 및 제1의 절연층을 갖는 매트릭스 배선부를 구비하고, 상기 활성층은, 적어도 일부가 비정질인 In과 Zn을 포함하는 산화물로 이루어지고, 상기 활성층과 상기 제1의 절연층과의 사이에 함유 수소량이 3×1021atoms/cm3미만인 제2의 절연층이 배치되어 있다.
또, 본 발명의 다른 국면에 따른 표시장치의 제조 방법은, 주사전극선, 제1의 절연층, 및 신호전극선을 갖는 매트릭스 배선부를 형성하는 공정과, 적어도 일부가 비정질인 In과 Zn을 포함한 산화물로 이루어진 활성층을 갖는 트랜지스터를 형성하는 공정과, 상기 제1의 절연층과 상기 활성층과의 사이에, 함유 수소량이 3×1021atoms/cm3미만인 제2의 절연층을 형성하는 공정과, 발광층 및 상기 발광층을 사이에 둔 한 쌍의 전극을 형성하는 공정을 포함한다.
본 발명에 의하면, 적어도 일부가 비정질인 In과 Zn를 포함한 산화물로 이루어지는 활성층을 갖는 트랜지스터가, 장시간 안정적으로 구동할 수 있기 때문에, 고선명이며 화상 결함이 적은 화상을 표시할 수 있는 표시장치가 제공된다. 이것에 의해, 본 발명은, 장시간 우수한 안정성을 유지하는 보텀 이미션형 표시장치, 톱 이미션형 표시장치 또는 양면 발광형 고휘도 표시장치를 제공할 수 있다.
본 발명의 그 외의 특징들은 첨부도면을 참조하면서 이하의 예시적인 실시 예의 설명으로부터 밝혀질 것이다.
도 1은 In-Ga-Zn-0계 아모포스막 중으로의 수소 이온 주입량과 막의 전기저항률과의 관계를 나타내는 그래프다.
도 2는 In-Ga-Zn-0계 아모포스막 중으로 확산되는, 절연층 중에 포함되는 수소 원자의 분포 상태를 나타내는 그래프다.
도 3은 본 발명에 따른 절연층 중의 수소원자의 농도를 나타내는 그래프다.
도 4는 함유 수소량이 많은 게이트 절연층을 사용한 TFT의 Id-Vg 특성을 나타내는 그래프다.
도 5는 본 발명에 따른 함유 수소량이 적은 게이트 절연층을 사용한 TFT의 Id-Vg 특성을 나타내는 그래프다.
도 6은 본 발명에 따른 게이트 절연층 중의 수소원자농도와 TFT 특성에 있어서의 온/오프비의 관계를 나타내는 그래프다.
도 7a는 본 발명의 실시 예에 따른 표시장치에 사용한 대표적인 화소부의 평 면도이고, 도 7b는 도 7a 중의 7B-7B선에 따른 단면도이며, 도 7c는 도 7a 중의 7C-7C선에 따른 단면도다.
도 8은 본 발명의 실시 예에 따른 복수의 매트릭스 배선을 갖는 표시장치의 회로도다.
도 9a는 본 발명의 실시 예에 따른 표시장치에 사용한 대표적인 화소부의 평면도이고, 도 9b는 도 9a 중의 9B-9B선에 따른 단면도다.
이하, 본 발명에 따른 표시장치의 실시 예에 대해서, 도면을 참조해서 구체적으로 설명한다.
우선, 본 발명의 개요에 관하여 설명한다.
본 발명자 등은, TFT의 산화물 반도체 활성층, 게이트 절연층, 층간 절연층 및 이것에 관한 막의 성장 조건에 관한 연구 및 개발을 정력적으로 진행시켰다. 그 결과, 본 발명자 등은, 막형성시의 산소 분위기의 조건을 제어하고, 게이트 절연층 및 층간 절연층 중의 수소 함유량을 제어함으로써 장기간 안정성이 우수한 TFT를 취득할 수 있다는 것을 발견해서 본 발명을 달성했다.
본 발명자 등은, 원하는 전자 캐리어 농도를 갖는 산화물 반도체층과 Y2O3 절연층으로부터, 뛰어난 이동도를 갖는 노멀리 오프형의 TFT를 만들 수 있고, 발광장치, 화상표시장치 등에 적용할 수 있다는 것을 찾아냈다. 그 후에, 장시간 반복 발광 시험 등을 행할 때 소수의 구성요소들이 정상적으로 동작하지 않는다는 것을 확인했고, 특히 매트릭스 배선을 한 소자에 많이 보여지는 경향을 찾았다.
또 그 후에, 본 발명자들은 매트릭스 배선부의 층간 절연층이 저온의 플라즈마 CVD로 형성된 a-SiNx:H인 경우에, 그 안정성의 변화가 큰 것을 발견했고, 더욱더 예의(銳意) 검토했다. 그 결과, 본 발명자 등은, 스퍼터링법을 사용하여 수소함유량이 3×1021atoms/cm3미만인 절연층을 형성하고, 그 절연층 위에 TFT의 산화물 반도체 활성층을 형성함으로써, TFT의 장시간 안정성에 현저한 효과가 있는 것을 발견했다. 동일한 효과는, TFT의 산화물 반도체 활성층의 소스 전극 및 드레인 전극에 접하고 있는 부분 이외의 부분을, 상기와 같은 수소 함유량을 갖는 절연층으로 덮는 실시 예에 의해서도 취득될 수 있다.
여기에서, 산화물 반도체 활성층과 접하는 절연층은, 함유 수소량이 3×1021 atoms/cm3미만이 되도록 제어함으로써 형성되었다. 이 절연층은, 스퍼터링법을 사용함으로써 형성될 수 있지만, 본 발명의 이 형성방법은 스퍼터링법에 한정되는 것은 아니다. 예를 들면, 저온 플라즈마 CVD법을 이용해서 아모포스 질화 실리콘(a-SiNx:H)막을 형성하고, 래피드 서멀 어닐법(rapid thermal annealing process)으로 450℃로 막을 가열함으로써, 함유 수소량을 3 × 1021 atoms/cm3 미만으로 제어할 수도 있다. 또한, 고온 플라즈마 CVD법에 의해서도 절연층 제작이 가능하다.
본 발명은, 이러한 지견을 바탕으로 완성되어진 것으로, 상기의 막을 사용해서 표시장치를 제공한다. 이하, 본 발명에 따른 표시장치의 실시예에 대해서 구체 적으로 설명한다.
본 실시 예에 따른 표시장치는, (1) TFT, (2) 발광층, (3) 발광층을 사이에 둔 하부전극 및 상부전극(한 쌍의 전극), (4) 주사전극선, 제1의 절연층, 및 신호전극선을 갖는 매트릭스 배선부를 구비한다. 이 구성이 있어서, TFT의 활성층이 적어도 일부가 비정질인 In과 Zn을 포함한 산화물로 이루어지고, 활성층과 제1의 절연층과의 사이에 함유 수소량이 3×1021 atoms/cm3 미만인 제2의 절연층을 배치한다.
이 구성에서는, 제1의 절연층의 함유 수소량보다도, 제2의 절연층의 함유 수소량이 적은 것이 바람직하다. 또한, TFT의 활성층 중, 소스 전극 및 드레인 전극과 접하는 부분 이외의 활성층의 부분은, 수소 함유량이 3×1021atoms/cm3미만인 제2의 절연층으로 덮여 있어도 된다. 또한, 제1의 절연층은 수소 함유량이 3×1021atoms/cm3미만이어도 된다. 또한, TFT는, 주사전극선, 제1의 절연층, 및 신호 전극으로 이루어진 매트릭스 배선부의 상부에 직렬로 또는 인접부에 병렬로 배치되어 있어도 된다. 한층 더, TFT는, 주사전극선, 제1의 절연층, 및 신호 전극으로 이루어진 매트릭스 배선부의 상부 또는 인접부에, 스퍼터 공정에 의해 형성된 제2의 절연층을 게이트 절연층으로서 사용해서 배치되어 있어도 된다. 제1의 절연층은, 매트릭스 배선부의 층간 절연층에 대응한다. 제2의 절연층은, 주로 TFT의 게이트 절연층에 대응하지만, 이것에 한정되지 않고, TFT의 소스 전극 및 드레인 전극과 접하는 부분 이외의 부분을 모두 덮는 절연층으로 구성되어도 된다.
본 실시 예에 따른 표시장치의 제조방법은, (1) 매트릭스 배선부를 형성하는 공정, (2) TFT를 형성하는 공정, (3) 제2의 절연층을 형성하는 공정, (4) 발광층을 형성하는 공정, (5) 발광층을 사이에 둔 한 쌍의 전극(상부전극, 하부전극)을 형성하는 공정을 포함한다. 매트릭스 배선부는, 주사전극선, 층간 절연층(제1의 절연층), 및 신호전극선을 갖는다. TFT는, 적어도 일부가 비정질인 In과 Zn을 포함한 산화물로 이루어진 활성층을 갖는다. 제2의 절연층은, 함유 수소량이 3×1021at oms/cm3미만이다. 한 쌍의 전극은, 발광층을 사이에 둔 상부전극 및 하부전극이다.
본 실시 예에 따른 표시장치에서는, 다음과 같은 제조방법을 채용하는 것이 가능하다.
1) 주사전극선, 층간 절연층, 및 신호전극선으로 이루어지는 매트릭스 배선부를 먼저 형성한다. 그 후에, 활성층과, 스퍼터링 공정에 의해 형성된 제2의 절연층을 갖는 TFT를 형성한다. 그리고나서, 하부전극과, 발광층과, 상부전극을 형성한다.
2) 주사전극선, 제1의 절연층, 및 신호전극선으로 이루어진 매트릭스 배선부와, 하부전극을 먼저 형성한다. 그 후에, 활성층 및 스퍼터 공정에 의해 형성된 제2의 절연층을 갖는 TFT와, 발광층과, 상부전극을 형성한다.
3) 주사전극선, 제1의 절연층, 및 신호전극선으로 이루어진 매트릭스 배선부를 먼저 형성한다. 그 후에, 스퍼터 공정에 의해 형성된 제2의 절연층으로 덮힌 소스 전극 및 드레인 전극 이외의 활성층의 일부를 갖는 TFT와, 발광층과, 하부전극 과, 상부전극을 형성한다.
4) 주사전극선, 제1의 절연층, 및 신호전극선으로 이루어진 매트릭스 배선부와, 하부전극을 먼저 형성한다. 그 후에, 스퍼터링 공정에 의해 형성된 제2의 절연층으로 덮힌 소스 전극 및 드레인 전극 이외의 활성층의 일부를 갖는 TFT와, 발광층과, 상부전극을 형성한다.
이하, 본 실시 예에 따른 표시장치에 대해서, 산화물 반도체 활성층과, 함유 수소량이 3×1021atoms/cm3미만인 제2의 절연층을 중심으로 해서 상세히 설명한다.
(투명 아모포스 산화물막)
우선, 산화물 반도체 활성층으로서, 본 발명자들에 따른 전자 캐리어 농도가 1018/cm3미만인 투명 아모포스 산화물막에 대해서 상세히 설명한다.
상기 투명 아모포스 산화물막은, 구체적으로는, In-Ga-Zn-0을 포함해서 구성되며, 결정 상태에 있어서의 InGaO3(ZnO)m(m은 6미만의 자연수)으로 나타낸 조성을 갖고, 1018/cm3미만의 전자 캐리어 농도를 갖는다. 또한, 이 막에 있어서, 전자 이동도가 1cm2/(V?sec) 이상이 되도록 제어하는 것도 바람직하다.
상기 막을 TFT의 채널층(활성층)에 사용하면, 트랜지스터 오프시의 게이트 전류가 0.1㎂미만인 노멀리 오프(normally off)형이며, 온/오프비가 103 초과한 트랜지스터 특성을 갖고, 또 가시광선에 투명하고 플렉시블(flexible)한 TFT를 제조할 수 있다. 또한, 상기 투명 아모포스 산화물막의 전자 이동도는, 전도 전자수의 증가와 함께 증가한다. 투명 아모포스 산화물막을 형성하는 기판으로서는, 금속기판, 금속 박판, 글래스 기판, 플라스틱 기판 또는 플라스틱 필름 등을 사용할 수 있다.
본 발명자 등은, 전도 전자수의 증가와 함께 전자 이동도가 증가한다고 하는 특이한 특성을 이 투명 아모포스 산화물막이 갖는다는 것을 알아냈다. 게다가, 그 막을 사용해서 형성된 TFT이 온/오프비, 핀치-오프 상태에서의 포화 전류, 및 스위칭 속도 등의 한층더 향상된 트랜지스터 특성을 갖는다는 것을 알아냈다.
투명 아모포스 산화물막을 박막 트랜지스터의 채널층으로서 사용하면, 전자 이동도가 1cm2/(Ⅴ?sec) 이상이 되도록 제어하고, 또 전자 캐리어 농도가 1018/cm3미만이 되도록 제어하는 것이 바람직하다. 한층 더, 바람직하게는, 전자 이동도가 5cm2/(Ⅴ?sec) 이상이 되도록, 또 전자 캐리어 농도가 1016/cm3미만이 되도록 제어하는 것이 바람직하다. 이 범위 내에서 전자 이동도와 전자 캐리어 농도를 각각 제어함으로써, 오프 상태(게이트 전압이 인가되지 않는 경우)의 드레인?소스 단자 사이에 흐르는 전류를, 10㎂미만, 바람직하게는 0.1㎂미만으로 할 수 있다.
또한, 상기 박막을 사용하면, 전자 이동도가 1cm2/(Ⅴ?sec)이상, 바람직하게는 5cm2/(Ⅴ?sec)이상인 경우에, 핀치-오프(pinch-off) 후의 포화 전류를 10㎂ 이상으로 할 수 있다. 또, 온/오프비를 103 이상으로 할 수 있다. TFT에서, 핀치오프 상태에서는, 게이트 단자에 고전압이 인가되고, 채널 중에는 고밀도의 전자가 존재한다.
따라서, 본 발명에 의하면, 전자 이동도의 증가에 대응하는 양만큼 포화 전류값을 증가시킬 수 있다. 이 결과, 온/오프비의 증가, 포화 전류의 증가, 스위칭 속도의 증가 등을 포함하는, 대부분 모든 트랜지스터 특성이 향상한다. 또한, 일반적인 화합물 중에서는, 전자수가 증가하면, 전자 간의 충돌에 의해 전자 이동도는 감소한다.
상기 TFT의 구조로서는, 반도체 채널층 위에 게이트 절연막과 게이트 단자를 순차적으로 형성하는 스태거(톱 게이트) 구조를 채용할 수 있다. 한층 더, 게이트 단자 위에 게이트 절연막과 반도체 채널층을 순차적으로 형성하는 역스태거(보텀 게이트) 구조를 채용할 수 있다.
(막 조성)
결정 상태에 있어서의 InGaO3(ZnO)m(m은 6미만의 자연수)로 나타낸 조성을 갖는 투명 아모포스 산화물 박막에서는, m의 값이 6미만인 경우에는, 800℃이상의 고온까지 아모포스 상태가 안정적으로 유지된다. 그러나, m의 값이 커짐에 따라, InGaO3에 대한 ZnO의 비가 증가하고, 즉, 조성이 ZnO 조성에 가까이 감에 따라, 막을 결정화하기 쉬워진다. 따라서, 상기 막을 아모포스 TFT의 채널층으로서 사용하는 경우에는, m의 값이 6미만인 것이 바람직하다.
(투명 아모포스 산화물막 중에의 수소 이온 주입)
In-Ga-Zn의 아모포스 산화물을, InGaO3(ZnO)m(m은 6미만의 자연수)의 조성을 갖는 다결정 소결체를 타겟으로서 사용하고, 또 분위기 가스로서 아르곤 가스와 산소 가스를 사용한 스퍼터증착법을 이용해서 제조했다. 기판온도를 실온으로 컨트롤하고, 스퍼터링 압력을 0.48Pa로 설정하며, 산소 가스비를 5％로 설정하면서 막형성을 행했다. 이 투명 아모포스 산화물(a-InGaZn:0)의 퇴적막 중에 수소 이온을 주입했고, 그 수소 이온의 주입량(1/cm3）에 의존한 저항률(Ωm)의 변화를 조사했다. 그 결과를 도 1에 나타낸다.
도 1에 나타낸 결과로부터 이 투명 아모포스 산화물막의 저항률은, 수소 이온 주입량이 1019/cm3인 부근에서, 4-5디지트 변화하고, 수소 이온 주입량의 증가에 따라 막의 저항이 감소한다는 것을 알 수 있다. 이것에 의해 투명 아모포스 산화물(a-InGaZn:0)막 중에 주입된 수소 이온의 효과가 나타난다. 그렇다만, 1019/cm3의 수소 이온 주입량의 값은, 절대적인 수치가 아니고, 제작 조건이나 방법에 의존해서 저항률이 변화되는 수소 이온 주입량은 바뀔 것이다.
(절연층 중의 수소 원자 농도)
플라즈마 CVD법 혹은 스퍼터링법으로 제작한 a-SiN:H, a-SiNx, a-SiOx:H, 및 a-SiOx 중에 함유되는 수소원자의 농도를, SIMS(Secondary Ion Mass Spectrometry)측정장치를 사용해서 측정했다. 그 결과를 도 2에 나타낸다. 도 2에 나타나 있는 결과로부터, 플라즈마 CVD법으로 제작한 a-SiN:H막 중의 수소원자의 농도는, 1×1022atoms/cm3정도이며, 그 a-SiN:H막 내부로부터 a-InGaZn:0막으로 수소 원자가 확 산해 가는 것을 알을 수 있다.
마찬가지로, 스퍼터링 공정으로 제작한 절연층 중의 수소원자의 농도를 측정했다. 그 결과를 도 3에 나타냈다. 그 결과로부터, 스퍼터링법으로 제작한 절연층(a-SiOx) 중의 수소원자의 농도는, 3×1021atoms/cm3미만이라는 것을 알 수 있다.
이 측정 결과로부터, 제작 조건 및 방법에 의해, 절연층 중의 수소원자의 농도를 감소시킬 수 있다는 것을 확인했다.
(게이트 절연층 중의 수소원자량에 대한 TFT 특성의 의존성)
수소 원자를 많이 포함하는 (수소원자농도: 1×1022atoms/cm3）게이트 절연층으로 이루어지는 TFT의 시간에 따른 변화를 Id-Vg 특성과 비교했다. 그 결과를 도 4에 나타낸다. 이 결과로부터, 시간의 경과에 따라 오프 상태 전류가 증가하고, 최후에는 TFT가 온/오프할 수 없는 상태에 도달한다는 것을 알 수 있다.
한편, 수소원자의 양을 적게 함유하는(수소함유량이 3×1021 atoms/cm3미만) 게이트 절연층을 이용한 TFT의 시간에 따른 변화를 도 5에 나타낸다. 이 경우, 대부분 변화가 보여지지 않고, 양호한 특성을 유지했다.
또한, 게이트 절연층 중의 수소원자농도와, 제작 20일후의 TFT 특성에 있어서의 온/오프비의 관계를 도 6에 나타냈다. 이 결과는, TFT가 수소원자농도를 적어도 3×1021atoms/cm3미만으로 함유할 때 좋은 특성을 나타내는 의미를 가지고 있다. 이것은, 상술한 결과로부터 알 수 있듯이, 수소의 산화물 반도체층에의 확산에 의 해 산화물 반도체의 저항이 감소되었고, 높은 온/오프비가 달성될 수 없었기 때문이라고 생각된다.
이상과 같이, 투명 아모포스 산화물막을 사용한 박막 트랜지스터에 사용하는 게이트 절연막으로서는, SiOx 또는 SiNx가 바람직하다. 다만, 장시간 안정성을 유지하기 위해서는, 절연층 중의 수소함유량을 3×1021atoms/cm3미만으로 설정하는 것이 불가결하고, 수소함유량이 많은 막의 경우에, 시간의 경과에 따른 특성 변화와 오프 전류가 증가하는 것을 알 수 있다. 또한, 다른 절연층, 예를 들면 Al2O3, Y2O3, 또는 Hf02막 중의 수소 함유량에도 마찬가지로 적용한다는 것이 용이하게 예측된다. 또한, 본 발명자들의 지견에 의하면, 절연층 중에 포함되는 수소 함유량이, 3×1021atoms/cm3미만이면 본 발명의 효율이 취득되기 때문에, 특히 수소함유량에는 하한값이 존재하지 않는다. 따라서, 절연층 중에 포함되는 수소 함유량의 하한값은, 이상적으로는 0이다.
또한, 게이트 절연 박막과 채널층 박막과의 계면에 결함이 존재하면, 전자 이동도의 저하 및 트랜지스터 특성에 히스테리시스가 생긴다.
또한, 게이트 절연막의 종류에 따라 리크 전류가 크게 다르다. 이 때문에, 채널층에 적합한 게이트 절연막을 선정할 필요가 있다.
또한, 게이트 절연막 및 채널층을 실온에서 형성할 수 있으므로, 스태거 구조 및 역스태거 구조의 TFT 구조도 형성할 수 있다.
TFT는, 게이트 단자, 소스 단자 및 드레인 단자를 갖는 3단자소자이고, 세라믹, 글래스 또는 플라스틱 등의 절연 기판 위에 형성된 반도체 박막을, 전자 또는 홀이 이동하는 채널층으로서 사용한다. 또한, 동작시에는, 게이트 단자에 전압을 인가하여, 채널층에 흐르는 전류를 제어함으로써, 소스 단자와 드레인 단자 간의 전류를 스위칭하는 기능을 갖는 능동 소자다.
다음에, 본 발명의 실시 예에 따른 표시장치에 대해서 구체적으로 설명한다.
본 실시 예는, 상술한 투명 아모포스 산화물막을 사용한 표시장치에 관한다. 구체적으로는, 본 실시 예는 상술한 투명 아모포스 산화물막인 반도체를 사용한 TFT에 의해 구동되는 표시장치에 관한 것으로서, 특히 유기 EL 소자를 구동해서 발광시키는 광원 및 디스플레이 유닛에 관한 것이다. 이에 따라, 본 실시 예는 경량이면서 깨지기 어려운 플라스틱스 등으로 이루어진 기판으로도 표시장치를 제공할 수 있다.
다음에, 본 실시 예에 따른 표시장치의 기본적 구성을 도 7a, 7b, 및 7c를 사용하여 설명한다.
도면에서, 참조번호 400은 기판, 참조번호 401은 전원공급선, 참조번호 402는 GND(접지)선, 참조번호 403은 신호전극선, 참조번호 404는 제1의 절연층(층간절연층), 참조번호 405는 각각의 콘택홀에 매립된 콘택 전극이다. 또한, 참조번호 406은 게이트 전극, 참조번호 407은 주사전극선, 참조번호 408은 제2의 절연층, 참조번호 409는 아모포스 산화물 반도체, 참조번호 410은 소스 전극 및 드레인 전극, 참조번호 411은 하부전극, 참조번호 412는 제3의 절연층, 참조번호 413은 발광층, 참조번호 414는 상부전극이다. 이들 중, 제2의 절연층(408) 및 제3의 절연층(412)이, 본 발명에 따른 제2의 절연층을 구성한다.
우선, 기판(400) 위에, 전원공급선(401), GND선(402), 및 신호전극선(403)을 패터닝하고, 그 후에 제1의 절연층(404)을 퇴적하고, 그 제1의 절연층(404)의 원하는 위치에 콘택홀을 형성하며, 또 원하는 위치에 콘택 전극(405)을 매립한다.
다음에, 제1의 절연층(404) 위에, 게이트 전극(406) 및 주사전극선(407)을 패터닝한다. 이때, 필요한 트랜지스터의 수에 따라, 게이트 전극(406)을 원하는 위치에 배치하고, 필요한 수의 커패시터의 전극(미도시)도 패터닝한다. 이렇게, 트랜지스터의 형성 전에, 매트릭스 배선부를 형성하는 것도 본 발명의 특징의 하나다.
그 다음에, 스퍼터링 공정에 의해, 수소 함유량이 3×1021atoms/cm3미만인 제2의 절연층(408)을 형성한다. 또한, 제2의 절연층(408)의 원하는 위치에 콘택홀을 형성하고, 그 콘택홀 내에 콘택 전극을 매립한다.
다음에, 발광부의 하부전극(411)을, 콘택 전극(405)을 통해서 전원공급선(401)과 접속하도록 형성하고, 제2의 절연층(408) 위에 아모포스 산화물 반도체(409)를 패터닝한다. 그 후에, 소스 전극 및 드레인 전극(410)을 형성하고, 한쪽의 전극을, 콘택 전극을 거쳐서 GND선(402)과 접속한다.
다음에, 트랜지스터의 채널부를 보호하기 위해서, 스퍼터링 공정에 의해 수소 함유량이 3×1021atoms/cm3미만인 제3의 절연층(412)을 형성한다. 이어서, 하부전극(411) 위에, (도면에 나타내지 않은) 홀 수송층, 발광부, 및 전자수송층으로 이루어지는 발광층(413)을 형성한다. 그 다음에, 발광층(413) 위에 상부전극(414)을 퇴적하고, 그 상부전극(414)을, 소스 전극 및 드레인 전극(410)의 다른 전극에 접속한다.
발광층(413)은, 상술한 구성에 한정되지 않는다. 또한, TFT가 ON 상태에 있을 때에는, 발광층(413)에 전압이 인가되어서 발광하게 된다. 상부전극(414)으로서는, 발광소자가 보텀 이미션형(bottom emission type) 소자로서 사용될 경우에는, 금속 전극을 사용하고, 양면 발광형 소자로서 발광소자를 사용하는 경우에는 투명전극을 사용해도 좋다. 그 발광소자의 목적에 의해 재료를 변경할 수 있다.
다음에, 본 실시예에서 사용하는 표시장치의 각 구성요소에 대해서 자세히 설명한다.
1. 기판
일반적으로 화상표시장치에는 글래스 기판이 이용되고 있다. 그렇지만, 본 발명에 사용하는 기판으로서는, 기본적으로는 평탄성이 있으면 개의치 않는다. 본 발명에서 사용하고 있는 TFT는 저온에서 형성가능하므로, 일반적으로는 액티브 매트릭스형 표시장치에서는 사용이 곤란한 플라스틱 기판이 사용가능하다. 이에 따라, 경량이며 깨지기 어려운 화상표시장치가 취득된다. 어느 정도까지 화상표시장치를 구부리는 것도 가능하게 된다.
글래스 기판 및 플라스틱 기판 이외에도, Si와 같은 반도체기판이나 세라믹 기판도 이용가능하다. 또한, 평탄하면 금속기판 위에 절연층을 설치한 기판도 이용가능하다.
2. 트랜지스터
활성층으로서는, In-Ga-Zn-0계의 반도체를 사용한다. 이 조성으로서, Mg 등의 요소를 치환 혹은 첨가하는 것이 가능하지만, 반도체가 원하는 특성을 가지면, 즉 전자 캐리어 농도가 1018/cm3미만이며, 전자 이동도가 1cm2/ (Ⅴ?sec)을 넘으면 개의치 않는다.
상술한 바와 같이, 활성층의 형성에는, 스퍼터링법이나 펄스 레이저 증착법이 적합하지만, 생산성에 유리한 각종 스퍼터링법이 보다 바람직하다. 또한, 이 활성층과 기판과의 사이에 적절하게 버퍼층을 삽입하는 것도 유효하다.
게이트 절연막으로서는, 전술한 A12O3、Y2O3、HfO2, SiOx, SiNx를 사용하는 것이 바람직하다. 다만, 장시간 안정성을 유지하기 위해서는, 상기 절연층 중의 수소함유량이 3×1021atoms/cm3미만인 것이 필요불가결하다.
3. 하부전극
발광층이 유기 EL 소자로 대표되는 전류주입형인 경우에는, 그 구성에 따라 바람직한 전극을 채용한다. 예를 들면, 하부전극이 애노드로서 발광층에 접속되는 경우에는, 하부 전극이 일함수가 큰 투명전극인 것이 바람직하다. 그러한 재료의 예로서는, 전자 캐리어 농도가 1018/cm3이상인 ITO, 도전성 ZnO 또는 In-Zn-0을 들 수 있다. 또한, 전자 캐리어 농도가 1018/cm3이상인 In-Ga-Zn-0계 산화물도 이용가능하다. 이 경우에는, TFT의 경우와는 다르게, 보다 큰 캐리어 농도, 예를 들면 1019/cm3이상이 바람직하다.
4 .발광층
발광층은, In-Ga-Zn-0계의 TFT에 의해 구동될 수 있는 것이면 특별히 한정되지 않지만, 특히 유기 EL층이 바람직하다.
본 발명에 사용하는 발광층은, 일반적으로는 아래와 같은 복수의 층으로 구성된다.
(1) 홀수송층/(발광부 + 전자수송층) (전자수송기능을 갖는 발광부를 의미),
(2) 홀수송층/발광부/전자수송층,
(3) 홀주입층/홀수송층/발광부/전자수송층,
(4) 홀주입층/홀수송층/발광부/전자수송층/전자주입층.
또한, 전자장벽층이나 부착개선층을 추가로 제공하는 경우가 있다. 상기 예 중, 대표적인 발광층은 홀수송층/발광부/전자수송층으로 구성된다. 또한, 본 발명의 발광층은, 이것들의 구성에 한정되지 않는다.
발광층으로서는, 형광과 인광을 사용하지만, 발광 효율의 관점에서 인광을 사용하는 것이 유효하다. 인광재료로서는, 이리듐착체가 유용하다. 또한, 사용하는 분자로서는, 저분자계 및 고분자계의 쌍방이 이용가능하다. 일반적으로, 저분자계는 증착에 의해 막으로 형성될 수 있고, 고분자계는 잉크젯이나 인쇄에 의해 막으로 형성될 수 있다. 저분자계의 예로서는, 아민 착물, 안트라센, 희토류 착물, 귀금속 착물을 들 수 있다. 고분자계의 예로서는, Π공역계나 색소 함유 폴리머를 들 수 있다.
전자주입층의 물질로서는, 알칼리 금속, 알칼리 토류 금속 및 그것들의 화합물과; 알칼리 금속을 도프한 유기층 등을 들 수 있다.
또한, 전자수송층의 재료로서는, 알루미늄 착물, 옥사디아졸(oxadiazole), 트리아졸(triazole), 및 페난트로린(phenanthroline)을 들 수 있다.
또한, 홀주입층의 재료로서는, 아릴아민(arylamine), 프탈로시아닌(phthalocyanine), 및 루이스(Lewis)산이 도프된 유기층을 들 수 있다.
한층 더, 홀수송층의 재료로서는, 아릴아민을 들 수 있다.
5. 상부전극
상부전극의 바람직한 재료는, 양면 발광형이나 보텀 이미션형으로서 발광소자가 사용되는지 여부와, 상부전극이 애노드 또는 캐소드로서 사용되는지 여부에 따라 다르다.
양면 발광형으로서 사용되는 경우에는, 상부 전극이 투명한 것이 필요하다. 투명 전극의 재료의 예로서는 In과 Zn 중의 적어도 1원자를 포함하고, 또 전자 캐리어 농도가 1018/cm3이상이 되도록 조절되는 산소 유량을 포함하는 퇴적 조건 하에서 형성되며, 또 적어도 일부가 비정질인 도전성 ZnO, In-Zn-0, 혹은, ITO 등의 산화물을 들 수 있다. 또한, 전자 캐리어 농도가 1018/cm3이상인 In-Ga-Zn-0계 산화물도 이용가능하다. 또한, 알칼리 금속이나 알칼리 토류 금속을 도프한 합금을, 수10nm이하의 두께의 막으로 형성하고, 그 상부에 투명전극을 형성함으로써 상부전극 을 제조할 수 있다.
보텀 이미션형의 경우에는, 상부전극이 투명할 필요가 없다. 이 때문에, 상부전극을 애노드로서 사용하는 경우에는, 사용가능한 재료가 일함수가 큰 Au 합금이나 Pt 합금을 포함하고, 상부전극을 캐소드로서 사용하는 경우에는, 이용가능한 재료가 Ag 첨가 Mg, Li 첨가 Al, 실리사이드, 붕화물, 및 질화물을 포함한다.
본 실시예에 있어서, 미리 매트릭스 배선부(보통 사용되는 층간 절연막은, PCVD(Plasma Chemical Vapor Deposition)법에 의해 생성된 a-SiOx:H, a-SiNx:H, a-SiNOx:H 등이다)를 형성한다. 그 후에, 절연층에 수소를 함유하기 어려운 방법을 이용해서 별도로 절연층을 형성하고, 그 후에 산화물 반도체층을 형성해서 화소회로를 제작한다. 상술한 바와 같이, 본 발명에 따른 표시장치는 수소함유량이 적은 절연층으로 형성 혹은 보호된 TFT를 사용하기 때문에, 종래의 산화물 반도체를 적층형의 소자로서 사용할 경우, 절연층에 수소를 많이 함유하면, 그 수소의 확산에 의해, 소자의 특성 저하를 야기하기 쉽다고 하는 과제를 해결할 수 있다. 이에 따라, 본 발명은 산화물 반도체가 지니고 있는 고이동도 및 고특성을 저하시키는 일이 없고, 안전하게 동작하는 표시장치를 제공할 수 있다.
(적용 예)
상술한 실시 예를 복수의 매트릭스 배선을 갖는 표시장치에 적용한 구성 예를, 도 8을 참조해서 설명한다.
도면에서, 참조번호 55는 화소를 선택하는 선택용 트랜지스터이고, 참조번호 56은 발광층(58)을 구동하는 구동용 트랜지스터다. 또한, 커패시터(57)는 선택된 상태를 유지하기 위해서 제공되고, GND선(53)과 선택용 트랜지스터(55)의 소스 전극과의 사이에 전하를 축적하고, 구동용 트랜지스터(56)의 게이트의 신호를 유지하고 있다. 화소는, 주사전극선(51)과 신호전극선(52)에 의해 선택된다.
더 구체적으로, 그 동작에 대해서 설명한다. 드라이버 회로(미도시)로부터의 화상신호가 주사전극선(51)을 통해서 게이트 전극에 펄스 신호의 형태로 인가된다. 이것과 동시에, 별도의 드라이버 회로(미도시)로부터의 또 다른 펄스 신호가 신호전극선(52)을 통해서 선택용 트랜지스터(55)에 인가되어서, 화소가 선택된다. 그때, 선택용 트랜지스터(55)가 ON되고, GND선(53)과 선택용 트랜지스터(55)의 소스와의 사이에 있는 커패시터(57)에 전하가 축적된다. 이에 따라, 구동용 트랜지스터(56)의 게이트 전압이 원하는 전압으로 유지되고, 구동용 트랜지스터(56)는 ON이 된다. 이 상태는, 다음 신호를 수신할 때까지 유지된다. 구동용 트랜지스터(56)가 ON 상태에 있는 동안, 발광층(58)에는 전압 및 전류가 계속 공급되어서, 발광이 유지되게 된다.
이 도 8에 나타낸 예는, 1화소가 2개의 트랜지스터와 1개의 커패시터를 갖는 구성을 갖고 있지만, 1화소가 성능을 향상시키기 위해서 내부에 더 많이 집적된 트랜지스터를 가져도 된다. 트랜지스터의 활성층의 부분에 적어도 In과 Zn을 포함한 아모포스 산화물 반도체를 사용하고, 수소함유량이 3×1021atoms/cm3미만인 절연층을 사용해도 좋다. 또한, 주사전극선, 신호전극선, 및 전원공급선 등의 매트릭스 배선부가, 트랜지스터 부분보다 먼저 형성되어 있는 것이 바람직하다. 이렇게 함에 따라, 장시간 반복 특성이 우수한 화상표시장치를 얻을 수 있다.
(기타의 실시예)
다음에, 본 발명의 다른 실시예에 따른 표시장치의 기본적 구성을 도 9a 및 도 9b를 참조해서 설명한다.
도면에서, 참조번호 600은 기판, 참조번호 601은 하부전극, 참조번호 602는 전원공급선, 참조번호 603은 신호전극선, 참조번호 604는 GND선, 참조번호 605는 제1의 절연층(층간절연층)이다. 또한, 참조번호 606은 게이트 전극, 참조번호 607은 제2의 절연층, 참조번호 608은 아모포스 산화물 반도체, 참조번호 609는 소스 전극 및 드레인 전극, 참조번호 610은 제3의 절연층, 참조번호 611은 뱅크, 참조번호 612는 발광층, 참조번호 613은 상부전극이다. 이들 중, 제2의 절연층(607) 및 제3의 절연층(610)이, 본 발명의 제2의 절연층을 구성한다.
우선, 도면에서, 기판(600) 위에, 발광층(612)의 하부전극(601)을 패터닝한다. 또한, 금속층을 퇴적한 후에, 전원공급선(602), 신호전극선(603), GND선(604)도 패터닝한다. 이때, 전원공급선(602)을 하부전극(601)과 접촉하도록 패터닝한다.
다음에, 제1의 절연층(605)을 퇴적해서, 패터닝한 후, 그 제1의 절연층(605)의 원하는 위치에 콘택홀을 형성하고, 그 콘택홀 내에 콘택 전극을 매립한다. 이어서, 제1의 절연층(605) 위의 원하는 위치에 게이트 전극(606) 및 주사전극선(미도시)을 패터닝한다. 이때, 필요한 트랜지스터의 수에 대응해서 게이트 전극(606)을 배치하고, 또 필요한 수의 커패시터의 전극(미도시)도 패터닝한다. 이렇게 함으로써, 트랜지스터의 형성 전에, 매트릭스 배선부를 형성하는 것도 본 발명의 특징의 하나다.
다음에, 수소 함유량이 3×1021atoms/cm3미만인 제2의 절연층(607)을 형성한다. 또한, 그 제2의 절연층(607)의 원하는 위치에 콘택홀을 형성하고, 그 콘택홀 내에 콘택 전극을 매립한다. 또한, 제2의 절연층(607) 위에, 트랜지스터의 활성층이 되는 아모포스 산화물 반도체(608)를 패터닝한다. 그 후에, 소스 전극 및 드레인 전극(609)을 형성하고, 한쪽의 전극을, 콘택 전극을 거쳐서 GND선(604)과 접속한다. 다음에, 트랜지스터의 채널부를 보호하도록, 스퍼터링 공정에 의해 수소함유량이 3×1021atoms/cm3미만인 제3의 절연층(610)을 형성한다. 이어서, 하부전극(601) 위에, (도면에 나타내지 않은) 홀수송층, 발광부, 전자수송층 등으로 이루어지는 발광층(612)을 형성한다. 이어서, 상부전극(613)을 퇴적하고, 그 형성된 상부전극(613)을, 소스 전극 및 드레인 전극(609)의 다른 방쪽의 전극에 접속한다.
또한, 발광층(612)은, 상술한 구성에 한정되지 않는다. 또한, TFT가 ON 상태에 있을 때에는, 발광층(612)에는 전압이 인가되어서 발광하게 된다. 상부전극(613)으로서는, 발광소자를 보텀 이미션형 소자로서 사용할 경우에는, 금속전극을 사용하고, 양면 발광형 소자로서 발광소자를 사용하는 경우에는, 투명전극을 사용해도 좋다. 그 발광소자의 사용목적에 따라 재료를 변경할 수 있다.
이하, 본 발명에 따른 표시장치 및 그 제조 방법에 대해서 자세히 설명한다.
(실시 예 1)
최초로, 본 발명의 실시 예 1에 관하여 설명한다.
우선, 막형성을 위한 기판으로서, Si02 글래스 기판(코닝사제 1737)을 준비했다. 막형성 전의 사전처리로서는, 이 기판의 초음파 탈지 및 세정을 아세톤(acetone), IPA(isopropanol), 초순수 물(ultrapure water)에 의해 각각 5분씩 행한 후, 공기 중에서 100℃에서 건조시켰다.
다음에, 타겟 재료로서, Al-Si(5％)을 사용하여, DC(직류) 스퍼터링법으로 200nm의 두께를 퇴적했고, 포토리소그래피법과 드라이 프로세스법에 의해, 전원공급선과, GND선과, 신호전극선을 원하는 위치에 패터닝했다.
다음에, 플라즈마 CVD법을 사용하여, 기판온도 300℃에서, a-SiNx:H막을, 층간절연층으로서, 600nm의 두께로 퇴적했다. 그 후에, 원하는 위치에 콘택홀을 형성했고, 전원공급선과, GND선, 및 신호전극선에 접촉하도록 전극을 매립했다. 또한, 타겟 재료로서 Au 및 Ti을 사용하여, DC 스퍼터링법으로 Ti/Au/Ti의 막을 각각 5nm/40nm/5nm의 두께로 퇴적했다. 그 후에, 포토리소그래피법과 리프트 오프법에 의해, 원하는 위치에 주사전극선과, TFT의 2개의 게이트 전극과, 커패시터용의 전극을 형성했다.
이렇게 해서, 기판 위에 매트릭스 배선부를 형성했고, 그 후에 TFT의 게이트 전극과, 커패시터용의 전극을 형성했다.
다음에, 매트릭스 배선부를 형성한 기판 위에, 수소함유량이 3×1021atoms/cm3미만인 제2의 절연층을 형성했다. 타겟 재료로서는, Si02조성을 갖는 소결체(98mm의 직경과 5mm의 두께의 사이즈)를 사용했다. 퇴적실을, 2.0×10-4Pa의 진동도에 도달하도록 제어했다. 퇴적실 내에서, Ar 가스를 막형성 전에 133Pa에서 20분간 플로운(flwon)했고, 프리 스퍼터링을 5분간 행했다. 막형성 동안, 퇴적실 내의 전체 압력을, 0.1Pa의 일정한 값으로 제어했고, Ar 가스를 10sccm에서 플로운했고, 타겟과 막형성 기판 간의 거리를, 75mm으로 설정했다. 입력 전력은, RF 400W이었고, 막형성 레이트는, 7nm/min이었다. 제2의 절연층의 퇴적 막 두께는, 200nm였다. 또한, 드라이 에칭으로 콘택홀을 제2의 절연층에 형성했다. 드라이 에칭을, CF4 가스 20sccm, 5Pa, 및 RF 150W의 조건 하에서 41nm/min의 에칭 레이트로 5.5분간 행했다.
다음에, TFT의 활성층으로서 아모포스 산화물 반도체를 형성했다. 타겟 재료로서는, InGaO3(ZnO)4 조성을 갖는 다결정 소결체(98mm의 직경과 5mm의 두께의 사이즈)를 사용했다. 출발 원료로서 In2O3, Ga2O3, 및 ZnO(각 4N 시약)을 습식 혼합(용매:에탄놀)하고, 가소결(1,000℃;2h), 건식분쇄, 및 본소결(1,500℃:2h)을 행함으로써 이 소결물체를 제작했다. 이 타겟은 12 S/cm의 전기 전도도를 갖고, 반절연체상태에 있었다. 퇴적실 내의 도달 진공은, 3.0×10-4Pa이었다. 막형성 중에, 퇴적실 내의 전체 압력을, 0.5Pa의 일정한 값으로 제어했고, 산소 가스비를 5％로 제어했다. 또한, 타겟과 막형성 기판 간의 거리는 75mm로 설정되었다. 입력 전력은, RF 200W이며, 막형성 레이트는, 7.1nm/min으로 설정되었다. 아모포스 산화물 반도체의 퇴적 막 두께는, 40nm으로 했다. 또한, 염산 수용액(HCl:물=1:10)을 이용해서 웨트 에칭을 행하여, 아모포스 In-Ga-Zn-0의 패터닝을 행했다.
다음에, TFT의 소스 전극 및 드레인 전극과, 발광층의 하부전극을 제작했다. 타겟 재료로서는, ITO(Sn:5％)의 조성을 갖는 소결물체(98mm의 직경과 5mm의 두께의 사이즈)를 사용했다. 퇴적실 내의 도달 진공은, 3.0×10-4Pa다. 막형성 중에, 퇴적실 내의 전체 압력을 0.3Pa의 일정한 값으로 제어했고, Ar 가스를 10sccm으로 플로운(flown)했으며, 타겟과 막형성 기판 간의 거리를 75mm으로 설정했다. 입력 전력은, RF 300W이며, 막형성 레이트는, 60nm/min으로 설정되었다. 막 두께는, 100nm이었다. 포토리소그래피법과 리프트 오프법에 의해, 원하는 위치에 패터닝해서, 소스 전극 및 드레인 전극과, 발광층의 하부전극을 형성했다.
다음에, 아모포스 산화물 반도체 위에, 제2의 절연층의 형성과 같은 절차로, 200nm의 두께의 SiOx의 막을 스퍼터링법을 이용해서 적층했고, 포토리소그래피법과 리프트 오프법에 의해, 원하는 위치에 패터닝해서 제3의 절연층을 형성했다.
다음에, 발광층의 하부전극 위에, 발광층을 형성했다. 저항증발법에 의해, 홀주입층을, 4,4'-bis[N, N-diamino]-4''-phenyl-triphenylamine으로 45nm의 두께로 형성했다. 그 다음, 홀수송층으로서 4,4'－bis[N-(1-naphthyl)-N-phenylamino]biphenyl의 막을 25nm의 두께로 형성했다. 다음에, 발광층으로서 4,4'－bis(2,2'-diphenyl vinyl)-1,1'-biphenyl의 막을 30nm의 두께로 형성했고, 또 전자수송층으로서 tris(8-quinolinol) 알루미늄의 막을 15nm의 두께로 형성해서, 전 체로서 유기 EL 발광층을 완성했다.
또한, 저항 가열 증발법에 의해 Al과 Ag의 합금의 막을 50nm의 두께로 형성하고, 또 그 위에 Al막을 200nm의 두께로 형성해서 발광층의 상부전극을 제작했다. 상부전극은, TFT의 드레인 전극과 접속되었다.
그 후에, 막이 적층된 기판을, 건조제(미도시)를 포함한 글래스 캡(glass cap)으로 밀봉해서, 기본적으로 도 7a 내지 7c에 나타낸 것과 같은 구성을 갖는 표시장치를 제작했다.
상술한 소자의 전원공급선, GND선, 신호전극선, 주사전극선에 각각 원하는 전압 및 신호를 주어서, TFT을 구동하면, 기판의 하면으로부터, 즉 보텀 이미션형으로 청색의 빛을 발광할 수 있었다. 또한, TFT를 1,000,000회 구동시켰으면, 발광에 있어서, 특별한 이상은 보여지지 않았다.
(비교 예1)
본 비교 예로서, 수소 함유량이 3×1021atoms/cm3미만인 제2의 절연층을 사용하지 않고 층간 절연층을 TFT의 게이트 절연층으로서 사용한 것을 제외하고 실시 예 1과 같은 절차로 표시장치를 형성했다. TFT을 동작시키는 동안, 동작이 점차로 본래의 동작으로부터 벗어났다. 본래의 동작 중에는, 전하가 유지되어야 하고, 발광을 확인해야 하지만, 본 비교 예의 표시장치에 의하면, 시간의 경과에 따라 리크 전류가 증가했고, 발광이 점멸하게 되었다.
(실시 예 2)
다음에, 본 발명에 따른 실시 예 2에 관하여 설명한다.
우선, 기판으로서, 1.4×10-4Ω?cm의 저항성과 100nm의 두께를 가진 ITO막이 형성된 Si02 글래스 기판(코닝사제 1737)을 준비했다. 막형성 전의 전처리로서는, 이 기판의 초음파 탈지 및 세정을 아세톤, IPA, 초순수 물(ultrapure water)에 의해 각 5분씩 행한 후, 공기 중에서 100℃에서 건조시켰다.
다음에, 포토리소그래피법과 웨트 프로세스법에 의해, 발광층의 하부전극을 패터닝했다.
다음에, 타겟 재료로서 Al-Si(5％)을 사용하여, DC 스퍼터링법으로 200nm의 두께의 막을 퇴적했고, 포토리소그래피법과 드라이 프로세스법에 의해, 전원공급선과 GND선과 신호전극선을 원하는 위치에 패터닝했다. 이때, 하부전극과 전원공급선이 서로 접하도록 패터닝을 행했다.
다음에, 플라즈마 CVD법을 사용하여, 기판온도 250℃에서, a-SiNx:H막을, 층간절연층으로서, 700nm의 두께로 퇴적했다. 그 후에, 원하는 위치에 콘택홀을 형성했고, GND선 및 신호전극선에 접하도록 전극을 매립했다.
또한, 타겟 재료로서 Au 및 Ti을 사용하여, DC 스퍼터링법으로 Ti/Au/Ti의 막을 각각 5nm/40nm/5nm의 두께로 퇴적했고, 포토리소그래피법과 리프트 오프법에 의해, 원하는 위치에 주사전극선, 2개의 게이트 전극, 및 커패시터용의 전극을 형성했다.
이렇게 해서, 기판 위에 매트릭스 배선부와 발광층의 하부전극을 형성했고, 그 다음, 그 위에 TFT의 게이트 전극과, 커패시터용의 전극을 형성했다.
다음에, 매트릭스 배선부가 형성된 기판 위에, 수소 함유량이 3×1021atoms/cm3미만인 제2의 절연층을 형성했다. 타겟 재료로서는, Si02 조성을 갖는 소결체(98mm의 직경과 5mm의 두께의 사이즈)을 사용했다. 퇴적실을 2.0 × 10-4Pa의 진공도에 도달하도록 제어했다. 퇴적실 내에서, 막형성 전에 Ar 가스를 133Pa에서 25분간 플로운(flown)했고, 프리 스퍼터링을 5분간 행했다. 막형성 중에, 퇴적실 내의 전체 압력을, 0.1Pa의 일정한 값으로 제어했고, Ar 가스를 10sccm에서 플로운했으며, 타겟과 막형성 기판 간의 거리를 75mm으로 설정했다. 입력 전력은, RF 400W이며, 막형성 레이트는, 7nm/min였다. 제2의 절연층의 퇴적막 두께는, 220nm이었다. 또한, 드라이 에칭으로 콘택홀을 제2의 절연층에 형성했다. 드라이 에칭을, CF4 가스 20sccm, 5Pa, 및 RF 150W의 조건 하에서, 41 nm/min의 에칭 레이트로 6.0분간 행했다.
다음에, TFT의 활성층으로서 아모포스 산화물 반도체를 형성했다. 타겟 재료로서는, InGaO3(ZnO)4조성을 갖는 다결정 소결체(98mm의 직경과 5mm의 두께의 사이즈)을 사용했다. 이 소결체는 출발원료로서 In2O3, Ga2O3 및 ZnO(각 4N 시약)을 습식 혼합(용매:에탄놀)하고, 가소결(1,000℃;2h), 건식분쇄, 본소결(1,500℃;2h)을 행함으로써 제작되었다. 이 타겟은 12S/cm의 전기 전도도를 갖고, 반절연체 상태에 있었다. 퇴적실 내의 도달 진공은, 3.0 × 10-4Pa이었다. 막형성 중에, 퇴적실 내의 전체 압력을, 0.5Pa의 일정한 값으로 제어했고, 산소 가스비를 5.5％로 제어했다. 또한, 타겟과 막형성 기판 간의 거리를 75mm으로 설정했다. 입력 전력은, RF 200W이며, 막형성 레이트는, 7.1nm/min으로 설정되었다. 아모포스 산화물 반도체의 퇴적막 두께는, 35nm이었다. 또한, 염산수용액(HCl:물=1:10)으로 웨트 에칭을 행해서 아모포스 In-Ga-Zn-0을 패터닝했다.
다음에, TFT의 소스 전극 및 드레인 전극을 제작했다. 타겟 재료로서는, Au 및 Ti을 사용했고, DC 스퍼터링법으로 Ti/Au/Ti의 막을 각각 5nm/40nm/5nm의 두께로 퇴적했으며, 포토리소그래피법과 리프트 오프법에 의해, 원하는 위치에 소스 전극 및 드레인 전극을 형성했다.
다음에, 아모포스 산화물 반도체 위에, 제2의 절연층의 형성과 같은 절차로, 300nm의 두께의 SiOx의 막을 스퍼터링법을 이용해서 적층했고, 포토리소그래피법과 리프트 오프법에 의해, 원하는 위치에 패터닝해서 제3의 절연층을 형성했다.
다음에, 발광층의 하부전극 위에 발광층을 형성했다. 저항증발법을 이용해서 홀주입층을 4,4'－bis[N, N-diamino]-4''-phenyl-triphenylamine로 45nm의 두께로 형성했다. 그 다음, 홀수송층으로서 4,4'－bis[N-(1-naphthyl)-N-phenylamino]biphenyl의 막을 25nm의 두께로 형성했다. 다음에, 발광층으로서 4,4'－bis(2,2'-diphenyl vinyl)-1,1'-biphenyl의 막을 30nm의 두께로 형성했고, 그 위에 전자수송층으로서 tris(8-quinolinol)알루미늄의 막을 15nm의 두께로 형성해서, 전체로서 유기 EL 발광층을 완성했다.
또한, 저항 가열 증발법에 의해 Al과 Ag의 합금의 막을 50nm의 두께로 형성하고, 그 위에 Al막을 200nm의 두께로 형성해서 발광층의 상부전극을 제작했다. 상부전극은, 상기 TFT의 드레인 전극과 접속되었다.
그 후에, (도면에 나타내지 않은) 건조제를 포함한 글래스 캡으로 막이 적층된 기판을 밀봉해서, 기본적으로 도 9a 및 9b에 나타낸 것과 같은 구성을 갖는 표시장치를 제작했다.
상술한 소자의 전원공급선, GND선, 신호전극선, 주사전극선에 각각 원하는 전압 및 신호를 주고, TFT을 구동하면, 기판의 하면으로부터, 즉 보텀 이미션형으로 청색의 빛이 발광했다. 또한, TFT를 1,000,000회 구동시켰을 때, 발광에 있어서, 특별한 이상은 보여지지 않았다.
(비교 예 2)
본 비교 예로서, 수소 함유량이 3×1021atoms/cm3미만인 제2의 절연층을 사용하지 않고 층간절연층을 TFT의 게이트 절연층으로서 사용하는 점을 제외하고 실시 예 2와 같은 절차에 따라 표시장치를 형성했다. TFT을 동작시켰을 때에, 전하가 유지되어서, 발광이 확인되었다. 그렇지만, 시간의 경과에 따라, 리크 전류가 점차로 증가했고, 발광이 점멸하게 되었다.
(실시 예 3)
다음에 본 발명의 실시 예 3에 관하여 설명한다.
본 실시 예에서는, 매트릭스 배선부의 완성까지는 실시 예 1과 같은 절차로 표시장치를 제작했다.
다음에, 매트릭스 배선부를 형성한 기판 위에, 수소 함유량이 3×1021atoms/cm3미만인 제2의 절연층을 형성했다. 타겟 재료로서는, Si3N4 조성을 갖는 소결체(98mm의 직경과 5mm의 두께의 사이즈)를 사용했다. 퇴적실을, 2.5×10-4Pa의 진공도에 도달하도록 제어했다. 퇴적실 내에 있어서, 막형성 전에 Ar 가스를 133Pa에서 20분간 플로운(flown)했고, 프리 스퍼터링을 5분간 행했다. 막형성 중에, 퇴적실 내의 전체 압력을, 0.1Pa의 일정한 값으로 제어했고, Ar 가스를 15sccm에서 플로운했으며, 타겟과 막형성 기판 간의 거리를 75mm으로 설정했다. 입력 전력은, RF 400W이며, 막형성 레이트는, 6nm/min이었다. 제2의 절연층의 퇴적막 두께는, 200nm이었다. 또한, 드라이 에칭으로 제2의 절연막에 콘택홀을 형성했다. 드라이 에칭을, CF4 가스 20sccm, 5Pa, 및 RF 160W의 조건 하에서 41nm/min의 에칭 레이트로 7분간 행했다.
다음에, TFT의 활성층으로서 아모포스 산화물 반도체를 형성했다. 타겟 재료로서는, InGaO3(ZnO)4 조성을 갖는 다결정 소결체(98mm의 직경과 5mm의 두께의 사이즈)를 사용했다. 이 소결체는 출발 원료로서 In2O3, Ga2O3, 및 ZnO(각 4N 시약)을 습식 혼합(용매:에탄놀)하고, 가소결(1,000℃;2h), 건식 분쇄, 및 본소결(1,500℃;2h)을 행함으로써 제작되었다. 이 타겟은 12S/cm의 전기 전도도를 갖고, 반절연 상태에 있었다. 퇴적실 내의 도달 진공은, 3.0×10-4Pa이었다. 막형성 중의 퇴적실 내의 전체 압력을 0.5Pa의 일정한 값으로 제어했고, 산소 가스비를 5％로 제어했다. 또한, 타겟과 막형성 기판 간의 거리를 75mm으로 설정했다. 입력 전력은, RF 200W이며, 막형성 레이트는, 7.1nm/min으로 설정되었다. 아모포스 산화물 반도체의 퇴적막 두께는, 30nm이었다. 또한, 염산수용액(HCl:물=1:10)으로 웨트 에칭을 행해서 아모포스 In-Ga-Zn-0을 패터닝했다.
그 후에, 실시 예 1과 같은 절차에 의해 다음의 프로세스를 수행했고, 기본적으로 도 7a 내지 7c에 나타낸 것과 같은 구성을 갖는 표시장치를 제작했다.
상술한 소자의 전원공급선, GND선, 신호전극선, 및 주사전극선에 각각 원하는 전압 및 신호를 주어서, TFT을 구동하면, 기판의 하면으로부터, 즉 보텀 이미션형으로 청색의 빛이 발광되었다. 또한, TFT를 1,000,000회 구동시켰을 때는, 발광에 있어서, 특별한 이상은 보여지지 않았다.
(실시 예 4)
다음에 본 발명의 실시 예 4에 관하여 설명한다.
본 실시 예에서는, 매트릭스 배선부의 완성까지는 실시 예 2와 같은 절차에 따라 표시장치를 제작했다.
다음에, 매트릭스 배선부가 형성된 기판 위에, 수소 함유량이 3×1021atoms/cm3미만인 제2의 절연층을 형성했다. 타겟 재료로서는, Si3N4조성을 갖는 소결체(98mm의 직격과 5mm의 두께의 사이즈)를 사용했다. 퇴적실은, 2.5 ×10-4Pa의 진공도에 도달하도록 제어되었다. 퇴적실 내에서, 막형성 전에 Ar 가스를 133Pa에 서 20분간 플로운(flown)했고, 프리 스퍼터링을 5분간 행했다. 막형성 중의 퇴적실 내의 전체 압력을 0.1Pa의 일정한 값으로 제어했고, Ar 가스를 20sccm에서 플로운했고, 02가스를 3sccm에서 플로운했으며, 타겟과 막형성 기판 간의 거리를 75mm으로 설정했다. 입력 전력은, RF 420W이며, 막형성 레이트는, 6nm/min이었다. 제2의 절연층의 퇴적막 두께는, 200nm이었다. 또한, 드라이 에칭으로 콘택홀을 제2의 절연층에 형성했다. 드라이 에칭은, CF4 가스 20sccm, 5Pa, RF 180W의 조건 하에서 32nm/min의 에칭 레이트로 7분간 행해졌다.
다음에, TFT의 활성층으로서 아모포스 산화물 반도체를 형성했다. 타겟 재료로서는, InGaO3(ZnO)4조성을 갖는 다결정 소결체(98mm의 직경과 5mm의 두께의 사이즈)를 사용했다. 이 소결체는 출발 원료로서, In2O3, Ga2O3, 및 ZnO(각 4N 시약)을 습식 혼합(용매:에탄놀)하고, 가소결(1,000℃;2h), 건식 분쇄, 및 본소결(1,500℃;2h)을 행함으로써 제작되었다. 이 타겟은 12S/cm의 전기 전도도를 갖고, 반절연체 상태에 있었다. 퇴적실 내의 도달 진공은, 3.0 × 10-4Pa이었다. 막형성 중의 퇴적실 내의 전체 압력을 0.5Pa의 일정한 값으로 제어했고, 산소 가스비를 5.5％로 제어했다. 또한, 타겟과 막형성 기판 간의 거리는 75mm로 설정되었다. 입력 전력은, RF 220W이며, 막형성 레이트는, 7.1nm/min으로 설정되었다. 아모포스 산화물 반도체의 퇴적막 두께는, 30nm이었다. 또한, 염산수용액(HCl:물=1:10)을 이용해서 웨트 에칭을 행해서 아모포스 In-Ga-Zn-0을 패터닝했다.
그 후에, 실시 예 2와 같은 절차에 따라 다음의 프로세스를 행했고, 기본적으로 도 9a 및 9b에 나타낸 것과 같은 구성을 갖는 표시장치를 제작했다.
상술한 소자의 전원공급선, GND선, 신호전극선, 주사전극선에 각각 원하는 전압 및 신호를 주어서, TFT을 구동하면, 기판의 하면으로부터, 즉 보텀 이미션형으로 청색의 빛이 발광되었다. 또한, TFT를 1,000,000회 구동시켰을 때도, 발광에 있어서, 특별한 이상은 보여지지 않았다.
예시적인 실시 예를 참조하면서 본 발명을 설명했지만, 본 발명은 이 개시된 예시적인 실시 예에 한정되는 것이 아니라는 것이 이해될 것이다. 이하의 특허청구범위의 범주는 그러한 모든 변형 및 균등구조 및 기능을 포함하도록 가장 넓게 해석되어야 할 것이다.
본 출원은 전체 내용이 본 명세서에 참고로 포함되어 있는 2006년 12월 5일자로 제출된 일본국 공개특허공보 특개2006-328307호로부터 우선권을 주장한다.

Claims (9)

  1. 발광층과,
    상기 발광층을 사이에 둔 한 쌍의 전극과,
    상기 한 쌍의 전극과, 소스 전극 또는 드레인 전극을 통해서 상기 발광층을 구동하는 트랜지스터와,
    주사전극선, 신호전극선, 및 제1의 절연층을 갖는 매트릭스 배선부를 구비하는 표시장치로서,
    상기 트랜지스터는 활성층을 갖고, 상기 활성층은, 적어도 일부가 비정질인 In과 Zn을 포함하는 산화물로 이루어지고,
    상기 활성층과 상기 제1의 절연층과의 사이에 함유 수소량이 3×1021atoms/cm3미만인 제2의 절연층이 배치되는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제1의 절연층의 함유 수소량보다도, 상기 제2의 절연층의 함유 수소량이 적은 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 트랜지스터는, 상기 활성층과 접하는 소스 전극 및 드레인 전극을 갖고,
    상기 제2의 절연층은, 상기 활성층의 상기 소스 전극 및 상기 드레인 전극과 접하는 부분 이외의 부분에 형성된 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    상기 제1의 절연층은, 수소함유량이 3×1021atoms/cm3미만인 것을 특징으로 하는 표시장치.
  5. 제 1 항에 있어서,
    상기 매트릭스 배선부와 상기 트랜지스터는, 직렬 또는 병렬로 배치되고, 상기 제1의 절연층과 상기 활성층은, 상기 제2의 절연층을 통해서 서로 접하고 있는 것을 특징으로 하는 표시장치.
  6. 주사전극선, 제1의 절연층, 및 신호전극선을 갖는 매트릭스 배선부를 형성하는 공정과,
    적어도 일부가 비정질인 In과 Zn을 포함한 산화물로 이루어진 활성층을 갖는 트랜지스터를 형성하는 공정과,
    상기 제1의 절연층과 상기 활성층과의 사이에, 스퍼터링법에 의해, 함유 수소량이 3×1021atoms/cm3미만인 제2의 절연층을 형성하는 공정과,
    발광층, 및 상기 발광층을 사이에 둔 한 쌍의 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 표시장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 트랜지스터의 형성은, 상기 매트릭스 배선부를 형성한 후에 행해지는 것을 특징으로 하는 표시장치의 제조 방법.
  8. 제 6 항에 있어서,
    상기 트랜지스터의 형성은, 상기 매트릭스 배선부와, 상기 한 쌍의 전극 중의 하나를 형성한 후에 행해지는 것을 특징으로 하는 표시장치의 제조 방법.
  9. 제 6 항에 있어서,
    상기 트랜지스터는, 상기 활성층과 접하는 소스 전극 및 드레인 전극을 갖고,
    상기 제2의 절연층을 형성하는 공정에 있어서, 상기 활성층의 상기 소스 전극 및 상기 드레인 전극과 접하는 부분 이외의 부분에 형성된 것을 특징으로 하는 표시장치의 제조 방법.
KR1020097013546A 2006-12-05 2007-11-30 산화물 반도체를 이용한 표시장치 및 그 제조방법 KR101126129B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-328307 2006-12-05
JP2006328307A JP5105842B2 (ja) 2006-12-05 2006-12-05 酸化物半導体を用いた表示装置及びその製造方法
PCT/JP2007/073619 WO2008069286A2 (en) 2006-12-05 2007-11-30 Display apparatus using oxide semiconductor and production method thereof

Publications (2)

Publication Number Publication Date
KR20090095612A KR20090095612A (ko) 2009-09-09
KR101126129B1 true KR101126129B1 (ko) 2012-03-29

Family

ID=39110785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097013546A KR101126129B1 (ko) 2006-12-05 2007-11-30 산화물 반도체를 이용한 표시장치 및 그 제조방법

Country Status (7)

Country Link
US (2) US8164256B2 (ko)
EP (2) EP3249694B1 (ko)
JP (1) JP5105842B2 (ko)
KR (1) KR101126129B1 (ko)
CN (1) CN101548383B (ko)
TW (1) TWI373133B (ko)
WO (1) WO2008069286A2 (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939998B1 (ko) * 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101753574B1 (ko) 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20160063402A (ko) 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
DE102009007947B4 (de) 2009-02-06 2014-08-14 Universität Stuttgart Verfahren zur Herstellung eines Aktiv-Matrix-OLED-Displays
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101906751B1 (ko) * 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20200031709A (ko) * 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011037010A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN112242173A (zh) * 2009-10-09 2021-01-19 株式会社半导体能源研究所 半导体器件
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101988819B1 (ko) 2009-10-16 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR20170024130A (ko) 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
SG179111A1 (en) * 2009-10-29 2012-05-30 Semiconductor Energy Lab Semiconductor device
CN102598247B (zh) 2009-10-29 2015-05-06 株式会社半导体能源研究所 半导体器件
CN104867982B (zh) 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011052437A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058865A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR20230174763A (ko) * 2009-11-13 2023-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011065209A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
WO2011065243A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102648525B (zh) * 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
KR101291485B1 (ko) 2009-12-04 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101900662B1 (ko) * 2009-12-18 2018-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
CN102656801B (zh) * 2009-12-25 2016-04-27 株式会社半导体能源研究所 存储器装置、半导体器件和电子装置
WO2011086871A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102725841B (zh) * 2010-01-15 2016-10-05 株式会社半导体能源研究所 半导体器件
SG10201500220TA (en) * 2010-01-15 2015-03-30 Semiconductor Energy Lab Semiconductor device and method for driving the same
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201732525A (zh) * 2010-03-08 2017-09-16 半導體能源研究所股份有限公司 電子裝置及電子系統
KR101840797B1 (ko) * 2010-03-19 2018-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105304502B (zh) 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
WO2011135988A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving method the same
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101872927B1 (ko) 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011249674A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 薄膜トランジスタおよびその製造方法
KR101319200B1 (ko) * 2010-06-01 2013-10-16 샤프 가부시키가이샤 박막 트랜지스터
US9473714B2 (en) * 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
JP5836680B2 (ja) 2010-07-27 2015-12-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5864163B2 (ja) * 2010-08-27 2016-02-17 株式会社半導体エネルギー研究所 半導体装置の設計方法
US8963147B2 (en) 2010-09-28 2015-02-24 Toppan Printing Co., Ltd. Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101995682B1 (ko) 2011-03-18 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
US9012904B2 (en) 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8956944B2 (en) 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012160963A1 (en) * 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013005380A1 (en) 2011-07-01 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5740270B2 (ja) * 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置
JP6204917B2 (ja) * 2011-10-07 2017-09-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アルゴンガス希釈によるシリコン含有層を堆積するための方法
KR102084274B1 (ko) 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5687638B2 (ja) * 2012-01-26 2015-03-18 株式会社東芝 表示装置の製造方法
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102022886B1 (ko) * 2012-12-28 2019-09-19 엘지디스플레이 주식회사 유기발광장치
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP2015036797A (ja) 2013-08-15 2015-02-23 ソニー株式会社 表示装置および電子機器
JP5770236B2 (ja) * 2013-09-18 2015-08-26 株式会社ジャパンディスプレイ 表示装置
WO2015136418A1 (en) 2014-03-13 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102380829B1 (ko) 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
KR102617041B1 (ko) 2015-12-28 2023-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 장치, 텔레비전 시스템, 및 전자 기기
KR102624111B1 (ko) * 2016-01-13 2024-01-12 서울바이오시스 주식회사 자외선 발광소자
JP6715312B2 (ja) * 2018-12-04 2020-07-01 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311365A (ja) * 2004-04-20 2005-11-04 Applied Materials Inc 膜形成先駆物質の制御による窒化シリコン膜の特性及び均一性の制御
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179287B2 (ja) 1993-12-28 2001-06-25 出光興産株式会社 導電性透明基材およびその製造方法
JPH09114398A (ja) 1995-10-24 1997-05-02 Idemitsu Kosan Co Ltd 有機ｅｌディスプレイ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
TWI247182B (en) * 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
CN1499643A (zh) * 2002-11-11 2004-05-26 友达光电股份有限公司 主动式有机发光显示器及其制造方法
US7381579B2 (en) * 2004-02-26 2008-06-03 Samsung Sdi Co., Ltd. Donor sheet, method of manufacturing the same, method of manufacturing TFT using the donor sheet, and method of manufacturing flat panel display device using the donor sheet
JP4488184B2 (ja) 2004-04-21 2010-06-23 出光興産株式会社 酸化インジウム−酸化亜鉛−酸化マグネシウム系スパッタリングターゲット及び透明導電膜
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100700643B1 (ko) * 2004-11-29 2007-03-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
JP4984416B2 (ja) 2005-03-31 2012-07-25 凸版印刷株式会社 薄膜トランジスタの製造方法
JP4873528B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP4732080B2 (ja) * 2005-09-06 2011-07-27 キヤノン株式会社 発光素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
JP4934599B2 (ja) 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311365A (ja) * 2004-04-20 2005-11-04 Applied Materials Inc 膜形成先駆物質の制御による窒化シリコン膜の特性及び均一性の制御
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device

Also Published As

Publication number Publication date
JP2008141119A (ja) 2008-06-19
KR20090095612A (ko) 2009-09-09
EP2084746A2 (en) 2009-08-05
EP3249694B1 (en) 2020-02-26
TWI373133B (en) 2012-09-21
US20120168749A1 (en) 2012-07-05
WO2008069286A3 (en) 2008-08-07
CN101548383B (zh) 2011-04-13
JP5105842B2 (ja) 2012-12-26
EP2084746B1 (en) 2017-06-07
WO2008069286A2 (en) 2008-06-12
TW200847421A (en) 2008-12-01
CN101548383A (zh) 2009-09-30
EP3249694A1 (en) 2017-11-29
US8164256B2 (en) 2012-04-24
US8541944B2 (en) 2013-09-24
US20100045179A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
KR101126129B1 (ko) 산화물 반도체를 이용한 표시장치 및 그 제조방법
JP5197058B2 (ja) 発光装置とその作製方法
JP4732080B2 (ja) 発光素子
JP5016831B2 (ja) 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
JP5467728B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
KR101815324B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN101794821B (zh) 薄膜晶体管和显示装置
US8785265B2 (en) Semiconductor device and method for manufacturing the same
US7786494B2 (en) Thin film transistor, method of manufacturing the same, organic light emitting display apparatus comprising the thin film transistor, and method of manufacturing the same
US8125140B2 (en) Organic light emitting display with improved light emitting efficiency
WO2008126879A1 (en) Light-emitting apparatus and production method thereof
JP5224676B2 (ja) 表示装置の製造方法
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
JP2010016072A (ja) 薄膜トランジスタ
JP2001060691A (ja) 半導体装置
TW202317788A (zh) 氧化物半導體濺射靶及使用其之薄膜電晶體的製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
J501 Disposition of invalidation of trial
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190307

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 9