KR101092328B1 - 전기도금 조성물 및 방법 - Google Patents

전기도금 조성물 및 방법 Download PDF

Info

Publication number
KR101092328B1
KR101092328B1 KR1020040023249A KR20040023249A KR101092328B1 KR 101092328 B1 KR101092328 B1 KR 101092328B1 KR 1020040023249 A KR1020040023249 A KR 1020040023249A KR 20040023249 A KR20040023249 A KR 20040023249A KR 101092328 B1 KR101092328 B1 KR 101092328B1
Authority
KR
South Korea
Prior art keywords
tin
composition
thiourea
silver
electrolyte composition
Prior art date
Application number
KR1020040023249A
Other languages
English (en)
Other versions
KR20040087883A (ko
Inventor
베이카로잘리아
브라운네일디.
왕카이
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Publication of KR20040087883A publication Critical patent/KR20040087883A/ko
Application granted granted Critical
Publication of KR101092328B1 publication Critical patent/KR101092328B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A46—BRUSHWARE
    • A46B—BRUSHES
    • A46B17/00—Accessories for brushes
    • A46B17/04—Protective covers for the bristles
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

기판상에 주석 합금을 침착하기 위한 전해질 조성물이 개시된다. 본 전해질 조성물은 주석 이온, 하나 이상의 합금 금속의 이온, 산, 티오우레아 유도체, 및 알칸올 아민, 폴리에틸렌 이민, 알콕실화 방향족 알콜, 및 이들의 배합물에서 선택된 첨가제를 포함한다. 또한, 기판상에 주석 합금을 침착하는 방법 및 반도체 디바이스상에 인터커넥트 범프(interconnect bump)를 형성하는 방법이 개시된다.

Description

전기도금 조성물 및 방법{Electroplating compositions and methods}
본 발명은 다음의 도면을 참조로 하여 논의될 것이며, 같은 기호는 같은 특성을 의미한다:
도 1(a)-(l)은 본 발명에 따른 반도체 디바이스상의 인터커넥트 범프의 단면을 여러 형성 단계로 나타낸 것이다.
도 2는 본 발명에 따른 주석-은 전기도금 조성물에 대한 침착 조성 대 전류 밀도의 그래프이다.
도 3은 본 발명에 따른 주석-은 전기도금 조성물 및 비교예의 주석-은 전기도금 조성물에 대한 침착 조성 대 전류 밀도의 그래프이다.
도 4는 본 발명에 따른 주석-구리 전기도금 조성물 및 비교예의 주석-구리 전기도금 조성물에 대한 침착 조성 대 전류 밀도의 그래프이다.
도 5는 본 발명에 따른 주석-비스무스 전기도금 조성물 및 비교예의 주석-비스무스 전기도금 조성물에 대한 침착 조성 대 전류 밀도의 그래프이다.
도 6은 본 발명에 따른 주석-은-구리 전기도금 조성물 및 비교예의 주석-은-구리 전기도금 조성물에 대한 침착 조성 대 전류 밀도의 그래프이다.
도 7은 본 발명에 따른 주석-은-비스무스 전기도금 조성물 및 비교예의 주석-은-비스무스 전기도금 조성물에 대한 침착 조성 대 전류 밀도의 그래프이다.
도 8은 본 발명에 따른 주석-은 전기도금 조성물 및 비교예의 주석-은 전기도금 조성물에 대한 침착 조성 대 전류 밀도의 그래프이다.
도 9는 본 발명에 따른 주석-구리 전기도금 조성물 및 비교예의 주석-구리 전기도금 조성물에 대한 침착 조성 대 전류 밀도의 그래프이다.
도 10은는 본 발명에 따른 주석-비스무스 전기도금 조성물 및 비교예의 주석-비스무스 전기도금 조성물에 대한 침착 조성 대 전류 밀도의 그래프이다.
도 11은 본 발명에 따른 주석-은-구리 전기도금 조성물 및 비교예의 주석-은-구리 전기도금 조성물에 대한 침착 조성 대 전류 밀도의 그래프이다.
도 12는 본 발명에 따른 주석-은 전기도금 조성물 및 비교예의 주석-은 전기도금 조성물에 대한 주석(II) 농도 대 시간의 그래프이다.
관련출원의 상호참조
본 출원은 2003년 4월 7일자로 출원된 미국 가출원 제 60/460,937호의 35 U.S.C. § 119(e)하의 이점을 청구하며, 모든 내용은 참고로서 본원에 포함된다.
본 발명은 일반적으로 금속 도금에 유용한 금속 합금의 분야에 관한 것이다. 특히, 본 발명은 기판상에 주석 합금을 침착하기 위한 전해질 조성물 및 기판상에 주석 합금을 침착하는 방법에 관한 것이다. 또한, 본 발명은 반도체 디바이스상 에 인터커넥트 범프(interconnect bump)를 형성하는 방법에 관한 것이다. 특정 응용예가 반도체 디바이스상에 인터커넥트 범프의 형성시 반도체 디바이스 패키징에서 확인될 수 있다.
주석 및 주석-납 함금 침착물은 전자 산업, 특히 인쇄배선판, 전기 컨택트 (contact) 및 커넥터(connector), 반도체, 전선용 도관 및 이들 침착물의 고유 특성이 필요한 그 외의 관련 부품의 제조시 유용하다. 각종 전자적 응용예 가운데, 반도체 제조 산업에서 웨이퍼-레벨-패키징(WLP, wafer-level-packaging)에 현재 초점이 모아지고 있다. 웨이퍼-레벨-패키징에 의해, IC 인터커넥트가 웨이퍼상에서 모두 조립되어, 다이스되기(diced) 전에 완전 IC 모듈이 웨이퍼상에 형성될 수 있다. WLP를 사용하여 얻는 이점으로는 예를 들어 I/O 밀도의 증가, 작업 속도의 개선, 출력 밀도 및 온도 관리의 향상 및 패키지 크기의 감소가 포함된다.
WLP를 얻는 방법중 하나는 플립-칩(flip-chip) 전도성 인터커넥트 범프를 웨이퍼상에 형성하는 것이다. 이들 인터커넥트 범프는 반도체 부품을 인쇄배선판에 전기적으로 및 물리적으로 연결하는 역할을 한다. 반도체 디바이스상에 인터커넥트 범프를 형성하는 몇 가지 방법, 예를 들어 솔더 플레이트 범핑(solder plate bumping), 증발 범핑(evaporation bumping), 도전성 부착 결합(conductive adhesive bonding), 스텐실 프린팅 솔더 범핑(stencil printing solder bumping), 스터드 범핑(stud bumping) 및 볼 플레이스먼트 범핑(ball placement bumping)이 제안되었다. 이들 기술중에서, 미세 피치 어레이(fine pitch array)를 형성하는데 가장 비용효율적인 기술은 순간(temporary) 포토레지스트 도금 마스크 및 전기 도금의 조합을 포함하는 솔더 플레이트 범핑이다. 이 기술은 마이크로프로세서, 디지털 시그널 프로세서 및 특정용도용 집적회로와 같은 고부가가치 어셈블리를 위한 전면적인 인터커넥트 범프 기술로서 빠르게 채용되고 있다.
주석, 주석-납 및 그 외의 주석-함유 합금을 침착하기 위한 전기도금법이 잘 알려져 있으며, 이러한 금속 및/또는 함금을 전기도금하기 위해 다수의 전해질이 제안되어 있다. 예를 들어, 토벤(Toben et al.)의 미국 특허 제 4,880,507호는 주석, 납 또는 주석-납 합금을 침착하기 위한 전해질, 시스템 및 방법을 개시하고 있다. 전자 산업은 최근 납의 독성 및 그로 인해 납의 사용을 금지하려는 세계적인 움직임에 비추어 주석-납에 대한 대안물을 연구해왔다. 주석-납 합금에 대한 적합한 대체물은 주어진 응용예에 대해 주석-납과 동일 또는 충분히 유사한 성질을 가져야한다. 적합한 대체 물질이 밝혀지면, 이 물질을 침착하여 목적하는 성질을 제공할 수 있는 전기도금법의 개발이 이루어질 수 있다.
침착물의 조성은 주어진 응용예에 대해 너무 높거나 너무 낮은 온도에서 물질이 용융되지 않도록 효과적으로 조절되어야 하는 것이 요구된다. 조성이 잘 조절되지 않으면, 온도가 너무 높아서 처리되는 성분이 견뎌낼 수 없게 되거나, 극단적으로는 남땜접합(solder joint)을 불완전하게 형성되게 된다.
전기도금에 의한 납을 함유하지 않는 주석 합금의 공침착과 관련된 문제점은 침착되는 물질들의 침착 전위가 크게 다를 경우 발생한다. 예를 들어, 구리(0.34 V) 또는 은(0.799 V)과 주석(-0.137 V)의 합금을 침착하고자 할 경우, 문제가 발생할 수 있다. 상기 물질들을 공침착하기 위해, 시아나이드 화합물을 포함하는 전 해질을 사용하는 방법이 제안되어 있다. 예를 들어, 소비에트 연방 특허출원 제 377 435 A는 구리(I) 시아나이드, 포타슘 시아나이드, 소듐 스탄네이트, 소듐 하이드록사이드 및 3-메틸부탄올을 함유하는 배쓰(bath)로부터 전해적으로 침착되는 구리-주석 합금을 개시하고 있다. 그러나, 이 전해질 조성물은 시아나이드 농도가 매우 높아서, 일반적인 취급 및 폐기물 처리를 위험하게 만든다.
전기도금에 의한 주석 합금의 공침착에 대한 대안방법에 공지되어 있다. 예를 들어, 휴(Hur et al.)의 미국특허 제 6,476,494호는 범프아래 금속의 노출 부분상에 은을 전기도금하고, 은위에 주석을 도금한 다음 구조물을 리플로윙 (reflowing)하여 은-주석 합금 솔더 범프를 형성하는 은-주석 합금 솔더 범프의 형성 방법을 개시하고 있다. 그 자체가 정확하게 조절되어야 하는 다수의 변수에 따라 달라지기 때문에, 은-주석 합금의 조성은 이 방법으로 정밀하게 조절하기 어렵다. 예를 들어, 주석내로 확산하는 은의 양, 요컨대 은 농도는 리플로우 온도, 리플로우 시간, 은과 주석층의 두께, 및 다른 파라미터의 함수이다. 주석 합금의 공침착에 대해 제안된 또 다른 대안방법은 주석의 전기도금, 이어 합금 금속의 교환 도금 및 리플로우 공정을 포함한다. 이런 방법은 전형적으로 상당한 공정 시간을 요하며, 합금 농도의 정밀한 조절이 어려워질 수 있다.
따라서, 납과 시아나이드를 실질적으로 함유하지 않으며, 기계적 성질이 우수한 합금을 형성하는, 기판상에 주석 합금을 침착하기 위한 전기도금 조성물이 쉽게 납땜가능하고 전해적으로 공침착될 수 있는 기술이 여전히 요망된다. 또한, 웨이퍼-레벨-패키징 목적을 위해 반도체 디바이스상에 인터커넥트 범프의 형성에 사용될 수 있는 전기도금 조성물이 요망된다.
본 발명을 통해, 실질적으로 납 및 시아나이드를 함유하지 않는 주석 합금이 본 발명의 전해질 조성물을 사용하여 성공적으로 도금될 수 있음이 밝혀졌다. 본 전해질 조성물은 금속들이 상당히 다른 침착 전위를 갖는 경우에 조차도 하나 이상의 합금 금속과 주석을 공침착할 수 있게 한다. 본 조성물의 특정 사용은 반도체 디바이스상에 인터커넥트 범프의 형성시 웨이퍼-레벨-패키징에서 확인된다.
제 1 측면에 따라, 본 발명은 기판상에 주석 합금을 침착하기 위한 전해질 조성물을 제공한다. 본 전해질 조성물은 주석 이온, 하나 이상의 합금 금속의 이온, 산, 티오우레아 유도체, 및 알칸올 아민, 폴리에틸렌 이민, 알콕실화 방향족 알콜, 및 이들의 배합물에서 선택된 첨가제를 포함한다.
제 2 측면에 따라, 본 발명은 기판상에 주석 합금을 침착하는 방법을 제공한다. 본 방법은 기판을 주석 이온, 하나 이상의 합금 금속의 이온, 산, 티오우레아 유도체, 및 알칸올 아민, 폴리에틸렌 이민, 알콕실화 방향족 알콜, 및 이들의 배합물에서 선택된 첨가제를 포함하는 전해질 조성물과 접촉시키는 것을 포함한다. 전해질 조성물에 전류를 흐르게 하여 기판상에 주석 합금을 침착시킨다.
제 3 측면에 따라, 본 발명은 반도체 디바이스상에 인터커넥트 범프를 형성하는 방법을 제공한다. 본 방법은 (a) 복수의 인터커넥트 범프 패드(pad)를 가진 반도체 다이(die)를 제공하고; (b) 인터커넥트 범프 패드상에 시드(seed) 층을 형성하며; (c) 반도체 다이를 주석 이온, 하나 이상의 합금 금속의 이온, 산, 티오우 레아 유도체, 및 알칸올 아민, 폴리에틸렌 이민, 알콕실화 방향족 알콜, 및 이들의 배합물에서 선택된 첨가제를 포함하는 전해질 조성물과 접촉시키고, 전해질 조성물에 전류를 흐르게 하여 기판상에 주석 합금 인터커넥트 범프 층을 침착하여 인터커넥트 범프 패드상에 주석-합금 인터커넥트 범프 층을 침착한 다음; (d) 인터커넥트 범프 층을 리플로윙하는 것을 포함한다.
본 명세서 전체에 걸쳐서 사용된 다음 약자는 명확하게 지칭되지 않는 한 다음과 같은 의미를 갖는다: ℃=섭씨온도; g=그램; mL=밀리리터; L=리터; wt%=중량퍼센트; 및 A/dm2 및 ASD=제곱 데시미터당 암페어. 침착 전위는 수소 기준 전극에 대해 제공된다. 전기도금법과 관련해서, 용어 "침착(depositing)", "코팅 (coating)", "전기도금(electroplating)" 및 "도금(plating)"은 본 명세서 전체에 걸쳐 혼용하여 사용된다. "할라이드"는 플루오라이드, 클로라이드, 브로마이드 및 요오다이드를 의미한다. 달리 지적하지 않는 한, 모든 퍼센트는 중량에 의한다. 모든 수치 범위는 포괄적이다.
본 발명의 전해질 조성물은 주석 이온, 하나 이상의 합금 금속의 이온, 산, 티오우레아 유도체, 및 알칸올 아민, 폴리에틸렌 이민, 알콕실화 방향족 알콜, 및 이들의 배합물에서 선택된 첨가제를 포함한다.
본 발명의 전해질 조성물 및 주석 합금은 바람직하게는 실질적으로 납을 함유하지 않고, 더욱 바람직하게는 납을 함유하지 않는다. "실질적으로 납을 함유 하지 않는"이란 본 발명의 전해질 조성물 및 주석-합금이 약 50 ppm 미만의 납을 함유하는 것을 의미한다. 본 발명의 전해질 조성물은 전형적으로 시아나이드를 함유하지 않는다.
본 발명의 전해질 조성물중의 주석 이온은 임의의 용액 가용성 주석 화합물을 전해질에 첨가함으로써 생성될 수 있다. 적합한 용액 가용성 주석 화합물로는 염, 예를 들어 주석 할라이드, 주석 설페이트, 주석 알칸 설포네이트, 주석 알칸올 설포네이트 등 및 산이 포함되나 이들에 한정되지 않는다. 주석 할라이드가 사용되는 경우, 할라이드가 클로라이드인 것이 전형적이다. 주석 화합물은 전형적으로 주석 설페이트, 주석 클로라이드 또는 주석 알칸 설포네이트이고, 더욱 전형적으로는 주석 설페이트 또는 주석 메탄 설포네이트이다. 본 발명에 유용한 주석 화합물은 일반적으로 상업적으로 입수가능하거나 문헌에 공지된 방법에 의해 제조될 수 있다. 용액 가용성 주석 화합물의 혼합물이 또한 본 발명에 사용될 수 있다.
본 발명의 전해질 조성물에 유용한 주석 화합물의 양은 목적하는 침착시킬 필름의 조성 및 작업 조건에 따라 달라질 것이다. 전형적으로, 주석 이온 함량을 5 내지 100 g/L, 더욱 전형적으로는 5 내지 80 g/L, 더욱더 전형적으로는 10 내지 70 g/L의 범위로 제공하는 양이다.
본 발명에 유용한 하나 이상의 합금 금속 이온은 주석과 이차, 삼차 및 고차 합금을 형성하는데 유용한 것들이며, 이들로는 은, 구리, 비스무스, 아연, 인듐, 안티몬 및 이들의 배합물, 예를 들어 주석-은-구리, 주석-은-비스무스 등이 포함되 나 이들에 한정되지 않는다. 본 발명에 유용한 합금 금속 이온은 목적하는 합금 금속(들)의 임의의 용액 가용성 금속 화합물 또는 용액 가용성 금속 화합물의 혼합물을 첨가함으로써 생성시킬 수 있다. 적합한 합금-금속 화합물로는 목적하는 합금 금속의 금속 할라이드, 금속 설페이트, 금속 알칸 설포네이트, 금속 알칸올 설포네이트 등이 포함되나 이들에 한정되지 않는다. 금속 할라이드가 사용되는 경우, 할라이드가 클로라이드인 것이 전형적이다. 금속 화합물이 금속 설페이트, 금속 알칸 설포네이트 또는 이들의 혼합물인 것이 전형적이며, 금속 설페이트, 금속 메탄 설포네이트 또는 이들의 혼합물인 것이 더욱 전형적이다. 본 발명에 유용한 금속 화합물은 일반적으로 상업적으로 입수가능하거나 문헌에 공지된 방법에 의해 제조될 수 있다.
본 발명의 전해질 조성물에 유용한 하나 이상의 합금 금속 화합물의 양은 예를 들어 목적하는 침착시킬 필름의 조성 및 작업 조건에 따라 달라질 것이다. 전형적으로, 그 양은 전해질 조성물중의 합금 금속 이온 함량을 0.01 내지 10 g/L, 더욱 특히는 0.02 내지 5 g/L의 범위로 제공할 것이다.
용액 가용성이지만 전해질 조성물에 악영향을 미치지 않는 임의의 산이 본 발명에 유리하게 사용될 수 있다. 적합한 산으로는 아릴설폰산, 알칸설폰산, 예를 들어 메탄설폰산, 에탄설폰산 및 프로판설폰산, 아릴설폰산, 예를 들어 페닐설폰산 및 톨릴설폰산, 및 광물산, 예를 들어 황산, 설팜산, 염화수소산, 브롬화수소산 및 플루오로보론산이 포함되나 이들에 한정되지 않는다. 바람직한 산은 알칸 설폰산 및 아릴 설폰산이다. 산의 혼합물이 사용될 수 있지만, 단일 산이 사용되 는 것이 전형적이다. 본 발명에 유용한 산은 일반적으로 상업적으로 입수가능하거나 문헌에 공지된 방법에 의해 제조될 수 있다.
목적하는 합금 조성 및 작업 조건에 따라 달라지지만, 전해질 조성물중의 산의 양은 전형적으로는 0.01 내지 500 g/L, 더욱 전형적으로는 10 내지 400 g/L, 더욱더 전형적으로는 100 내지 300 g/L의 범위이다. 조성물중의 주석 이온 및/또는 하나 이상의 합금 금속의 이온이 금속 할라이드 화합물에서 유래된 경우, 상응하는 산을 사용하는 것이 바람직할 수 있다. 예를 들어 주석 클로라이드, 은 클로라이드, 구리 클로라이드 또는 비스무스 클로라이드중 하나 이상이 사용되는 경우, 산 성분으로서 염화수소산을 사용하는 것이 바람직할 수 있다. 본 발명에 산의 혼합물이 사용될 수 있음이 당업자들에게 인지될 것이다.
본 발명의 전해질 조성물에 하나 이상의 티오우레아 유도체를 사용하면, 전기도금능이 우수해지고, 티오우레아 자체보다 더 넓은 전류 밀도 범위에 걸쳐 매우 놀라울 정도로 성능이 개선됨이 밝혀졌다. 티오우레아 유도체는 또한 티오우레아에 비해 우수한 산화방지 특성을 조성물에 제공하는 것으로 밝혀졌다. 본 전해질 조성물에 유용한 티오우레아 유도체로는 예를 들어 1-알릴-2-티오우레아, 1,1,3,3-테트라메틸-2-티오우레아, 티오우레아 1,3-디에틸, 티오우레아 1,3-디메틸, 티오우레아 1-메틸, 티오우레아 1-(3-톨릴), 티오우레아 1,1,3-트리메틸, 티오우레아 1-(2-톨릴), 티오우레아 1,3-디(2-톨릴) 및 이들의 배합물이 포함된다. 조성물중의 티오우레아 유도체 착화제의 양은 예를 들어 조성물에 존재하는 주석 이온 및 합금 금속의 양에 따라 달라질 것이다. 전형적으로, 티오우레아 유도체는 0.01 내지 50 g/L, 더욱 전형적으로는 2 내지 20 g/L의 양으로 존재한다.
전해질 조성물은 알칸올 아민, 폴리에틸렌 이민, 알콕실화 방향족 알콜, 및 이들의 배합물에서 선택된 하나 이상의 첨가제를 추가로 포함한다. 이들 그룹들 중에서 및/또는 가운데 둘 이상의 상이한 첨가제의 배합물이 유리하게 사용될 수 있다. 전형적으로, 첨가제는 0.01 내지 50 g/L, 더욱 특히는 2 내지 20 g/L의 양으로 존재한다.
적합한 알칸올 아민으로는 예를 들어 치환되거나 비치환된 메톡실화, 에톡실화 및 프로폭실화 아민, 예를 들어 테트라(2-하이드록시프로필)에틸렌디아민, 2-{[2-(디메틸아미노)에틸]-메틸아미노}에탄올, N,N'-비스(2-하이드록시에틸)-에틸렌디아민, 2-(2-아미노에틸아민)-에탄올, 및 이들의 배합물이 포함된다.
적합한 폴리에틸렌이민으로는 예를 들어 800 내지 750,000의 분자량을 가진 치환되거나 비치환된 직쇄 또는 측쇄 폴리에틸렌이민 또는 이들의 혼합물이 포함된다. 적합한 치환체로는 예를 들어 카복시알킬, 예를 들어 카복시메틸, 카복시에틸이 포함된다.
본 발명에 유용한 알콕실화 방향족 알콜로는 예를 들어 에톡실화 비스 페놀, 에톡실화 베타 나프톨, 및 에톡실화 노닐 페놀이 포함된다.
임의로, 예를 들어 2가 상태에서 4가 상태가 되는 주석의 산화를 최소화하거나 방지하기 위해, 하나 이상의 산화방지 화합물이 전해질 조성물에서 유리하게 사용될 수 있다. 적합한 산화방지 화합물은 당업자들에게 공지되었고, 예를 들어 모든 내용이 참고로서 본원에 포함되는 톰슨(Thomson et al.)의 미국특허 제 5,378,347호에 개시되어 있다. 산화방지 화합물로는 전형적으로 예를 들어 바나듐, 니오븀, 탄탈룸, 티타늄, 지르코늄 및 텅스텐의 것들과 같이 원소 주기율표의 IV, B, VB 및 VIB 족 원소를 기본으로 하는 다가 화합물이 포함된다. 이들 중에서, 원자가가 5+, 4+, 3+, 2+인 바나듐과 같은 다가 바나듐 화합물이 바람직하다. 유용한 바나듐 화합물의 예로는 바나듐(IV) 아세틸 아세토네이트, 바나듐 펜톡사이드, 바나듐 설페이트 및 소듐 바나데이트가 포함된다. 전형적으로, 이러한 산화방지 화합물이 전해질 조성물에 사용될 경우, 0.01 내지 10 g/L, 더욱 전형적으로는 0.01 내지 2 g/L의 양으로 존재한다.
주석이 가용성인 2가 상태로 유지되는 것을 돕기 위해, 환원제가 본 발명의 전해질 조성물에 임의로 첨가될 수 있다. 적합한 환원제로는 하이드로퀴논 및 하이드록실화 방향족 화합물, 예를 들어 레소르시놀, 카테콜 등이 포함되나 이들에 한정되지 않는다. 전형적으로, 이러한 환원제가 전해질 조성물에 사용될 경우, 0.01 내지 10 g/L, 더욱 전형적으로는 0.1 내지 5 g/L의 양으로 존재한다.
습윤제, 증백제(brightening agent) 등과 같은 하나 이상의 다른 첨가제가 본 발명의 전해질 조성물과 배합될 수 있음이 당업자들에 의해 인지될 것이다. 첨가제의 혼합물이 또한 본 발명에 사용될 수 있다.
우수한 습윤능을 요하는 응용예의 경우, 하나 이상의 습윤제가 전해질 조성물에 포함될 수 있다. 적합한 습윤제는 당업자들에게 공지되어 있는 것으로, 남땜성(solderability)이 우수하고, 매트성(matte)이 우수하며 필요에 따라 마감성 (finish)이 우수하고, 입자 미세성(refinement)이 만족스러운 침착물을 생성하며, 산성 전기도금조에서 안정한 임의의 것이 포함된다.
증백 침착물은 본 발명의 전해질 조성물에 증백제를 첨가함으로써 얻을 수 있다. 이러한 증백제는 당업자들에게 잘 알려져 있다. 적합한 증백제로는 방향족 알데하이드, 예를 들어 클로로벤즈알데하이드, 또는 이들의 유도체, 예를 들어 벤잘 아세톤이 포함되나 이들에 한정되지 않는다. 증백제의 적합한 양은 당업자들에게 공지되어 있다.
추가의 입자 미세성을 제공하기 위해 다른 화합물이 본 발명의 전해질 조성물에 첨가될 수 있음이 당업자들에 의해 인지될 것이다. 이러한 다른 화합물은 본 발명의 전해질 조성물에 첨가되어 침착물의 외관 및 작동 전류 밀도 범위를 더욱 개선시킬 수 있다. 다른 화합물로는 알콕실레이트, 예를 들어 폴리에톡실화 아민 JEFFAMINE T-403 또는 TRITON RW, 또는 설페이트화 알킬 에톡실레이트, 예를 들어 TRITON QS-15, 및 젤라틴 또는 젤라틴 유도체가 포함되나 이들에 한정되지 않는다. 본 발명의 조성물에 유용한 다른 화합물의 양은 당업자들에게 잘 알려져 있으며, 전형적으로는 0.1 내지 20 mL/L, 바람직하게는 0.5 내지 8 mL/L, 더욱 바람직하게는 1 내지 5 mL/L의 범위로 존재한다.
본 발명의 전해질 조성물에 첨가되는 임의의 첨가제는 목적하는 침착물의 형태 및 생성물에 따라 달라질 것이다.
놀랍게도, 본 발명의 전기도금조가 전자 디바이스를 제조하는데, 특히 웨이퍼-레벨-패키징에서 반도체 디바이스상에 인터커넥트 범프를 형성하는데 사용하기 에 적합한 주석 합금을 제공함이 밝혀졌다.
본 발명의 전해질 조성물을 함유하는 전기도금조는 전형적으로 베셀에 하나 이상의 산, 이어 하나 이상의 용액 가용성 주석 화합물, 하나 이상의 티오우레아 유도체, 하나 이상의 용액 가용성 합금 금속 화합물, 하나 이상의 알칸올 아민, 폴리에틸렌 이민, 및/또는 알콕실화 방향족 알콜 첨가제, 하나 이상의 다른 임의의 첨가제, 및 나머지는 탈이온수를 첨가함으로써 제조된다. 본 발명에 따른 조성물의 성분이 다른 순서로 첨가될 수 있다. 일단 배쓰가 제조되면, 원치않는 물질이 예를 들어 여과에 의해 제거될 수 있고, 이어 배쓰의 최종 부피를 조정하기 위해 전형적으로 물이 첨가된다. 도금 속도를 증가시키기 위해 배쓰를 임의의 공지 수단, 예를 들어 휘젓기(stirring), 펌핑(pumping) 또는 순환 (recirculating)에 의해 교반시킬 수 있다.
본 발명의 전해질 조성물 및 이로부터 제조된 도금조는 전형적으로 산성이며, 즉 7 미만, 전형적으로는 1 미만의 pH를 갖는다. 본 발명의 전해질 조성물의 이점은 전기도금조의 pH를 조정할 필요가 없다는 것이다.
본 발명의 전해질 조성물은 주석 합금이 요구되는 임의의 도금법에 유용하다. 적합한 도금법으로는 예를 들어 수평 또는 수직 웨이퍼 도금, 바렐(barrel) 도금 및 고속 도금이 포함된다. 주석 합금은 기판을 상술한 전해질 조성물과 접촉시키고, 전해질에 전류를 흐르게 하여 기판상에 주석 함금을 침착시키는 단계에 의해 기판상에 침착시킬 수 있다. 금속으로 전해적으로 도금될 수 있는 임의의 기판이 본 발명에 따라 도금하기에 적합하다. 적합한 기판으로는 구리, 구리 합 금, 니켈, 니켈 합금, 니켈-철 함유 물질, 전자 부품, 플라스틱, 반도체 웨이퍼, 예를 들어 실리콘 웨이퍼 등이 포함되나 이들에 한정되지 않는다. 적합한 플라스틱으로는 플라스틱 라미네이트, 예를 들어 인쇄배선판, 특히 구리 피복(clad) 인쇄배선판이 포함된다. 본 발명의 전해질 조성물은 전자 부품, 예를 들어 리드 프레임, 반도체 웨이퍼, 반도체 패키지, 컴포넌트(component), 컨넥트, 컨택트, 칩 캐패시터(chip capacitor), 칩 레지스터(chip resistor), 인쇄배선판 등의 전기도금에 특히 적합하다.
기판은 당업계에 공지된 임의의 방식으로 전해질 조성물과 접촉시킬 수 있다. 전형적으로, 기판은 본 발명의 전해질 조성물을 함유하는 배쓰에 위치된다.
본 발명의 주석-합금을 도금하는데 사용되는 전류 밀도는 특정 도금법에 따라 달라질 것이다. 일반적으로, 전류 밀도는 1 A/dm2 이상, 더욱 특히는 1 내지 200 A/dm2, 더욱더 특히는 2 내지 30 A/dm2, 더더욱 특히는 2 내지 20 A/dm2 , 더더욱 특히는 2 내지 10 A/dm2, 더더욱 특히는 2 내지 8 A/dm2일 것이다.
전형적으로, 본 발명의 주석-합금은 한정되지는 않지만 15℃ 이상, 더욱 특히는 15 내지 66℃, 더욱더 특히는 24 내지 52℃, 더더욱 특히는 23 내지 49℃ 범위의 온도에서 침착될 수 있다.
일반적으로, 본 발명의 전해질 조성물을 함유하는 도금조에 기판이 체류하는 시간은 중요하지 않다. 주어진 온도 및 전류 밀도에 대해, 시간이 길수록 전형적으로 더 두꺼운 침착물이 생성되며, 시간이 짧을수록 더 얇은 침착물이 생성된다. 따라서, 도금조에 기판이 체류하는 시간은 생성할 합금 침착물의 두께를 조절하는데 사용될 수 있다.
본 발명의 전해질 조성물은 다양한 조성의 주석-합금을 침착하는데 사용될 수 있다. 예를 들어 은, 구리, 비스무스, 아연, 인듐 또는 안티몬 중 하나 이상과 주석의 합금은 원자흡수분광법("AAS"), x-선 형광법("XRF"), 유도 결합 플라즈마("ICP") 또는 시차주사열량측정법("DSC")에 의해 측정된 바, 합금 중량에 대해 전형적으로 0.01 내지 25wt%의 합금 금속(들) 및 75 내지 99.99w%의 주석, 더욱 특히는 0.01 내지 10w%의 합금 금속(들) 및 90 내지 99.99w%의 주석, 더욱더 특히는 0.1 내지 5w%의 합금 금속(들) 및 95 내지 99.9w%의 주석을 포함한다. 다수의 응용예에 대해, 특정 합금의 공융(eutectic) 조성물이 유리하게 사용될 수 있다. 이러한 주석 합금은 실질적으로 납 및 시아나이드를 함유하지 않으며, 바람직하게는 납 및 시아나이드를 함유하지 않는다.
본 발명의 전해질 조성물은 상술한 다양한 응용예에 대해 유리하게 사용될 수 있지만, 본 발명은 웨이퍼-레벨-패키징에 대한 인터커넥트 범프의 예시적인 응용예를 참고로 하여 설명될 것이다.
본 방법은 복수의 인터커넥트 범프 패드를 가진 반도체 다이를 제공하고, 인터커넥트 범프 패드상에 시드 층을 형성하며, 반도체 다이를 본 발명의 전해질 조성물과 접촉시키고, 전해질 조성물에 전류를 흐르게 하여 기판상에 주석 합금 인터커넥트 범프 층을 침착하여 인터커넥트 범프 패드상에 주석-합금 인터커넥트 범프 층을 침착한 다음, 인터커넥트 범프 층을 리플로윙하는 것을 포함한다.
도 1(a)-(l)은 본 발명에 따른 반도체 디바이스상의 인터커넥트 범프의 단면을 여러 형성 단계로 나타낸 것이다. 더욱 특히, 인터커넥트 범프를 형성함에 있어서, 도 1(a)-(f)는 버섯형 도금법을 나타낸 것이고, 도 1(g)-(l)은 인-바이어 (in-via) 도금법을 나타낸 것이다.
도 1(a) 및 (g)에 도시된 바와 같이, 디바이스는 그 위에 전도성 인터커넥트 범프 패드(102)가 형성되는 반도체 기판(100)을 포함한다. 단일 I/O 패드가 도시되어 있지만, 복수의 I/O 패드가 디바이스상에 존재한다. 반도체 기판(100)은 예를 들어 단-결정 실리콘 웨이퍼, 실리콘-온-사파이어(SOS) 기판, 또는 실리콘-온-절연체(SOI) 기판일 수 있다. 전도성 인터커넥트 범프 패드(102)는 전형적으로 물리적 증착(PVD), 예를 들어 스퍼터링(sputtering)에 의해 형성된 금속, 복합 금속 또는 금속 합금의 하나 이상의 층일 수 있다. 전형적인 전도성 인터커넥트 범프 패드 물질로는 알루미늄, 구리, 타타늄 니트라이드 및 이들의 합금이 포함되나 이에 한정되지 않는다.
보호층(104)이 인터커넥트 범프 패드(102) 상에 형성되고, 인터커넥트 범프 패드에 연장하는 개구가 에칭 공정에 의해, 전형적으로는 드라이 에칭에 의해 거기에 형성된다. 보호층(104)은 전형적으로 절연 물질, 예를 들어 실리콘 니트라이드, 실리콘 옥시니트라이드 또는 실리콘 옥사이드, 예컨대 포스포실리케이트 글래스(PSG)이다. 이런 물질은 화학 증착(CVD) 방법, 예컨대 플라즈마 CVD(PECVD)에 의해 침착될 수 있다.
전형적으로 복수의 금속 또는 금속 합금 층으로 형성된 하부 범프 금속화 (UBM, under bump metallizatin) 구조물(106)이 디바이스위에 침착된다. UBM은 형성될 인터커넥트 범프에 대해 접착 층 및 전기적 컨택트 베이스(시드 층)으로서 작용한다. UBM 구조물을 형성하는 층은 PVD, 예컨대 스퍼터링 또는 증발 또는 CVD 방법에 의해 침착될 수 있다. 한정되지는 않지만, UBM 구조물은 예를 들어 하부 크롬 층, 구리 층 및 상부 주석 층을 순서대로 포함한 복합 구조물일 수 있다.
도 1(b) 및 (h)에 도시된 바와 같이, 포토레지스트 층을 디바이스에 도포시킨 다음, 표준 포토리소그래피 노광 및 현상 기술에 의해 도금 마스크(108)을 형성한다. 도금 마스크는 I/O 패드 및 UBM 상의 도금 바이어(110)의 위치 및 크기를 한정한다. 한정되지는 않지만, 버섯형 도금법은 일반적으로 비교적 얇은, 전형적으로는 약 25 내지 70 ㎛ 두께의 포토레지스트 층을 사용하는데 비해, 인-바이어 도금법은 일반적으로 비교적 두꺼운, 전형적으로는 약 70 내지 120 ㎛ 두께의 포토레지스트 층을 사용한다. 적합한 포토레지스트 물질은 상업적으로 입수가능하며, 이들로는 예를 들어 매사추세츠 말보로에 소재하는 쉬플리 캄파니 엘엘씨 (Shipley Company, L.L.C.)로부터의 Shipley BPRTM-100이 포함된다.
도 1(c) 및 (i)에 도시된 바와 같이, 인터커넥트 범프 물질(112)은 상술한 전기도금 조성물을 사용하여 전기도금법에 의해 디바이스상에 침착된다. 한정되지는 않지만, 적합한 인터커넥트 범프 물질로는 예를 들어 주석-은, 주석-구리, 주석-은-구리, 주석-비스무스 및 주석-은-비스무스 합금이 포함된다. 이러한 합금 은 상술한 바와 같은 조성물을 가질 수 있다. 상기 조성물은 그의 공융 농도로 사용하는 것이 바람직할 수 있다. 범프 물질은 도금 바이어(110)에 의해 한정된 영역에서 전기침착된다. 이러한 목적을 위해, 수평 또는 수직 웨이퍼 도금 시스템, 예를 들어 분수식(fountain) 도금 시스템이 전형적으로 직류(DC) 또는 펄스-도금 기술과 함께 사용된다. 도 1(c)의 버섯형 도금법에서, 도금 마스크의 상부 표면 부분상에 또는 그 위쪽에 연장하는 바이어(110)가 인터커넥트 범프 물질로 완전히 채워진다. 이는 충분한 부피의 인터커넥트 범프 물질이 침착되어 리플로우후 목적하는 볼(ball) 크기를 달성하는 것을 보증한다. 인-바이어 도금법에서, 포토레지스트 두께는 적절한 부피의 인터커넥트 범프 물질이 도금 마스크 바이어내에 보유되는 것과 같이 충분히 두껍다. 인터커넥트 범프 물질(112)을 도금하기 전에, 구리 또는 니켈 층이 도금 바이어(110)에 유리하게 전기침착될 수 있다. 이 층은 리플로우시 인터커넥트 범프에 대한 습윤성 파운데이션(foundation)으로서 작용할 수 있다.
도 1(d) 및 (j)에서, 인터커넥트 범프 물질(112)의 침착후, 도금 마스크 (108)를 적절한 용매를 사용하여 박리시킨다. 그후, UBM 구조물을 공지된 기술을 사용하여 선택적으로 에팅하여, 인터커넥트 범프 사이 및 주변의 영역으로부터 모든 물질을 제거한다. 생성된 구조물이 도 1(e) 및 (k)에 도시되어 있다.
그후, 웨이퍼를 임의로 플럭스시키고, 리플로우 오븐에서 도 1(f) 및 (l)에 도시된 바와 같이, 인터커넥트 범프 물질이 녹아 절단된(truncated) 실질적으로 구형으로 흘러 들어가는 온도로 가열하였다. 적합한 가열 기술은 당업계에 공지되 어 있으며, 예를 들어 적외선, 전도, 대류 기술 및 이들이 조합된 기술이 포함된다. 리플로우된 인터커넥트 범프는 일반적으로 UBM 구조물의 가장자리와 동일공간에 걸쳐진다(coextensive). 가열 처리 단계는 인터커넥트 범프 물질의 특정 조성에 따라 달라지는 특정 공정 온도 및 시간으로 불활성 기체 대기중에서 또는 공기중에서 수행될 수 있다.
하기 실시예는 본 발명을 더욱 설명하기 위해 의도된 것이지, 본 발명의 범위를 어떤 측면으로 제한하고자 의도된 것이 아니다.
실시예 1-3
30℃에서, 주석 메탄 설포네이트로부터 주석 60 g/L, 은 메탄 설포네이트로부터 은 1.5 g/L, 메탄 설폰산 50 g/L, 1-알릴-2-티오우레아 15 g/L, 바나듐(IV) 아세틸 아세토네이트 1.04 g/L, 5, 10 및 15 g/L의 양으로 테트라(2-하이드록시프로필)에틸렌디아민, 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. Hull 스틸 판넬의 쿠폰을 Hull 전지에서 조성물에 침지하고, 2, 4, 6 및 8 A/dm2의 전류밀도에서 주석-은 층으로 도금하였다. 각각의 샘플에 대하여 생성된 층의 은 농도를 XRF에 의해 측정하였다. 결과를 침착 조성 대 전류 밀도의 그래프인 도 2에 나타내었다. 도 2는 주석-은 침착물에 대해 일반적으로 균일한 조성이 넓은 전류 밀도 범위에 걸쳐 달성되었음을 입증한다.
실시예 4-5, 비교예 1
30℃에서, 주석 메탄 설포네이트로부터 주석 40 g/L, 은 메탄 설포네이트로부터 은 1 g/L, 메탄 설폰산 90 g/L, 에톡실화 비스 페놀 2 g/L, 1-알릴-2-티오우레아 4 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. Hull 스틸 판넬을 Hull 전지에서 조성물에 침지하여, 주석-은 층으로 도금하였다. 2, 4, 6, 8 및 10 A/dm2에 상응하는 스틸 판넬상의 위치에 생성된 층의 은 농도를 XRF에 의해 측정하였다. 1-알릴-2-티오우레아를 4 g/L의 1,1,3,3-테트라메틸-2-티오우레아로, 그리고 4 g/L 티오우레아(비교예)로 대체한 전해질 조성물에 대해 상기 공정을 반복하였다. 결과를 세 개의 전해질 조성물에 대한 침착 조성 대 전류 밀도의 그래프인 도 3에 나타내었다.
도 3으로부터 알 수 있는 바와 같이, 티오우레아 유도체인 1-알릴-2-티오우레아 및 1,1,3,3-테트라메틸-2-티오우레아를 사용하는 본 전해질 조성물은 주석-은 침착물에 대해 2 내지 10 A/dm2의 모든 전류 밀도에 걸쳐 비교적 균일한 조성이었다. 반대로, 티오우레아를 사용하는 비교예의 전해질 조성물은 시험 전류 밀도 범위의 하단에서 불균일한 조성이었다.
실시예 6, 비교예 2
30℃에서, 주석 메탄 설포네이트로부터 주석 40 g/L, 구리 메탄 설포네이트로부터 구리 1 g/L, 메탄 설폰산 90 g/L, 에톡실화 비스 페놀 2 g/L, 1-알릴-2-티 오우레아 4 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. Hull 스틸 판넬을 Hull 전지에서 조성물에 침지하여, 주석-구리 층으로 도금하였다. 2, 4, 6, 8 및 10 A/dm2에 상응하는 스틸 판넬상의 위치에 생성된 층의 구리 농도를 XRF에 의해 측정하였다. 1-알릴-2-티오우레아를 4 g/L의 티오우레아(비교예)로 대체한 전해질 조성물에 대해 상기 공정을 반복하였다. 결과를 두 전해질 조성물에 대한 침착 조성 대 전류 밀도의 그래프인 도 4에 나타내었다.
도 4로부터 알 수 있는 바와 같이, 티오우레아 유도체인 1-알릴-2-티오우레아를 사용하는 보 전해질 조성물은 주석-구리 침착물에 대해 2 내지 10 A/dm2의 모든 전류 밀도에 걸쳐 비교적 균일한 조성이었다. 반대로, 티오우레아를 사용하는 비교예의 전해질 조성물은 시험 전류 밀도 범위에 걸쳐 불균일한 조성이었다.
실시예 7, 비교예 3
30℃에서, 주석 메탄 설포네이트로부터 주석 40 g/L, 비스무스 메탄 설포네이트로부터 비스무스 1 g/L, 메탄 설폰산 160 g/L, 에톡실화 비스 페놀 2 g/L, 1-알릴-2-티오우레아 4 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. Hull 스틸 판넬을 Hull 전지에서 조성물에 침지하여, 주석-비스무스 층으로 도금하였다. 2, 4, 6 및 8 A/dm2에 상응하는 스틸 판넬상의 위치에 생성된 층의 비스무스 농도를 XRF에 의해 측정하였다. 1-알릴-2-티오우레아를 4 g/L의 티오우레아(비교예)로 대체한 전해질 조성물에 대해 상기 공정을 반복하였다. 결과 를 두 전해질 조성물에 대한 침착 조성 대 전류 밀도의 그래프인 도 5에 나타내었다.
도 5로부터 알 수 있는 바와 같이, 티오우레아 유도체인 1-알릴-2-티오우레아를 사용하는 본 전해질 조성물은 주석-비스무스 침착물에 대해 2 내지 8 A/dm2의 모든 전류 밀도에 걸쳐 비교적 균일한 조성이었다. 반대로, 티오우레아를 사용하는 비교예의 전해질 조성물은 시험 전류 밀도 범위에 걸쳐 불균일한 조성이었다.
실시예 8, 비교예 4
30℃에서, 주석 메탄 설포네이트로부터 주석 40 g/L, 은 메탄 설포네이트로부터 은 1 g/L, 구리 메탄 설포네이트로부터 구리 1 g/L, 메탄 설폰산 90 g/L, 에톡실화 비스 페놀 2 g/L, 1-알릴-2-티오우레아 4 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. Hull 스틸 판넬을 Hull 전지에서 조성물에 침지하여, 주석-은-구리 층으로 도금하였다. 2, 4, 6, 8 및 10 A/dm2에 상응하는 스틸 판넬상의 위치에 생성된 층의 은 및 구리 농도를 XRF에 의해 측정하였다. 1-알릴-2-티오우레아를 4 g/L의 티오우레아(비교예)로 대체한 전해질 조성물에 대해 상기 공정을 반복하였다. 결과를 두 전해질 조성물에 대한 침착 조성 대 전류 밀도의 그래프인 도 6에 나타내었다.
도 6으로부터 알 수 있는 바와 같이, 티오우레아 유도체인 1-알릴-2-티오우레아를 사용하는 본 전해질 조성물은 주석-은-구리 침착물에 대해 2 내지 10 A/dm2 의 모든 전류 밀도에 걸쳐 비교적 균일한 조성이었다. 반대로, 티오우레아를 사용하는 비교예의 전해질 조성물은 시험 전류 밀도 범위에 걸쳐 불균일한 조성이었다.
실시예 9, 비교예 5
30℃에서, 주석 메탄 설포네이트로부터 주석 40 g/L, 은 메탄 설포네이트로부터 은 1 g/L, 비스무스 메탄 설포네이트로부터 비스무스 1 g/L, 메탄 설폰산 90 g/L, 에톡실화 비스 페놀 2 g/L, 1-알릴-2-티오우레아 4 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. Hull 스틸 판넬을 Hull 전지에서 조성물에 침지하여, 주석-은-비스무스 층으로 도금하였다. 2, 4, 6, 8 및 10 A/dm2에 상응하는 스틸 판넬상의 위치에 생성된 층의 은 및 비스무스 농도를 XRF에 의해 측정하였다. 1-알릴-2-티오우레아를 4 g/L의 티오우레아(비교예)로 대체한 전해질 조성물에 대해 상기 공정을 반복하였다. 결과를 두 전해질 조성물에 대한 침착 조성 대 전류 밀도의 그래프인 도 7에 나타내었다.
도 7로부터 알 수 있는 바와 같이, 티오우레아 유도체인 1-알릴-2-티오우레아를 사용하는 본 전해질 조성물은 주석-은-비스무스 침착물에 대해 2 내지 10 A/dm2의 모든 전류 밀도에 걸쳐 비교적 균일한 조성이었다. 반대로, 티오우레아를 사용하는 비교예의 전해질 조성물은 시험 전류 밀도 범위에 걸쳐 불균일한 조성이었다.
실시예 10-11, 비교예 6
30℃에서, 주석 메탄 설포네이트로부터 주석 40 g/L, 은 메탄 설포네이트로부터 은 1 g/L, 메탄 설폰산 90 g/L, 테트라(2-하이드록시프로필)에틸렌디아민 2 g/L, 1-알릴-2-티오우레아 4 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. Hull 스틸 판넬을 Hull 전지에서 조성물에 침지하여, 주석-은 층으로 도금하였다. 2, 4, 6 및 8 A/dm2에 상응하는 스틸 판넬상의 위치에 생성된 층의 은 농도를 XRF에 의해 측정하였다. 1-알릴-2-티오우레아를 4 g/L의 1,1,3,3-테트라메틸-2-티오우레아로, 그리고 4 g/L 티오우레아(비교예)로 대체한 전해질 조성물에 대해 상기 공정을 반복하였다. 결과를 세 개의 전해질 조성물에 대한 침착 조성 대 전류 밀도의 그래프인 도 8에 나타내었다.
도 8로부터 알 수 있는 바와 같이, 티오우레아 유도체인 1-알릴-2-티오우레아 및 1,1,3,3-테트라메틸-2-티오우레아를 사용하는 본 전해질 조성물은 주석-은 침착물에 대해 2 내지 8 A/dm2의 모든 전류 밀도에 걸쳐 비교적 균일한 조성이었다. 반대로, 티오우레아를 사용하는 비교예의 전해질 조성물은 시험 전류 밀도 범위에 걸쳐 불균일한 조성이었다.
실시예 12-13, 비교예 7
30℃에서, 주석 메탄 설포네이트로부터 주석 40 g/L, 구리 메탄 설포네이트 로부터 구리 1 g/L, 메탄 설폰산 90 g/L, 테트라(2-하이드록시프로필)에틸렌디아민 2 g/L, 1-알릴-2-티오우레아 4 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. Hull 스틸 판넬을 Hull 전지에서 조성물에 침지하여, 주석-구리 층으로 도금하였다. 2, 4, 6 및 8 A/dm2에 상응하는 스틸 판넬상의 위치에 생성된 층의 구리 농도를 XRF에 의해 측정하였다. 1-알릴-2-티오우레아를 4 g/L의 1,1,3,3-테트라메틸-2-티오우레아로, 그리고 4 g/L 티오우레아(비교예)로 대체한 전해질 조성물에 대해 상기 공정을 반복하였다. 결과를 세 개의 전해질 조성물에 대한 침착 조성 대 전류 밀도의 그래프인 도 9에 나타내었다.
도 9로부터 알 수 있는 바와 같이, 티오우레아 유도체인 1-알릴-2-티오우레아 및 1,1,3,3-테트라메틸-2-티오우레아를 사용하는 본 전해질 조성물은 주석-구리 침착물에 대해 2 내지 8 A/dm2의 모든 전류 밀도에 걸쳐 비교적 균일한 조성이었다. 반대로, 티오우레아를 사용하는 비교예의 전해질 조성물은 시험 전류 밀도 범위에 걸쳐 불균일한 조성이었다.
실시예 14-15, 비교예 8
30℃에서, 주석 메탄 설포네이트로부터 주석 40 g/L, 비스무스 메탄 설포네이트로부터 비스무스 1 g/L, 메탄 설폰산 90 g/L, 테트라(2-하이드록시프로필)에틸렌디아민 2 g/L, 1-알릴-2-티오우레아 4 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. Hull 스틸 판넬을 Hull 전지에서 조성물에 침지하여, 주석-비스무스 층으로 도금하였다. 2, 4, 6 및 8 A/dm2에 상응하는 스틸 판넬상의 위치에 생성된 층의 비스무스 농도를 XRF에 의해 측정하였다. 1-알릴-2-티오우레아를 4 g/L의 1,1,3,3-테트라메틸-2-티오우레아로, 그리고 4 g/L 티오우레아(비교예)로 대체한 전해질 조성물에 대해 상기 공정을 반복하였다. 결과를 세 개의 전해질 조성물에 대한 침착 조성 대 전류 밀도의 그래프인 도 10에 나타내었다.
도 10으로부터 알 수 있는 바와 같이, 티오우레아 유도체인 1-알릴-2-티오우레아 및 1,1,3,3-테트라메틸-2-티오우레아를 사용하는 본 전해질 조성물은 주석-비스무스 침착물에 대해 2 내지 8 A/dm2의 모든 전류 밀도에 걸쳐 비교적 균일한 조성이었다. 반대로, 티오우레아를 사용하는 비교예의 전해질 조성물은 시험 전류 밀도 범위에 걸쳐 불균일한 조성이었다.
실시예 16
25℃에서, 주석 메탄 설포네이트로부터 주석 60 g/L, 은 메탄 설포네이트로부터 은 1.5 g/L, 구리 메탄 설포네이트로부터 구리 0.5 g/L, 메탄 설폰산 110 g/L, 바나듐(IV) 아세틸 아세토네이트 1 g/L, 테트라(2-하이드록시프로필)에틸렌디아민 10 g/L, 1-알릴-2-티오우레아 15 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. Hull 스틸 판넬을 Hull 전지에서 조성물에 침지하여, 주석-은-구리 층으로 도금하였다. 1, 2, 4, 6 및 8 A/dm2에 상응하는 스틸 판넬상의 위치에 생성된 층의 주석, 구리 및 은 농도를 XRF에 의해 측정하였다. 결과를 도 11에 나타내었다. 도 11로부터 알 수 있는 바와 같이, 우수한 균일성을 가진 주석-은-구리 필름이 모든 시험 전류 밀도 범위에 걸쳐 수득되었다.
실시예 17
25℃에서, 주석 메탄 설포네이트로부터 주석 60 g/L, 은 메탄 설포네이트로부터 은 0.5 g/L, 구리 메탄 설포네이트로부터 구리 0.3 g/L, 메탄 설폰산 150 g/L, 바나듐(IV) 아세틸 아세토네이트 1 g/L, 테트라(2-하이드록시프로필)에틸렌디아민 5 g/L, 1-알릴-2-티오우레아 7 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. 이 조성물을 사용하여 3 A/dm2에서 회전 스틸 실린더 (rotating steel cylinder)상에 주석-은-구리 층을 도금하였다. 생성된 층의 주석, 구리 및 은 농도를 XRF에 의해 측정하고, 침착물의 융점을 측정하였다. 침착물의 조성은 95.56w%가 주석, 3.56w%가 은, 0.88w%가 구리였고, 융점은 217.48℃였다.
실시예 18
30℃에서, 주석 메탄 설포네이트로부터 주석 20 g/L, 은 메탄 설포네이트로부터 은 0.5 g/L, 메탄 설폰산 50 g/L, 1-알릴-2-티오우레아 8 g/L, 카복시메틸화 폴리에틸렌이민(MW 5000) 5g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. 구리-시드된 웨이퍼 및 Hull 스틸 판넬의 쿠폰을 Hull 전지에서 조 성물에 침지하고, 2, 3, 5, 7 및 9 A/dm2의 전류밀도에서 주석-은 층으로 도금하였다. 생성된 침착물을 육안으로 관찰하고, 각각의 샘플에 대하여 생성된 침착물 층의 은 농도를 XRF에 의해 측정하였다. 육안으로 관찰한 결과 침착물은 평탄하고 균일하였으며, 공융 또는 공융에 가까운 조성물이었다.
실시예 19
30℃에서, 주석 메탄 설포네이트로부터 주석 60 g/L, 은 메탄 설포네이트로부터 은 0.5 g/L, 메탄 설폰산 130 g/L, 1-알릴-2-티오우레아 7 g/L, 테트라(2-하이드록시프로필)에틸렌디아민 5 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조한 이외에는 실시예 18의 공정을 반복하였다. 육안으로 관찰한 결과 침착물은 평탄하고 균일하였으며, 공융 또는 공융에 가까운 조성물이었다.
실시예 20
30℃에서, 주석 메탄 설포네이트로부터 주석 40 g/L, 은 메탄 설포네이트로부터 은 1 g/L, 메탄 설폰산 90 g/L, 1-알릴-2-티오우레아 5 g/L, 폴리에틸렌이민(MW 50,000) 1 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조한 이외에는 실시예 18의 공정을 반복하였다. 육안으로 관찰한 결과 침착물은 평탄하고 균일하였으며, 공융 또는 공융에 가까운 조성물이었다.
실시예 21
30℃에서, 주석 메탄 설포네이트로부터 주석 20 g/L, 은 메탄 설포네이트로부터 은 0.5 g/L, 메탄 설폰산 160 g/L, 1-알릴-2-티오우레아 3 g/L, 폴리에틸렌이민(MW 2000) 4 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조한 이외에는 실시예 18의 공정을 반복하였다. 육안으로 관찰한 결과 침착물은 평탄하고 균일하였으며, 공융 또는 공융에 가까운 조성물이었다.
실시예 22-23, 비교예 9
30℃에서, 주석 메탄 설포네이트로부터 주석 40 g/L, 은 메탄 설포네이트로부터 은 1 g/L, 메탄 설폰산 90 g/L, 에톡실화 비스 페놀 2 g/L, 1-알릴-2-티오우레아 4 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. 두 개의 추가의 전해질 조성물을 상기와 같이 제조하였다. 단, 1-알릴-2-티오우레아를 4 g/L의 1,1,3,3-테트라메틸-2-티오우레아 및 4 g/L 티오우레아(비교예)로 대체하였다. 유휴시간(idle time)동안 주석-은 배쓰의 안정성에 대한 상이한 착화제의 효과를 시험하였다. 각각의 배쓰 250 mL을 실온으로 유지하고, 주석(II)의 농도를 4 일에 걸쳐 분석하였다. 결과를 주석(II) 농도 대 시간의 그래프인 도 12에 나타내었다. 도 12에 도시된 바와 같이, 티오우레아 유도체를 포함하는 조성물의 경우 주석(II) 농도는 4 일에 걸쳐 1 wt% 이하로 감소하였다. 티오우레아를 함유하는 조성물중의 주석(II) 농도는 6wt% 이상으로 감소하였다. 즉, 티오우레아 유도체-함유 조성물이 티오우레아-함유 조성물에 비해 우수한 산화방지 특성을 나타내었다.
실시예 24
두께 1500Å의 구리 시드 층을 가진 8-인치의 실리콘 웨이퍼를 두께 25㎛가 되도록 건조 필름 레지스트로 코팅하였다. 이 레지스트를 포토마스크를 이용해 패턴화시켜 직경 100㎛의 실린더형 바이어를 형성하였다. 25℃에서, 주석 메탄 설포네이트로부터 주석 60 g/L, 은 메탄 설포네이트로부터 은 0.5 g/L, 메탄 설폰산 140 g/L, 1-알릴-2-티오우레아 15 g/L, N,N,N',N'-테트라키스(2-하이드록시프로필)에틸렌디아민 10g/L, 바나듐(IV) 아세틸 아세토네이트 0.2 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. 상기 웨이퍼를 탈이온수에 30 초간 예비침지한 다음, 8 A/dm2의 전류밀도, 20 rpm 웨이퍼 회전, 5 GPM 전해질 유속에서 5 분동안 분수식 도금 시스템에서 전해질 조성물로 전기도금하였다. 두께 25㎛의 주석-은 침착물이 바이어내에 형성되었다. 레지스트를 아세톤에서 세정하여 웨이퍼로부터 제거하고, 노출된 구리 시드 층을 Shipley CuproetchTM BP 에칭 용액을 사용하여 화학적 에칭에 의해 제거하였다.
침착된 범프의 조성을 XRF 기기로 측정하였더니, 3.5% 은±0.5% 이었다. 육안 관찰, 주사전자현미경(SEM) 및 범프의 횡단면 분석을 통해, 범프의 표면이 평탄하고 보이드(void)가 없는 것으로 확인되었다.
실시예 25
두께 1500Å의 구리 시드 층을 가진 8-인치의 실리콘 웨이퍼를 두께 100㎛가 되도록 BPR 100 레지스트로 코팅하였다. 이 레지스트를 포토마스크를 이용해 패턴화시켜 직경 100㎛의 실린더형 바이어를 형성하였다. 주석 메탄 설포네이트로부터 주석 60 g/L, 은 메탄 설포네이트로부터 은 0.5 g/L, 메탄 설폰산 50 g/L, 1-알릴-2-티오우레아 15 g/L, N,N,N',N'-테트라키스(2-하이드록시프로필)에틸렌디아민 10g/L, 바나듐(IV) 아세틸 아세토네이트 1.04 g/L 및 탈이온수(나머지)를 배합하여 전해질 조성물을 제조하였다. 상기 웨이퍼를 탈이온수에 30 초간 침지한 다음, 25℃ 및 8 A/dm2의 전류밀도에 25 분동안 수직형 도금 시스템에서 전해질 조성물로 전기도금하였다. 두께 95㎛의 주석-은 침착물이 바이어내에 형성되었다. 레지스트를 BPR 스트리퍼(stripper)에서 세정하여 웨이퍼로부터 제거하고, 노출된 구리 시드 층을 Shipley Cuproetch BP 에칭 용액을 사용하여 화학적 에칭에 의해 제거하였다.
침착된 범프의 조성을 XRF 기기로 측정하였더니, 3.5% 은±0.5% 이었다. 육안 관찰, 주사전자현미경(SEM) 및 범프의 횡단면 분석을 통해, 범프의 표면이 평탄하고 보이드(void)가 없는 것으로 확인되었다.
본 발명을 그의 특정 구체예에 관해 보다 상세히 설명하지만, 청구범위에 벗어남이 없이 다양하게 변경 및 변형될 수 있고 등가물이 사용될 수 있음이 당업자에게 명백할 것이다.

Claims (10)

  1. 주석 이온; 은-구리 또는 은-비스무스의 합금 금속의 이온; 바나듐, 니오븀, 탄탈룸, 티타늄, 지르코늄 및 텅스텐에서 선택된 하나 이상의 원소를 기본으로 하는 하나 이상의 다가 화합물; 산; 티오우레아 유도체; 및 알칸올 아민, 폴리에틸렌 이민, 알콕실화 방향족 알콜, 및 이들의 배합물에서 선택된 첨가제를 포함하는, 기판상에 주석 합금을 침착하기 위한 전해질 조성물.
  2. 제 1 항에 있어서, 티오우레아 유도체가 1-알릴-2-티오우레아 또는 1,1,3,3-테트라메틸-2-티오우레아를 포함하는 조성물.
  3. 제 1 항에 있어서, 첨가제가 알칸올 아민을 포함하는 조성물.
  4. 제 1 항에 있어서, 첨가제가 폴리에틸렌 이민을 포함하는 조성물.
  5. 제 1 항에 있어서, 첨가제가 알콕실화 방향족 알콜을 포함하는 조성물.
  6. 제 1 항에 있어서, 산화방지 화합물을 추가로 포함하는 조성물.
  7. 기판을 제 1 항 내지 제 6 항중 어느 한 항에 따른 전해질 조성물과 접촉시키고, 전해질 조성물에 전류를 흐르게 하여 기판상에 주석 합금을 침착하는 것을 특징으로 하여 기판상에 주석 합금을 침착하는 방법.
  8. 제 7 항에 있어서, 기판이 리드 프레임, 반도체 웨이퍼, 반도체 패키지, 컴포넌트(component), 컨넥터(connector), 컨택트(contact), 칩 캐패시터(chip capacitor), 칩 레지스터(chip resistor) 및 인쇄배선판으로 구성된 그룹으로부터 선택되는 전자 부품인 방법.
  9. (a) 복수의 인터커넥트 범프 패드(interconnect bump pad)를 가진 반도체 다이(die)를 제공하고;
    (b) 인터커넥트 범프 패드상에 시드(seed) 층을 형성하며;
    (c) 반도체 다이를 제 1 항 내지 제 6 항중 어느 한 항에 따른 전해질 조성물과 접촉시키고, 전해질 조성물에 전류를 흐르게 하여 기판상에 주석 합금 인터커넥트 범프 층을 침착시켜, 인터커넥트 범프 패드상에 주석-합금 인터커넥트 범프 층을 침착한 다음;
    (d) 인터커넥트 범프 층을 리플로윙(reflowing)하는 것을 특징으로 하여 반도체 디바이스상에 인터커넥트 범프를 형성하는 방법.
  10. 삭제
KR1020040023249A 2003-04-07 2004-04-06 전기도금 조성물 및 방법 KR101092328B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46093703P 2003-04-07 2003-04-07
US60/460,937 2003-04-07

Publications (2)

Publication Number Publication Date
KR20040087883A KR20040087883A (ko) 2004-10-15
KR101092328B1 true KR101092328B1 (ko) 2011-12-09

Family

ID=32869682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040023249A KR101092328B1 (ko) 2003-04-07 2004-04-06 전기도금 조성물 및 방법

Country Status (7)

Country Link
US (1) US7151049B2 (ko)
EP (1) EP1467004B1 (ko)
JP (1) JP4758614B2 (ko)
KR (1) KR101092328B1 (ko)
CN (1) CN1570219B (ko)
DE (1) DE602004019833D1 (ko)
TW (1) TWI261632B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003272790A1 (en) 2002-10-08 2004-05-04 Honeywell International Inc. Semiconductor packages, lead-containing solders and anodes and methods of removing alpha-emitters from materials
KR100557549B1 (ko) * 2003-12-29 2006-03-03 삼성전기주식회사 플립칩 범프 패드 형성 방법 및 그 구조
DE102004047730B4 (de) * 2004-09-30 2017-06-22 Advanced Micro Devices, Inc. Ein Verfahren zum Dünnen von Halbleitersubstraten zur Herstellung von dünnen Halbleiterplättchen
DE112005002867B4 (de) * 2004-11-24 2015-02-05 Sumitomo Electric Industries, Ltd. Salzschmelzbad, Abscheidung und Verfahren zur Herstellung einer Metallabscheidung
WO2006057873A1 (en) * 2004-11-29 2006-06-01 Technic, Inc. Near neutral ph tin electroplating solution
US7053490B1 (en) * 2005-07-27 2006-05-30 Semiconductor Manufacturing International (Shanghai) Corporation Planar bond pad design and method of making the same
TWI406976B (zh) * 2005-08-15 2013-09-01 Enthone 電子製造業的錫-銀焊料凸塊形成技術
US7713859B2 (en) * 2005-08-15 2010-05-11 Enthone Inc. Tin-silver solder bumping in electronics manufacture
JP5158303B2 (ja) * 2006-04-14 2013-03-06 上村工業株式会社 錫電気めっき浴、錫めっき皮膜、錫電気めっき方法及び電子機器構成部品
JP4858907B2 (ja) * 2006-05-29 2012-01-18 奥野製薬工業株式会社 置換析出型金めっきの前処理用活性化組成物
TWI370515B (en) 2006-09-29 2012-08-11 Megica Corp Circuit component
US20090008764A1 (en) * 2007-07-02 2009-01-08 Hsin-Hui Lee Ultra-Thin Wafer-Level Contact Grid Array
JP2009191335A (ja) * 2008-02-15 2009-08-27 Ishihara Chem Co Ltd めっき液及び電子部品
EP2194165A1 (en) * 2008-10-21 2010-06-09 Rohm and Haas Electronic Materials LLC Method for replenishing tin and its alloying metals in electrolyte solutions
EP2221396A1 (en) * 2008-12-31 2010-08-25 Rohm and Haas Electronic Materials LLC Lead-Free Tin Alloy Electroplating Compositions and Methods
WO2011010450A1 (ja) * 2009-07-24 2011-01-27 パナソニック株式会社 半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法
US9175400B2 (en) * 2009-10-28 2015-11-03 Enthone Inc. Immersion tin silver plating in electronics manufacture
WO2012040503A2 (en) 2010-09-24 2012-03-29 Det Norske Veritas As Method and apparatus for the electrochemical reduction of carbon dioxide
EP2476779B1 (en) * 2011-01-13 2013-03-20 Atotech Deutschland GmbH Immersion tin or tin alloy plating bath with improved removal of cupurous ions
US8741765B2 (en) * 2011-03-31 2014-06-03 Globalfoundries Inc. Controlled electroplated solder bumps
US9017528B2 (en) 2011-04-14 2015-04-28 Tel Nexx, Inc. Electro chemical deposition and replenishment apparatus
US9005409B2 (en) 2011-04-14 2015-04-14 Tel Nexx, Inc. Electro chemical deposition and replenishment apparatus
CN102424995A (zh) * 2011-12-17 2012-04-25 张家港舒马克电梯安装维修服务有限公司镀锌分公司 一种锡-铟合金电镀液
CN102517615A (zh) * 2011-12-19 2012-06-27 张家港舒马克电梯安装维修服务有限公司镀锌分公司 一种Sn-Ag合金电镀液
CN102644098B (zh) * 2012-04-20 2014-10-29 大连理工大学 一种无氰Au-Sn合金电镀液
US10072347B2 (en) * 2012-07-31 2018-09-11 The Boeing Company Systems and methods for tin antimony plating
EP2722419B1 (en) 2012-10-19 2018-08-15 Rohm and Haas Electronic Materials LLC Thin-tin tinplate
US9303329B2 (en) 2013-11-11 2016-04-05 Tel Nexx, Inc. Electrochemical deposition apparatus with remote catholyte fluid management
US8877630B1 (en) * 2013-11-12 2014-11-04 Chipmos Technologies Inc. Semiconductor structure having a silver alloy bump body and manufacturing method thereof
US9368340B2 (en) * 2014-06-02 2016-06-14 Lam Research Corporation Metallization of the wafer edge for optimized electroplating performance on resistive substrates
KR101636361B1 (ko) * 2014-07-31 2016-07-06 주식회사 에이피씨티 과불소화알킬 계면활성제를 함유하는 솔더범프용 주석합금 전기도금액
KR101722703B1 (ko) * 2015-04-10 2017-04-03 엘티씨에이엠 주식회사 주석-은 솔더 범프 도금액
KR101722704B1 (ko) * 2015-12-16 2017-04-11 엘티씨에이엠 주식회사 주석-은 솔더 범프 고속 도금액 및 이를 이용한 도금 방법
US9809892B1 (en) 2016-07-18 2017-11-07 Rohm And Haas Electronic Materials Llc Indium electroplating compositions containing 1,10-phenanthroline compounds and methods of electroplating indium
US20180016689A1 (en) * 2016-07-18 2018-01-18 Rohm And Haas Electronic Materials Llc Indium electroplating compositions and methods for electroplating indium
US11280014B2 (en) * 2020-06-05 2022-03-22 Macdermid Enthone Inc. Silver/tin electroplating bath and method of using the same
CN112359380A (zh) * 2020-10-23 2021-02-12 珠海鑫通化工有限公司 一种被动元器件化学镀锡用电镀液

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275811A (ja) 1997-03-31 1998-10-13 Shinko Electric Ind Co Ltd バンプの形成方法およびめっき装置
KR100219806B1 (ko) 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
JP2000080493A (ja) * 1998-09-02 2000-03-21 Daiwa Kasei Kenkyusho:Kk 錫又は錫合金めっき浴

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686017A (en) * 1981-11-05 1987-08-11 Union Oil Co. Of California Electrolytic bath and methods of use
DE3321900C2 (de) * 1982-06-16 1986-01-16 Nitto Electric Industrial Co., Ltd., Ibaraki, Osaka Substrat für eine Schaltung mit einer Widerstandsschicht und Verfahren zu dessen Herstellung
US4440608A (en) * 1982-08-16 1984-04-03 Mcgean-Rohco, Inc. Process and bath for the electrodeposition of tin-lead alloys
US4755265A (en) * 1985-06-28 1988-07-05 Union Oil Company Of California Processes for the deposition or removal of metals
US5378347A (en) * 1993-05-19 1995-01-03 Learonal, Inc. Reducing tin sludge in acid tin plating
US5410184A (en) * 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
US5646068A (en) * 1995-02-03 1997-07-08 Texas Instruments Incorporated Solder bump transfer for microelectronics packaging and assembly
JP3012182B2 (ja) 1995-11-15 2000-02-21 荏原ユージライト株式会社 銀および銀合金めっき浴
JP3397553B2 (ja) * 1995-12-21 2003-04-14 株式会社東芝 半導体装置
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US6099713A (en) * 1996-11-25 2000-08-08 C. Uyemura & Co., Ltd. Tin-silver alloy electroplating bath and tin-silver alloy electroplating process
JP3301707B2 (ja) * 1997-01-20 2002-07-15 ディップソール株式会社 錫−銀合金酸性電気めっき浴
US5990564A (en) * 1997-05-30 1999-11-23 Lucent Technologies Inc. Flip chip packaging of memory chips
JP3782869B2 (ja) * 1997-07-01 2006-06-07 株式会社大和化成研究所 錫−銀合金めっき浴
SG68083A1 (en) * 1997-10-30 1999-10-19 Sung Soo Moon Tin alloy plating compositions
US6284309B1 (en) * 1997-12-19 2001-09-04 Atotech Deutschland Gmbh Method of producing copper surfaces for improved bonding, compositions used therein and articles made therefrom
US6107180A (en) * 1998-01-30 2000-08-22 Motorola, Inc. Method for forming interconnect bumps on a semiconductor die
JP2000100850A (ja) * 1998-09-24 2000-04-07 Ebara Udylite Kk 低融点金属バンプの形成方法
JP3871013B2 (ja) * 1998-11-05 2007-01-24 上村工業株式会社 錫−銅合金電気めっき浴及びそれを使用するめっき方法
TW577938B (en) * 1998-11-05 2004-03-01 Uyemura C & Co Ltd Tin-copper alloy electroplating bath and plating process therewith
JP2000212763A (ja) * 1999-01-19 2000-08-02 Shipley Far East Ltd 銀合金メッキ浴及びそれを用いる銀合金被膜の形成方法
AU6057200A (en) * 1999-07-06 2001-01-22 Dunigan, Frank C. Method and electroplating solution for plating antimony and antimony alloy coatings
JP3433291B2 (ja) * 1999-09-27 2003-08-04 石原薬品株式会社 スズ−銅含有合金メッキ浴、スズ−銅含有合金メッキ方法及びスズ−銅含有合金メッキ皮膜が形成された物品
JP2001107287A (ja) * 1999-10-07 2001-04-17 Ebara Udylite Kk Ｓｎ−Ｃｕ合金めっき浴
JP3397313B2 (ja) * 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
DE10014852A1 (de) * 2000-03-24 2001-09-27 Enthone Omi Deutschland Gmbh Verfahren zur Abscheidung einer Silber-Zinn-Legierung
JP3871018B2 (ja) * 2000-06-23 2007-01-24 上村工業株式会社 錫−銅合金電気めっき浴及びそれを使用するめっき方法
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
DE60113333T2 (de) * 2000-07-01 2006-07-06 Shipley Co., L.L.C., Marlborough Metalllegierungszusammensetzungen und damit verbundene Plattierungsmethoden
JP4660065B2 (ja) * 2000-08-04 2011-03-30 積水化学工業株式会社 導電性微粒子及び基板構成体
US6436269B1 (en) * 2000-10-19 2002-08-20 Atotech Deutschland Gmbh Plating bath and method for electroplating tin-zinc alloys
US20020127847A1 (en) * 2000-11-03 2002-09-12 Shipley Company, L.L.C. Electrochemical co-deposition of metals for electronic device manufacture
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
EP1342816A3 (en) * 2002-03-05 2006-05-24 Shipley Co. L.L.C. Tin plating method
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
TW584936B (en) * 2003-03-20 2004-04-21 Advanced Semiconductor Eng Wafer bumping process
US7391116B2 (en) * 2003-10-14 2008-06-24 Gbc Metals, Llc Fretting and whisker resistant coating system and method
KR100698662B1 (ko) * 2003-12-02 2007-03-23 에프씨엠 가부시끼가이샤 주석-은-구리 3원합금으로 이루어지는 표면을 형성한단자, 그것을 갖는 부품 및 제품
TWI230425B (en) * 2004-02-06 2005-04-01 South Epitaxy Corp Bumping process for light emitting diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275811A (ja) 1997-03-31 1998-10-13 Shinko Electric Ind Co Ltd バンプの形成方法およびめっき装置
KR100219806B1 (ko) 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
JP2000080493A (ja) * 1998-09-02 2000-03-21 Daiwa Kasei Kenkyusho:Kk 錫又は錫合金めっき浴

Also Published As

Publication number Publication date
US7151049B2 (en) 2006-12-19
EP1467004B1 (en) 2009-03-11
DE602004019833D1 (de) 2009-04-23
CN1570219A (zh) 2005-01-26
JP2004308006A (ja) 2004-11-04
TWI261632B (en) 2006-09-11
EP1467004A1 (en) 2004-10-13
JP4758614B2 (ja) 2011-08-31
TW200506106A (en) 2005-02-16
CN1570219B (zh) 2011-04-27
KR20040087883A (ko) 2004-10-15
US20040253804A1 (en) 2004-12-16

Similar Documents

Publication Publication Date Title
KR101092328B1 (ko) 전기도금 조성물 및 방법
JP6169211B2 (ja) 鉛を含まないスズ合金電気めっき組成物および方法
US8888984B2 (en) Plating bath and method
KR101729658B1 (ko) 은 및 주석 합금의 전기도금조
KR102454558B1 (ko) 도금조 및 방법
JP2017218662A (ja) めっき液
US20050092611A1 (en) Bath and method for high rate copper deposition
JP6601269B2 (ja) めっき液
TWI519682B (zh) 銀和錫合金之電鍍浴

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 8