KR101729658B1 - 은 및 주석 합금의 전기도금조 - Google Patents

은 및 주석 합금의 전기도금조 Download PDF

Info

Publication number
KR101729658B1
KR101729658B1 KR1020157036365A KR20157036365A KR101729658B1 KR 101729658 B1 KR101729658 B1 KR 101729658B1 KR 1020157036365 A KR1020157036365 A KR 1020157036365A KR 20157036365 A KR20157036365 A KR 20157036365A KR 101729658 B1 KR101729658 B1 KR 101729658B1
Authority
KR
South Korea
Prior art keywords
tin
silver
dithia
formula
compound
Prior art date
Application number
KR1020157036365A
Other languages
English (en)
Other versions
KR20160013969A (ko
Inventor
아돌프 포옛
마르깃 클라우스
완 장-베글린거
줄리아 워-어틴크
이 킨
조나단 디. 프랜지
페드로 오. 로페즈 몬테시노스
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Publication of KR20160013969A publication Critical patent/KR20160013969A/ko
Application granted granted Critical
Publication of KR101729658B1 publication Critical patent/KR101729658B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02—Tanks; Installations therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/64—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of silver
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C25D5/505—After-treatment of electroplated surfaces by heat-treatment of electroplated tin coatings, e.g. by melting
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

은 및 주석 합금 전기도금조는 은 고함량 또는 주석 고함량 합금 중 하나의 전기도금을 가능하게 하는 착화제를 포함한다. 상기 은 및 주석 합금 전기도금조는 실질적으로 납이 없다. 이들은 전기 커넥터, 금속 기판용 마감층, 장식적인 용도 및 땜납 범프와 같은 전자 부품의 제조 시에 은과 주석 합금을 전기 도금하기 위해 사용될 수 있다.

Description

은 및 주석 합금의 전기도금조{ELECTROPLATING BATHS OF SILVER AND TIN ALLOYS}
본 발명은 은 및 주석 합금의 전기도금조와 은 및 주석 합금의 전기 도금 방법에 관한 것이다. 더 구체적으로, 본 발명은 은 고함량 또는 주석 고함량인 합금이 가능한 착화제를 포함하는 은 및 주석 합금의 전기도금조와 은 및 주석 합금의 전기 도금 방법에 관한 것이다.
은 및 주석 합금의 두 가지 카테고리가 있다. 한가지는 은 함량이 50% 이상인 은 기반 또는 은 고함량의 은/주석 합금이다. 상기 합금은 순은보다 더 높은 경도 및 더 높은 내마모성을 가지며 장식용으로 사용된다. 또한 우수한 전기전도도 때문에 경질 금의 양을 줄이기 위해서 전기 커넥터로 사용될 수 있다. 경질 금은 우수한 내마모성과 내부식성을 가지기 때문에 전기 커넥터에서 접점재료마감재로 사용된다. 상기 경질 금은 전하 수송에서 필요한 낮은 전기적 접촉 저항을 제공한다; 그러나, 금의 가격은 증가하고 있으며 이는 저가의 접점 마감재에 제한 요인이 되었다. 은/주석 합금은 경질 금의 양을 줄이기 위하여 또는 대체하기 위해서 접점 마감재로 사용되고 있다. 이러한 합금은 은/주석 합금을 형성하기 위해 비산화 분위기에서 확산 후에 은과 주석의 하나 이상의 교대층을 도금하여 제조되었다. U.S. 5,438,175에서 금박 마감층이 저가의 물품을 생산 가능하게 하는 은/팔라듐뿐만 아니라 은/주석 플래시층을 지닌 전기 커넥터를 개시했다.
합금의 두 번째 유형은 은 함량이 약 3.5%의 공융점에 가까운 주석 기반의 합금이다. 상기 주석/은 합금은 은/주석 합금보다 연질의 합금이고 순수 주석과 유사한 경도를 가진다. 이러한 합금은 낮은 위스커링(whiskering), 무연의 땜납으로 사용될 수 있다. 다양한 주석/은 합금용 전자 응용 중에서, 웨이퍼-수준-패키징(WLP)에 관한 반도체 제조 산업에 현재 초점이 맞춰져 있다. 웨이퍼-수준-패키징에서, IC 인터커넥트가 웨이퍼 상에서 집단으로 제작되고, 완전한 IC 모듈이 주사위꼴로 절단되기 전에 웨이퍼 상에 구축될 수 있다. WLP를 이용해서 얻어진 이점은, 예를 들면, 증가된 I/O 밀도, 개선된 작동 속도, 증대된 전력 밀도 및 열 관리 및 줄어든 패키지 크기를 포함한다.
WLP의 요소 중 한가지는 웨이퍼 상에 플립 칩 전도성 상호연결 범프의 조성이다. 이들 상호연결 범프는 인쇄 배선 기판에 반도체 소자의 전기적 및 물리적 연결의 역할을 한다. 반도체 소자 상에 상호연결 범프를 형성하는 몇 가지 방법, 예를 들면, 땜납 판 범핑(bumping), 증발 범핑, 전도성 접착성 접합, 스텐실(stencil) 인쇄 땜납 범핑, 스터드 범핑(stud bumping) 및 볼 배치 범핑이 제안되어왔다. 이들 기술 중에서, 미세 피치 배열을 형성하는 가장 효과적인 기술은 일시적 포토레지스트(photoresist) 도금 마스크 및 전기도금의 조합을 수반하는 땜납 판 범핑이다. 이 기술은 마이크로프로세서, 디지털 신호 프로세서 및 특수 용도의 집적회로 같은 고부가가치 조립체용 총 면적 상호연결 범프 기술로써 빠르게 채택되고 있다.
전형적으로 주석/납 합금은 땜납 범프 형성에 사용되었다; 그러나, 납의 독성 때문에 이 산업에서는 쉽게 공동 증착될 수 있는 허용 가능한 무연주석 합금을 찾으려고 노력해 왔다. 증착되는 물질이 상당히 다른 증착 전위를 가질 때 전기 도금에 의한 무연주석 합금의 공동 증착과 연관된 문제가 발생한다. 예를 들면, 은(0.799 V)과 주석(-0.137　V) 합금을 증착하려고 할 때, 문제가 발생할 수 있다. 산업에서는 특정한 응용을 위해서 너무 높거나 너무 낮은 온도에서 물질을 용융 방지를 위해서 증착물의 조성을 효과적으로 조절하는 것을 원한다. 열악한 조성 조절은 처리되는 성분을 위한 온도가 너무 높아 견딜 수 없는 온도를 발생시키거나, 다른 극단적으로 납땜 이음이 불완전하게 형성되는 것을 발생시킬 수 있다.
전기도금 범프가 자주 직면하게 되는 또 하나의 문제는 범프의 형태이다. 예를 들면, 주석/은 범프는 범프 금속 하부의 구리 또는 니켈을 통해 한정된 포토레지스트(photoresist)를 통해서 전기 도금된다. 상기 포토레지스트는 스트립 되거나 상기 주석/은 구형 범프를 형성하기 위해서 리플로 납땜(reflow)된다. 범프 크기의 균일성은 모든 범프가 상응하는 플립 칩 부품에서 전기적인 연결부과 접촉한다는 점에서 중요하다. 범프 크기의 균일성 이외에도, 공극의 낮은 밀도와 용적이 범프 리플로 납땜 동안 형성되는 것은 중요하다. 이상적으로, 공극은 리플로 납땜 동안 형성되지 않는 것이다. 또한 범프의 공극은 해당하는 플립 칩 부품과 접합될 때 상호연결 신뢰성 문제가 발생할 수 있다. 범프 도금과 관련된 또 다른 문제는 종래의 많은 주사전자현미경으로 쉽게 검출 가능한 범프 표면에 있는 결절의 형성이다. 이러한 결절은 리플로 납땜 공극의 원인이 될 수 있고, 결절이 외관으로 드러나는 증착물은 상업적으로 허용되지 않는다.
따라서, 실질적으로 결절이 없고 공극이 없는 땜납 범프를 제공할 수 있는 주석 고함량 주석/은 합금을 제공할 수 있고, 경질 금을 대체할 수 있는 은 고함량 은/주석 합금을 제공할 수 있는 안정적인 은 및 주석 합금 전기도금조가 필요하다.
하나 이상의 은 이온 공급원, 하나 이상의 주석 이온 공급원, 하나 이상의 하기 화학식(Ⅰ)의 화합물 및 하나 이상의 하기 화학식(Ⅲ)의 화합물을 포함하는 전기도금조:
X-S-Y (Ⅰ)
여기서 X 및 Y는 치환된 또는 비치환된 페놀 그룹, HO-R- 또는 -R'-S-R"-OH(단, X 및 Y가 동일할 때, 치환된 또는 비치환된 페놀 그룹이고, 그렇지 않으면, X 및 Y 가 상이할 때, R, R' 및 R"는 동일하거나 상이하고 1 내지 20 탄소 원자를 가진 선형 또는 분지형 알킬렌 라디칼이다)일 수 있으며; 그리고
Figure 112015126153749-pct00001
(Ⅲ)
여기서 M은 수소, NH4, 나트륨 또는 칼륨 및 R1은 치환된 또는 비치환된, 선형 또는 분지형 (C2-C20)알킬, 치환된 또는 비치환된 (C6-C10)아릴이다.
전기도금 방법은: 기판이 하나 이상의 은 이온 공급원, 하나 이상의 주석 이온 공급원, 하나 이상의 하기 화학식(Ⅰ)의 화합물 및 하나 이상의 하기 화학식(Ⅲ)의 화합물을 포함하는, 전기도금조와 접촉하는 것; 및
X-S-Y (Ⅰ)
여기서 X 및 Y은 치환된 또는 비치환된 페놀 그룹, HO-R- 또는 -R'-S-R"-OH (단, X 및 Y가 동일할 때, 치환된 또는 비치환된 페놀 그룹이며, 그렇지 않으면, X 및 Y가 상이하고 여기서 R, R' 및 R"은 동일하거나 상이하고, 1 내지 20 탄소 원자를 갖는 선형 또는 분지형 알킬렌 라디칼이다)일 수 있으며; 그리고
Figure 112015126153749-pct00002
(Ⅲ)
여기서 M은 수소, NH4, 나트륨 또는 칼륨 및 R1은 치환된 또는 비치환된, 선형 또는 분지형 (C2-C20)알킬, 치환된 또는 비치환된 (C6-C10)아릴이다.
기판 상에서 은 및 주석 합금을 전기도금하는 것을 포함한다.
또한 전기도금 방법은: 복수의 상호연결 범프 패드를 갖는 반도체 다이를 제공하는 것; 상호연결 범프 패드 위에 시드층을 형성하는 것; 반도체 다이와 하나 이상의 은 이온 공급원, 하나 이상의 주석 이온 공급원, 하나 이상의 하기 화학식(Ⅰ)의 화합물 및 하나 이상의 하기 화학식(Ⅲ)의 화합물을 포함하는, 은 및 주석 합금 전기도금조를 접촉하는 것;
X-S-Y (Ⅰ)
여기서 X 및 Y는 치환된 또는 비치환된 페놀 그룹, HO-R- 또는 -R'-S-R"-OH(단, X 및 Y 가 동일할 때 치환된 또는 비치환된 페놀 그룹이고, 그렇지 않으면, X 및 Y 는 상이할 때 및 R, R' 및 R" 는 동일하거나 상이하고 1 내지 20 탄소 원자를 갖는 선형 또는 분지형 알킬렌 라디칼이다)일 수 있으며; 그리고
Figure 112015126153749-pct00003
(Ⅲ)
여기서 M은 수소, NH4, 나트륨 또는 칼륨 및 R1은 치환된 또는 비치환된, 선형 또는 분지형 (C2-C20)알킬, 치환된 또는 비치환된 (C6-C10)아릴이다.
상호연결 범프 패드 위로 은 및 주석 합금 상호연결 범프를 전기도금하는 것; 및 은 및 주석 합금 상호연결 범프를 리플로 납땜하는 것을 포함한다.
은 및 주석 합금조는 납이 없으며 안정하다. 이것은 은 고함량 또는 주석 고함량의 은 및 주석 합금을 증착할 수 있다. 은 고함량 은/주석 합금은 장식용의 목적으로 사용될 수 있는 밝은 은/주석 합금을 제공하고, 전기 커넥터용 마감층의 경질금을 대체할 만큼 충분히 경질이다. 주석 고함량 주석/은 합금조는 공융점 또는 거의 공융점인 주석/은 합금을 증착하는데 사용될 수 있다. 게다가 실질적으로 균일한 형태를 가진 주석/은 합금조를 사용하여 증착된 상호연결 범프는 리플로 납땜 이후에 실질적으로 공극이 없는 상호연결 범프를 제공한다. 또한 상호연결 범프는 실질적으로 결절이 없다.
명세서 전반에 걸쳐 사용된 바와 같이, 문맥상 명백하게 다른 것을 지칭을 하지 않는 한, 하기 약어는 하기 의미를 갖는다: ℃ = 섭씨 온도; g = 그램; mm = 밀리미터; cm = 센티미터; mL = 밀리리터; L = 리터; ppm = 백만분율; DI = 탈이온화된; nm = 나노미터; ㎛= 마이크론; wt% = 중량 퍼센트; A = 암페어; A/dm2 및 ASD = 평방 데시미터당 암페어; Ah = 암페어 시간; HV = 경도 값; mN = 밀리 뉴턴; cps = 센티푸아즈; rpm = 분당 회전; IEC = 국제 전기화학 위원회; 및 ASTM =미국 표준 시험 방법. 전기도금 전위는 수소 기준 전극에 대하여 제공된다. 전기도금공정에 관하여, 명세서 전체에 걸쳐 용어 "증착", "코팅", "전기도금" 및 "도금"은 상호교환적으로 사용된다. "할로젠화물"는 불화물, 염화물, 브롬화물 및 요오드화물을 의미한다. "공융점(eutectic)"은 성분의 비율을 변화시켜 같은 금속의 다른 조합과 대비하여 한정된 최저 융점을 가짐으로써 얻을 수 있는 합금의 최저 용융점을 의미한다. 특별히 언급되지 않는 한, 모든 백분율은 중량 백분율이다. 이 같은 수치 범위가 100%까지 합산으로 해석되는 것이 논리적 경우를 제외하고, 모든 수치 위는 포괄적이고 임의의 순서로 결합이 가능하다.
은 및 주석 합금 전기도금조는 실질적으로 납이 없다. "실질적으로 납이 없다"는 도금조 및 은 및 주석 합금 증착물이 50 ppm 이하의 납을 포함하는 것을 의미한다. 또한, 은 및 주석 합금 전기도금조는 바람직하게는 시안화물이 없다. CN- 음이온을 포함하는 도금조에서 은 또는 주석 염 또는 다른 화합물을 사용하지 않음으로써 시안화물은 주로 피할 수 있다.
또한 은 및 주석 합금 전기도금조는 바람직하게는 저기포성이다. 전기도금조가 전기 도금 동안 더 많이 발포할수록, 도금조가 전기 도금 동안 단위시간당 더 많은 성분을 잃기 때문에, 저기포성 전기도금조는 금속 도금 산업에서 매우 바람직하다. 도금 동안 성분의 손실은 상업적으로 열등한 은 및 주석 합금 증착물을 생성할 수 있다. 따라서, 작업자는 면밀하게 성분 농도를 모니터하고, 손실된 성분을 그것의 원래 농도로 교체해야 한다. 최적의 도금 성능을 유지하기 위해 중요한 구성 요소 중 일부는 정확하게 측정되고 교체되기 어려울 정도로 상대적으로 낮은 농도로 포함되어 있기 때문에 도금 중에 성분 농도를 모니터하는 것은 지루하고 어려울 수 있다. 저기포성 전기도금조는 기판 표면에 걸친 두께 균일성과 합금 조성물 균일성을 향상하고, 리플로 납땜 후 증착시 공극을 유발하는 증착물에 포획된 기체 기포 및 유기물을 감소시킬 수 있다.
전기도금조는 은 이온의 하나 이상의 공급원을 포함한다. 은 이온의 공급원은 은 할로젠화물, 은 글루콘산염, 은 구연산염, 은 락테이트, 은 질산염, 은 황산염, 은 알칸 술폰산염 및 은 알칸올 술폰산염 같은, 그러나 이에 한정되지는 않는 은염에 의해 제공될 수 있다. 은 할로젠화물이 사용될 때, 할로젠화물은 염화물인게 바람직하다. 바람직하게는 은염은 은 황산염, 은 알칸 술폰산염 또는 이들의 혼합물 및 더 바람직하게는 은 황산염, 은 메탄 술폰산염 또는 이들의 혼합물이다. 은염은 일반적으로 상업적으로 이용가능하고 또는 문헌에 기재된 방법에 의해 제조될 수 있다. 바람직하게는 은염은 쉽게 물에 용해된다. 도금조에서 사용된 하나 이상의 은염의 양은, 예를 들면, 증착되는 원하는 합금 조성물 및 조작 조건에 의존한다. 일반적으로, 도금조의 은염은 0.01 g/L 내지 100 g/L의 범위, 전형적으로 0.02 g/L 내지 80 g/L이다. 밝은 고함량 합금이 요구될 때, 전기도금조의 은 이온 대 주석 이온의 농도는 중량비로 1:1 내지 12:1의 범위이고, 바람직하게는 중량비로 1:1 내지 6:1이다. 합금에서 은이 적은 금속일 때, 은염은 0.01 g/L 내지 20 g/L의 범위이고, 전형적으로 0.01 g/L 내지 15 g/L이다.
전기도금조는 주석 이온의 하나 이상의 공급원을 포함한다. 주석 이온의 공급원은 주석 할로젠화물 , 주석 황산염, 주석 알칸 술폰산염 , 주석 알칸올 술폰산염 및 산 같은, 그러나 이에 한정되지 않는 염을 포함한다. 주석 할로젠화물이 사용될 때, 할로젠화물은 염화물이 전형적이다. 주석 화합물은 바람직하게는 주석 황산염, 주석 염화물 또는 주석 알칸 술폰산염 및 더 바람직하게는 주석 황산염 또는 주석 메탄 술폰산염이다 . 주석 화합물은 일반적으로 상업적으로 이용가능하고 또는 문헌에 기재된 방법에 의해 제조될 수 있다. 바람직하게는 주석 염은 쉽게 물에 용해된다. 도금조에서 사용된 주석염의 양은 증착되는 합금의 원하는 조성물 및 조작 조건에 의존한다. 일반적으로, 주석 염은 1 g/L 내지 100 g/L의 범위일 수 있고, 전형적으로 5 g/L 내지 80 g/L이다. 합금이 주석 고함량일 때, 주석 염 전형적으로 30 g/L 내지 100 g/L 범위이다. 두 가지 금속에서 주석이 적은 금속일 때, 은 이온 대 주석 이온의 중량비는 상기에서 기재된 바와 같다.
은 및 주석 합금 전기도금조는 하나 이상의 하기 화학식(I)의 화합물을 포함한다:
X-S-Y (I)
여기서 X 및 Y는 치환된 또는 비치환된 페놀 그룹, HO-R- 또는 -R'-S-R"-OH (단, X 및 Y가 동일할 때 치환된 또는 비치환된 페놀 그룹이고, 그렇지 않으면, X 및 Y는 상이하고, 여기서 R, R' 및 R" 는 동일 또는 상이하고, 1 내지 20 탄소 원자를 갖는 선형 또는 분지형 알킬렌 라디칼이다)일 수 있다. 페놀에서 치환체 그룹은 비제한적으로 선형 또는 분지형 (C1-C5)알킬을 포함한다. 일반적으로 도금조에 포함된 이러한 화합물의 양은 0.1 g/L 내지 25 g/L, 전형적으로 0.5 g/L 내지 10 g/L이다.
변수 X 및 Y 가 페놀 그룹일 때 화합물의 예는 4,4'-티오디페놀 및 4,4'-티오비스(2-메틸-6-삼차-부틸페놀)이다. 바람직하게는 본 화합물은 4,4'-티오디페놀이다.
X 및 Y가 상이할 때, 화합물은 바람직하게는 하기 화학식(Ⅱ)을 가진다:
HO-R-S-R'-S-R"-OH (Ⅱ)
여기서 R, R' 및 R" 은 동일 또는 상이하고, 1 내지 20 탄소 원자, 바람직하게는 1 내지 10 탄소 원자, 더 바람직하게는 R 및 R"는 2 내지 10 탄소 원자 및 R'는 2 탄소 원자를 갖는 선형 또는 분지형 알킬렌 라디칼이다. 이러한 화합물은 디하이드록시 비스-설파이드 화합물로 알려져있다. 바람직하게는 디하이드록시 비스-설파이드 화합물은 페놀 함유 화합물을 통해 합금조에 포함되어있다.
이러한 디하이드록시 비스-설파이드 화합물의 예는 2,4-디티아-1,5-펜탄디올, 2,5-디티아-1,6-헥산디올, 2,6-디티아-1,7-헵탄디올, 2,7-디티아-1,8-옥탄디올, 2,8-디티아-1,9-노난디올, 2,9-디티아-1,10-데칸디올, 2,11-디티아-1,12-도데칸디올, 5,8-디티아-1,12-도데칸디올, 2,15-디티아-1,16-헥사데칸디올, 2,21-디티아-1,22-도에이코산디올, 3,5-디티아-1,7-헵탄디올, 3,6-디티아-1,8-옥탄디올, 3,8-디티아-1,10-데칸디올, 3,10-디티아-1,8-도데칸디올, 3,13-디티아-1,15-펜타데칸디올, 3,18-디티아-1,20-에이코산디올, 4,6-디티아-1,9-노난디올, 4,7-디티아-1,10-데칸디올, 4,11-디티아-1,14-테트라데칸디올, 4,15-디티아-1,18-옥타데칸디올, 4,19-디티아-1,22-도에이코산디올, 5,7-디티아-1,11-운데칸디올, 5,9-디티아-1,13-트리데칸디올, 5,13-디티아-1,17-헵타데칸디올, 5,17-디티아-1,21-운에이코산디올 및 1,8-디메틸-3,6-디티아-1,8-옥탄디올이다.
은 및 주석 합금조는 또한 하기 화학식(Ⅲ)을 갖는 머캅토테트라졸 화합물을 포함한다:
Figure 112015126153749-pct00004
여기서 M은 수소, NH4, 나트륨 또는 칼륨 및 R1은 치환된 또는 비치환된, 선형 또는 분지형 (C2-C20)알킬이다. 치환된 또는 비치환된 (C6- C10)아릴, 바람직하게는 치환된 또는 비치환된, 선형 또는 분지형 (C2-C10)알킬 및 치환된 또는 비치환된 (C6)아릴, 더 바람직하게는 치환된 또는 비치환된, 선형 또는 분지형 (C2-C10)알킬이다.치환체는 비제한적으로 알콕시, 페녹시, 할로겐, 니트로, 아미노, 치환된 아미노, 설포, 설파밀, 치환된 설파밀, 설포닐페닐, 설포닐-알킬, 플루오로설포닐, 설포아미도페닐, 설폰아미드-알킬, 카복시, 카복실레이트, 우레이도 카바밀, 카바밀-페닐, 카바밀알킬, 카보닐알킬 및 카보닐페닐이다. 바람직한 치환체는 아미노 및 치환된 아미노 그룹을 포함한다. 머캅토테트라졸의 예는 1-(2-디에틸아미노에틸)-5-머캅토-1,2,3,4-테트라졸, 1-(3-우레이도페닐)-5-머캅토테트라졸, 1-((3-N-에틸 옥살아미도)페닐)-5-머캅토테트라졸, 1-(4-아세트아미도페닐)-5-머캅토-테트라졸 및 1-(4-카복시페닐)-5-머캅토테트라졸을 포함한다. 일반적으로, 도금조에 포함된 식(Ⅲ)의 머캅토테트라졸 화합물의 양은 1 g/L 내지 200 g/L, 전형적으로 5 g/L 내지 150 g/L이다.
식(I) 및 (Ⅱ)의 하나 이상의 화합물과 식(Ⅲ)의 하나 이상의 머캅토테트라졸 화합물의 조합은 보관 또는 전기도금 동안 합금조에 안정성을 제공할 뿐만 아니라, 경질의 광택 은 고함량 은/주석 합금이 경질 금의 대체물로서 증착될 수 있도록, 적용 가능한 전류 밀도 범위에 걸쳐 안정한 합금 조성물을 제공하며; 또는 주석 고함량 주석/은 합금은 양호한 형태, 감소한 결절 또는 무결절을 갖는 땜납 범프를 제공하고, 리플로 납땜 후에 공극이 감소하거나 없애기 위해, 증착될 수 있다. 또한, 은 및 주석 합금 증착물은 은보다 더 내성이 있고 변색된다. 일반적으로, 식(Ⅲ)의 화합물 대 식(I)의 화합물의 중량비는 3:1 내지 300:1이다. 식(I)의 변수 X 및 Y가 동일할 때, 식(Ⅲ)의 머캅토테트라졸 대 식(I)의 중량비는 25:1 내지 300:1, 바람직하게는 25:1 내지 150:1이다. 식(Ⅱ)의 화합물이 도금조에 포함되어 있을 때, 머캅토테트라졸 대 식(Ⅱ)의 화합물의 중량비는 3:1 내지 30:1, 바람직하게는 3:1 내지 15:1이다.
그렇지 않으면 도금조에 악영향을 주지 않는 임의의 수성 가용성 산이 사용될 수 있다. 적합한 산은, 비제한적으로, 아릴설폰산, 알칸설폰산, 예컨대 메탄설폰산, 에탄설폰산 및 프로판설폰산, 아릴 설폰산 예컨대 페닐설폰산 및 톨릴설폰산 및 무기산 예컨대 황산, 설팜산, 염산, 브롬화수소산 및 플루오로붕산을 포함한다. 전형적으로, 산은 알칸 설폰산 및 아릴 설폰산이다. 비록 산의 혼합물이 사용되더라도, 단일 산의 사용이 전형적이다. 산은 일반적으로 상업적으로 이용가능하고 또는 문헌에 기재된 방법에 의해 제조될 수 있다.
원하는 합금 조성물 및 조작 조건에 의존하면서, 전해질 조성물의 산의 양은 0.01 내지 500　g/L 또는 예컨대 10 내지 400 g/L 또는 예컨대 100 내지 300 g/L의 범위일 수 있다. 은 이온 및 주석 이온이 금속 할로젠화물로부터 왔을 때, 해당하는 산의 사용은 바람직할 수 있다. 예를 들면, 하나 이상의 주석 염화물 또는 은 염화물이 사용될 때, 산 성분으로써 염산의 사용은 바람직할 수 있다. 산의 혼합물 또한 사용될 수 있다.
선택적으로, 하나 이상의 억제제가 도금조에 포함될 수 있다. 전형적으로 0.5 내지 15 g/L 또는 예컨대 1 내지 10 g/L의 양이 사용된다. 이러한 억제제는, 비제한적으로 알칸올 아민, 폴리에틸렌이민 및 알콕실화된 방향족 알코올을 포함한다. 적합한 알칸올 아민은, 비제한적으로, 치환된 또는 비치환된 메톡실레이트화된, 에톡실레이트화된 및 프로폭실화된 아민, 예를 들면, 테트라(2-하이드록시프로필)에틸렌디아민, 2-{[2-(디메틸아미노)에틸]-메틸아미노}에탄올, N,N'-비스(2-하이드록시에틸)-에틸렌디아민, 2-(2-아미노에틸아민)-에탄올 및 이들의 조합을 포함한다.
적합한 폴리에틸렌이민은, 비제한적으로, 치환된 또는 비치환된 선형 또는 분지형 사슬 폴리에틸렌이민 또는 800~750,000의 분자량을 포함하는 이들의 혼합물을 포함한다. 적합한 치환체는, 예를 들면, 카복시알킬, 예를 들면, 카복시메틸, 카복시에틸을 포함한다.
유용한 알콕실화된 방향족 알코올은, 비제한적으로 에톡실레이트화된 비스페놀, 에톡실레이트화된 베타나프톨 및 에톡실레이트화된 노닐 페놀을 포함한다.
선택적으로 하나 이상의 환원제가 가용성 2가 상태의 주석 유지를 돕기 위해서 첨가될 수 있다. 적합한 환원제는, 비제한적으로 하이드로퀴논, 하이드로퀴논 설폰산, 칼륨 염 및 하이드록실화된 방향족 화합물, 예컨대 레조르시놀 및 카테콜을 포함한다. 조성물에서 이러한 환원제가 사용될 때, 0.01 내지 20 g/L 또는 예컨대 0.1 내지 5 g/L의 양으로 존재한다.
양호한 습윤 능력을 요구하는 적용 분야를 위해, 하나 이상의 계면활성제가 도금조에 포함될 수 있다. 적합한 계면활성제는 당업자에게 공지되어있고, 양호한 땜납 능력, 양호한 무광택 또는 광택의 마감, 원한다면 만족스러운 결정질 미세화를 갖는 증착물을 수득하고 산성의 전기도금조에서 안정한 임의의 것을 포함한다. 바람직하게는 저기포성 계면활성제가 사용된다. 종래의 양이 사용될 수 있다.
선택적으로, 하나 이상의 광택제가 포함될 수 있다. 이러한 광택제는 당업자에게 공지되어있다. 적합한 광택제는, 비제한적으로 방향족 알데하이드, 예컨대 클로로벤즈알데하이드, 또는 그것의 유도체, 예컨대 벤질리덴 아세톤을 포함한다. 광택제를 위한 적합한 양은 당업자에게 공지되어있다.
다른 임의의 화합물이 결정질 미세화를 더 제공하기 위해 첨가될 수 있다. 이러한 화합물은, 알콕실레이트, 예컨대 폴리에톡실레이트화된 아민 제파민(JEFFAMINE) T-403 또는 트라이톤(TRITON) RW, 또는 황산염 알킬 에톡실레이트, 예컨대 트라이톤 QS-15 및 젤라틴 또는 젤라틴 유도체를 포함하지만 제한되지는 않는다. 알콕실화된 아민 옥사이드 또한 포함될 수 있다. 다양한 알콕실화된 아민-옥사이드 계면활성제가 공지되었고, 바람직하게는 저거품생성 아민 옥사이드가 사용되었다. 이러한 바람직한 알콕실화된 아민 옥사이드 계면활성제는 #2 스핀들을 지닌 브룩필드(Brookfield) LVT 점도계를 사용하여 측정된 5000 cps 미만의 점도를 지닌다. 전형적으로 이러한 점도는 주위 온도에서 결정된다. 결정 조정제(grain refiner)는 통상적인 양으로 사용될 수 있다. 전형적으로 0.5 g/l 내지 20 g/L의 양이 도금조에 포함된다.
플라본 화합물은 결정 조정제로서 도금조에 포함될 수 있다. 이러한 플라본 화합물은, 비제한적으로 펜타하이드록시 플라본, 모린, 크리신, 퀴에르시트린(퀘르시트린), 피세틴, 미리세틴, 루틴 및 퀘르시트린을 포함한다. 플라본 화합물은 1 내지 200 mg/L, 전형적으로 10 내지 100 mg/L, 더욱 전형적으로 25 내지 85 mg/L의 양이 존재할 수 있다.
전기도금조는 하나 이상의 산, 다음에 하나 이상의 식(I), (Ⅱ)의 화합물 및 하나 이상의 식(Ⅲ)의 화합물, 이어서 하나 이상의 용액 가용성 은 및 주석 화합물, 하나 이상의 임의의 첨가물 및 나머지 물을 용기에 첨가하여 전형적으로 제조된다. 바람직하게는 식(I), (Ⅱ) 및 (Ⅲ)의 화합물은 용액 가용성 은 및 주석 화합물 이전에 용기에 첨가된다. 수성 도금조가 제조되면, 원하지 않는 물질은, 예컨대 여과에 의해 제거될 수 있고, 그 다음 도금조의 최종 용적을 조절하기 위해 전형적으로 물은 첨가된다. 도금 속도를 증가하기 위해 임의의 공지된 수단으로, 예컨대 교반, 펌핑, 또는 재순환으로 도금조는 진탕 될 수 있다. 도금조는 7 미만, 전형적으로 1 미만, 더욱 전형적으로 1 내지 2 이하의 pH를 갖는 산성이다.
도금조는 은 및 주석 합금이 요구되고 적은 거품이 생성되는 많은 도금 방법에서 유용하다. 도금 방법은, 비제한적으로 수평 또는 수직 웨이퍼 도금, 배럴 도금, 랙 도금 및 고속 도금, 예컨대 릴 투 릴(reel-to-reel) 및 제트 도금을 포함한다. 은 및 주석 합금을 기판에 증착하기 위해 기판이 도금조에 접촉하고 도금조를 통해 전류를 통과시키는 단계에 의하여 은 및 주석 합금은 기판에 증착될 수 있다. 도금될 수 있는 기판은, 비제한적으로, 구리, 구리 합금, 니켈, 니켈 합금, 황동 포함 물질, 전자 부품, 예컨대 전기 커넥터 및 반도체 웨이퍼 예컨대 실리콘 웨이퍼를 포함한다. 도금조는 전자 부품, 예컨대 전기 커넥터, 보석류, 장식류 및 상호연결 범프의 도금 적용 분야의 전기도금을 위해 사용될 수 있다. 기판은 당해 기술 분야에 공지된 임의의 방식으로 도금조에 접촉될 수 있다.
은 및 주석 합금을 도금하는데 사용된 전류 밀도는 특정한 도금 방법에 의존한다. 일반적으로, 전류 밀도는 0.05 A/dm2 이상, 또는 예컨대 1 내지 25 A/dm2이다. 전형적으로 낮은 전류 밀도는 0.05 A/dm2 내지 10 A/dm2 범위이다. 높은 전류 밀도는, 예컨대 높은 교반을 갖는 제트 도금에서, 10 A/dm2을 초과하고 25 A/dm2 만큼 높을 수 있다.
은 및 주석 합금은 실온 내지 55℃, 또는 예컨대 실온 내지 40℃, 또는 예컨대 실온 내지 30℃의 온도에서 전기도금될 수 있다. 전형적으로, 은/주석 전기도금은 실온 내지 55℃에서 수행되고, 주석/은 전기도금은 실온 내지 40℃에서 행해진다.
도금조는 다양한 조성물의 은 및 주석 합금을 증착하기 위해 사용될 수 있다. 합금이 광택 은 고함량 은/주석 합금일 때, 은 함량은 50% 내지 95%의 범위일 수 있고 나머지는 합금 주석이고, 전형적으로 은 함량의 범위는 60% 내지 90%이다. 주석 고함량 합금은 50% 주석 내지 99% 주석을 포함하고 나머지는 은이고, 전형적으로 주석 고함량 합금은 80% 내지 99% 주석을 포함하고 나머지는 은이다. 이러한 중량은 원자 흡착 분광계("AAS"), X-선 형광("XRF"), 유도 결합 플라즈마("ICP") 또는 시차주사열량계("DSC") 중 어느 하나에 의한 측정을 기반으로 한다. 많은 적용분야에서, 합금의 공융점(eutectic) 조성물이 사용될 수 있다. 이러한 주석 합금은 실질적으로 납 및 시안화물이 없다.
일반적으로, 은 고함량 합금은 주석 고함량 합금보다 더 경질의 증착물을 제공한다. 이러한 은 고함량 합금은 경질 금 마감재를, 예컨대 보석류, 다른 장식류를 위한, 장식 분야에서, 그리고 내마모성 및 내변색성이 필요한 커넥터에서 경질 마감재를 위해 사용된다. 전형적으로 이러한 마감의 두께는 0.4 ㎛ 내지 5 ㎛의 범위이다.
주석 고함량 주석/은 합금은 웨이퍼-수준-패키징을 위한 상호연결 범프 형성에 전형적으로 사용된다. 이는 복수의 상호연결 범프 패드를 가진 반도체 다이를 제공하는 것, 상호연결 범프 패드 위에 시드층을 형성하는 것, 기판 위에 주석/은 합금 상호연결 범프를 증착하기 위해 반도체 다이를 주석/은 합금조에 접촉하고 전류를 도금조를 통해 통과시켜 상호연결 범프 패드 위에 주석/은 합금 상호연결 범프 층을 증착하는 것 및 상호연결 범프를 리플로 납땜하는 것을 포함한다.
일반적으로, 장치는 복수의 전도성 상호연결 범프 패드에 형성된 반도체 기판을 포함한다. 반도체 기판은 단일 결정 실리콘 웨이퍼, 실리콘-온-사파이어(SOS) 기판, 또는 실리콘-온-절연체(SOI) 기판일 수 있다. 전도성 상호연결 범프 패드는 물리적 기상 증착(PVD), 예컨대 스퍼터링에 의해 형성된 금속, 복합 금속 또는 금속 합금의 하나 이상의 층일 수 있다. 전형적인 전도성 상호연결 범프 패드 물질은, 비제한적으로, 알루미늄, 구리, 티타늄 질화물 및 그것의 합금을 포함한다.
패시베이션층은 상호연결 범프 패드 위에 형성되고 및 상호연결 범프 패드로 연장된 개구부는 에칭 과정, 전형적으로 건식 에칭에 의해서 거기에 형성된다. 패시베이션층은 전형적으로 절연 물질, 예를 들면, 실리콘 질화물, 실리콘 산화질화물, 또는 산화규소, 예컨대 포스포실리케이트 유리(PSG)이다. 이러한 물질은 화학적 기상 증착(CVD) 과정들, 예컨대 플라즈마 강화 CVD(PECVD)에 의해서 증착될 수 있다.
전형적으로 복수의 금속 또는 금속 합금 층으로 형성되는 언더 범프 메탈리제이션(UBM) 구조는, 장치 위에 증착된다. UBM는 형성될 상호연결 범프를 위한 접착제 층 및 전기적 접촉 베이스(시드 층)로 작용한다. UBM 구조를 형성하는 층은 PVD에 의해서, 예컨대 스퍼터링 또는 증발, 또는 CVD 과정 의해서 증착될 수 있다. 비제한적으로, UBM 구조는, 예를 들면, 하부 크롬 층, 구리 층 및 상부 주석 층의 순서로 포함하는 복합구조일 수 있다.
포토레지스트층이 장치에 적용되고, 이어서 마스크를 형성하기 위한 표준 포토리소그래픽(photolithographic) 노출 및 현상 기술이 적용된다. 도금 마스크는 I/O 패드 및 UBM을 통해서 도금의 크기 및 위치를 한정한다. 비제한적으로, 도금 공정은 전형적으로 25 내지 70 ㎛의 두께의 비교적 얇은 포토레지스트층을 일반적으로 사용하고, 반면에 비아(via) 도금 공정에는 전형적으로 70 내지 120 ㎛의 두께의 비교적 두꺼운 포토레지스트층을 일반적으로 사용한다. 포토레지스트 물질은 상업적으로 이용가능하고 당해 기술에서 잘 알려져 있다.
상호연결 범프 물질은 상기 기재된 주석 고함량 주석/은 합금 전기도금조를 사용해서 전기도금 과정을 통해서 장치에 증착된다. 공융점 농도를 제공하는 주석/은 합금조를 사용하는 것이 요구될 수 있다. 범프 물질은 도금 비아에 의하여 한정된 영역에서 전기도금된다. 이러한 목적을 위해, 수평 또는 수직 웨이퍼 도금 시스템, 예를 들면, 기초 도금 시스템은 직류(DC) 또는 펄스-도금 기술과 함께 전형적으로 사용된다. 도금 공정에서 상호연결 범프 물질은 도금 마스크의 최상단 표면상에 그리고 그 일부상에 확장하는 도금 비아를 완전히 채운다. 리플로 납땜 후에 원하는 볼 크기를 얻기 위해 충분한 용적의 상호연결 범프 물질을 증착하는 것을 보장한다. 비아 도금 공정을 통해서, 포토레지스트 두께는 충분히 두꺼워서 상호연결 범프 물질의 적절한 부피가 도금 마스크 비아 내에 포함된다. 구리 또는 니켈 층은 상호연결 범프 물질 도금하기 이전에 도금 비아 내에 전기도금될 수 있다. 이러한 층은 리플로 납땜시 상호 접속 범프에 대한 습윤성 기초물로 작용할 수 있다.
상호 접속 범프 재료의 증착 다음에 도금 마스크는 적절한 용매를 사용하여 벗겨진다. 이러한 용매는 당해 분야에 공지되어 있다. UBM 구조는 공지된 기술을 이용하여 선택적으로 에칭되어, 상호연결 범프 사이 및 근처의 필드영역으로부터 모든 금속을 제거한다.
이어서 웨이퍼는 임의로 플럭스 처리되고 상호연결 범프 물질이 용융되고 끝이 절단된 실질적으로 구형으로 흐르는 온도까지 리플로 납땜 오븐에서 가열된다. 당해 분야에 공지되어 있는 가열 기술은, 예를 들면, 적외선, 전도 및 대류 기술 및 이들의 조합을 포함한다. 리플로 납땜된 상호연결 범프는 일반적으로 UBM 구조의 가장자리와 동일한 연장선상에 있게된다. 열처리 공정은 불활성 가스 대기 또는 대기에서 수행될 수 있고, 특정 공정 온도 및 시간은 상호연결 범프 물질의 특정한 조성물에 따라 결정된다.
은 및 주석 합금조는 납이 없고 안정하다. 은 및 주석 합금조는 바람직하게는 시안 화합물이 없다. 2개월 유휴 시간에 의해 전형적으로 분해되는 기존의 은과 주석 시안화물 도금조와는 대조적으로, 은 및 주석 합금은 유휴 시간 동안 전형적으로 적어도 8 개월 동안 안정적으로 유지된다. 은 및 주석 합금은 은 고함량 또는 주석 고함량 은 및 주석 합금을 증착한다. 은 고함량 은/주석 합금은 장식용의 목적으로 사용될 수 있고 전기 커넥터용 마감층으로 경질 금을 대체하기에 충분히 경질인 광택의 은/주석 합금을 제공한다. 주석 고함량 주석/은 합금조는 공융점 또는 공융점 근처의 주석/은 합금을 증착하기 위해 사용될 수 있다. 게다가 주석/은 합금조를 사용하여 증착된 상호연결 범프는 리플로 납땜 후에 실질적으로 균일한 형태를 가지고 실질적으로 공극이 없는 상호연결 범프를 제공한다. 상호연결 범프는 또한 실질적으로 결절이 없다.
하기 실시 예는 본 발명을 추가로 설명하기 위해 의도되지만, 본 발명의 범위를 제한하려는 의도는 없다.
실시예 1
복수의 은 고함량 은/주석 합금 전기도금조는 하기 표에서 두 가지 제형을 가지도록 제조되었다.
표 1
Figure 112015126153749-pct00005
제형 I의 전기 분해가 수행되었다. 테스트는 도금조의 전기화학적 안정성을 보여주기 위해서 수행되었다. 황동 패널 7.5 cm x 10 cm 칭량되고 그 다음 도금 탱크에 고정되었다. 2 ASD의 낮은 전류밀도가 패널에 15 분 동안 적용된다. 패널은 도금탱크로부터 제거되고 칭량된다. 15 분 동안 도금되는 은/주석의 양이 결정된다. 전기의 양 또한 도금조의 리터당 암페어 시간으로 기록된다. 결과는 리터당 암페어 시간당 황동 패널에 증착되는 은/주석의 양은 100 Ah/L의 도금조 수명 이상의 2 ASD에서 실질적으로 동일하다는 것과 전기도금 동안 도금조가 안정하다는 것을 표시한다. 전류 효율은 안정하고 전기분해 동안 100%에 가깝다. 전기분해 동안 어떠한 전기분해도 관측되지 않았다; 그러나, 도금조의 탁도 및 성능을 일정하게 유지하기 위해서 주석(Ⅳ) 증착물을 여과한다. 도금된 패널은 광택의 은/주석 증착물을 가진다.
적용할 수 있는 전류 밀도 범위가 도금조 수명에서 안정적으로 남아있는지를 결정하기 위해서 0 Ah/L, 30 Ah/L, 70 Ah/L 및 100 Ah/L의 도금조 수명에서 2 암페어 총 전류에 의해 제형 I에 대하여 Hull 셀 시험을 수행하였다. 전류 밀도 범위에 걸쳐 3 분간 황동 패널 7.5 cm x 10 cm에서 도금을 수행하였다. 전류 밀도는 0.05 ASD 내지 10 ASD 범위이었다. 모든 경우에 광택의 은/주석 증착물을 수득하였다.
실시예 2
표 1의 두 가지 제형이 황동, 구리, 구리/베릴륨 합금, 구리/니켈 합금, 구리/주석 합금, 니켈 코팅된 황동 및 니켈 코팅된 구리 패널에서 은/주석 합금을 전기도금하기 위해서 사용되었다. 각 패널은 7.5 cm x 10 cm이다. 패널의 두께는 0.25 mm이다. 니켈에 은/주석 층의 부착을 촉진하기 위해서 니켈 코팅된 황동 및 니켈 코팅된 구리 패널은 100 nm 미만의 은 스트라이크층을 포함하였다. 은 스트라이크 층은 2 g/L 은 이온, 15 g/L 3,6-디티아-1,8-옥탄디올, 67 g/L 메탄 설폰산을 포함한 은 스트라이크 도금조를 사용하여 패널상에 전기도금되었다. 전기도금은 10 초 내지 30 초 동안 0.5 ASD 내지 1 ASD로 수행되었다.
패널은 제형 I 또는 제형 Ⅱ 중 하나를 포함하는 도금 탱크에 놓아두었다. 도금조의 온도는 50℃이고 애노드는 이리듐 옥사이드 불용성 애노드이다. 각 전극은 정류기에 연결되었다. 전기도금은 2ASD에서 수행되었다. 패널이 전기도금된 후에, 은/주석 증착물의 물리적 외관이 검사되었다. 모두는 광택의 밝은 증착물을 가진다.
실시예 3
12 mm 직경 및 8 mm 높이인 황동 실린더가 전기 모터의 축에 장착되고 표 1의 제형 I 을 포함한 도금조에 함침되었다. 모터는 회전 속도 1000 rpm으로 설정된다. 불용성 이리듐 옥사이드는 애노드로 사용된다. 전극은 정류기에 연결된다. 전기도금조는 캐소드의 회전에 의해서 진탕되고 도금조 온도는 50℃에서 유지된다. 전기도금은 0.5, 1, 2, 4, 6, 8, 10, 12, 14, 16, 18 및 20 ASD에서 수행된다. 실린더는 하나의 전류밀도에서 다른 전류밀도로 움직일 때 변하였고 도금 시간은 동일한 막 두께를 유지하도록 조정되었다. 0.5 ASD 내지 16 ASD의 전류밀도 범위에서 모든 은/주석 합금 증착물은 광택의, 밝은 외관을 가진다. 연소된 작은 모서리가 18 ASD 및 20 ASD에서 관측된다.
각 증착물의 은 및 주석 함량은 헬무트 피셔 AG로부터 FISCHERSCOPE X-선 모델 XDV-SD을 이용하여 X-선 형광(XRF) 분석에 의해서 결정되었다. XRF 분석은 은/주석 합금 층이 75wt% 내지 80wt% 은 및 20wt% 내지 25wt% 주석을 포함하는 것을 보여주었다. 은/주석 합금의 평균 합금 함량은 78 + 2% 은 및 22 + 2% 주석이 되도록 결정되었다. 은 및 주석 함량은 적용 가능한 전류 밀도 범위에 걸쳐 현저하게 변동하지 않았다.
실시예 4
황동 패널 5 cm x 2.5 층은 원하는 용적으로 도금조를 가져오기 위해서 금/코발트 합금 전기도금조로부터 750 mL/L RONOVAL™ CM-97 보충 제형, 17.7 g/L (68.2%) 칼륨 금 시안화물, 20 mL/L RONOVAL™ CM 코발트 농도(Dow Electronic Materials로부터 이용 가능한) 및 충분한 탈이온수를 포함하는 경질금층; 또는 표 1 중 제형 I으로 은/주석 합금 전기도금조 중 하나로 전기도금되었다. 황동 패널은 전기도금조를 갖는 도금 전지로 도금되었다. 불용성 백금화된 티타늄 전극은 애노드로 사용되었다. 은/주석 전기도금은 50℃에서 수행되고 금/코발트는 60℃에서 수행되었다. 경질 금 도금조의 전류 밀도는 4 ASD이고 은/주석 도금조의 전류 밀도는 2 ASD이다. 0.2wt% 코발트를 포함하는 경질 금 또는 79wt% 은 및 21wt% 주석을 갖는 은/주석 합금 중 5 ㎛ 층의 하나가 황동에 증착될 때까지 전기도금이 수행되었다.
나노 비커스 경도는 다이아몬드 팁으로 CSM 기기 나노-결각 테스터를 이용하여 각기 도금된 황동 패널 별로 실온에서 테스트되었다. 압자 팁의 깊이 침투는 황동 패널에서 경질 금 또는 은/주석 합금 층의 두께의 이하였다. 이는 기저를 이루는 황동이 경도 결과에 영향을 미치지 않는다는 것을 보장하였다. 경질 금의 평균 경도는 175 HV가 되도록 결정되었고 은/주석 합금 층의 경도는 240 HV가 되도록 결정되었다. 은/주석 층은 경질 금 층보다 경질이었다.
그 다음 전기도금된 황동 패널은 1 시간 동안 150℃로 종래의 컨벡션 오븐에서 어닐링되었다. 경질 금의 경도 및 은/주석 합금 층들을 다시 테스트되었다. 경질 금 층들의 경도는 200 HV의 평균 경도 값을 가지고 은/주석 합금은 225 HV의 평균 경도 값이었다. 은/주석 합금 층이 어닐링 공정 연화되었지만, 은/주석 합금 층은 경질 금보다 경질의 표면을 여전히 지닌다. 은/주석 합금은 기존의 경질 금에 비해 개선된 경도를 나타내었다.
실시예 5
5 cm x 10 cm 및 0.25 mm 두께의 황동 패널은 실시예 4의 방법에 따라서 은 고함량 은/주석 합금 또는 금/코발트 경질 금 중 어느 하나와 전기도금되었다. 전기도금은 패널 위에 3 ㎛ 층을 형성하기 위해 수행되었다. 각 도금된 황동 패널의 연성은 ASTM 표준 B 489-85에 따라서 쉰(SHEEN) 기기 회사의 굽힘-테스터를 이용하여 테스트되었다. 경질 금에 대해 측정된 연성은 4~5% 범위였고 은/주석 합금의 연성은 7.8%보다 더 컸다. 은/주석 합금 샘플의 신장 동안 어떤 균열의 흔적은 없었다. 4% 이후에 경질 금 샘플의 일부에서 크래킹이 관측되었고 5% 이후에 나머지가 균열되었다. 은/주석 층은 경질 금 샘플을 통해 연성을 개선하였다.
실시예 6
0.25 mm 두께인 두개의 5 cm x 2.5 cm 황동 패널은 SILVERON™ GT-101 은 전기도금조(Dow Electronic Materials로부터 이용가능한, 말버러(Marlborough), MA) 또는 표 1의 제형 I의 은/주석 합금조 중 하나로 도금되었다. 각 패널은 50℃에서 도금전지에서 전기도금되었다. 은/주석 도금조용 애노드는 백금화된 티타늄 불용성 전극 및 은 도금조용 가용성 은 애노드이다. 전류 밀도는 0.5 ASD이었다. 3 ㎛ 두께의 은 또는 은/주석 층이 패널 위에 증착되기 전까지 도금은 수행되었다.
각 패널은 각 코팅에 대한 변색에 대한 내성을 테스트하기 위해 2wt% 칼륨 설파이드(K2S) 용액에 10 분 동안 함침되었다. 은 코팅은 Ag2S 형성 및 심한 변색을 나타내는 암청색 외관을 지닌다. 은/주석 코팅은 실질적으로 순은 코팅과 비교했을 때 황의 존재에서 폴리설파이드가 은/주석 코팅과 아주 천천히 반응한 것을 나타내는 밝은 갈색을 가진다. 은/주석 코팅은 은 코팅보다 더 변색되는 것을 방지하는 코팅을 제공하였다.
실시예 7
은 고함량 은/주석 합금 층은 제형 I을 이용하여 1 cm x 3 cm의 황동 패널에 전기도금되었다. 전기도금은 전기도금 전지에서 1 ASD 와 50℃의 온도에서 수행되었다. 애노드는 백금화된 티타늄 불용성 전극이었다. 전기도금은 3 ㎛의 은/주석 합금 층이 패널에 증착되기 전까지 수행되었다. 1 cm x 3 cm의 제2 황동 패널은 SOLDERON™ BT-280 광택 주석 전기도금조(Dow Electronic Materials로부터 이용가능한)를 이용하여 광택 주석으로 도금되었다. 광택 주석의 3 ㎛ 층이 패널에 증착될 때까지 전기도금은 30℃에서 1 ASD로 수행되었다.
이후 은/주석 합금 납땜 성능은 IEC 60068-2-69("습윤 균형 방법에 의한 표면 장착 장치(SMD)용 전자 부품의 납땜 테스트")에 따라 테스트 되었고 기존의 광택 주석의 납땜 성능과 비교되었다. 땜납 전에 먼지, 기름 및 산화물을 제거하기 위해 비활성되었고 Metronelec(France)에 의해 공급된 플럭스 C25R에 각 샘플은 제1 함침되었다. 이후 20 mm/second 속도로 땜납으로 4 mm로 샘플에 동력을 공급하는 Metronelec/MENESCO ST 50 납땜장치(Metronelec로부터 이용가능한)에 샘플은 장착되었다. 땜납은 95.5wt% 주석, 3.8wt% 은 및 0.7wt% 구리를 포함하는 무연땜납이었다. 테스트 시간은 245℃에서 10 초였다. 장치에 부과된 프로그래밍된 소프트웨어는 땜납에 샘플이 도입될 때 힘뿐만 아니라 땜납이 샘플의 표면을 적실 때 힘까지 측정하는 수단을 제공하였다. 모든 측정은 시간의 함수로 이루어졌다. 제로 크로싱 시간의 임계 파라미터, 5 mN의 시간, 5 초 후의 평균 힘 및 5 초에서 각도는 소프트웨어 프로그램에 의해 계산되었고 힘 측정값으로부터 결정되었다. 테스트는 5회씩 수행되었다. 5회 테스트의 평균 결과는 하기 표 2에서 보여진다.
표 2
Figure 112015126153749-pct00006
결과 데이터는 은 고함량 은/주석 합금의 납땜 성능이 광택 주석과 유사한 것을 나타내었다. 은/주석 합금 및 광택 주석 모두의 크로싱 시간, 뿐만 아니라 5 mN에서 시간, 5 초 후의 평균 힘 및 5 초에서 각도는 1.2 초 미만의 임의의 제로 크로싱 시간이 산업에서 매우 양호한 것으로 간주되는 종래의 클래스 I 분류내에 들어갔다. 클래스 Ⅱ는 양호한 것으로 간주되었고 1.5 초 미만의 제로 크로싱을 가졌다. 클래스 Ⅲ는 2 초 미만의 제로 크로싱 시간으로 중간이고 클래스 Ⅳ는 제로 크로싱 시간이 없고 열악한 것으로 간주되었다. 은/주석 합금의 우수한 납땜성능은 전기 커넥터의 코팅물로 경질 금용 대체가능한 대체물이 될 수 있다는 것을 나타내었다.
실시예 8
세 가지의 주석 고함량 주석/은 합금 전기도금조는 하기 표 3에 보여준 것처럼 제조되었다.
표 3
Figure 112015126153749-pct00007
모든 세 가지 주석/은 전기도금조의 pH는 1 미만이었다. 각 주석/은 전기도금조는 비아에서 판 땜납 범프에 사용되었다. 4 cm x 4 cm의 웨이퍼 분절은 75 ㎛ (직경) x 75 ㎛ (깊이) 및 구리 시드 층의 포토레지스트 패턴화 비아와 함께 도금 셀에서 도금 욕에 함침되었고 주석/은 범프에 의해 도금되었다. 샘플은 각 도금조에서 8 ASD로 도금되었다. 각 도금조의 온도는 30℃이다. 불용성 이리듐 옥사이드 전극은 각 경우에 애노드로 사용되었다. 60 ㎛의 범프가 도금될 때까지 전기도금이 수행되었다.
수득한 주석/은 층의 형태는 히타치(Hitachi) S2460™ 스캐닝 전자현미경으로 검사되었다. 증착물은 균일하였고, 평탄하였고, 압축되었고, 결절이 없었다.
샘플용 수득된 주석-은 층의 은 농도는 종래의 AAS 방법에 의하여 측정되었다. 측정에 사용된 AAS 장치는 Varian 회사(Palo Alto, California)에서 제조되었다. 이 방법은 하기 단계를 포함한다: 1) 포토레지스트가 제거되는 것; 2) 각 주석-은 범프의 중량이 측정되는 것, 즉 10mg의 평균; 3) 이후 각 주석 은 범프는 30~40% 질산(주석/은을 용해시키기 위해 필요하면 더 많은 질산이 첨가된다)의 10 내지 20 mL를 가진 별도의 용기에서 용해되는 것; 4) 이후 각 비이커에서 용해된 주석/은은 별도의 100 mL 플라스크로 이동되었고 탈이온수와 용적으로 제공되었고 혼합되는 것; 및 5) 은의 양은 각 용액에서 측정되었고 은의 농도는 공식: %Ag = [10 x AASAg(ppm)]/중량(mg)을 이용하여 증착물에서 결정되는 것. 도금된 합금에서 각 금속의 양은 하기의 표 4와 같다.
표 4
Figure 112015126153749-pct00008
모든 도금조는 양호한 형태를 갖는, 관측가능한 결절이 없는 주석 고함량 주석/은 증착물을 제공한다.

Claims (10)

  1. 하나 이상의 은 이온 공급원;
    하나 이상의 주석 이온 공급원;
    하나 이상의 하기 화학식(II)의 화합물; 및
    하나 이상의 하기 화학식(III)의 화합물;을 포함하며,
    여기서 상기 화학식(III) 화합물 대 상기 화학식(II) 화합물의 비율이 중량비로 3:1 내지 30:1인, 주석/은 전기도금조:
    HO-R-S-R'-S-R"-OH (Ⅱ)
    (여기서 R, R' 및 R"은 동일 또는 상이하고, 1 내지 20 탄소 원자를 갖는 선형 또는 분지형 알킬렌 라디칼이다);
    Figure 112017023414040-pct00009

    (여기서 M은 수소, NH4, 나트륨 또는 칼륨이고, R1은 치환된 또는 비치환된 선형 또는 분지형 (C2-C20)알킬, 또는 치환된 또는 비치환된 (C6- C10)아릴이다).
  2. 제1항에 있어서, 은 이온 대 주석 이온 비율의 범위가 중량비로 1:1 내지 12:1인, 주석/은 전기도금조.
  3. 제2항에 있어서, 은 이온 대 주석 이온 비율의 범위가 중량비로 1:1 내지 6:1인, 주석/은 전기도금조.
  4. 제1항에 있어서, 화학식(III) 화합물 대 화학식(II) 화합물의 비율이 중량비로 3:1 내지 15:1인, 주석/은 전기도금조.
  5. a) 하나 이상의 은 이온 공급원, 하나 이상의 주석 이온 공급원, 하나 이상의 하기 화학식(II)의 화합물 및 하나 이상의 하기 화학식(III)의 화합물을 포함하는 주석/은 전기도금조와 기판을 접촉시키는 단계; 및
    b) 상기 기판상에 주석/은 합금을 전기도금하는 단계;를 포함하며,
    여기서 상기 화학식(III) 화합물 대 상기 화학식(II) 화합물의 비율이 중량비로 3:1 내지 30:1인, 주석/은 전기도금 방법:
    HO-R-S-R'-S-R"-OH (Ⅱ)
    (여기서 R, R' 및 R"은 동일 또는 상이하고, 1 내지 20 탄소 원자를 갖는 선형 또는 분지형 알킬렌 라디칼이다);
    Figure 112017023414040-pct00010

    (여기서 M은 수소, NH4, 나트륨 또는 칼륨이고, R1은 치환된 또는 비치환된 선형 또는 분지형 (C2-C20)알킬, 또는 치환된 또는 비치환된 (C6- C10)아릴이다).
  6. 제5항에 있어서, 기판이 복수의 상호연결 범프 패드를 갖는 반도체 다이인, 주석/은 전기도금 방법.
  7. 제6항에 있어서, 주석/은 전기도금 전에, 복수의 상호연결 범프 패드 위에 시드층을 형성하는 단계를 더 포함하는, 주석/은 전기도금 방법.
  8. 제7항에 있어서, 시드층 상에 주석/은 상호연결 범프를 전기도금하고, 이어서 상기 주석/은 상호연결 범프를 리플로(reflowing)하는 단계를 더 포함하는, 주석/은 전기도금 방법.
  9. 제1항에 있어서, 하나 이상의 화학식(II)의 화합물이, 2,4-디티아-1,5-펜탄디올, 2,5-디티아-1,6-헥산디올, 2,6-디티아-1,7-헵탄디올, 2,7-디티아-1,8-옥탄디올, 2,8-디티아-1,9-노난디올, 2,9-디티아-1,10-데칸디올, 2,11-디티아-1,12-도데칸디올, 5,8-디티아-1,12-도데칸디올, 2,15-디티아-1,16-헥사데칸디올, 2,21-디티아-1,22-도에이코산디올, 3,5-디티아-1,7-헵탄디올, 3,6-디티아-1,8-옥탄디올, 3,8-디티아-1,10-데칸디올, 3,10-디티아-1,8-도데칸디올, 3,13-디티아-1,15-펜타데칸디올, 3,18-디티아-1,20-에이코산디올, 4,6-디티아-1,9-노난디올, 4,7-디티아-1,10-데칸디올, 4,11-디티아-1,14-테트라데칸디올, 4,15-디티아-1,18-옥타데칸디올, 4,19-디티아-1,22-도에이코산디올, 5,7-디티아-1,11-운데칸디올, 5,9-디티아-1,13-트리데칸디올, 5,13-디티아-1,17-헵타데칸디올, 5,17-디티아-1,21-운에이코산디올 및 1,8-디메틸-3,6-디티아-1,8-옥탄디올로부터 선택되는 디하이드록시 비스-설파이드 화합물인, 주석/은 전기도금조.
  10. 제1항에 있어서, 하나 이상의 화학식(III)의 화합물이, 1-(2-디에틸아미노에틸)-5-머캅토-1,2,3,4-테트라졸, 1-(3-우레이도페닐)-5-머캅토테트라졸, 1-((3-N-에틸 옥살아미도)페닐)-5-머캅토테트라졸, 1-(4-아세트아미도페닐)-5-머캅토-테트라졸 및 1-(4-카복시페닐)-5-머캅토테트라졸로부터 선택되는 머캅토테트라졸인, 주석/은 전기도금조.
KR1020157036365A 2013-06-04 2014-06-04 은 및 주석 합금의 전기도금조 KR101729658B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/910,109 2013-06-04
US13/910,109 US9512529B2 (en) 2013-06-04 2013-06-04 Electroplating baths of silver and tin alloys
PCT/US2014/040941 WO2014165867A1 (en) 2013-04-06 2014-06-04 Electroplating baths of silver and tin alloys

Publications (2)

Publication Number Publication Date
KR20160013969A KR20160013969A (ko) 2016-02-05
KR101729658B1 true KR101729658B1 (ko) 2017-04-24

Family

ID=51062972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157036365A KR101729658B1 (ko) 2013-06-04 2014-06-04 은 및 주석 합금의 전기도금조

Country Status (6)

Country Link
US (1) US9512529B2 (ko)
EP (1) EP3004429B1 (ko)
JP (1) JP6083921B2 (ko)
KR (1) KR101729658B1 (ko)
CN (1) CN105492661B (ko)
WO (1) WO2014165867A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL3159435T3 (pl) * 2015-10-21 2018-10-31 Umicore Galvanotechnik Gmbh Dodatek do elektrolitów do stopu srebro-palladowego
WO2017115701A1 (ja) * 2015-12-28 2017-07-06 三菱マテリアル株式会社 ＳｎＡｇ合金めっき液
JP6210148B2 (ja) * 2015-12-28 2017-10-11 三菱マテリアル株式会社 ＳｎＡｇ合金めっき液
JP6601269B2 (ja) * 2016-03-02 2019-11-06 三菱マテリアル株式会社 めっき液
US20180053714A1 (en) * 2016-08-18 2018-02-22 Rohm And Haas Electronic Materials Llc Multi-layer electrical contact element
CN106392384B (zh) * 2016-11-21 2018-12-28 郑州航空工业管理学院 一种高锡含量的银钎料的电铸成形方法
JP2020056057A (ja) * 2018-09-28 2020-04-09 三菱マテリアル株式会社 コネクタ用端子材、コネクタ用端子及びコネクタ用端子材の製造方法
JP7059877B2 (ja) * 2018-09-28 2022-04-26 三菱マテリアル株式会社 コネクタ用端子材及びコネクタ用端子
US11242609B2 (en) * 2019-10-15 2022-02-08 Rohm and Hass Electronic Materials LLC Acidic aqueous silver-nickel alloy electroplating compositions and methods
CN110760902B (zh) * 2019-11-29 2022-01-25 上海天承化学有限公司 一种锡电镀液及其制备方法和应用
US11280014B2 (en) 2020-06-05 2022-03-22 Macdermid Enthone Inc. Silver/tin electroplating bath and method of using the same
US11578418B2 (en) 2021-03-29 2023-02-14 Rohm And Haas Electronic Materials Llc (Rhem) Silver electroplating compositions and methods for electroplating silver with low coefficients of friction

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778259A (en) 1971-05-20 1973-12-11 G Viglione Alloy of tin, silver and nickel
GB2069005A (en) 1980-02-05 1981-08-19 Plessey Co Ltd Intermetallic connector contact finishes
DE4243570C1 (de) 1992-12-22 1994-01-27 Heraeus Gmbh W C Elektrischer Kontaktkörper
EP0666342B1 (de) 1994-02-05 1998-05-06 W.C. Heraeus GmbH Bad zum galvanischen Abscheiden von Silber-Zinn-Legierungen
KR100219806B1 (ko) 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
JP2000212763A (ja) 1999-01-19 2000-08-02 Shipley Far East Ltd 銀合金メッキ浴及びそれを用いる銀合金被膜の形成方法
US7628903B1 (en) * 2000-05-02 2009-12-08 Ishihara Chemical Co., Ltd. Silver and silver alloy plating bath
DE10026680C1 (de) * 2000-05-30 2002-02-21 Schloetter Fa Dr Ing Max Elektrolyt und Verfahren zur Abscheidung von Zinn-Silber-Legierungsschichten und Verwendung des Elektrolyten
US6736954B2 (en) 2001-10-02 2004-05-18 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
US7122108B2 (en) 2001-10-24 2006-10-17 Shipley Company, L.L.C. Tin-silver electrolyte
JP5642928B2 (ja) * 2007-12-12 2014-12-17 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 青銅の電気めっき
EP2221396A1 (en) * 2008-12-31 2010-08-25 Rohm and Haas Electronic Materials LLC Lead-Free Tin Alloy Electroplating Compositions and Methods
EP2537962A1 (en) * 2011-06-22 2012-12-26 Atotech Deutschland GmbH Method for copper plating
EP2660360A1 (en) * 2011-08-30 2013-11-06 Rohm and Haas Electronic Materials LLC Adhesion promotion of cyanide-free white bronze
US8888984B2 (en) 2012-02-09 2014-11-18 Rohm And Haas Electronic Materials Llc Plating bath and method

Also Published As

Publication number Publication date
EP3004429B1 (en) 2018-07-18
CN105492661B (zh) 2018-01-12
US20140353162A1 (en) 2014-12-04
EP3004429A1 (en) 2016-04-13
US9512529B2 (en) 2016-12-06
JP6083921B2 (ja) 2017-02-22
CN105492661A (zh) 2016-04-13
WO2014165867A1 (en) 2014-10-09
KR20160013969A (ko) 2016-02-05
JP2016522327A (ja) 2016-07-28

Similar Documents

Publication Publication Date Title
KR101729658B1 (ko) 은 및 주석 합금의 전기도금조
JP6169211B2 (ja) 鉛を含まないスズ合金電気めっき組成物および方法
JP4758614B2 (ja) 電気めっき組成物および方法
US8888984B2 (en) Plating bath and method
JP4812365B2 (ja) 錫電気めっき液および錫電気めっき方法
CN104674311A (zh) 镀液和镀覆方法
WO2019181906A1 (ja) 錫又は錫合金めっき液、及びバンプの形成方法
JP2019173162A (ja) 錫又は錫合金めっき液及び該液を用いたバンプの形成方法
TWI519682B (zh) 銀和錫合金之電鍍浴
JPH10102276A (ja) 鉛及び鉛−錫合金めっき浴
Han Electrodeposition of Pb-free, Sn-based alloy solder films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant