CN104674311A - 镀液和镀覆方法 - Google Patents

镀液和镀覆方法 Download PDF

Info

Publication number
CN104674311A
CN104674311A CN201410858387.4A CN201410858387A CN104674311A CN 104674311 A CN104674311 A CN 104674311A CN 201410858387 A CN201410858387 A CN 201410858387A CN 104674311 A CN104674311 A CN 104674311A
Authority
CN
China
Prior art keywords
tin
alkyl
acid
electroplating
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410858387.4A
Other languages
English (en)
Inventor
J·沃尔蒂克
秦毅
J·D·普朗格
P·O·洛佩兹蒙特西诺斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/071,679 external-priority
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of CN104674311A publication Critical patent/CN104674311A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C25D3/32—Electroplating: Baths therefor from solutions of tin characterised by the organic bath constituents used
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder

Abstract

包含特定光亮剂和非离子表面活性剂的锡电镀液提供了具有良好形貌、降低的孔洞形成率以及改善的芯片内均匀性的含锡焊料沉积。

Description

镀液和镀覆方法
[0001] 本发明涉及电解金属电镀领域。特别地，本发明涉及电解锡电镀领域。
[0002] 金属和金属合金商业上很重要，特别是在它们通常用作电连接，精整加工和焊料 的电子工业中。锡-铅曾经是最常见的锡合金焊料，由于对铅的限制越来越严格，其使用越 来越少。无铅焊料，例如锡，锡-银，锡-铜，锡-铋，锡-银-铜等是锡-铅焊料的常见替 代品。这些焊料通常使用镀液，例如电镀液沉积在基材上。
[0003] 电镀具有金属涂覆层的工件的方法通常涉及在镀液中两个电极之间通过电流，其 中一个电极（典型地是阴极）是待镀工件。典型的锡镀液包含溶解的锡离子，水，用量足以 给镀液提供电导性的酸电解质例如甲磺酸，抗氧化剂，以及用来改善电镀均匀性和金属沉 积质量的专门的添加剂。这类添加剂包括表面活性剂，和颗粒细化剂，以及其它。
[0004] 无铅焊料电镀的特定应用在电子工业中存在一些挑战。例如，当用作铜柱上的覆 盖层时，相对少量的无铅焊料，例如锡-银焊料，沉积在铜柱上面。在电镀如此少量的焊料 时，在芯片内以及横穿晶片的每个凸柱顶上电镀均匀高度的焊料组合物通常很困难。使用 常规的焊料电镀液还会产生具有相对粗糙表面形貌的沉积，例如，具有通过光学轮廓测量 的约800nm或更大的平均表面粗糙度（Ra)。这类相对粗糙的表面形貌通常与重熔后焊料中 的孔洞形成相关，最终产生了对焊料连接可靠性的担忧。因此，工业界存在着对避免相对粗 糙的表面形貌问题，以及提供改善的芯片内均匀性的锡或锡-合金焊料沉积的兴趣。
[0005] 许多常规的锡电镀液是已知的。当期望得到光泽表面时，光亮剂，有时称为颗粒细 化剂，通常用于锡电镀液中。常规的光亮剂包括醛类、酮类、羧酸类，羧酸衍生物类、胺类或 其混合物。在美国专利第7, 314, 543号中已经报道了由含有磺丙基化的阴离子表面活性 剂，例如分子式为R(〇CH2CH2)nO(CH2) 3S03X的那些，其中R是正烷基，以及X是阳离子物种，以 及颗粒细化剂例如10-30ppm之间的亚苄基丙酮的酸性锡电镀液沉积得到的锡层在6个月 的环境条件下贮存后未显示出晶须。然而，当含有磺丙基化的阴离子表面活性剂和作为颗 粒细化剂的亚苄基丙酮的锡或锡-合金电镀液用来在半导体晶片上沉积含锡焊料凸块时， 这类焊料凸块遭遇不良形貌和非常差的芯片内（WID)均匀性，通常>30%WID。相应地，在 工业中仍然存在着对用于沉积同时具有可接受的形貌和良好芯片内均匀性的含锡焊料层， 例如焊料凸块，或者铜柱上的覆盖层的电镀液和镀覆方法的需求。
[0006] 本发明提供了一种电镀组合物，其包含：锡离子源、酸电解质以及0. 0001-0. 075g/ L的式（1)或式（2)的颗粒细化剂
[0007]
Figure CN104674311AD00031
[0008] 其中R1各自独立地是（C:_6)烷基、（(^6)烷氧基、羟基或卤素；R2和R3独立地选自H和沁_6)烷基；R4是氢、OH、（CH)烷基或0沁_6)烷基；m是0-2的整数；R5各自独立地是 (CV6)烷基；R6各自独立地选自氢、OH、（CH)烷基或0沁_6)烷基；n是1或2 ;以及p是0、 1或2 ;
[0009] 式⑶或式⑷的非离子表面活性剂：
Figure CN104674311AD00041
[0011] 其中A和B表示不同的氧化烯基团，以及x和y分别地表示各个氧化烯的重复单 元数目；以及水。
[0012] 本发明还提供了一种在半导体基材上沉积含锡层的方法，该方法包括：提供包含 多个导电性接合特征元件的半导体晶片；使所述半导体晶片与上述组合物接触；以及施加 足够的电流密度，在导电性接合特征元件上沉积含锡层。
[0013] 图1是显示使用本发明电镀液的锡-银合金焊料沉积的扫描电子显微镜图片 (SEM)〇
[0014] 图2是显示使用对比电镀液的锡-银沉积的SEM。
[0015] 除非上下文另有明确说明，如本说明书所用，下列缩略词具有下述含义：ASD=A/ dm2 =安培每平方分米；°C=摄氏度；g=克；mg=毫克；L=升，A=埃；nm=纳米；ym= 微米=微米;_=毫米;min=分钟；DI=去离子的；以及mL=毫升。除非另有说明，所有 含量为重量百分比（"wt%")，以及所有比值为重量比。所有的数值范围均包括端点值，并 且可以以任何顺序组合，除非很明显地这类数值范围相加达100 %。
[0016] 如本说明书所用，在本发明中，术语"电镀"指的是金属电镀。"沉积"和"电镀"在 本说明书中可以互换使用。"纯锡"指的是非锡合金的锡沉积，尽管这类沉积可以含有至多 5原子％的杂质。"卤化物"指的是氟化物、氯化物、溴化物和碘化物。冠词"一个"，"一种" 和"该"表示单数和复数。"烷基"表示直链的、支链的和环状的烷基。"芳基"表示芳香族碳 环和芳香族杂环。术语"（甲基）丙烯酸"同时表示"丙烯酸"和"甲基丙烯酸"。当一个元 件表示为"置于"另一元件上，它可以直接位于该另一元件上，或者它们之间可以存在中间 元件。相比之下，当一个元件表示为"直接置于"另一元件上，则不存在中间元件。如本文 所用，术语"和/或"包括一种或多种相关所列条目的任意和所有组合。
[0017] 本发明的组合物包含：锡离子源、酸电解质以及0.0001-0. 075g/L的式（1)或式 (2)的颗粒细化剂
Figure CN104674311AD00042
[0019] 其中R1各自独立地是（Cd烷基、和_6)烷氧基、羟基或卤素；R2和R3独立地选自H和和_6)烷基；R4是氢、OH、（C:_6)烷基或0((^6)烷基；m是0-2的整数；R5各自独立地是 (CV6)烷基；R6各自独立地选自氢、OH、（CH)烷基或0沁_6)烷基；n是1或2 ;以及p是0、 1或2 ;式（3)或式⑷的非离子表面活性剂：
Figure CN104674311AD00051
[0021] 其中A和B表示不同的氧化烯基团，以及x和y分别地表示各个氧化烯的重复单 元数目；以及水。
[0022] 任何可溶于镀液的二价锡盐均适合用作锡离子源。这类锡盐的实例包括，但不限 于，氧化锡和盐例如卤化锡，硫酸锡，烷烃磺酸锡例如甲烷磺酸锡和乙烷磺酸锡，芳基磺酸 锡例如苯基磺酸锡，苯酚磺酸锡，甲酚磺酸锡和甲苯磺酸锡，链烷醇磺酸锡，等等。使用卤 化锡时，优选卤化物是氯化物。优选锡化合物是氧化锡，硫酸锡，氯化锡，烷烃磺酸锡或芳 基磺酸锡。更优选地，锡盐是以下的酸的亚锡盐：甲烷磺酸，乙烷磺酸，丙烷磺酸，2-羟基乙 烷-1-磺酸，2-羟基丙烷-1-磺酸，1-羟基丙烷-2-磺酸，苯基磺酸，甲苯磺酸，苯酚磺酸或 甲酚磺酸，以及更加优选甲烷磺酸，苯基磺酸或苯酚磺酸。也可以使用锡盐的混合物。用于 本发明的锡化合物通常可以通过各种来源的商业途径得到，并且不经进一步纯化就可以使 用。或者，用于本发明的锡化合物可以使用文献中的已知方法制备。典型地，在本发明组合 物中的锡离子含量范围是10_300g/L，优选20-200g/L，以及更优选30-100g/L。
[0023] 任何可溶于镀液而且不会对电解质组合物产生其他不良影响的酸电解质均可以 用于本发明。合适的酸电解质包括，但不限于：烷烃磺酸如甲烷磺酸、乙烷磺酸和丙烷磺酸， 芳基磺酸如苯磺酸，甲苯磺酸，苯酚磺酸，以及甲酚磺酸；链烷醇磺酸；硫酸；磺胺酸；以及 无机酸，例如，盐酸，氢溴酸和氟硼酸。烷烃磺酸和芳基磺酸是优选的酸电解质，并且更加优 选为烷烃磺酸。特别优选为甲烷磺酸。酸电解质的混合物特别有用，例如，但不限于，烷烃 磺酸和硫酸的混合物。因此，在本发明中使用多于一种酸电解质可能是有利的。用于本发 明的酸电解质通常可以通过商业途径得到，并且不经进一步纯化就可以使用。或者，酸电解 质可以使用文献中的已知方法制备。典型地，本发明中酸的含量范围是l〇-l〇〇〇g/L，优选 20-750g/L，以及更加优选 30-500g/L。
[0024] 本发明的组合物包含颗粒细化剂，选自式（1)或式（2)的化合物
Figure CN104674311AD00052
[0026] 其中R1各自独立地是（C:_6)烷基，（(^6)烷氧基，羟基或卤素；R2和R3独立地选自 H和和_6)烷基；R4是H，OH，（CJ烷基或(KU烷基；m是0-2的整数；R5各自独立地是 (U烷基；R6各自独立地选自H，OH，（CH)烷基或0和_6)烷基；n是1或2 ;以及p是0、1 或2。优选地，R1各自独立地是（Cm)烷基，和_3)烷氧基，或羟基，以及更优选是和_4)烷 基，和_ 2)烷氧基，或羟基。优选R2和R3独立地选自H和（Ci_3)烷基，以及更优选选自H和 甲基。优选地，R4是H，OH，（Ch)烷基或0沁_4)烷基，以及更优选是H，0H，或（U烷基。 优选R5是（Ch)烷基，以及更优选是（CV3)烷基。R6各自优选选自H，0H，或（Cm)烷基，更 优选是H，0H，或沁_3)烷基，以及更优选是H或0H。优选m是0或1，以及更优选m是0。优 选地，n= 1。优选p是0或1，以及更优选p= 0。可以使用颗粒细化剂的混合物，例如2 个不同的式1颗粒细化剂，2个不同的式2颗粒细化剂，或者式1颗粒细化剂和式2颗粒细 化剂的混合物。优选颗粒细化剂是式（1)的化合物。
[0027] 用作颗粒细化剂的示例性化合物包括，但不限于肉桂酸，肉桂醛，亚苄基丙酮，吡 啶甲酸，吡啶二羧酸，吡啶甲醛，吡啶二甲醛，或其混合物。优选的颗粒细化剂包括肉桂酸， 肉桂醛，以及亚苄基丙酮。
[0028] 颗粒细化剂在本发明镀液中存在的含量是0.0001-0. 045g/L。优选地，颗粒细 化剂存在的含量是〇. 0001-0. 〇4g/L，更优选含量是0. 0001-0. 035g/L，以及更优选含量是 0. 0001-0. 03g/L。用作颗粒细化剂的化合物通常可以通过各种来源的商业途径得到，并且 可以直接使用或者可以进一步纯化。
[0029] 一种或多种非离子表面活性剂用于本发明的组合物，其为源自不同的氧化烯加成 到乙二胺化合物得到的四官能度聚醚。这类表面活性剂具有式（3)或式（4):
Figure CN104674311AD00061
L0031J 具中A和B农不小冋的氧化烯基团，以及x和y分别地农不谷个氧化烯的里复早兀 数目。优选地，A和B选自（C2_4)氧化稀，以及更优选选自氧化丙烯（P0)和氧化乙烯（E0)。 式3和4化合物中的氧化烯基团可以是嵌段、交替或者无规排列，以及优选是嵌段排列。式 3和4中x:y的摩尔比典型地为10 : 90-90 : 10,以及优选10 : 90-80 : 20〇这些非 离子表面活性剂典型地具有500-40000,以及优选750-35000,以及更优选1000-30000的 平均分子量。这类四官能度聚醚通常可以由商业途径得到，例如源自BASF(Ludwigshafen， Germany)的TETR0NIC品牌，并且可以直接使用，无须进一步纯化。这些非离子表面活性 剂典型地在电解质组合物中存在的浓度是1-10,OOOppm，基于组合物的重量计，以及优选 5-10,OOOppm。
[0032] 通常，本发明的组合物含有水。水可以以较宽范围含量存在。可以使用任何类型 的水，例如蒸馏水、DI水或自来水。
[0033] 本发明组合物可任选地包含一种或多种添加剂，例如抗氧化剂、有机溶剂、合金金 属、导电性酸类、第二颗粒细化剂、第二表面活性剂、络合剂，及其混合物。
[0034] 在本发明组合物中可任选地加入抗氧化剂，以帮助使锡维持在可溶解性的二价状 态。优选，在本发明组合物中使用一种或多种抗氧化剂。示例性的抗氧化剂包括，但不限于， 氢醌和羟基化的芳香族化合物，包括这类芳香族化合物的磺酸衍生物，并且优选是氢醌、甲 基氢醌、雷琐酚、儿茶酚、1，2, 3-三羟基苯、1，2-二羟基苯-4-磺酸、1，2-二羟基苯-3, 5-二 磺酸、1，4-二羟基苯-2-磺酸、1，4-二羟基苯-2, 5-二磺酸以及2,4-二羟基苯磺酸。这类 抗氧化剂已在美国专利第4, 871，429号中公开。其它合适的抗氧化剂或还原剂包括，但不 限于，钒化合物，例如乙酰丙酮氧钒、三乙酰丙酮钒、卤化钒、卤氧化钒、烷氧化钒和烷氧化 氧钒。这类还原剂的用量是本领域技术人员所熟知的，但是典型地在0.l-l〇g/L，以及优选 l-5g/L的范围内。这类抗氧化剂通常可以通过各种来源的商业途径得到。
[0035] 可选的有机溶剂可以加入到本发明的锡电镀组合物中。用于本发明组合物的典型 溶剂是脂肪族醇类。优选的有机溶剂是甲醇、乙醇、正丙醇、异丙醇、正丁醇以及异丁醇。这 类溶剂可以以〇. 〇5_15g/L，以及优选0. 05-10g/L的含量用于本发明的锡电镀组合物中。
[0036] 任选地，本发明的镀液可以含有一种或多种合金金属离子源。合适的合金金属包 括，但不限于，银、金、铜、铋、铟、锌、锑、锰，及其混合物。优选的合金金属是银、铜、铋、铟，及 其混合物，以及更优选是银。优选本发明的组合物是不含铅的。合金金属的任意镀液可溶 于镀液的盐可适合用作合金金属离子源。这类合金金属盐的例子包括，但不限于：金属氧化 物、金属卤化物、金属氟硼酸盐、金属硫酸盐、金属烷烃磺酸盐例如金属甲烷磺酸盐、金属乙 烷磺酸盐和金属丙烷磺酸盐、金属芳基磺酸盐例如金属苯磺酸盐、金属甲苯磺酸盐和金属 苯酚磺酸盐、金属羧酸盐例如金属葡萄糖酸盐和金属醋酸盐；等等。优选的合金金属盐是金 属硫酸盐、金属烷烃磺酸盐以及金属芳基磺酸盐。当一种合金金属加入到本发明组合物中， 得到二元合金沉积。当2种，3种或更多种不同的合金金属加入到本发明组合物中，得到三 元，四元或更多元的合金沉积。用于本发明组合物的这类合金金属的含量取决于期望的特 定锡合金。这类合金金属的含量选择是本领域技术人员力所能及的。当使用特定合金金属， 例如银时，可能需要额外的络合剂，这对于本领域技术人员来说是容易想到的。这类络合剂 (或者配位剂）是本领域中熟知的，并且可以以任意合适含量使用。
[0037] 导电性酸可任选地加入到本发明组合物中。这类导电性酸包括，但不限于，硼酸、 链烷酸、羟基链烷酸，以及这些酸的盐，只要其是水溶性的即可。优选的是甲酸、醋酸、草酸、 柠檬酸、马来酸、酒石酸、葡糖酸、葡糖二酸、葡糖醛酸以及这些酸的盐。当使用这类导电性 酸和它们的盐的时候，这类导电性酸和它们的盐可以以常规含量使用。
[0038] 除了上述颗粒细化剂之外，本发明组合物还任选地包含一种或多种第二颗粒细化 剂。较宽范围的这类第二颗粒细化剂是本领域中已知的，并且任何种类均是合适的，例如描 述于美国专利第4, 582, 576号中的那些。优选的用于本发明组合物的第二颗粒细化剂是 a，不饱和脂肪族羰基化合物，包括但不限于，a，不饱和羧酸、a，不饱和羧酸 酯、a，|3 -不饱和酰胺以及a，|3 -不饱和醛。优选地，第二颗粒细化剂选自a，|3 -不饱 和羧酸、a，0 -不饱和羧酸酯以及a，0 -不饱和醛，以及更优选a，0 -不饱和羧酸，以及 a，0 -不饱和醛。示例性的第二颗粒细化剂包括（甲基）丙烯酸、丁烯酸、（甲基）丙烯酸 沁_6)烷基酯、（甲基）丙烯酰胺、丁烯酸沁_ 6)烷基酯、丁烯酰胺、丁烯醛、（甲基）丙烯醛， 或其混合物。优选的a，不饱和脂肪族羰基化合物是（甲基）丙烯酸、丁烯酸、丁烯醛、 (甲基）丙烯醛，或其混合物。当存在时，第二颗粒细化剂典型的使用量是〇.〇〇5_5g/L。优 选地，第二颗粒细化剂的含量是0. 005-0. 5g/L，更优选含量是0. 005-0. 25g/L，以及更优选 是0. 01-0. 25g/L。用作第二颗粒细化剂的化合物通常可以通过各种来源的商业途径得到， 并且可以直接使用或者可以进一步纯化。
[0039] 任选地，一种或多种第二表面活性剂可以用于本发明组合物中。这类第二表面活 性剂可以是阴离子型的、非离子型的、两性离子型的或阳离子型的。优选是非离子型的。这 类第二表面活性剂典型地具有200-100, 000,优选500-50, 000,更优选500-25, 000,以及更 优选750-15, 000的平均分子量。当用于本发明组合物时，这类第二表面活性剂典型的浓度 是1-10,OOOppm，基于组合物的重量，并且优选5-10,OOOppm。优选的非离子表面活性剂是 含氧化烯的表面活性剂，特别是聚亚烷基二醇，以及（C2_4)氧化烯缩合产物，它们均可以被 具有一种类型的氧化烯或具有2种或更多种不同的氧化烯的具有至少一个羟基基团和20 个或更少碳原子的有机化合物封端。优选的氧化烯是氧化乙烯，氧化丙烯，氧化丁烯及其混 合物。
[0040] 典型地，用作第二表面活性剂的聚亚烷基二醇是平均分子量范围在200-100, 000， 以及优选900-20, 000的那些。优选的聚亚烷基二醇是聚乙二醇和聚丙二醇。这类聚亚烷 基二醇可以通过各种来源的商业途径得到，并且无须进一步纯化就可以使用。还可以合适 地使用其中一个或多个端基氢被烃基替换的封端聚亚烷基二醇。合适的聚亚烷基二醇的实 例是式R-〇_(CXYCX'Y' 0)nR'的那些，其中R和R'独立地选自H，（C2_2Q)烷基基团和C6_2Q芳 基基团；X，Y，X'和Y'各自独立地选自氢，烷基例如甲基，乙基或丙基，芳基例如苯基，或芳 烷基例如苯甲基；以及n是5-100, 000的整数。典型地，X，Y，X'和Y'的一个或多个是氢。
[0041] 特别有用的（C2_4)氧化烯缩合产物是氧化乙烯/氧化丙烯（"E0/P0"）共聚物。合 适的E0/P0共聚物通常E0 :P0的重量比是10 : 90-90 : 10,以及优选是10 : 90-80 : 20。 这类E0/P0共聚物优选平均分子量是1000-15, 000。优选的E0/P0共聚物是具有E0/P0/E0 或P0/E0/P0结构的嵌段共聚物。这类E0/P0共聚物可以通过各种来源得到，例如源自巴斯 夫公司（BASF)的商标名为PLUR0NIC的那些。合适的由具有至少一个羟基基团和20个碳 原子或更少碳原子的有机化合物封端的氧化烯缩合产物包括那些具有一至七个碳原子的 脂肪族烃，不饱和芳香化合物或者在烷基基团中具有六个碳原子或更少碳原子的烷基化芳 香族化合物，例如在美国专利No. 5, 174, 887中公开的那些。脂肪族醇可以是饱和的或不饱 和的。合适的芳香族化合物是具有至多两个芳环的那些。在使用氧化乙烯衍生化之前，芳 香族醇具有至多20个碳原子。这类脂肪族和芳香族醇可以进一步取代，例如使用硫酸酯/ 盐或磺酸酯/盐基团取代。这类合适的氧化烯化合物包括，但不限于：具有12摩尔E0的乙 氧基化聚苯乙烯化苯酚，具有5摩尔E0的乙氧基化丁醇，具有16摩尔E0的乙氧基化丁醇， 具有8摩尔E〇的乙氧基化丁醇，具有12摩尔E0的乙氧基化辛醇，具有13摩尔E0的乙氧 基化0 _萘酚，具有10摩尔E0的乙氧基化双酚A，具有30摩尔E0的乙氧基化硫酸盐/酯 化双酚A以及具有8摩尔E0的乙氧基化双酚A。
[0042] 本发明的电镀组合物可以通过本领域中已知的任意合适方法制备。典型地，它们 通过向容器中加入酸性电解质，随后加入锡化合物，颗粒细化剂，表面活性剂，可选的水和 任意其它可选成分进行制备。组合物中的组分可以采用其它加入顺序。一旦制成组合物， 移除不期望的材料，例如通过过滤除去，然后加入水以调节组合物的最终体积。为了增加沉 积速率，可以通过任意已知手段搅动组合物，例如对该组合物进行搅拌，泵吸，喷射或喷雾。
[0043] 本发明的镀液是酸性的，也就是说，它们的pH小于7。典型地，本发明的镀液具有 从-1至< 7的pH值，优选从-1至6. 5,更优选从-1至6,以及更优选从-1至2。
[0044] 本发明的电镀组合物适合用于沉积含锡层，其可以是纯锡层或锡合金层。示例 性的锡合金层包括，但不限于，锡-银，锡-银-铜，锡-银-铜-锑，锡-银-铜-锰， 锡-银-铋，锡-银-铟，锡-银-锌-铜，以及锡-银-铟-铋。优选地，本发明的电镀组 合物沉积纯锡，锡-银，锡-银-铜，锡-银-铋，锡-银-铟，以及锡-银-铟-铋，以及更 优选纯锡，锡-银或锡-银-铜。从本发明电镀液中沉积的合金包含含量范围从0. 01至 99. 99wt%的锡，以及含量范围从99. 99至0.Olwt%的一种或多种合金金属，基于合金的重 量计，所述含量通过原子吸收光谱（AAS)，X-射线荧光（XRF)，电感耦合等离子法（ICP)或差 示扫描量热法OSC)测定。优选地，使用本发明沉积的锡-银合金含有从75至99. 99wt% 的锡和0. 01至10wt%的银以及任何其它合金金属。更优选地，锡-银合金沉积含有从95 至99. 99wt%的锡和0. 1至5wt%的银以及任何其它合金金属。锡-银合金是优选的锡合金 沉积，并且优选含有从90至99. 9wt%的锡，以及从10至0.lwt%的银。更优选地，锡-银 合金沉积含有从95至99. 99wt%的锡以及从5至0.lwt%的银。对许多应用来说，可以使 用合金的共熔组合物。根据本发明沉积的合金基本上不含铅，也就是说，它们含有<lwt%， 更优选< 0. 5wt%，以及更加优选< 0. 2wt%的铅，以及更为优选无铅。
[0045] 当期望得到含锡层时，以及特别用于在包含多个导电性接合特征元件的半导体晶 片上沉积含锡焊料层时，本发明的电镀组合物可用于多种电镀方法中。电镀方法包括，但不 限于，水平或垂直晶片电镀，滚镀，挂镀和高速镀例如连续镀和喷镀，以及无挂镀（rackless plating)，优选水平晶片电镀或垂直晶片电镀。很多种基材可以使用根据本发明的含锡 沉积进行电镀。待镀基材是导电性的并且可以包含铜、铜合金、镍、镍合金、含镍_铁的材 料。这类基材可以是电子元件的形式，例如铅框架、连接器、片状电容器、片状电阻器以及 半导体封装体；塑料例如线路板；以及半导体晶片；并且优选是半导体晶片。相应地，本发 明还提供了在半导体晶片上沉积含锡层的方法，该方法包括：提供包含多个导电性接合特 征元件的半导体晶片；使半导体晶片与上述组合物接触；以及施加足够的电流密度，在导 电性接合特征元件上沉积含锡层。优选地，接合特征元件包含铜，其可以是纯铜层的形式， 铜合金层，或者包含铜的任意互连结构的形式。铜柱是一种优选的导电性接合特征元件。 任选地，铜柱可以包含顶部金属层，例如镍层。当导电性接合特征元件具有顶部金属层时， 则纯锡焊料层沉积在接合特征元件的顶部金属层上。导电性接合特征元件，例如接合垫， 铜柱，等等，是本领域中熟知的，例如描述于U.S.专利No. 7, 781，325以及U.S.专利公开 No. 2008/005459,2008/0296761 和 2006/0094226 中。
[0046] 如本文中所用，术语"半导体晶片"旨在包括"电子器件基材"，"半导体基材"，"半 导体器件"以及用于多级互连的多种封装体，包括单芯片晶片，多芯片晶片，用于多级的封 装体，或者其它需要焊料连接的组装体。特别合适的基材是图案化的晶片，例如图案化的硅 晶片，图案化的蓝宝石晶片，以及图案化的砷化镓晶片。这类晶片可以是任意合适的尺寸。 优选的晶片直径是200nm-300nm，尽管根据本发明可以合适地利用具有更小和更大直径的 晶片。如本文中所用，术语"半导体性基材"包括具有一个或多个半导体层的任何基材或者 包括半导体器件的活性或可操作部分的结构。术语"半导体基材"定义为表示包含半导体 性基材的任意构造，包括但不限于，块体半导体性材料例如半导体性晶片，单独或在其上包 含其它材料组装体中，以及半导体性材料层，单独或在其上包含其它材料组装体中。半导体 器件表示在其上已经存在或者正被成批制备至少一个微电子器件的半导体基材。
[0047] 通过使基材与本发明的组合物接触并且施加一定时间的电流密度在基材上沉积 含锡层而在基材上电镀含锡层。这种接触可以是通过将待镀基材放置于镀液组合物中，或 者将镀液组合物泵送至基材上来进行的。基材是导电性的并且是阴极。镀液含有阳极，其 可以是可溶的或不可溶的。电位通常施加到阴极上。施加足够的电流密度并且实施一定时 间的电镀，足以在基材上沉积具有期望厚度的含锡层。通过使晶片与本发明的镀液接触并 且施加一定时间的电流密度在多个接合特征元件上沉积含锡层而电镀包含多个接合特征 元件的半导体晶片。半导体晶片作为阴极。
[0048] 用于沉积含锡层的特定电流密度取决于特定的电镀方法，待镀基材，以及待镀的 是纯锡还是锡合金层。合适的电流密度是0.l-200A/dm2。优选地，电流密度是0. 5-100A/ dm2,更优选是0. 5-30A/dm2,更加优选是0. 5-20A/dm2,以及最优选是2-20A/dm2。根据待镀 的特定接合特征元件，以及本领域技术人员已知的其它考虑，可以采用其它电流密度。这类 电流密度的选择是本领域技术人员能够做出的。
[0049] 含锡层可以在10°C或更高的温度下，优选在10_65°C的范围内，以及更优选 15-40 °C下沉积。通常来说，对于给定的温度和电流密度，基材电镀时间越长，沉积越厚，时 间越短，沉积越薄。因此，基材在电镀组合物中保持的时间可以用来控制所得含锡沉积的厚 度。通常，金属沉积速率可以高达15ym/min。典型地，沉积速率范围可以是0.5-15ym/ min，以及优选 1-10ym/min〇
[0050] 本发明的电解质组合物可以用于上述多种应用，示例性应用是用于形成晶片级封 装的互连凸块（焊料凸块）。该方法涉及提供一个具有多个导电性接合特征元件（例如互 连凸块焊盘）的半导体芯片（晶片芯片），在接合特征元件上形成一籽晶层，通过使半导体 芯片与本发明的电镀组合物相接触并在电镀组合物中通过电流，将含锡互连凸块层沉积在 接合特征元件上，从而将含锡层互连凸块层沉积在基材上，然后使互连凸块层重熔，形成焊 料凸块。导电性互连凸块焊盘可以是一层或多层的金属、复合金属或金属合金，典型地通过 物理气相沉积法（PVD)如溅射制得。典型的导电性接合特征元件包括而不仅限于：铝、铜、 氮化钛及其合金。
[0051] 在接合特征元件上形成钝化层，并且通过蚀刻工艺，典型地为干刻蚀，在其中形成 延伸到该接合特征元件的开口。钝化层一般是绝缘材料，例如氮化娃、氮氧化娃或氧化娃， 例如磷硅酸盐玻璃。这类材料可以通过化学气相沉积（CVD)工艺，如等离子体增强CVD进 行沉积。凸块下金属化（UBM)结构沉积在器件上，该结构一般是由多个金属或金属合金层 形成。对于待形成的互连凸块，UBM作为黏合层和电接触基质（籽晶层）。形成UBM结构的 层可以通过PVD，如溅射或蒸发，或是CVD工艺制备。不作为限制，UBM结构可以是，例如一 种按如下顺序包括铬底层、铜层以及锡上层的复合结构。镍是用于UBM应用的一种金属。
[0052] 通常，在半导体晶片上施用光刻胶层，随后通过标准光刻曝光和显影技术，形成具 有内部有开口或通道（镀孔）的图案化光刻胶层（或镀层掩模）。镀层掩模的尺寸（镀层 掩模的厚度和图案中开口的尺寸）决定了沉积在I/O焊盘和UBM上的锡-银层的大小和位 置。这种沉积的直径范围一般是5-300ym，优选10-150ym。这类沉积的高度范围一般是 10-150ym，优选15-150ym，更优选20-80ym。合适的光刻胶层材料可以通过商业途径得 到（例如购自Dow电子材料公司，马尔伯勒，马萨诸塞州，美国），并且是本领域熟知的。
[0053] 互连凸块材料通过使用上述电镀组合物进行电镀而沉积在器件上。互连凸块材料 包括，例如，纯锡或任意合适的锡合金。示例性的锡合金是上述的那些。可以期望使用处于 它们的共熔组合物，或者其它合适的组合物的这类合金。凸块材料电沉积在镀孔所限定的 区域内。为此目的，一般使用直流或脉冲镀技术的水平或垂直晶片电镀系统，例如液体储存 器型电镀系统。在电镀过程中，互连凸块材料完全填充通孔，并向上延伸并延伸到电镀掩模 丁表面的一部分之上，从而得到蘑菇状金属沉积。这确保了沉积足够量的互连凸块材料，从 而在重熔后能够获得期望的球体尺寸。在通孔电镀过程中，光刻胶材料的厚度应当足够大， 使得在镀层掩模通孔中能包含适当体积的互连凸块材料。在电镀互连凸块材料前，最好将 铜层或镍层电沉积在镀孔中。这类金属层可以作为重熔时互连凸块的可浸润基体。
[0054] 在互连凸块材料沉积之后，用适当的溶剂或其它移除剂将电镀掩模剥离下来。这 类移除剂是现有技术中熟知的。随后使用已知技术对UBM结构进行选择性蚀刻，从而去除 互连凸块周围和之间区域中所有金属。
[0055] 又或者，在光刻胶层中形成镀孔之后，不含铅的金属互连结构，例如凸柱，可以沉 积在接合特征元件上。铜柱是常规的。典型地，这类金属沉积在镀孔被完全填充之前停止。 这类互连结构，例如铜柱，可以使用上述电镀组合物通过电镀工艺被含锡层覆盖。含锡层电 沉积在镀孔所限定的区域内。为此目的，一般使用直流或脉冲镀技术的水平或垂直晶片电 镀系统，例如液体储存器型电镀系统。顶金属层例如镍层，可以在电镀含锡层之前在铜柱顶 部上电沉积在镀孔中。这类顶金属层可以用作纯锡焊料层的可润湿基体，和/或提供阻挡 层。这类含锡层的高度可以在从20至50ym范围内，尽管其它高度可以是合适的，并且具 有与沉积在上面的互联结构基本上相同的直径。在含锡焊料层沉积之后，用适当的溶剂或 其它移除剂将电镀掩模剥离下来。这类移除剂是现有技术中熟知的。随后使用已知技术对 UBM结构进行选择性蚀刻，从而去除互连凸块周围和之间区域中所有金属。
[0056] 然后晶片任选地用焊剂处理，再在重熔炉中加热至含锡焊料层熔化并且流动形成 被截顶的基本球形的温度。加热工艺是本领域已知的，包括，例如红外、传导和对流技术，及 其组合。重熔的互连凸块通常会与UBM结构的边缘共同膨胀。热处理步骤可以在惰性气氛 或空气中进行，特定工艺的温度和时间取决于互连凸块材料的特定组成。
[0057] 由本发明的组合物电沉积的含锡焊料当沉积后（或电镀后）是基本上不含孔 洞的，优选这些焊料在一个重熔循环后以及优选在重复的重熔循环后，例如在3个重 熔循环后，以及更优选在5个重熔循环后基本上不含孔洞。合适的重熔循环使用来自 SikamaInternational公司的Falcon8500工具，具有5个加热区和2个冷却区，使用 140/190/230/230/260°C的温度，停留时间是30秒，传送速率大约是100cm/min，以及氮气 流速是 40 立方英尺/ 小时。Alpha100-40 助焊剂（CooksonEletronics，JerseyCity，New Jersey，USA)是用于该焊熔工艺的合适助焊剂。如本文中所用，术语"孔洞"同时表示界面 孔洞以及块体含锡层内的孔洞。通过"基本上不含孔洞"，表示使用Cougar微聚焦X-射线系 统（YXLONInternationalGMbH，Hamburg，Germany)观察，没有直径大于 3ym，优选 2ym， 以及更优选lum的孔洞。
[0058] 焊料凸块的均匀性对于确保组件与晶片的正常连接非常关键。芯片内（WID)均匀 性用来测定在给定的芯片内含锡沉积的平均高度的均匀性。晶片内（WIW)均匀性用来测定 整个半导体晶片上含锡沉积的平均高度的均匀性。通过具有75ym直径的通孔，3个不同 的节距尺寸（150, 225和375ym)，可镀面积是3-20%，负性干膜光刻胶高度是75ym，以及 籽晶是1 kATi/3kACu的图案化晶片测试，使用本发明的组合物在半导体晶片上沉积的 含锡焊料具有非常优异的WID和WIW均匀性。使用光针轮廓仪（KLA-TencorP-15Surface Profiler，Milpitas，California，USA)测定每个芯片上11个凸块的高度，获得芯片内 (1) (WID)均匀性（或共平面性），通过公式1计算得到：[0059]
Figure CN104674311AD00121
[0060] 其中h_是芯片中最高含锡凸块的高度，hmi，芯片中最低含锡凸块的高度，以及 havg是芯片中含锡焊料凸块的平均高度。共平面值（或WID均匀性）越小，含锡焊料凸块 越均匀。本发明的电镀组合物具有非常优异的WID均匀性，其WID均匀性< 5 %，以及优选 < 3 %。这类焊料沉积还显示出非常优异的WIW均匀性，其WIW均匀性< 5 %，优选< 4. 5 %， 以及更加优选< 4%。本发明的电镀组合物还在电镀后提供了具有相对光滑表面的含锡 焊料沉积，也就是说，在电镀后表面的平均表面粗糙度（Ra) < 200nm，优选< 150nm，以及 更加优选<l〇〇nm，使用光学轮廓仪（LeicaDCM3D，LeicaMicrosystemGmbH，Wetzlar， Germany)进行测定。
[0061] 实施例1 :通过下列方法制备用于沉积锡_银合金的电镀组合物，混合75g/L的锡 (来自甲烷磺酸锡）、〇. 65g/L的银（来自甲烷磺酸银）、104g/L的甲烷磺酸、5g/L的源自 E0和P0与乙二胺非离子表面活性剂依次加成得到的四官能度嵌段共聚物（E0 :P0大约为 40 : 60，TETR0NIC90R4)、0. 0166g/L的亚苄基丙酮作为第一颗粒细化剂、0.lg/L的甲基丙 烯酸作为第二颗粒细化剂、〇. 6g/L的二硫代烷基二醇作为第一银络合剂、3.lg/L的巯基四 唑衍生物作为第二银络合剂、1. 5g/L的醇溶剂、lg/L的商业抗氧化剂，以及DI水（余量）。 组合物的pH值< 1。
[0062] 将具有75ym(直径）X75ym(深度）的光刻图案化通孔以及铜籽晶层的 4cmX4cm的晶片小块浸没到上述电镀组合物中，并且使用8A/dm2的电流密度电镀锡-银凸 块。镀液温度是25°C。不可溶的镀铂钛电极用作阳极。实施电镀，直到镀上60ym的凸块。 图1是电镀后锡-银焊料凸块的SEM图。从图1中可以看出，所得锡-银焊料凸块沉积是平 的并且具有光滑的形貌。我们发现，所镀晶片小块在电镀后具有非常优异的5%的WID均匀 性，具有使用LeicaDCM3D光学轮廓仪测定的250nm的平均表面粗糙度。随后锡-银焊料 沉积使用Falcon8500工具（SikamaInternational公司）重恪一次，该工具具有5个加 热区和2个冷却区，使用140/190/230/230/260°C的温度，停留时间是30秒，并且传送速率 大约是l〇〇cm/min，以及氮气流速是40立方英尺/小时。焊料沉积使用Alpha100-40助焊 剂重熔。重熔的锡-银沉积使用Cougar微聚焦X-射线系统（YXLONInternationalGMbH， Hamburg，Germany)进行评价，发现不含孔洞。
[0063] 实施例2 :通过下列方法制备用于沉积锡_银合金的电镀组合物，混合75g/L的 锡（来自甲烷磺酸锡）、〇. 65g/L的银（来自甲烷磺酸银）、104g/L的甲烷磺酸、5g/L的源 自E0和P0与乙二胺非离子表面活性剂依次加成得到的四官能度嵌段共聚物（E0 :P0大 约为40 : 60，TETR0NIC90R4)，0. 0166g/L的亚苄基丙酮作为颗粒细化剂、0. 6g/L的二硫 代烷基二醇作为第一银络合剂，3.lg/L的巯基四唑衍生物作为第二银络合剂、1. 5g/L的醇 溶剂、lg/L的商业抗氧化剂，以及DI水（余量）。组合物的pH值< 1。将具有75ym(直 径）X75ym(深度）的光刻图案化通孔以及铜籽晶层的晶片小块（4cmX4cm)浸没到上述 电镀组合物中，并且根据实施例1的步骤电镀锡-银凸块。所得锡-银沉积显示出类似的 WID均匀性和形貌，并且发现凸块在重熔后不含孔洞。
[0064] 实施例3 :通过下列方法制备用于沉积纯锡的电镀组合物，混合75g/L的锡（来自 甲烷磺酸锡）、104g/L的甲烷磺酸、5g/L的源自EO和PO与乙二胺非离子表面活性剂依次加 成得到的四官能度嵌段共聚物（EO:PO大约为40 : 60，TETR0NIC90R4)、0.0166g/L的亚 苄基丙酮作为颗粒细化剂、〇.lg/L的甲基丙烯酸作为第二颗粒细化剂、1. 5g/L的醇溶剂， 以及lg/L的商业抗氧化剂。组合物的pH值< 1。
[0065] 将具有75ym(直径）X50ym(深度）的光刻图案化通孔以及具有高度为37ym的 预制铜柱的晶片小块（4cmX4cm)浸没到含有上述组合物的电镀槽中，并且使用8A/dm2的 电流密度电镀纯锡层。镀液温度是25°C。不可溶的镀铂钛电极用作阳极，以及晶片小块作 为阴极。实施电镀，直到在铜柱顶部上镀上高度为23ym的蘑菇状锡覆层。所得锡层的形 貌使用HitachiS2460™扫描电子显微镜进行检查，发现其均匀、光滑、致密，并且不含节结。
[0066] 实施例4 :通过重复实施例1的步骤，并且使用表1所列金属离子源替换银离子 源，制备不同的锡合金电镀组合物。
[0067] 表 1
[0068]
Figure CN104674311AD00131
[0069] 实施例5 :通过重复实施例1或实施例4的步骤，并且使用表2所列的那些替换非 离子表面活性剂和颗粒细化剂，制备各种电镀组合物。非离子表面活性剂是式3或式4,其 中A=EO并且B=PO。
[0070] 表 2
[0071]
Figure CN104674311AD00132
[0072]
Figure CN104674311AD00141
[0073] 比较例1 :通过下列方法制备用于沉积锡_银合金的电镀组合物，混合75g/L的锡 (来自甲烷磺酸锡）、〇. 65g/L的银（来自甲烷磺酸银）、140g/L的甲烷磺酸、5g/L的聚乙 二醇a-(辛基）《-(3_磺丙基）二醚钾盐作为阴离子表面活性剂（RALUFONEA15-90,购 自RaschigGmbH)，0. 0166g/L的亚苄基丙酮作为颗粒细化剂、2. 3g/L的二硫代烷基二醇作 为银络合剂、1. 5g/L的醇溶剂、lg/L的商业抗氧化剂，以及DI水（余量）。组合物的pH值 < 1。该组合物不含本发明非离子表面活性剂。将具有75ym(直径）X75ym(深度）的光 刻图案化通孔以及铜籽晶层的晶片小块（4cmX4cm)浸没到电镀组合物中，并且根据实施 例1的步骤电镀锡-银凸块。对于WID均匀性测定而言，所得锡-银焊料凸块沉积过于粗 糙。图2是使用该电镀组合物电镀后的锡-银焊料沉积的SEM图。
[0074] 比较例2 :通过下列方法制备用于沉积锡_银合金的电镀组合物，混合75g/L的 锡（来自甲烷磺酸锡）、〇. 5g/L的银（来自甲烷磺酸银）、140g/L的甲烷磺酸、5g/L的源自 PO和EO与乙二胺非离子表面活性剂依次加成得到的四官能度嵌段共聚物（EO:PO大约 为10:90，16了1?(別比701)、0.05§/1的2'，3,4'，5,7-五羟基黄酮作为颗粒细化剂，以及 2. 3g/L的二硫代烷基二醇作为银络合剂。组合物的pH值<1。该组合物不含本发明的颗 粒细化剂。将具有75ym(直径）X75ym(深度）的光刻图案化通孔以及铜籽晶层的晶片 小块（4cmX4cm)浸没到电镀组合物中，并且根据实施例1的步骤电镀锡-银凸块。所得 锡-银焊料凸块沉积显出差的WID均匀性（11 % )。
[0075] 比较例3 :通过下列方法制备用于沉积锡_银合金的电镀组合物，混合75g/L的锡 (来自甲烷磺酸锡）、〇. 65g/L的银（来自甲烷磺酸银）、104g/L的甲烷磺酸、5g/L的源自 EO和PO与乙二胺非离子表面活性剂依次加成得到的四官能度嵌段共聚物（EO:PO大约为 40 : 60，TETR0NIC90R4)，0.6g/L的二硫代烷基二醇作为第一银络合剂、3.lg/L的巯基四 唑衍生物作为第二银络合剂、1. 5g/L的醇溶剂、lg/L的商业抗氧化剂，以及DI水（余量）。 组合物的pH值<1。该组合物不含颗粒细化剂。将具有75ym(直径）X75ym(深度）的 光刻图案化通孔以及铜籽晶层的晶片小块（4cmX4cm)浸没到电镀组合物中，并且根据实 施例1的步骤电镀锡-银凸块。所得锡-银焊料凸块沉积显出差的WID均匀性（12% )。

Claims (10)

1. 一种电镀组合物，包含：锡离子源、酸电解质以及0.0001-0. 〇75g/L的式（1)或式 (2)的颗粒细化剂
Figure CN104674311AC00021
其中R1各自独立地是（C1J烷基、（Cp6)烷氧基、羟基或卤素；R 2和R3独立地选自H和 (CV6)烷基；R4是H、OH、（C 烷基或O(Cp 6)烷基；m是0-2的整数；R5各自独立地是（C η) 烷基；R6各自独立地选自H、0H、（C1J烷基或O(Cp6)烷基；η是1或2;以及p是0、1或2; 式（3)或式（4)的非离子表面活性剂：
Figure CN104674311AC00022
其中A和B表示不同的氧化烯基团，以及X和y分别地表示各个氧化烯的重复单元数 目；以及水。
2. 根据权利要求1的电镀组合物，其中A和B独立地选自（C 2_4)氧化烯。
3. 根据权利要求1的电镀组合物，其中X和y独立地是1-100的整数。
4. 根据权利要求1的电镀组合物，其中非离子表面活性剂平均为1000-30000。
5. 根据权利要求1的电镀组合物，进一步包含合金的金属离子源。
6. 根据权利要求6的电镀组合物，其中合金的金属离子选自铜离子、银离子、金离子、 铋离子、锌离子、铟离子，或其混合物。
7. 根据权利要求1的电镀组合物，具有0-6的pH值。
8. 根据权利要求1的电镀组合物，其中颗粒细化剂选自肉桂酸、肉桂醛、亚苄基丙酮、 吡啶甲酸、吡啶二羧酸、吡啶甲醛、吡啶二甲醛，或其混合物。
9. 一种电镀含锡层的方法，该方法包括：提供包含多个导电性接合特征元件的半导体 晶片；使所述半导体晶片与权利要求1的组合物接触；以及施加足够的电流密度，在导电性 接合特征元件上沉积含锡层。
10. 根据权利要求9的方法，其中接合特征元件上的含锡层在电镀时以及重熔后基本 上不含空洞。
CN201410858387.4A 2013-11-05 2014-11-05 镀液和镀覆方法 Pending CN104674311A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/071,679 2013-11-05
US14/071,679 US20150122662A1 (en) 2013-11-05 2013-11-05 Plating bath and method

Publications (1)

Publication Number Publication Date
CN104674311A true CN104674311A (zh) 2015-06-03

Family

ID=51932183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410858387.4A Pending CN104674311A (zh) 2013-11-05 2014-11-05 镀液和镀覆方法

Country Status (6)

Country Link
US (1) US20150122662A1 (zh)
EP (1) EP2868778A3 (zh)
JP (1) JP6482822B2 (zh)
KR (1) KR102454558B1 (zh)
CN (1) CN104674311A (zh)
TW (1) TWI548781B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106757212A (zh) * 2016-11-30 2017-05-31 深圳市创智成功科技有限公司 用于晶圆级封装的电镀锡银合金溶液
CN107630237A (zh) * 2016-07-18 2018-01-26 罗门哈斯电子材料有限责任公司 含有胺化合物的铟电镀组合物和铟电镀方法
CN111321435A (zh) * 2020-04-17 2020-06-23 广州鑫睿表面技术有限公司 一种酸性电镀锡液及其制备方法与应用
CN111690958A (zh) * 2019-03-15 2020-09-22 上海新阳半导体材料股份有限公司 一种锡镀液、其制备方法和应用

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160298249A1 (en) * 2014-09-30 2016-10-13 Rohm And Haas Electronic Materials Llc Cyanide-free electroplating baths for white bronze based on copper (i) ions
US9850588B2 (en) 2015-09-09 2017-12-26 Rohm And Haas Electronic Materials Llc Bismuth electroplating baths and methods of electroplating bismuth on a substrate
JP6210148B2 (ja) 2015-12-28 2017-10-11 三菱マテリアル株式会社 ＳｎＡｇ合金めっき液
JP6834070B2 (ja) 2016-06-13 2021-02-24 石原ケミカル株式会社 電気スズ及びスズ合金メッキ浴、当該メッキ浴を用いて電着物を形成した電子部品の製造方法
US9809892B1 (en) * 2016-07-18 2017-11-07 Rohm And Haas Electronic Materials Llc Indium electroplating compositions containing 1,10-phenanthroline compounds and methods of electroplating indium
WO2018180192A1 (ja) * 2017-03-27 2018-10-04 三菱マテリアル株式会社 めっき液
JP6620859B2 (ja) * 2017-10-24 2019-12-18 三菱マテリアル株式会社 錫又は錫合金めっき堆積層の形成方法
US20190259722A1 (en) * 2018-02-21 2019-08-22 Rohm And Haas Electronic Materials Llc Copper pillars having improved integrity and methods of making the same
KR20210002514A (ko) * 2018-04-20 2021-01-08 바스프 에스이 억제제를 포함하는 주석 또는 주석 합금 전기도금을 위한 조성물
JP7070360B2 (ja) * 2018-11-16 2022-05-18 トヨタ自動車株式会社 スズ膜形成用のスズ溶液、及びそれを用いたスズ膜の形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072582A (en) * 1976-12-27 1978-02-07 Columbia Chemical Corporation Aqueous acid plating bath and additives for producing bright electrodeposits of tin
US4582576A (en) * 1985-03-26 1986-04-15 Mcgean-Rohco, Inc. Plating bath and method for electroplating tin and/or lead
JP2856857B2 (ja) * 1990-07-27 1999-02-10 石原薬品株式会社 錫、鉛または錫―鉛合金めっき浴
JP2001342592A (ja) * 2000-06-02 2001-12-14 Okuno Chem Ind Co Ltd 錫−銅合金電気めっき液
US20050167830A1 (en) * 2004-01-30 2005-08-04 Phoenix Precision Technology Corporation Pre-solder structure on semiconductor package substrate and method for fabricating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139425A (en) * 1978-04-05 1979-02-13 R. O. Hull & Company, Inc. Composition, plating bath, and method for electroplating tin and/or lead
US4871429A (en) 1981-09-11 1989-10-03 Learonal, Inc Limiting tin sludge formation in tin or tin/lead electroplating solutions
JPH0148352B2 (zh) * 1984-11-13 1989-10-18 Ebara Udylite Kk
US5174887A (en) 1987-12-10 1992-12-29 Learonal, Inc. High speed electroplating of tinplate
US5282954A (en) * 1991-12-30 1994-02-01 Atotech Usa, Inc. Alkoxylated diamine surfactants in high-speed tin plating
JP3538499B2 (ja) * 1996-05-15 2004-06-14 株式会社大和化成研究所 錫−銀合金電気めっき浴
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP4441726B2 (ja) * 2003-01-24 2010-03-31 石原薬品株式会社 スズ又はスズ合金の脂肪族スルホン酸メッキ浴の製造方法
US7314543B2 (en) 2003-10-14 2008-01-01 Intel Corporation Tin deposition
TWI240979B (en) 2004-10-28 2005-10-01 Advanced Semiconductor Eng Bumping process
KR100921919B1 (ko) 2007-11-16 2009-10-16 (주)화백엔지니어링 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
JP5583894B2 (ja) * 2008-06-12 2014-09-03 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気錫めっき液および電気錫めっき方法
JP5410201B2 (ja) * 2009-08-26 2014-02-05 三菱伸銅株式会社 銅合金板への高電流密度Ｓｎめっき用硫酸浴及びＳｎめっき方法
JP5033979B1 (ja) * 2011-09-29 2012-09-26 ユケン工業株式会社 スズからなるめっき用酸性水系組成物
US8888984B2 (en) * 2012-02-09 2014-11-18 Rohm And Haas Electronic Materials Llc Plating bath and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072582A (en) * 1976-12-27 1978-02-07 Columbia Chemical Corporation Aqueous acid plating bath and additives for producing bright electrodeposits of tin
US4582576A (en) * 1985-03-26 1986-04-15 Mcgean-Rohco, Inc. Plating bath and method for electroplating tin and/or lead
JP2856857B2 (ja) * 1990-07-27 1999-02-10 石原薬品株式会社 錫、鉛または錫―鉛合金めっき浴
JP2001342592A (ja) * 2000-06-02 2001-12-14 Okuno Chem Ind Co Ltd 錫−銅合金電気めっき液
US20050167830A1 (en) * 2004-01-30 2005-08-04 Phoenix Precision Technology Corporation Pre-solder structure on semiconductor package substrate and method for fabricating the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107630237A (zh) * 2016-07-18 2018-01-26 罗门哈斯电子材料有限责任公司 含有胺化合物的铟电镀组合物和铟电镀方法
CN107630237B (zh) * 2016-07-18 2019-12-17 罗门哈斯电子材料有限责任公司 含有胺化合物的铟电镀组合物和铟电镀方法
CN106757212A (zh) * 2016-11-30 2017-05-31 深圳市创智成功科技有限公司 用于晶圆级封装的电镀锡银合金溶液
CN111690958A (zh) * 2019-03-15 2020-09-22 上海新阳半导体材料股份有限公司 一种锡镀液、其制备方法和应用
CN111321435A (zh) * 2020-04-17 2020-06-23 广州鑫睿表面技术有限公司 一种酸性电镀锡液及其制备方法与应用
CN111321435B (zh) * 2020-04-17 2022-03-01 广州鑫睿表面技术有限公司 一种酸性电镀锡液及其制备方法与应用

Also Published As

Publication number Publication date
EP2868778A3 (en) 2015-08-12
KR102454558B1 (ko) 2022-10-13
US20150122662A1 (en) 2015-05-07
JP2015092022A (ja) 2015-05-14
TWI548781B (zh) 2016-09-11
KR20150051927A (ko) 2015-05-13
EP2868778A2 (en) 2015-05-06
JP6482822B2 (ja) 2019-03-13
TW201522720A (zh) 2015-06-16

Similar Documents

Publication Publication Date Title
CN104674311A (zh) 镀液和镀覆方法
CN104674312A (zh) 镀液和镀覆方法
CN103361685B (zh) 镀液和电镀方法
CN1570219B (zh) 电镀组合物及电镀方法
JP6083921B2 (ja) 銀−スズ合金の電気めっき浴
JP5048003B2 (ja) スズめっき
US7968444B2 (en) Lead-free tin alloy electroplating compositions and methods
CN103361683A (zh) 镀液和电镀方法
JP2017218662A (ja) めっき液
WO2013046731A1 (ja) スズめっき用酸性水系組成物
WO2019181906A1 (ja) 錫又は錫合金めっき液、及びバンプの形成方法
US20210025069A1 (en) Tin or tin alloy plating solution and bump forming method
WO2022113787A1 (ja) 錫合金めっき液
TW201704546A (zh) 使用鋶鹽之鍍敷液
TWI519682B (zh) 銀和錫合金之電鍍浴
TW202233894A (zh) 包含調平劑的錫或錫合金電鍍組成物
JP2019173162A (ja) 錫又は錫合金めっき液及び該液を用いたバンプの形成方法
JP2021522410A (ja) 抑制剤を含むスズ又はスズ合金電気メッキのための組成物

Legal Events

Date Code Title Description
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150603