KR100923848B1 - 비휘발성 메모리의 스냅백 개선을 위한 부극성 전압 방전스킴 - Google Patents
비휘발성 메모리의 스냅백 개선을 위한 부극성 전압 방전스킴 Download PDFInfo
- Publication number
- KR100923848B1 KR100923848B1 KR1020087002937A KR20087002937A KR100923848B1 KR 100923848 B1 KR100923848 B1 KR 100923848B1 KR 1020087002937 A KR1020087002937 A KR 1020087002937A KR 20087002937 A KR20087002937 A KR 20087002937A KR 100923848 B1 KR100923848 B1 KR 100923848B1
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- voltage
- potential
- circuit
- transistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (29)
- 플래시 메모리 장치를 위한 방전 회로이며, 제1 퍼텐셜(potential)을 갖는 제1 전압을 방전하기 위한 것이고 상기 메모리 장치에 연결된 방전 회로로서,상기 제1 전압을 제1 방전 시간 동안에 상기 제1 퍼텐셜로부터 제2 퍼텐셜로 방전하기 위한 제1 방전 회로로서, 상기 제1 방전 회로는 전압 발생기와 제1 및 제2 방전 트랜지스터를 포함하고, 상기 전압 발생기는 제어 전압을 발생하여 상기 제2 방전 트랜지스터를 능동화하며, 상기 제1 방전 트랜지스터는 제1 방전 제어 신호에 의해 제어되며, 상기 제1 및 제2 방전 트랜지스터는 상기 제어 전압과 상기 제1 방전 제어 신호에 따라 상기 제1 전압을 상기 제1 퍼텐셜로부터 상기 제2 퍼텐셜로 방전하며, 상기 제1 방전 회로는 상기 제1 전압이 상기 제2 퍼텐셜에 도달하면 비능동화되는, 제1 방전 회로; 및상기 제1 방전 시간 후에 발생된 제2 방전 제어 신호에 의해 능동화되어 상기 제1 전압을 제2 방전 시간 동안에 상기 제2 퍼텐셜로부터 제3 퍼텐셜로 방전하는 제2 방전 회로를 포함하는 방전 회로.
- 청구항 1에 있어서, 상기 제1 퍼텐셜이 소거 전압이고, 상기 제2 퍼텐셜이 중간 전압이며, 상기 제3 퍼텐셜이 그라운드(ground) 퍼텐셜인, 방전 회로.
- 삭제
- 청구항 1에 있어서, 상기 제어 전압은 상기 제1 및 제2 퍼텐셜 사이의 퍼텐셜을 갖는, 방전 회로.
- 삭제
- 청구항 1에 있어서, 상기 전압 발생기는, 기준 전압으로부터 상기 제어 전압을 발생하기 위한 분압기를 포함하는, 방전 회로.
- 청구항 1에 있어서, 상기 전압 발생기는, 미리 설정된 기준에 기반하여 상기 제어 전압을 발생하는, 방전 회로.
- 청구항 1에 있어서, 상기 제1 방전 제어 신호는, 상기 제1 방전 시간의 제1 부분 동안에 상기 제2 방전 트랜지스터의 게이트 전압을 경사지게 하는, 방전 회로.
- 청구항 8에 있어서, 상기 제1 방전 제어 신호는, 상기 제1 방전 시간의 제2 부분 동안에 상기 제2 방전 트랜지스터의 게이트를 공급 전압으로 연결하는, 방전 회로.
- 청구항 1에 있어서, 상기 제2 방전 회로는 상기 제1 전압을 반송하는 라인 및 그라운드 퍼텐셜 사이에 연결되는 트랜지스터를 포함하고, 상기 트랜지스터는 상기 제2 방전 제어 신호에 의해 제어되는, 방전 회로.
- 플래시 메모리 장치로서,플래시 메모리 셀의 어레이,상기 어레이에 연결되는 출력 라인에, 제1 퍼텐셜을 갖는 출력 전압을 제공하기 위한 충전 펌프, 및상기 출력 전압에 연결된 방전 회로를 포함하며, 상기 방전 회로는,상기 제1 전압을 제1 방전 시간 동안에 상기 제1 퍼텐셜로부터 제2 퍼텐셜로 방전하기 위한 제1 방전 회로로서, 상기 제1 방전 회로는 전압 발생기와 제1 및 제2 방전 트랜지스터를 포함하고, 상기 전압 발생기는 제어 전압을 발생하여 상기 제2 방전 트랜지스터를 능동화하며, 상기 제1 방전 트랜지스터는 제1 방전 제어 신호에 의해 제어되며, 상기 제1 및 제2 방전 트랜지스터는 상기 제어 전압과 상기 제1 방전 제어 신호에 따라 상기 제1 전압을 상기 제1 퍼텐셜로부터 상기 제2 퍼텐셜로 방전하며, 상기 제1 방전 회로는 상기 제1 전압이 상기 제2 퍼텐셜에 도달하면 비능동화되는, 제1 방전 회로, 및상기 제1 방전 시간 후에 발생된 제2 방전 제어 신호에 의해 능동화되어 상기 제1 전압을 제2 방전 시간 동안에 상기 제2 퍼텐셜로부터 제3 퍼텐셜로 방전하는 제2 방전 회로를 포함하는, 플래시 메모리 장치.
- 청구항 11에 있어서, 상기 제1 퍼텐셜이 소거 전압이고, 상기 제2 퍼텐셜이 중간 전압이며, 상기 제3 퍼텐셜이 그라운드 퍼텐셜인, 플래시 메모리 장치.
- 삭제
- 청구항 11에 있어서, 상기 제어 전압은 상기 제1 및 제2 퍼텐셜 사이의 퍼텐셜을 갖는, 플래시 메모리 장치.
- 삭제
- 청구항 11에 있어서, 상기 전압 발생기는, 기준 전압으로부터 상기 제어 전압을 발생하기 위한 분압기를 포함하는, 플래시 메모리 장치.
- 청구항 11에 있어서, 상기 전압 발생기는, 미리 설정된 기준에 기반하여 상기 제어 전압을 발생하는, 플래시 메모리 장치.
- 청구항 11에 있어서, 상기 제1 방전 제어 신호는, 상기 제1 방전 시간의 제1 부분 동안에 상기 제2 방전 트랜지스터의 게이트 전압을 경사지게 하는, 플래시 메모리 장치.
- 청구항 18에 있어서, 상기 제1 방전 제어 신호는, 상기 제1 방전 시간의 제2 부분 동안에 상기 제2 방전 트랜지스터의 게이트를 공급 전압으로 연결하는, 플래시 메모리 장치.
- 청구항 11에 있어서, 플래시 메모리 제어 회로를 더 포함하며,상기 제2 방전 회로는, 상기 제1 전압을 반송하는 라인 및 그라운드 퍼텐셜 사이에 연결되는 트랜지스터를 포함하고, 상기 트랜지스터는 상기 플래시 메모리 제어 회로로부터 생성되는 상기 제2 방전 제어 신호에 의해 제어되는, 플래시 메모리 장치.
- 플래시 메모리 장치에 연결된 프로세서를 포함하는 시스템으로서,상기 플래시 메모리 장치는,플래시 메모리 셀의 어레이,상기 어레이로의 출력라인에, 제1 퍼텐셜을 갖는 출력 전압을 제공하기 위한 충전 펌프, 및상기 출력 전압에 연결된 방전 회로를 포함하고, 상기 방전 회로는,상기 제1 전압을 제1 방전 시간 동안에 상기 제1 퍼텐셜로부터 제2 퍼텐셜로 방전하기 위한 제1 방전 회로로서, 상기 제1 방전 회로는 전압 발생기와 제1 및 제2 방전 트랜지스터를 포함하고, 상기 전압 발생기는 제어 전압을 발생하여 상기 제2 방전 트랜지스터를 능동화하며, 상기 제1 방전 트랜지스터는 제1 방전 제어 신호에 의해 제어되며, 상기 제1 및 제2 방전 트랜지스터는 상기 제어 전압과 상기 제1 방전 제어 신호에 따라 상기 제1 전압을 상기 제1 퍼텐셜로부터 상기 제2 퍼텐셜로 방전하며, 상기 제1 방전 회로는 상기 제1 전압이 상기 제2 퍼텐셜에 도달하면 비능동화되는, 제1 방전 회로; 및상기 제1 방전 시간 후에 발생된 제2 방전 제어 신호에 의해 능동화되어 상기 제1 전압을 제2 방전 시간 동안에 상기 제2 퍼텐셜로부터 제3 퍼텐셜로 방전하는 제2 방전 회로를 포함하는, 시스템.
- 청구항 21에 있어서, 상기 제1 퍼텐셜이 소거 전압이고, 상기 제2 퍼텐셜이 중간 전압이며, 상기 제3 퍼텐셜이 그라운드 퍼텐셜인, 시스템.
- 삭제
- 청구항 21에 있어서, 상기 제어 전압은 상기 제1 및 제2 퍼텐셜 사이의 퍼텐셜을 갖는, 시스템.
- 삭제
- 청구항 21에 있어서, 상기 전압 발생기는, 기준 전압으로부터 상기 제어 전압을 발생하기 위한 분압기를 포함하는, 시스템.
- 청구항 21에 있어서, 상기 제1 방전 제어 신호는, 상기 제1 방전 시간의 제1 부분 동안에 상기 제2 방전 트랜지스터의 게이트 전압을 경사지게 하는, 시스템.
- 청구항 27에 있어서, 상기 제1 방전 제어 신호는, 상기 제1 방전 시간의 제2 부분 동안에 상기 제2 방전 트랜지스터의 게이트를 공급 전압으로 연결하는, 시스템.
- 청구항 21에 있어서, 상기 플래시 메모리 장치는 플래시 메모리 제어 회로를 더 포함하며,상기 제2 방전 회로는, 상기 제1 전압을 반송하는 라인 및 그라운드 퍼텐셜 사이에 연결되는 트랜지스터를 포함하고, 상기 트랜지스터는 상기 플래시 메모리 제어 회로로부터 생성되는 상기 제2 방전 제어 신호에 의해 제어되는, 시스템.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/178,683 | 2005-07-12 | ||
US11/178,683 US7248521B2 (en) | 2005-07-12 | 2005-07-12 | Negative voltage discharge scheme to improve snapback in a non-volatile memory |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080027921A KR20080027921A (ko) | 2008-03-28 |
KR100923848B1 true KR100923848B1 (ko) | 2009-10-27 |
Family
ID=37395972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020087002937A KR100923848B1 (ko) | 2005-07-12 | 2006-07-07 | 비휘발성 메모리의 스냅백 개선을 위한 부극성 전압 방전스킴 |
Country Status (9)
Country | Link |
---|---|
US (2) | US7248521B2 (ko) |
EP (1) | EP1905041B1 (ko) |
JP (1) | JP4655246B2 (ko) |
KR (1) | KR100923848B1 (ko) |
CN (1) | CN101258554B (ko) |
AT (1) | ATE460733T1 (ko) |
DE (1) | DE602006012844D1 (ko) |
TW (1) | TWI305919B (ko) |
WO (1) | WO2007008745A1 (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9153960B2 (en) | 2004-01-15 | 2015-10-06 | Comarco Wireless Technologies, Inc. | Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices |
JP4980000B2 (ja) * | 2005-07-14 | 2012-07-18 | ユニ・チャーム株式会社 | 尿レシーバ |
US7626865B2 (en) | 2006-06-13 | 2009-12-01 | Micron Technology, Inc. | Charge pump operation in a non-volatile memory device |
JP2009060386A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electronics Co Ltd | ディスチャージ回路 |
US7881122B2 (en) * | 2007-12-20 | 2011-02-01 | Samsung Electronics Co., Ltd. | Discharge circuit |
JP5235400B2 (ja) | 2007-12-20 | 2013-07-10 | 三星電子株式会社 | 放電回路 |
JP5361346B2 (ja) * | 2008-11-21 | 2013-12-04 | 株式会社東芝 | 半導体集積回路 |
KR20120069942A (ko) | 2010-12-21 | 2012-06-29 | 에스케이하이닉스 주식회사 | 사전 디스차지 기능을 갖는 반도체 메모리 장치, 이를 포함하는 반도체 집적 회로 및 이것의 구동 방법 |
US8767482B2 (en) | 2011-08-18 | 2014-07-01 | Micron Technology, Inc. | Apparatuses, devices and methods for sensing a snapback event in a circuit |
US9013938B1 (en) | 2011-12-02 | 2015-04-21 | Cypress Semiconductor Corporation | Systems and methods for discharging load capacitance circuits |
US9288065B2 (en) * | 2012-01-23 | 2016-03-15 | Cadence Design Systems Inc. | Techniques for protecting digital multimedia interfaces |
KR101440723B1 (ko) | 2013-03-14 | 2014-09-17 | 정인숙 | 현열교환기, 이를 포함하는 열회수 환기장치, 및 그 해빙운전과 점검운전 방법 |
KR102156230B1 (ko) | 2013-10-24 | 2020-09-15 | 삼성전자주식회사 | 잔류 전압을 강제로 방전시킬 수 있는 데이터 저장 장치, 이의 동작 방법, 및 이를 포함하는 데이터 처리 시스템 |
CN109427403B (zh) * | 2017-09-01 | 2020-11-06 | 西安格易安创集成电路有限公司 | 一种放电电路及存储器 |
US10211724B1 (en) | 2017-12-20 | 2019-02-19 | Micron Technology, Inc. | Electronic device with an output voltage booster mechanism |
US10312803B1 (en) * | 2017-12-20 | 2019-06-04 | Micron Technology, Inc. | Electronic device with a charging mechanism |
CN111312313B (zh) * | 2018-12-12 | 2022-02-22 | 北京兆易创新科技股份有限公司 | 一种电荷泵电压快切的电路 |
CN110299173B (zh) * | 2019-07-05 | 2021-05-04 | 合肥联诺科技股份有限公司 | 一种用于nor flash编程处理的可控放电模块 |
US11061578B2 (en) * | 2019-08-05 | 2021-07-13 | Micron Technology, Inc. | Monitoring flash memory erase progress using erase credits |
US11563373B2 (en) | 2020-11-19 | 2023-01-24 | Stmicroelectronics International N.V. | Circuit and method for controlled discharge of a high (positive or negative) voltage charge pump |
CN115312105B (zh) * | 2022-09-30 | 2022-12-13 | 芯天下技术股份有限公司 | 一种低擦除损伤的擦除方法、装置、电子设备及存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326195A (ja) * | 1994-02-21 | 1995-12-12 | Sgs Thomson Microelettronica Spa | レギュレーティング回路およびその放電制御方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US643802A (en) * | 1899-08-09 | 1900-02-20 | Donald Barns Morison | Expansion-gland. |
JPH0738583B2 (ja) | 1985-01-26 | 1995-04-26 | 株式会社東芝 | 半導体集積回路 |
JP3836898B2 (ja) * | 1994-11-29 | 2006-10-25 | 株式会社ルネサステクノロジ | リセット回路 |
DE69521203T2 (de) * | 1995-07-31 | 2006-01-12 | Stmicroelectronics S.R.L., Agrate Brianza | Flash-EEPROM mit gesteuerter Entladungszeit der Wortleitungs- und Sourcespannungen nach der Löschung |
KR100481841B1 (ko) * | 1997-11-25 | 2005-08-25 | 삼성전자주식회사 | 음의고전압을방전시키기위한회로를구비한플래시메모리장치 |
US6438032B1 (en) | 2001-03-27 | 2002-08-20 | Micron Telecommunications, Inc. | Non-volatile memory with peak current noise reduction |
US7012456B1 (en) * | 2001-12-20 | 2006-03-14 | Cypress Semiconductor Corporation | Circuit and method for discharging high voltage signals |
US6667910B2 (en) * | 2002-05-10 | 2003-12-23 | Micron Technology, Inc. | Method and apparatus for discharging an array well in a flash memory device |
ITRM20030338A1 (it) * | 2003-07-11 | 2005-01-12 | Micron Technology Inc | Circuito di generazione e regolazione di alta tensione |
-
2005
- 2005-07-12 US US11/178,683 patent/US7248521B2/en active Active
-
2006
- 2006-07-07 KR KR1020087002937A patent/KR100923848B1/ko active IP Right Grant
- 2006-07-07 DE DE602006012844T patent/DE602006012844D1/de not_active Expired - Fee Related
- 2006-07-07 EP EP06786716A patent/EP1905041B1/en active Active
- 2006-07-07 JP JP2008521481A patent/JP4655246B2/ja active Active
- 2006-07-07 CN CN2006800325098A patent/CN101258554B/zh active Active
- 2006-07-07 AT AT06786716T patent/ATE460733T1/de not_active IP Right Cessation
- 2006-07-07 WO PCT/US2006/026655 patent/WO2007008745A1/en active Application Filing
- 2006-07-12 TW TW095125373A patent/TWI305919B/zh active
-
2007
- 2007-07-11 US US11/776,221 patent/US7864607B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07326195A (ja) * | 1994-02-21 | 1995-12-12 | Sgs Thomson Microelettronica Spa | レギュレーティング回路およびその放電制御方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200710859A (en) | 2007-03-16 |
US7248521B2 (en) | 2007-07-24 |
US20070258302A1 (en) | 2007-11-08 |
TWI305919B (en) | 2009-02-01 |
CN101258554B (zh) | 2012-10-03 |
ATE460733T1 (de) | 2010-03-15 |
KR20080027921A (ko) | 2008-03-28 |
DE602006012844D1 (de) | 2010-04-22 |
EP1905041B1 (en) | 2010-03-10 |
US20070014170A1 (en) | 2007-01-18 |
EP1905041A1 (en) | 2008-04-02 |
CN101258554A (zh) | 2008-09-03 |
US7864607B2 (en) | 2011-01-04 |
JP4655246B2 (ja) | 2011-03-23 |
JP2009501406A (ja) | 2009-01-15 |
WO2007008745A1 (en) | 2007-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100923848B1 (ko) | 비휘발성 메모리의 스냅백 개선을 위한 부극성 전압 방전스킴 | |
TWI515732B (zh) | 具有改良程式化操作之記憶體裝置 | |
US7609554B2 (en) | High voltage switching circuit | |
JP2001195890A (ja) | 不揮発性半導体メモリ装置の書込み方式および書込み回路 | |
JP6500095B2 (ja) | 内蔵フラッシュメモリデバイス用の改良された電力シーケンシング | |
US10103716B2 (en) | Data latch circuit | |
US8040732B2 (en) | NAND memory device column charging | |
KR101728586B1 (ko) | 인에이블 회로를 구비하는 디바이스 및 시스템 | |
TWI352994B (ko) | ||
JP2018133118A (ja) | 半導体装置 | |
JP4757422B2 (ja) | フラッシュメモリのチップ全体に亘るワード線トラッキング | |
JP2024020649A (ja) | メモリデバイスおよびその消去動作 | |
KR100465065B1 (ko) | 클램핑 회로 및 이를 이용한 불휘발성 메모리 소자 | |
US5978263A (en) | Negative voltage switch architecture for a nonvolatile memory | |
KR100769811B1 (ko) | 메모리 소자의 웰 바이어스 회로 및 그 동작 방법 | |
KR101201606B1 (ko) | 반도체 장치의 고전압 스위치 회로 | |
JP2011146103A (ja) | 半導体記憶装置 | |
US6212098B1 (en) | Voltage protection of write protect cams | |
KR20120078228A (ko) | 비휘발성 메모리 장치 | |
JP3277542B2 (ja) | 不揮発性半導体記憶装置 | |
JP2004079036A (ja) | 電圧制御回路及び半導体記憶装置 | |
JPH0636584A (ja) | バイアス電位発生回路 | |
KR20030000909A (ko) | 플래시 셀을 이용한 부팅 전압 검출 회로 및 이를 이용한메모리의 동작 전압 공급 회로 | |
JP2006286033A (ja) | 不揮発性半導体記憶装置 | |
JP2009105760A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120919 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131001 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141007 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150917 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160921 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170920 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181004 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20191010 Year of fee payment: 11 |