CN115312105B - 一种低擦除损伤的擦除方法、装置、电子设备及存储介质 - Google Patents

一种低擦除损伤的擦除方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN115312105B
CN115312105B CN202211230102.3A CN202211230102A CN115312105B CN 115312105 B CN115312105 B CN 115312105B CN 202211230102 A CN202211230102 A CN 202211230102A CN 115312105 B CN115312105 B CN 115312105B
Authority
CN
China
Prior art keywords
high voltage
erasing
negative high
positive high
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211230102.3A
Other languages
English (en)
Other versions
CN115312105A (zh
Inventor
温靖康
鲍奇兵
高益
王振彪
吴彤彤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
Xtx Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xtx Technology Inc filed Critical Xtx Technology Inc
Priority to CN202211230102.3A priority Critical patent/CN115312105B/zh
Publication of CN115312105A publication Critical patent/CN115312105A/zh
Application granted granted Critical
Publication of CN115312105B publication Critical patent/CN115312105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及芯片技术领域，具体而言，涉及一种低擦除损伤的擦除方法、装置、电子设备及存储介质，该方法用于FLASH芯片擦除操作，包括:配置并打开擦除使能信号；根据擦除使能信号建立正高压和负高压，正高压和负高压中的至少一个为在擦除使能信号打开后逐步充电建立；利用建立稳定后的正高压和负高压对FLASH芯片上相应的存储单元进行擦除操作；正高压和负高压中的至少一个在擦除结束后逐步进行放电，并在放电结束后关闭擦除使能信号，该方法通过延长正高压和负高压的充电和放电的时间，有效防止正高压和负高压在充电和放电的过程中因耦合作用瞬间产生较大电压差击穿芯片而造成芯片损坏，从而提高了芯片的使用寿命。

Description

一种低擦除损伤的擦除方法、装置、电子设备及存储介质
技术领域
本申请涉及芯片技术领域，具体而言，涉及一种低擦除损伤的擦除方法、装置、电子设备及存储介质。
背景技术
在对FLASH芯片的读写擦除操作过程中，因为擦除操作过程中使用到的电压差最高，尤其是擦除操作建立时，芯片内部的正负高压建立的过程，因为一些类似电容耦合的作用，瞬间可能产生较高的电压差，在擦除操作结束时，擦除信号关闭，芯片内部的正负高压快速降低为0，也可能在瞬间产生较高的电压差，可能对芯片内部高压器件造成损伤，会增加芯片的待机功耗，严重时会影响芯片的功能和性能，尤其是在FLASH芯片工艺特征尺寸日益缩小之后，这个问题更加明显。虽然在产品出货前的测试可以通过压力测试对可能出现此问题的芯片进行筛除，但随之而来的是带来测试良率的损失，提高了芯片的成本，所以从源端解决此问题出现的设计方法迫在眉睫。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种低擦除损伤的擦除方法、装置、电子设备及存储介质，旨在解决在擦除使能信号建立和关闭时，正高压和负高压由于耦合作用瞬间产生较高的电压差，而对芯片造成损伤的问题。
第一方面，本申请提供了一种低擦除损伤的擦除方法，用于FLASH芯片擦除操作，方法包括以下步骤:
配置并打开擦除使能信号；
根据擦除使能信号建立正高压和负高压，正高压和负高压中的至少一个为在擦除使能信号打开后逐步充电建立；
利用建立稳定后的正高压和负高压对FLASH芯片上相应的存储单元进行擦除操作；
控制正高压和负高压中的至少一个在擦除结束后逐步进行放电，并在放电结束后关闭擦除使能信号。
在本申请中，在建立擦除使能信号后，正高压与负高压开始充电，通过对正高压和/或负高压逐步充电的方式延长正高压和/或负高压达到工作电压的时间，防止正高压和负高压同时瞬间建立产生的耦合过大，从而避免正高压与负高压在耦合的作用下，瞬间产生较高的电压差而对芯片造成损伤，且在擦除结束后，正高压和/或负高压逐步进行放电，延长正高压与负高压的电压降低至零的时间，防止正高压和负高压同时瞬间消失而产生的耦合过大，从而防止在耦合作用下，瞬间产生较高的电压差而对芯片造成损伤，通过该擦除方法可有效防止正高压和负高压在充电和放电的过程中因耦合作用产生较大电压差击穿芯片而造成芯片损坏，从而提高了芯片的使用寿命。
可选地，本申请提出的一种低擦除损伤的擦除方法，在根据擦除使能信号建立正高压和负高压的步骤中，正高压和/或负高压基于多个时钟周期进行逐步充电。
本申请中的正高压和/或负高压基于多个时钟周期进行逐步充电，延长了正高压和/或负高压充电至稳定的时间，防止充电时正高压和/或负高压在耦合作用下，瞬间产生较高的电压差而对芯片造成损伤。
可选地，本申请提出的一种低擦除损伤的擦除方法，负高压基于设置在负高压泵和负高压输出端之间的负高压缓冲放电电路进行逐步放电，正高压基于设置在正高压泵和正高压输出端之间的正高压缓冲放电电路进行逐步放电。
可选地，本申请提出的一种低擦除损伤的擦除方法，正高压缓冲放电电路包括第一恒定电流源或具有第一恒定电流源的第一电流镜电路，第一恒定电流源或具有第一恒定电流源的第一电流镜电路的一端与正高压泵相连，另一端接地。
本申请通过在正高压泵与正高压输出端之间的正高压缓冲放电电路中的第一恒定电流源或具有第一恒定电流源的第一电流镜电路对正高压放电产生缓冲的效果，以延长正高压的放电时间，防止正高压瞬时放电速度过快与负高压产生较高的电压差而对芯片造成损伤。
可选地，本申请提出的一种低擦除损伤的擦除方法，正高压缓冲放电电路包括第一缓冲电阻，第一缓冲电阻的一端与正高压泵相连，另一端接地。
本申请通过在正高压泵与正高压输出端之间的正高压缓冲放电电路中的第一缓冲电阻对正高压放电产生缓冲的效果，以延长正高压的放电时间，防止正高压瞬时放电速度过快与负高压产生较高的电压差而对芯片造成损伤。
可选地，本申请提出的一种低擦除损伤的擦除方法，负高压缓冲放电电路包括第二恒定电流源或具有第二恒定电流源的第二电流镜电路，第二恒定电流源或具有第二恒定电流源的第二电流镜电路的一端与负高压泵相连，另一端接地。
本申请通过在负高压泵与负高压输出端之间的负高压缓冲放电电路中的第二恒定电流源或具有第二恒定电流源的第二电流镜电路对负高压放电产生缓冲的效果，以延长负高压的放电时间，防止负高压瞬时放电速度过快与正高压产生较高的电压差而对芯片造成损伤。
可选地，本申请提出的一种低擦除损伤的擦除方法，负高压缓冲放电电路包括第二缓冲电阻，第二缓冲电阻的一端与负高压泵相连，另一端接地。
本申请通过在负高压泵与负高压输出端之间的负高压缓冲放电电路中的第二缓冲电阻对负高压放电产生缓冲的效果，以延长负高压的放电时间，防止负高压瞬时放电速度过快与正高压产生较高的电压差而对芯片造成损伤。
本申请提供的低擦除损伤的擦除方法，在建立擦除使能信号后，正高压与负高压开始充电，通过对正高压和/或负高压逐步充电的方式延长正高压和/或负高压达到工作电压的时间，防止正高压和负高压同时瞬间建立产生的耦合过大，从而避免正高压与负高压在耦合的作用下，瞬间产生较高的电压差而对芯片造成损伤，且在擦除结束后，正高压和/或负高压逐步进行放电，延长正高压与负高压的电压降低至零的时间，防止正高压和负高压同时瞬间消失而产生的耦合过大，从而防止在耦合作用下，瞬间产生较高的电压差而对芯片造成损伤，通过该擦除方法可有效防止正高压和负高压在充电和放电的过程中因耦合作用产生较大电压差击穿芯片而造成芯片损坏，从而提高了芯片的使用寿命。
第二方面，本申请提供了一种低擦除损伤的擦除装置，用于FLASH芯片擦除操作，低擦除损伤的擦除装置包括：
擦除使能信号模块，用于配置并打开擦除使能信号；
高压建立模块，用于根据擦除使能信号建立正高压和负高压，正高压和负高压中的至少一个为在擦除使能信号打开后逐步充电建立；
擦除模块，用于利用建立稳定后的正高压和负高压对FLASH芯片上相应的存储单元进行擦除操作；
放电模块，用于控制正高压和负高压中的至少一个在擦除结束后逐步进行放电，并在放电结束后关闭擦除使能信号。
本申请提供的一种低擦除损伤的擦除装置，通过擦除使能信号模块建立擦除使能信号后，高压建立模块控制正高压与负高压开始充电，通过对正高压和/或负高压逐步充电的方式延长正高压和/或负高压达到工作电压的时间，防止正高压和负高压同时瞬间建立产生的耦合过大，从而避免正高压与负高压在耦合的作用下，瞬间产生较高的电压差而对芯片造成损伤，正高压和负高压建立稳定后，擦除模块控制开始进行擦除操作，在擦除结束后，放电模块控制正高压和/或负高压逐步进行放电，延长正高压与负高压的电压降低至零的时间，防止正高压和负高压同时瞬间消失而产生的耦合过大，从而防止在耦合作用下，瞬间产生较高的电压差而对芯片造成损伤，通过该擦除方法可有效防止正高压和负高压在充电和放电的过程中因耦合作用产生较大电压差击穿芯片而造成芯片损坏，从而提高了芯片的使用寿命。
第三方面，本申请提供的一种电子设备，包括处理器以及存储器，存储器存储有计算机可读取指令，当计算机可读取指令由处理器执行时，运行如上述第一方面提供的一种低擦除损伤的擦除方法中的步骤：配置并打开擦除使能信号；根据擦除使能信号建立正高压和负高压，正高压和负高压中的至少一个为在擦除使能信号打开后逐步充电建立；利用建立稳定后的正高压和负高压对FLASH芯片上相应的存储单元进行擦除操作；控制正高压和负高压中的至少一个在擦除结束后逐步进行放电，并在放电结束后关闭擦除使能信号。
第四方面，本申请提供的一种存储介质，其上存储有计算机程序，计算机程序被处理器执行时，运行如上述第一方面提供的一种低擦除损伤的擦除方法中的步骤：配置并打开擦除使能信号；根据擦除使能信号建立正高压和负高压，正高压和负高压中的至少一个为在擦除使能信号打开后逐步充电建立；利用建立稳定后的正高压和负高压对FLASH芯片上相应的存储单元进行擦除操作；控制正高压和负高压中的至少一个在擦除结束后逐步进行放电，并在放电结束后关闭擦除使能信号。
由上可知，本申请提供的一种低擦除损伤的擦除方法、装置、电子设备及存储介质，通过擦除使能信号模块建立擦除使能信号后，高压建立模块控制正高压与负高压开始充电，通过对正高压和/或负高压逐步充电的方式延长正高压和/或负高压达到工作电压的时间，防止正高压和负高压同时瞬间建立产生的耦合过大，从而避免正高压与负高压在耦合的作用下，瞬间产生较高的电压差而对芯片造成损伤，正高压和负高压建立稳定后，擦除模块控制开始进行擦除操作，在擦除结束后，放电模块控制正高压和/或负高压逐步进行放电，延长正高压与负高压的电压降低至零的时间，防止正高压和负高压同时瞬间消失而产生的耦合过大，从而防止在耦合作用下，瞬间产生较高的电压差而对芯片造成损伤，通过该擦除方法可有效防止正高压和负高压在充电和放电的过程中因耦合作用产生较大电压差击穿芯片而造成芯片损坏，从而提高了芯片的使用寿命。
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请了解。本申请的目的和其他优点可通过在所写的说明书、以及附图中所特别指出的结构来实现和获得。
附图说明
图1为本申请实施例提供的一种低擦除损伤的擦除方法的步骤流程图。
图2为现有技术中正高压和负高压充电的电压变化曲线图。
图3为现有技术中正高压和负高压放电的电压变化曲线图。
图4为本申请实施例提供的正高压和负高压逐步充电的电压变化曲线图。
图5为本申请实施例提供的具有第一恒定电流源的正高压缓冲放电电路的电路图。
图6为本申请实施例提供的具有第一电流镜电路的正高压缓冲放电电路的电路图。
图7为本申请实施例提供的使用第一恒定电流源或第一电流镜电路的正高压放电的电压变化曲线图。
图8为本申请实施例提供的具有第一缓冲电阻的正高压缓冲放电电路的电路图。
图9为本申请实施例提供的使用第一缓冲电阻的正高压放电的电压变化曲线图。
图10为本申请实施例提供的具有第二恒定电流源的负高压缓冲放电电路的电路图。
图11为本申请实施例提供的具有第二电流镜电路的负高压缓冲放电电路的电路图。
图12为本申请实施例提供的使用第二恒定电流源或第二电流镜电路的负高压放电的电压变化曲线图。
图13为本申请实施例提供的具有第二缓冲电阻的负高压缓冲放电电路的电路图。
图14为本申请实施例提供的使用第二缓冲电阻的负高压放电的电压变化曲线图。
图15为本申请实施例提供的一种低擦除损伤的擦除装置的结构示意图。
图16为本申请实施例提供的一种电子设备的结构示意图。
标号说明：21、正高压泵；22、正高压输出端；23、第一恒定电流源；24、第一电流镜电路；25、第一缓冲电阻；31、负高压泵；32、负高压输出端；33、第二恒定电流源；34、第二电流镜电路；35、第二缓冲电阻；100、擦除使能信号模块；200、高压建立模块；300、擦除模块；400、放电模块；91、处理器；92、存储器；93、通信总线。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
一般情况下，在对FLASH芯片进行读写的擦除过程中，参照图2和图3，图2为现有技术中正高压和负高压充电的电压变化曲线图，图3为现有技术中正高压和负高压放电的电压变化曲线图，即在t1时刻擦除使能信号建立完成后，正高压与负高压瞬间快速充电，在耦合作用下正高压与负高压产生较大的电压差，在t2时刻擦除结束后，正高压与负高压瞬间快速放电，在耦合作用下正高压与负高压产生较大的电压差，而对芯片内部的高压器件造成损伤，降低芯片的寿命。
第一方面，参照图1，图1为本申请实施例提供的一种低擦除损伤的擦除方法的步骤流程图，图1所示的一种低擦除损伤的擦除方法，用于FLASH芯片擦除操作，方法包括以下步骤:
S100、配置并打开擦除使能信号；
S200、根据擦除使能信号建立正高压和负高压，正高压和负高压中的至少一个为在擦除使能信号打开后逐步充电建立；
S300、利用建立稳定后的正高压和负高压对相应的存储单元进行擦除操作；
S400、控制正高压和负高压中的至少一个在擦除结束后逐步进行放电，并在放电结束后关闭擦除使能信号。
本申请实施例提出的低擦除损伤的擦除方法，在建立擦除使能信号后，正高压与负高压开始充电，通过对正高压和/或负高压逐步充电的方式延长正高压和/或负高压达到工作电压的时间，防止正高压和负高压同时瞬间建立产生的耦合过大，从而避免正高压与负高压在耦合的作用下，瞬间产生较高的电压差而对芯片造成损伤，且在擦除结束后，控制正高压和/或负高压逐步进行放电，延长正高压与负高压的电压降低至零的时间，防止正高压和负高压同时瞬间消失而产生的耦合过大，从而防止在耦合作用下，瞬间产生较高的电压差而对芯片造成损伤，通过该擦除方法可有效防止正高压和负高压在充电和放电的过程中因耦合作用产生较大电压差击穿芯片而造成芯片损坏，从而提高了芯片的使用寿命。
具体地，擦除使能信号用于控制芯片建立或消除正高压和负高压以控制擦除操作的开始和结束，在附图中，擦除使能信号用EN表示，正高压用V1表示，负高压用V2表示。
具体地，本实施例中分别在擦除使能信号建立时以及在擦除结束时对正高压和/或负高压的充电放电进行控制，使正高压和/或负高压逐步充电和放电，从而有效避免正高压与负高压之间产生过大的电压差而损伤芯片，进而有效降低FLASH芯片擦除过程中产生的损伤。
在一些优选的实施方式中，本申请提出的一种低擦除损伤的擦除方法，在根据擦除使能信号建立正高压和负高压的步骤中，正高压和/或负高压基于多个时钟周期进行逐步充电。
具体的，正高压和/或负高压在擦除使能信号完成建立后开始进行充电，可选地，正高压和/或负高压的充电变化曲线可为抛物线形式或阶梯状形式，优选地，在本实施例中，正高压和/或负高压在充电时的曲线为阶梯状形式，在实际操作中正高压充电电源和/或负高压充电电源可基于自身的时钟来控制正高压和/或负高压的逐步充电，从而防止瞬时产生较高的正高压和/或负高压使正高压和负高压之间的压力差较大而导致芯片损坏。
在本实施例中，在t1时刻擦除使能信号建立后，正高压从0V充电至9V，负高压从0V充电至-9V，在正高压在9V且负高压在-9V下保持稳定后开始进行擦除动作。
可选地，在一些实施例中，正高压根据芯片自身的时钟进行阶段性充电，负高压正常充电，则在擦除使能信号完成建立后，正高压根据阶梯状的曲线从0V逐步充电至9V，而负高压在瞬间从0V充电至-9V，此时，正高压与负高压在擦除使能信号建立的瞬间不会产生较大的电压差，因此可以避免正高压与负高压之间产生过大的电压差而损伤芯片，进而有效降低FLASH芯片擦除过程中产生的损伤。
可选地，在另一些实施例中，负高压根据芯片自身的时钟进行阶段性充电，正高压正常充电，则在擦除使能信号完成建立后，负高压根据阶梯状的曲线从0V逐步充电至-9V，而正高压在瞬间从0V充电至9V，此时，正高压与负高压在擦除使能信号建立的瞬间不会产生较大的电压差，因此可以避免正高压与负高压之间产生过大的电压差而损伤芯片，进而有效降低FLASH芯片擦除过程中产生的损伤。
优选地，在本实施例中，正高压与负高压均根据芯片自身的时钟进行阶段性充电，使正高压根据阶梯状的曲线从0V充电至9V，负高压根据阶梯状的曲线从0V充电至-9V，参照图4，此时，在t1时刻擦除使能信号建立的瞬间，正高压与负高压之间的电压差最小，可以最大程度避免正高压与负高压之间产生过大的电压差而损伤芯片，进而有效降低FLASH芯片擦除过程中产生的损伤，因此，本实施例中，在正高压充电电源与负高压充电电源处均添加一个时钟控制器。
在一些优选的实施方式中，本申请提出的一种低擦除损伤的擦除方法，负高压基于设置在负高压泵31和负高压输出端32之间的负高压缓冲放电电路进行逐步放电，正高压基于设置在正高压泵21和正高压输出端22之间的正高压缓冲放电电路进行逐步放电。
具体地，在本实施例中，当擦除结束，正高压泵与负高压泵将产生使能信号使正高压和负高压放电至0V，当正高压与负高压放电结束后，关闭擦除使能信号，至此完成擦除工艺，更进一步地，在实际操作中，负高压将先进行放电，在负高压从-9V放电至0V时，再进行正高压的放电。
具体地，在本实施例中，负高压泵31与负高压输出端32之间（包括负高压泵31与负高压输出端32）的电路称为负高压缓冲放电电路，用于对负高压放电过程进行缓冲，防止负高压在擦除结束的瞬间从-9V放电到0V，正高压泵21与正高压输出端22之间（包括正高压泵21与正高压输出端22）的电路称为正高压缓冲放电电路，用于对正高压放电过程进行缓冲，防止正高压在擦除结束的瞬间从9V放电到0V，进而防止正高压与负高压在擦除结束的瞬间产生较大的电压差对芯片内部的高压器件造成损伤，进而影响芯片的功能。
在一些优选的实施方式中，本申请提出的一种低擦除损伤的擦除方法，正高压缓冲放电电路包括正高压输入端、正高压泵21、正高压输出端22以及第一恒定电流源23或具有第一恒定电流源23的第一电流镜电路24，第一恒定电流源23或具有第一恒定电流源23的第一电流镜电路24的一端与正高压泵21相连，另一端接地。
具体地，电流镜一般指镜像恒流源，镜像恒流源是模拟集成电路中普遍存在的一种标准部件，它的受控电流与输入参考电流相等，即输入输出电流传输比等于1。其特点是输出电流是对输入电流按一定比例的“复制”，用来产生偏置电流和作为有源负载。
具体地，在本申请中，参照图5和图6，图5为本申请实施例提供的具有第一恒定电流源23的正高压缓冲放电电路的电路图，图6为本申请实施例提供的具有第一电流镜电路的正高压缓冲放电电路的电路图，通过在正高压缓冲放电电路中设置第一恒定电流源23或具有第一恒定电流源23的第一电流镜电路24，使正高压在放电过程中的曲线为一条倾斜直线，参照图7，图7为本申请实施例提供的使用第一恒定电流源23或第一电流镜电路的正高压放电的电压变化曲线图，且该倾斜直线的倾斜角较小，即延长了正高压从9V降低到0V的时间，防止正高压在擦除结束的瞬间与负高压之间产生较大的电压差对芯片内部的高压器件造成损伤，进而影响芯片的功能。
在一些优选的实施方式中，本申请提出的一种低擦除损伤的擦除方法，正高压缓冲放电电路包括正高压输入端、正高压泵21、正高压输出端22以及第一缓冲电阻25，第一缓冲电阻25的一端与正高压泵21相连，另一端接地。
具体地，在另一种实施方式中，参照图8，图8为本申请实施例提供的具有第一缓冲电阻25的正高压缓冲放电电路的电路图，通过在正高压缓冲放电电路中设置第一缓冲电阻25，使正高压在放电过程中的曲线为一条抛物线，参照图9，图9为本申请实施例提供的使用第一缓冲电阻25的正高压放电的电压变化曲线图，即延长了正高压从9V降低到0V的时间，防止正高压在擦除结束的瞬间与负高压之间产生较大的电压差对芯片内部的高压器件造成损伤，进而影响芯片的功能。
在上述两种实施例中，当正高压缓冲放电电路中设置的为第一恒定电流源23或具有第一恒定电流源23的第一电流镜电路24，可保证正高压放电速度恒定，提高电路的安全系数，但设置该电路较为复杂；而当正高压缓冲放电电路中设置的为第一缓冲电阻25，则设置该电路较为简单，仅需设置一个电阻即可，但该电路中正高压的放电速度不稳定，安全系数相对于第一种实施例较差，因此，在实际操作中，可根据实际情况选择适合的方式对正高压缓冲放电电路进行设置。
在一些优选的实施方式中，本申请提出的一种低擦除损伤的擦除方法，负高压缓冲放电电路包括负高压输入端、负高压泵31、负高压输出端32以及第二恒定电流源33或具有第二恒定电流源33的第二电流镜电路34，第二恒定电流源33或具有第二恒定电流源33的第二电流镜电路34的一端与负高压泵31相连，另一端接地。
具体地，在本申请中，参照图10和图11，图10为本申请实施例提供的具有第二恒定电流源33的负高压缓冲放电电路的电路图，图11为本申请实施例提供的具有第二电流镜电路的负高压缓冲放电电路的电路图，通过在负高压缓冲放电电路中设置第二恒定电流源33或具有第二恒定电流源33的第二电流镜电路34，使负高压在放电过程中的曲线为一条倾斜直线，参照图12，图12为本申请实施例提供的使用第二恒定电流源33或第二电流镜电路的负高压放电的电压变化曲线图，且该倾斜直线的倾斜角较小，即延长了负高压从-9V上升到0V的时间，防止负高压在擦除结束的瞬间与正高压之间产生较大的电压差对芯片内部的高压器件造成损伤，进而影响芯片的功能。
在一些优选的实施方式中，本申请提出的一种低擦除损伤的擦除方法，负高压缓冲放电电路包括负高压输入端、负高压泵31、负高压输出端32以及第二缓冲电阻35，第二缓冲电阻35的一端与负高压泵31相连，另一端接地。
具体地，在另一种实施方式中，参照图13，图13为本申请实施例提供的具有第二缓冲电阻35的负高压缓冲放电电路的电路图，通过在负高压缓冲放电电路中设置第二缓冲电阻35，使负高压在放电过程中的曲线为一条抛物线，参照图14，图14为本申请实施例提供的使用第二缓冲电阻35的负高压放电的电压变化曲线图，即延长了负高压从-9V上升到0V的时间，防止负高压在擦除结束的瞬间与正高压之间产生较大的电压差对芯片内部的高压器件造成损伤，进而影响芯片的功能。
在上述两种实施例中，当负高压缓冲放电电路中设置的为第二恒定电流源33或具有第二恒定电流源33的第二电流镜电路34，可保证负高压放电速度恒定，提高电路的安全系数，但设置该电路较为复杂；而当负高压缓冲放电电路中设置的为第二缓冲电阻35，则设置该电路较为简单，仅需设置一个电阻即可，但该电路中负高压的放电速度不稳定，安全系数相对于第一种实施例较差，因此，在实际操作中，可根据实际情况选择适合的方式对负高压缓冲放电电路进行设置。
可选地，在一些实施例中，在正高压缓冲放电电路中设置第一恒定电流源23或具有第一恒定电流源23的第一电流镜电路24或第一缓冲电阻25，而在负高压缓冲放电电路中不设置第二恒定电流源33或具有第二恒定电流源33的第二电流镜电路34或第二缓冲电阻35，则在擦除结束后，正高压根据对应的变化曲线从9V逐步降低到0V，而负高压则在瞬间从-9V上升到0V，此时，正高压与负高压在擦除结束的瞬间不会产生较大的电压差，因此可以避免正高压与负高压之间产生过大的电压差而损伤芯片，进而有效降低FLASH芯片擦除过程中产生的损伤。
可选地，在另一些实施例中，在正高压缓冲放电电路中不设置第一恒定电流源23或具有第一恒定电流源23的第一电流镜电路24或第一缓冲电阻25，而在负高压缓冲放电电路中设置第二恒定电流源33或具有第二恒定电流源33的第二电流镜电路34或第二缓冲电阻35，则在擦除结束后，负高压根据对应的变化曲线从-9V逐步上升到0V，而正高压则在瞬间从9V降低到0V，此时，正高压与负高压在擦除结束的瞬间不会产生较大的电压差，因此可以避免正高压与负高压之间产生过大的电压差而损伤芯片，进而有效降低FLASH芯片擦除过程中产生的损伤。
优选地，在本实施例中，在正高压缓冲放电电路中设置第一恒定电流源23或具有第一恒定电流源23的第一电流镜电路24或第一缓冲电阻25，且在负高压缓冲放电电路中设置第二恒定电流源33或具有第二恒定电流源33的第二电流镜电路34或第二缓冲电阻35，则在擦除结束后，正高压根据对应的变化曲线从9V逐步降低到0V，负高压根据对应曲线从-9V上升到0V，此时，正高压与负高压在擦除结束的瞬间产生的电压差最小，因此可以有效避免正高压与负高压之间产生过大的电压差而损伤芯片，进而有效降低FLASH芯片擦除过程中产生的损伤。
本申请实施例提出的低擦除损伤的擦除方法，在建立擦除使能信号后，正高压与负高压开始充电，通过对正高压和/或负高压逐步充电的方式延长正高压和/或负高压达到工作电压的时间，防止正高压和负高压同时瞬间建立产生的耦合过大，从而避免正高压与负高压在耦合的作用下，瞬间产生较高的电压差而对芯片造成损伤，且在擦除结束后，擦除结束，正高压和/或负高压逐步进行放电，延长正高压与负高压的电压降低至零的时间，防止正高压和负高压同时瞬间消失而产生的耦合过大，从而防止在耦合作用下，瞬间产生较高的电压差而对芯片造成损伤，通过该擦除方法可有效防止正高压和负高压在充电和放电的过程中因耦合作用产生较大电压差击穿芯片而造成芯片损坏，从而提高了芯片的使用寿命。
第二方面，参照图15，图15为本实施例提供的一种低擦除损伤的擦除装置的结构示意图，图15所示的一种低擦除损伤的擦除装置，用于FLASH芯片擦除操作，低擦除损伤的擦除装置包括：
擦除使能信号模块100，用于配置并打开擦除使能信号；
高压建立模块200，用于根据擦除使能信号建立正高压和负高压，正高压和负高压中的至少一个为在擦除使能信号打开后逐步充电建立；
擦除模块300，用于利用建立稳定后的正高压和负高压对FLASH芯片上相应的存储单元进行擦除操作；
放电模块400，用于控制正高压和负高压中的至少一个在擦除结束后逐步进行放电，并在放电结束后关闭擦除使能信号。
本申请提供的一种低擦除损伤的擦除装置，通过擦除使能信号模块100建立擦除使能信号后，高压建立模块200控制正高压与负高压开始充电，通过对正高压和/或负高压逐步充电的方式延长正高压和/或负高压达到工作电压的时间，防止正高压和负高压同时瞬间建立产生的耦合过大，从而避免正高压与负高压在耦合的作用下，瞬间产生较高的电压差而对芯片造成损伤，正高压和负高压建立稳定后，擦除模块300控制开始进行擦除操作，在擦除结束后，放电模块400控制正高压和/或负高压逐步进行放电，延长正高压与负高压的电压降低至零的时间，防止正高压和负高压同时瞬间消失而产生的耦合过大，从而防止在耦合作用下，瞬间产生较高的电压差而对芯片造成损伤，通过该擦除方法可有效防止正高压和负高压在充电和放电的过程中因耦合作用产生较大电压差击穿芯片而造成芯片损坏，从而提高了芯片的使用寿命。
第三方面，参照图16，图16为本申请提供的一种电子设备，包括：处理器91和存储器92，处理器91和存储器92通过通信总线93和/或其他形式的连接机构（未标出）互连并相互通讯，存储器92存储有处理器91可执行的计算机程序，当电子设备运行时，处理器91执行该计算机程序，以执行上述实施例的任一项可选的实现方式，以实现以下功能：配置并打开擦除使能信号；根据擦除使能信号建立正高压和负高压，正高压和负高压中的至少一个为在擦除使能信号打开后逐步充电建立；利用建立稳定后的正高压和负高压对FLASH芯片上相应的存储单元进行擦除操作；控制正高压和负高压中的至少一个为在擦除结束后逐步进行放电，并在放电结束后关闭擦除使能信号。
第四方面，本申请提供一种存储介质，其上存储有计算机程序，计算机程序被处理器91执行时，执行上述实施例的任一项可选的实现方式中的方法，以实现以下功能：配置并打开擦除使能信号；根据擦除使能信号建立正高压和负高压，正高压和负高压中的至少一个为在擦除使能信号打开后逐步充电建立；利用建立稳定后的正高压和负高压对FLASH芯片上相应的存储单元进行擦除操作；控制正高压和负高压中的至少一个为在擦除结束后逐步进行放电，并在放电结束后关闭擦除使能信号。
由上可知，本申请提供的一种低擦除损伤的擦除方法、装置、电子设备及存储介质，通过擦除使能信号模块100建立擦除使能信号后，高压建立模块200控制正高压与负高压开始充电，通过对正高压和/或负高压逐步充电的方式延长正高压和/或负高压达到工作电压的时间，防止正高压和负高压同时瞬间建立产生的耦合过大，从而避免正高压与负高压在耦合的作用下，瞬间产生较高的电压差而对芯片造成损伤，正高压和负高压建立稳定后，擦除模块300控制开始进行擦除操作，在擦除结束后，放电模块400控制正高压和/或负高压逐步进行放电，延长正高压与负高压的电压降低至零的时间，防止正高压和负高压同时瞬间消失而产生的耦合过大，从而防止在耦合作用下，瞬间产生较高的电压差而对芯片造成损伤，通过该擦除方法可有效防止正高压和负高压在充电和放电的过程中因耦合作用产生较大电压差击穿芯片而造成芯片损坏，从而提高了芯片的使用寿命。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (5)

1.一种低擦除损伤的擦除方法，用于FLASH芯片擦除操作，其特征在于，所述方法包括以下步骤:
配置并打开擦除使能信号；
根据所述擦除使能信号建立正高压和负高压，所述正高压和所述负高压中的至少一个为在所述擦除使能信号打开后逐步充电建立；
利用建立稳定后的所述正高压和所述负高压对FLASH芯片上相应的存储单元进行擦除操作；
控制所述正高压和所述负高压中的至少一个为在擦除结束后逐步进行放电，并在放电结束后关闭所述擦除使能信号，其中，所述正高压基于设置在正高压泵（21）和正高压输出端（22）之间的正高压缓冲放电电路进行逐步放电，所述正高压缓冲放电电路包括第一恒定电流源（23）或具有所述第一恒定电流源（23）的第一电流镜电路（24），所述第一恒定电流源（23）或具有所述第一恒定电流源（23）的第一电流镜电路（24）的一端与所述正高压泵（21）相连，另一端接地；
所述负高压基于设置在负高压泵（31）和负高压输出端（32）之间的负高压缓冲放电电路进行逐步放电，所述负高压缓冲放电电路包括第二恒定电流源（33）或具有所述第二恒定电流源（33）的第二电流镜电路（34），所述第二恒定电流源（33）或具有所述第二恒定电流源（33）的第二电流镜电路（34）的一端与所述负高压泵（31）相连，另一端接地。
2.根据权利要求1所述的一种低擦除损伤的擦除方法，其特征在于，所述根据所述擦除使能信号建立正高压和负高压的步骤中，所述正高压和/或所述负高压基于多个时钟周期进行逐步充电。
3.一种低擦除损伤的擦除装置，用于FLASH芯片擦除操作，其特征在于，所述低擦除损伤的擦除装置包括：
擦除使能信号模块（100），用于配置并打开擦除使能信号；
高压建立模块（200），用于根据所述擦除使能信号建立正高压和负高压，所述正高压和所述负高压中的至少一个为在所述擦除使能信号打开后逐步充电建立；
擦除模块（300），用于利用建立稳定后的所述正高压和所述负高压对FLASH芯片上相应的存储单元进行擦除操作；
放电模块（400），用于控制所述正高压和所述负高压中的至少一个在擦除结束后逐步进行放电，并在放电结束后关闭所述擦除使能信号，其中，所述正高压基于设置在正高压泵（21）和正高压输出端（22）之间的正高压缓冲放电电路进行逐步放电，所述正高压缓冲放电电路包括第一恒定电流源（23）或具有所述第一恒定电流源（23）的第一电流镜电路（24），所述第一恒定电流源（23）或具有所述第一恒定电流源（23）的第一电流镜电路（24）的一端与所述正高压泵（21）相连，另一端接地；
所述负高压基于设置在负高压泵（31）和负高压输出端（32）之间的负高压缓冲放电电路进行逐步放电，所述负高压缓冲放电电路包括第二恒定电流源（33）或具有所述第二恒定电流源（33）的第二电流镜电路（34），所述第二恒定电流源（33）或具有所述第二恒定电流源（33）的第二电流镜电路（34）的一端与所述负高压泵（31）相连，另一端接地。
4.一种电子设备，其特征在于，包括处理器（91）以及存储器（92），所述存储器（92）存储有计算机可读取指令，当所述计算机可读取指令由所述处理器（91）执行时，运行如权利要求1-2中任一项所述方法中的步骤。
5.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器（91）执行时运行如权利要求1-2中任一项所述方法中的步骤。
CN202211230102.3A 2022-09-30 2022-09-30 一种低擦除损伤的擦除方法、装置、电子设备及存储介质 Active CN115312105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211230102.3A CN115312105B (zh) 2022-09-30 2022-09-30 一种低擦除损伤的擦除方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211230102.3A CN115312105B (zh) 2022-09-30 2022-09-30 一种低擦除损伤的擦除方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN115312105A CN115312105A (zh) 2022-11-08
CN115312105B true CN115312105B (zh) 2022-12-13

Family

ID=83866761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211230102.3A Active CN115312105B (zh) 2022-09-30 2022-09-30 一种低擦除损伤的擦除方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN115312105B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914896A (en) * 1996-08-01 1999-06-22 Aplus Flash Technology, Inc. Flash memory with high speed erasing structure using thin oxide and thick oxide semiconductor devices
US5978277A (en) * 1998-04-06 1999-11-02 Aplus Flash Technology, Inc. Bias condition and X-decoder circuit of flash memory array
CN101258554A (zh) * 2005-07-12 2008-09-03 美光科技公司 用以改进非易失性存储器中快反向的负电压放电方案

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883391B2 (ja) * 2001-02-28 2007-02-21 シャープ株式会社 不揮発性半導体メモリのウェル電圧設定回路およびそれを備えた半導体メモリ装置
US10741253B1 (en) * 2019-02-20 2020-08-11 Sandisk Technologies Llc Memory device with compensation for erase speed variations due to blocking oxide layer thinning

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914896A (en) * 1996-08-01 1999-06-22 Aplus Flash Technology, Inc. Flash memory with high speed erasing structure using thin oxide and thick oxide semiconductor devices
US5978277A (en) * 1998-04-06 1999-11-02 Aplus Flash Technology, Inc. Bias condition and X-decoder circuit of flash memory array
CN101258554A (zh) * 2005-07-12 2008-09-03 美光科技公司 用以改进非易失性存储器中快反向的负电压放电方案

Also Published As

Publication number Publication date
CN115312105A (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
KR100286193B1 (ko) 반도체 집적 회로 ,ic 카드,및 ic 카드 시스템
US7643368B2 (en) Power control circuit for semiconductor IC
CN107403644B (zh) 具备异常电源保护的闪存装置
US11385985B2 (en) Server power consumption management method and device
KR100433397B1 (ko) 보조전원장치 겸용 카드형장치 및 그 카드형장치를이용하는 호스트
US10146265B1 (en) Main board slot power control circuit
WO2024078231A1 (zh) 数据保护电路、方法、装置、电子设备及存储介质
US20200034068A1 (en) Storage device and control method
CN115312105B (zh) 一种低擦除损伤的擦除方法、装置、电子设备及存储介质
CN111722975B (zh) 电子设备和电子设备的信息记录方法
US6930535B2 (en) High voltage supply circuit and a method of supplying high voltage
CN102346529B (zh) 电源控制电路
KR100806453B1 (ko) 전류 정보에 기초하여 전압 조절기를 구성하는 방법 및 장치
TWI629687B (zh) 具備異常電源保護的快閃記憶體裝置
CN112558741A (zh) 保护方法、保护装置、电子设备、可读存储介质和芯片
CN107731260B (zh) 一种ssd的供电方法、系统及ssd
US20210158878A1 (en) Flash memory system
CN107910034B (zh) Flash存储器的掉电保护电路
CN113409868B (zh) 一种低擦除损伤的擦除方法、装置、电子设备及存储介质
CN217563319U (zh) 主板电路及电路系统
CN113687706B (zh) 一种自动调整ncsi是否开启的装置和方法
CN111756230B (zh) 一种低成本嵌入式设备的电源供电方法
CN214674403U (zh) 一种充放电电路与电子设备
CN212413132U (zh) 上电复位保护电路、控制装置及家用电器
CN210639586U (zh) 一种服务器节能放电辅助电路、服务器主板及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant