KR100286193B1 - 반도체 집적 회로 ,ic 카드,및 ic 카드 시스템 - Google Patents

반도체 집적 회로 ,ic 카드,및 ic 카드 시스템 Download PDF

Info

Publication number
KR100286193B1
KR100286193B1 KR1019970023209A KR19970023209A KR100286193B1 KR 100286193 B1 KR100286193 B1 KR 100286193B1 KR 1019970023209 A KR1019970023209 A KR 1019970023209A KR 19970023209 A KR19970023209 A KR 19970023209A KR 100286193 B1 KR100286193 B1 KR 100286193B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
card
circuit
clock
Prior art date
Application number
KR1019970023209A
Other languages
English (en)
Other versions
KR980006293A (ko
Inventor
긴야 사카키
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR980006293A publication Critical patent/KR980006293A/ko
Application granted granted Critical
Publication of KR100286193B1 publication Critical patent/KR100286193B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Credit Cards Or The Like (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

회로의 성능을 저하시키는 일없이 광범위한 전원전압에 대하여 항상 안정된 동작을 가능하게 하는 IC 카드를 제공한다.
데이터를 격납하는 메모리를 갖는 주변 회로와, 외부 장치에 대한 상기 메모리로의 액세스 제어를 포함하는 각종 제어를 행하는 중앙 처리 장치를 구비하고, 상기 외부 장치로부터 적어도 전원 및 클록의 공급을 받아서 동작하는 IC 카드에 있어서, 상기 외부 장치로부터 공급되는 전원전압을 검지하는 전압 검지 수단과, 상기 전압 검지 수단의 전압 검지 결과를 판정하는 전압 판정 수단과, 상기 전압 판정 수단의 판정 결과에 따라서 상기 주변 회로의 조정을 행하는 회로 조정 수단을 구비한다.

Description

반도체 집적 회로, IC 카드, 및 IC 카드 시스템
본 발명은, 다종류의 전원전압에 대응 가능한 반도체 집적 회로, 다종류의 전원전압에 대응 가능한 IC 카드 및 이 IC 카드를 이용한 IC 카드 시스템에 관한 것이다.
근래, 플라스틱 등의 카드에 마이크로 컴퓨터나 메모리등의 IC칩을 내장한 IC 카드가 주목되고 있다.
도 13은 종래의 IC 카드 시스템의 기본 구성을 나타내는 블록도이다.
이 IC 카드 시스템은 IC 카드(100)와, 이 IC 카드(100)를 자유롭게 착탈하도록 장착하는 리더·라이터(110)를 구비하고 있다. 또한, 통상 리더·라이터(110)에 는 호스트 컴퓨터가 접속되어 있다. 즉, IC 카드(100)와 호스트 컴퓨터와의 중간에 리더·라이터(110)가 위치하고 있다.
IC 카드(100)는 리더·라이터(110)와의 접속 단자(101, 105)를 가지고, 마이크로 프로세서로서, CPU(106)와, EEPROM(107a)을 갖는 주변 회로(107)가 IC칩의 형태로 내장되어 있다. CUP(106)는 접속 단자(101∼105)를 통해, 리더·라이터(110)와의 인터페이스 제어나, EEPROM(107a)에 대한 액세스 제어등을 행한다.
한편, 리더·라이터(110)는 전원 VDD, 클록 CLK 및 리셋 신호 RST를 IC 카드(100)에 공급하는 것 외에, 제어 회로(111)에 의해 IC 카드(100)의 삽입/배츨 제어나, IC 카드(100)와의 데이터 송수신 제어, 호스트 컴퓨터와의 데이터 송수신 제어등을 행한다.
IC 카드에 내장되는 IC 칩은, LSI의 미세화에 의한 저전압화(5V→3V) 경향에 따라, 다종류의 전원전압에 대응할 수 있는 것이 요구되어 왔다. 즉, 리더·라이터가 메이커마다 다르기 때문에, 리더·라이터로부터 IC 카드에 공급하는 전원전압 VDD도 다종류가 되고, IC 카드에 내장하는 IC 칩은 낮은 것에서 높은 것까지 광범위한 전원전압으로 안정적으로 동작하는 것이 필요해진다.
종래의 다종류의 전원전압에 대응하는 기술의 일예로서는, 예컨대 특허 공개 공보 제7-161929호에 개시되어 있다.
도 14는 상기 공보에 개시된 종래의 반도체 집적 회로의 블록도이다.
주집적 회로(201)와 전원전압 검지 회로(202)와의 사이에 설치된 전원전압 변환 회로(203)는 외부에서 공급되는 전원전압 VDD의 변화에 관계없이, 주집적 회로(201)에 소정의 저레벨의 동작 전원을 공급한다. 또, 전원전압 변환 회로(203)는 전원전압 검지 회로(202)의 검지 출력에 따라서 입출력 버퍼(204)에 공급하는 동작 전원전압은 전원전압 VDD의 변화에 따라서 계단형으로 전환되며, 이것에 따라서 입출력 신호(205)의 진폭을 변경시키고 있다.
그러나, 상기 공보에 개시된 종래의 반도체 집적 회로는, 입출력 신호의 전압 레벨만을 제어하여 다종류의 전원전압에 대응시키는 것이고, 입력 신호의 주파수 등의 요소에 기인하는 동작의 불안정성이 염려된다.
즉, 예컨대 상기 공보의 반도체 집적 회로를 도 13에 나타내는 IC 카드의 IC칩으로서 적용한 경우에 있어서, 주집적 회로(마이크로 프로세서)의 동작 전원이 저레벨에 고정되고, 또한 리더·라이터 측에서 공급되는 클록의 주파수가 CPU의 동작 주파수를 넘는 것이면 CPU는 폭주한다. 이 CPU(106)의 폭주시에 EEPROM에 대한 기록 명령이 실행된 경우는 EEPROM내의 데이터를 파괴한다는 문제가 있었다.
또한, 도 13에 나타내는 IC 카드 시스템에서는, 광범위한 전원전압 VDD에서 안정적으로 동작시키기 때문에, EEPROM(107a)에 대한 기록 특성등의 액세스 특성을 항상 저하시킨 상태로 설정할 필요가 있다. 그 때문에, EEPROM(107a)의 기록시에 있어서는 소비 전류가 증가하거나, 기록 시간이 길어지거나, 회로의 성능이 저하되고 있었다.
또, 이 IC 카드 시스템은, 리더·라이터측에서 공급되는 전원전압이 이상 전압이 된 경우에 관해서 아무런 고려도 되어 있지 않다. 예컨대, 리더·라이터 측에서의 단락 상태에 가까운 접촉 사고 등에 의해, IC 카드에 공급하는 전원전압 VDD가 5V계의 전압에서 3V계 이하의 저전압으로 저하한 경우는, 전원전압 VDD가 매우 낮은데도 불구하고, IC 카드예 공급되어 오는 클록 주파수는 고속 그대로이다. CPU는 일반적으로 전원전압이 낮아지면 동작 주파수가 저하하지만, 이러한 상태에서는 기록 동작이 불안정하게 되거나, 전술한 바와 같이 CPU가 폭주하여 EEPROM내의 데이터를 파괴할 우려도 있었다.
본 발명은, 전술한 바와 같은 종래의 문제점을 해결하기 위해서 이루어진 것으로, 그 목적은, 광범위한 전원전압에 대하여 안정된 동작이 가능한 반도체 접적회로를 제공하는 것이다. 또한 그 외의 목적은, 중앙 처리 장치가 광범위한 전원전압에 대하여 항상 안정된 제어 동작을 행할 수 있는 IC 카드를 제공하는 것이다. 또, 회로의 성능을 희생하는 일없이 광범위한 전원전압에 대하여 항상 안정된 동작이 가능하게 되는 IC 카드를 제공하는 것이다. 또한, 회로의 성능을 희생하는 일없이 광범위한 전원전압에 대하여 항상 안정된 동작이 가능하고, 또 전원전압의 이상사태에 대하여 빠르게 대응할 수 있는 IC 카드 시스템을 제공하는 것이다.
제1도는 본 발명의 제1 실시 형태에 관한 IC 카드 시스템의 주요부 블록도.
제2도는 제1 실시 형태에 있어서의 클록 분주 회로의 구성예를 나타내는 회로도.
제3도는 제1 실시 형태에 있어서의 IC 카드측의 소정 동작을 나타내는 흐름도.
제4도는 제1 실시 형태에 있어서의 CPU에 의한 전압 판정 기준을 나타내는 도면.
제5도는 제1 실시 형태에 있어서의 리더·라이터측의 소정 동작을 나타내는 흐름도.
제6도는 제1 실시 형태에 있어서의 클록 분주시의 타이밍차트.
제7도는 본 발명의 제2 실시 형태에 관한 IC 카드 시스템의 주요부 블록도.
제8도는 제2 실시 형태에 있어서의 CPU에 의한 전압 판정 기준을 나타내는 도면.
제9도는 제2 실시 형태에 있어서의 클록 분주 회로의 구성예를 나타내는 회로도.
제10도는 제2 실시 형태의 소정 동작을 나타내는 흐름도.
제11도는 제2 실시 형태에 있어서의 클록 분주시의 타이밍차트.
제12도는 본 발명의 제3 실시 형태에 관한 IC 카드 시스템의 주요부 블록도.
제13도는 종래의 IC 카드 시스템의 기본 구성을 나타내는 블록도.
제14도는 종래의 반도체 집적 회로의 블록도.
〈도면의 주요부분에 대한 부호의 설명〉
10, 10A : IC 카드 16, 16A : CPU
16B : 전압 판정 회로 17 : 주변 회로
17a : EEPROM 18, 18A : 전압 검지 회로
19, 19A : 플래그 유지 회로 20, 20A : 클록 분주 회로
30 : 리더·라이터 VDD : 전원전압
SK1 : 클록 조정 신호 CLK : 클록
상기 목적을 달성하기 위해서, 본 발명의 제1 특징은, 반도체 집적 회로에 있어서, 외부 장치로부터 공급되는 전원전압을 검지하는 전압 검지 수단과, 상기 전압 검지 수단의 전압 검지 결과를 판정하는 전압 판정 수단과, 상기 전압 판정 수단의 판정 결과에 따라서, 내부 회로의 조정을 행하는 내부 회로 조정 수단을 구비한데 있다.
이에 의하면, 외부 장치로부터 공급되는 전원전압에 따라서, 내부 회로의 특성등의 최적화가 도모되기 때문에, 광범위한 전원전압에 대하고 항상 동작이 안정된다.
본 발명의 제2 특징은, 반도체 집적 회로에 있어서, 상기 전압 판정 수단의 판정 결과를 상기 외부 장치에 통지하는 전압 판정 통지 수단을 설치한 것에 있다.
이에 의하면, 전압 판정 통지 수단에 의해 전원전압의 상태가 항상 외부 장치에 통지되기 때문에, 외부 장치는 예컨대 전원전압의 이상 사태에 대하여 빠르게 대응할 수 있다.
본 발명의 제 3특징은, 반도체 집적 회로에 있어서, 상기 내부 회로 조정 수단에는 상기 전압 판정 수단의 판정 결과에 따라서, 상기 내부 회로에 설치된 메모리에 대한 액세스 특성을 조정하는 메모리 특성 조정 수단을 갖는다.
이에 의하면, 외부 장치로부터 공급되는 전원전압에 따라서, 메모리 특성 조정 수단에 의해 내부 회로내 메모리에 대한 액세스 특성의 최적화가 도모되고, 광범위한 전원전압에 대하여 항상 메모리의 액세스 동작이 안정된다.
본 발명의 제4 특징은, 반도체 집적 회로에 있어서, 상기 내부 회로 조정 수단에는 상기 전압 판정 수단의 전압 판정 결과가 저전압인 경우에, 상기 외부 장치로부터 공급되는 클록을 상기 저전압에 따라서 분주하는 클록 분주 수단을 갖는 것으로 한 것에 있다.
이에 의하면, 외부 장치로부터 공급되는 전원전압이 저전압인 경우에, 클록 분주 수단은 외부 장치로부터 공급되는 클록을 저전압에 따라서 분주하기 때문에, 이 저전압하에 외부 장치로부터 공급되는 클록이 고속이어도, 예컨대 내부 회로 중의 중앙 처리 장치가 폭주한다는 부적합함을 미연에 회피할 수 있다.
본 발명의 제5 특징은, IC 카드에 있어서, 데이터를 격납하는 메모리를 갖는 주변 회로와, 외부 장치에 대한 상기 메모리로의 액세스 제어를 포함하는 각종 제어를 행하는 중앙 처리 장치를 구비하고, 상기 외부 장치로부터 적어도 전원의 공급을 받아서 동작하는 IC 카드에 있어서, 상기 외부 장치로부터 공급되는 전원전압을 검지하는 전압 검지 수단을 설치하며, 상기 중앙 처리 장치는 상기 전압 검지 수단의 전압 검지 결과에 따라서, 상기 메모리에 대한 액세스 제어를 포함하는 소정의 제어 동작을 행하는 것에 있다.
이에 의하면, 외부 장치로부터 공급되는 전원전압에 따라서, 메모리에 대한 액세스 제어등의 중앙 처리 장치의 제어 동작이 최적화되어, 광범위한 전원전압에 대하여 항상 안정된 제어 동작이 가능해진다.
본 발명의 제6 특징은, IC 카드에 있어서, 데이터를 격납하는 메모리를 갖는 주변 회로와, 외부 장치에 대한 상기 메모리로의 액세스 제어를 포함하는 각종 제어를 행하는 중앙 처리 장치를 구비하고, 상기 외부 장치로부터 적어도 전원 및 클록의 공급을 받아서 동작하는 IC 카드에 있어서, 상기 외부 장치로부터 공급되는 전원전압을 검지하는 전압 검지 수단과, 상기 전압 검지 수단의 전압 검지 결과를 판정하는 전압 판정 수단과, 상기 전압 판정 수단의 판정 결과에 따라서, 상기 주변 회로의 조정을 행하는 회로 조정 수단을 구비한 것에 있다.
이에 의하면, 외부 장치로부터 공급되는 전원전압에 따라서, 주변 회로의 특성등의 최적화가 도모되기 때문에, 광범위한 전원전압에 대하여 항상 동작이 안정된다.
본 발명의 제7 특징은, IC 카드에 있어서, 상기 전압 판정 수단의 판정 결과를 상기 외부 장치에 통지하는 전압 판정 통지 수단을 설치한 것에 있다.
이에 의하면, 전원전압의 상태가 항상 외부장치에 통지되기 때문에, 외부 장치에서는 예컨대 전원전압의 이상 사태에 대하여 빠르게 대응할 수 있으며, 사고의 확대를 막는 것이 가능해진다.
본 발명의 제8 특징은, IC 카드에 있어서, 상기 회로 조정 수단은 상기 전압 판정 수단의 판정 결과에 따라서, 상기 메모리에 대한 액세스 특성을 조정하는 메모리 특성 조정 수단을 갖는 것에 있다.
이에 의하면 외부 장치로부터 공급되는 전원전압에 따라서, 메모리 특성 조정 수단에 의해 주변 회로내 메모리에 대한 액세스 특성의 최적화가 도모되고, 광범위한 전원전압에 대하여 항상 메모리의 액세스 동작이 안정된다.
본 발명의 제9 특징은, IC 카드에 있어서, 상기 회로 조정 수단은 상기 전압 판정 수단의 전압 판정 결과가 저전압인 경우에, 상기 외부 장치로부터 공급되는 클록을 상기 저전압에 따라서 분주하는 클록 분주 수단을 가지는 것에 있다.
이에 의하면, 외부 장치로부터 공급되는 전원전압이 저전압인 경우에, 클록 분주 수단은 외부 장치로부터 공급되는 클록을 저전압에 따라서 분주하기 때문에, 이 저전압하에 외부 장치로부터 공급되는 클록이 고속이어도, 중앙 처리 장치가 폭주하는 것을 미연에 방지할 수 있다.
본 발명의 제10 특징은, IC 카드 시스템에 있어서, 데이터를 격납하는 메모리를 갖는 주변 회로 및 상기 메모리에 대한 액세스 제어를 포함하는 각종 제어를 행하는 중앙 처리 장치를 내장하는 IC 카드와, 상기 IC 카드를 자유롭게 착탈하도록 장착하여 상기 IC 카드에 대하여 적어도 전원 및 클록을 공급하는 동시에, 상기 메모리에 대한 데이터의 송수신 제어를 행하는 외부 장치를 구비한 IC 카드 시스템에 있어서, 상기 IC 카드는 상기 외부 장치로부터 공급되는 전원전압을 검지하는 전압 검지 수단과, 상기 전압 검지 수단의 전압 검지 결과를 판정하는 전압 판정 수단과, 상기 전압 판정 수단의 판정 결과에 따라서, 상기 주변 회로의 조정을 행하는 회로 조정 수단과, 상기 전압 판정 수단의 판정 결과를 상기 외부 장치에 통지하는 전압 판정 통지 수단을 구비하여, 상기 외부 장치는 상기 IC 카드로부터 보내져 온 상기 전압 판정 수단의 판정 결과가 이상 전압으로 판정되었을 때, 상기 IC 카드와의 통신의 중단 또는 상기 IC 카드의 배출 처리를 행하는 이상 대처 수단을 구비한 것에 있다.
이에 의하면, 외부 장치로부터 공급되는 전원전압에 따라서, 주변 회로의 특성등의 최적화가 도모되기 때문에, 광범위한 전원전압에 대하여 항상 동작이 안정된다. 또한, 전압 판정 통지 수단에 의해 전원전압의 상태가 항상 외부 장치에 통지되고, IC 카드에 공급되는 전원전압이 이상 전압일 때에는 외부 장치의 이상 대처 수단이 IC 카드와의 통신의 중단 또는 상기 IC 카드의 배출 처리를 행하기 때문에, 이상 사태에 대하여 빠르게 대응할 수 있으며 사고의 확대를 막는 것이 가능해진다.
본 발명의 제11 특징은, IC 카드 시스템에 있어서, 상기 회로 조정 수단이 상기 전압 판정 수단의 판정 결과에 따라서, 상기 메모리에 대한 액세스 특성을 조정하는 메모리 특성 조정 수단을 갖는 것에 있다.
이에 의하면, 외부 장치로부터 공급되는 전원 전압에 따라서, 메모리 특성 조정 수단에 의해 주변 회로내 메모리에 대한 액세스 특성의 최적화가 도모되고, 광범위한 전원전압에 대하여 항상 메모리의 액세스 동작이 안정된다.
본 발명의 제12 특징은, IC 카드 시스템에 있어서, 상기 회로 조정 수단은 상기 전압 판정 수단의 전압 판정 결과가 정상 저전압인 경우에, 상기 외부 장치로부터 공급되는 클록을 상기 정상 저전압에 따라서 분주하는 클록 분주 수단을 가지는 것에 있다.
이에 의하면, 외부 장치로부터 공급되는 전원전압이 저전압인 경우에, 클록 분주 수단은 외부 장치로부터 공급된 클록을 저전압에 따라서 분주하기 때문에, 이 저전압하에 외부 장치로부터 공급되는 클록이 고속이어도, 중앙 처리 장치가 폭주하는 것을 미연에 방지할 수 있다.
본 발명의 제13 특징은, IC 카드 시스템에 있어서, 상기 IC 카드로부터 보내져 온 상기 전압 판정 수단의 판정 결과가 이상 고전압으로 판정되었을 때, 상기 이상 대처 수단은 즉시 상기 IC 카드의 배출 처리를 행하도록 한 것에 있다.
이에 의하면, IC 카드에 공급되는 전원전압이 이상 고전압일 때에는, 외부 장치의 이상 대처 수단이 즉시 IC 카드의 배출 처리를 행하기 때문에, 이상 고전압에 의한 IC 카드에 대한 데미지를 최소한으로 억제할 수 있다.
본 발명의 제14 특징은, IC 카드 시스템에 있어서, 상기 IC 카드로부터 보내져 온 상기 전압 판정 수단의 판정 결과가 이상 저전압으로 판정되었을 때, 상기 이상 대처 수단은 소정의 타이밍을 두고 상기 IC 카드와의 통신의 중단을 행하도록 한 것에 있다.
이에 의하면, IC 카드에 공급되는 전원전압이 이상 저전압일 때에는, 외부 장치의 이상 대처 수단이 소정의 타이밍을 두고, 예컨대 메모리에 대하여 현재 실행되고 있는 기록 동작을 종료하고 나서, IC 카드와의 통신의 중단을 행한다. 이것에 의해, 메모리로의 기록 동작의 도중에서 통신의 중단이 행해지는 일은 없으며, 메모리에 에러 데이터가 기록되는 것을 막을 수 있다. 또한, 상기 소정의 타이밍의 사이는, 예컨대 외부 장치로부터 IC 카드에 공급된 클록이 저전압에 따라서 분주되기 때문에, 이 저전압 하에 외부 장치로부터 공급된 클록이 고속이어도 메모리에 대한 기록 동작이 정확히 행해진다.
이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다. 도 1은 본 발명의 제1 실시 형태에 관한 IC 카드 시스템의 주요부 블록도이다.
본 실시 형태의 IC 카드 시스템의 구성은, 종래와 같이, IC 카드와 호스트 컴퓨터(도시생략)와의 중간에 리더·라이터가 위치하여 구성되어 있다.
IC 카드(10)에는 전원전압 VDD용의 VDD단자(11), 클록 CLK용의 CLK단자(12), 리셋 신호 RST용의 RST단자(13), 데이터 입출력용의 I/O단자(14) 및 그라운드(GND)용의 GND단자(15)가 외부에 노출되는 형태로 설치된다. 그 내부에는, 워크 영역으로서의 RAM(16a)과 프로그램용 메모리로서의 ROM(16b)을 갖는 1칩 CPU(16)와, CPU(16)에 버스(16C)(어드레스 버스, 데이터 버스 및 커트롤러 버스등)로 접속된 주변 회로(17)를 구비하는 것 외에, VDD단자(11)를 통하고나서 공급되는 전원전압 VDD를 검지하는 전압 검지 회로(18)와, 전압 검지 회로(18)의 전압 검지 상태를 유지하는 플래그 유지 회로(19)를 구비하고 있다.
CPU(16)는 접속 단자(11∼15)를 통해 리더·라이터(30)와의 인터페이스 제어나, 주변 회로(17)내의 EEPROM(17a)에 대한 액세스 제어를 행하는 것 외에, 본 발명의 특징을 이루는 전압 판정 기능, 주변 회로 조정 기능 및 전압 판정 통지 기능을 가진다.
이 CPU(16)의 전압 판정 기능은, 전압 검지 회로(18)의 전압 검지 결과를 판정하는 기능이고, 주변 회로 조정 기능은, 예컨대 상기 전압 판정 기능에 의한 판정 결과에 따라서 EEPROM(17a)에 대한 기록 특성을 조정하는 것 외에, 전압 판정 기능의 전압 판정 결과가 저전압일 때에, 리더·라이터(30)로부터 공급된 클록 CLK를 분주하기 때문에, 클록 분주 회로(20)에 대하여 클록 조정 신호 SK1을 출력하는 등, 전원전압 VDD의 변화에 의해서 특성에 변동이 있는 요소에 대하여 최적 조정을 행하는 것이다. 또, 전압 판정 통지 기능은 상기 전압 판정 기능에 의해 판정된 전압 판정 결과를 리더·라이터(30)측에 통지하는 기능이다.
또한, 전압 검지 회로(18)는 4단계의 임계치(V1∼V4)를 설치하여, 공급되는 전원전압 VDD를 이들 각 임계치(V1∼V4)에 의해서 판별하는 것으로, 비교기등의 공지의 회로로 구성되어 있다. 4단계의 임계치(V1∼V4)로서는, 본 실시 형태에서는 예컨대 V1=5.5v, V2=4.5v, V3=3.5v, V4=2.5v로 하고 있다.
그리고, 이 전압 검지 회로(18)의 검지 상태를 유지하는 플래그 유지 회로(19)는 상기 4단계의 임계치(V1∼V4)에 대응하고, 4개의 플래그(1)∼(4)로 구성되어 있다. 즉, 플래그(1)은 공급되는 전원전압 VDD가 V1=5.5v를 넘을 때에 "1"로 설정되고, V1=5.5v이하일 때에는 "0"으로 설정된다. 플래그(2)∼플래그(4)도 동일하게, 전원전압 VDD가 V2=4.5v∼V4=2.5v를 넘는지 아닌지에 대응하여 "1" 또는 "0"으로 설정되도록 되어 있다.
클록 분주 회로(20)는 예컨대 도 2에 도시된 바와 같이, 리더·라이터(30)로부터 공급되는 클록 CLK를 1/2분주하는 J-K플립플롭(21)과, 셀렉터(22)로 구성되어 있다. 셀렉터(22)는 CPU(16)로부터 출력되는 클록 조정 신호 SK1에 의해, 클록 분주 회로(20)의 출력인 내부 클록 CLK' 로서, CLK단자(12)로부터의 클록 CLK와 J-K 플립플롭(21)의 출력(1/2분주 후의 클록) 중 어느 하나를 선택한다.
한편, 리더·라이터(30)에는 콘택트 핀(31∼35)이 설치되고, 예컨대 자동 흡배 제어법(모터에 의해 카드를 벨트등으로 자동적으로 반송한다)에 의해 IC 카드(10)를 삽입할 때, 콘택트 핀(31∼35)이, IC 카드(10)의 VDD단자(11), CLK단자(12), RST단자(13), I/O단자(14) 및 GND단자(15)에 각각 접촉하도록 되어 있다.
리더·라이터(30)는 이와 같이 IC 카드(10)를 장착하고, VDD 단자(11), CLK 단자(12) 및 RST단자(13)를 통해, 각각 전원 VDD, 클록 CLK 및 리셋 신호 RST를 IC 카드(10)에 공급하는 것 외에, 제어 회로(36)에 의해, I/O단자(14)를 통해 데이터의 쌍방향 전송을 행하기 위한 데이터 송수신 제어나, 호스트 컴퓨터와의 데이터 송수신 제어, IC 카드(10)의 삽입/배출 제어등을 행한다.
또, 본 실시 형태의 IC 카드(10)에 내장되는 IC 칩은 5V계의 동작 전압을 기준으로 하여 설계되어 있는 것으로 한다.
다음에, 본 실시 형태의 동작을 도 3∼도 6을 참조하면서 설명한다. 도 3은 IC 카드측의 소정 동작을 나타내는 흐름도이고, 도 4는 CPU(16)에 의한 전압 판정기준의 일예를 나타내는 도면이며, 그 전압치의 판정 기준은 설정에 의해 다양하게 다르다. 도 5는 리더·라이터측의 소정 동작을 나타내는 흐름도이고, 도 6은 클록 분주시의 타이밍차트이다.
IC 카드(10)와 리더·라이터(30)간의 물리적 인터페이스는, 리더·라이터(30)의 핀(31∼35)이 IC 카드(10)상의 대응하는 단자(11∼15)와 접촉했을 때에 확립된다.
리더·라이터(30)의 핀(31∼35)과 IC 카드(10)의 단자(11∼15)와 접촉하면, 리더·라이터(30)에 의해서 IC 카드(10)의 각 단자(11∼14)의 활성화가 행해진다(단계 S1). 구체적으로는, IC 카드(10)의 VDD단자(11)는 소정의 전원전압 VDD에 설정되고, CLK단자(12)에는 초기의 클록 CLK가 공급되어, RST단자(13)는 "L"레벨로 설정되고, I/O단자(14)는 "H"레벨로 설정된다. RST단자(13)가 "L"레벨로 설정됨으로써 IC 카드(10)는 리셋된다.
단자의 활성화 직후에 전원 검지 회로(18)에 의해 검지된 전원전압 VDD의 검지 결과는 플래그 유지 회로(19)에 부여되고, "1" 또는 "0"의 플래그 정보로서 유지된다(단계 S2). 전원전압 VDD가 4.5v∼5.5v간의 전압인 경우는, 플래그 유지 회로(19)에서는 플래그(1)만이 "0"으로 설정되고, 그 외의 플래그(2)∼(4)는 모두 "1"로 설정된다. 전원전압 VDD가 2.5v∼3.5v간의 전압인 경우는 플래그(4)만이 "1"로 설정되고, 그 외의 플래그(1)∼(3)은 모두 "0"으로 설정된다. 전원전압 VDD가 5.5v이상의 전압인 경우는 플래그(1)∼(4)는 모두 "1"로 설정된다. 전원전압 VDD가 3.5v∼4.5v간의 전압인 경우는 플래그(1),(2)가 "0"으로 설정되고, 플래그(3),(4)가 "1"로 설정된다. 그리고, 전원전압 VDD가 2.5v이하의 전압인 경우는 플래그(1)∼(4)는 모두 "0"으로 설정된다.
이 플래그 유지 회로(19)로부터의 전압 검지 상태는 CPU(16)에 부여되고, CPU(16)의 전압 판정 기능에 의해 전원전압 VDD의 정상/이상의 판정이 행해진다(단계 S3). CPU(16)는 소프트웨어에 의해서 도 4에 나타내는 전압 판정 기준을 가지고, 전원전압 VDD가 4.5∼5.5v의 범위(전압 영역B)에 있을 때는 5v계의 정상적인 전원 전압으로 하고, 전원전압 VDD가 2.5∼3.5v의 범위(전압 영역D)에 있을 때는 3v계의 정상적인 전원전압으로서 판정한다. 한편, 전원전압 VDD가 3.5∼4.5v의 범위(전압 영역C)일 때, 5.5v(전압 영역A)이상일 때, 또는 2.5v이하(전압 영역E)일 때는, 이상한 전원전압으로서 판정한다.
계속해서, IC 카드(10)로부터 리더·라이터(30)측에 대하여, I/O단자(14)를 통해 리셋의 응답 정보가 송신된다. 이 때의 응답 정보로서는, 정보 교환 프로토콜타입이나 전송 제어용 파라미터등이 있지만, 이들의 정보와 함께, CPU(16)의 전압 판정 기능에 의한 전압 판정 결과를 리더·라이터(30)측에 통지한다(단계 S4).
이하, 전압 판정 결과에 의해 동작을 나눠서 설명한다.
(Ⅰ)전원전압 VDD가 5v계인 경우의 동작
CPU(16)에 의해서 전원전압 VDD가 5v계의 정상적이 전압으로 판정된 경우는(단계 S5의 YES), EEPROM(17a)에 대한 액세스가 개시된다(단계 S6).
즉, 리더·라이터(30)측에서는, IC 카드(10)로부터 리셋 응답 정보와 함께 상기 전압 판정 결과를 수취하여(도 5의 단계 S21), 그것이 정상 전압을 나타내는 것으므로(단계 S22의 YES), EEPROM(17a)의 특정 영역에 액세스하기 위한 명령을 IC 카드(10)의 CPU(10)에 송신한다(단계 S23). 그 때, 리더·라이터(30)측은 액세스의 종류(예컨대 기록)와 함께, 대상 화일이나 영역의 어드레스를 통지한다. 액세스용의 명령을 수취한 IC 카드(10)의 CPU(16)는 리더·라이터(30)측에 상태 정보를 이송하고, 그 후, I/O단자(14)를 통해 예컨대 기록 데이터의 전송이 행해지며, EEPROM(17a)의 특정 영역에 데이터가 기록된다.
그리고, EEPROM(17a)에 대한 액세스가 모두 종료했는지 아닌지의 판정이 행해지고(단계 S7), 모두 종료하지 않을 때에는, 상기 단계 S2 이후의 처리를 반복한다. 단, 이 때는 단계 S4에 있어서 이미 송신하고 있는 정보 교환 프로토콜 타입이나 전송 제어용 파라미터등의 응답 정보는 송신하지 않고, 새로운 전압 판정 결과만을 리더·라이터(30)측에 통지한다.
EEPROM(17a)에 대한 액세스가 종료하면, 리더·라이터(30)에 의해 단자의 비활성화가 행해져서(단계 S8) 동작을 종료한다. 즉, IC 카드(10)의 VDD단자(11)가 0v로 설정되는 것 외에, CLK단자(12), RST단자(13) 및 I/O단자(14)는 "L"레벨로 설정된다.
(Ⅱ) 전원전압 VDD가 3v계인 경우의 동작
CPU(16)에 의해서 전원전압 VDD가 3v계의 정상적인 전압으로 판정된 경우는 (단계 S9의 YES), 본 실시 형태의 IC 카드(10)에 내장되는 IC칩이 5V계의 동작 전압을 기준으로 하여 설계되어 있기 때문에, CPU(10)는 예컨대 EEPROM(17a)에 대한 기록 특성을 3v계에 알맞도록 조정한다. 그 후, 상기 단계 S6의 액세스 동작을 거쳐서 단계 S8의 단자 비활성화를 행하여 동작을 종료한다.
이와 같이, 리더·라이터(30)측에서 공급되는 5v계나 3v계의 전원전압 VDD에 따라서, EEPROM(17a)에 대한 기록 특성의 최적화를 도모할 수 있으며, 회로의 성능을 저하하는 일없이 광범위한 전원전압에 대하여 항상 안정된 동작이 가능해진다.
(Ⅲ) 전원전압 VDD가 2.5v이하인 경우의 동작
예컨대 5v계의 전원전압 VDD에서 동작 중에, 리더·라이터(30)측에서의 단락 상태에 가까운 접촉 사고등에 의해, 전원전압 VDD가 2.5v이하로 저하한 경우에서는, CPU(16)에 의해서 전원전압 VDD가 2.5v이하의 저전압으로 판정되어(단계 S3), 그 저전압의 판정 결과는 리더·라이터(30)측에 통지된다(단계 S4).
그리고, 클록CLK의 1/2분주를 행하도록, CPU(16)는 클록 분주 회로(20)에 "L"레벨의 클록 조정 신호 SK1을 출력한다(단계 S11, S12). 그 결과, 도 6에 도시된 바와 같이, IC 카드(10)내의 주변 회로(17) 및 CPU(16)에 공급되는 내부 클록CLK' 는 1/2분주된 것이 된다.
한편, IC 카드(10)의 저전압하에 있어서, 리더·라이터(30)측에서는, 도 5의 단계 S21, 단계 S22 및 단계 S24의 루트를 통하여, 단계 S25에서 일정 시간의 경과를 기다려, 단계 S26로 진행하여 IC 카드(10)와의 통신을 중단한다. 즉, EEPROM(17a)의 특정 영역으로의 기록 동작의 도중에 IC 카드(10)와의 통신을 중단한 경우는, EEPROM(17a)에 에러 데이터가 기록될 우려가 있기 때문에, 현재 실행되어 있는 영역으로의 기록 동작이 종료할 시간을 고려한 상기 일정 시간의 경과를 기다려 통신을 중단하는 것이다.
EEPROM(17a)의 특정 영역으로의 기록 동작의 도중에서 저전압이 되고, 아직 IC 카드(10)와 리더·라이터(30)간의 통신이 중단되어 있을 때는, EEPROM(17a)에 대한 액세스의 실행중인지 아니지의 판정을 행하는 단계 S14의 YES측으로 진행하고, 상기 단계 S7의 처리를 거쳐서 상기 단계 S2로 되돌아가서, 상기 단계 S11에서 단계 S13의 처리를 반복하여, 중단될때까지 EEPROM(17a)으로의 액세스를 실행한다. 이 사이에는 1/2분주된 내부 클록 CLK' 로 동작하게 된다. 따라서, 저전압하에 있어서도 내부 클록 CLK' 의 주파수가 CPU(16)의 동작 주파수를 초과하는 일없으며, 안정되게 기록동작을 행할 수 있다.
IC 카드(10)와의 통신이 중단되면, 도 3의 단계 S13의 중단 판정 처리는 YES측에 진행하여 상기 단계 S8의 처리를 거쳐서 동작이 종료한다.
또한, EEPROM(17a)에 대한 기록 실행 중이 아닐 때에, 전원전압 VDD가 저전압하로 된 경우는, 상기 단계 S14의 처리는 NO측으로 진행하고, 상기 단계 S2로 되돌아가, 상기 단계 S11에서 단게 S13의 처리를 반복하여, 중단되는 것을 기다리게 된다. 그 동안에도, 분주된 내부 클록 CLK' 로 동작하기 때문에, 내부 클록CLK' 의 주파수가 CPU(16)의 동작 주파수를 초과하는 일없으며, CPU(16)의 폭주를 막을 수 있으며, EEPROM(17a)내의 데이터를 파괴하는 것을 미연에 회피할 수 있다.
통상, 전로전압 VDD가 낮아지는 것으로 CPU의 동작 주파수가 저하하고, 클록의 주파수가 CPU의 동작 주파수를 초과한 경우에 EEPROM에 대한 기록의 실행 중이면 그 기록 동작이 불안정하게 되고, 기록 실행 중이 아닐 때에도, CPU가 잘못 폭주하여 기록 명령이 실행되면 EEPROM내의 데이터를 파괴할 경우가 있다.
본 실시 형태에서는, 전원전압 VDD가 이상 저하에 의해 CPU(16)의 동작 주파수가 낮아지는 것을 고려하여 내부 클록 CLX' 를 1/2분주하기 때문에, 내부 클록 CLK' 의 주파수가 CPU(16)의 동작 주파수를 넘는 것을 방지할 수 있다. 이것에 의해, 상기 부적합함을 회피할 수 있으며, EEPROM(17a)에 대한 기록을 정확히 행할 수 있다.
(Ⅳ) 전원전압 VDD가 5.5v이상인 경우의 동작
CPU(16)에 의해서 전원전압 VDD가 5.5v이상의 이상 고전압으로 판정된 경우는(단계 S11의 NO), 그 이상 고전압의 판정 결과는 리더·라이터(30)측에 통지된다(단계 S4). 그리고, 도 5의 단계 S21, 단게 S22 및 단계 S24의 루트를 거쳐서, 단계 S27에 있어서 IC 카드(10)의 배출 처리가 행해진다.
이와 같이, IC 카드(10)에 공급되는 전원전압 VDD가 이상 고전압일 때에는 리더·라이터(30)측에서 즉시 IC 카드의 배출 처리를 행하기 때문에, 이상 고전압에 의한 IC 카드(10)에 대한 데미지를 최소한으로 억제할 수 있다.
도 7은 본 발명의 제2 실시 형태에 관한 IC 카드 시스템의 주요부 블록도이고, 도 1과 공통하는 요소에는 동일한 부호를 붙여서 그 설명을 생략한다.
본 실시 형태의 IC 카드 시스템은, 리더·라이터(30)로부터 공급되는 클록 CLX를 2종류의 저전압에 따라서 2단계로 분주하도록 한 것이다. 본 실시 형태에서는 5단계의 임계치(V1∼V5)를 설치한 전압 검지 회로(18A)와, 이것에 대응한 플래그 유지 회로(19A)와, 클록 CLK를 1/2분주 또는 1/4분주하는 클록 분주 회로(20A)와, CPU(16)의 전압 판정 기능이 상기 제1 실시 형태에 비하여 구성상에서 다른 점이다.
전압 검지 회로(18A)의 5단계의 임계치(V1∼V5)에 관해서, V1=5.5v, V2=4.5v, V3=3.5v 및 V4=2.5v는 제1 실시 형태와 같지만, 새롭게 V5=2.0v가 추가되어 있다. 이것에 대응하여, 플래그 유지 회로(19A)는 5개의 플래그(1)∼(5)로 구성되어 있다. CPU(16)에 의한 전압 판정 기준은 이것에 따라서 변경되고, 도 8에 도시된 바와 같이, 예컨대 저전압의 영역은 전원전압VDD가 2.5∼2.0v의 범위(전압 영역E)와, 전원전압 VDD가 2.0v이하(전압 영역F)와의 2단계로 분리되어 있다 또, 상기 전압 영역E,F의 수치는 설정에 의해 다양하게 다르다.
또한, 클록 분주 회로(20A)의 구성은, 예컨대 도 9에 도시된 바와 같이, 2단의 J-K플립플롭(23,24)과, CPU(16)로부터 출력되는 클록 조정 신호 SK2로부터 제어되는 멀티·플렉서(25)로 구성된다. 1단째의 J-K플립플롭(23)에서는 클록CLK의 1/2 분주 신호가 출력되고, 2단째의 J-K플립플롭(24)에서는 클록 CLX의 1/4분주 신호가 출력되며, 이 클록 CLK과 1/2분주 신호와 1/4분주 신호내 어느 하나가 멀티·플렉서(25)에 의해 선택되어, 내부 클록 CLK' 로서 공급된다.
도 10은, 본 실시 형태의 소정 동작을 나타내는 흐름도이고, 도 1과 공통하는 요소에는 동일한 부호를 붙여서 그 설명을 생략한다.
CPU(16)에 의해서 전원전압 VDD가 2.5v∼2.0v범위의 저전압(전압 영역E)으로 판정된 경우는(단계 S31), 제1 실시 형태와 동일하게, 단계 S12으로 진행하여 클록 CLK를 12분주하고(도 11 참조), 그 후는 단계 S13 이후로 진행한다. 또한, 전원전압 VDD가 2.0v이하의 저전압(전압 영역F)으로 판정된 경우는(단계 S32), 단계 S33로 진행하여 클록 CLK를 1/4분주하며(도 11 참조), 그 후는 단계 S13 이후로 진행한다. 그 외의 동작은 제1 실시 형태와 같다.
본 실시 형태에서는, 리더·라이터(30)로부터 공급되는 클록 CLK를 2종류의 저전압에 따라서 2단계로 분주하도록 하였기 때문에, 내부 클록 CLK' 의 주파수가 CPU(16)의 동작 주파수를 초과하는 것을 확실히 막을 수 있다. 이것에 의해, 제1 실시 형태와 같은 이점을 가지는 것 외에, EEPROM(17a)에 대한 기록을 보다 정확하게 행할 수 있다.
도 12는 본 발명의 제3 실시 형태에 관한 IC 카드 시스템의 주요부 블록도이고, 도 1과 공통하는 요소에는 동일한 부호를 붙여서 그 설명을 생략한다.
본 실시 형태의 IC 카드 시스템은, 도 1에 나타내는 구성에 있어서 전압 판정 회로(16B)를 설치하여, CPU의 전압 판정 기능을 하드웨어로 구성한 것이다. 전압 판정 회로(16B)를 설치한 것에 따라, 플래그 유지 회로(19)의 출력을 전압 판정 회로(16B)에 입력하고, 그 출력측에서 클록 조정 신호 SK1을 클록 분주 회로(20)에 출력하도록 구성하고 있다. 전압 판정 회로(16B)는 플래그 유지 회로(19)로부터의 전압 검지 상태에 기초하여, 도 4에 나타내는 전압 판정 기준에 대응한 출력 신호를 생성하여 CPU(16A) 및 주변 회로(17)에 공급한다.
이와 같이 구성하여도, 제1 실시 형태와 같은 작용 효과를 발휘할 수 있다.
또, 전압 판정 기능을 하드웨어로 구성하는 제3 실시 형태의 기술을 제2 실시 형태에 적용하는 것도 물론 가능하다. 또한, 상기 제1 내지 제3 실시 형태에서는 노출한 단자를 접촉시키는 접촉형의 IC 카드로 설명을 하고 있지만, 본 발명을 전자 유도 방식등의 비접촉형의 IC 카드에 적용하는 것도 가능한다.
또한, 전원전압 VDD에 의해서 특성이 변동하는 주변 회로내의 아날로그적인 회로에 대하여 본 발명을 적용하는 것도 가능하다.
이상 상세히 설명한 바와 같이, 본 발명에 의하면 반도체 집적 회로가 외부 장치로부터 공급되는 전원전압에 따라서, 내부 회로의 특성등의 최적화를 도모할 수 있으며, 회로의 포퍼먼스를 희생하는 일없이 광범위한 전원전압에 대하여 항상 안정된 동작이 가능해진다. 또한, 상기 효과 이외에, 전압 판정 통지 수단에 의해 전원전압의 상태가 항상 외부 장치에 통지되기 때문에, 외부 장치는, 예컨대 전원 전압의 이상 사태에 대하여 빠르게 대응할 수 있으며, 사고의 확대를 막는 것이 가능해진다.
더욱이, 외부 장치로부터 공급되는 전원전압에 따라서, 메모리 특성 조정 수단에 의해 내부 회로 중 메모리에 대한 기록 특성의 최적화가 도모되며, 광범위한 전원전압에 대하여 항상 메모리의 기록 동작을 안정시키는 것이 가능해지고, 저전압하에 외부 장치로부터 공급되는 클록이 고속이어도, 예컨대 내부 회로 중의 CPU가 폭주한다는 부적합함을 미연에 회피할 수 있다.
한편, 본 발명에 의하면, IC 카드가 외부 장치로부터 공급되는 전원전압에 따라서, 메모리에 대한 액세스 제어등의 중앙 처리 장치의 제어 동작이 최적화되어, 중앙 처리 장치는 광범위한 전원전압에 대하여 항상 안정된 제어 동작이 가능해진다. 또한, 외부 장치로부터 공급되는 전원전압에 따라서, 주변 회로의 특성등의 최적화를 도모할 수 있으며, 회로의 성능을 저하시키는 일없이 광범위한 전원전압에 대하여 항상 안정된 동작이 가능해진다.
더욱이, 전원전압의 상태가 항상 외부 장치에 통지되기 때문에, 외부 장치에서는 예컨대, 전원전압의 이상 사태에 대하여 빠르게 대응할 수 있고, 사고의 확대를 막는 것이 가능해지며, 외부 장치로부터 공급되는 전원전압에 따라서, 메모리 특성 조정 수단에 의해 주변 회로내 메모리에 대한 기록 특성의 최적화를 도모할 수 있으며, 메모리의 성능을 저하시키는 일없이 광범위한 전원전압에 대하여 항상 메모리의 기록 동작을 안정시키는 것이 가능해진다.
이에 덧붙여, 저전압 하에 외부 장치로부터 공급되는 클록이 고속이어도, 중앙 처리 장치가 폭주하는 것을 미연에 방지하는 것이 가능해진다.
본 발명에 따르는 IC 카드 시스템은 외부 장치로부터 공급되는 전원전압에 따라서, 주변 회로의 특성등의 최적화가 도모되기 때문에, 회로의 성능을 저하시키는 일없이 광범위한 전원전압에 대하여 항상 안정된 동작이 가능해진다. 또, 전원전압의 이상 사태에 대하여 빠르게 대응할 수 있으며, 사고의 확대를 방지하는 것이 가능해진다. 또한, 외부 장치로부터 공급되는 전원전압에 따라서, 메모리 특성 조정 수단에 의해 주변 회로내 메모리에 대한 기록 특성의 최적화가 도모되고, 메모리의 성능을 저하시키는 일없이 광범위한 전원전압에 대하여 항상 메모리의 기록 동작이 안정된다.
한편, 전원전압의 저전압하에 외부 장치로부터 공급되는 클록이 고속이어도, 중앙 처리 장치가 폭주하는 것을 미연에 방지하는 것이 가능해지며, IC 카드에 공급되는 전원전압이 이상 고전압인 때에는, 외부 장치의 이상 대처 수단이 즉시 IC 카드의 배출 처리를 행하기 때문에, 이상 고전압에 의한 IC 카드에 대한 데미지를 최소한으로 억제하는 것이 가능해진다.
그리고, 상기 제10 또는 제12 발명과 같은 효과 외에, 예컨대, 메모리로의 기록 동작의 도중에서 통신의 중단 또는 IC 카드의 배출 처리가 행해지는 일이 없고, 메모리에 에러 데이터가 기록되는 것을 방지할 수 있다. 또, 전원전압의 저전압하에 외부 장치로부터 공급된 클록이 고속이어도, 메모리에 대한 기록 동작을 정확히 행하는 것이 가능해진다.

Claims (4)

  1. 상이한 전원 전압에도 가용한 IC 카드용 집적회로에 있어서,
    a) 외부 유닛에 의해 공급되는 복수의 전원 전압을 검지하는 전압 검지 수단과,
    b) 외부 유닛 중의 하나로부터 공급되고 검출된 전원 전압이 IC 카드의 복수의 정상 전압 범위에 해당하는지 혹은 비정상 전압 범위에 해당하는지를 판정하는 전압 판정 수단과,
    c) 상기 전원 전압의 테스트의 결과가 미리 결정된 정상 전압 범위일 경우에만 IC 카드에 포함된 주어진 회로를 조정하도록 클럭 주파수를 변경시키는 클록 분주 수단을 포함하고, 상기 복수의 정상 전압 범위는 높은 전압 범위와 낮은 전압 범위를 포함하고, 상기 클럭 분주 수단은 상기 전원 전압 테스트 결과가 낮은 전압 범위를 나타내는 경우에만 클럭 주파수를 분주하는 것인 IC 카드용 집적 회로.
  2. 상이한 전원 전압에도 가용한 IC 카드에 있어서,
    a) 데이터 저장용 메모리를 구비한 주변 회로와,
    b) 주변 회로의 동작을 제어하는 중앙 처리 유닛과(CPU),
    c) 복수의 전원 전압을 검지하는 전압 검지 수단과,
    d) 외부 유닛 중의 하나로부터 공급되고 검출된 전원 전압이 IC 카드의 복수의 정상 전압 범위에 해당하는지 혹은 비정상 전압 범위에 해당하는지를 판정하는 전압 판정 수단과,
    e) 상기 전원 전압 판정의 결과가 미리 결정된 정상 전압 범위를 나타내는 경우에만 IC 카드에 포함된 주어진 회로를 조정하도록 클럭 주파수를 분주하는 클럭 분주 수단을 포함하고, 상기 복수의 정상 전압 범위는 높은 전압 범위와 낮은 전압 범위를 포함하고, 상기 클럭 분주 수단은 상기 전원 전압 테스트의 결과가 낮은 전압 범위를 나타내는 경우에만 클럭 주파수를 분주하는 것인 IC 카드.
  3. 상이한 전원 전압에도 가용한 IC 카드와, 이 IC 카드에 상이한 전원 전압을 공급하고 클럭 신호를 전송하는 외부 유닛들을 구비하는 IC 카드 시스템에 있어서,
    a) 데이터 저장용 메모리를 구비한 주변 회로와, 주변 회로의 동작을 제어하는 중앙 처리 유닛과, 복수의 전원 전압을 검지하는 전압 검지 수단을 포함하는 IC 카드와,
    b) 검출된 전원 전압이 비정상 일 때, IC 카드와 외부 유닛 중의 하나 사이의 통신을 불능하게 하거나 IC 카드를 배출하는 비정상 처리 수단을 각각 구비한 외부 유닛들을 포함하며, 상기 중앙 처리 유닛은 외부 유닛 중의 하나로부터 공급되고 검출된 전원 전압이 IC 카드에 대한 복수의 정상 전압 범위 내인지 또는 비정상 전압 범위 내인지를 판정하는 전압 판정 수단과, 상기 전원 전압의 판정 결과가 미리 결정된 정상 전압 범위를 나타내는 경우에만 IC 카드에 포함된 주어진 회로를 조정하는 회로 조정 수단을 포함하는 것이고, 상기 복수의 정상 전압 범위는 높은 전압 범위와 낮은 전압 범위를 포함하고, 상기 회로 조정 수단은 그 내부에 포함한 클럭 분주 수단이 상기 전원 전압 판정의 결과가 낮은 전압 범위를 나타내는 경우에만 클럭 주파수를 분주하는 것인 IC 카드 시스템.
  4. 상이한 전원 전압에도 가용한 IC 카드와, 이 IC 카드에 상이한 전원 전압을 공급하고 클럭 신호를 전송하는 외부 유닛들을 구비하는 IC 카드 시스템에 있어서,
    a) 데이터 저장용 메모리를 구비한 주변 회로와, 주변 회로의 동작을 제어하는 중앙 처리 유닛과, 복수의 전원 전압을 검지하는 전압 검지 수단을 포함하는 IC 카드와,
    b) 제1 전압을 공급하는 제1 외부 유닛과, 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 외부 유닛으로 이루어지는 외부 유닛들을 포함하고, 상기 중앙 처리 유닛은 외부 유닛 중의 하나로부터 공급되고 검출된 전원 전압이 IC 카드에 대한 복수의 정상 전압 범위 내인지 또는 비정상 전압 범위 내인지를 판정하는 전압 판정 수단과, 상기 전원 전압의 판정 결과가 미리 결정된 정상 전압 범위를 나타내는 경우에만 IC 카드에 포함된 주어진 회로를 조정하는 회로 조정 수단을 포함하는 것이고, 상기 회로 조정 수단은 그 내부에 포함한 클럭 분주 수단이 전원 전압의 판정 결과가 제2 전원 전압이 미리 결정된 정상 전압 범위내인 경우에만 클럭 주파수를 분주하는 것이고, 상기 외부 유닛들은 검출된 전원 전압이 비정상일 때, IC 카드와 외부 유닛 중의 하나사이의 통신을 불능하게 하거나 IC 카드를 배출하는 비정상 처리 수단을 각각 구비한 것인 IC 카드 시스템.
KR1019970023209A 1996-06-07 1997-06-05 반도체 집적 회로 ,ic 카드,및 ic 카드 시스템 KR100286193B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-145894 1996-06-07
JP14589496A JP3493096B2 (ja) 1996-06-07 1996-06-07 半導体集積回路、ｉｃカード、及びｉｃカードシステム

Publications (2)

Publication Number Publication Date
KR980006293A KR980006293A (ko) 1998-03-30
KR100286193B1 true KR100286193B1 (ko) 2001-04-16

Family

ID=15395518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023209A KR100286193B1 (ko) 1996-06-07 1997-06-05 반도체 집적 회로 ,ic 카드,및 ic 카드 시스템

Country Status (5)

Country Link
US (1) US6035357A (ko)
EP (1) EP0811945B1 (ko)
JP (1) JP3493096B2 (ko)
KR (1) KR100286193B1 (ko)
DE (1) DE69738281T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126371B2 (en) 2001-12-20 2006-10-24 Kabushiki Kaisha Toshiba Multi-function IC card

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5845313A (en) * 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US6728851B1 (en) * 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US8171203B2 (en) * 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6163583A (en) * 1998-03-25 2000-12-19 Sony Corporation Of Japan Dynamic clocking apparatus and system for reducing power dissipation
US6226741B1 (en) * 1998-04-03 2001-05-01 Asustek Computer Inc. Jumperless computer system
MXPA01001033A (es) * 1998-07-29 2002-07-30 Infineon Technologies Ag Portador de datos con regulacion de la toma de potencia.
KR100697489B1 (ko) * 1999-01-07 2007-03-20 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 이동 데이터 캐리어
DE10004922A1 (de) * 2000-02-04 2001-08-09 Giesecke & Devrient Gmbh Transponder, insbesondere für eine kontaktlose Chipkarte
JP4649009B2 (ja) * 2000-03-08 2011-03-09 株式会社東芝 カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
JP4620852B2 (ja) * 2000-10-02 2011-01-26 大日本印刷株式会社 Ｉｃチップ
JP4517502B2 (ja) * 2000-12-12 2010-08-04 ソニー株式会社 Ｉｃカード、ｉｃカードシステムおよびデータ処理装置
KR100784379B1 (ko) * 2001-04-06 2007-12-11 삼성전자주식회사 디-캡슐레이션 방지 기능을 갖는 반도체 집적 회로
JP2003044161A (ja) * 2001-08-01 2003-02-14 Fujitsu Ltd クロック制御方法及びクロック制御回路並びにｉｃカードリード及び／又はライト装置
GB0123421D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Power management system
GB0123410D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
GB0123417D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Improved data processing
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
JP3842609B2 (ja) 2001-10-22 2006-11-08 株式会社東芝 Ｉｃカード用ｌｓｉ，ｉｃカード及びｉｃカードの動作方法
US6928568B2 (en) * 2002-02-15 2005-08-09 Dell Products L.P. Battery charger current limiting based on maximum current capacity of AC adapter as determined by adapter identification subsystem
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US7142400B1 (en) * 2002-03-27 2006-11-28 Cypress Semiconductor Corp. Method and apparatus for recovery from power supply transient stress conditions
KR100440451B1 (ko) * 2002-05-31 2004-07-14 삼성전자주식회사 전압 글리치 검출 회로, 그것을 구비하는 집적회로장치,그리고 전압 글리치 어택으로부터 집적회로장치를보호하는 장치 및 방법
US7227281B2 (en) * 2002-06-14 2007-06-05 Hewlett-Packard Development Company, L.P. Causing operation of load in alternate, reduced peak power mode
JP2004062924A (ja) * 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその初期化方法
US20040030850A1 (en) * 2002-08-07 2004-02-12 Gunter Plappert Data preservation
EP1388809B1 (fr) * 2002-08-08 2009-11-11 EM Microelectronic-Marin SA Circuit électronique disposant de moyens de contrôle d'une tension
US7882369B1 (en) * 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
KR100884235B1 (ko) * 2003-12-31 2009-02-17 삼성전자주식회사 불휘발성 메모리 카드
ATE475894T1 (de) * 2004-02-06 2010-08-15 Acquirer Systems Res Ltd Testsystem
US7472296B2 (en) * 2004-02-20 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device and ID chip
US7607177B2 (en) * 2004-02-23 2009-10-20 Micron Technology, Inc. Secure compact flash
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
JP4198644B2 (ja) * 2004-06-21 2008-12-17 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7427027B2 (en) 2004-07-28 2008-09-23 Sandisk Corporation Optimized non-volatile storage systems
US7464306B1 (en) * 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US7594063B1 (en) * 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
JP4817836B2 (ja) 2004-12-27 2011-11-16 株式会社東芝 カードおよびホスト機器
US7734430B2 (en) * 2006-01-27 2010-06-08 Hewlett-Packard Development Company, L.P. Determining power
US7630184B2 (en) * 2006-09-25 2009-12-08 Agere Systems Inc. Method and apparatus for an over-voltage detection circuit
US7793117B2 (en) * 2006-10-12 2010-09-07 Hewlett-Packard Development Company, L.P. Method, apparatus and system for determining power supply to a load
US8446750B2 (en) 2007-02-01 2013-05-21 Samsung Electronics Co., Ltd. Memory module using optical signal
KR100851549B1 (ko) 2007-02-01 2008-08-11 삼성전자주식회사 메모리 모듈
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
JP2010212822A (ja) * 2009-03-09 2010-09-24 Toshiba Corp 通信システム、送信装置、及び受信装置
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8543745B2 (en) * 2010-01-06 2013-09-24 Apple Inc. Accessory for a portable computing device
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
KR101679430B1 (ko) * 2010-09-30 2016-11-25 삼성전자주식회사 휴대단말기에서 심카드의 삽입을 인식하는 방법 및 장치
US20130151755A1 (en) 2011-12-12 2013-06-13 Reuven Elhamias Non-Volatile Storage Systems with Go To Sleep Adaption
JP2014063340A (ja) * 2012-09-21 2014-04-10 Toshiba Corp Ｉｃカード、携帯可能電子装置、及び情報処理方法
CN103869885A (zh) * 2012-12-18 2014-06-18 鸿富锦精密工业（深圳）有限公司 扩展卡及支持所述扩展卡的主板
CN103970074A (zh) * 2013-01-29 2014-08-06 鸿富锦精密工业（深圳）有限公司 电子设备
US9411721B2 (en) 2013-11-15 2016-08-09 Sandisk Technologies Llc Detecting access sequences for data compression on non-volatile memory devices
CN105988906B (zh) * 2015-03-02 2018-07-06 中山市云创知识产权服务有限公司 测试卡及应用该测试卡的主板
TWM542163U (zh) * 2017-01-16 2017-05-21 Evga Corp 電腦控制晶片之模擬切換裝置
JP6299892B2 (ja) * 2017-01-18 2018-03-28 大日本印刷株式会社 情報処理装置、初期応答方法、及びｉｃカード

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237592A (ja) * 1986-04-08 1987-10-17 Casio Comput Co Ltd Ｉｃカ−ドにおけるクロツク切換方式
JP2544350B2 (ja) * 1986-08-13 1996-10-16 株式会社日立製作所 Ｉｃカ−ド・リ−ダ・ライタ
JPS63120391A (ja) * 1986-11-10 1988-05-24 Hitachi Ltd Ｉｃカ−ド
JP2643146B2 (ja) * 1987-05-14 1997-08-20 ソニー株式会社 マイクロコンピュータのクロック生成回路
DE3735188A1 (de) * 1987-10-17 1989-04-27 Philips Patentverwaltung Phasenregelkreis mit einem spannungsgesteuerten oszillator
JPH0610830B2 (ja) * 1988-04-09 1994-02-09 シャープ株式会社 Ｉｃカードのクロック信号切換装置
JPH06101043B2 (ja) * 1988-06-30 1994-12-12 三菱電機株式会社 マイクロコンピュータ
JPH0255355U (ko) * 1988-10-11 1990-04-20
US4964011A (en) * 1989-05-22 1990-10-16 Databook, Inc. Voltage transient protection circuit
EP0599244B1 (en) * 1992-11-27 1999-04-14 Denso Corporation Portable electronic device
JP3477781B2 (ja) * 1993-03-23 2003-12-10 セイコーエプソン株式会社 Ｉｃカード
JPH07161929A (ja) * 1993-12-06 1995-06-23 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JPH08123583A (ja) * 1994-10-27 1996-05-17 Oki Electric Ind Co Ltd 内部状態確定装置
JP3019280U (ja) * 1995-05-18 1995-12-12 モレックス インコーポレーテッド Ｉｃカード用ホルダ
US5838929A (en) * 1995-06-01 1998-11-17 Ast Research, Inc. Upgrade CPU module with integral power supply
US5627416A (en) * 1995-07-21 1997-05-06 Itt Corporation Multi-voltage IC card host
US5822596A (en) * 1995-11-06 1998-10-13 International Business Machines Corporation Controlling power up using clock gating
KR0163896B1 (ko) * 1995-12-20 1998-12-15 김광호 중앙 처리 장치의 타입에 맞는 전압을 자동으로 공급하는 전원 공급 장치 및 그 방법
US5822387A (en) * 1996-03-25 1998-10-13 Cypress Semiconductor Corporation Apparatus for fast phase-locked loop (PLL) frequency slewing during power on
US5712754A (en) * 1996-04-15 1998-01-27 Compaq Computer Corporation Hot plug protection system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126371B2 (en) 2001-12-20 2006-10-24 Kabushiki Kaisha Toshiba Multi-function IC card

Also Published As

Publication number Publication date
EP0811945A3 (en) 2000-03-08
JPH09330387A (ja) 1997-12-22
JP3493096B2 (ja) 2004-02-03
US6035357A (en) 2000-03-07
EP0811945B1 (en) 2007-11-14
DE69738281T2 (de) 2008-09-11
EP0811945A2 (en) 1997-12-10
DE69738281D1 (de) 2007-12-27
KR980006293A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100286193B1 (ko) 반도체 집적 회로 ,ic 카드,및 ic 카드 시스템
US11550478B2 (en) Method for transferring data on a memory card in synchonism with a rise edge and a fall edge of a clock signal
KR101053185B1 (ko) 스마트 카드 및 그것의 혼합모드 제어방법
CN111459854B (zh) 安全数字卡的方法、闪存控制器以及电子装置
EP0504007B1 (en) Battery powered unit
KR102438889B1 (ko) 반도체 기억 장치
KR100495657B1 (ko) 복수의 통신 모드들을 갖는 집적 회로 장치 및 그것의동작 방법
US6094367A (en) Voltage regulating device for dynamically regulating voltage in a computer system
US20080245878A1 (en) Ic card
US7340627B1 (en) Method and system for supplementing current during enumeration of a USB device
US10146265B1 (en) Main board slot power control circuit
US6675303B1 (en) PC card controller with advanced power management reset capabilities
US20090132847A1 (en) Information processing apparatus having memory clock setting function and memory clock setting method
CN109815169B (zh) 一种存储设备及其存储链路自适应的方法
US7915926B2 (en) Semiconductor chip and semiconductor device including the same
KR101086991B1 (ko) 멀티-칩 카드
KR101542353B1 (ko) Ａｓｉｃ 코어를 위한 다중 레귤레이터 전력 전달 시스템
JP7326765B2 (ja) 通信装置、電力制御方法及びコンピュータ
WO2023162555A1 (ja) ホスト装置、スレーブ装置およびホスト－スレーブシステム
US20030009614A1 (en) Method for selecting an expansion device in a computer unit, a circuit board, and a computer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee