KR100723327B1 - 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원시스템 장치 및 그 제어 방법 - Google Patents

정전압 회로, 복수 개의 정전압 회로를 구비하는 전원시스템 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR100723327B1
KR100723327B1 KR1020060056951A KR20060056951A KR100723327B1 KR 100723327 B1 KR100723327 B1 KR 100723327B1 KR 1020060056951 A KR1020060056951 A KR 1020060056951A KR 20060056951 A KR20060056951 A KR 20060056951A KR 100723327 B1 KR100723327 B1 KR 100723327B1
Authority
KR
South Korea
Prior art keywords
circuit
output
constant voltage
voltage
current
Prior art date
Application number
KR1020060056951A
Other languages
English (en)
Other versions
KR20060135554A (ko
Inventor
코조 이토
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20060135554A publication Critical patent/KR20060135554A/ko
Application granted granted Critical
Publication of KR100723327B1 publication Critical patent/KR100723327B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025—Current limitation using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 정전압 회로로부터 전원이 공급되고 있는 부하를 제어하는 제어 장치가 상기 부하 상태를 검출할 수 있도록 하는 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원 시스템 장치 및 그 제어 방법을 제공한다.
출력 전류(io1)가 상기 과전류 보호 전류값에 이르면, NMOS 트랜지스터(M6)의 드레인 전류가 증가하여 저항(R3)의 전압 강하가 PMOS 트랜지스터(M3, M4)의 각 임계값 전압을 초과하게 되므로, PMOS 트랜지스터(M3, M4)는 모두 온(ON) 한다. PMOS 트랜지스터(M3)가 온 하면, 출력 트랜지스터(M1)의 게이트 전압을 제어하여 출력 전류(io1)를 제한한다. PMOS 트랜지스터(M4)가 온 하면, 버퍼(BUF1)의 입력 전압은 고레벨이 되므로, 버퍼(BUF1)는 단자(Po1)로부터 고레벨의 신호(S1)를 출력하도록 한다.
기준 전압 발생 회로, 출력 전류 제한 회로, 단락 전류 제한 회로, 제어 장치, 전원 시스템 장치

Description

정전압 회로, 복수 개의 정전압 회로를 구비하는 전원 시스템 장치 및 그 제어 방법{A CONSTANT VOLTAGE CIRCUIT, A POWER SYSTEM UNIT INCLUDING PLURALITY OF THE CONSTANT VOLTAGE CIRCUIT AND CONTROL METHOD}
도 1은 본 발명의 제1 실시예에 따른 정전압 회로의 예를 나타낸 도면.
도 2는 도 1의 정전압 회로(REG1)의 회로예를 나타낸 도면.
도 3은 도 1의 정전압 회로(REG1)의 다른 회로예를 나타낸 도면.
도 4는 도 1의 정전압 회로(REG1)의 또 다른 회로예를 나타낸 도면.
도 5는 도 1의 정전압 회로를 복수 개 사용한 전원 시스템 장치의 예를 나타낸 도면.
도 6은 도 1의 정전압 회로를 복수 개 사용한 전원 시스템 장치의 다른 예를 나타낸 도면.
도 7은 도 1의 정전압 회로를 복수 개 사용한 전원 시스템 장치의 또 다른 예를 나타낸 도면.
도 8은 도 1의 정전압 회로를 복수 개 사용한 전원 시스템 장치의 또 다른 예를 나타낸 도면.
도 9는 도 1의 정전압 회로를 복수 개 사용한 전원 시스템 장치의 또 다른 예를 나타낸 도면.
도 10은 도 1의 정전압 회로를 복수 개 사용한 전원 시스템 장치의 또 다른 예를 나타낸 도면.
도 11은 도 9 및 도 10의 정전압 회로(REG1)의 회로예를 나타낸 도면.
도 12는 도 9 및 도 10의 정전압 회로(REG1)의 다른 회로예를 나타낸 도면.
도 13은 도 9 및 도 10의 정전압 회로(REG1)의 또 다른 회로예를 나타낸 도면.
도 14는 과전류 보호 회로를 구비한 정전압 회로의 종래예를 나타낸 회로 도면.
도 15는 도 14의 정전압 회로의 사용예를 나타낸 블록도.
[도면의 주요 부분에 대한 부호의 설명]
　2　 기준 전압 발생 회로
　3　 출력 전류 제한 회로
　4　 단락 전류 제한 회로
　11　 제어 장치
　15　 전원 시스템 장치
　21　 온도 검출 회로
　25　 제어 회로
　A1　 오차 증폭 회로
　REG1~REG3　 정전압 회로
　M1　 출력 트랜지스터
　R1, R2　 저항
　OR1, OR2　 OR 회로
　AN1　 AND 회로
　Lo1~Lo3　 부하
본 발명은 과전류 보호 회로를 구비한 정전압 회로, 과전류 보호 회로를 구비한 복수 개의 정전압 회로를 구비하는 전원 시스템 장치 및 그 제어 방법에 관한 것이고, 특히 정전압 회로를 집적한 반도체 집적 회로를 과전류나 고온 등으로부터 보호하는 과전류 보호 회로에 관한 것이다.
종래, 시리즈 레귤레이터를 사용한 정전압 회로를 집적 회로로 하는 경우에는, 출력 트랜지스터가 소비하는 전력이 크기 때문에, 출력 트랜지스터를 집적 회로에 외부 부착하는 것이 일반적이었다. 그러나, 출력 전류가 수 100 mA 정도로 비교적 작은 전력의 용도에 사용될 때에는, 장치의 소형화에 대한 요구에 따라 출력 트랜지스터도 다른 회로와 같은 칩에 집적하는 경우가 많아졌다. 특히 다수의 시리즈 레귤레이터를 하나의 집적 회로에 수납한, 이른바 시스템 전원의 경우에는, 출력 트랜지스터를 내장하는 효과가 크다. 시리즈 레귤레이터를 사용한 정전압 회로의 보호 장치로서는, 출력 전류가 소정의 전류값 이상 출력되는 것을 방지하는 과전류 보호 회로가 일반적으로 이용되고 있다.
도 14는 과전류 보호 회로를 구비한 정전압 회로의 종래예를 나타낸 회로도이다.
도 14에 있어서, 정전압 회로(100)는 기준 전압(Vref)을 생성하여 출력하는 기준 전압 발생 회로(101)와, 오차 증폭 회로(A101)와, 출력 트랜지스터(M101)와, 출력 전압 검출용의 저항(R101, R102)과, 출력 트랜지스터(M101)로부터의 출력 전류를 제한하는 출력 전류 제한 회로(102)와, 출력 단자(OUT)가 단락했을 때의 출력 전류(iout)인 단락 전류를 제한하는 단락 전류 제한 회로(103)로 구성되어 있다. 또한, 저항(R101, R102)에 흐르는 전류는 무시할 수 있을 정도로 작은 것이므로, 출력 트랜지스터(M101)로부터 출력되는 전류와 출력 단자(OUT)로부터 출력되는 전류(iout)는 동일한 것으로 한다.
NMOS 트랜지스터(M105)의 드레인 전류는 PMOS 트랜지스터(M102)의 드레인 전류와 같으므로, NMOS 트랜지스터(M106)의 드레인 전류는 출력 트랜지스터(M101)로부터의 출력 전류에 비례한 전류로 된다.
저항(R103)에는 NMOS 트랜지스터(M106)의 드레인 전류가 흐르고 있으므로, 출력 전류(iout)의 증가에 따라 저항(R103)의 전압 강하가 커진다. 상기 전압 강하가 PMOS 트랜지스터(M103)의 임계값 전압을 초과하면 PMOS 트랜지스터(M103)가 온 함으로써 출력 트랜지스터(M101)의 게이트 전압의 저하를 억제하여 출력 전류(iout)를 제한한다.
단락 전류 제한 회로(103)는 연산 증폭 회로(A102), PMOS 트랜지스터(M111, M112) 및 저항(R104)으로 구성되어 있다.
출력 전류 제한 회로(102)가 동작을 개시하여 출력 전압(Vout)이 저하함으로써 저항(R101)과 저항(R102)의 접속부 전압(Va)이 저항(R103)의 전압 강하와 동일해지면, 연산 증폭 회로(A102)의 출력 전압이 저하하여 PMOS 트랜지스터(M112)의 게이트 전압을 저하시킴으로써 PMOS 트랜지스터(M112)는 온 하여 출력 트랜지스터(M101)의 게이트 전압의 저하를 억제한다. 다만, 출력 전류 제한 회로(102)와 다른 점은 저항(R104)의 전압 강하와 비교하고 있는 전압(Va)이 출력 전압(Vout) 에 비례하고 있기 때문에, 출력 전압(Vout)의 저하에 따라 보다 적은 출력 전류로 전류 제한 기능이 작용하게 된다. 이 때문에, 출력 전압(Vout)의 저하에 따라 출력 전류(iout)도 감소한다. 출력 단락 시의 단락 전류가 0 암페어로 되지 않도록, 연산 증폭 회로(A102)의 입력 회로에 오프셋(offset) 전압을 구비하게 하여, 출력 단락 시에도 출력 단자(OUT)로부터 단락 전류를 흘리도록 하고 있다.
또, 종래예로서 정전압 회로에 과열 보호 회로를 구비하고 소정의 온도를 초과하면 과열 보호 회로의 출력에 의해 정전압 회로의 출력 전압을 저하시키도록 한 것이 있었다(예컨대, 일본 특허 공개 공보 평 4－184606호 참조). 또, 출력 전류가 소정값 이상인 경우에, 온도가 소정값을 초과하면 과열 신호를 CPU에 출력하는 것이 있었다(예컨대, 일본 특허 공개 공보 2002－312044호 참조).
도 15는 도 14의 정전압 회로의 사용예를 나타낸 블록도이다.
도 15에 있어서, 정전압 회로(100)는 부하(110)에 전원 공급을 수행하고 있고, 상기 부하(110)는 제어 장치(111)에 의해 동작 제어되고 있다. 여기서, 예컨 대, 부하(110)가 메모리이고, 제어 장치(111)가 CPU일 때, 정전압 회로(100)의 과전류 보호 회로가 동작하여 메모리(110)에 단락 전류가 공급되고 있는 경우, 상기 메모리는 동작을 정지하고 있다, 그러나, CPU(111)는 상기 메모리(110)가 이와 같은 상태에 있는 것을 알 수 있는 수단이 없어 동작을 정지하고 있는 메모리(110)에 접근함으로써 기기가 정지되는 등의 문제가 발생하는 경우가 있었다.
본 발명은 상기와 같은 문제를 해결하기 위해서 이루어진 것으로서, 과전류 보호 회로의 동작 상태를 나타내는 신호를 정전압 회로로부터 출력하도록 함으로써 정전압 회로로부터 전원이 공급되고 있는 부하를 제어하는 제어 장치가 상기 부하 상태를 검출할 수 있도록 하는 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원 시스템 장치 및 그 제어 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 정전압 회로는 출력 단자로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 전류를 제한하는 과전류 보호 동작을 실행하는 과전류 보호 회로부를 구비하고, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자로부터 부하로 출력하는 정전압 회로에 있어서,
상기 과전류 보호 회로부는 과전류 보호 동작의 동작 상태를 나타내는 논리 신호를 생성하여 외부로 출력하는 것을 특징으로 한다.
구체적으로는, 상기 과전류 보호 회로부는 상기 출력 전류가 소정값으로 되면, 상기 출력 전류가 상기 소정값을 초과하지 않도록 제한하는 출력 전류 제한 회로를 구비하고, 상기 출력 전류 제한 회로는 동작 상태를 나타내는 논리 신호를 생 성하여 외부로 출력하도록 한다.
또한, 상기 과전류 보호 회로부는 상기 출력 전류가 소정값으로 되면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로를 구비하고, 상기 단락 전류 제한 회로는 동작 상태를 나타내는 논리 신호를 생성하여 외부로 출력하도록 한다.
또한, 상기 과전류 보호 회로부는 상기 출력 전류가 소정의 과전류 보호 전류값 이상으로 되면, 상기 출력 전류가 과전류 보호 전류값을 초과하지 않도록 하면서 상기 출력 단자의 전압을 저하시키는 출력 전류 제한 회로와,
상기 출력 단자의 전압이 소정의 전압까지 저하하면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로를 구비하고,
상기 출력 전류 제한 회로 및 단락 전류 제한 회로는 각각 동작 상태를 나타내는 논리 신호를 생성하여 외부로 출력하도록 한다.
또한, 상기 과전류 보호 회로부는 상기 출력 전류가 소정의 과전류 보호 전류값 이상으로 되면, 상기 출력 전류가 과전류 보호 전류값을 초과하지 않도록 하면서 상기 출력 단자의 전압을 저하시키는 출력 전류 제한 회로와,
상기 출력 단자의 전압이 소정의 전압까지 저하하면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도 록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로와,
상기 출력 전류 제한 회로 및 상기 단락 전류 제한 회로 중 적어도 하나가 동작하면, 소정의 논리 신호를 생성하여 외부로 출력하는 동작 상태 검출 회로를 구비하도록 한다.
구체적으로는 제어 전극에 입력된 신호에 따른 전류를 상기 입력 단자로부터 상기 출력 단자에 출력하는 출력 트랜지스터와,
소정의 기준 전압을 생성함과 동시에 상기 출력 단자의 전압에 비례한 비례 전압을 생성하고, 상기 비례 전압이 상기 기준 전압으로 되도록 상기 출력 트랜지스터의 동작 제어를 실행하는 출력 전압 제어부를 구비하고,
상기 과전류 보호 회로부는 상기 출력 트랜지스터로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 트랜지스터에 대하여 출력 전류를 제한하도록 한다.
또한, 상기 출력 트랜지스터, 출력 전압 제어부 및 과전류 보호 회로부는 하나의 IC에 집적되도록 한다.
또한, 본 발명에 따른 전원 시스템 장치는 출력 단자로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 전류를 제한하는 과전류 보호 동작을 실행하는 과전류 보호 회로부를 구비하고, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자로부터 대응하는 부하로 출력하는 복수 개의 정전압 회로를 구비한 전원 시스템 장치에 있어서,
상기 각 정전압 회로의 과전류 보호 회로부는 과전류 보호 동작의 동작 상태를 나타내는 논리 신호를 각각 생성하여 외부로 출력하는 것을 특징으로 한다.
구체적으로는, 상기 각 정전압 회로의 과전류 보호 회로부는 상기 출력 전류가 소정값으로 되면, 상기 출력 전류가 상기 소정값을 초과하지 않도록 제한하는 출력 전류 제한 회로를 각각 구비하고, 상기 각 출력 전류 제한 회로는 동작 상태를 나타내는 논리 신호를 각각 생성하여 외부로 출력하도록 한다.
또한, 상기 각 정전압 회로의 과전류 보호 회로부는 상기 출력 전류가 소정값으로 되면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로를 각각 구비하고, 상기 각 단락 전류 제한 회로는 동작 상태를 나타내는 논리 신호를 각각 생성하여 외부로 출력하도록 한다.
또한, 상기 각 정전압 회로의 과전류 보호 회로부는 상기 출력 전류가 소정의 과전류 보호 전류값 이상으로 되면, 상기 출력 전류가 과전류 보호 전류값을 초과하지 않도록 하면서 상기 출력 단자의 전압을 저하시키는 출력 전류 제한 회로와,
상기 출력 단자의 전압이 소정의 전압까지 저하하면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로를 각각 구비하고,
상기 각 정전압 회로의 출력 전류 제한 회로 및 단락 전류 제한 회로는 동작 상태를 나타내는 논리 신호를 각각 생성하여 외부로 출력하도록 한다.
또한, 상기 각 정전압 회로의 과전류 보호 회로부는 상기 출력 전류가 소정의 과전류 보호 전류값 이상으로 되면, 상기 출력 전류가 과전류 보호 전류값을 초과하지 않도록 하면서 상기 출력 단자의 전압을 저하시키는 출력 전류 제한 회로와,
상기 출력 단자의 전압이 소정의 전압까지 저하하면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로와,
상기 출력 전류 제한 회로 및/또는 상기 단락 전류 제한 회로가 동작하면, 소정의 논리 신호를 생성하여 외부로 출력하는 동작 상태 검출 회로를 각각 구비하도록 한다.
또한, 상기 각 정전압 회로는 제어 전극에 입력된 신호에 따른 전류를 상기 입력 단자로부터 상기 출력 단자에 출력하는 출력 트랜지스터와,
소정의 기준 전압을 생성함과 동시에 상기 출력 단자의 전압에 비례한 비례 전압을 생성하고, 상기 비례 전압이 상기 기준 전압이 되도록 상기 출력 트랜지스터의 동작 제어를 실행하는 출력 전압 제어부를 각각 구비하고,
상기 각 정전압 회로의 각각의 과전류 보호 회로부는 상기 출력 트랜지스터로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 트랜지스터에 대하여 출력 전류를 제한하도록 한다.
또한, 상기 각 정전압 회로의 과전류 보호 회로부의 동작 상태를 검출하여 하나 이상의 정전압 회로의 과전류 보호 회로부가 동작하면 소정의 논리 신호를 외부로 출력하는 검출 회로를 구비하도록 한다.
또한, 상기 각 정전압 회로의 주변 온도를 검출하고, 상기 검출한 온도가 소정값 이상인지 아닌지를 나타내는 신호를 생성하여 외부로 출력하는 온도 검출 회로를 구비하도록 한다.
또한, 하나 이상의 상기 정전압 회로의 과전류 보호 회로부가 동작함과 동시에, 상기 온도 검출 회로에 의해 각 정전압 회로의 주변 온도가 소정값 이상인 것이 검출되면, 상기 각 정전압 회로의 동작을 각각 정지시키는 제어 회로를 구비하도록 한다.
또한, 하나 이상의 상기 정전압 회로의 과전류 보호 회로부가 동작함과 동시에, 상기 온도 검출 회로에 의해 각 정전압 회로의 주변 온도가 소정값 이상인 것이 검출되면, 상기 각 정전압 회로의 각각의 과전류 보호 회로부에 대하여, 과전류 보호 동작 시의 출력 전류에 대한 전류 제한값이 작아지도록 각각 동작 제어하는 제어 회로를 구비하도록 한다.
또한, 상기 각 정전압 회로는 하나의 IC에 집적되도록 한다.
또한, 상기 각 정전압 회로 및 검출 회로는 하나의 IC에 집적되도록 한다.
또한, 상기 각 정전압 회로의 과전류 보호 회로부의 동작 상태를 검출하여 하나 이상의 정전압 회로의 과전류 보호 회로부가 동작하면 소정의 논리 신호를 외 부로 출력하는 검출 회로와, 상기 각 정전압 회로의 주변 온도를 검출하고 상기 검출한 온도가 소정값 이상인지 아닌지를 나타내는 신호를 생성하여 외부로 출력하는 온도 검출 회로를 구비하고, 상기 각 정전압 회로, 검출 회로 및 온도 검출 회로는 하나의 IC에 집적되도록 한다.
또한, 상기 각 정전압 회로의 과전류 보호 회로부의 동작 상태를 검출하여 하나 이상의 정전압 회로의 과전류 보호 회로부가 동작하면 소정의 논리 신호를 외부로 출력하는 검출 회로와, 상기 각 정전압 회로의 주변 온도를 검출하고 상기 검출한 온도가 소정값 이상인지 아닌지를 나타내는 신호를 생성하여 외부로 출력하는 온도 검출 회로와, 하나 이상의 상기 정전압 회로의 과전류 보호 회로부가 동작함과 동시에, 상기 온도 검출 회로에 의해 각 정전압 회로의 주변 온도가 소정값 이상인 것이 검출되면, 상기 각 정전압 회로의 동작을 각각 정지시키는 제어 회로를 구비하고, 상기 각 정전압 회로, 검출 회로, 온도 검출 회로 및 제어 회로는 하나의 IC에 집적되도록 한다.
또한, 상기 각 정전압 회로의 과전류 보호 회로부의 동작 상태를 검출하여 하나 이상의 정전압 회로의 과전류 보호 회로부가 동작하면 소정의 논리 신호를 외부로 출력하는 검출 회로와, 상기 각 정전압 회로의 주변 온도를 검출하고 상기 검출한 온도가 소정값 이상인지 아닌지를 나타내는 신호를 생성하여 외부로 출력하는 온도 검출 회로와, 하나 이상의 상기 정전압 회로의 과전류 보호 회로부가 동작함과 동시에, 상기 온도 검출 회로에 의해 각 정전압 회로의 주변 온도가 소정값 이상인 것이 검출되면, 상기 각 정전압 회로의 각각의 과전류 보호 회로부에 대하여, 과전류 보호 동작 시의 출력 전류에 대한 전류 제한값이 작아지도록 각각 동작 제어하는 제어 회로를 구비하고, 상기 각 정전압 회로, 검출 회로, 온도 검출 회로 및 제어 회로는 하나의 IC에 집적되도록 한다.
또한, 본 발명에 따른 전원 시스템 장치의 제어 방법은 출력 단자로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 전류를 제한하는 과전류 보호 동작을 실행하는 기능을 구비하고, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자로부터 대응하는 부하로 출력하는 복수 개의 정전압 회로를 구비한 전원 시스템 장치의 제어 방법에 있어서,
상기 각 정전압 회로의 주변 온도를 검출하여 온도가 소정값을 초과함과 동시에 하나 이상의 상기 정전압 회로가 과전류 보호 동작을 실행하고 있는 경우, 상기 각 정전압 회로의 동작을 각각 정지시키는 것을 특징으로 한다.
또한, 본 발명에 따른 전원 시스템 장치의 제어 방법은 출력 단자로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 전류를 제한하는 과전류 보호 동작을 실행하는 기능을 구비하고, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자로부터 대응하는 부하로 출력하는 복수 개의 정전압 회로를 구비한 전원 시스템 장치의 제어 방법에 있어서,
상기 각 정전압 회로의 주변 온도를 검출하여 상기 온도가 소정값을 초과함과 동시에 하나 이상의 상기 정전압 회로가 과전류 보호 동작을 실행하고 있는 경우, 상기 각 정전압 회로에 대하여, 과전류 보호 동작 시의 출력 전류에 대한 전류 제한값이 작아지도록 제어하는 것을 특징으로 하는 전원 시스템 장치의 제어 방법.
실시예
다음에, 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 정전압 회로의 예를 나타낸 도면이다.
도 1에 있어서, 정전압 회로(REG1)는 입력 단자(IN1)에 입력된 입력 전압(Vin)을 소정의 정전압으로 변환하여 출력 단자(OUT1)를 통하여 부하(10)로 공급한다. 또, 정전압 회로(REG1)는 부하(10)로 공급되는 전류가 소정의 과전류 보호 전류값 이상이 되면, 부하(10)에 공급하는 전류를 상기 과전류 보호 전류값 이하로 되도록 함과 동시에 상기 출력 단자(OUT1)를 접지 전압에 단락시키는 과전류 보호 회로를 구비하고 있다. 정전압 회로(REG1)는 하나의 IC에 집적되고, 상기 IC는 입력 단자(IN1), 출력 단자(OUT1), 단자(Po1) 및 접지 단자(GND)를 구비하고 있다. 또한, 물론 정전압 회로(REG1)는 하나의 IC에 집적되지 않아도 좋다.
정전압 회로(REG1)는 상기 과전류 보호 회로의 동작 상태를 나타내는 신호(S1)를 생성하여 단자(Po1)를 통하여 출력하고, 상기 신호(S1)는 부하(10)의 동작 제어를 실행하는 제어 장치(11)에 출력된다. 제어 장치(11)는 신호(S1)로부터 정전압 회로(REG1)의 과전류 보호 회로의 동작 상태를 검출함으로써 부하(10)의 상태를 알 수 있다. 이 때문에, 제어 장치(11)는 부하(10) 상태에 따라 상기 부하(10)에 대하여 적절한 제어를 실행할 수 있으므로, 정전압 회로(REG1)의 과전류 보호 회로가 동작하는 상태의 부하(10)에 대하여 제어 장치(11)가 정상적인 상태 시와 같은 동작을 시키고자 했을 때에 발생하는 문제를 방지할 수 있다.
도 2는 도 1의 정전압 회로(REG1)의 회로예를 나타낸 도면으로, 도 2에서는 과전류 보호 회로로서 출력 전류 제한 회로를 사용한 경우의 예를 나타내고 있다.
도 2에 있어서, 정전압 회로(REG1)는 소정의 기준 전압(Vref)을 생성하여 출력하는 기준 전압 발생 회로(2)와, 오차 증폭 회로(A1)와, PMOS 트랜지스터로 이루어지는 출력 트랜지스터(M1)와, 출력 전압 검출용의 저항(R1, R2)과, 과전류 보호 회로를 이루는 출력 전류 제한 회로(3)로 구성되어 있다. 또한, 기준 전압 발생 회로(2), 오차 증폭 회로(A1) 및 저항(R1, R2)은 출력 전압 제어부를 이룬다.
출력 전류 제한 회로(3)는 버퍼(BUF1), PMOS 트랜지스터(M2~M4), NMOS 트랜지스터(M5, M6) 및 저항(R3, R4)으로 구성되어 있다.
입력 단자(IN1)와 출력 단자(OUT1)의 사이에 출력 트랜지스터(M1)가 접속되고, 출력 단자(OUT1)와 접지 단자(GND)의 사이에 저항(R1, R2)이 직렬로 접속되어 있다. 접지 단자(GND)는 접지 전압에 접속되고, 저항(R1, R2)은 출력 전압(Vo1)을 분압하여 분압 전압(Vfb)을 생성하여 오차 증폭 회로(A1)의 비반전 입력단에 출력한다. 오차 증폭 회로(A1)의 반전 입력단에는 기준 전압(Vref)이 입력되고, 오차 증폭 회로(A1)는 분압 전압(Vfb)이 기준 전압(Vref)으로 되도록 출력 트랜지스터(M1)의 동작 제어를 실행한다. 또, 출력 단자(OUT1)와 접지 단자(GND)의 사이에는 부하(10)가 접속되어 있다.
출력 전류 제한 회로(3)에 있어서, 입력 단자(IN1)와 접지 단자(GND)의 사이에는 PMOS 트랜지스터(M2) 및 NMOS 트랜지스터(M5)가 직렬로 접속되고, PMOS 트랜지스터(M2)의 게이트는 출력 트랜지스터(M1)의 게이트에 접속되어 있다. NMOS 트 랜지스터(M5, M6)는 전류 미러 회로를 형성하고, NMOS 트랜지스터(M5, M6)의 각 게이트는 접속되며 이 접속부는 NMOS 트랜지스터(M5)의 드레인에 접속되어 있다. NMOS 트랜지스터(M6)의 소스는 접지 단자(GND)에 접속되고, 입력 단자(IN1)와 NMOS 트랜지스터(M6)의 드레인 사이에는 저항(R3)이 접속되어 있다.
저항(R3)과 NMOS 트랜지스터(M6)의 드레인의 접속부는 PMOS 트랜지스터(M3, M4)의 각 게이트에 각각 접속되어 있다. 또, 입력 단자(IN1)와 출력 트랜지스터(M1)의 게이트의 사이에는 PMOS 트랜지스터(M3)가 접속되고, 입력 단자(IN1)와 접지 단자(GND)의 사이에는 PMOS 트랜지스터(M4)와 저항(R4)이 직렬로 접속되어 있다. PMOS 트랜지스터(M4)와 저항(R4)의 접속부는 버퍼(BUF1)의 입력단에 접속되고, 버퍼(BUF1)의 출력단은 단자(Po1)에 접속되어 있다. 또한, 저항(R1, R2)에 흐르는 전류는 무시할 수 있을 만큼 작으므로, 출력 트랜지스터(M1)로부터 출력되는 전류와 출력 단자(OUT1)로부터 출력되는 전류(io1)는 동일한 것으로 한다.
이와 같은 구성에 있어서, 출력 전류 제한 회로(3)는 출력 전류(io1)가 소정의 과전류 보호 전류값 이상이 되면, 출력 전류(io1)를 상기 과전류 보호 전류값으로 제한하여 출력 전압(Vo1)을 저하시킨다.
출력 전류(io1)가 소정의 과전류 보호 전류값 미만인 경우에는, NMOS 트랜지스터(M6)의 드레인 전류가 작아 저항(R3)의 전압 강하도 작으므로, PMOS 트랜지스터(M3)와 PMOS 트랜지스터(M4)는 모두 오프한다. 이 때문에, 출력 전류 제한 회로(3)에 의한 과전류 보호 동작은 수행되지 않고, 버퍼(BUF1)의 입력 전압은 저레벨이 되며, 단자(Po1)로부터 과전류 보호 동작은 수행되지 않는 것을 나타내는 저 레벨의 신호(S1)가 출력된다.　또, 출력 전류(io1)가 상기 과전류 보호 전류값에 이르면, NMOS 트랜지스터(M6)의 드레인 전류가 증가하여 저항(R3)의 전압 강하가 PMOS 트랜지스터(M3, M4)의 각 임계값 전압을 초과하므로, PMOS 트랜지스터(M3, M4)는 모두 온한다. PMOS 트랜지스터(M3)가 온하면 출력 트랜지스터(M1)의 게이트 전압을 제어하여 출력 전류(io1)를 제한한다. PMOS 트랜지스터(M4)가 온하면, 버퍼(BUF1)의 입력 전압은 고레벨이 되므로, 버퍼(BUF1)는 단자(Po1)로부터 고레벨의 신호(S1)를 출력한다.
다음에, 도 3은 도 1의 정전압 회로(REG1)의 다른 회로예를 나타낸 도면으로, 도 3에서는 과전류 보호 회로로서 단락 전류 제한 회로를 사용한 경우의 예를 나타내고 있다. 또한, 도 3에서는 도 2와 동일한 부분은 동일한 부호로 나타내며, 여기에서는 그 설명을 생략함과 동시에, 도 2와의 차이점인 단락 전류 제한 회로에 대하여 설명한다.
도 3에 있어서, 정전압 회로(REG1)는 기준 전압 발생 회로(2)와 오차 증폭 회로(A1)와 출력 트랜지스터(M1)와 저항(R1, R2)과 과전류 보호 회로를 이루는 단락 전류 제한 회로(4)로 구성되어 있다.
단락 전류 제한 회로(4)는 연산 증폭 회로(A2), 버퍼(BUF2), PMOS 트랜지스터(M11~M13) 및 저항(R11, R12)으로 구성되어 있다.
단락 전류 제한 회로(4)에 있어서, 입력 단자(IN1)와 접지 단자(GND)의 사이에는 PMOS 트랜지스터(M11) 및 저항(R11)이 직렬로 접속되고, PMOS 트랜지스터(M11)의 게이트는 출력 트랜지스터(M1)의 게이트에 접속되어 있다. PMOS 트랜지 스터(M11)와 저항(R11)의 접속부는 연산 증폭 회로(A2)의 반전 입력단에 접속되고, 연산 증폭 회로(A2)의 비반전 입력단에는 분압 전압(Vfb)이 입력된다. 입력 단자(IN1)와 출력 트랜지스터(M1) 게이트의 사이에는 PMOS 트랜지스터(M12)가 접속되고, PMOS 트랜지스터(M12, M13)의 각 게이트는 접속되며 이 접속부는 연산 증폭 회로(A2)의 출력단에 접속되어 있다. 또, 입력 단자(IN1)와 접지 단자(GND)의 사이에는 PMOS 트랜지스터(M13)와 저항(R12)이 직렬로 접속되어 있다. PMOS 트랜지스터(M13)와 저항(R12)의 접속부는 버퍼(BUF2)의 입력단이 접속되고, 버퍼(BUF2)의 출력단은 단자(Po1)에 접속되어 있다.
이와 같은 구성에 있어서, 단락 전류 제한 회로(4)는 출력 전류(io1)가 소정의 과전류 보호 전류값 이상이 되면, 출력 전압(Vo1)을 저하시켜 출력 전류(io1)를 저하시킴으로써 출력 전압(Vo1)이 접지 전압으로 되었을 때의 출력 전류(io1)를 소정의 단락 전류로 되도록 한다.
분압 전압(Vfb)이 저항(R11)의 전압 강하와 동일해지면, 연산 증폭 회로(A2)의 출력 전압이 저하하여 PMOS 트랜지스터(M12)의 게이트 전압을 저하시키므로, PMOS 트랜지스터(M12)는 온하여 출력 트랜지스터(M1)의 게이트 전압의 저하를 억제한다. 다만, 출력 전류 제한 회로(3)와 다른 점은 저항(R11)의 전압 강하와 비교하고 있는 분압 전압(Vfb)이 출력 전압(Vo1) 에 비례하고 있기 때문에, 출력 전압(Vo1)의 저하에 따라 보다 작은 출력 전류로 전류 제한 기능이 작용하게 된다. 이 때문에, 출력 전압(Vo1)의 저하에 따라 출력 전류(io1)도 감소한다. 출력 단락 시의 단락 전류가 0 암페어로 되지 않도록, 연산 증폭 회로(A2)의 입력 회로에 오 프셋(offset) 전압을 구비하게 하여 출력 단락 시에도 소정의 단락 전류를 흘리도록 하고 있다.
출력 전류(io1)가 소정의 과전류 보호 전류값 미만인 경우에는, 연산 증폭 회로(A2)의 출력은 고레벨이고, PMOS 트랜지스터(M12, M13)는 모두 오프하고 있고, 버퍼(BUF2)의 입력 신호는 저레벨이며, 단자(Po1)도 저레벨이 된다.
또, 출력 전류(io1)가 상기 과전류 보호 전류에 이르면, 연산 증폭 회로(A2)의 출력 신호는 저레벨이 되고, PMOS 트랜지스터(M13)가 온하므로, 버퍼(BUF2)의 입력 신호는 고레벨이고, 단자(Po1)도 고레벨이 된다.
이와 같이, 단락 전류 제한 회로(4)가 동작하여 과전류 보호 동작을 수행하면, 단자(Po1)로부터 고레벨의 신호(S1)가 출력되고, 단락 전류 제한 회로(4)에 의해 과전류 보호 동작을 수행하지 않을 때에는, 단자(Po1)로부터 저레벨의 신호(S1)가 출력된다.
한편, 정전압 회로(REG1)가 도 2의 출력 전류 제한 회로(3) 및 도 3의 단락 전류 제한 회로(4)를 각각 구비하도록 하여도 좋고, 이와 같이 할 경우, 정전압 회로(REG1)는 도 4와 같이 된다. 또한, 도 4에서는 도 2 또는 도 3과 동일한 부분은 동일한 부호로 나타내며, 여기에서는 그 설명을 생략함과 동시에 도 2 및 도 3과의 차이점만 설명한다.
도 4에 있어서, 정전압 회로(REG1)는 기준 전압 발생 회로(2)와, 오차 증폭 회로(A1)와, 출력 트랜지스터(M1)와, 저항(R1, R2)과, 과전류 보호 회로를 이루는 출력 전류 제한 회로(3) 및 단락 전류 제한 회로(4)와, OR 회로(OR1)로 구성되어 있다. 또한, OR 회로(OR1)는 동작 상태 검출 회로를 이룬다.
출력 전류 제한 회로(3)의 버퍼(BUF1)의 출력단, 및 단락 전류 제한 회로(4)의 버퍼(BUF2)의 출력단은 OR 회로(OR1)의 대응하는 입력단에 접속되고, OR 회로(OR1)의 출력단은 단자(Po1)에 접속되어 있다.
이와 같은 구성에 있어서, 출력 전류 제한 회로(3) 및 단락 전류 제한 회로(4) 중 어느 하나 또는 양쪽 모두가 동작하고 있을 때에는, 단자(Po1)로부터 고레벨의 신호(S1)가 출력되고, 출력 전류 제한 회로(3) 또는 단락 전류 제한 회로(4)가 모두 동작하고 있지 않을 때에는, 단자(Po1)로부터 저레벨의 신호(S1)가 출력된다.
또한, 버퍼(BUF1) 및 버퍼(BUF2)의 각 출력 신호(SA1) 및 출력 신호(SB1)는 OR 회로를 통하지 않고 각각 외부로 출력되도록 하여도 좋다. 이와 같이 함으로써, 외부의 제어 장치(11)는 출력 전류 제한 회로(3) 및 단락 전류 제한 회로(4) 중 어느 하나가 동작하고 있는지에 대해서까지 알 수 있다.
또, 상기 설명에서는 1개의 정전압 회로(REG1)가 설치되어 있는 경우의 예를 나타냈지만, 도 5에 나타낸 바와 같이, 복수 개의 정전압 회로, 예컨대 3개의 정전압 회로(REG1~REG3)가 설치되어 있는 전원 시스템 장치(15)의 경우에는, 각각의 정전압 회로(REG1~REG3)에 대응하여 단자(Po1~Po3)를 마련하고 단자(Po1~Po3)로부터 각각 신호(S1~S3)가 출력되도록 하면 좋다. 또, 각 정전압 회로(REG1~REG3)가 각각 도 4에 나타낸 바와 같은 구성인 경우, 각 정전압 회로(REG1~REG3)로부터 신호(SA1~SA3) 및 신호(SB1~SB3)를 각각 출력하도록 하여도 좋다.
이와 같이 함으로써, 외부의 제어 장치(11)는 정전압 회로(REG1~REG3)의 출력 단자(OUT1~OUT3)에 대응 접속된 부하(Lo1~Lo3)에 대하여 과전류 보호 동작이 수행되고 있는지 아닌지를 알 수 있어 상기 정보에 근거하여 부하(Lo1~Lo3)에 대하여 적절한 동작 제어를 수행할 수 있다.
또, 도 6에 나타낸 바와 같이, 각 정전압 회로(REG1~REG3)로부터 출력된 신호(S1~S3)를 OR 회로(OR2)의 대응하는 입력단에 입력하고, OR 회로(OR2)의 출력 신호(So)를 단자(Po)로부터 외부 제어 장치(11)로 출력하도록 하여도 좋다. 여기서, OR 회로(OR2)는 검출 회로를 이룬다.
한편, 시리즈 레귤레이터 방식의 정전압 회로의 보호 장치로서는 출력 전류가 소정의 전류값 이상 출력되는 것을 방지하는 과전류 보호 회로와 정전압 회로를 집적한 IC가 소정의 온도 이상으로 상승하는 것을 방지하기 위한 온도 검출 회로가 일반적으로 이용되고 있는데, 상기 IC에 온도 검출 회로를 구비하도록 하여도 좋다.
도 7은 본 발명의 제1 실시예에 따른 정전압 회로를 사용한 전원 시스템 장치의 예를 나타낸 블록도이다. 또한, 도 7에서는 도 5와 동일한 부분은 동일한 부호로 나타내며, 여기에서는 그 설명을 생략함과 동시에 도 5와의 차이점만 설명한다.
도 7이 도 5와 상이한 점은 전원 시스템 장치(15)의 IC에 온도 검출 회로(21)가 탑재된 것이고, 이에 따라 상기 IC는 단자(To)를 구비한 것에 있다.
도 7에 있어서, 온도 검출 회로(21)는 상기 IC의 온도 검출을 수행하고 상 기 검출한 온도가 소정값을 초과하는 이상 온도 상태가 되면, 소정의 이상 온도 검출 신호(St), 예컨대 고레벨의 이상 온도 검출 신호(St)를 상기 단자(To)를 통하여 제어 장치(11)에 출력한다. 제어 장치(11)는 정전압 회로(REG1~REG3)로부터의 신호(S1~S3) 및 이상 온도 검출 신호(St)를 통하여 정전압 회로(REG1~REG3)의 출력 단자(OUT1~OUT3)에 대응하여 접속된 부하(Lo1~Lo3)에 대하여 과전류 보호 동작이 수행되고 있는지 아닌지를 알 수 있음과 동시에, IC의 온도 상태를 알 수 있어 상기 정보에 근거하여 부하(Lo1~Lo3)에 대하여 적절한 동작 제어를 수행할 수 있다.
또, 도 7에서는 IC에 단자(Po1~Po3)를 마련할 필요가 있어 IC의 단자 수가 증가함으로써 비용 상승의 요인이 된다는 문제가 있다. 이에, 도 8과 같이, 도 6에 나타낸 바와 같은 OR 회로(OR2)를 IC 내에 마련함으로써, 3개의 단자(Po1~Po3)를 OR 회로(OR2)의 출력단이 접속된 1개의 단자(Po)로 할 수 있어 IC의 단자 수를 절감시킬 수 있다.
또, 도 8에 있어서, 제어 장치(11)는 OR 회로(OR2)의 출력 신호(So) 및 이상 온도 검출 신호(St)에 따라 정전압 회로(REG1~REG3)의 동작 제어를 수행하도록 하여도 좋고, 이와 같이 할 경우, 도 8은 도 9와 같이 된다.
도 9에서는 상기 IC에 정전압 회로(REG1~REG3)에 대한 유효 신호가 입력되는 단자(EN1~EN3)를 구비하고 있고, 상기 단자(EN1~EN3)는 대응하는 정전압 회로(REG1~REG3)에 접속되어 있다.
제어 장치(11)는 통상은 단자(EN1~EN3)에 정전압 회로(REG1~REG3)를 유효 상태로 하는 신호(ENB)를 출력하고 있다. 그러나, 신호(So) 및 이상 온도 검출 신 호(St)가 각각 정전압 회로(REG1~REG3) 중 적어도 하나로부터 과전류 보호 회로가 과전류 보호 동작을 수행하고 있거나, 온도 검출 회로(21)가 이상 온도 상태인 것을 검출한 것을 나타내고 있는 경우, 제어 장치(11)는 단자(EN1~EN3)에 정전압 회로(REG1~REG3)를 각각 무효 상태로 하는 신호(ENB)를 출력하여 정전압 회로(REG1~REG3)의 각 동작을 정지시킨다.
이와 같이 함으로써, 정전압 회로(REG1~REG3) 각자가 과전류 보호 동작을 실행하지 않고 또 이상 발열하고 있지 않음에도 불구하고 IC의 온도가 상승한 것만으로 정전압 회로(REG1~REG3)의 동작을 정지시킴으로써, 기기의 동작 도중에 기능이 정지하여 문제가 발생하는 것을 방지할 수 있다. 또한, 물론 도 7에 있어서, 제어 장치(11)는 신호(S1~S3) 및 이상 온도 검출 신호(St)에 따라 정전압 회로(REG1~REG3)의 동작 제어도 실시하도록 하여도 좋다.
여기서, 도 9의 경우, IC에 단자(EN1~EN3)를 마련할 필요가 있어 IC의 단자수가 증가함으로써 비용 상승의 요인이 된다는 문제가 있다. 이에, 도 10과 같이, 신호(S1~S3) 및 이상 온도 검출 신호(St)에 따라 정전압 회로(REG1~REG3)의 동작 제어를 실행하는 제어 회로(25)를 IC 내에 별도로 마련하고, 제어 장치(11)에는 단자(Po) 및 단자(To)를 통하여 제어 회로(25)로부터 상기 출력 신호(So) 및 이상 온도 검출 신호(St)가 입력되도록 한다. 이와 같이 함으로써, 도 9의 단자(EN1~EN3)를 없앨 수 있어 IC의 단자 수를 감소시켜 비용 절감을 도모할 수 있다.
도 10에 있어서, 제어 회로(25)는 OR 회로(OR2)와 AND 회로(AN1)로 구성되어 있다. OR 회로(OR2)의 각 입력단에는 정전압 회로(REG1~REG3)로부터의 신 호(S1~S3)가 대응 입력되고, OR 회로(OR2)의 출력단은 AND 회로(AN1)의 한 쪽 입력단에 입력된다. AND 회로(AN1)의 다른 한 쪽 입력단에는 이상 온도 검출 신호(St)가 입력되고, AND 회로(AN1)의 출력단으로부터 출력된 유효 신호(ENB)는 정전압 회로(REG1~REG3)에 각각 출력된다. 또, OR 회로(OR2)의 출력 신호(So)는 IC의 단자(Po)를 통하여 제어 장치(11)에 출력되고, 또한, 온도 검출 회로(21)로부터의 이상 온도 검출 신호(St)는 IC의 단자(To)를 통하여 제어 장치(11)에 출력된다.
이와 같은 구성에 있어서, 신호(S1~S3) 중 어느 하나가 고레벨로 되고, 또한 이상 온도 검출 신호(St)가 고레벨로 되면, 즉 정전압 회로(REG1~REG3) 중 어느 하나가 과전류 보호 동작을 실행하고, 또한 온도 검출 회로(21)가 이상 온도를 검출하면, AND 회로(AN1)로부터 고레벨의 유효 신호(ENB)가 출력되고 정전압 회로(REG1~REG3)는 각각 무효 상태로 되어 동작을 정지한다. 또, 신호(S1~S3) 모두가 저레벨로 되고, 및/또는 이상 온도 검출 신호(St)가 저레벨로 되면, AND 회로(AN1)로부터 저레벨의 유효 신호(ENB)가 출력되고 정전압 회로(REG1~REG3)는 각각 유효 상태로 되어 동작한다.
여기서, 유효 신호(ENB)에 따른 각 정전압 회로(REG1~REG3)의 구체적인 동작에 대하여, 정전압 회로(REG1)를 예로써 설명한다. 유효 신호(ENB)는 오차 증폭 회로(A1)에 입력되고, 유효 신호(ENB)가 고레벨일 때에, 오차 증폭 회로(A1)는 동작을 정지하여 출력 트랜지스터(M1)를 오프시킨다. 또, 유효 신호(ENB)가 저레벨일 때에, 오차 증폭 회로(A1)는 동작하여 분압 전압(Vfb)이 기준 전압(Vref)으로 되도록 출력 트랜지스터(M1)의 동작 제어를 실행한다.
한편, 도 9 및 도 10의 상기 설명에 있어서, 각 정전압 회로(REG1~REG3)는 유효 신호(ENB)가 고레벨이 되면 동작을 정지하도록 하였지만, 유효 신호(ENB)가 고레벨이 되면 출력 전류에 대한 제한값, 즉 출력 전류 제한 회로의 출력 전류 제한값 및/또는 단락 전류 제한 회로의 단락 전류값을 작게 하여 발열량을 감소시키도록 하여도 좋다. 이 경우의 정전압 회로(REG1~REG3)의 회로예는 도 11~도 13과 같이 된다. 또한, 정전압 회로(REG1~REG3)의 회로는 동일하므로, 도 11~도 13에서는 정전압 회로(REG1)를 예로써 나타내고 있다.
도 11에서는 정전압 회로(REG1)가 과전류 보호 회로로서 출력 전류 제한 회로를 구비하고 있는 경우의 예를 나타내고 있고, 도 11에서는 도 2와 동일한 부분은 동일한 부호로 나타내며, 여기에서는 그 설명을 생략함과 동시에 도 2와의 차이점만 설명한다.
도 11이 도 2와 상이한 점은 저항(R5)과 스위치(SW1)를 추가한 것에 있다.
도 11에 있어서, 저항(R3)의 일단과 입력 단자(IN1)의 사이에 저항(R5)이 접속되고, 저항(R5)에 병렬로 스위치(SW1)가 접속되어 있다. 스위치(SW1)는 유효 신호(ENB)에 의해 스위칭 제어되고 유효 신호(ENB)가 고레벨일 때에 오프되어 차단 상태로 되고, 유효 신호(ENB)가 저레벨일 때에 온하여 도통 상태로 된다.
이와 같이 함으로써, 유효 신호(ENB)가 고레벨이 되면, 출력 전류 제한 회로(3)의 제한 전류값을 작게 할 수 있어 과전류 보호 동작 시의 발열량을 감소시킬 수 있다.
다음에, 도 12에서는 정전압 회로(REG1)가 과전류 보호 회로로서 단락 전류 제한 회로를 구비하고 있는 경우의 예를 나타내고 있고, 도 12에서는 도 3과 동일한 부분은 동일한 부호로 나타내며, 여기에서는 그 설명을 생략함과 동시에 도 3과의 차이점만 설명한다.
도 12가 도 3과 상이한 점은 저항(R15)과 스위치(SW2)를 추가한 것에 있다.
도 12에 있어서, 저항(R11)의 일단과 접지 단자(GND)의 사이에 저항(R15)이 접속되고, 저항(R15)에 병렬로 스위치(SW2)가 접속되어 있다. 스위치(SW2)는 유효 신호(ENB)에 따라 스위칭 제어되고, 유효 신호(ENB)가 고레벨일 때에 오프되어 차단 상태로 되며, 유효 신호(ENB)가 저레벨일 때에 온되어 도통 상태로 된다. 이와 같이 함으로써, 유효 신호(ENB)가 고레벨이 되면, 단락 전류 제한 회로(4)의 단락 전류값을 작게 할 수 있어 과전류 보호 동작 시의 발열량을 감소시킬 수 있다.
다음에, 도 13에서는 정전압 회로(REG1)가 과전류 보호 회로로서 출력 전류 제한 회로와 단락 전류 제한 회로를 구비하고 있는 경우의 예를 나타내고 있고, 도 13에서는 도 4와 동일한 부분은 동일한 부호로 나타내며, 여기에서는 그 설명을 생략함과 동시에 도 4와의 차이점만 설명한다.
도 13이 도 4와 상이한 점은 저항(R5, R15)과 스위치(SW1, SW2)를 추가한 것에 있다.
도 13에 있어서, 저항(R3)의 일단과 입력 단자(IN1)의 사이에 저항(R5)이 접속되고, 저항(R5)에 병렬로 스위치(SW1)가 접속되어 있다. 또, 저항(R11)의 일단과 접지 단자(GND)의 사이에 저항(R15)이 접속되고 저항(R15)에 병렬로 스위치(SW2)가 접속되어 있다.
스위치(SW1, SW2)는 유효 신호(ENB)에 따라 각각 스위칭 제어되고 유효 신호(ENB)가 고레벨일 때 각각 오프되어 차단 상태로 되며, 유효 신호(ENB)가 저레벨일 때에 각각 온되어 도통 상태로 된다. 이와 같이 함으로써, 유효 신호(ENB)가 고레벨로 되면, 출력 전류 제한 회로(3)의 출력 전류 제한값과 단락 전류 제한 회로(4)의 단락 전류값을 각각 작게 할 수 있어 과전류 보호 동작 시의 발열량을 감소시킬 수 있다.
또한, 도 13에서는 도 11의 출력 전류 제한 회로(3)와 도 12의 단락 전류 제한 회로(4)를 사용한 경우의 예를 나타냈지만, 도 13에 있어서, 도 11의 출력 전류 제한 회로(3) 대신에 도 2의 출력 전류 제한 회로(3)를 사용하여도 좋다. 또, 도 13에 있어서, 도 12의 단락 전류 제한 회로(4) 대신에 도 3의 단락 전류 제한 회로(4)를 사용하여도 좋다.
이와 같이, 본 제1 실시예에 따른 정전압 회로는 과전류 보호 회로를 구비함과 동시에, 상기 과전류 보호 회로의 동작 상태를 나타내는 신호를 외부에 출력하도록 하였다. 따라서, 정전압 회로로부터 전원이 공급되고 있는 부하를 제어하는 제어 장치(11)가 상기 부하 상태를 검출할 수 있고, 제어 장치(11)는 과전류 보호 동작을 수행하고 있는 부하에 대하여 적절한 제어를 실행할 수 있으므로, 과전류 보호 동작을 수행하고 있는 부하에 통상의 제어를 실행하여 문제가 생기는 것을 방지할 수 있다.
또한, 상기 설명에서는 전원 시스템 장치(15)가 3개의 정전압 회로(REG1~REG3)를 구비하는 경우의 예를 나타냈지만, 이것은 일례로서, 본 발명은 이것에 한정되는 것은 아니고, 전원 시스템 장치가 복수 개의 정전압 회로를 구비하고 있는 경우에 적용할 수 있다. 또, 상기 설명에서는 전원 시스템 장치(15)가 하나의 IC에 집적되는 경우의 예를 나타냈지만, 이것은 일례로서, 본 발명은 전원 시스템 장치(15)가 하나의 IC에 집적되어 있지 않은 경우에도 적용할 수 있다.
본 발명의 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원 시스템 장치에 의하면, 정전압 회로의 과전류 보호 회로부에 의해 과전류 보호 동작의 동작 상태를 나타내는 논리 신호가 생성되어 외부로 출력되도록 하므로, 다른 외부 회로에 의해 과전류 보호 정보를 이용할 수 있어 정전압 회로로부터 전원이 공급되고 있는 부하를 제어하는 외부의 제어 장치가 상기 부하 상태를 검출할 수 있다.
또, 본 발명의 복수 개의 정전압 회로를 구비하는 전원 시스템 장치 및 그 제어 방법에 의하면, 복수 개의 정전압 회로의 주변 온도를 검출하고 상기 검출한 온도가 소정값 이상인지 아닌지를 나타내는 신호를 생성하여 외부로 출력하는 온도 검출 회로를 구비하도록 하므로, 과전류와 온도의 조합에 따른 시스템 전원의 제어를 실행할 수 있다.

Claims (24)

  1. 출력 단자로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 전류를 제한하는 과전류 보호 동작을 실행하는 과전류 보호 회로부를 구비하고, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자로부터 부하로 출력하는 정전압 회로에 있어서,
    상기 과전류 보호 회로부는 과전류 보호 동작의 동작 상태를 나타내는 논리 신호를 생성하여 외부로 출력하는 것을 특징으로 하는 정전압 회로.
  2. 제1항에 있어서,
    상기 과전류 보호 회로부는 상기 출력 전류가 소정값으로 되면, 상기 출력 전류가 상기 소정값을 초과하지 않도록 제한하는 출력 전류 제한 회로를 구비하고,
    상기 출력 전류 제한 회로는 동작 상태를 나타내는 논리 신호를 생성하여 외부로 출력하는 것을 특징으로 하는 정전압 회로.
  3. 제1항에 있어서,
    상기 과전류 보호 회로부는 상기 출력 전류가 소정값으로 되면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로를 구비하고,
    상기 단락 전류 제한 회로는 동작 상태를 나타내는 논리 신호를 생성하여 외부로 출력하는 것을 특징으로 하는 정전압 회로.
  4. 제1항에 있어서,
    상기 과전류 보호 회로부는,
    상기 출력 전류가 소정의 과전류 보호 전류값 이상으로 되면, 상기 출력 전류가 과전류 보호 전류값을 초과하지 않도록 하면서 상기 출력 단자의 전압을 저하시키는 출력 전류 제한 회로와,
    상기 출력 단자의 전압이 소정의 전압까지 저하하면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로
    를 구비하고,
    상기 출력 전류 제한 회로 및 상기 단락 전류 제한 회로는 각각 동작 상태를 나타내는 논리 신호를 생성하여 외부로 출력하는 것을 특징으로 하는 정전압 회로.
  5. 제1항에 있어서,
    상기 과전류 보호 회로부는,
    상기 출력 전류가 소정의 과전류 보호 전류값 이상으로 되면, 상기 출력 전 류가 과전류 보호 전류값을 초과하지 않도록 하면서 상기 출력 단자의 전압을 저하시키는 출력 전류 제한 회로와,
    상기 출력 단자의 전압이 소정의 전압까지 저하하면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로와,
    상기 출력 전류 제한 회로 및 상기 단락 전류 제한 회로 중 적어도 하나가 동작하면, 소정의 논리 신호를 생성하여 외부로 출력하는 동작 상태 검출 회로를 구비하는 것을 특징으로 하는 정전압 회로.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    제어 전극에 입력되는 신호에 따른 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하는 출력 트랜지스터와,
    소정의 기준 전압을 생성함과 동시에, 상기 출력 단자의 전압에 비례한 비례 전압을 생성하고, 상기 비례 전압이 상기 기준 전압으로 되도록 상기 출력 트랜지스터의 동작 제어를 실행하는 출력 전압 제어부
    를 구비하고,
    상기 과전류 보호 회로부는 상기 출력 트랜지스터로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 트랜지스터에 대하여 출력 전류를 제한하는 것을 특징으로 하는 정전압 회로.
  7. 제6항에 있어서,
    상기 출력 트랜지스터, 상기 출력 전압 제어부 및 상기 과전류 보호 회로부는 하나의 IC에 집적되는 것을 특징으로 하는 정전압 회로.
  8. 출력 단자로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 전류를 제한하는 과전류 보호 동작을 실행하는 과전류 보호 회로부를 구비하고, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자로부터 대응하는 부하로 출력하는 복수 개의 정전압 회로를 구비한 전원 시스템 장치에 있어서,
    상기 복수 개의 정전압 회로의 각각의 과전류 보호 회로부는 과전류 보호 동작의 동작 상태를 나타내는 논리 신호를 각각 생성하여 외부로 출력하는 것을 특징으로 하는 전원 시스템 장치.
  9. 제8항에 있어서,
    상기 각각의 정전압 회로의 과전류 보호 회로부는 상기 출력 전류가 소정값으로 되면, 상기 출력 전류가 상기 소정값을 초과하지 않도록 제한하는 출력 전류 제한 회로를 각각 구비하고,
    상기 출력 전류 제한 회로의 각각은 동작 상태를 나타내는 논리 신호를 각각 생성하여 외부로 출력하는 것을 특징으로 하는 전원 시스템 장치.
  10. 제8항에 있어서,
    상기 각각의 정전압 회로의 과전류 보호 회로부는 상기 출력 전류가 소정값으로 되면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로를 각각 구비하고, 상기 단락 전류 제한 회로의 각각은 동작 상태를 나타내는 논리 신호를 각각 생성하여 외부로 출력하는 것을 특징으로 하는 전원 시스템 장치.
  11. 제8항에 있어서,
    상기 각각의 정전압 회로의 과전류 보호 회로부는
    상기 출력 전류가 소정의 과전류 보호 전류값 이상으로 되면, 상기 출력 전류가 과전류 보호 전류값을 초과하지 않도록 하면서 상기 출력 단자의 전압을 저하시키는 출력 전류 제한 회로와,
    상기 출력 단자의 전압이 소정의 전압까지 저하하면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로
    를 각각 구비하고
    상기 각각의 정전압 회로의 출력 전류 제한 회로 및 단락 전류 제한 회로는 동작 상태를 나타내는 논리 신호를 각각 생성하여 외부로 출력하는 것을 특징으로 하는 전원 시스템 장치.
  12. 제8항에 있어서,
    상기 각각의 정전압 회로의 과전류 보호 회로부는
    상기 출력 전류가 소정의 과전류 보호 전류값 이상으로 되면, 상기 출력 전류가 과전류 보호 전류값을 초과하지 않도록 하면서 상기 출력 단자의 전압을 저하시키는 출력 전류 제한 회로와
    상기 출력 단자의 전압이 소정의 전압까지 저하하면, 상기 출력 단자의 전압이 접지 전압까지 저하했을 때의 상기 출력 전류가 소정의 단락 전류값으로 되도록 상기 출력 단자의 전압을 저하시킴과 동시에 상기 출력 전류를 저하시키는 단락 전류 제한 회로와,
    상기 출력 전류 제한 회로 및 상기 단락 전류 제한 회로 중 적어도 하나가 동작하면, 소정의 논리 신호를 생성하여 외부로 출력하는 동작 상태 검출 회로를 각각 구비하는 것을 특징으로 하는 전원 시스템 장치.
  13. 제8항에 있어서,
    상기 각각의 정전압 회로는
    제어 전극에 입력된 신호에 따른 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하는 출력 트랜지스터와,
    소정의 기준 전압을 생성함과 동시에, 상기 출력 단자의 전압에 비례한 비례 전압을 생성하고, 상기 비례 전압이 상기 기준 전압으로 되도록 상기 출력 트랜지스터의 동작 제어를 실행하는 출력 전압 제어부
    를 각각 구비하고,
    상기 각각의 정전압 회로의 과전류 보호 회로부는 상기 출력 트랜지스터로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 트랜지스터에 대하여 출력 전류를 제한하는 것을 특징으로 하는 전원 시스템 장치.
  14. 제8항에 있어서,
    상기 각각의 정전압 회로의 과전류 보호 회로부의 동작 상태를 검출하여 하나 이상의 정전압 회로의 과전류 보호 회로부가 동작하면, 소정의 논리 신호를 외부로 출력하는 검출 회로를 구비하는 것을 특징으로 하는 전원 시스템 장치.
  15. 제8항에 있어서,
    상기 각각의 정전압 회로의 주변 온도를 검출하고, 상기 검출한 온도가 소정값 이상인지 아닌지를 나타내는 신호를 생성하여 외부로 출력하는 온도 검출 회로를 구비하는 것을 특징으로 하는 전원 시스템 장치.
  16. 제15항에 있어서,
    하나 이상의 상기 정전압 회로의 과전류 보호 회로부가 동작하고, 또한 상 기 온도 검출 회로에 의해 상기 각각의 정전압 회로의 주변 온도가 소정값 이상인 것이 검출되면, 상기 각각의 정전압 회로의 동작을 각각 정지시키는 제어 회로를 구비하는 것을 특징으로 하는 전원 시스템 장치.
  17. 제15항에 있어서,
    하나 이상의 상기 정전압 회로의 과전류 보호 회로부가 동작하고, 또한 상기 온도 검출 회로에 의해 각각의 정전압 회로의 주변 온도가 소정값 이상인 것이 검출되면, 상기 각각의 정전압 회로의 과전류 보호 회로부에 대하여, 과전류 보호 동작 시의 출력 전류에 대한 전류 제한값이 작아지도록 각각 동작 제어하는 제어 회로를 구비하는 것을 특징으로 하는 전원 시스템 장치.
  18. 제8항 내지 제17항의 어느 한 항에 있어서,
    상기 각각의 정전압 회로는 하나의 IC에 집적되는 것을 특징으로 하는 전원 시스템 장치.
  19. 제14에 있어서,
    상기 각각의 정전압 회로 및 검출 회로는 하나의 IC에 집적되는 것을 특징으로 하는 전원 시스템 장치.
  20. 제8항 내지 제13항의 어느 한 항에 있어서,
    상기 각각의 정전압 회로의 과전류 보호 회로부의 동작 상태를 검출하여 하나 이상의 정전압 회로의 과전류 보호 회로부가 동작하면 소정의 논리 신호를 외부로 출력하는 검출 회로와,
    상기 각각의 정전압 회로의 주변 온도를 검출하고 상기 검출한 온도가 소정값 이상인지 아닌지를 나타내는 신호를 생성하여 외부로 출력하는 온도 검출 회로를 구비하고,
    상기 각각의 정전압 회로, 검출 회로 및 온도 검출 회로는 하나의 IC에 집적되는 것을 특징으로 하는 전원 시스템 장치.
  21. 제8항 내지 제13항의 어느 한 항에 있어서,
    상기 각각의 정전압 회로의 과전류 보호 회로부의 동작 상태를 검출하여 하나 이상의 정전압 회로의 과전류 보호 회로부가 동작하면 소정의 논리 신호를 외부로 출력하는 검출 회로와,
    상기 각각의 정전압 회로의 주변 온도를 검출하고 상기 검출한 온도가 소정값 이상인지 아닌지를 나타내는 신호를 생성하여 외부로 출력하는 온도 검출 회로와,
    하나 이상의 상기 정전압 회로의 과전류 보호 회로부가 동작하고, 또한 상기 온도 검출 회로에 의해 각각의 정전압 회로의 주변 온도가 소정값 이상인 것이 검출되면, 상기 각 정전압 회로의 동작을 각각 정지시키는 제어 회로를 구비하고,
    상기 각각의 정전압 회로, 상기 검출 회로, 상기 온도 검출 회로 및 상기 제어 회로는 하나의 IC에 집적되는 것을 특징으로 하는 전원 시스템 장치.
  22. 제8항 내지 제13항 중 어느 한 항에 있어서,
    상기 각각의 정전압 회로의 과전류 보호 회로부의 동작 상태를 검출하여 하나 이상의 정전압 회로의 과전류 보호 회로부가 동작하면 소정의 논리 신호를 외부로 출력하는 검출 회로와,
    상기 각각의 정전압 회로의 주변 온도를 검출하고 상기 검출한 온도가 소정값 이상인지 아닌지를 나타내는 신호를 생성하여 외부로 출력하는 온도 검출 회로와,
    하나 이상의 상기 정전압 회로의 과전류 보호 회로부가 동작하고, 또한 상기 온도 검출 회로에 의해 각각의 정전압 회로의 주변 온도가 소정값 이상인 것이 검출되면, 상기 각각의 정전압 회로의 과전류 보호 회로부에 대하여, 과전류 보호 동작 시의 출력 전류에 대한 전류 제한값이 작아지도록 각각 동작 제어하는 제어 회로를 구비하고,
    상기 각각의 정전압 회로, 상기 검출 회로, 상기 온도 검출 회로 및 상기 제어 회로는 하나의 IC에 집적되는 것을 특징으로 하는 전원 시스템 장치.
  23. 출력 단자로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 전류를 제한하는 과전류 보호 동작을 실행하는 기능을 구비하고, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자로부터 대응하는 부하로 출력하는 복수 개의 정전압 회로를 구비한 전원 시스템 장치의 제어 방법에 있어서,
    상기 각각의 정전압 회로의 주변 온도를 검출하여 온도가 소정값을 초과하고, 또한 하나 이상의 상기 정전압 회로가 과전류 보호 동작을 실행하고 있는 경우, 상기 각각의 정전압 회로의 동작을 각각 정지시키는 것을 특징으로 하는 전원 시스템 장치의 제어 방법.
  24. 출력 단자로부터 출력되는 전류가 소정값을 초과하지 않도록 상기 출력 전류를 제한하는 과전류 보호 동작을 실행하는 기능을 구비하고, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하여 상기 출력 단자로부터 대응하는 부하로 출력하는 복수 개의 정전압 회로를 구비한 전원 시스템 장치의 제어 방법에 있어서,
    상기 각각의 정전압 회로의 주변 온도를 검출하여 상기 온도가 소정값을 초과하고, 또한 하나 이상의 상기 정전압 회로가 과전류 보호 동작을 실행하고 있는 경우, 상기 각각의 정전압 회로에 대하여, 과전류 보호 동작 시의 출력 전류에 대한 전류 제한값이 작아지도록 제어하는 것을 특징으로 하는 전원 시스템 장치의 제어 방법.
KR1020060056951A 2005-06-24 2006-06-23 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원시스템 장치 및 그 제어 방법 KR100723327B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005185221A JP4781732B2 (ja) 2005-06-24 2005-06-24 電源システム装置及びその制御方法
JPJP-P-2005-00185221 2005-06-24

Publications (2)

Publication Number Publication Date
KR20060135554A KR20060135554A (ko) 2006-12-29
KR100723327B1 true KR100723327B1 (ko) 2007-05-31

Family

ID=37567046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060056951A KR100723327B1 (ko) 2005-06-24 2006-06-23 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원시스템 장치 및 그 제어 방법

Country Status (4)

Country Link
US (1) US7480125B2 (ko)
JP (1) JP4781732B2 (ko)
KR (1) KR100723327B1 (ko)
CN (1) CN100511079C (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8465728B2 (en) * 2005-06-28 2013-06-18 S.C. Johnson & Son, Inc. Composition and aerosol spray dispenser for eliminating odors in air
KR100836529B1 (ko) * 2007-01-15 2008-06-10 (주)태진기술 정전압 발생회로
JP2008211115A (ja) * 2007-02-28 2008-09-11 Ricoh Co Ltd 半導体装置
JP4997122B2 (ja) 2008-01-15 2012-08-08 株式会社リコー 電源供給回路及びその動作制御方法
JP5332248B2 (ja) 2008-03-18 2013-11-06 株式会社リコー 電源装置
WO2009157937A1 (en) 2008-06-26 2009-12-30 Semiconductor Components Industries, L.L.C. Method of forming a detection circuit and structure therefor
CN102074942B (zh) * 2009-11-25 2014-04-23 深圳艾科创新微电子有限公司 一种过流保护电路
CN102201664A (zh) * 2010-03-25 2011-09-28 鸿富锦精密工业（深圳）有限公司 稳压电路系统
US20110234311A1 (en) * 2010-03-25 2011-09-29 Kabushiki Kaisha Toshiba Current detection circuit and information terminal
US9082188B2 (en) * 2011-04-11 2015-07-14 Hid Global Corporation Optical topographic imaging
JP6116159B2 (ja) * 2012-08-27 2017-04-19 キヤノン株式会社 スリップリング、スリップリング電気システム、及びロボット
CN106502295A (zh) * 2016-11-05 2017-03-15 上海大学 一种恒流控制系统
CN107888063B (zh) * 2018-02-11 2019-10-01 漳州科华技术有限责任公司 一种提高逆变器的输出电流峰值系数方法及装置
JP7098997B2 (ja) * 2018-03-26 2022-07-12 セイコーエプソン株式会社 発振装置
JP7405504B2 (ja) * 2018-10-31 2023-12-26 ローム株式会社 リニア電源回路及び車両
CN109638798B (zh) * 2018-12-20 2024-02-09 上海艾为电子技术股份有限公司 开关充电芯片的保护电路和开关充电电路
CN117837048A (zh) * 2021-08-12 2024-04-05 米沃奇电动工具公司 用于动力工具电池组的电源调节器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651853A (ja) * 1992-07-31 1994-02-25 Mitsumi Electric Co Ltd 定電圧回路
JPH07322475A (ja) * 1994-05-20 1995-12-08 Mitsubishi Electric Corp 過電流継電器および過電流保護システム
KR970007558A (ko) * 1995-07-13 1997-02-21 쯔지 하루오 직류 안정화 전원 회로
KR20000028983A (ko) * 1998-10-12 2000-05-25 마찌다 가쯔히꼬 직류 안정화 전원장치
KR20190000870U (ko) * 2017-09-28 2019-04-05 한국전력공사 케이블 받침대

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528610A (en) * 1983-07-05 1985-07-09 Apollo Fire Detectors Limited Short circuit fault isolation means for electrical circuit arrangements
US4695961A (en) * 1983-07-29 1987-09-22 Mitsubishi Denki Kabushiki Kaisha Solid state overcurrent detector
JPH0280834U (ko) * 1988-12-06 1990-06-21
JPH02301812A (ja) * 1989-05-17 1990-12-13 Mitsubishi Electric Corp プログラマブルコントローラ
JPH04184606A (ja) 1990-11-20 1992-07-01 Shindengen Electric Mfg Co Ltd ドロッパ型定電圧回路の過熱保護回路
JP3442942B2 (ja) * 1996-10-08 2003-09-02 シャープ株式会社 直流安定化電源回路の出力ドライブ回路
JPH10214123A (ja) * 1997-01-30 1998-08-11 Toshiba Lighting & Technol Corp 異常検出回路及び電源装置
JP3364127B2 (ja) * 1997-09-03 2003-01-08 シャープ株式会社 安定化電源装置
JP4289784B2 (ja) * 2000-11-30 2009-07-01 株式会社リコー 定電圧電源回路および該定電圧電源回路を内蔵した電子機器
JP2002232280A (ja) * 2001-02-06 2002-08-16 Denso Corp 負荷制御装置
JP2002312044A (ja) 2001-04-16 2002-10-25 Denso Corp 電源回路
JP2003173211A (ja) * 2001-12-05 2003-06-20 Rohm Co Ltd レギュレータ
JP3898090B2 (ja) * 2002-05-29 2007-03-28 ローム株式会社 複数の電源出力を有する電源装置
JP4220916B2 (ja) * 2004-02-24 2009-02-04 株式会社デンソー 半導体スイッチ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651853A (ja) * 1992-07-31 1994-02-25 Mitsumi Electric Co Ltd 定電圧回路
JPH07322475A (ja) * 1994-05-20 1995-12-08 Mitsubishi Electric Corp 過電流継電器および過電流保護システム
KR970007558A (ko) * 1995-07-13 1997-02-21 쯔지 하루오 직류 안정화 전원 회로
KR20000028983A (ko) * 1998-10-12 2000-05-25 마찌다 가쯔히꼬 직류 안정화 전원장치
KR20190000870U (ko) * 2017-09-28 2019-04-05 한국전력공사 케이블 받침대

Also Published As

Publication number Publication date
KR20060135554A (ko) 2006-12-29
US7480125B2 (en) 2009-01-20
CN1896898A (zh) 2007-01-17
US20060291111A1 (en) 2006-12-28
JP2007004591A (ja) 2007-01-11
JP4781732B2 (ja) 2011-09-28
CN100511079C (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
KR100723327B1 (ko) 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원시스템 장치 및 그 제어 방법
TWI498702B (zh) 電壓調節器
KR100756614B1 (ko) 트랜지스터 구동 회로, 트랜지스터 구동 방법 및 정전압회로
US8253404B2 (en) Constant voltage circuit
KR101320760B1 (ko) 전압 레귤레이터
US7233462B2 (en) Voltage regulator having overcurrent protection circuit
US7969703B2 (en) Overcurrent protection circuit and voltage regulator incorporating same
JP4865504B2 (ja) 電流検出回路及び電流検出回路を備えたボルテージレギュレータ
JP2011061966A (ja) ボルテージレギュレータ
KR100744593B1 (ko) 전원 공급 장치
US10761549B2 (en) Voltage sensing mechanism to minimize short-to-ground current for low drop-out and bypass mode regulators
JP4882710B2 (ja) 負荷駆動装置の故障検出装置および負荷駆動用ｉｃ
US5543996A (en) Protective circuit for protecting transistor from thermal destruction
CN113315089B (zh) 一种高电源抑制比负载开关电路及其控制方法
CN114153261A (zh) 电源用半导体集成电路
JP4688581B2 (ja) 定電圧回路
CN111585552B (zh) 输出驱动器电路
KR101659901B1 (ko) 과전류 보호회로를 구비한 전원 레귤레이터
KR101247219B1 (ko) 전류제한회로
JP2007097395A (ja) 低消費電流回路および該低消費電流回路を備えたボルテージレギュレータならびにｄｃ−ｄｃコンバータ
JP4380948B2 (ja) ボルテージレギュレータ
US8449179B2 (en) Temperature detection system
US7545612B2 (en) Apparatus for powering electric motors
JP2022189105A (ja) 電圧監視回路
KR19990040930U (ko) 전자기기에서의 전원제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130510

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140515

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee