JPH0651853A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH0651853A JPH0651853A JP4205229A JP20522992A JPH0651853A JP H0651853 A JPH0651853 A JP H0651853A JP 4205229 A JP4205229 A JP 4205229A JP 20522992 A JP20522992 A JP 20522992A JP H0651853 A JPH0651853 A JP H0651853A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transistor
- control
- control transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 入出力端子間に設けられた制御トランジスタ
により定電圧制御及び過電流保護を行なう定電圧回路に
関し、過電流保護時の制御トランジスタに不要な電流を
供給しないことにより長寿命、低消費電力化を可能とす
ることを目的とする。 【構成】 電流検出部１１のトランジスタＱ12のコレク
タをダイオードＤ1 を介して制御トランジスタＱ11のベ
ースに接続すると共に電流検出部１３の出力となる抵抗
Ｒ14と抵抗Ｒ15との接続点と接続し、電圧制御回路１２
を検出電圧と検出電流との両方の信号に応じて制御させ
る。
により定電圧制御及び過電流保護を行なう定電圧回路に
関し、過電流保護時の制御トランジスタに不要な電流を
供給しないことにより長寿命、低消費電力化を可能とす
ることを目的とする。 【構成】 電流検出部１１のトランジスタＱ12のコレク
タをダイオードＤ1 を介して制御トランジスタＱ11のベ
ースに接続すると共に電流検出部１３の出力となる抵抗
Ｒ14と抵抗Ｒ15との接続点と接続し、電圧制御回路１２
を検出電圧と検出電流との両方の信号に応じて制御させ
る。
Description
【０００１】
【産業上の利用分野】本発明は定電圧回路に係り、特に
入出力端子間に設けられた制御トランジスタにより定電
圧制御及び過電流保護を行なう定電圧回路に関する。
入出力端子間に設けられた制御トランジスタにより定電
圧制御及び過電流保護を行なう定電圧回路に関する。
【０００２】
【従来の技術】図３は従来の一例の回路構成図を示す。
同図中、Ｑ1 は制御トランジスタを示す。制御トランジ
スタＱ1 はＰＮＰトランジスタで、エミッタは電流検出
部１を構成する抵抗Ｒ1 を介して入力端子Ｔ1N1 と接続
されると共に抵抗Ｒ2 を介してベースと接続され、コレ
クタは出力端子ＴOUT1と接続され、ベースは抵抗Ｒ3 を
介して電圧制御回路２と接続される。
同図中、Ｑ1 は制御トランジスタを示す。制御トランジ
スタＱ1 はＰＮＰトランジスタで、エミッタは電流検出
部１を構成する抵抗Ｒ1 を介して入力端子Ｔ1N1 と接続
されると共に抵抗Ｒ2 を介してベースと接続され、コレ
クタは出力端子ＴOUT1と接続され、ベースは抵抗Ｒ3 を
介して電圧制御回路２と接続される。
【０００３】電流検出部１は抵抗Ｒ1 及びＰＮＰトラン
ジスタＱ2 よりなり、トランジスタＱ2 はエミッタが入
力端子Ｔ1N1 と接続され、ベースは制御トランジスタＱ
1 のエミッタと抵抗Ｒ1 との接続点に接続され、コレク
タは制御トランジスタＱ1 のベースに接続される。電圧
制御回路２には電圧検出部３が接続され、電圧制御回路
２は電圧検出部３の検出電圧に応じてトランジスタＱ1
のベース電圧を制御する。電圧検出部３は抵抗Ｒ4 ，Ｒ
5 を直列に接続してなり、抵抗Ｒ4 の一端を出力端子Ｔ
OUT1に接続し、抵抗Ｒ5 の一端を接続し、抵抗Ｒ4 と抵
抗Ｒ5 との接続点が電圧制御回路２に接続される。
ジスタＱ2 よりなり、トランジスタＱ2 はエミッタが入
力端子Ｔ1N1 と接続され、ベースは制御トランジスタＱ
1 のエミッタと抵抗Ｒ1 との接続点に接続され、コレク
タは制御トランジスタＱ1 のベースに接続される。電圧
制御回路２には電圧検出部３が接続され、電圧制御回路
２は電圧検出部３の検出電圧に応じてトランジスタＱ1
のベース電圧を制御する。電圧検出部３は抵抗Ｒ4 ，Ｒ
5 を直列に接続してなり、抵抗Ｒ4 の一端を出力端子Ｔ
OUT1に接続し、抵抗Ｒ5 の一端を接続し、抵抗Ｒ4 と抵
抗Ｒ5 との接続点が電圧制御回路２に接続される。
【０００４】次に回路の動作について説明する。出力電
圧ＶOUT1が低下すると抵抗Ｒ4 ，Ｒ 5 の接続点の電圧が
低下する。電圧制御回路２は抵抗Ｒ4 と抵抗Ｒ5 との接
続点の電圧が低下すると制御トランジスタＱ1 のベース
電圧を低下させる。制御トランジスタＱ1 はＰＮＰトラ
ンジスタであるためベース電圧が低下するとオンして、
出力端子ＴOUT1への供給電流を増加させることにより出
力端子ＴOUT1の電圧を上昇させ、定電圧を保持する。ま
た、出力端子ＴOUT1の電圧ＶOUT1が増加すると、抵抗Ｒ
4 ，Ｒ5 の接続点の電圧が増加する。電圧制御回路２は
抵抗Ｒ4 ，Ｒ5の接続点の電圧が増加すると制御トラン
ジスタＱ1 のベース電圧を増加させる。制御トランジス
タＱ1 はＰＮＰトランジスタであるため、オフして、出
力端子Ｔ OUT1への供給電流を低減させ、出力端子ＴOUT1
の電圧ＶOUT1を低下させる。
圧ＶOUT1が低下すると抵抗Ｒ4 ，Ｒ 5 の接続点の電圧が
低下する。電圧制御回路２は抵抗Ｒ4 と抵抗Ｒ5 との接
続点の電圧が低下すると制御トランジスタＱ1 のベース
電圧を低下させる。制御トランジスタＱ1 はＰＮＰトラ
ンジスタであるためベース電圧が低下するとオンして、
出力端子ＴOUT1への供給電流を増加させることにより出
力端子ＴOUT1の電圧を上昇させ、定電圧を保持する。ま
た、出力端子ＴOUT1の電圧ＶOUT1が増加すると、抵抗Ｒ
4 ，Ｒ5 の接続点の電圧が増加する。電圧制御回路２は
抵抗Ｒ4 ，Ｒ5の接続点の電圧が増加すると制御トラン
ジスタＱ1 のベース電圧を増加させる。制御トランジス
タＱ1 はＰＮＰトランジスタであるため、オフして、出
力端子Ｔ OUT1への供給電流を低減させ、出力端子ＴOUT1
の電圧ＶOUT1を低下させる。
【０００５】また、入出力端子間の電流が増加し、予め
設定された一定の値を越えると、入力電圧Ｖ1N1 は定電
圧であるため、抵抗Ｒ1 にかかる電圧が増加し、抵抗Ｒ
1 と制御トランジスタＱ1 のエミッタとの接続点の電圧
が低下し、ＰＮＰトランジスタＱ2 がオンする。ＰＮＰ
トランジスタＱ2 がオンすると制御トランジスタＱ1の
ベース電圧が増加するため制御トランジスタＱ1 はオフ
して、電流Ｉが制限される。
設定された一定の値を越えると、入力電圧Ｖ1N1 は定電
圧であるため、抵抗Ｒ1 にかかる電圧が増加し、抵抗Ｒ
1 と制御トランジスタＱ1 のエミッタとの接続点の電圧
が低下し、ＰＮＰトランジスタＱ2 がオンする。ＰＮＰ
トランジスタＱ2 がオンすると制御トランジスタＱ1の
ベース電圧が増加するため制御トランジスタＱ1 はオフ
して、電流Ｉが制限される。
【０００６】例えば、出力端子ＴOUT1が短絡された場
合、図４（Ｂ）に示すように出力電圧ＶOUT1は時刻ｔ0
で０Ｖに低下し、これに伴って制御トランジスタＱ1 が
制御され、図４（Ａ）に示すように電流Ｉが増加する。
電流Ｉが時刻ｔ1 で予め設定された最大電流Ｉmax に達
すると、ＰＮＰトランジスタＱ2 がオンして、最大電流
Ｉmax で電流を制限していた。
合、図４（Ｂ）に示すように出力電圧ＶOUT1は時刻ｔ0
で０Ｖに低下し、これに伴って制御トランジスタＱ1 が
制御され、図４（Ａ）に示すように電流Ｉが増加する。
電流Ｉが時刻ｔ1 で予め設定された最大電流Ｉmax に達
すると、ＰＮＰトランジスタＱ2 がオンして、最大電流
Ｉmax で電流を制限していた。
【０００７】
【発明が解決しようとする課題】しかるに、従来の定電
圧回路では出力端子が短絡し過電流保護が動作した場
合、制御トランジスタには最大許容電流Ｉmax が流れ続
けるため、入出力電圧差によって制御トランジスタの消
費電力は増え最大許容電力及び放熱条件により破壊にい
たるという問題があった。
圧回路では出力端子が短絡し過電流保護が動作した場
合、制御トランジスタには最大許容電流Ｉmax が流れ続
けるため、入出力電圧差によって制御トランジスタの消
費電力は増え最大許容電力及び放熱条件により破壊にい
たるという問題があった。
【０００８】本発明は上記の点に鑑みなされたもので、
過電流保護時に制御トランジスタに不要な電流を供給し
ないことにより長寿命、低消費電力化が可能な定電圧回
路を提供することを目的とする。
過電流保護時に制御トランジスタに不要な電流を供給し
ないことにより長寿命、低消費電力化が可能な定電圧回
路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、入力端子と出
力端子との間に接続され、入力端子と出力端子との間に
流れる電流を制御する制御トランジスタと、出力端子に
印加される電圧を検出する電圧検出手段と、電圧検出手
段により検出された検出電圧が供給され、検出電圧に応
じて前記制御トランジスタのベース電圧を制御する電圧
制御手段とを有し、出力端子の印加電圧を一定に保持す
る安定化電源回路において、前記入力端子と前記出力端
子との間に流れる電流を検出し、検出電流が一定値以上
となると検出信号を前記制御トランジスタのベースに供
給すると共に前記電圧制御手段に前記電圧検出手段の検
出電圧と共に供給する電流制御手段を具備してなる。
力端子との間に接続され、入力端子と出力端子との間に
流れる電流を制御する制御トランジスタと、出力端子に
印加される電圧を検出する電圧検出手段と、電圧検出手
段により検出された検出電圧が供給され、検出電圧に応
じて前記制御トランジスタのベース電圧を制御する電圧
制御手段とを有し、出力端子の印加電圧を一定に保持す
る安定化電源回路において、前記入力端子と前記出力端
子との間に流れる電流を検出し、検出電流が一定値以上
となると検出信号を前記制御トランジスタのベースに供
給すると共に前記電圧制御手段に前記電圧検出手段の検
出電圧と共に供給する電流制御手段を具備してなる。
【００１０】
【作用】電流制御手段は、前記入力端子と前記出力端子
との間に流れる電流を検出し、検出電流が一定値以上と
なると検出信号を前記制御トランジスタのベースに供給
し、かつ、前記電圧制御手段に前記電圧検出手段の検出
電圧と共に供給する。
との間に流れる電流を検出し、検出電流が一定値以上と
なると検出信号を前記制御トランジスタのベースに供給
し、かつ、前記電圧制御手段に前記電圧検出手段の検出
電圧と共に供給する。
【００１１】このため、電流が一定値以上となり、出力
端子が短絡した場合などでも、上記検出信号により上記
検出電圧を上昇させ、電圧制御手段に供給することがで
きるため、電圧制御手段は出力電圧が目標値であると検
出し、制御トランジスタに不要な電流を流さずに済む。
端子が短絡した場合などでも、上記検出信号により上記
検出電圧を上昇させ、電圧制御手段に供給することがで
きるため、電圧制御手段は出力電圧が目標値であると検
出し、制御トランジスタに不要な電流を流さずに済む。
【００１２】
【実施例】図１は本発明の一実施例の回路構成図を示
す。同図中、Ｑ11は制御トランジスタを示す。制御トラ
ンジスタＱ11はＰＮＰトランジスタよりなりエミッタは
電流検出部１１を構成する抵抗Ｒ11を介して入力端子Ｔ
IN2 に接続されると共に抵抗Ｒ12を介してベースに接続
され、コレクタは出力端子ＴOUT2に接続され、ベースは
抵抗Ｒ13を介して電圧制御回路１２に接続される。
す。同図中、Ｑ11は制御トランジスタを示す。制御トラ
ンジスタＱ11はＰＮＰトランジスタよりなりエミッタは
電流検出部１１を構成する抵抗Ｒ11を介して入力端子Ｔ
IN2 に接続されると共に抵抗Ｒ12を介してベースに接続
され、コレクタは出力端子ＴOUT2に接続され、ベースは
抵抗Ｒ13を介して電圧制御回路１２に接続される。
【００１３】電流検出部１１は抵抗Ｒ11及びＰＮＰトラ
ンジスタＱ12よりなり、トランジスタＱ12はエミッタが
入力端子ＴIN2 と接続され、ベースは制御トランジスタ
Ｑ11のエミッタと抵抗Ｒ11との接続点に接続され、コレ
クタは逆流防止用ダイオードＤ1 を介して制御トランジ
スタＱ11のベースに接続されると共に、抵抗Ｒ16を介し
て電圧検出部１３と電圧制御回路１２との接続点に接続
される。またトランジスタＱ12のコレクタと抵抗Ｒ16と
の接続点は検出保持時間を持たせるためのコンデンサＣ
1 を介して接地される。電圧制御回路２には電圧検出部
１３が接続され、電圧制御回路１２は電圧検出部１３の
検出電圧に応じてトランジスタＱ11のベース電圧を制御
する。電圧検出部１３は抵抗Ｒ14，Ｒ15を直列に接続し
てなり、抵抗Ｒ14の一端を出力端子ＴOUT1に接続し、抵
抗Ｒ15の一端を接続し、抵抗Ｒ14と抵抗Ｒ15との接続点
が電圧制御回路１２に接続される。
ンジスタＱ12よりなり、トランジスタＱ12はエミッタが
入力端子ＴIN2 と接続され、ベースは制御トランジスタ
Ｑ11のエミッタと抵抗Ｒ11との接続点に接続され、コレ
クタは逆流防止用ダイオードＤ1 を介して制御トランジ
スタＱ11のベースに接続されると共に、抵抗Ｒ16を介し
て電圧検出部１３と電圧制御回路１２との接続点に接続
される。またトランジスタＱ12のコレクタと抵抗Ｒ16と
の接続点は検出保持時間を持たせるためのコンデンサＣ
1 を介して接地される。電圧制御回路２には電圧検出部
１３が接続され、電圧制御回路１２は電圧検出部１３の
検出電圧に応じてトランジスタＱ11のベース電圧を制御
する。電圧検出部１３は抵抗Ｒ14，Ｒ15を直列に接続し
てなり、抵抗Ｒ14の一端を出力端子ＴOUT1に接続し、抵
抗Ｒ15の一端を接続し、抵抗Ｒ14と抵抗Ｒ15との接続点
が電圧制御回路１２に接続される。
【００１４】次に回路の動作について説明する。出力電
圧ＶOUT2が低下すると抵抗Ｒ14，Ｒ 15の接続点の電圧が
低下する。電圧制御回路１２は抵抗Ｒ14と抵抗Ｒ15との
接続点の電圧が低下すると制御トランジスタＱ11のベー
ス電圧を低下させる。制御トランジスタＱ11はＰＮＰト
ランジスタであるためベース電圧が低下するとオンし
て、出力端子ＴOUT2への供給電流を増加させることによ
り出力端子ＴOUT2の電圧を上昇させ、定電圧を保持す
る。また、出力端子ＴOUT2の電圧ＶOUT2が増加すると、
抵抗Ｒ14，Ｒ15の接続点の電圧が増加する。電圧制御回
路１２は抵抗Ｒ14，Ｒ15の接続点の電圧が増加すると制
御トランジスタＱ11のベース電圧を増加させる。制御ト
ランジスタＱ11はＰＮＰトランジスタであるため、オフ
して、出力端子ＴOUT2への供給電流を低減させ、出力端
子ＴOUT2の電圧ＶOUT2を低下させる。また、入出力端子
間の電流が増加し、予め設定された一定の値を越える
と、入力電圧Ｖ1N2 は定電圧であるため、抵抗Ｒ11にか
かる電圧が増加し、抵抗Ｒ1 と制御トランジスタＱ11の
エミッタとの接続点の電圧が低下し、ＰＮＰトランジス
タＱ12がオンする。ＰＮＰトランジスタＱ12がオンする
と制御トランジスタＱ11のベース電圧が増加するため制
御トランジスタＱ11はオフしようとして、電流Ｉが制限
される。同時にトランジスタＱ12のコレクタより抵抗Ｒ
16に電流が供給されるため、出力端子ＴOUT2が低下して
いても電圧制御回路１２には電圧ＶOUT2に目標電圧が印
加されている時と同じ電圧以上が印加されることになり
電圧制御回路１２は制御トランジスタＱ11をオフしよう
とする。
圧ＶOUT2が低下すると抵抗Ｒ14，Ｒ 15の接続点の電圧が
低下する。電圧制御回路１２は抵抗Ｒ14と抵抗Ｒ15との
接続点の電圧が低下すると制御トランジスタＱ11のベー
ス電圧を低下させる。制御トランジスタＱ11はＰＮＰト
ランジスタであるためベース電圧が低下するとオンし
て、出力端子ＴOUT2への供給電流を増加させることによ
り出力端子ＴOUT2の電圧を上昇させ、定電圧を保持す
る。また、出力端子ＴOUT2の電圧ＶOUT2が増加すると、
抵抗Ｒ14，Ｒ15の接続点の電圧が増加する。電圧制御回
路１２は抵抗Ｒ14，Ｒ15の接続点の電圧が増加すると制
御トランジスタＱ11のベース電圧を増加させる。制御ト
ランジスタＱ11はＰＮＰトランジスタであるため、オフ
して、出力端子ＴOUT2への供給電流を低減させ、出力端
子ＴOUT2の電圧ＶOUT2を低下させる。また、入出力端子
間の電流が増加し、予め設定された一定の値を越える
と、入力電圧Ｖ1N2 は定電圧であるため、抵抗Ｒ11にか
かる電圧が増加し、抵抗Ｒ1 と制御トランジスタＱ11の
エミッタとの接続点の電圧が低下し、ＰＮＰトランジス
タＱ12がオンする。ＰＮＰトランジスタＱ12がオンする
と制御トランジスタＱ11のベース電圧が増加するため制
御トランジスタＱ11はオフしようとして、電流Ｉが制限
される。同時にトランジスタＱ12のコレクタより抵抗Ｒ
16に電流が供給されるため、出力端子ＴOUT2が低下して
いても電圧制御回路１２には電圧ＶOUT2に目標電圧が印
加されている時と同じ電圧以上が印加されることになり
電圧制御回路１２は制御トランジスタＱ11をオフしよう
とする。
【００１５】例えば、図２（Ａ）時刻ｔ2 〜ｔ3 にかけ
て電流が最大許容電圧まで上昇してしまった場合、これ
に伴って制御トランジスタＱ11が制御され、図２（Ｂ）
に示すように出力電圧ＶOUT2は時刻ｔ3 で低下する。電
流Ｉが時刻ｔ3 で予め設定された最大電流Ｉmax に達す
ると、ＰＮＰトランジスタＱ12がオンして、制御トラン
ジスタＱ11のベース電圧を上昇させ制御トランジスタＱ
11をオフさせ、電流Ｉを低下させる。このとき、電圧制
御回路１２の入力は電流検出部１１の出力により上昇せ
られ、出力電圧ＶOUT2の低減を補うため、電圧制御回路
１２は制御トランジスタＱ11のベース電圧を低下させ
ず、したがって制御トランジスタＱ11をオフできる。こ
の動作により、電流が低下し、過電流検出が解除されて
もコンデンサＣ1 により電圧制御回路１２に帰還される
電圧は高く保持されるため図２に示すように最大電流Ｉ
max は断続的にしか流れず、制御トランジスタＱ11の消
費電力を抑圧できる。
て電流が最大許容電圧まで上昇してしまった場合、これ
に伴って制御トランジスタＱ11が制御され、図２（Ｂ）
に示すように出力電圧ＶOUT2は時刻ｔ3 で低下する。電
流Ｉが時刻ｔ3 で予め設定された最大電流Ｉmax に達す
ると、ＰＮＰトランジスタＱ12がオンして、制御トラン
ジスタＱ11のベース電圧を上昇させ制御トランジスタＱ
11をオフさせ、電流Ｉを低下させる。このとき、電圧制
御回路１２の入力は電流検出部１１の出力により上昇せ
られ、出力電圧ＶOUT2の低減を補うため、電圧制御回路
１２は制御トランジスタＱ11のベース電圧を低下させ
ず、したがって制御トランジスタＱ11をオフできる。こ
の動作により、電流が低下し、過電流検出が解除されて
もコンデンサＣ1 により電圧制御回路１２に帰還される
電圧は高く保持されるため図２に示すように最大電流Ｉ
max は断続的にしか流れず、制御トランジスタＱ11の消
費電力を抑圧できる。
【００１６】図２（Ａ）に示すように過電流となった場
合でも、制御トランジスタＱ1 に最大電流Ｉmax が流れ
続けることがないため、制御トランジスタＱ1 の破損を
防止できると共に長寿命とでき、さらに、低消費電力化
が計れる。
合でも、制御トランジスタＱ1 に最大電流Ｉmax が流れ
続けることがないため、制御トランジスタＱ1 の破損を
防止できると共に長寿命とでき、さらに、低消費電力化
が計れる。
【００１７】
【発明の効果】上述の如く、本発明によれば、出力電流
が許容最大電流以上となった場合に、制御トランジスタ
に不要な電流を流さずに済むため、制御トランジスタを
破損することがなく、消費電力も低減できる等の特長を
有する。
が許容最大電流以上となった場合に、制御トランジスタ
に不要な電流を流さずに済むため、制御トランジスタを
破損することがなく、消費電力も低減できる等の特長を
有する。
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の動作波形図である。
【図３】従来の一例の回路構成図である。
【図４】従来の一例の動作波形図である。
１１ 電流検出部 １２ 電圧制御回路 １３ 電圧検出部 Ｑ11 制御トランジスタ
Claims (1)
- 【請求項１】 入力端子と出力端子との間に接続され、
該入力端子と該出力端子との間に流れる電流を制御する
制御トランジスタと、該出力端子に印加される電圧を検
出する電圧検出手段と、該電圧検出手段により検出され
た検出電圧が供給され、該検出電圧に応じて前記制御ト
ランジスタのベース電圧を制御する電圧制御手段とを有
し、出力電圧を一定に保持する定電圧回路において、 前記入力端子と前記出力端子との間に流れる電流を検出
し、検出電流が一定値以上となると検出信号を前記制御
トランジスタのベースに供給すると共に前記電圧制御手
段に前記電圧検出手段の検出電圧と共に供給する電流制
御手段を具備することを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4205229A JPH0651853A (ja) | 1992-07-31 | 1992-07-31 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4205229A JPH0651853A (ja) | 1992-07-31 | 1992-07-31 | 定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0651853A true JPH0651853A (ja) | 1994-02-25 |
Family
ID=16503547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4205229A Pending JPH0651853A (ja) | 1992-07-31 | 1992-07-31 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0651853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723327B1 (ko) * | 2005-06-24 | 2007-05-31 | 가부시키가이샤 리코 | 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원시스템 장치 및 그 제어 방법 |
| JP2013115864A (ja) * | 2011-11-25 | 2013-06-10 | Toshiba Corp | 保護回路、光通信システムおよび給電システム |
-
1992
- 1992-07-31 JP JP4205229A patent/JPH0651853A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723327B1 (ko) * | 2005-06-24 | 2007-05-31 | 가부시키가이샤 리코 | 정전압 회로, 복수 개의 정전압 회로를 구비하는 전원시스템 장치 및 그 제어 방법 |
| JP2013115864A (ja) * | 2011-11-25 | 2013-06-10 | Toshiba Corp | 保護回路、光通信システムおよび給電システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11225429A (ja) | リモートセンス式電源供給装置 | |
| US4477747A (en) | Lamp circuit for automobile | |
| JPH0651853A (ja) | 定電圧回路 | |
| US4527104A (en) | Speed control apparatus for d.c. motor | |
| US4740686A (en) | Optical sensor circuitry | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| JPH10268950A (ja) | 電圧安定化回路 | |
| US20010052775A1 (en) | Electronic ignition device | |
| JP3099626B2 (ja) | 電力制御部保護装置 | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JP2520765B2 (ja) | ドライブ回路 | |
| JP2692206B2 (ja) | 短絡保護回路 | |
| JP2980183B2 (ja) | 直流安定化電源装置 | |
| JP3724780B2 (ja) | 電源供給制御装置 | |
| JP2001100851A (ja) | 電源回路のサージクランプ回路 | |
| JP4109502B2 (ja) | 降圧型チョッパーレギュレータ回路 | |
| JPH05304778A (ja) | スイッチング電源装置 | |
| JPS62105522A (ja) | スイツチング素子の駆動装置 | |
| JPH09238424A (ja) | 過電流保護回路 | |
| JP3228112B2 (ja) | 短絡保護回路 | |
| JPH063451Y2 (ja) | 電流供給回路 | |
| KR930001680Y1 (ko) | 비 절연형 smps의 출력제어 회로 | |
| KR900001888Y1 (ko) | 주스위칭 트랜지스터의 베이스 드라이버회로 | |
| JPH05219731A (ja) | スイッチング電源装置 |