JP7405504B2 - リニア電源回路及び車両 - Google Patents

リニア電源回路及び車両 Download PDF

Info

Publication number
JP7405504B2
JP7405504B2 JP2018205813A JP2018205813A JP7405504B2 JP 7405504 B2 JP7405504 B2 JP 7405504B2 JP 2018205813 A JP2018205813 A JP 2018205813A JP 2018205813 A JP2018205813 A JP 2018205813A JP 7405504 B2 JP7405504 B2 JP 7405504B2
Authority
JP
Japan
Prior art keywords
voltage
current
output
power supply
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018205813A
Other languages
English (en)
Other versions
JP2020072399A (ja
Inventor
勲 田古部
雄平 山口
哲夫 立石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018205813A priority Critical patent/JP7405504B2/ja
Priority to US16/666,084 priority patent/US11068003B2/en
Publication of JP2020072399A publication Critical patent/JP2020072399A/ja
Application granted granted Critical
Publication of JP7405504B2 publication Critical patent/JP7405504B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/03—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for supply of electrical power to vehicle subsystems or for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45101—Control of the DC level being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Engineering (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、差動増幅器に関する。また、本発明は、当該差動増幅器を備える電源回路、リニア電源回路、及び車両に関する。
差動増幅器は、種々の回路において用いられる。例えば、ＬＤＯ［low drop out］などのリニア電源回路は、リニア電源回路の出力電圧に基づく電圧と基準電圧との差に応じた誤差電圧を生成する差動増幅器を備える（例えば特許文献１参照）。また、例えばスイッチング電源回路は、スイッチング電源回路の出力電圧に基づく電圧と基準電圧との差に応じた誤差電圧を生成する差動増幅器を備える。また、例えば発光素子駆動回路は、発光素子駆動回路の出力電流に基づく電圧と基準電圧との差に応じた誤差電圧を生成する差動増幅器を備える。
特開２００３－８４８４３号公報
上述した誤差電圧を生成する差動増幅器は、基準電圧源から基準電圧を受け取る。基準電圧源の低消費電流化を図ろうとすると、基準電圧源の高抵抗化が必要となり、基準電圧源の回路面積が増大するという問題がある。したがって、差動増幅器を備える回路において低消費電流化と小型化とを両立させるために、基準電圧源は削減できることが望ましい。
本発明は、上記の状況に鑑み、基準電圧源からの基準電圧の供給無しで、基準電圧と外部から供給される電圧との差に応じた電圧を出力できる差動増幅器を提供することを目的とする。
上記目的を達成するために、本発明に係る差動増幅器は、第１電圧が印加される反転入力端子と、前記第１電圧に略比例する第２電圧が印加される非反転入力端子と、前記反転入力端子と前記非反転入力端子間に所定の入力オフセット電圧を発生させるオフセット部と、を備える構成（第１の構成）とする。
また、本発明に係る電源回路は、負荷に出力を供給する電源回路であって、前記出力に応じた誤差電圧を生成する差動増幅器を備え、前記差動増幅器は上記第１の構成である差動増幅器である構成（第２の構成）とする。
また、本発明の一局面に係るリニア電源回路は、入力電圧が印加される入力端と出力電圧が印加される出力端との間に設けられた出力トランジスタと、前記出力電圧に基づく電圧と基準電圧との差に基づいて前記出力トランジスタを駆動するドライバと、を備えるリニア電源回路であって、前記ドライバは、前記出力電圧に基づく電圧と前記基準電圧との差に応じた電圧を出力する差動増幅器と、前記差動増幅器の出力が一端に印加されグランド電位が他端に印加される第１容量と、前記差動増幅器の出力に基づく電圧を電流に変換して出力する変換器と、前記変換器の出力を電流増幅する電流増幅器と、を備え、前記差動増幅器及び前記変換器の電源電圧が前記出力電圧に依存する電圧であり、前記差動増幅器は上記第１の構成である差動増幅器であり、前記基準電圧は前記入力オフセット電圧に応じた電圧である構成（第３の構成）とする。
また、本発明の他の局面に係るリニア電源回路は、入力電圧が印加される入力端と出力電圧が印加される出力端との間に設けられた出力トランジスタと、前記出力電圧に基づく電圧と基準電圧との差に基づいて前記出力トランジスタを駆動するドライバと、を備えるリニア電源回路であって、前記ドライバは、前記出力電圧に基づく電圧と前記基準電圧との差に応じた電圧を出力する差動増幅器と、前記差動増幅器の出力が一端に印加され前記出力電圧に基づく電圧が他端に印加される第１容量と、前記差動増幅器の出力に基づく電圧を電流に変換して出力する変換器と、前記変換器の出力を電流増幅する電流増幅器と、を備え、前記差動増幅器の電源電圧が第１定電圧であり、前記電流増幅器の電源電圧が第２定電圧ある、又は、前記差動増幅器の電源電圧及び前記電流増幅器の電源電圧が前記入力電圧である、のいずれかでであり、前記差動増幅器は上記第１の構成である差動増幅器であり、前記基準電圧は前記入力オフセット電圧に応じた電圧である構成（第４の構成）とする。
また、上記第３の構成であるリニア電源回路において、前記電流増幅器の電源電圧が定電圧である構成（第５の構成）であってもよい。
また、上記第４又は第５の構成であるリニア電源回路において、前記差動増幅器及び前記変換器の耐圧は、前記電流増幅器の耐圧より低い構成（第６の構成）であってもよい。
また、上記第３～第６いずれかの構成であるリニア電源回路において、前記差動増幅器のゲインは、前記電流増幅器のゲインより小さい構成（第７の構成）であってもよい。
また、上記第３～第７いずれかの構成であるリニア電源回路において、前記電流増幅器は、電流シンク型カレントミラー回路と電流ソース型カレントミラー回路とをそれぞれ複数備え、前記電流シンク型カレントミラー回路それぞれのミラー比が５以下であり、前記電流ソース型カレントミラー回路それぞれのミラー比が５以下である構成（第８の構成）であってもよい。
また、本発明に係る車両は、上記第２の構成である電源回路又は上記第３～第８いずれかの構成であるリニア電源回路を備える構成（第９の構成）とする。
本発明によれば、基準電圧源からの基準電圧の供給無しで、基準電圧と外部から供給される電圧との差に応じた電圧を出力できる差動増幅器を実現することができる。
一実施形態に係る差動増幅器の概略構成を示す図 リニア電源回路の一構成例を示す図 スイッチング電源回路の一構成例を示す図 スイッチング電源回路の他の構成例を示す図 高速応答可能なリニア電源回路の一構成例を示す図 図５に示すリニア電源回路の出力特性を示すタイムチャート 電流増幅器の一構成例を示す図 高速応答可能なリニア電源回路の他の構成例を示す図 電流増幅器の他の構成例を示す図 車両の外観図
＜１．差動増幅器＞
図１は、一実施形態に係る差動増幅器の概略構成を示す図である。差動増幅器１００は、第１電圧Ｖ１が印加される反転入力端子１０１と、第１電圧Ｖ１に略比例する第２電圧Ｖ２が印加される非反転入力端子１０２と、反転入力端子１０１と非反転入力端子１０２間に所定の入力オフセット電圧を発生させるオフセット部１０３と、入力オフセット電圧が発生しない理想的な差動増幅器１０４と、出力端子１０５と、を備える。差動増幅器１００は、誤差電圧Ｖ３を生成し、出力端子１０５から誤差電圧Ｖ３を出力する。
第１電圧Ｖ１に対する第２電圧Ｖ２の比をｋとし、オフセット部１０３により発生する所定の入力オフセット電圧をαとし、差動増幅器１０４のゲインをβとすると、下記の式が成り立つ。
Figure 0007405504000001
差動増幅器１００は、基準電圧源からの基準電圧の供給無しで、基準電圧と第１電圧Ｖ１との差に応じた誤差電圧Ｖ３を出力できる。当該基準電圧は、オフセット部１０３により発生する所定の入力オフセット電圧αと、第１電圧Ｖ１に対する第２電圧Ｖ２の比ｋとに依存する電圧である。
オフセット部１０３の具体的な構成は特に限定されないが、例えば差動増幅器１０４の差動対トランジスタのサイズ（＝ゲート幅／ゲート長）を互いに異なるようにして、差動増幅器１０４がオフセット部１０３を兼ねるようにすればよい。
＜２．電源回路＞
差動増幅器１００は例えば各種の電源回路に利用することができる。
図２はリニア電源回路に差動増幅器１００を利用した例を示す図である。図２に示すリニア電源回路は、出力トランジスタＱ１と、出力電圧ＶＯＵＴを分圧する抵抗Ｒ１～Ｒ３と、出力トランジスタＱ１の導通度を制御する差動増幅器１００と、を備える。
図３は出力電圧ＶＯＵＴを定電圧制御するスイッチング電源回路に差動増幅器１００を利用した例を示す図である。図４は出力電流ＩＯＵＴを定電流制御するスイッチング電源回路に差動増幅器１００を利用した例を示す図である。図３に示すスイッチング電源回路及び図４に示すスイッチング電源回路はそれぞれ、スイッチング素子ＳＷ１及びＳＷ２と、差動増幅器１００と、差動増幅器１００の出力に応じてスイッチング素子ＳＷ１及びＳＷ２を相補的にオン／オフ制御するスイッチング制御部ＣＮＴ１と、を備える。
＜３．高速応答が可能なリニア電源回路の一例＞
図５は、高速応答が可能なリニア電源回路として本発明者が開発したリニア電源回路の一構成例を示す図である。なお、図５において図１と同一の部分には同一の符号を付し詳細な説明を省略する。図５に示すリニア電源回路は、入力端Ｔ１と、出力端Ｔ２と、出力トランジスタ１と、ドライバ２と、抵抗３～５と、を備える。
図５に示すリニア電源回路には出力コンデンサ６及び負荷７が外付けされる。具体的には、出力コンデンサ６及び負荷７が外付けで出力端Ｔ２に並列接続される。図５に示すリニア電源回路は、入力電圧ＶＩＮを降圧して出力電圧ＶＯＵＴを生成し、出力電圧ＶＯＵＴを負荷７に供給する。
出力トランジスタ１は、入力電圧ＶＩＮが印加される入力端Ｔ１と出力電圧ＶＯＵＴが印加される出力端Ｔ２との間に設けられる。
ドライバ２は、出力トランジスタ１を駆動する。具体的には、ドライバ２は、出力トランジスタ１のゲートにゲート信号Ｇ１を供給して出力トランジスタ１を駆動する。出力トランジスタ１の導通度（裏を返せばオン抵抗値）はゲート信号Ｇ１によって制御される。なお、図５に示す構成では、出力トランジスタ１として、ＰＭＯＳＦＥＴ［P-channel type MOSFET］が用いられている。従って、ゲート信号Ｇ１が低いほど、出力トランジスタ１の導通度が高くなり、出力電圧ＶＯＵＴが上昇する。逆に、ゲート信号Ｇ１が高いほど、出力トランジスタ１の導通度が低くなり、出力電圧ＶＯＵＴが低下する。ただし、出力トランジスタ１としては、ＰＭＯＳＦＥＴに代えて、ＮＭＯＳＦＥＴを用いてもよいし、バイポーラトランジスタを用いてもよい。
ドライバ２は、出力電圧ＶＯＵＴに基づく電圧と基準電圧との差分値に基づいて出力トランジスタ１を駆動する。
ドライバ２は、差動増幅器１００と、容量２２と、ＰＭＯＳＦＥＴ２３と、電流増幅器２４と、ＰＭＯＳＦＥＴ２５と、を備える。
差動増幅器１００の電源電圧は出力電圧ＶＯＵＴである。すなわち、差動増幅器１００は、出力電圧ＶＯＵＴとグランド電位との間の電圧で駆動する。なお、差動増幅器１００の電源電圧として、出力電圧ＶＯＵＴの代わりに、出力電圧ＶＯＵＴより低い電圧であって出力電圧ＶＯＵＴに依存する電圧を用いてもよい。
差動増幅器１００及びＰＭＯＳＦＥＴ２３の耐圧は、電流増幅器２４の耐圧より低い。また差動増幅器１００のゲインは、電流増幅器２４のゲインより小さい。これにより、差動増幅器１００及びＰＭＯＳＦＥＴ２３の小型化を図ることができる。
ＰＭＯＳＦＥＴ２３の耐圧は、電流増幅器２４の耐圧より低い。これにより、ＰＭＯＳＦＥＴ２３の小型化を図ることができる。
容量２２の一端に差動増幅器１００の出力が印加され、容量２２の他端にグランド電位が印加される。
ＰＭＯＳＦＥＴ２３のソースに出力電圧ＶＯＵＴが印加され、ＰＭＯＳＦＥＴ２３のゲートに差動増幅器１００の出力に基づく電圧（差動増幅器１００と容量２２との接続ノード電圧）が印加される。ＰＭＯＳＦＥＴ２３は、差動増幅器１００の出力に基づく電圧を電流に変換してドレインから出力する。差動増幅器１００と容量２２との接続ノードが高周波帯域でグランド接地になるため、ドライバ２の高速応答を実現することができる。そして、差動増幅器１００は高速応答でなくてもよいため、差動増幅器１００を高抵抗化して差動増幅器１００の低消費電流化を図ることができる。
電流増幅器２４は、ＰＭＯＳＦＥＴ２３のドレインから出力される電流Ｉａを電流増幅する。電流増幅器２４の電源電圧は定電圧ＶＲＥＧである。すなわち、電流増幅器２４は、定電圧ＶＲＥＧとグランド電位との間の電圧で駆動する。
ＰＭＯＳＦＥＴ２５は、出力トランジスタ１とともにカレントミラー回路を構成している。ＰＭＯＳＦＥＴ２５は、電流増幅器２４から出力される電流Ｉｂを電圧に変換して出力トランジスタ１のゲートに供給する。
図６は、図５に示すリニア電源回路の出力特性を示すタイムチャートである。図６は、出力電圧ＶＯＵＴの設定値がＶＳであり、出力コンデンサ６の静電容量が所定値である状態において、負荷７を第１の状態から第２の状態に切り替えた後再び第１の状態に戻した場合のタイムチャートである。第１の状態は出力電流ＩＯＵＴの理論値がＩ１となる軽負荷状態であり、第２の状態は出力電流ＩＯＵＴの理論値がＩ２（＞Ｉ１）となる重負荷状態である。
図５に示すリニア電源回路は高速応答が可能であるため、行き過ぎ量ＯＳを小さくすることができる。
図７は、電流増幅器２４一構成例を示す図である。電流増幅器２４は、電流シンク型カレントミラー回路ＣＭ＿１、ＣＭ＿２、・・・、及びＣＭ＿ｎと、電流ソース型カレントミラー回路ＣＭ＿３、・・・、及びＣＭ＿ｎ－１（ただしＣＭ＿ｎ－１は図７において不図示）と、を備える。電流シンク型カレントミラー回路ＣＭ＿１及び定電流Ｉ１を流す定電流源ＣＳ１と電流シンク型カレントミラー回路ＣＭ＿ｎとの間において電流増幅器２４の入力から出力に向かって、電流シンク型カレントミラー回路と電流ソース型カレントミラー回路とが交互に配置される。各カレントミラー回路で発生するポールをできるだけ低帯域に寄らないようにするために、各カレントミラー回路のミラー比（入力側トランジスタのサイズに対する出力側トランジスタのサイズ）は５以下であることが好ましく、より好ましくは３以下である。但し、各カレントミラー回路のミラー比を小さくするほど、電流増幅器２４の回路面積は大きくなってしまうので、周波数特性の改善と小型化とのトレードオフを考慮して各カレントミラー回路のミラー比を決定すればよい。
＜４．高速応答が可能なリニア電源回路の他の例＞
図８Ａは、高速応答が可能なリニア電源回路として本発明者が開発したリニア電源回路の他の構成例を示す図である。なお、図８Ａにおいて図１及び図５と同一の部分には同一の符号を付し詳細な説明を省略する。
本構成例では、ドライバ２は、差動増幅器１００と、容量２２’と、ＮＭＯＳＦＥＴ２３’と、電流増幅器２４と、ＰＭＯＳＦＥＴ２５と、を備える。
差動増幅器１００の電源電圧は、図５に示す構成例とは異なり、第１定電圧ＶＲＥＧ１である。すなわち、差動増幅器１００は、第１定電圧ＶＲＥＧ１とグランド電位との間の電圧で駆動する。
差動増幅器１００及びＮＭＯＳＦＥＴ２３’の耐圧は、電流増幅器２４の耐圧より低い。また差動増幅器１００のゲインは、電流増幅器２４のゲインより小さい。これにより、差動増幅器１００ 及びＮＭＯＳＦＥＴ２３’の小型化を図ることができる。
容量２２’の一端に差動増幅器１００の出力が印加され、容量２２’の他端に出力電圧ＶＯＵＴが印加される。なお、出力電圧ＶＯＵＴの代わりに、出力電圧ＶＯＵＴに依存する電圧を容量２２の他端に印加してもよい。
ＮＭＯＳＦＥＴ２３’のソースにグランド電位が印加され、ＮＭＯＳＦＥＴ２３’のゲートに差動増幅器１００の出力に基づく電圧（差動増幅器１００と容量２２’との接続ノード電圧）が印加される。ＮＭＯＳＦＥＴ２３’は、差動増幅器１００の出力に基づく電圧を電流に変換してドレインから出力する。差動増幅器１００と容量２２’との接続ノードが高周波帯域で出力電圧ＶＯＵＴ接地になるため、ドライバ２の高速応答を実現することができる。
電流増幅器２４は、ＮＭＯＳＦＥＴ２３’のドレインから出力される電流Ｉａを電流増幅する。電流増幅器２４の電源電圧は第２定電圧ＶＲＥＧ２である。すなわち、電流増幅器２４は、第２定電圧ＶＲＥＧ２とグランド電位との間の電圧で駆動する。第１定電圧ＶＲＥＧ１と第２定電圧ＶＲＥＧ２とは同一の値であってもよく、互いに異なる値であってもよい。本構成例では、電流増幅器２４からＮＭＯＳＦＥＴ２３’に向かって電流Ｉａが流れるので、電流増幅器２４を例えば図８Ｂに示す回路構成にすればよい。
図８Ａに示すリニア電源回路は、図５に示すリニア電源回路と同様の効果を奏する。また、図８Ａに示すリニア電源回路は、出力電圧ＶＯＵＴの設定値が低い場合でも差動増幅器１００の動作を確保することができる。なお、低電圧を入力電圧ＶＩＮとして用いる場合は、第１定電圧ＶＲＥＧ１の代わりに入力電圧ＶＩＮを差動増幅器１００の電源電圧として用い、第２定電圧ＶＲＥＧ２の代わりに入力電圧ＶＩＮを電流増幅器２４の電源電圧として用いてもよい。
＜５．用途＞
図９は、車両Ｘの外観図である。本構成例の車両Ｘは、不図示のバッテリから出力される電圧の供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８を搭載している。なお、本図における電子機器Ｘ１１～Ｘ１８の搭載位置は、図示の便宜上、実際とは異なる場合がある。
電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。
電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。
電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
なお、先に説明したリニア電源回路は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。
＜６．その他＞
上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
１ 出力トランジスタ
２ ドライバ
２２、２２’ 容量
２３ ＰＭＯＳＦＥＴ（変換器の一例）
２３’ ＮＭＯＳＦＥＴ（変換器の他の例）
２４ 電流増幅器
１００、１０４ 差動増幅器
１０１ 反転入力端子
１０２ 非反転入力端子
１０３ オフセット部
Ｘ 車両

Claims (6)

  1. 入力電圧が印加される入力端と出力電圧が印加される出力端との間に設けられた出力トランジスタと、
    前記出力電圧に基づく電圧と基準電圧との差に基づいて前記出力トランジスタを駆動するドライバと、
    を備えるリニア電源回路であって、
    前記ドライバは、前記出力電圧に基づく電圧と前記基準電圧との差に応じた電圧を出力する差動増幅器と、前記差動増幅器の出力が一端に印加されグランド電位が他端に印加される第１容量と、前記差動増幅器の出力に基づく電圧を電流に変換して出力する変換器と、前記変換器の出力を電流増幅する電流増幅器と、を備え、
    前記差動増幅器及び前記変換器の電源電圧が前記出力電圧に依存する電圧であり、
    前記差動増幅器は、第１電圧が印加される反転入力端子と、前記第１電圧に略比例する第２電圧が印加される非反転入力端子と、前記反転入力端子と前記非反転入力端子間に所定の入力オフセット電圧を発生させるオフセット部と、を備え、
    前記基準電圧は前記入力オフセット電圧に応じた電圧であり、
    前記電流増幅器は、電流シンク型カレントミラー回路と電流ソース型カレントミラー回路とをそれぞれ複数備え、
    前記電流シンク型カレントミラー回路それぞれのミラー比が５以下であり、
    前記電流ソース型カレントミラー回路それぞれのミラー比が５以下である、リニア電源回路。
  2. 入力電圧が印加される入力端と出力電圧が印加される出力端との間に設けられた出力トランジスタと、
    前記出力電圧に基づく電圧と基準電圧との差に基づいて前記出力トランジスタを駆動するドライバと、
    を備えるリニア電源回路であって、
    前記ドライバは、前記出力電圧に基づく電圧と前記基準電圧との差に応じた電圧を出力する差動増幅器と、前記差動増幅器の出力が一端に印加され前記出力電圧に基づく電圧が他端に印加される第１容量と、前記差動増幅器の出力に基づく電圧を電流に変換して出力する変換器と、前記変換器の出力を電流増幅する電流増幅器と、を備え、
    前記差動増幅器の電源電圧が第１定電圧であり、前記電流増幅器の電源電圧が第２定電圧である、又は、前記差動増幅器の電源電圧及び前記電流増幅器の電源電圧が前記入力電圧である、のいずれかであり、
    前記差動増幅器は、第１電圧が印加される反転入力端子と、前記第１電圧に略比例する第２電圧が印加される非反転入力端子と、前記反転入力端子と前記非反転入力端子間に所定の入力オフセット電圧を発生させるオフセット部と、を備え、
    前記基準電圧は前記入力オフセット電圧に応じた電圧であり、
    前記電流増幅器は、電流シンク型カレントミラー回路と電流ソース型カレントミラー回路とをそれぞれ複数備え、
    前記電流シンク型カレントミラー回路それぞれのミラー比が５以下であり、
    前記電流ソース型カレントミラー回路それぞれのミラー比が５以下である、リニア電源回路。
  3. 前記電流増幅器の電源電圧が定電圧である、請求項１に記載のリニア電源回路。
  4. 前記差動増幅器及び前記変換器の耐圧は、前記電流増幅器の耐圧より低い、請求項２又は請求項３に記載のリニア電源回路。
  5. 前記差動増幅器のゲインは、前記電流増幅器のゲインより小さい、請求項１～４のいずれか一項に記載のリニア電源回路。
  6. 請求項１～５のいずれか一項に記載のリニア電源回路を備える、車両。
JP2018205813A 2018-10-31 2018-10-31 リニア電源回路及び車両 Active JP7405504B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018205813A JP7405504B2 (ja) 2018-10-31 2018-10-31 リニア電源回路及び車両
US16/666,084 US11068003B2 (en) 2018-10-31 2019-10-28 Differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018205813A JP7405504B2 (ja) 2018-10-31 2018-10-31 リニア電源回路及び車両

Publications (2)

Publication Number Publication Date
JP2020072399A JP2020072399A (ja) 2020-05-07
JP7405504B2 true JP7405504B2 (ja) 2023-12-26

Family

ID=70326926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018205813A Active JP7405504B2 (ja) 2018-10-31 2018-10-31 リニア電源回路及び車両

Country Status (2)

Country Link
US (1) US11068003B2 (ja)
JP (1) JP7405504B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11550349B2 (en) * 2018-10-31 2023-01-10 Rohm Co., Ltd. Linear power supply circuit
US11338747B2 (en) * 2018-10-31 2022-05-24 Rohm Co., Ltd. Linear power supply circuit
JP7489244B2 (ja) * 2020-07-09 2024-05-23 ローム株式会社 リニア電源回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159301B1 (en) 2010-08-31 2012-04-17 Xilinx, Inc. Differential amplifier with hysteresis

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262633B1 (en) * 2000-04-27 2001-07-17 Analog Devices, Inc. High output current operational amplifier output stage
US6369554B1 (en) * 2000-09-01 2002-04-09 Marvell International, Ltd. Linear regulator which provides stabilized current flow
JP4552569B2 (ja) * 2004-09-13 2010-09-29 ソニー株式会社 定電圧電源回路
JP2006107295A (ja) * 2004-10-08 2006-04-20 Matsushita Electric Ind Co Ltd レギュレータ
JP4781732B2 (ja) * 2005-06-24 2011-09-28 株式会社リコー 電源システム装置及びその制御方法
JP5487880B2 (ja) * 2009-10-26 2014-05-14 セイコーエプソン株式会社 レギュレーター、集積回路装置及び電子機器
EP2424108B1 (en) * 2010-08-30 2013-12-25 Onkyo Corporation Amplifying circuit
JP2014026610A (ja) * 2012-07-30 2014-02-06 Seiko Instruments Inc レギュレータ
EP3188351B1 (en) * 2015-12-28 2020-12-02 Rohm Co., Ltd. Buck converter with duty ratio based fault detection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159301B1 (en) 2010-08-31 2012-04-17 Xilinx, Inc. Differential amplifier with hysteresis

Also Published As

Publication number Publication date
US20200133323A1 (en) 2020-04-30
US11068003B2 (en) 2021-07-20
JP2020072399A (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
JP7177661B2 (ja) リニア電源回路
JP7405504B2 (ja) リニア電源回路及び車両
CN113661467B (zh) 线性电源电路及源极跟随器电路
EP3255521B1 (en) Linear power supply and electronic apparatus using same
JP7230249B2 (ja) リニア電源回路
CN112912814B (zh) 线性电源电路
JP7165562B2 (ja) リニア電源回路
JP6835599B2 (ja) リニア電源
JP7489244B2 (ja) リニア電源回路
WO2022185945A1 (ja) リニア電源回路
WO2023132118A1 (ja) リニア電源回路及び車両
WO2024018815A1 (ja) リニア電源回路及び車両
JP2023167151A (ja) 過電流検出回路、スイッチドキャパシタコンバータ、及び車両

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231214

R150 Certificate of patent or registration of utility model

Ref document number: 7405504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150