JP4289784B2 - 定電圧電源回路および該定電圧電源回路を内蔵した電子機器 - Google Patents
定電圧電源回路および該定電圧電源回路を内蔵した電子機器 Download PDFInfo
- Publication number
- JP4289784B2 JP4289784B2 JP2000363981A JP2000363981A JP4289784B2 JP 4289784 B2 JP4289784 B2 JP 4289784B2 JP 2000363981 A JP2000363981 A JP 2000363981A JP 2000363981 A JP2000363981 A JP 2000363981A JP 4289784 B2 JP4289784 B2 JP 4289784B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、出力電流を所定値以下に制限する定電圧電源回路に関し、特に、出力短絡に対する保護機能を有する定電圧電源回路に関する。本発明は、電圧制御回路、過負荷保護回路、短絡保護回路などの回路に転用でき、携帯電話などの携帯用電子機器やパソコンなどの電源として有用である。
【0002】
【従来の技術】
出力電流を所定値以下に制限する定電圧電源回路としては、特公平7−74976号公報「電圧制御回路」、特許第2773156号公報「定電圧保護装置」、特開平6−95750号公報「電流制限回路」、実公平6−7368号公報「過負荷保護回路」、特開2000−133721号公報「短絡保護回路」などが提案されており、図7(a)の垂下形,同図(b)のフの字形,同図(c)のフォールドバック形などの出力特性を持たせることにより過負荷時の出力トランジスタの破損を防止するようにしている。
【0003】
ここで、フの字形の出力特性を有する電圧制御回路の一従来例を説明する。
図8は、特公平7−74976号公報に開示されている電圧制御回路を示す図である。同図において、1は入力端子、2は制御用MOS型トランジスタ、3は出力端子、4,5,8および10は抵抗、6は増幅器、7は電源、9および11はトランジスタ、12は接続点である。
【0004】
図8の電圧制御回路において、抵抗5の両端電圧と電源7の基準電圧Vrefが等しくなるように、増幅器6の出力が制御用MOS型トランジスタ2のON抵抗を制御することによって、出力端子3の電圧を一定に保とうとし、定電圧電源として機能する。出力端子3が接地に短絡すると、制御用MOS型トランジスタ2に大電流が流れ、トランジスタ9がオンし、接続点12の電圧が降下してトランジスタ11をオンする方向に向かわせる。これにより、制御用MOS型トランジスタ2はオフする方向に向かい、結果的に、制御用MOS型トランジスタ2に流れる電流は規制される。
【0005】
図9は、このとき制御用MOS型トランジスタ2に流れる電流すなわち出力端子3から取り出せる電流と出力電圧特性(いわゆるフの字形特性)を示す図であり、最大電流値から出力電流,出力電流ともに低下する。これはトランジスタ9のソースの電圧(出力端子3の電圧)とICの基板の電位が異なることに起因している。
【0006】
フの字形の特性のものは、定電流性負荷においては安定点が定電圧領域と過負荷保護領域の2点に存在し(図7(b)参照)、起動時に出力電圧が過負荷保護領域の低い状態に留まってしまい、定電圧領域まで起動できない(後述する図10(a)も参照のこと)。
【0007】
なお、上述したように、過負荷時の出力トランジスタの破損を防止する方法として、フの字形の特性の他に、垂下形,フォールドバック形の出力特性を持たせる方法が知られているが、垂下形のものは垂下部分の電流値を高く設定すると短絡した場合の発熱が大きくなり保護が不充分になりやすく、フォールドバック形のものは2安定回路を用いているので当該保護回路が一旦機能すると、過負荷状態が解除されても、負荷を開放したりリセットスイッチを用いるなどによらなければ復帰できない。
【0008】
【発明が解決しようとする課題】
そのために、上述した公開公報に開示されている如き様々な回路構成が提案されているが、これら従来のものは次のような問題を有していた。すなわち、
▲1▼過負荷に対する過電流制限機能と出力短絡に対する短絡電流制限機能を独立させてそれぞれ任意に設定することができないという問題があった。
【0009】
▲2▼従来の短絡保護のための単一の電流制限回路では、図10(a)に示すように、定電流性負荷において安定点が過負荷保護域と低電圧域の2点存在し起動時等条件によっては出力電圧が過負荷保護域に保持され定電圧域まで起動できない場合があるという問題があった。
【0010】
▲3▼また、垂下形の過電流制限回路とフの字形あるいはフォールドバック形の短絡電流制限回路を組み合わせた回路も用いられることがあったが、この場合、入力電圧条件など外部の条件によってフの字形あるいはフォールドバック形の過電流制限値が、例えば図10(b)または図10(c)に示すように変化してしまい、垂下形の過電流制限回路が適正に動作せず所望の出力電流が得られないことがあるという問題があった。
【0011】
▲4▼さらに、短絡電流値が製造パラメータのばらつきにより変化するため、回路定数の補正が必要であり、短絡電流値を所望の値に調整することができないという問題があった。
【0012】
本発明の目的は、上記問題点を解消することにあり、特に請求項1〜6記載の発明は、過負荷に対する過電流制限機能と出力短絡に対する短絡電流制限機能を独立させてそれぞれ任意に設定でき、起動時の条件にかかわらず、出力電圧を定電圧域まで起動でき、入力電圧条件など外部の条件が変わってもフの字形あるいはフォールドバック形の過電流制限値を最適に調整でき、垂下形の過電流制限回路を適正に動作させ所望の出力電流を得ることができ、短絡電流値も最適な値に設定することが可能な定電圧電源回路を提供することを目的とし、請求項7および8記載の発明は、該定電圧電源回路を使用した応用機器を提供することを目的としている。
【0013】
【課題を解決するための手段】
本発明は、上記目的を達成するために、次のような構成を有する。すなわち、(1)請求項1記載の発明は、入力電源(Vdd)と出力端子(VOUT)の間に接続された出力制御部(C5)と、第1の基準電圧(E1)と出力端子(VOUT)の電圧を検出する電圧検出回路(C3)の出力とを入力し前記出力制御部(C5)を制御するための制御信号を出力する誤差増幅器(A1)を有し、該制御信号によって前記出力制御部(C5)を制御して出力端子(VOUT)に定電圧を出力する定電圧電源回路であって、出力制御部(C5)の出力負荷電流を検出する電流検出回路(C1)で検出された電流によって発生する電圧に応じて該出力制御部(C5)を制御する第1の制御部(C4)と第2の制御部(C2)とを有し、かつ該第2の制御部(C2)は、前記出力端子(VOUT)の電圧に応じてオンオフするスイッチング手段を含み、該スイッチング手段により制御されることを特徴としている。
【0015】
(2)請求項2記載の発明は、入力電源(Vdd)と出力端子(VOUT)の間に接続された出力制御部(C5)と、第1の基準電圧(E1)と出力端子(VOUT)の電圧を検出する電圧検出回路(C3)の出力とを入力し出力制御部(C5)を制御するための制御信号を出力する誤差増幅器(A1)を有し、該制御信号によって前記出力制御部(C5)を制御して前記出力端子(VOUT)に定電圧を出力する定電圧電源回路であって、出力制御部(C5)の出力負荷電流を検出する電流検出回路(C1)で検出された電流によって発生する電圧と第2の基準電圧(E2)との比較結果に基づいて前記制御信号を制御する制御回路(C4)を具備し、負荷電流を一定の値に制限する第1の電流制限回路と、電流検出回路(C1)で検出された出力負荷電流によって発生する電圧と電圧検出回路(C3)の出力を比較するオフセットを有する比較器(A3)と、該比較器(A3)の出力により前記制御信号を制御する制御回路(C2)を具備し、出力電圧に応じて負荷電流を任意の値に制御する第2の電流制限回路とを備え、かつ該制御回路(C2)は、前記出力端子(VOUT)の電圧に応じてオンオフするスイッチング手段を含み、該スイッチング手段により制御されることを特徴としている。
【0016】
(3)請求項3〜4記載の発明は、請求項1〜2記載の発明において、出力制御部(C5)を、バイポーラトランジスタ(Q1)で構成したものである。
【0017】
(4)請求項5記載の発明は、比較器(A3)のオフセットを、比較器を構成する対となる差動入力トランジスタのゲートサイズ(W/L)またはしきい値Vthを互いに異ならせる、または異なる抵抗成分を挿入することにより、差動対の定数を変えることにより設定したことを特徴としている。
【0018】
(5)請求項6記載の発明は、電流検出回路(C1)を、カレントミラー接続された一対のトランジスタで構成したものに特定したものである。
(6)請求項7〜8記載の発明は、上記定電圧電源回路を内蔵した携帯電話、PHS、PDA、またはノートパソコンなどの携帯用電子機器である。
【0019】
【発明の実施の形態】
(発明の概要)
以下、図面を用いて本発明の概略を説明する。
図1は、本発明に係る定電圧電源回路の概要図であり、A1は誤差増幅器、A2およびA4は比較器、A3はオフセットを有する比較器、C1は電流検出回路、C2およびC4は制御回路、C3は電圧検出回路、C5は出力制御部(出力トランジスタ)を示している。制御回路C2がフォールドバック形電流制限用として、制御回路C4が垂下形電流制限用として働く。
【0020】
図2は、図1の定電圧電源回路の出力特性図であり、(イ)の部分は定電圧状態の部分を示し、(ロ)の部分は出力電流が一定の値(Im)を超えないように制御された状態の部分を示し、(ハ)の部分はフォールドバック状態の部分を示している。
【0021】
図1の定電圧電源回路において、電流検出回路C1で出力端子VOUTの出力電流に比例した電圧を検出し、この出力電流に比例した電圧と基準電圧E2とを比較器A2で比較し、比較器A2の出力により制御回路C4を介して出力制御部C5(出力トランジスタ)を制御して出力電圧を低下させ、負荷となる出力電流が一定の値(図2のIm)を超えないようにする。これにより「過電流制限回路」を実現している。この状態が図2の(ロ)の出力電流が制限された部分である。
【0022】
また、電流検出回路C1で出力端子VOUTの出力電流に比例した電圧を検出し、この出力電流に比例した電圧と電圧検出回路C3で検出した出力端子VOUTの出力電圧に比例した基準電圧とを、オフセットを持った比較器A3に入力して比較する。出力電流が大きくなるにつれて出力電流に比例した電圧も大きくなり、比較器A3のオフセット(α)と各々の電圧差がある関係になると、比較器A3からの出力により制御回路C2を介して出力制御部C5(出力トランジスタ)を制御して出力電圧を減少させるように制御する。
【0023】
さらにこの働きが進むと出力電圧に比例した基準電圧(後述するV6)が下がり急激に出力電流と出力電圧を減少させる。この状態が図2の(ハ)のフォールドバック形特性の部分である。これによりフォールドバック形特性を有する「短絡電流制限回路」を実現している。
【0024】
このとき、比較器A3のオフセット値により短絡時の電流値が決まる。このオフセット値は、差動入力トランジスタのゲートサイズW/Lやしきい値Vthを変えたり、その他抵抗成分を挿入するなどして差動対の定数を変えることにより任意に設定できる。さらに、出力電圧を検出する電圧検出回路C3からの出力により、所望の出力電圧以下になった時点で比較器A4からの制御を実施する。これによりある出力電圧値までは、電流検出回路C1で出力電流に比例した電圧として検出された電圧と基準電圧とを比較器A2で比較し出力電圧を減少させる「過電流制限回路」のみを動作させ、出力電圧がある電圧値まで下がった時点(図2のt点)から「短絡電流制限回路」の制御を有効にする。
【0025】
(具体的構成例)
次に、図1の具体的回路構成例を説明する。
図3および図4は、図1の具体的回路構成例を示す図であり、図3では図1の構成部分との対応関係を示すために破線で囲むとともに対応する参照符号を示し、図4では図1の構成部分(素子)に説明のための参照符号を付してある。
【0026】
図4において、基準電圧源E1、誤差増幅器A1、出力トランジスタM8(図1の出力制御部C5に対応)、出力電圧設定用抵抗R5、R6からなる定電圧電源回路において、出力トランジスタM8にカレントミラー接続されたトランジスタM1およびトランジスタM2には、負荷電流に比例したある電流が流れる(負荷電流をモニタする)。この結果、まずトランジスタM1により電流I1が流れると、抵抗R1の両端に出力トランジスタM8の負荷電流に応じた電圧V1が発生する。
【0027】
この電圧V1がトランジスタM3のしきい値電圧以上になるとトランジスタM3がオンになり電流I3が流れ出す。電流I3が流れ出すと抵抗R2の両端にV2が発生し、この電圧V2がトランジスタM6のしきい値電圧以上になるとトランジスタM6がオンになり出力トランジスタM8のゲート電圧を制御し出力電圧を低下させ負荷電流が一定の値を超えないように制御される。これにより垂下形の電流制限を実現することができる。
【0028】
一方、同様にトランジスタM2により電流I2が抵抗R3に流れ、抵抗R3の両端に負荷電流に応じた電圧V3が発生する。この電圧V3と出力電圧に比例した電圧V6とが比較器A3に入力される。ここで比較器A3にオフセットα(差動入力トランジスタのゲートサイズ(W/L)やしきい値Vthを変えたり、その他抵抗成分を挿入するなどして差動対の定数を変えることなどによって設定される)を持たすことで「V3−α(オフセット電圧)=電圧V6」となるように比較器A3の出力がコントロールされる。
【0029】
いま、過負荷状態になり「V3−α>V6」となった時点で比較器A3の出力によりトランジスタM5のゲート電圧が上昇し電圧V4が発生することによりトランジスタM7が動作し出力電圧を低下させ負荷電流を制限する。この状態よりさらに過負荷状態が継続されると電圧V6電圧の低下により比較器A3による電圧V3に対する制御すべき電流値が低下していく。本回路の場合、図示のように電流値が低下するにつれて出力電圧も徐々に低下する。この状態が続くことによりフォールドバック形の電流制限が実現できる。
【0030】
また、比較器A3にオフセットを持たせておくことにより、出力電圧が0Vすなわち短絡状態においてオフセット電圧に応じた短絡電流値Isに相当する電流を流し続けることができる。このことにより、過負荷状態が解除された場合の出力電圧の復帰が容易に行える。
【0031】
これら一連の動作を出力電圧を検出し所望の電圧以下のときにすなわち電圧V6がトランジスタM4のしきい値電圧以下になった時点(図中t点)でトランジスタM4がオフしフォールドバック回路を動作させる。これにより、オフセット値の設定値αおよびトランジスタM4のしきい値Vthをどのような値を選択するかによって、所望の過負荷電流値(制限電流値)Im、フォールドバック状態からの短絡電流値Is、および制限電流値Imからフォールドバック形電流制限動作への切り替え点t(電圧Vt)を独立して任意に決定することが可能となる。
【0032】
このようにすることにより、垂下形の電流制限状態における電圧、すなわち定電圧値Vmとフォールドバック形電流制限動作への切り替え点tとの電圧の間の差分(Vm−Vt)を任意に設定できるようになる。この差分(Vm−Vt)をある程度の大きさに設定することにより、電圧変動などによって瞬間的に過負荷状態になった場合にすぐフォールドバック動作に移行してしまうなどの不安定さを解消でき、所望の動作をする定電圧電源回路を設計しやすくなる。
【0033】
上述した図4の定電圧電源回路は、出力トランジスタM8が本体のトランジスタと同様のMOSトランジスタを使用したもので同一プロセスで製造できるため出力トランジスタを内蔵型とすることができる。
【0034】
図5および図6は、出力トランジスタを本体のトランジスタ(MOS)と異なるバイポーラトランジスタにして外付け構造とした具体的構成例である。
図5では図1の構成部分との対応関係を示すために破線で囲むとともに対応する参照符号を示し、図6では図1の構成部分(素子)に説明のための参照符号を付してある。
【0035】
図6において、基準電圧源E1、誤差増幅器A1、トランジスタM8、定電流源、出力トランジスタQ1、出力電圧設定用抵抗R5、R6からなる定電圧回路において、トランジスタM8にカレントミラー接続されたトランジスタM1およびトランジスタM2には、出力トランジスタQ1のベース電流に比例したある電流I1が流れる。
【0036】
この結果、まずトランジスタM1に電流I1が流れると、抵抗R1の両端に該負荷電流に応じた電圧V1が発生する。この電圧V1がトランジスタM6のしきい値電圧以上になると誤差増幅器A1の出力を制御することでトランジスタM8のゲート電圧を制御し出力電圧を低下させベース電流が一定の値を超えないように制御される。これにより垂下型の電流制限を実現することができる。
【0037】
一方、同様にトランジスタM2により電流I2が抵抗R3に流れ、抵抗R3の両端に負荷電流に応じた電圧V3が発生する。このV3と出力電圧に比例した電圧V6(図では抵抗R6の両端の電圧)とが比較器A3に入力される。ここで比較器A3にオフセットを持たせておくことで「V3−α(オフセット電圧)=V6」となるように比較器A3の出力がコントロールされる。
【0038】
いま、過負荷状態になり「V3−α>V6」となった時点で比較器A3の出力によりトランジスタM5のゲート電圧が上昇し、トランジスタM5がオンになって抵抗R4に電流が流れ、その両端に電圧V4が発生する。この電圧V4によりトランジスタM7が動作し誤差増幅器A1の出力を制御することでトランジスタM8のゲート電圧を制御し、出力電圧を低下させて出力トランジスタQ1のベース電流を制限する。
【0039】
この状態よりさらに過負荷状態が継続されると、電圧V6の低下により比較器A3による電圧V3に対する制御すべき電流値が低下していく。この状態が続くことによりフォールドバック型の電流制限が実現できる。
【0040】
比較器A3にオフセットを持たすことで出力電圧が0Vすなわち短絡状態においてオフセット電圧に応じた短絡電流Isを流し続けることができる。このことにより、過負荷状態が解除された場合の出力電圧の復帰が容易に行える。
【0041】
これら一連の動作において、出力電圧を検出し所望の電圧以下のときにすなわち抵抗R6の両端の電圧V6がトランジスタM4のしきい値電圧以下になった時点でトランジスタM4がオフしフォールドバック回路を動作させることで、任意に過負荷電流値Imとフォールドバック状態からの短絡電流値Isを独立して決定することが可能となる。
【0042】
なお、上記図3〜6の具体的回路構成はあくまでも例を示したにすぎず様々な変形が可能である。例えば、定電圧電源回路を構成するトランジスタ素子は、上記実施例に限らず、PchとNch、MOS(ユニポーラ)とバイポーラの間でトランジスタ形式を適宜変更することも可能である。
【0043】
本発明は、実質的に同一の構成で電圧制御回路、過負荷保護回路、短絡保護回路などの回路に転用でき、携帯電話、PHS、PDA、ノートパソコンなどの携帯用電子機器の電源として特に有用である。
【0044】
【発明の効果】
請求項1〜8記載の本発明によれば、過負荷に対する過電流制限機能と出力短絡に対する短絡電流制限機能を独立させてそれぞれ任意に設定でき、起動時の条件にかかわらず、出力電圧を定電圧域まで起動でき、入力電圧条件など外部の条件が変わってもフの字形あるいはフォールドバック形の過電流制限値を最適に調整でき、垂下形の過電流制限回路を適正に動作させ所望の出力電流を得ることができ、短絡電流値も最適な値に設定することが可能な定電圧電源が実現できる。また、請求項9および10記載の発明によれば、上記の如き特徴を有する電源回路を内蔵した電子機器を実現できる。
【図面の簡単な説明】
【図1】本発明に係る定電圧電源回路の概要図である。
【図2】図1の定電圧電源回路の出力特性図である。
【図3】図1の具体的回路構成例を示す図である(出力トランジスタを本体のトランジスタ(MOS)と同じ型MOSトランジスタを用いた場合)。
【図4】図1の具体的回路構成例を示す図である(出力トランジスタを本体のトランジスタ(MOS)と同じ型MOSトランジスタを用いた場合)。
【図5】図1の具体的回路構成例を示す図である(出力トランジスタを本体のトランジスタ(MOS)と異なるバイポーラMOSトランジスタを用いた場合)。
【図6】図1の具体的回路構成例を示す図である(出力トランジスタを本体のトランジスタ(MOS)と異なるバイポーラMOSトランジスタを用いた場合)。
【図7】従来知られている過負荷時の出力トランジスタの破損を防止するための出力特性(垂下形,フの字形,フォールドバック形)を示す図である。
【図8】従来の電圧制御回路を示す図である。
【図9】図8の回路における出力端子から取り出せる電流と出力電圧特性(いわゆるフの字形特性)を示す図である。
【図10】従来の問題点を説明するための出力特性図である。
【符号の説明】
A1:誤差増幅器、
A2,A4:比較器、
A3:オフセットを有する比較器、
C1:電流検出回路、
C2:,C4:制御回路、
C3:電圧検出回路、
C5:出力制御部(出力トランジスタ)、
M1〜M8:トランジスタ、
Q1:出力トランジスタ。
Claims (8)
- 入力電源と出力端子の間に接続された出力制御部と、第1の基準電圧と出力端子の電圧を検出する電圧検出回路の出力とを入力し前記出力制御部を制御するための制御信号を出力する誤差増幅器を有し、該制御信号によって前記出力制御部を制御して前記出力端子に定電圧を出力する定電圧電源回路であって、
前記出力制御部の出力負荷電流を検出する電流検出回路で検出された電流によって発生する電圧に応じて該出力制御部を制御する第1の制御部と第2の制御部とを有し、かつ該第2の制御部は、前記出力端子の電圧に応じてオンオフするスイッチング手段を含み、該スイッチング手段により制御されることを特徴とする定電圧電源回路。 - 入力電源と出力端子の間に接続された出力制御部と、第1の基準電圧と出力端子の電圧を検出する電圧検出回路の出力とを入力し前記出力制御部を制御するための制御信号を出力する誤差増幅器を有し、該制御信号によって前記出力制御部を制御して前記出力端子に定電圧を出力する定電圧電源回路であって、
前記出力制御部の出力負荷電流を検出する電流検出回路で検出された電流によって発生する電圧と第2の基準電圧との比較結果に基づいて前記制御信号を制御する第1の制御回路を具備し、負荷電流を一定の値に制限する第1の電流制限回路と、前記電流検出回路で検出された電流によって発生する電圧と前記電圧検出回路の出力を比較するオフセットを有する比較器と、該比較器の出力により前記制御信号を制御する第2の制御回路とを具備し、出力電圧に応じて負荷電流を任意の値に制御する第2の電流制限回路とを備え、かつ該第2の制御回路は、前記出力端子の電圧に応じてオンオフするスイッチング手段を含み、該スイッチング手段により制御されることを特徴とする定電圧電源回路。 - 入力電源と出力端子の間に接続された出力トランジスタと、第1の基準電圧と出力端子の電圧を検出する電圧検出回路の出力とを入力し前記出力制御部を制御するための制御信号を出力する誤差増幅器を有し、該制御信号によって前記出力トランジスタを制御して前記出力端子に定電圧を出力する定電圧電源回路であって、
前記出力トランジスタのベース電流を検出する電流検出回路で検出された電流によって発生する電圧と第2の基準電圧との比較結果に基づいて前記制御信号を制御する第1の制御回路と、
前記出力トランジスタのベース電流を検出する電流検出回路で検出された電流によって発生する電圧と前記電圧検出回路の出力を比較するオフセットを有する比較器と、該比較器の出力により前記制御信号を制御する第2の制御回路を有し、かつ該第2の制御回路は、前記出力端子の電圧に応じてオンオフするスイッチング手段を含み、該スイッチング手段により制御されることを特徴とする定電圧電源回路。 - 入力電源と出力端子の間に接続された出力トランジスタと、第1の基準電圧と出力端子の電圧を検出する電圧検出回路の出力とを入力し前記出力トランジスタを制御するための制御信号を出力する誤差増幅器を有し、該制御信号によって前記出力トランジスタを制御して前記出力端子に定電圧を出力する定電圧電源回路であって、
前記出力トランジスタのベース電流を検出する電流検出回路で検出された電流によって発生する電圧と第2の基準電圧との比較結果に基づいて前記制御信号を制御する第1の制御回路を具備し、負荷電流を一定の値に制限する第1の電流制限回路と、
前記電流検出回路で検出された電流によって発生する電圧と前記電圧検出回路の出力を比較するオフセットを有する比較器と、該比較器の出力により前記制御信号を制御する第2の制御回路を有し、出力電圧に応じて負荷電流を任意の値に制御する第2の電流制限回路とを有し、かつ該第2の制御回路は、前記出力端子の電圧に応じてオンオフするスイッチング手段を含み、該スイッチング手段により制御されることを特徴とする定電圧電源回路。 - 前記オフセットは、比較器を構成する対となる差動入力トランジスタのゲートサイズ(W/L)またはしきい値Vthを互いに異ならせる、または異なる抵抗成分を挿入することにより、差動対の定数を変えることにより設定されることを特徴とする請求項1〜6のいずれか1項に記載の定電圧電源回路。
- 前記電流検出回路は、カレントミラー接続された一対のトランジスタで構成されることを特徴とする請求項1〜5のいずれか1項に記載の定電圧電源回路。
- 請求項1〜6のいずれか1項に記載の定電圧電源回路を内蔵することを特徴とする電子機器。
- 請求項7記載の電子機器は、携帯電話、PHS、PDA、またはノートパソコンのいずれかであることを特徴とする携帯用電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000363981A JP4289784B2 (ja) | 2000-11-30 | 2000-11-30 | 定電圧電源回路および該定電圧電源回路を内蔵した電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000363981A JP4289784B2 (ja) | 2000-11-30 | 2000-11-30 | 定電圧電源回路および該定電圧電源回路を内蔵した電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009056992A Division JP4880007B2 (ja) | 2009-03-10 | 2009-03-10 | 定電圧電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002169618A JP2002169618A (ja) | 2002-06-14 |
JP4289784B2 true JP4289784B2 (ja) | 2009-07-01 |
Family
ID=18835001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000363981A Expired - Fee Related JP4289784B2 (ja) | 2000-11-30 | 2000-11-30 | 定電圧電源回路および該定電圧電源回路を内蔵した電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4289784B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4467963B2 (ja) * | 2003-12-03 | 2010-05-26 | 株式会社東芝 | レギュレータ装置およびそれに用いる逆流防止ダイオード回路 |
JP4556116B2 (ja) * | 2004-11-26 | 2010-10-06 | ソニー株式会社 | 定電圧電源回路 |
JP2006178539A (ja) * | 2004-12-20 | 2006-07-06 | Freescale Semiconductor Inc | 過電流保護回路及び直流電源装置 |
JP2006260030A (ja) | 2005-03-16 | 2006-09-28 | Ricoh Co Ltd | 定電圧電源回路及び定電圧電源回路の検査方法 |
JP4616067B2 (ja) * | 2005-04-28 | 2011-01-19 | 株式会社リコー | 定電圧電源回路 |
US7180280B2 (en) * | 2005-06-10 | 2007-02-20 | Power Integrations, Inc. | Method and apparatus to reduce maximum power from a power supply with transition region regulation |
JP4688581B2 (ja) * | 2005-06-16 | 2011-05-25 | 株式会社リコー | 定電圧回路 |
JP4781732B2 (ja) * | 2005-06-24 | 2011-09-28 | 株式会社リコー | 電源システム装置及びその制御方法 |
JP4758731B2 (ja) | 2005-11-11 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 定電圧電源回路 |
JP2007249523A (ja) * | 2006-03-15 | 2007-09-27 | Ricoh Co Ltd | 定電圧回路 |
JP2008276611A (ja) * | 2007-05-01 | 2008-11-13 | Nec Electronics Corp | 過電流保護回路 |
JP2007257662A (ja) * | 2007-06-05 | 2007-10-04 | Ricoh Co Ltd | 定電圧電源回路 |
JP4411340B2 (ja) | 2007-09-03 | 2010-02-10 | シャープ株式会社 | 直流安定化電源装置 |
US8174251B2 (en) | 2007-09-13 | 2012-05-08 | Freescale Semiconductor, Inc. | Series regulator with over current protection circuit |
JP5631918B2 (ja) * | 2012-03-29 | 2014-11-26 | 株式会社東芝 | 過電流保護回路、および、電力供給装置 |
US9793707B2 (en) * | 2013-05-28 | 2017-10-17 | Texas Instruments Incorporated | Fast transient precision power regulation apparatus |
US9397560B2 (en) | 2014-08-15 | 2016-07-19 | Power Integrations, Inc. | Controller for a power supply with transition region regulation |
KR101741170B1 (ko) * | 2014-10-20 | 2017-05-30 | (주)태진기술 | 과전류 보호 회로를 갖는 전압 레귤레이터 |
CN107346905B (zh) * | 2016-05-06 | 2023-01-31 | 中兴通讯股份有限公司 | 供电方法及装置 |
JP7401406B2 (ja) | 2020-07-17 | 2023-12-19 | 日清紡マイクロデバイス株式会社 | 定電圧回路 |
-
2000
- 2000-11-30 JP JP2000363981A patent/JP4289784B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002169618A (ja) | 2002-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4289784B2 (ja) | 定電圧電源回路および該定電圧電源回路を内蔵した電子機器 | |
JP5290977B2 (ja) | 電流制限検出器による電流制限制御 | |
US7218496B2 (en) | Overcurrent protection circuit | |
JP5371767B2 (ja) | 電流制限検出器 | |
TWI498702B (zh) | 電壓調節器 | |
KR101926000B1 (ko) | 파워 온 리셋 회로 및 리셋 방법 | |
US6794856B2 (en) | Processor based integrated circuit with a supply voltage monitor using bandgap device without feedback | |
US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
US7092226B2 (en) | Constant-voltage power supply circuit | |
JP4981267B2 (ja) | 過熱検出回路 | |
JPWO2006016456A1 (ja) | 回路の保護方法、保護回路およびそれを利用した電源装置 | |
JP2010507356A (ja) | 複数の電流制限を検出するためのシステム及び方法 | |
JP2006178539A (ja) | 過電流保護回路及び直流電源装置 | |
JP2004240646A (ja) | 定電圧回路 | |
US8493097B2 (en) | Current-sensing circuit | |
JP2009044297A (ja) | 検出回路及びその検出回路を使用した電子機器 | |
JP4880007B2 (ja) | 定電圧電源回路 | |
CN114928024A (zh) | 迟滞可调的过温保护电路及电子设备 | |
JP3822781B2 (ja) | 安定化電源回路 | |
JP2004070827A (ja) | 定電圧電源回路 | |
JP2005293067A (ja) | ボルテージレギュレータ | |
JP3130878B2 (ja) | 温度検知装置および温度検知方法 | |
JP2009123172A (ja) | 定電圧回路 | |
JP4465330B2 (ja) | 安定化電源回路の動作制御方法 | |
EP1070283A1 (en) | A current compensating bias generator and method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090331 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |