JP2010507356A - 複数の電流制限を検出するためのシステム及び方法 - Google Patents

複数の電流制限を検出するためのシステム及び方法 Download PDF

Info

Publication number
JP2010507356A
JP2010507356A JP2009532616A JP2009532616A JP2010507356A JP 2010507356 A JP2010507356 A JP 2010507356A JP 2009532616 A JP2009532616 A JP 2009532616A JP 2009532616 A JP2009532616 A JP 2009532616A JP 2010507356 A JP2010507356 A JP 2010507356A
Authority
JP
Japan
Prior art keywords
current
current limit
detector
user
sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009532616A
Other languages
English (en)
Other versions
JP2010507356A5 (ja
JP5358444B2 (ja
Inventor
ソ,ジョン・スン・コ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Analogic Technologies Inc
Original Assignee
Advanced Analogic Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Analogic Technologies Inc filed Critical Advanced Analogic Technologies Inc
Publication of JP2010507356A publication Critical patent/JP2010507356A/ja
Publication of JP2010507356A5 publication Critical patent/JP2010507356A5/ja
Application granted granted Critical
Publication of JP5358444B2 publication Critical patent/JP5358444B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/006Calibration or setting of parameters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025Current limitation using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)

Abstract

モバイルデバイスなどのデバイスは、短絡及び出力過負荷事象を受ける可能性がある。このような事象に対して保護するために、モバイルデバイスは通常、電流制限回路を含む。幾つかの電流制限回路は、ユーザプログラム可能機能を包含することができる。ユーザプログラム可能機能は、正確な電流制限検出器を必要とする場合がある。本発明の種々の実施形態は、1つ又はそれ以上のプログラムされた電流制限を検出するためのデバイス及び方法を含む。幾つかの実施形態によって、ユーザアプリケーションは、電流検出回路の並列又は直列構成の中から選択できるようになる。このような各構成は、種々の抵抗値の複数の抵抗デバイスを含むことができる。
【選択図】 図1

Description

本発明は、一般に、モバイルデバイスにおけるパワーマネージメントに関し、より具体的には、負荷スイッチなどのようなデバイスで応用できる電流制限検出器に関する。
電流制限は、負荷に供給することができる電流に対して上限を設ける手法である。電流制限の一般的な目的は、例えば短絡による有害な作用から上流又は下流にある回路を保護することである。電源及びアダプタで使用される負荷スイッチ用途では、電流は、負荷スイッチ設定を下回って制限することができる。負荷スイッチ用途は、種々の周辺デバイスへのユニバーサルシリアルバス(USB)コネクタの電源ラインを駆動することを含む。負荷スイッチデバイスの実施例には、ポータブル電子製品における外部電力ポートを保護しバッテリー寿命を延ばすように設計された集積回路(IC)のような、アドバンスド・アナロジック・テクノロジーズ社(カリフォルニア州Sunnyvale所在)により製作された電流制限負荷スイッチデバイスが含まれる。これらの負荷スイッチデバイスは、例えば、電源が電圧変動範囲から外れるようになる可能性がある負荷電流の大きな変化に対して入力電源を保護する集積電流制限回路と共に動作する。
電流制限デバイスとしての負荷スイッチは、電流を負荷スイッチ設定まで引き出すことができる。電流が負荷スイッチ設定を超えた場合、負荷スイッチの電流制限回路は、該負荷スイッチに流れる電流を制限する。一般に、レジスタ(ICの外部又は内部)は、負荷スイッチ電流制限を設定するのに使用される。一般に、負荷スイッチの動作電圧範囲内で、設計者によって選択された抵抗値に基づいて単一の電流制限が設定される。広い動作電圧範囲(従って、負荷電流の広い範囲)に対して単一のレジスタを使用する1つの欠点は、正確さが失われることである。この損失は、検出可能な電流増分の細粒性のレベルが通常は抵抗値及び許容差によって決定されることに起因して生じる可能性がある。例えば図1に示されるように、ユーザは、システム設計において抵抗値RSETを有するレジスタを選択する。ユーザはまた、抵抗値に関連付けられる電流制限を設定し、これによって2つのパラメータ間の1対1の対応関係を確立する。電流制限は、設計者によって任意に選択可能である。この実施例では、設計者は、100Ωの抵抗値に対応する100mAの電流制限、及び1kΩに対応する1Aの電流制限を設定している。
単一レジスタによって、負荷スイッチアプリケーションが単一電流制限を選択できるようになる。例えば、アプリケーションが送信、受信、又はスタンバイモードのいずれであるかに関係なく、同じ電流制限を適用することができる。電流制限検出回路は、1つより多い電流制限を検出するための機能を設計に含めるために重複させる必要がある。例えば、1つの電流制限をスタンバイモード用とすることができ、別の(例えば、より高い)電流制限をオペレーティングモード(例えば、送信及び/又は受信モード)用とすることができる。
従って、複数の電流制限を持つ検出器が要求されている。1つの望ましい態様は、複数のユーザ設定の電流制限を検出できるようにすることである。別の望ましい態様は、可能であれば、電流制限検出回路の重複を最小限にすることである。
本発明は、前述の所見に部分的には基づいており、この目的に従って、本発明の種々の実施形態は、電流制限を検出するためのデバイス及び方法を含む。一般に、電流制限を検出するためのデバイスの種々の実施は、対応する単一のユーザ設定の電流制限に関連付けられた単一の抵抗デバイスを用いることができる。複数の電流制限を検出するためのデバイスの他の実施は、1つ又はそれ以上の電流制限を検出するために直列又は並列構成で複数の抵抗デバイスに結合された1つ又はそれ以上の電流制限検出器を用いることができる。このような電流制限は、1つずつ(例えば連続して)、ほぼ同時に(例えば、並行して)、或いはこれらのいずれかの組合せで検出することができる。提案される新しい実施は、電流制限を検出する場合に一般に融通性があり且つ効率的な集積回路(IC)或いは幾つかのディスクリート構成要素を用いることができる。例証として、幾つかの実施形態を以下で更に詳細に説明する。
1つの実施形態によれば、1つ又はそれ以上の電流制限を検出するためのデバイスは、検出器、電流制限検出器に結合された複数の抵抗デバイス、及び複数の抵抗デバイスに結合された選択スイッチを含む。検出器は、ユーザ設定の電流制限を検出するよう動作する。各抵抗デバイスは、両端の電圧降下を生成する電流和を導通するように構成される。各抵抗デバイスは、それぞれのユーザ設定の電流制限に関連付けられる。選択スイッチは、選択信号に応じて複数の抵抗デバイスの1つを選択するよう動作する。検出器は、電流制限検出器が検出するよう動作するあらゆるユーザ設定の電流制限を提供するように構成される。このような提供は、電流和を段階的に低減することによって行われ、複数の抵抗デバイスの選択された抵抗デバイスに導通される電流和に基づく。
このようなデバイスでは、複数の抵抗デバイスの各々は接地端子を含むことができる。選択スイッチは、複数の抵抗デバイスの各々の接地端子に結合することができる。選択スイッチはまた、選択信号の変化に応じて複数の抵抗デバイスのうちの異なる抵抗デバイスを選択することができる。電流制限検出器は、複数の電流経路、高基準電圧端子、及びハイレベル比較器を含むことができる。検出器はまた、電流制限検出器に動作可能に結合され、検出されたユーザ設定の電流制限を格納するよう動作するメモリを含むことができる。
別の実施形態によれば、1つ又はそれ以上の電流制限を検出するためのデバイスは、検出器、複数の抵抗デバイス、及び選択スイッチを含む。検出器は、複数の電流制限検出器を含む。各電流制限検出器は、それぞれのユーザ設定の電流制限を検出するよう動作する。複数の抵抗デバイスの各々は、複数の電流制限検出器のそれぞれの電流制限検出器に結合される。複数の抵抗デバイスの各々は、それぞれのユーザ設定の電流制限に関連付けられた抵抗値を有し、抵抗デバイスの各々は、抵抗デバイスの両端の電圧降下を生成するそれぞれの電流和を導通するように構成される。検出器は、複数の電流制限検出器が検出するよう動作するあらゆるユーザ設定の電流制限を提供するように構成される。このような提供は、それぞれの電流和を段階的に低減することによって行われ、複数の電流制限検出器のうちの選択された電流制限検出器の抵抗デバイスに導通されるそれぞれの電流和に基づく。
この実施形態では、各電流制限検出器は更に、検出されたそれぞれのユーザ設定の電流制限を選択信号に応じて電流制限コントローラに伝達するよう動作することができる。複数の抵抗デバイスの各々は、接地端子を含む端子を含むことができる。複数の抵抗デバイスの各々は、その接地端子で接地に結合することができ、その端子の別の端子では複数の電流制限検出器のそれぞれに結合することができる。電流制限検出器の各々は、複数の電流経路、高基準電圧端子、及びハイレベル比較器を含むことができる。
別の実施形態によれば、1つ又はそれ以上の電流制限を検出するための方法は、抵抗デバイスを選択する段階、及び選択された抵抗デバイスに関連付けられたユーザ設定の電流制限を検出する段階を含む。検出段階は、電流制限検出器において行われる。抵抗デバイスを選択する段階は、選択スイッチから受け取られた選択信号に基づく。選択された抵抗デバイスは、複数の抵抗デバイスの1つである。複数の抵抗デバイスの各々は、それぞれのユーザ設定の電流制限に関連付けられた抵抗値を有する。各抵抗デバイスは、それぞれの電流和を導通するように構成される。ユーザ設定の電流制限は、このような電流和を段階的に低減することによって選択された抵抗デバイスに導通される電流和に基づいて検出される。
このような方法はまた、検出されたユーザ設定の電流制限を電流制限コントローラに伝達する段階を含むことができる。このような方法はまた、選択信号の変化に応じて複数の抵抗デバイスのうちの異なる抵抗デバイスを選択する段階を含むことができる。このような方法は更に、電圧降下と高閾値電圧とを比較する段階、及び電流和と、該電流和に関連付けられた選択された抵抗デバイスのユーザ設定の電流制限との関係を確立する段階を含むことができる。更に、本方法は、電流制限検出器に動作可能に結合されたメモリ内に検出されたユーザ設定の電流制限を格納する段階を含むことができる。
更に別の実施形態によれば、1つ又はそれ以上の電流制限を検出するための方法は、電流制限検出器を選択する段階、及びユーザ設定の各電流制限を検出する段階を含む。電流制限検出器を選択する段階は、選択スイッチから受け取られた選択信号に基づく。選択された電流制限検出器は、検出器における複数の電流制限検出器のいずれか1つとすることができる。複数の電流制限検出器の各々は、ユーザ設定の各電流制限に関連付けられた予め設定された抵抗値の抵抗デバイスを含む。複数の電流制限検出器の各々は、それぞれの電流和を導通するように構成される。検出段階は、選択された電流制限検出器において行われる。それぞれのユーザ設定の電流制限は、このような電流和を段階的に低減することによってそれぞれの抵抗デバイスに導通される電流和に基づいて検出される。
このような方法はまた、検出されたユーザ設定の電流制限を電流制限コントローラに伝達する段階を含むことができる。本方法はまた、選択信号の変化に応じて複数の電流制限検出器のうちの異なる電流制限検出器を選択する段階を含むことができる。本方法は、電圧降下と高閾値電圧とを比較する段階、電流和と選択された電流制限検出器のユーザ設定の電流制限との間の関係を確立する段階、及びその電流和に関連付けられた選択された電流制限検出器のユーザ設定の電流制限を検出する段階を更に含むことができる。比較する段階は、選択された電流制限検出器において行うことができる。確立する段階は、選択された電流制限検出器において、比較段階に応じて電流スイッチの1つ又はそれ以上を段階的に動作することによって行うことができる。
更に別の実施形態によれば、1つ又はそれ以上の電流制限を検出するための装置は、検出器、複数の抵抗デバイス、選択スイッチ、及び電流制限コントローラを含む。検出器は、ユーザ設定の電流制限を検出するよう動作する。複数の抵抗デバイスの各々は、それぞれのユーザ設定の電流制限に関連付けられた抵抗値を有する。複数の抵抗デバイスの各々は、抵抗デバイス両端の電圧降下を生成する電流和を導通するように構成される。選択スイッチは、選択信号に応じて複数の抵抗デバイスの1つを選択するよう動作する。電流制限コントローラは、検出器に動作可能に結合され、検出されたユーザ設定の電流制限を超えないように出力電流を制限するよう動作する。検出器は、このような電流和を段階的に低減することによって、複数の抵抗デバイスの選択された抵抗デバイスに導通される電流和に基づいて、ユーザ設定の電流制限を検出するように構成される。
このような装置はまた、検出器に動作可能に結合されたメモリを含むことができる。メモリは、検出されたユーザ設定の電流制限を格納するよう動作することができる。本装置は、電流制限コントローラと協働して、バーストパワーを供給できるエネルギー貯蔵部を提供するように構成される電荷蓄積デバイスを更に含むことができる。
このような装置では、検出器は、複数の電流経路、高基準電圧端子、及びハイレベル比較器を含むことができる。このような装置では、検出器はまた、複数の電流制限検出器を含むことができる。出力電流を制限する段階は、電流制限コントローラにおいて、制御信号のシーケンスを出力する段階を含むことができる。各制御信号は、出力電流の制限における1ステップに関連付けることができる。この装置は更に、電流制限検出器及び電流制限コントローラに動作可能に結合された電流制限部を含むことができる。電流制限部は、電流制限コントローラから受け取られた制御信号のシーケンスに応じて出力電流を調節するよう動作することができる。
これらの実施形態では、種々の実施可能な属性を提示することができる。本デバイスは、集積回路(IC)内に或いはICにおける機能ブロックとして実装することができる。ICは、モバイルデバイスで使用するよう構成させることができる。検出器は、検出されたユーザ設定の電流制限を電流制限コントローラに伝達するよう動作することができる。複数の電流経路の各々は、電流を導通するように構成することができる。電流経路の少なくとも1つは、電流導通を遮断するよう動作可能な電流スイッチを含むことができる。複数の電流経路に流れる電流が全体として合成されて、電流和を生成することができる。高基準電圧端子は、高閾値電圧を供給するよう動作することができる。ハイレベル比較器は、複数の入力と1つの出力とを含むことができる。入力の1つは、高閾値電圧を受け取るよう動作することができ、入力の別の入力は、複数の抵抗デバイスの選択された抵抗デバイスに動作可能に結合することができる。ハイレベル比較器は、電圧降下と高閾値電圧との間の比較に応じた信号を出力において生成することができる。出力は、このような電流和を段階的に低減することによって、電流和に関連付けられたユーザ設定の電流制限を段階的に検出するために電流スイッチを動作するよう構成することができる。電流制限検出器に結合された複数の抵抗デバイスの各々の端子は、複数の電流経路に結合することができる。各電流経路は更に、各電流経路に固有の量の電流を導通するように構成することができる。各電流経路に導通される電流の量は、そのそれぞれの電流スイッチのスケールに基づくことができる。
電圧降下と高閾値電圧との間の比較は、電圧降下が高閾値電圧を超えるかどうかを判断する段階を含むことができる。抵抗値は、ユーザ設定の電流制限に基づいて事前に設定することができる。電圧降下は、複数の電流経路に流れ、選択された抵抗デバイスに流れる電流和に合成される複数の電流から生成されるものとすることができる。選択された抵抗デバイスの抵抗値は、電流和と選択された抵抗デバイスに関連付けられたユーザ設定の電流制限との間の関係を確立するように設定することができる。各電流経路は、電流を導通するように構成され、電流経路の少なくとも1つは、電流導通を遮断するよう動作可能な電流スイッチを含むことができる。複数の抵抗デバイスの各々は、レジスタを含むことができる。
本発明のこれらの及び他の実施形態、特徴、態様、並びに利点は、本明細書、添付請求項、及び以下で説明する添付図面から更に理解されるであろう。
本明細書の一部に組み込まれてこれを構成する添付図面は、本発明の種々の態様を例示し、本明細書と共に本発明の原理を説明するのに役立つ。好都合には、同じ参照符号は、図面全体を通じて同じ又は同様の要素を示すのに使用される。
従来の電流制限検出器における抵抗値とユーザ設定の電流制限の1対1の関連付けを示す図である。
本発明の1つの実施形態による、負荷スイッチアプリケーションを示すブロック図である。
本発明の1つの実施形態による、別の負荷スイッチアプリケーションを示すブロック図である。
本発明の1つの実施形態による、複数の電流制限の連続検出のための負荷スイッチアプリケーションを示すブロック図である。
本発明の1つの実施形態による、複数の電流制限の並行検出のための負荷スイッチアプリケーションを示すブロック図である。
本発明の1つの実施形態による、有効にされる選択信号に応答して2つの並列抵抗デバイスの選択された抵抗デバイスからの電流出力を示す例示的なグラフである。
本発明の1つの実施形態による、セグメンテーションを介して達成可能な電流検出の細粒性を示す図である。
本発明の1つの実施形態による電流制限検出器の概略図である。
本発明の1つの実施形態による、図7の電流制限検出器に含まれた電流スイッチが連続して起動されたときの1MΩのRSETを有する経時的な電流ISETを示す例示的なグラフである。 本発明の1つの実施形態による、図7の電流制限検出器に含まれた電流スイッチが連続して起動されたときの1MΩのRSETを有する経時的な電流ISETを示す例示的なグラフである。
本発明の1つの実施形態による電流制限検出器の回路の詳細を示す図である。 本発明の1つの実施形態による電流制限検出器の回路の詳細を示す図である。
本発明の1つの実施形態による負荷スイッチデバイスの回路の詳細を示す図である。
モバイルデバイスのようなデバイスは、短絡及び出力過負荷事象を受ける可能性がある。これらのデバイスは、複数のモードで動作することができ、各モードは、異なるユーザ設定の電流制限により恩恵を受けることができる。従って、これらのデバイスは、複数の電流制限を検出できる回路によってこれらのデバイスを保護し、このような検出に応じてデバイスの供給電流を制限するのが有利とすることができる。
従って、本発明の種々の実施形態は、複数の電流制限を検出するためのデバイス及び方法を含む。このようなデバイス及び方法は、好ましくは、複数の電流制限を検出するために複数の抵抗デバイス、複数の電流制限検出器、又は両方の組合せを含む。
図2Aは、本発明の1つの実施形態による負荷スイッチデバイス206を備えたアプリケーション200の実施を示すブロック図である。図示のように、アプリケーション200は、ユニバーサルシリアルバス(USB)ポート204を介して負荷スイッチデバイス206に動作可能に結合された電源202を含む。負荷スイッチデバイス206は、システム負荷212に動作可能に結合される。
電源202は、USBポート204に電気エネルギーを供給するように構成されたデバイス又はシステムである。電源202の実施例には、バッテリー、直流(DC)電源、化学燃料セル、太陽エネルギー、及び他のタイプのエネルギー蓄積システムが含まれる。
負荷スイッチデバイス206は、検出器208及び電流制限コントローラ210を含む。種々の実施形態では、検出器208は、複数の電流制限の検出器とすることができる。複数の電流制限の検出器208は、抵抗デバイスを使用して電流制限を検出し、検出された電流制限を電流制限コントローラ210に提供(例えば、決定、伝達)するよう動作する。抵抗デバイスは、電気抵抗を提供できる(すなわち、電流に対抗できる)レジスタ又はいずれかのデバイスとすることができる。複数の電流制限の検出器208は、1つ又はそれ以上の電流制限検出器を含むことができ、これは、1つ又はそれ以上の比較器、レジスタ、及び電流に対する制限を検出するよう動作可能に接続されて機能する電流スイッチ(トランジスタなど)を含むことができる。複数の電流制限の検出器208は、図3−5を参照しながら詳細に説明する。
電流制限コントローラ210は、複数の電流制限の検出器208から検出された電流制限を受け取り、負荷スイッチデバイス206に流れる電流を制限するよう動作する。電流制限コントローラ210は、電流制限コンバータ、演算増幅器、レジスタ(電流感知レジスタなど)、及び動作可能に接続された、トランジスタを含むことができる。
システム負荷212は、負荷スイッチデバイス206の出力に接続されたいずれかのデバイスとすることができる。システム負荷212の実施例には、PCMCIAカード、コンパクトフラッシュ(登録商標)カード、及びカメラフラッシュLEDが含まれる。
図2Bは、本発明の1つの実施形態による別の負荷スイッチアプリケーション216のブロック図である。アプリケーション216は、電源202、負荷スイッチデバイス206、システム負荷212、及び電荷蓄積デバイス214を含む。電源202は、負荷スイッチデバイス206に動作可能に結合され、該負荷スイッチデバイスは、システム負荷212及び電荷蓄積デバイス214の両方に動作可能に結合されたている。アプリケーション200におけるのと同様に、負荷スイッチデバイス206は、複数の電流制限の検出器208及び電流制限コントローラ210を含むことができる。
電荷蓄積デバイス214は、バーストパワーを供給するように構成されたエネルギー貯蔵部として機能する。電荷蓄積デバイス214の実施例は、ブーストコンバータ及びスーパーキャパシタなどのエネルギー蓄積デバイスを含む。一般に、ブーストコンバータは、スイッチングモード電源として見なされることが多い電圧ステップアップコンバータである。エネルギー蓄積デバイスは、ブーストコンバータとは異なり、電荷蓄積に基づいており、電源として使用することができる。スーパーキャパシタは、充電及び再充電を繰り返し行い、放電動作間に急速な再充電によって瞬間的に高い放電電流を提供するよう設計されたタイプの高エネルギー蓄積デバイスである。電荷蓄積デバイス214はまた、ブーストコンバータ、スーパーキャパシタ、及びエネルギー蓄積デバイスの他のいずれかのタイプの組合せを含むことができる。幾つかの実施形態では、電荷蓄積デバイス214は、負荷スイッチデバイス206の外部に配置することができる。例えば、電荷蓄積デバイス214は、負荷スイッチデバイス206に着脱可能に結合することができる。このような実施形態では、電荷蓄積デバイス214は、負荷スイッチデバイス206と協働し、負荷スイッチデバイス206にバーストパワーを供給するように構成される。
各電流制限検出器は、複数の抵抗デバイスと共に実施することができる。1つの実施は、図3に示されており、これは、本発明の1つの実施形態による、複数の電流制限の連続検出のための負荷スイッチアプリケーション300のブロック図を示している。負荷スイッチアプリケーション300は、ユーザアプリケーション304に動作可能に結合された検出器208を含む。この実施形態では、検出器は、複数の電流制限の検出器208を含むことができ、該複数の電流制限の検出器208は、電流制限検出器302、抵抗デバイスRSET1−RSET4、選択スイッチSW、及びオプションのメモリ306を含む。
ユーザアプリケーション304は、選択SEL信号を生成し出力する用動作する。選択スイッチSWは、SEL信号を受け取り、これに応じて抵抗デバイスRSET1−RSET4の1つを選択するよう動作する。電流制限検出器302は、抵抗デバイスの各々に動作可能に結合され、選択された抵抗デバイスに流れる電流、すなわちISET1−ISET4の1つを受け取るよう動作する。電流制限検出器302は、電流制限検出器のいずれかのタイプを含むことができる。電流制限検出器302は、電流制限を検出し、検出された電流制限を電流制限コントローラ(例えば、図2A、2Bの電流制限コントローラ210)に出力するよう動作する。
任意選択的に、検出された電流制限は、電流制限コントローラに伝達(例えば、出力)される前にメモリ306内に格納することができる。ユーザアプリケーション304のインストール、始動、又は再起動時には、各抵抗デバイスに関連付けられた電流制限が検出され、ユーザアプリケーション304がその動作を継続する前にメモリ306内にセーブすることができる。このような実施形態では、ユーザアプリケーション304が動作中に異なる抵抗デバイスを選択したときには、新しく選択された抵抗デバイスに対する電流制限を新たに検出する必要はない。むしろ、新しく選択された抵抗デバイスに関連付けられた電流制限は、メモリ306から検索される。これを行うことで、電流制限を検出するために電流制限検出器302に必要となったはずの時間が節約される。このような時間節約は、電流制限及び従って抵抗デバイスを頻繁に切り換えるユーザアプリケーション304において有利とすることができる。1つの例示的な携帯電話実施形態では、より低い電流制限がスタンバイモードに関連付けられ、中間の電流レベルが受信モードに関連付けられ、最も高い電流制限が送信モードに関連付けることができる。時間節約はまた、ユーザが遅延に気付く可能性があるとき、例えばユーザがユーザ入力に応答する表示を待機しているときのユーザ対話を伴うユーザアプリケーション304において有利である。
しかしながら、幾つかのユーザアプリケーション304は、最小スタートアップ時間を必要とする場合があり、メモリ306なしで実施してもよい。このようなユーザアプリケーション304では、始動時に選択された抵抗デバイスに関連付けられた電流制限のみが検出される。他の抵抗デバイスに関連付けられた電流制限は、ユーザアプリケーション304が特定の異なる抵抗デバイスを選択するSEL信号を出力するまでは、及び出力しない限りは検出されることはない。このような場合、幾つかの実施形態では、新しく選択された抵抗デバイスに関連付けられた電流制限のみが検出される。ユーザアプリケーション304が後で以前に使用された抵抗デバイスに切り換えた場合、以前に記憶され検出された電流制限を検索するためのメモリ306は含まれていないので、関連する電流制限を新しく検出する必要がある。従って、メモリ306を含むかどうか、及び含まれている場合には、始動時に1つより多い電流制限を検出するかどうかは、ユーザ設定とすることができ、あらゆる方法の利点及び欠点も、包含されるユーザアプリケーション304のタイプに依存することができる。可能性のある手法は、初期電流検出シーケンスにおいて、1つ、複数、或いは全ての電流制限を検出する段階、及び/又は負荷スイッチデバイスに含まれている場合には検出された電流制限の1つ又はそれ以上をメモリ306にセーブする段階を含む。
ユーザアプリケーション304は、電流制限検出及び電流制限制御により恩恵を受けることができるいずれかのユーザアプリケーションとすることができる。ユーザアプリケーション304の実施例には、カメラフラッシュLED、PCMCIAカード、及びコンパクトフラッシュカードアプリケーションが含まれる。SEL信号は、ユーザアプリケーション304の状態(例えば、モード)に基づくことができる。例えば、カメラフラッシュLEDアプリケーションでは、スタンバイ及びレディモードに対する異なる電流制限を使用することが有利とすることができる。よってユーザアプリケーション304は、SEL信号出力を選択スイッチSWに変えることによって電流制限を変えることができる。
図示の実施形態では、ユーザアプリケーション304は、RSET1を選択することによって開回路を選択し、RSET4を選択することによって短絡回路を選択することができる。抵抗デバイスRSET2及びRSET3は、異なる非ゼロ抵抗値を有する。他の実施形態も可能である。例えば、幾つかの実施形態は、開回路及び/又は短絡回路を含まなくてもよい。他の実施形態は、図3に示されるものよりも多い又は少ない抵抗デバイスを含むことができる。
動作中、電流制限検出器302は、どの時点においても1つだけの抵抗デバイスしか選択できないので、抵抗デバイスが電流制限検出器302に結合される数に関係なく、電流制限検出を一度だけ実施する。従って図3は、抵抗デバイスとの電流制限検出器の直列構成を示す。
抵抗デバイスは、複数の電流制限がほぼ同時に検出できるように選択的に結合することができる。このような並列構成は図4に示されており、これは、本発明の1つの実施形態による負荷スイッチアプリケーション400のブロック図である。負荷スイッチアプリケーション400は、複数の電流制限の検出器208に動作可能に結合されたユーザアプリケーション304を含む。この実施形態では、複数の電流制限の検出器208は、選択スイッチSW、及び抵抗デバイスRSET1−RSET4を含む。複数の電流制限の検出器208はまた、各抵抗デバイスRSET1−RSET4に対して1つの電流制限検出器302a−dを含む。電流制限検出器302a−dは、何らかのタイプの電流制限検出器とすることができる。1つの実施形態では、各電流制限検出器302a−dは、対応する電流経路(例えば、図7に示されるような)をターンオン及びターンオフする電流スイッチ(例えば、トランジスタ)を備えた電流経路の固有のセットを含む。図3を参照して説明されるように、抵抗デバイスは、開回路、短絡回路、非ゼロ抵抗値を有する1つ又はそれ以上の抵抗デバイス、或いはこれらのいずれかの組合せを含むことができる。
動作中、ユーザアプリケーション304は、電流制限検出器302a−dの1つを選択するためにSEL信号を出力する。例えば、電流制限検出器302bを選択すると、この電流制限検出器は、検出した電流制限を電流制限コントローラに出力する。図4に示された並列構成では、各電流制限検出器302a−dは、他の電流制限検出器a−dによって行われた電流制限検出に関係なく、始動時に関連付けられた電流制限を検出することができる。従って、ユーザアプリケーション304が動作中に異なる電流制限検出器、例えば電流制限検出器302cを選択した場合、この電流制限検出器は、関連する電流制限を既に検出している可能性があり、この検出された電流制限を電流制限コントローラにほぼ即座に出力するように構成される。従って、前述されたように、並列構成の1つの利点は、他の場合には電流制限を検出するために電流制限検出器302a−dの1つが必要となる時間が節約されることである。しかしながら、図3の直列構成の1つの利点は、抵抗デバイスRSET1−RSET4が同じ電流制限検出器回路を共用できることである。図4の並列構成によって、このような電流制限検出器回路は通常は重複させる必要がある。
図5は、SEL信号が有効にされるのに応答した2つの並列抵抗デバイスのうちの選択された抵抗デバイスからの電流出力の例示的なグラフである。図示の実施例では、1つの抵抗デバイスRSETは、1MΩの抵抗値を有し、電流ISETを導通するよう動作する。他の抵抗デバイスRSETLは、200kΩの低い抵抗値を有し、電流ISETLを導通するよう動作する。選択スイッチは、EL信号に応じて2つの抵抗デバイスから、従ってS2つの異なる電流から選択することができる。
図4と図5を比較すると、RSETはRSET2に対応し、RSETLは図4のRSET3に対応することができる。各並列抵抗デバイスRSET、RSETLは、その固有の電流制限検出器(例えば、図4の電流制限検出器302b−c)に関連付けられる。始動時に、2つの電流制限検出器の各々は電流制限検出を行う。図5のグラフ(b)は、RSETに対応する電流検出器302bの電流制限検出シーケンスを示す。電流制限検出シーケンスは、電流制限が検出される前に、電流ISETの4つの段階的低減を含む。並行してすなわちほぼ同時に、電流制限検出器302cは、その電流制限が検出されるまで、電流制限検出器302cに流れる電流ISETLを段階的に低減することによるRSETLのシーケンスを実行する。これは、グラフ(c)に示されている。最初に、グラフ(a)に従って、ユーザアプリケーション304は、ISETL電流を選択するよう動作する低SEL信号を出力する。これにより、電流制限検出器302bによって検出され且つこれに関連付けられた電流制限が電流制限コントローラに伝達されるようになる。約2ミリ秒で、ユーザアプリケーション304は、SEL信号をHighに変え、これによってISET経路が選択され、電流制限検出器302cに関連付けられた電流制限が電流制限コントローラに伝達されるようにする。電流制限検出シーケンスを図7及び8を参照しながら説明する。
説明したように、電流制限検出器302は、いずれかのタイプの電流制限検出器とすることができる。図1を再度参照すると、従来の電流制限検出器では、動作電圧範囲は、0.1Vから1.0Vとすることができ、抵抗値とその対応するユーザ設定の電流制限との間に1対1の関係が存在する。単一の抵抗デバイスを使用して特定の動作電圧範囲における電流制限検出器(例えば、電流制限検出器302)の精度を向上させる1つの方法は、動作電圧範囲全体を拡大することである。このような電流制限検出器の1つの実施形態では、図6に示されるように、動作電圧範囲は0.75Vから1.5Vである。この範囲は、複数のセグメントに分割される。各セグメントでは、ユーザ設定の抵抗値RSETは、ユーザ設定の電流制限に関連付けられる。各々が同じ動作電圧範囲を有する複数のセグメントが存在するが、選ばれた抵抗値と設定された電流制限との間には1対1の関係が維持される。
第1のセグメントでは、システム設計者は、75mAと150mAとの間の電流制限に関連付けられる93.75kΩの抵抗値を選択している。第2のセグメントでは、187.5kΩの抵抗値が、150mAと300mAとの間の電流制限に関連付けられるものとして選択されている。抵抗値及び関連の電流制限はユーザ設定のものであり、セグメント間にオーバーラップがない限り、すなわちRSETと電流制限との間に1対1の関係が維持される限り、どのような方式に従っても選択してもよい。これは、セグメント間の適正な遷移を可能にする。図6では、各セグメントに対して、抵抗値並びに電流制限が二倍にされている。他の実施形態では、セグメント間と同様に、抵抗値、電流制限、又はこれらの両方は、対数的又は指数的に関係付けることができる。例えば、第1及び第2のセグメントは、In(93750)及びIn(187500)ΩのRSETをそれぞれ含むことができる。関連の電流制限は、対数パターン又は他のいずれかのパターンに従って、或いはランダムに選択することができる。動作電圧範囲、従って動作電流範囲を拡大することによって、精度を向上させることができる。
動作中、通常は電源投入時に、図6による電流制限検出器方式を含む負荷スイッチデバイスが、電流制限を検出する。例えば、抵抗値が1.5MΩであると仮定する。始動時では、電流制限検出器に流れる電流ISETは、電圧VSET=RSET×ISETが上限動作電圧よりも大きく、すなわち1.5Vより大きくなる可能性がある。この場合、電流制限検出器は、電流ISETを低下させることによって応答することができる。電流制限検出器に流れるこのような低電流はそれでも尚、1.5Vよりも大きい抵抗デバイスの両端の電圧VSETを生成することができる。この場合、電流ISETは更に低下させることができる。生成電圧が1.5Vを下回ると、電流制限検出器が動作電圧範囲内で動作しているので、電流はこれ以上低下しない。このような場合、電流ISETは、対応する電流制限が何であるかを示しており、すなわちISETと電流制限との間の関係に基づいて、ISETの決定により電流制限も確立される。電流制限は、例えば、負荷スイッチデバイス内のメモリに格納しておくことができる。従って、検出された電流制限は、電流制限検出器に結合された電流制限コントローラに伝達することができる。その後、電流制限コントローラは、電流制限を下回って電流を制限し、当該レベル以下に維持することができる。
電流制限は通常、負荷スイッチデバイスが組み込まれるシステム又はデバイス、或いは負荷スイッチデバイスが動作可能に結合されるシステム又はデバイスの導入又はセットアップの後に一度検出される。その後、電流制限は通常、例えば、電源投入時、起動時、及び同様の場合のような負荷スイッチ作動が再起動されるときなど、電源がリサイクルされるまで再度検出されることはない。その後、電流制限検出器は通常、休止状態になり、すなわちこの電流検出機能を実行しない。
表1は、抵抗デバイスの抵抗値RSETと、対応するユーザ設定電流制限との間の関係を示している。表1の数字は、図6に示されたものと一致する。93.75kΩから1.5MΩまで、抵抗値の大きさを4オーダー(24=16)だけ大きくすることにより、電流制限は同様に75mAから1.2Aまで4つの大きさで増加する。
Figure 2010507356
負荷スイッチデバイスを流れる総検出電流ISETは、1つ又はそれ以上のステップで変えることができる。表1に示された実施形態は、流れている総電流を段階的に低減することによって、電流制限の段階的な検出を可能にする。このような段階的な検出は、負荷スイッチデバイスに複数の電流経路を含めることによって得ることができ、ここで、ISETは、電流経路の各々に流れる電流の合計を含む。また、各電流経路は、それぞれのトランジスタがターンオン又はターンオフされたときに、その経路上の電流の流れをスタート又はストップさせることができる電流スイッチ(例えば、トランジスタT1、T2、T3、T4)を含むことができる。表1に概説された実施形態は4つの電流経路を含む。トランジスタ(T1、T2、T3、及びT4)をターンオンする信号は、それぞれS1、S2、S3、及びS4として示されている。負荷スイッチデバイスの状態は、トランジスタを制御する信号のステータス、すなわちセット{S1、S2、S3、S4}である。イネーブル信号(EN)は、状態すなわち個々の信号のどれが作動されているかを設定する。信号S1によってトランジスタT1が制御される電流経路を流れる電流I1は1μAである。トランジスタT2、T3、及びT4それぞれに対する電流経路を流れる電流I2、I3、及びI4は、それぞれ1μA、2μA、及び4μAである。
例えば、第1イネーブル信号(EN1)は、S1+S2+S3+S4として設定することができる。ターンオン時には、トランジスタT1−T4により関連電流I1−I4が流れることが可能になり、ターンオフ時には、トランジスタT1−T4は、関連電流経路を流れる電流を遮断する。従って、EN1は、4つのトランジスタ全てをターンオンさせることができる。この場合、総電流8μAは、信号S1−S4によるターンオン時にトランジスタT1−T4を流れる電流I1、I2、I3、及びI4の和からなる。上述のように、電流制限はユーザ設定である。設計者が、抵抗値RSETを93.75kΩに選択した場合、電流制限は、表1に従って75mAに設定される。設計者が抵抗値を187.5kΩに選択した場合、電流制限は150mAに設定される。上述のように、電流制限はユーザ設定である。設計者は、例えば、電流制限検出器が組み込まれることになる負荷スイッチデバイスに対して1つ又はそれ以上の適用に基づいて電流制限を設定することができる。
段階的な電流制限検出は、第1ステップにおいて、S1−S4の全てを作動させ、総検出電流ISETを最初に8μAにすることによって取得することができる。次に、第2ステップでは、S4を作動解除し、総電流を4μA(すなわち、I1+I2+I3=1μA+1μA+2μA)に制限することができる。第3ステップでは、S3もまた作動解除され、総電流をI1+I2、すなわち2μAに制限することができる。更なる段階的低減は、S2を作動解除した後にS1を作動解除し、電流をI1(すなわち1μA)に低減した後に0μAに、又は実質的に0μA(例えば、バイアス電流のみ)に、或いはバイアス電流無しで0μAに低減することによって取得することができる。他の段階的低減も実施可能である。段階的低減の他の種々のシーケンスひいては電流制限の段階的検出が実施可能である。このような段階的検出は、種々のレベルのステップ細粒性又は電流増分を更に含むことができる。
別のイネーブル信号(EN8)をS1として設定することができる。EN8を使用して、唯一の電流経路すなわちI1をターンオン及びターンオフすることができる。従って、段階的電流制限検出は、2つのステップに制限することができる。更に他のイネーブル信号は、S1+S2+S3として設定されたEN2、及びS1+S2として設定されたEN4を含むことができる。イネーブル信号に含まれる信号の数(Sj,j=1、2、3、及び4)が減少するにつれて、電流を段階的に低下させる可能性の数が減少する。しかしながら、S1のみを含むEN8を使用した場合でも、最初にS1を作動して電流を1μAに制限させた後、S1を作動解除して電流を0μA(以下に更に説明されるように、バイアス電流を含まない)に制限することによって、電流を段階的に制限することができる。
典型的には、1つの実施形態は、単一抵抗値の単一の抵抗デバイスを含む。従って、通常は、何らかの1つの実施形態に対して、表1の横列の1つにおけるパラメータだけが適用可能である。他の実施形態も可能である。例えば、1つの実施形態は、並行して動作する2つ又はそれ以上の抵抗デバイスを含むことができる。このような実施形態によって、例えばユーザアプリケーションからの選択信号出力を介して、ユーザアプリケーションが抵抗デバイスから選択できるようにすることができる。
図7は、本発明の1つの実施形態による電流制限検出器700の概略図である。電流制限検出器700は、ハイレベル比較器COMP1、ローレベル比較器COMP2、抵抗デバイスRSET、3つのレジスタR1、R2、及びR3、高基準電圧端子H、低基準電圧端子L、電源端子S、接続点Aを提供する端子A、4つの電流スイッチ(例えば、トランジスタ)T1−T4、及び電流I1−I4をそれぞれ導通させるよう構成された4つの電流経路を含む。電源端子Sは2.0Vを提供する。レジスタR1−R3の値は、電源端子Sでの電圧に対して2つの基準電圧端子H及びLで所望の閾値電圧に基づいて設定される。レジスタの値を設定するための方法は、固定R値を事前に選択すること、可変レジスタを事前設定すること、及びその他を含む幾つかの適切な方法のいずれか1つとすることができる。
図示の実施形態では、高及び低閾値電圧は、それぞれ1.5V及び0.12Vである。高基準電圧端子H(1.5V)は、ハイレベル比較器COMP1の1つの入力に動作可能に結合されている。0.12Vの低基準電圧端子Lは、ローレベル比較器COMP2の1つの入力に動作可能に結合されている。COMP1及びCOMP2の各々の別の入力は、端子Aを介して接続点A(又は単に「ポイントA」)に動作可能に結合されている。比較器の出力は、ポイントAの電圧が作業電圧範囲0.12V−1.5V以内にあるか、又はこの範囲外であるかを示している。ポイントAは、電流制限検出器回路において、電流経路全てが集まり、全電流経路からの電流I1−I4が合成されて和ISET(ISET=I1+I2+I3+I4)を形成する合流点を示す。抵抗デバイスRSETは、端子A(又はポイントA)と接地との間に接続される。端子Aの電圧は、抵抗デバイスの両端の電圧降下、すなわちISET×RSETである。
ハイレベル比較器COMP1は、ポイントAの電圧VSETを高閾値電圧1.5Vと比較し、VSETが1.5Vを超えるか否かに応じて信号を出力するよう動作する。ローレベル比較器COMP2は、VSETを低閾値電圧0.12Vと比較し、VSETが0.12Vを下回るか否かに応じて信号を出力するよう動作する。COMP1及びCOMP2の一方又は両方からの出力信号は、S1−S4のいずれを作動させるかを決定するのに使用される。表1を参照して説明されたように、S1−S4は、T1−T4のどのトランジスタをターオンするか、従って、電流I1−I4のどれがそれぞれの電流経路を介して流れることができるかを決定付ける。比較器は、例えば、正帰還演算増幅器とすることができる。
図7では、COMP1及びCOMP2の一方又は両方からの出力を入力として受け入れて、S1−S4を生成するように構成される論理の詳細は示していない。しかしながら、このような論理の種々の実施が可能であり、このような実施の詳細は変わることができる。このような変形形態は、例えば、イネーブル信号がどのように設定されるかに依存することができる。幾つかの実施形態では、イネーブル信号は、トランジスタをターンオンではなくターンオフする信号を基準として設定してもよい。例えば、S1−S4は、トランジスタをターンオンする信号を示すことができ、S1B−S4Bは、トランジスタT1−T4をそれぞれターンオフする信号を示すことができる。
この実施形態では、S1は、トランジスタT1に結合されてターオンするよう動作され、これによって1μAの電流I1が流れるようになる。同様に、S2、S3、及びS4は、それぞれトランジスタT2、T3、及びT4に結合されてターオンするよう動作され、これに応じて1μA、2μA、及び4μAの電流I2、I3、及びI4が流れるようになる。T1−T4は、トランジスタ又は電流スイッチの他のいずれかのタイプを含むことができる。トランジスタの実施例は、接合FET(JFET)及び金属酸化膜半導体FET(MOSFET)、バイポーラ接合トランジスタ(BJT)、及びこれらのいずれかの組合せなどの電界効果トランジスタ(FET)を含む。
動作中、電流制限検出は、電流ISETが8μAであるように4つの電流経路全てをターオンすることから始まる。例えば、RSETが1.5MΩである場合、端子Aの電圧VSETは12V(1.5MΩx8μA=12V)であり、閾値電圧1.5Vを上回る。条件VSET>1.5Vが満たされているので、COMP1の出力は真になる。条件VSET<0.12Vが満たさないので、COMP2の出力は偽になる。COMP1の出力は、イネーブル信号及びS1−S4がどのように設定されているかに応じて、T1−T4の1つ又はそれ以上をターンオン又はターンオフにすることができる。
表1を適用すると、EN1はS1+S2+S3+S4として設定され、EN2はS1+S2+S3として設定される。これは、電流制限検出器が、T4をターンオフし電流ISETを4μA(I1+I2+I3=1μA+1μA+2μA=4μA)に低下させるためにS4を作動解除することによって応答することを意味する。ISETの低下に続いて、端子Aの電圧VSETは、閾値電圧1.5Vを上回る6V(1.5MΩ×4μA=6V)である。COMP1の出力は依然として真であり、電流制限検出器は、S3を作動解除してISETを2μA(I1+I2=1μA+1μA=2μA)に低下させるために、EN4=S1+S2をイネーブルにすることによって、すなわちT3をターンオフすることによって応答する。この低下の後、VSETは3V(1.5MΩx2μA=3V)である。同様に、電流検出器は、T2をターンオフしてEN8=S1をイネーブルにすることによって、電流を低下させるよう応答する。結果として得られる電流ISETは1μA(I1のみ)であり、これによりVSETが1.5Vになるようにする。
この時点では、VSETは動作範囲内にあり、COMP1の条件は偽である。同様に、VSET(1.5V)は<0.12Vではないので、COMP2の条件は偽である。表1によれば、検出された電流制限は1.2Aである。電流制限検出器は、1.2Aの電流制限を電流制限コントローラに伝達する。
SETが最初に8μAであると仮定すると、RSETが200kΩになった場合、抵抗デバイスの両端の電圧降下VSETは1.6Vである。この電圧降下は、高閾値を超える、すなわちVSET(1.6V)>1.5Vであるので、COMP1出力は真に切り替わり、電流は4μAに制限される。この低電流では、RSET両端の電圧降下は0.8Vに低下する(ポイントAで、200kΩ×4μA=0.8V)。これに応じて、条件VSET>1.5Vが再び偽になるので、COMP1出力を偽に変えることができる(すなわち、その前の出力に戻る)。周期的変動を阻止又は軽減するために、一方又は両方の比較器はヒステリシスを使用することができる。ヒステリシスを用いて、雑音又は他の形式の干渉に起因する変動を阻止又は軽減することができる。
偽に対応する比較器(例えば、COMP1、COMP2)の出力は、比較器に対する入力が+/−又は−/+としてそれぞれ設定されるのに応じて、HIGH(高)又はLOW(低)とすることができる。例えば、+/−はN−チャンネルトランジスタ(例えば、PNPタイプBJT)に、−/+はP−チャンネルトランジスタ(例えば、NPNタイプBJT)に相関付けることができる。比較器の出力とその入力との間の他の関係も可能である。
幾つかの実施形態では、1つ又はそれ以上の電流経路は、電流スイッチを含まなくてもよい。例えば、S1及びT1は省略することができ、電流I1を常に流すことができる。しかしながら、電流スイッチに動作可能に結合された少なくとも1つの電流経路は、段階的電流制限検出を得るために必要である。幾つかの実施形態は、図7に示されるものよりも多いか又は少ないSj信号及び/又は電流スイッチ並びに電流経路を実装することができる。
幾つかの実施形態は、ハイレベル比較器すなわちCOMP1のみを含むことができる。このような実施形態では、ローレベル比較器COMP2、レジスタR2、及び低基準電圧端子Lを省略することができる。このような構成では、実質的にRSETが接地まで0Ωに等しい短絡事象の場合には電流制限はない。COMP2に対する低閾値電圧の選択は、耐ノイズ性を含む基準に基づくことができる。図7に示される実施形態では、ローレベル比較器COMP2に対して選択された低閾値電圧は0.12Vである。代替の実施形態では、80mVなどの別の非ゼロ値を選択することができる。全ての回路及びデバイスには、熱雑音の結果としてあるレベルの電子ノイズが存在する。熱エネルギーによって電子が動き回ると、電流を流す電子のランダムな運動によって電流又は電圧のランダム変動が引き起こされる可能性がある。ある程度の量の熱雑音が入力回路で発生する可能性があるので、この現象は、回路が応答できる最小信号レベルを制限することができる。耐ノイズ性基準は、このような現象を考慮に入れることができる。
幾つかの実施形態では、抵抗値は、実質的にゼロとすることができ、すなわちRSETは、本質的に短絡回路である。このような実施形態では、短絡回路が実質的に無限電流に対応するので、電流制限はない。他の実施形態は、抵抗デバイスなしで設計してもよい。このような実施形態では、開回路がRSETの代わりに存在する。電流制限検出器は、開回路を検出すると、固定電流制限が適用されることを決定することができる。固定電流制限は、最大又は最小の電流制限、或いは電流制限検出器の設計段階の間に決定された他のいずれかの固定電流制限とすることができる。RSETが開回路において実質的に無限であるので、動作中、電流制限検出器は、COMP1の条件が常に真であるものとして開回路を検出することができる。次いで、電流制限検出器は、例えば負荷スイッチアプリケーションに対してレジスタが存在しないものとして識別することができる。その結果、負荷スイッチアプリケーションは、電流制限を設定することができる。他の実施形態では、電流検出器は、開回路を識別し、これに関連付けられた格納された電流制限を電流制限コントローラに伝達することができる。
0.12Vとして図7に示されている低閾値電圧は、耐ノイズ性目的で使用することができる。従って、COMP2に対する条件が真として検出された場合、電圧VSETは0.12Vを下回り、電流制限検出器は、電流制限がないことを電流制限コントローラに伝達することができる。
図7は、単一の電流制限検出器302及び単一の抵抗デバイスの1つの実施を示している。種々の実施形態は、図3及び4を参照しながら説明されたように、種々の抵抗値を有する1つ又はそれ以上の抵抗デバイス、1つ又はそれ以上の電流制限検出器302、或いはこれらの組合せによって実施することができる。
図8は、本発明の1つの実施形態による、図7の電流制限検出器に含まれる電流スイッチが連続して作動されたときの1MΩのRSETを有する経時的な電流ISETの例示的なグラフである。グラフ(a)は、ISETが8μAの初期値からどのように段階的に低下するかを示している。個々の電流スイッチが1つずつターンオフされると、これにより電流経路上の電流が流れなくなる。図7に関して上述されたように、S4BはS4と反対の極性であり、グラフ(c)ではS4Bが作動されている。S4Bが作動されると、その結果T4はターンオフされ、I4が流れなくなる。電流I1、I2、及びI3は引き続き流れ、総電流ISETが4μA(1μA+1μA+2μA)に制限されるようになる。グラフ(a)は、4μAまで低下したISETを示す。
グラフ(d)によれば、その後S3Bが作動され、T3をターンオフしてI3の流れを停止する。グラフ(a)は、これに応答して2μA(I1+I2=1μA+1μA)まで低下するISETを示す。グラフ(e)は、その後S2Bが作動されて、I2の流れを停止させ、ISET(グラフ(a))が1μA(すなわちI1)にまで低下するようになる。
図8にその動作が示されている実施形態では、電流I1をターンオン及びターンオフするための電流スイッチが省略されている点に留意されたい。従って、S1B信号は存在せず、電流OFF(COFF)論理がアクティブにされる(例えば、適用、挿入)まで、ISET電流(I1、すなわち1μA)が継続的にオンである。COFF論理の実施形態は、図9の下側部分に示されている。幾つかの実施形態は、検出シーケンスの最後に達したこと(すなわち、検出シーケンスが完了したこと)、及び電流制限検出器が停止状態であることを示すように動作するCOFF論理を含むことができる。図示の実施形態では、検出シーケンスの最後は、S2B−S4Bが全てアクティブであるとき、すなわちISETが1μAであるときに到達する。従って、グラフ(b)(図8)は、電流範囲の下端1μAが検出され、COFF論理をアクティブ(例えば、HIGH)にするように示している。COFF論理は、電流制限検出器が停止状態であるときに、電流制限検出器におけるバイアス電流の全てを実質的にターンオフするように動作する。図示の実施形態では、COFF論理は、I1電流経路に結合され、1μAのI1を同様にターンオフするよう動作する。これに応じて、グラフ(a)のISETは、実質的にゼロに等しい電流にまで低減される。他の実施形態では、全電流経路は、流れている電流をターンオフするよう動作する電流スイッチを含むことができる。このような実施形態では、COFF論理は、全バイアス電流を実質的にターンオフするように動作するが、トランジスタを含まないどのような電流経路もターンオフしないように動作することができる。このような実施形態(図示せず)では、COFF論理をアクティブにすると、結果として得られる総電流も同様に、実質的にゼロになる。
図8はまた、ステップ(例えばCOFF論理を介して全電流を単にターンオフするだけの単一のステップ以外)における電流制限を検出するためには、負荷スイッチデバイスは、トランジスタとの少なくとも1つの電流経路と、これらのトランジスタがターンオン又はターンオフされるかを制御する対応信号SjB(又はSj)を含むことが必要であることを示している。
電流制限検出器(例えば、図7の電流制限検出器700)は、幾つかの方法で実施することができる。図9には、本発明の1つの実施形態による電流制限検出回路を示す1つの実施が示されている。図示のように、ハイレベル比較器COMP1は、内部遅延素子(FF1−FF3で示される)に動作可能に接続されている。遅延素子は、互いに直列に動作可能に結合され、状態のシーケンスを連続して維持するよう動作する。特定の遅延素子(例えば、FF1)の出力は、これに直列に続く遅延素子(例えば、FF2)の状態を変化させるように構成される。各状態は、1つ又はそれ以上のトランジスタのどれがターンオンされ、どれがターンオフされるかを設定する。遅延素子は、フリップフロップレジスタ(FF)とすることができる。FFの実施例はD−FF及びJK−FFを含む。
電流制限検出器に内部遅延素子を含むことにより、比較器(例えば、COMP1、COMP2、又は両方)は、含まれるFFの数に基づく長さのシーケンスを記憶することが可能になる。図示の実施形態では、電流制限検出器は、COMP1に動作可能に結合された3つのFF(すなわち、FF1、FF2、及びFF3)を含み、従って、電流制限検出器は、長さ3のシーケンスを(COMP1の動作に対して)記憶するように構成されている。代替の実施形態では、より多くの又はより少ない遅延素子を含むことができる。遅延素子の数が増えるほど、記憶できるシーケンスの長さも増え、その結果、取得可能な電流分解能も増大する。例えば、表1に設定される実施形態では、状態シーケンスは、8μA(I1−I4の全て)が流れている第1状態から4μA(I4以外のI1−I3)が流れている第2状態に、及び第2状態から2μA(I3及びI4以外のI1及びI2)が流れている第3状態へのISETの段階的低減を可能にしている。
好ましい実施形態では、遅延素子は競合状態を阻止する。競合状態は、例えば、直列の1つの遅延素子の出力が、FFなどの論理ゲートへの入力が変わったときなど、他の事象の順序付け及び/又はタイミングに大きく依存するようになる場合に生じる可能性がある。例えば、図9のFF2の出力は、その入力の状態に依存する。入力の状態が変わると、出力が変化する前に有限の遅延が生じる可能性がある。短い期間では、出力は、設計された状態に整定される前に望ましくない状態に変わる可能性がある。一般に、幾つかの電子システムは、このようなグリッチを許容することができる。しかしながら、例えば出力信号が、メモリを含む他の素子に対するクロック(例えば、FF3)として機能する場合には、電流制限検出器は、その設計挙動から急速に逸脱する可能性がある。実際には、一時的なグリッチが永続的になる可能性がある。
有利には、遅延素子によって状態遷移のシーケンスをクロック制御することができる。例えば、オペレーション順(すなわち、FF1、次にFF2、及びその後にFF3)に遅延素子を作動させる(例えば、イネーブルにする)ことによって、FF1は、その入力が安定するまで作動されない。FF2は、その後で、FF1の出力が安定になるのに十分な短期間で作動させることができる。FF1の出力がFF2に対する入力に影響を与えるので、FF2への入力は、FF2が作動されたときに安定になる。同様に、FF3は、FF2の出力によって影響を受けるその入力が安定するまで作動されないようにすることができる。これは、リップルクロックに類似するシーケンスのクロック制御を生じる結果となる。従って、電流制限検出器がクロック発振器を含む必要はない。3つのこのようなクロックサイクルの後、遅延素子は安定し、遅延イネーブル入力(図9にDEXで示される)はオフ状態にあり、これは遅延素子をディスエーブルにする。他の実施形態は、遅延素子の代わりに状態機械を含むことができる。しかしながら、図9に示す回路は、動的電流消費がゼロであることに起因して好ましいものになる。代替の実施形態では、902で示された回路を状態機械を使用して実施することができる。
図9はまた、COFF出力信号を生成するように構成されたCOFF論理の実施を示す。このようなCOFF出力信号を用いて、図8を参照して説明されたように実質的に全バイアス電流をターンオフすることができる。
1.5V基準電圧のような抵抗値、すなわちCOMP1に関連する高閾値電圧(又は状態トリップポイント)は、レジスタ許容差(例えば、レジスタR1−R3の1つ又はそれ以上の)に起因して変わる可能性がある。レジスタ許容差の実施例には、5%、10%、及びそれ以上が含まれる。閾値電圧値は、レール電圧(すなわち、電源ユニットなどの電源によって提供される電圧)の変動により更に変わる可能性がある。同様に、0.12V基準電圧、すなわち低閾値電圧は、レジスタ許容差、レール電圧の変動、又は両方に起因して変わる可能性がある。図7及び9の実施形態では、レール電圧は2.0Vである。
図10は、本発明の1つの実施形態による電流制限検出器1002を含む電流制限を制御するための装置1000を示す。装置1000は、電流制限検出器1002、電流制限部1004、電流制限コントローラ1006、システム負荷212、及び電荷蓄積デバイス214を含む。
電流制限検出器1002は、図7の実施形態と比較すると、電流制限検出器1002がトランジスタT1を含まないことを除いて図7又は9の電流制限検出器とほぼ類似している。T1がない場合には電流I1は常時流れる。幾つかの実施形態では、端子Aは、抵抗デバイスに直接接続されるのではなく電流制限部1004に含まれる電流制限コンバータ1010に接続される。電流制限コンバータ1010は、電圧を電流に変換するよう動作する。電流制限コンバータ1010用いて、図10に示されるような回路或いはいずれかの負荷スイッチデバイスを充電することができる。
電流制限検出及び制御構成要素1012は、図9の前述の遅延素子FF1−FF3を含む。電流制限コントローラ1006は、電流制限検出及び制御構成要素1012、電流制限部1004、並びにシステム負荷212及び電荷蓄積デバイス214に動作可能に結合されている。遅延素子の出力は、電流制限コントローラ1006に送給される。幾つかの実施形態では、電荷蓄積デバイス214は、装置1000の外部にあり、該装置1000と協働するようにすることができる。
電流制限コントローラ1006は、電流制限検出器1002から検出された電流制限を受け取ると、検出された電流制限を超えないようにシステム負荷212及び電荷蓄積デバイス214に出力される電流IOUTを制御するよう動作する。このような制限は、制御された方法、例えば増分ステップで実行することができる。このような方法は、例えば、電流制限検出及び制御構成要素1012に含まれる遅延素子の数に応じて、漸次的に或いは迅速にすることができる。電流制限コントローラ1006は、スケールドトランジスタT12、T13、及びT14を含むことができる。この実施形態では、T12は4Xにスケーリングされ、T13は2Xにスケーリングされ、T14は1Xにスケーリングされている。スケールドトランジスタ間のサイズ比は、電流スイッチT1−T4のそれぞれの比に対応することができる。例えば、T12は、T1に対するT4のスケーリング(4μA対1μA)に対応して4Xにスケーリングすることができる。サイズマッチングは、トランジスタスケーリング(すなわち、デバイス寸法を小さくする)などのためにトランジスタ基準に合致させるのに重要とすることができる。特定のスケール(すなわち、サイズ)のトランジスタは通常、ICダイ上の同じ領域にレイアウトされる。
電流制限部1004は、電流制限コンバータ1010、演算増幅器1014、トランジスタT10及びT11、及び電流感知レジスタRSを含む。トランジスタT10及びT11はスケーリングされている。この実施形態では、T10は1Xにスケーリングされ、T11は0.002Xにスケーリングされている。電流I及びIOUTは、T10及びT11のサイズ比によって決定されたこれらの間の実質的に固定された比を有する。図示の実施形態では、サイズ比は500である(I/0.002=500)。従ってT11は、T10に対するカレントミラーである。
T11に流れる電流Iが電流制限コンバータ1010の電流制限値ILIMよりも大きい場合、演算増幅器1014は、IがILIMに実質的に等しくなるまで電流を低減しようとする。IがILIMを下回る場合、演算増幅器1014は、IをILIM以下に実質的に維持する。ILIMの値は、例えば500×Iとすることができる。
電流制限検出器(例えば、電流制限検出器1002又は図7又は9に示されたもの)などの装置1000又はその一部は、幾つかの方法で実施することができる。これは、ディスクリート構成要素を使用して実施することができ、或いは、好ましくはICにおいて、或いはIC内の機能ブロックとして具現化することができる。このようなICは更に、モバイルデバイスで使用するよう構成することができる。モバイルデバイスの実施例には、ラップトップ、携帯電話、パーソナルデジタルアシスタント(PDA)、ゲームボーイ、他のバッテリー駆動の玩具、及び同様のものが含まれる。
要約すると、本発明は、本発明の幾つかの好ましい形態に関して詳細に説明してきたが、他の形態も実施可能である。従って、添付の請求項の技術的思想及び範囲は、本明細書に包含される好ましい形態の説明に限定されるものではない。
202 電源
212 システム負荷
214 電荷蓄積デバイス
1002 電流制限検出器
1004 電流制限部
1006 電流制限コントローラ
1010 電流制限コンバータ
1012 電流制限検出及び制御

Claims (39)

  1. 1つ又はそれ以上の電流制限を検出するためのデバイスであって、
    ユーザ設定の電流制限を検出するよう動作される電流制限検出器を含む検出器と、
    前記電流制限検出器に結合され、各々が、その両端の電圧降下を生成する電流和を導通するように構成されており、且つそれぞれのユーザ設定の電流制限に関連付けられた複数の抵抗デバイスと、
    前記複数の抵抗デバイスに結合され、選択信号に応じて前記複数の抵抗デバイスの1つを選択するよう動作する選択スイッチと、
    を備え、
    前記検出器が、前記複数の抵抗デバイスの選択された抵抗デバイスに導通される前記電流和に基づいて、前記電流和を段階的に低減することによって前記電流制限検出器が検出するよう動作される何らかのユーザ設定の電流制限を可能にするように構成されている、
    ことを特徴とするデバイス。
  2. 前記検出器が更に、前記検出されたユーザ設定の電流制限を電流制限コントローラに伝達するよう動作する、
    ことを特徴とする請求項1に記載のデバイス。
  3. 前記複数の抵抗デバイスの各々は、接地端子を含み、前記選択スイッチが、前記複数の抵抗デバイスの各々の接地端子に結合されている、
    ことを特徴とする請求項1に記載のデバイス。
  4. 前記選択スイッチは更に、前記選択信号の変化に応じて前記複数の抵抗デバイスのうちの異なる抵抗デバイスを選択するよう動作する、
    ことを特徴とする請求項1に記載のデバイス。
  5. 前記複数の抵抗デバイスの各々がレジスタを含む、
    ことを特徴とする請求項1に記載のデバイス。
  6. 前記電流制限検出器は、
    電流を導通するようにそれぞれ構成された複数の電流経路にして、少なくとも1つが電流導通の遮断の動作可能な電流スイッチを含み、それらの電流経路の電流が全体として合成されて電流和を生成する複数の電流経路と、
    高閾値電圧を供給する高基準電圧端子と、
    複数の入力と1つの出力とを含み、前記入力の1つが前記高閾値電圧を受け、前記入力の別の入力は、前記複数の抵抗デバイスの選択された抵抗デバイスに結合されている、ハイレベル比較器と、
    を備え、
    前記ハイレベル比較器が、前記電圧降下と前記高閾値電圧との間の比較に応じた信号を前記出力で生成し、前記出力は、前記電流和を段階的に低減することによって、前記電流和に関連するユーザ設定の電流制限を段階的に検出するように前記電流スイッチを動作させるよう構成されており、
    前記電流制限検出器に結合された前記複数の抵抗デバイスの各々の端子は、前記複数の電流経路に結合されている、
    ことを特徴とする請求項1に記載のデバイス。
  7. 各電流経路に導通される電流の量は、そのそれぞれの電流スイッチのスケールに基づく、
    ことを特徴とする請求項6に記載のデバイス。
  8. 前記電圧降下と前記高閾値電圧との間の比較は、前記電圧降下が前記高閾値電圧を超えるかどうかを判断することを含む、
    ことを特徴とする請求項6に記載のデバイス。
  9. 各電流経路は更に、当該電流経路に固有の量の電流を導通するように構成される、
    ことを特徴とする請求項6に記載のデバイス。
  10. 集積回路(IC)に或いは前記ICにおける機能ブロックとして具現化される、
    ことを特徴とする請求項1に記載のデバイス。
  11. 前記ICが、モバイルデバイスで使用するように構成されている、
    ことを特徴とする請求項10に記載のデバイス。
  12. 前記検出器が更に、前記電流制限検出器に動作可能に結合され、前記検出されたユーザ設定の電流制限を格納するよう動作するメモリを含む、
    ことを特徴とする請求項1に記載のデバイス。
  13. 1つ又はそれ以上の電流制限を検出するためのデバイスであって、
    ユーザ設定の電流制限をそれぞれ検出する複数の電流制限検出器を含む検出器と、
    前記複数の電流制限検出器にそれぞれ結合された複数の抵抗デバイスにして、前記ユーザ設定の電流制限にそれぞれ関連付けられた抵抗値を有し、電圧降下を生じる各電流和を導通するようにされている、複数の抵抗デバイスと、
    前記複数の電流制限検出器の各々に結合され、選択信号に応じて前記複数の電流制限検出器のいずれか1つを選択する選択スイッチと、
    を備え、
    前記検出器が、前記複数の電流制限検出器のうちの選択された電流制限検出器の抵抗デバイスに導通されるそれぞれの前記電流和に基づいて、当該電流和を段階的に低減することによって、前記複数の電流制限検出器が検出するように動作される何らかのユーザ設定の電流制限を提供するように構成されている、
    ことを特徴とするデバイス。
  14. 前記抵抗値が前記ユーザ設定の電流制限に基づいて事前に設定される、
    ことを特徴とする請求項13に記載のデバイス。
  15. 各電流制限検出器が更に、前記検出されたそれぞれのユーザ設定の電流制限を前記選択信号に応じて電流制限コントローラに伝達するよう動作する、
    ことを特徴とする請求項13に記載のデバイス。
  16. 前記複数の抵抗デバイスの各々が、接地端子を含む端子を含み、前記接地端子で接地に結合され、前記端子の別の端子で前記複数の電流制限検出器のそれぞれの電流制限検出器に結合されている、
    ことを特徴とする請求項13に記載のデバイス。
  17. 前記複数の抵抗デバイスの各々がレジスタを含む、
    ことを特徴とする請求項13に記載のデバイス。
  18. 前記電流制限検出器の各々が、
    各々が電流を導通するように構成され、少なくとも1つが電流導通を遮断するよう動作可能な電流スイッチを含み、そこを貫流する電流が全体として合成されてそれぞれの電流和を生成する複数の電流経路と、
    高閾値電圧を供給するよう動作する高基準電圧端子と、
    複数の入力と1つの出力とを含み、前記入力の1つが前記高閾値電圧を受け取るように動作し、前記入力の別の入力はそれぞれの抵抗デバイスに動作可能に結合されているハイレベル比較器と、
    を備え、
    前記ハイレベル比較器が、前記電圧降下と前記高閾値電圧との間の比較に応じた信号を前記出力で生成し、前記出力は、それぞれの前記電流和を段階的に低減することによって前記それぞれの電流和に関連するそれぞれのユーザ設定の電流制限を段階的に検出するように前記電流スイッチを動作するよう構成されており、
    前記複数の電流制限検出器のそれぞれの電流制限検出器に結合された前記複数の抵抗デバイスの各々の端子は、前記それぞれの複数の電流経路に結合されている、
    ことを特徴とする請求項13に記載のデバイス。
  19. 各電流経路に導通される電流の量は、そのそれぞれの電流スイッチのスケールに基づく、
    ことを特徴とする請求項18に記載のデバイス。
  20. 前記電圧降下と前記高閾値電圧との間の比較は、前記電圧降下が前記高閾値電圧を超えるかどうか判断する段階を含む、
    ことを特徴とする請求項18に記載のデバイス。
  21. 各電流経路は更に、当該電流経路に固有の量の電流を導通するように構成される、
    ことを特徴とする請求項18に記載のデバイス。
  22. 集積回路(IC)に或いは前記ICにおける機能ブロックとして具現化される、
    ことを特徴とする請求項13に記載のデバイス。
  23. 前記ICは、モバイルデバイスで使用するように構成されている、
    ことを特徴とする請求項22に記載のデバイス。
  24. 1つ又はそれ以上の電流制限を検出するための方法であって、
    選択スイッチから受け取られた選択信号に基づいて、各々がそれぞれのユーザ設定の電流制限に関連付けられた抵抗値を有し且つそれぞれの電流和を導通するように各々構成されている複数の抵抗デバイスの1つの抵抗デバイスを選択する段階と、
    電流制限検出器において前記選択された抵抗デバイスに関連付けられたユーザ設定の電流制限を検出する段階と、
    を含み、
    前記ユーザ設定の電流制限が、前記選択された抵抗デバイスに導通される前記電流和に基づいて、前記電流和を段階的に低減することによって検出されるようにする、
    ことを特徴とする方法。
  25. 前記抵抗値は、前記ユーザ設定の電流制限に基づいて事前に設定される、
    請求項24に記載の方法。
  26. 前記検出されたユーザ設定の電流制限を電流制限コントローラに伝達する段階を更に含む、
    請求項24に記載の方法。
  27. 前記選択信号の変化に応じて前記複数の抵抗デバイスのうちの異なる抵抗デバイスを選択する段階を更に含む、
    請求項24に記載の方法。
  28. 複数の電流経路に流れ且つ前記選択された抵抗デバイスに流れる電流和に合成される複数の電流によって生成される電圧降下と、高閾値電圧とを比較する段階を更に含み、
    前記選択された抵抗デバイスの抵抗値は、前記電流和と前記選択されて抵抗デバイスに関連付けられた前記ユーザ設定の電流制限との間の関係を確立するように設定され、前記各電流経路は、電流を導通するように構成され、その少なくとも1つが電流導通を遮断するよう動作可能な電流スイッチを含み、
    前記方法が更に、
    前記比較に応じて前記電流スイッチの1つ又はそれ以上を段階的に動作することによって、前記電流和と前記選択された抵抗デバイスのユーザ設定電流制限との間の関係を確立する段階と、
    前記電流和に関連付けられた前記選択された抵抗デバイスのユーザ設定の電流制限を検出する段階と、
    を含む、
    請求項24に記載の方法。
  29. 前記電流制限検出器に動作可能に結合されたメモリ内に、前記検出されたユーザ設定の電流制限を格納する段階を更に含む、
    請求項24に記載の方法。
  30. 1つ又はそれ以上の電流制限を検出するための方法であって、
    検出器において、それぞれのユーザ設定の電流制限に関連付けられた予め設定された抵抗値の抵抗デバイスを各々が含み且つそれぞれの電流和を導通するように構成されている複数の電流制限検出器のうちのいずれかである電流制限検出器を、選択スイッチから受け取られた選択信号に基づいて選択する段階と、
    前記選択された電流制限検出器において、前記それぞれのユーザ設定の電流制限を検出する段階と、
    を含み、
    前記それぞれのユーザ設定の電流制限は、前記それぞれの抵抗デバイスに導通される前記電流和に基づいて前記電流和を段階的に低減することによって検出される、
    ことを特徴とする方法。
  31. 前記検出されたユーザ設定の電流制限を電流制限コントローラに伝達する段階を更に含む、
    請求項30に記載の方法。
  32. 前記選択信号の変化に応じて前記複数の電流制限検出器のうちの異なる電流制限検出器を選択する段階を更に含む、
    ことを特徴とする請求項30に記載の方法。
  33. 前記選択された電流制限検出器において、複数の電流経路に流れ且つ前記選択された抵抗デバイスに流れる電流和に合成される複数の電流によって生成される電圧降下と高閾値電圧とを比較する段階を更に含み、
    前記選択された抵抗デバイスは、前記選択された電流制限検出器に含まれる特定の抵抗デバイスであり、前記選択された抵抗デバイスの予め設定された抵抗値は、前記電流和と前記選択された電流制限検出器に関連付けられた前記ユーザ設定の電流制限との間の関係を確立するように設定されており、前記各電流経路は、電流を導通するように構成され、その少なくとも1つが電流導通を遮断するよう動作可能な電流スイッチを含み、
    前記方法が更に、
    前記選択された電流制限検出器において、前記比較に応じて前記電流スイッチの1つ又はそれ以上を段階的に動作することによって、前記電流和と前記選択された電流制限検出器のユーザ設定の電流制限との間の関係を確立する段階と、
    前記電流和に関連付けられた前記選択された電流制限検出器のユーザ設定の電流制限を検出する段階と、
    を含む、
    請求項30に記載の方法。
  34. 1つ又はそれ以上の電流制限を検出するための装置であって、
    ユーザ設定の電流制限を検出するよう動作する検出器と、
    各々がそれぞれのユーザ設定の電流制限に関連付けられた抵抗値を有し、各々がその両端の電圧降下を生成する電流和を導通するように構成された複数の抵抗デバイスと、
    選択信号に応じて前記複数の抵抗デバイスの1つを選択するよう動作する選択スイッチと、
    前記検出器に動作可能に結合され、前記検出されたユーザ設定の電流制限を超えないように出力電流を制限するよう動作する電流制限コントローラと、
    を備え、
    前記検出器は、前記複数の抵抗デバイスの選択された抵抗デバイスに導通される前記電流和に基づいて、当該電流和を段階的に低減することによってユーザ設定の電流制限を検出するように構成されている、
    ことを特徴とする装置。
  35. 前記検出器に動作可能に結合され、前記検出されたユーザ設定の電流制限を格納するよう動作するメモリを更に含む、
    ことを特徴とする請求項34に記載の装置。
  36. 前記検出器は、
    各々が電流を導通するように構成され、少なくとも1つが電流導通を遮断するよう動作可能な電流スイッチを含み、そこを貫流する電流が全体として合成されて電流和を生成する複数の電流経路と、
    高閾値電圧を供給するよう動作する高基準電圧端子と、
    複数の入力と1つの出力とを含み、前記入力の1つが前記高閾値電圧を受け取るよう動作し、前記入力の別の入力は、前記複数の抵抗デバイスの選択された抵抗デバイスに動作可能に結合されている、ハイレベル比較器と、
    を備え、
    前記ハイレベル比較器が、前記電圧降下と前記高閾値電圧との間の比較に応じた信号を前記出力で生成し、前記出力は、前記電流和を段階的に低減することによって、前記電流和に関連するユーザ設定の電流制限を段階的に検出するように前記電流スイッチを動作するよう構成されており、
    前記電流制限検出器に結合された前記複数の抵抗デバイスの各々の端子は、前記複数の電流経路に結合されている、
    ことを特徴とする請求項34に記載の装置。
  37. 前記検出器が複数の電流制限検出器を含み、
    前記電流制限検出器の各々は、
    各々が電流を導通するように構成され且つ少なくとも1つが電流導通を遮断するよう動作可能な電流スイッチを含み、そこを貫流する電流が全体として合成されて電流和を生成する複数の電流経路と、
    高閾値電圧を供給するよう動作する高基準電圧端子と、
    複数の入力と1つの出力と含み、前記入力の1つが、前記高閾値電圧を受け取るよう動作し、前記入力の別の入力は、それぞれの抵抗デバイスに動作可能に結合されている、ハイレベル比較器と、
    を備え、
    前記ハイレベル比較器が、前記電圧降下と前記高閾値電圧との比較に応じた信号を前記出力で生成し、前記出力は、前記それぞれの電流和を段階的に低減することによって、前記それぞれの電流和に関連するそれぞれのユーザ設定の電流制限を段階的に検出するように前記電流スイッチを動作するよう構成されており、
    前記それぞれの電流制限検出器に結合された前記複数の抵抗デバイスの各々の端子は、前記それぞれの複数の電流経路に結合されている、
    ことを特徴とする請求項34に記載の装置。
  38. 前記出力電流を制限する段階が、前記電流制限コントローラにおいて、前記出力電流の制限における1ステップに各々が関連付けられる制御信号のシーケンスを出力する段階を含み、
    前記電流制限検出器及び前記電流制限コントローラに動作可能に結合され、前記電流制限コントローラから受け取られた前記制御信号のシーケンスに応じて前記出力電流を調節するよう動作する電流制限部を更に備える、
    ことを特徴とする請求項34に記載の装置。
  39. 前記電流制限コントローラと協働し、バーストパワーを供給できるエネルギー蓄積を提供するように構成された電荷蓄積デバイスを更に備える、
    ことを特徴とする請求項34に記載の装置。
JP2009532616A 2006-10-13 2007-10-12 複数の電流制限を検出するためのシステム及び方法 Active JP5358444B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US82930706P 2006-10-13 2006-10-13
US60/829,307 2006-10-13
US91292107P 2007-04-19 2007-04-19
US60/912,921 2007-04-19
US11/752,101 US7957116B2 (en) 2006-10-13 2007-05-22 System and method for detection of multiple current limits
US11/752,101 2007-05-22
PCT/US2007/081300 WO2008046068A2 (en) 2006-10-13 2007-10-12 System and method for detection of multiple current limits

Publications (3)

Publication Number Publication Date
JP2010507356A true JP2010507356A (ja) 2010-03-04
JP2010507356A5 JP2010507356A5 (ja) 2010-12-02
JP5358444B2 JP5358444B2 (ja) 2013-12-04

Family

ID=39283665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009532616A Active JP5358444B2 (ja) 2006-10-13 2007-10-12 複数の電流制限を検出するためのシステム及び方法

Country Status (7)

Country Link
US (3) US7957116B2 (ja)
EP (1) EP2076951B1 (ja)
JP (1) JP5358444B2 (ja)
KR (1) KR101365309B1 (ja)
CN (1) CN101675565B (ja)
TW (1) TWI352888B (ja)
WO (1) WO2008046068A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147664A (ja) * 2009-02-12 2012-08-02 Apple Inc 自動モードスイッチングを備えた電力変換器
JP2014071819A (ja) * 2012-10-01 2014-04-21 Fujitsu Semiconductor Ltd 電源回路
US9071143B2 (en) 2013-02-21 2015-06-30 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957116B2 (en) * 2006-10-13 2011-06-07 Advanced Analogic Technologies, Inc. System and method for detection of multiple current limits
US7672107B2 (en) * 2006-10-13 2010-03-02 Advanced Analogic Technologies, Inc. Current limit control with current limit detector
KR100855584B1 (ko) * 2006-12-26 2008-09-01 삼성전자주식회사 불휘발성 반도체 메모리에 채용하기 적합한 전압레귤레이팅 회로
US8208237B2 (en) * 2008-09-30 2012-06-26 International Business Machines Corporation Administering offset voltage error in a current sensing circuit
WO2011112201A1 (en) * 2010-03-12 2011-09-15 Hewlett-Packard Development Company, L.P. Coding for crossbar architecture
CN102609065A (zh) * 2011-01-19 2012-07-25 鸿富锦精密工业(深圳)有限公司 过流保护装置
US9547348B2 (en) 2013-05-10 2017-01-17 Walter Kidde Portable Equipment Inc. Reactive power supply
US10003190B2 (en) 2013-07-12 2018-06-19 Linear Technology Corporation Inrush control with multiple switches
US9870011B2 (en) * 2015-01-30 2018-01-16 Infineon Technologies Ag Circuit arrangement and a method for operating a circuit arrangement
US10386876B2 (en) * 2015-08-07 2019-08-20 Texas Instruments Incorporated High current limit trim apparatus and methodology
KR102546246B1 (ko) * 2015-09-02 2023-06-22 삼성전자주식회사 전류 세기를 제한하여 전력 전달을 관리하도록 구성되는 전력 공급 관리 회로, 및 그것을 포함하는 스토리지 장치 및 통신 케이블
US20190079119A1 (en) * 2016-03-15 2019-03-14 Kabushiki Kaisha Toshiba Storage battery management device and storage battery management method
US10498131B2 (en) * 2016-12-30 2019-12-03 Infineon Technologies Ag Electronic switch and protection circuit
JP2019002760A (ja) * 2017-06-14 2019-01-10 オムロンオートモーティブエレクトロニクス株式会社 距離計測装置
CN111771129B (zh) * 2019-01-31 2022-04-22 华为技术有限公司 一种用于测量电流的装置、方法及设备
CN110045205B (zh) * 2019-04-26 2021-05-11 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 单粒子闩锁限制电流测试方法、装置和系统
US11137419B2 (en) * 2019-12-17 2021-10-05 Analog Devices International Unlimited Company Mutiple range current sensor techniques
DE102020105094A1 (de) 2020-02-27 2021-09-02 Infineon Technologies Ag Intelligenter halbleiterschalter
US11269366B2 (en) * 2020-05-29 2022-03-08 Nxp B.V. Digital low-dropout regulator and method for operating a digital low-dropout regulator

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3534353A (en) * 1967-07-11 1970-10-13 Bell Telephone Labor Inc Current limit detector
US3892929A (en) * 1974-05-15 1975-07-01 Cook Electric Co Fault detector and current limiter
JPS61500457A (ja) * 1983-11-15 1986-03-13 レイコム システムズ インコ−ポレ−テツド 光ファイバ結合装置
US6130813A (en) * 1999-01-11 2000-10-10 Dell U.S.A., L.P. Protection circuit for electronic devices
US20020181181A1 (en) * 2000-10-06 2002-12-05 National Semiconductor Corporation Fuse protected shunt regulator having improved control characteristics
US20030095368A1 (en) * 2001-11-20 2003-05-22 Daniels David G. Inrush current control method using a dual current limit power switch
US20050059359A1 (en) * 2003-09-15 2005-03-17 Dornbusch Andrew W. Antenna detection and diagnostic system and related method

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859591A (en) 1973-07-02 1975-01-07 Display Enterprises Inc Soft turn-on power switching circuit
US4783137A (en) 1983-11-15 1988-11-08 Kosman Karel J Fiber optic coupling system
US4649455A (en) 1986-04-28 1987-03-10 General Electric Company Rating plug for molded case circuit breaker
US4788620A (en) 1987-11-09 1988-11-29 General Electric Company Static trip circuit breaker with automatic circuit trimming
FR2628217B1 (fr) 1988-03-07 1990-07-27 Sgs Thomson Microelectronics Circuit de mesure d'un courant
JPH02228217A (ja) 1989-02-27 1990-09-11 Fujitsu Ltd 突入電流制御回路
DE4107415C2 (de) 1991-03-08 1995-10-12 Telefunken Microelectron Schaltung zur Überwachung von Verbrauchern
US5254883A (en) 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
US5282125A (en) 1992-05-13 1994-01-25 Sundstrand Corporation Power generation system with soft-start circuit
US5506493A (en) 1992-11-10 1996-04-09 Motorola, Inc. Switching regulator and amplifier system
SE470530B (sv) * 1992-11-16 1994-07-04 Ericsson Telefon Ab L M Strömbegränsare
US5570060A (en) 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
US6170241B1 (en) 1996-04-26 2001-01-09 Tecumseh Products Company Microprocessor controlled motor controller with current limiting protection
US6163708A (en) 1998-12-31 2000-12-19 Nokia Mobile Phones Limited Closed-loop power control method
US6462971B1 (en) 1999-09-24 2002-10-08 Power Integrations, Inc. Method and apparatus providing a multi-function terminal for a power supply controller
US6407894B1 (en) 1999-11-05 2002-06-18 Siemens Energy & Automation, Inc. Method and apparatus for differentially sensing ground fault and individual phases
US6501999B1 (en) 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6465999B2 (en) * 2000-02-11 2002-10-15 Advanced Analogic Technologies, Inc. Current-limited switch with fast transient response
JP2001327086A (ja) 2000-05-18 2001-11-22 Sony Corp 充電回路
DE10036413B4 (de) 2000-07-26 2007-05-24 Robert Bosch Gmbh Einrichtung zur Positionserfassung der Rotorlage eines sensorlosen Gleichstrommotors
JP3362027B2 (ja) 2000-07-26 2003-01-07 ローム株式会社 Usb装置
AT410867B (de) 2001-04-06 2003-08-25 Siemens Ag Oesterreich Spannungsversorgung mit abschaltsicherung
US6807040B2 (en) 2001-04-19 2004-10-19 Texas Instruments Incorporated Over-current protection circuit and method
JP4732617B2 (ja) 2001-06-08 2011-07-27 セイコーインスツル株式会社 ボルテージ・レギュレータ
US6762917B1 (en) 2001-06-12 2004-07-13 Novx Corporation Method of monitoring ESC levels and protective devices utilizing the method
US6657906B2 (en) 2001-11-28 2003-12-02 Micron Technology, Inc. Active termination circuit and method for controlling the impedance of external integrated circuit terminals
US6636025B1 (en) 2002-01-09 2003-10-21 Asic Advantage, Inc. Controller for switch mode power supply
JP2003208232A (ja) 2002-01-15 2003-07-25 Denso Corp 電源回路
US6617833B1 (en) 2002-04-01 2003-09-09 Texas Instruments Incorporated Self-initialized soft start for Miller compensated regulators
US6977492B2 (en) 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator
JP4028779B2 (ja) 2002-08-19 2007-12-26 株式会社東芝 コンプレッサの冷媒漏れ検知装置
US6703885B1 (en) 2002-09-18 2004-03-09 Richtek Technology Corp. Trimmer method and device for circuits
US6809678B2 (en) 2002-10-16 2004-10-26 Perkinelmer Inc. Data processor controlled DC to DC converter system and method of operation
US6989981B2 (en) 2002-10-24 2006-01-24 02Micro International Limited Battery over voltage and over protection circuit and adjustable adapter current limit circuit
JP3761507B2 (ja) 2002-11-21 2006-03-29 ローム株式会社 直流安定化電源装置
US7342761B2 (en) 2003-12-16 2008-03-11 Rockwell Automation Technologies, Inc. Apparatus and method for limiting application of electrical power to a load
JP3889402B2 (ja) 2004-01-22 2007-03-07 ローム株式会社 過電流検出回路及びそれを備えたレギュレータ
US7362191B2 (en) * 2004-04-29 2008-04-22 Linear Technology Corporation Methods and circuits for frequency modulation that reduce the spectral noise of switching regulators
US7193474B2 (en) 2004-11-02 2007-03-20 Skyworks Solutions, Inc. Current limit circuit for power amplifiers
JP4927356B2 (ja) 2005-07-11 2012-05-09 エルピーダメモリ株式会社 半導体装置
US7248026B2 (en) 2005-11-28 2007-07-24 Micrel, Incorporated Single-pin tracking/soft-start function with timer control
US7459891B2 (en) 2006-03-15 2008-12-02 Texas Instruments Incorporated Soft-start circuit and method for low-dropout voltage regulators
US20080071489A1 (en) 2006-09-15 2008-03-20 International Business Machines Corporation Integrated circuit for measuring set-up and hold times for a latch element
US7957116B2 (en) * 2006-10-13 2011-06-07 Advanced Analogic Technologies, Inc. System and method for detection of multiple current limits
US7672107B2 (en) 2006-10-13 2010-03-02 Advanced Analogic Technologies, Inc. Current limit control with current limit detector

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3534353A (en) * 1967-07-11 1970-10-13 Bell Telephone Labor Inc Current limit detector
US3892929A (en) * 1974-05-15 1975-07-01 Cook Electric Co Fault detector and current limiter
JPS61500457A (ja) * 1983-11-15 1986-03-13 レイコム システムズ インコ−ポレ−テツド 光ファイバ結合装置
US6130813A (en) * 1999-01-11 2000-10-10 Dell U.S.A., L.P. Protection circuit for electronic devices
US20020181181A1 (en) * 2000-10-06 2002-12-05 National Semiconductor Corporation Fuse protected shunt regulator having improved control characteristics
US20030095368A1 (en) * 2001-11-20 2003-05-22 Daniels David G. Inrush current control method using a dual current limit power switch
US20050059359A1 (en) * 2003-09-15 2005-03-17 Dornbusch Andrew W. Antenna detection and diagnostic system and related method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147664A (ja) * 2009-02-12 2012-08-02 Apple Inc 自動モードスイッチングを備えた電力変換器
JP2014071819A (ja) * 2012-10-01 2014-04-21 Fujitsu Semiconductor Ltd 電源回路
US9071143B2 (en) 2013-02-21 2015-06-30 Kabushiki Kaisha Toshiba Semiconductor device
US9531269B2 (en) 2013-02-21 2016-12-27 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
WO2008046068A3 (en) 2008-07-10
KR101365309B1 (ko) 2014-02-19
US8295023B2 (en) 2012-10-23
JP5358444B2 (ja) 2013-12-04
EP2076951B1 (en) 2017-02-22
US8699195B2 (en) 2014-04-15
KR20090084863A (ko) 2009-08-05
WO2008046068A2 (en) 2008-04-17
WO2008046068A9 (en) 2009-05-14
TWI352888B (en) 2011-11-21
CN101675565A (zh) 2010-03-17
EP2076951A2 (en) 2009-07-08
US20080088290A1 (en) 2008-04-17
CN101675565B (zh) 2012-08-29
WO2008046068A8 (en) 2009-11-12
US20130038974A1 (en) 2013-02-14
EP2076951A4 (en) 2011-12-07
US20110273808A1 (en) 2011-11-10
TW200830079A (en) 2008-07-16
US7957116B2 (en) 2011-06-07

Similar Documents

Publication Publication Date Title
JP5358444B2 (ja) 複数の電流制限を検出するためのシステム及び方法
JP5371767B2 (ja) 電流制限検出器
JP5290977B2 (ja) 電流制限検出器による電流制限制御
US6815938B2 (en) Power supply unit having a soft start functionality and portable apparatus equipped with such power supply unit
US7362078B2 (en) Power supply circuit
TW201937331A (zh) 穩壓系統、穩壓晶片以及穩壓控制方法
JP2006067791A (ja) ステップダウン電流モードスイッチングレギュレータのための改良された性能の制御装置
JP5068631B2 (ja) 定電圧回路
JP2004180472A (ja) 電源切替回路
JP2005174264A (ja) 電源切換回路
JP2007286989A (ja) 電源レギュレータ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20100310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130520

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130527

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130619

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130626

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130711

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5358444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250