JP2005174264A - 電源切換回路 - Google Patents
電源切換回路 Download PDFInfo
- Publication number
- JP2005174264A JP2005174264A JP2003422427A JP2003422427A JP2005174264A JP 2005174264 A JP2005174264 A JP 2005174264A JP 2003422427 A JP2003422427 A JP 2003422427A JP 2003422427 A JP2003422427 A JP 2003422427A JP 2005174264 A JP2005174264 A JP 2005174264A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- switching circuit
- supply switching
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【解決手段】第1、第2の入力端子1,2と一つの出力端子5とを持ち、第1の入力端子1と出力端子5の間に介在する定電圧回路10の構成がシリーズレギュレータであって、第2の入力端子2と出力端子5の間に導通状態を制御可能なスイッチ手段6を持ち、第2の入力端子2の電源が選択されている時には、シリーズレギュレータの設定電圧を出力端子5の電圧より低い低設定電圧で動作させ、第1の入力端子1の電源が選択されている時には、低設定電圧より高い任意の設定電圧に復帰すると共に、スイッチ手段8が遮断される時のみ遅延11が働くように構成される。
【選択図】 図1
Description
図7は、上記提案のスイッチ回路の構成図である。
入力端子1は入力電圧の電圧検出手段として電圧検出器7によってその電圧をモニタされている。入力端子1と出力端子5の間には、電圧制御回路17の出力によって制御されるスイッチングトランジスタ9が設けられ、入力端子2と出力端子5の間には、スイッチングトランジスタ6が設けられている。電圧制御回路17は、出力電圧を一定に制御する機能と共に、トランジスタ6あるいはトランジスタ9のいずれか一つを導通するための選択手段としても機能している。すなわち、電圧検出器7の出力が高電圧レベルの時にはトランジスタ6をオフして、電圧制御回路17をボルテージレギュレータとして動作させ、一方、電圧検出器7の出力が低電圧レベルの時にはトランジスタ9をオフして、トランジスタ6をオンさせている。また、図7では、電圧検出器7は入力端子1の電圧をモニタしているが、場合によっては入力端子2の電圧をモニタしてもよい。
図8は、上記電源システムの構成を示す図である。
低ドロップアウトレギュレータ10およびDC/DCコンバータ32が出力端子に並列に接続されている。低負荷時には、回路消費電流の少ない低ドロップアウトレギュレータ10としてシリーズレギュレータを使用し、高負荷時には、変換効率の高いDC/DCコンバータ32などのスイッチングレギュレータに切り換えて動作させる。これにより、電力利用効率を高めるとともに、シリーズレギュレータとスイッチングレギュレータとを所定期間同時に動作させることにより、切り換え時の電圧変動を減少させて、安定に切り換えを行えるようにしている。
図9および図10は、それぞれ上記本発明者が提案した電源切替回路の構成図である。
また、図11は、図10に示す回路を用いた電源切替え動作時の特性図である。
図11では、バッテリーからの直接の電圧を入力端子1へ、バッテリーからDC/DCコンバータで降圧した電圧を入力端子2へ、それぞれ入力した場合の電源切り替え動作を説明するための波形図が示されている。入力端子2への電力供給がある状態、つまりDC/DCコンバータなどのスイッチングレギュレータが動作している状態では、入力端子1を経由した第1シリーズレギュレータ10の出力電圧を意図的に下げることにより、その出力を遮断し、入力端子2への電力供給がない状態では第1シリーズレギュレータ10の出力電圧を元の設定値に復帰させることにより、出力端子5に安定した定電圧出力もしくは入力端子2からの電力を供給可能としている。
この方法は、厳密には、図11のBで示す部分で電流が第1シリーズレギュレータ10から入力端子2へ逆流し、特に入力端子2の電源が立ち下がる過程では、入力端子2に接続されている外部負荷により電流を引き込むことで、第1シリーズレギュレータ10に緩やかに負荷をかけ、電圧検出器を動作させて切り替え動作を実現していた。
しかしながら、この方法では、例えば入力端子2に外部負荷がない場合には適用できないという問題があり、あるいは、検出電圧と低設定電圧の差と逆流時のスイッチ手段6での電圧降下のばらつきにより、切替動作に必要な逆流電流が増減するという問題があり、また、最悪の場合には、切り替え動作そのものが完了しないで、電流が逆流し続けるという危険性を含んでいた。
本発明の目的は、上記のような課題を克服するために、製造ばらつきや外的環境の変動による影響を受けることなく切り替え動作が可能であり、電源切り替え時の出力電圧変動が少なく、動作がより確実な電源切替回路を提供することにある。
また、第1、第2の入力端子と一つの出力端子とを持ち、第1の入力端子と出力端子の間に介在する定電圧回路の構成がシリーズレギュレータであって、第2の入力端子と出力端子の間に導通状態を制御可能なスイッチ手段を持ち、第2の入力端子の電源が選択されている時には該シリーズレギュレータの設定電圧を出力端子の電圧より低い低設定電圧で動作させ、第1の入力端子の電源が選択されている時には低設定電圧より高い任意の設定電圧に復帰すると共に、スイッチ手段が遮断される時のみ遅延が働くように構成されることを特徴としている。
また、上記シリーズレギュレータが低設定電圧に移行する場合には、段階的に、復帰する場合には直接に移行するように構成されることも特徴としている。
また、上記電源切替回路において、第2の入力端子と出力端子の間のスイッチ手段に、MOSトランジスタを用いたことも特徴としている。
また、上記電源切替回路において、第2の入力端子と出力端子の間のスイッチ手段として、第2のシリーズレギュレータが挿入されることも特徴としている。
また、上記電源切替回路において、切り替え動作の制御を入力端子の電圧状態により行うことも特徴としている。
さらに、上記電源切替回路において、切り替え動作の制御を外部入力信号によって行うことも特徴としている。
(1)少なくとも一つの定電圧回路を常時動作させ、電源切り替え時に両入力端子の電源で電力を供給する状態を作ると共に、定電圧回路の出力電圧とスイッチ手段の導通状態を時間的に制御するようにしたため、製造ばらつきや入力端子の状態によらず動作がより確実となる。
(2)定電圧回路としてのシリーズレギュレータの出力電圧を通常の設定電圧と低設定電圧で出力可能としたため、負荷に対してより最適な出力電圧を選択可能としながら、過渡的なアンダーシュートに対してもそのレベルを低設定電圧で制限することが可能となる。
(3)シリーズレギュレータの低設定電圧への移行を緩やかにしたため、電源が切り替わる際の出力電圧を安定に保つことが可能になった。
(4)シリーズレギュレータの低設定電圧への移行を段階的にしたため、電源が切り替わる際の出力変動を軽減することが可能になった。
(5)電源切替回路の構成要素の全てを、既存のCMOSプロセスを用いて省スペースに集積することが可能になった。
(6)第2のシリーズレギュレータを追加したため、第2の入力端子からの電源で電力を供給する時にもより安定した定電圧出力を実現することが可能になった。
(7)電源切り替えの動作を、入力端子の電圧レベルを検出して行うこととしたため、制御信号入力端子や、制御信号の入力が不要となった。
(8)電源切り替えの動作を制御信号により行うことにしたため、電圧検出器が不要となり、回路構成を簡単にすることが可能になった。
図1は、本発明の第1の実施例を示す電源切替回路の構成図である。
入力端子1、出力端子5は、定電圧回路10の入力端子、出力端子を構成する一方、出力端子5と入力端子2の間には導通状態を制御可能なスイッチ手段6が接続されている。
定電圧回路10は、誤差増幅器3、基準電圧4、出力ドライバーとなるPchトランジスタ9、出力端子およびグランド間に直列接続された抵抗R1,R2,R3、Nchトランジスタ8からなるシリーズレギュレータとして機能する。誤差増幅器3において出力端子5の電圧の分圧成分と基準電圧とを比較し、ドライバーとなるPchトランジスタ9のゲートを制御して出力端子5に定電圧を出力している。ここで、定電圧回路10には、抵抗R2、R3の接続点とグランド間にNchトランジスタ8が存在し、このトランジスタ8がオフすることにより、定電圧回路10の出力を抵抗比の変化に応じて通常の設定電圧から低設定電圧に下げることが可能となる。
図2は、本発明の第2の実施例を示す電源切替回路の構成図である。
図2では、図1の構成要素はそのまま残し、インバータ回路13とNchトランジスタ8の間に抵抗R4とダイオードD1の並列回路を接続し、さらにNchトランジスタ8および抵抗R4の接続点とグランドとの間に容量C1を接続した。これらの新たに追加された回路により、定電圧回路10は通常の設定電圧から低設定電圧へ移行する場合には緩やかに、復帰する場合には速やかに移行するようになる。すなわち、低設定電圧へ移行する場合には、抵抗R4とダイオードD1の並列回路が遅延回路となるため、トランジスタ8のゲート電圧を徐々に降下させることにより、トランジスタ8は緩やかにオンからオフに切り替わる。また、通常の設定電圧へ復帰する場合には、容量C1にダイオードD1を通して電荷を急速に充電させることにより、トランジスタ8のゲート電圧を急激に上昇させて、瞬間的にオフからオンに切り替える。
このことにより、例えば電源が入力端子1から入力端子2へ切り替わる際には、入力端子2への負荷接続を緩やかにして、出力端子5の電圧変動をさらに安定させることが可能となる。勿論、定電圧回路10の出力を同様に制御可能な手段であれば、その構成は如何なるものであっても良い。
図3は、本発明の第3の実施例を示す電源切替回路の構成図である。
図3では、図1の構成要素はそのまま残し、抵抗R3を分割してその中点とグランドとの間に、Nchトランジスタ82を追加する。それとともに、インバータ14をトランジスタ82のゲートに接続する。トランジスタ82のゲートは、遅延回路11の出力をインバータ回路14で反転して制御している。これら新たに接続した回路82,14により、定電圧回路10は通常の設定電圧から低設定電圧へ移行する場合は段階的に、復帰する場合は直接に移行するようになる。すなわち、低設定電圧へ移行する場合には、遅延回路11をバイパスしたインバータ回路13を介してトランジスタ81のゲートに低電圧を印加し、トランジスタ81を急激にオンからオフにした後、遅延回路11を経由したインバータ回路14を介してトランジスタ82のゲートに低電圧を印加することで、トランジスタ82のゲートを徐々にオンからオフにして、低設定電圧に段階的に移行させる。一方、低設定電圧から復帰する場合には、遅延回路11をバイパスしたインバータ回路13を介してトランジスタ81のゲートに高電圧を印加し、トランジスタ81を急激にオフからオンにするとともに、遅延回路11を経由したインバータ回路14を介してトランジスタ82のゲートに高電圧を印加することにより、トランジスタ82もオフからオンにする。
これらの新たに追加した回路により、定電圧回路10は通常の設定電圧から低設定電圧へ移行する場合は段階的に、また、復帰する場合には直接に移行するようになる。
その結果、例えば、電源が入力端子1から入力端子2へ切り替わる際には、入力端子2への負荷接続を段階的にして出力端子5の電圧変動を軽減させることが可能となる。
図4は、本発明の第4の実施例を示す電源切替回路の構成図である。
また、図5は、図4の電源切替回路を用いて、例えばバッテリーからの直接の電圧を入力端子1へ、スイッチングレギュレータとしてDC/DCコンバータからの電圧を入力端子2へ、それぞれ入力した場合の切り替え動作を説明する波形図である。
本実施例では、第2実施例でスイッチング手段6であったものを、定電圧回路20として第2のシリーズレギュレータで置き換えている。
入力端子2への電力供給がある状態、つまりDC/DCコンバータなどのスイッチングレギュレータが動作している状態では、入力端子1を経由した第1シリーズレギュレータ10の出力電圧を意図的に下げることでその出力を遮断し、入力端子2へ電力供給がない状態では、第1シリーズレギュレータ10の出力電圧を元の設定値に復帰させることで、出力端子5に安定した定電圧出力もしくは入力端子2からの電力を供給可能にする。
また、Pchトランジスタ6の前段に誤差増幅器23、基準電圧24、分圧抵抗R21,R22からなる第2シリーズレギュレータ20を設けることにより、電圧変動を抑制する制御電圧をトランジスタ6のゲートに印加することができるので、出力端子5に安定した電圧を出力することができる。
このような構成により、第2の実施例の作用効果はそのままに、例えば入力端子2からスイッチングレギュレータの出力で定電圧を出力する場合であっても、より安定した電圧を出力することができる。
図6は、本発明の第5の実施例を示す電源切替回路の構成図である。
図6では、第1〜第4の実施例で接続されていた電圧検出器7の代わりに制御信号入力端子15を設けて、電源切り替え動作を制御信号により行う場合を示している。
入力端子2へ電力を供給するスイッチングレギュレータなどに動作状態をコントロールする制御端子が備えられている場合には、本実施例の回路を用いることで、第1〜第4の実施例の作用効果をそのままに残した上で、回路構成を簡単にすることができる。すなわち、電圧検出器7が不要となったので、回路構成は簡単となり、操作も単純になる。
6…スイッチ手段(Pchトランジスタ)、7…電圧検出器、8…Nchトランジスタ、
9…スイッチ手段(Pchトランジスタ)、10…定電圧回路、11…遅延回路、
12…NOR回路、13…インバータ回路、14…第2のインバータ回路、
15…制御信号入力端子、20…第2の定電圧回路、23…第2の誤差増幅器、
24…基準電圧、82…Nchトランジスタ、
R1,R2,R3…抵抗、R21,R22…抵抗、R32…抵抗、C1…容量、
D1…ダイオード。
Claims (8)
- 複数の入力端子と一つの出力端子を有し、該複数の入力端子のいずれの電源から電力を供給するかを制御するように構成された電源切替回路であって、
該複数の入力端子の一つに接続された少なくとも一つの定電圧回路と、
該複数の入力端子の他の一つに接続された少なくとも一つの導通手段を設け、
該複数の入力端子に接続された電源の切り替え動作時に、該定電圧回路の出力電圧を変化させるとともに、該導通手段の導通状態も時間的に変化させることを特徴とする電源切替回路。 - 第1および第2の入力端子と、一つの出力端子と、該第1の入力端子と該出力端子の間に介在し、シリーズレギュレータを構成する定電圧回路と、該第2の入力端子と該出力端子の間に導通状態を制御可能なスイッチ手段とを設け、
該第2の入力端子の電源が選択されている時には、該シリーズレギュレータの設定電圧を該出力端子の電圧より低い低設定電圧で動作させ、該第1の入力端子の電源が選択されている時には、低設定電圧より高い任意の設定電圧に復帰すると共に、該スイッチ手段が遮断される時にのみ遅延が働くように構成されることを特徴とする電源切替回路。 - 請求項2に記載の電源切替回路において、
前記シリーズレギュレータが低設定電圧に移行する場合には緩やかに移行し、該低設定電圧から元の電圧に復帰する場合には速やかに移行するように構成されたことを特徴とする電源切替回路。 - 請求項2に記載の電源切替回路において、
前記シリーズレギュレータが低設定電圧に移行する場合には段階的に移行し、該低設定電圧から元の電圧に復帰する場合には直接に移行するように構成されたことを特徴とする電源切替回路。 - 請求項2に記載の電源切替回路において、
前記第2の入力端子と出力端子の間のスイッチ手段に、MOSトランジスタを用いたことを特徴とする電源切替回路。 - 請求項2または5に記載の電源切替回路において、
前記第2の入力端子と出力端子の間のスイッチ手段として、第2のシリーズレギュレータを配置したことを特徴とする電源切替回路。 - 請求項2〜6のいずれかに記載の電源切替回路において、
前記切り替え動作の制御を、前記入力端子の電圧状態によって行うことを特徴とする電源切替回路。 - 請求項2〜6のいずれかに記載の電源切替回路において、
前記切り替え動作の制御を、外部入力信号によって行うことを特徴とする電源切替回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003422427A JP4259999B2 (ja) | 2003-11-18 | 2003-12-19 | 電源切換回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003387554 | 2003-11-18 | ||
JP2003422427A JP4259999B2 (ja) | 2003-11-18 | 2003-12-19 | 電源切換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005174264A true JP2005174264A (ja) | 2005-06-30 |
JP4259999B2 JP4259999B2 (ja) | 2009-04-30 |
Family
ID=34741867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003422427A Expired - Fee Related JP4259999B2 (ja) | 2003-11-18 | 2003-12-19 | 電源切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4259999B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008009683A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 電源回路 |
JP2009003764A (ja) * | 2007-06-22 | 2009-01-08 | Seiko Epson Corp | 半導体集積回路装置及び電子機器 |
US8164315B2 (en) | 2008-08-25 | 2012-04-24 | Sanyo Electric Co., Ltd. | Power supply circuit |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011160554A (ja) * | 2010-02-01 | 2011-08-18 | Sanyo Electric Co Ltd | 電源回路及び電子機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11259152A (ja) * | 1998-03-11 | 1999-09-24 | Toko Inc | シリーズレギュレータ |
JP2001236131A (ja) * | 2000-02-22 | 2001-08-31 | Fujitsu Ltd | Dc−dc変換回路、電源選択回路、および機器装置 |
JP2002112469A (ja) * | 2000-09-29 | 2002-04-12 | Allied Tereshisu Kk | 電界効果トランジスタで構成したor回路およびそれを用いた電源回路 |
JP3852399B2 (ja) * | 2002-11-29 | 2006-11-29 | 株式会社リコー | 電源切替回路 |
-
2003
- 2003-12-19 JP JP2003422427A patent/JP4259999B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11259152A (ja) * | 1998-03-11 | 1999-09-24 | Toko Inc | シリーズレギュレータ |
JP2001236131A (ja) * | 2000-02-22 | 2001-08-31 | Fujitsu Ltd | Dc−dc変換回路、電源選択回路、および機器装置 |
JP2002112469A (ja) * | 2000-09-29 | 2002-04-12 | Allied Tereshisu Kk | 電界効果トランジスタで構成したor回路およびそれを用いた電源回路 |
JP3852399B2 (ja) * | 2002-11-29 | 2006-11-29 | 株式会社リコー | 電源切替回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008009683A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 電源回路 |
JP2009003764A (ja) * | 2007-06-22 | 2009-01-08 | Seiko Epson Corp | 半導体集積回路装置及び電子機器 |
US8164315B2 (en) | 2008-08-25 | 2012-04-24 | Sanyo Electric Co., Ltd. | Power supply circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4259999B2 (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101365309B1 (ko) | 다수의 전류 제한들의 검출을 위한 시스템 및 방법 | |
US20070247124A1 (en) | Power supply apparatus and power supply method | |
KR101387214B1 (ko) | 전류 제한 검출기 | |
US7541787B2 (en) | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor | |
KR100997588B1 (ko) | 전압-모드 스위칭 파워 서플라이 및 이의 스타트-업 방법 | |
JP4889398B2 (ja) | 定電圧電源回路 | |
JP3710468B1 (ja) | 電源装置、及び携帯機器 | |
US20080224675A1 (en) | Voltage regulator and voltage regulation method | |
JP3710469B1 (ja) | 電源装置、及び携帯機器 | |
US20070273347A1 (en) | Voltage converter capable of avoiding voltage drop occurring in input signal | |
JPH0962380A (ja) | 内部降圧回路 | |
KR20090091128A (ko) | 전류 제한 검출기를 이용한 전류 제한 제어 | |
JP2017199073A (ja) | 基準電圧発生回路及びこれを備えたdcdcコンバータ | |
US9454165B2 (en) | Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor | |
EP2176729B1 (en) | Integrated electronic device including circuitry for providing a system supply voltage from a primary power supply | |
JP4945748B2 (ja) | 電源回路 | |
US7408331B2 (en) | Constant voltage power supply circuit and method of controlling the same | |
JP3852399B2 (ja) | 電源切替回路 | |
JP4259999B2 (ja) | 電源切換回路 | |
CN110574273B (zh) | 控制电路以及理想二极管电路 | |
JP2018085859A (ja) | 電源放電回路 | |
JP2022148990A (ja) | シャントレギュレータ | |
JP2004213697A (ja) | 定電圧回路 | |
JP5181959B2 (ja) | 直流電源装置および電源制御用半導体集積回路 | |
CN114690828A (zh) | 一种ldo电路、控制方法、芯片及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |