KR100662839B1 - 기능막의 제조 방법, 박막 트랜지스터의 제조 방법 - Google Patents

기능막의 제조 방법, 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR100662839B1
KR100662839B1 KR1020050087274A KR20050087274A KR100662839B1 KR 100662839 B1 KR100662839 B1 KR 100662839B1 KR 1020050087274 A KR1020050087274 A KR 1020050087274A KR 20050087274 A KR20050087274 A KR 20050087274A KR 100662839 B1 KR100662839 B1 KR 100662839B1
Authority
KR
South Korea
Prior art keywords
ink
film
metal
organic salt
liquid
Prior art date
Application number
KR1020050087274A
Other languages
English (en)
Other versions
KR20060051421A (ko
Inventor
아츠시 덴다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060051421A publication Critical patent/KR20060051421A/ko
Application granted granted Critical
Publication of KR100662839B1 publication Critical patent/KR100662839B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명은 소성 온도에 상관없이, 즉 소성 온도를 저온으로 설정했을 경우에도, 막 표면의 평탄성 및 막의 치밀성이 양호하고, 원하는 막 특성을 충분히 확보하는 것이 가능한 기능막의 제조 방법을 제공하는 것을 과제로 한다.
본 발명의 기능막의 제조 방법은, 융점이 900℃ 이상이고, 또한 입경을 30nm ~ 150nm로 했을 경우의 융점이 255℃ 이상인 금속 및 금속 산화물 재료를 용질(溶質)로서 포함하는 제1 잉크를 기판(Ｐ) 위에 배치하는 공정과, 배치한 제1 잉크 위에 금속 유기염을 용질로서 포함하는 제2 잉크(Ｘ2)를 배치하는 공정을 포함하는 것을 특징으로 한다.
기능막, 박막 트랜지스터, 유기염

Description

기능막의 제조 방법, 박막 트랜지스터의 제조 방법{METHOD FOR MANUFACTURING FUNCTIONAL FILM AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR}
도 1은 본 실시 형태의 배선 패턴 형성 공정을 나타내는 단면 모식도.
도 2는 도 1에 계속되는 배선 패턴의 형성 공정을 나타내는 단면 모식도.
도 3은 도 2에 계속되는 배선 패턴의 형성 공정을 나타내는 단면 모식도.
도 4는 액체 방울 토출 장치의 개략 사시도.
도 5는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 모식도.
도 6은 Cap 코트법을 설명하기 위한 단면 모식도.
* 도면의 주요 부분에 대한 부호의 설명 *
Ｐ … 기판,
Ｘ1 … 제1 배선 패턴용 잉크(제1 잉크),
Ｘ2 … 제2 배선 패턴용 잉크(제2 잉크)
본 발명은 기능막의 제조 방법, 및 박막 트랜지스터의 제조 방법에 관한 것 이다.
액정 장치 등의 전기 광학 장치에 사용되는 스위칭 소자인 박막 트랜지스터(ＴＦＴ)를 제조할 때, 전극 또는 배선 등을 형성하는 공정에서, 예를 들면 포토리소그래피법이 사용되고 있다. 미리 기능막을 스퍼터, ＣＶＤ라고 하는 기존 성막 방법에 의해 형성한 후, 기판 위에 레지스트라고 불리는 감광재를 도포하고, 회로 패턴을 조사(照射)하여 현상 한 후, 레지스트 패턴에 따라 기능막을 에칭함으로써 기능 박막의 회로 패턴을 형성하는 것이다. 이 일련의 포토리소그래피법을 이용한 기능 박막의 형성, 패터닝은 성막 처리 및 에칭 처리시에 진공 장치 등의 대대적인 설비와 복잡한 공정을 필요로 하고, 또 재료 사용 효율이 수% 정도로 그 대부분을 폐기하지 않을 수 없어, 제조 비용이 높을 뿐만 아니라 생산성도 낮다.
이에 대하여, 액체 토출 헤드로부터 기능 액체 재료를 액체 방울 모양으로 토출하는 액체 방울 토출법(이른바 잉크젯법)을 사용하여, 기판 위에 기능막의 패턴(박막 패턴)을 형성하는 방법이 제안되고 있다(예를 들면, 특허문헌 1 참조). 이 방법에서는, 금속 미립자 등의 도전성 미립자를 분산시킨 기능액인 박막 패턴용 잉크를 기판에 직접 패턴 도포하고, 그 후 열처리나 레이저 조사를 행하여 박막의 도전막 패턴으로 변환한다. 이 방법에 의하면, 종래의 성막 처리, 포토리소그래피, 및 에칭 공정이 불필요해져서, 프로세스가 대폭으로 간단하게 되는 동시에, 원재료의 사용량도 적어 생산성의 향상이라고 하는 장점이 있다.
[특허문헌 1] 일본공개특허 2003-317945호 공보
특허문헌 1에 개시된 기술에서는, 형성하고 싶은 기능 박막 패턴에 따른 뱅크를 형성하고, 상기 뱅크 사이에 기능액을 토출 후 건조함으로써 박막 패턴을 얻는 것으로 하고 있다.
여기서, 벌크 재료의 융점이 높고(예를 들면 1000℃ 이상), 또한 미립자화에 의한 융점 강하가 작은 금속 미립자(예를 들면 ＩＴＯ나 Ｎｉ 등)를 용질로 하는 기능성 잉크를 사용하고, 상기 잉크젯법에 의해 박막 패턴을 형성하여 박막 트랜지스터를 형성하려고 하는 경우, 이하와 같은 문제를 일으키는 경우가 있다.
구체적으로는, 아모퍼스 실리콘 ＴＦＴ의 제조 프로세스에서는 아모퍼스 실리콘 중에 신터링(sintering;소결)된 수소의 이탈을 방지하기 위해, 기능성 잉크의 소성 온도를 약 250℃ 이하로 할 필요가 있다. 그러나, 상술한 고융점 금속 미립자를 용질로 하는 기능성 잉크에서는, 250℃ 이하의 소성 온도에서 기능막을 얻으려고 해도, 미립자 사이의 용착(溶着)의 발생이나 소결이 진행하지 않기 때문에, 막 표면의 평탄성 및 막의 치밀성이 극도로 나빠서, 원하는 막 특성을 얻을 수 없는 외에, 상층의 기능막, 예를 들면 게이트 절연막 등의 층간 절연막의 내압 불량이나, 도전막 사이의 접촉 불량, 및 기판(하지막)과의 밀착 강도 불량 등의 원인이 된다.
본 발명은 상기와 같은 사정에 감안하여 이루어진 것으로, 소성 온도에 상관없이, 즉 소성 온도를 저온으로 설정했을 경우에도, 막 표면의 평탄성 및 막의 치밀성이 양호하고, 원하는 막 특성을 충분히 확보하는 것이 가능한 기능막의 제조 방법과 상기 기능막의 제조 방법을 이용한 박막 트랜지스터의 제조 방법을 제공하 는 것을 목적으로 하고 있다.
상기의 목적을 달성하기 위해서, 본 발명의 기능막의 제조 방법은 벌크의 융점이 900℃ 이상으로, 또한 입경을 30nm ~ 150nm로 했을 경우의 융점이 255℃ 이상인 금속 및 금속 산화물 재료를 용질로서 포함하는 제1 잉크를 기판 위에 배치하는 공정과, 배치한 제1 잉크 위에 금속 유기염을 용질로서 포함하는 제2 잉크를 배치하는 공정을 포함하는 것을 특징으로 한다.
이러한 방법에 의하면, 고융점 금속을 용질로 하는 제1 잉크를 소성하여 고융점 금속막(제1 기능막)으로 하는 경우, 그 소성 온도를 저온(예를 들면 250℃ 정도)으로 설정했을 경우에도 얻어지는 기능막의 표면 평탄성 및 치밀성이 양호한 것이 된다. 이는, 제1 잉크 위에 금속 유기염을 용질로서 포함하는 제2 잉크를 배치시켰기 때문이다. 즉, 본 발명의 기능막은 저온 소성에 의해 형성한 고융점 금속막 위에, 금속 유기염으로 이루어지는 금속 유기염막(제2 기능막)을 형성하여 얻고 있지만, 상기 금속 유기염은 금속 및 금속 산화물이 생성되는 금속 유기염의 분해 온도가 상대적으로 저온이기 때문에, 소성에 의해 치밀한 막을 만들 수 있게 되고, 그 결과, 기능막의 표면 평탄성이 뛰어나게 되는 것이다. 또 제1 잉크를 소성함으로써 얻은 다공질의 기능막에, 도포량을 최적화한 제2 잉크를 침투시킴으로써, 높은 기판(하지막)과의 밀착성도 동시에 얻는 것이 가능해진다.
또한, 금속 유기염으로 이루어지는 금속 유기염막을 고융점 금속막의 표층 측에 배치시킬 수 있도록 각 공정을 행하는 것으로 한다. 구체적으로는, 제1 잉크 를 건조 또는 소성 후 제2 잉크를 배치하거나, 제1 잉크와 제2 잉크를 각각 상용(相容)하지 않는 용매로 구성하여, 각 잉크를 일괄 소성하는 것으로 하여도 좋다. 또, 만일 제1 잉크와 제2 잉크를 상용시켜 각 잉크를 일괄 소성하는 경우는 제2 잉크 중의 금속 유기염의 분해 후의 금속 중량이, 반드시 제1 잉크 중에 포함되는 미립자의 금속 중량보다 많아지도록, 금속 유기염의 함유율 또는 각 잉크의 도포량을 설정한다.
제1 잉크를 구성하는 금속 재료(고융점 금속 재료)로서는, 예를 들면 니켈, 망간, 티탄, 탄탈, 텅스텐, 몰리브덴, 산화 인듐, 산화 주석, 인듐 주석 산화물, 인듐 아연 산화물, 할로겐 함유 산화 주석, 및 금, 은, 구리의 산화물 중 어느 하나를 사용할 수 있다. 또, 제2 잉크를 구성하는 금속 유기염으로서는, 상기 금속 재료를 구성하는 금속의 유기염을 사용할 수 있다. 이러한 재료를 사용함으로써, 상술한 바와 같은 과제를 해결할 수 있게 된다.
또, 상기 제2 잉크로서, 상기 금속 유기염에 더하여 필러(filler) 및 바인더(binder)가 함유되어 이루어지는 것을 사용할 수 있다. 이 경우, 얻어지는 기능막의 표면 평탄성 및 치밀성을 향상시키고, 또한 기판(하지막)과의 높은 밀착성을 얻을 수 있게 된다.
또한, 상기 제2 잉크로서, 상기 금속 유기염에 더하여 상기 금속 재료로 이루어지는 입경이 30nm ~ 150nm인 입자가 함유되어 이루어지는 것을 사용할 수 있다. 또한 금속 유기염과 미립자의 비율로서는, 금속 유기염의 분해 후의 금속 중량이, 함유되는 금속 입자의 중량보다 많은 편이 더 바람직하다. 이 경우도, 얻어지 는 기능막의 표면 평탄성 및 치밀성을 향상시킬 수 있게 된다. 또한, 상기 제2 잉크를 채용했을 경우는 고융점 금속막과 금속 유기염막 및 기판(하지막)과의 양호한 밀착성을 얻을 수 있다.
상기 제1 잉크 및 상기 제2 잉크를 배치시키는 방법으로서는, 예를 들면 액체 방울 토출 장치를 사용한 액체 방울 토출법을 채용할 수 있다. 그 밖에도, 모세관 현상을 이용한 ＣＡＰ 코트법을 채용할 수도 있다.
다음에, 상기 과제를 해결하기 위해서, 본 발명의 박막 트랜지스터의 제조 방법은 상기 기능막의 제조 방법을 사용하여 도전막을 형성하는 공정을 포함하는 것을 특징으로 한다. 이러한 방법에 의하면, 표면 평탄성 및 치밀성이 뛰어난 도전막을 형성할 수 있고, 그 결과, 설계대로의 막 특성을 발현할 수 있게 된다. 따라서, 본 발명의 제조 방법에 의해 얻어진 박막 트랜지스터는 신뢰성이 뛰어나 상기 도전막 위의 층간 절연막의 내압 불량이나, 도전막 사이의 접촉 불량, 및 기판(하지막)과의 밀착 강도 불량 등도 생기기 어렵게 된다.
이하, 본 발명의 실시 형태를 도면을 참조하여 설명한다. 또한, 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
우선, 본 발명의 기능막의 제조 방법의 일실시 형태에 대해 설명한다. 이하에 나타내는 제조 방법에서는 뱅크를 형성하고, 상기 뱅크로 둘러싸인 영역에 액체 방울 토출 장치를 사용한 액체 방울 토출법에 의해 배선 패턴(기능막)을 형성하는 것이 특징이 되고 있다. 이하, 각 공정마다 상세하게 설명한다.
본 실시 형태에 따른 배선 패턴(기능막)의 형성 방법은, 제1 배선 패턴용 잉크를 기판 위에 배치한 후, 제2 배선 패턴용 잉크를 배치하는 것으로서, ＨＭＤＳ막 형성 공정, 뱅크 형성 공정, 잔사 처리 공정(친액화 처리 공정), 발액화 처리 공정, 제1 재료 배치 공정, 제1 건조 공정, 제2 재료 배치 공정, 제2 건조 공정, 및 소성 공정으로 개략 구성된다. 이하, 각 공정마다 상세하게 설명한다.
(ＨＭＤＳ 형성 공정)
우선, 도 1(ａ)에 나타내듯이, 유리 등의 기판(Ｐ)을 준비하고, 상기 기판(Ｐ) 위에 ＨＭＤＳ막(헥사메틸디실라잔)(32)을 형성한다. 이 ＨＭＤＳ막(32)은 기판(Ｐ)과 뱅크(31)(도 1(ｂ) 참조)의 밀착성을 향상시키는 것으로서, 예를 들면 ＨＭＤＳ를 증기 모양으로 하여 대상물에 대하여 부착시키는 방법(ＨＭＤＳ 처리)에 의해 형성된다.
(뱅크 형성 공정)
뱅크는 격벽 부재로서 기능하는 부재이며, 뱅크의 형성은 리소그래피법이나 인쇄법 등, 임의의 방법으로 행할 수 있다. 예를 들면, 리소그래피법을 사용하는 경우는 스핀 코트, 스프레이 코트, 롤 코트, 다이코트, 딥 코트 등 소정의 방법으로, 도 1(ｂ)에 나타내듯이 기판(Ｐ) 위에 원하는 높이에 맞추어 유기계 감광성 재료(31)를 도포하고, 그 위에 레지스트층을 도포한다. 그리고, 뱅크 형상에 맞춰 마스크를 실시하고 레지스트를 노광·현상함으로써, 뱅크 형상에 맞춘 레지스트를 남긴다. 마지막에 에칭하여 마스크 이외의 부분의 뱅크 재료를 제거한다. 또, 하층이 무기물 또는 유기물로서 기능액에 대하여 친액성을 나타내는 재료로, 상층이 유기 물로서 발액성을 나타내는 재료로 구성된 2층 이상으로 뱅크(볼록부)를 형성해도 좋다.
이상과 같은 방법에 의해, 도 1(ｃ)에 나타내는 배선 패턴을 형성해야 할 영역(예를 들면 10μｍ폭)의 주변을 둘러싸도록 뱅크(Ｂ, Ｂ)가 형성되어 뱅크 사이(배선 패턴 형성 영역)(34)가 형성된다.
뱅크(Ｂ)를 형성하는 유기 재료로서는, 액체 재료에 대하여 원래 발액성을 나타내는 재료라도 좋고, 후술하듯이, 플라즈마 처리에 의한 발액화가 가능하고 하지 기판과의 밀착성이 좋아 포토리소그래피에 의한 패터닝이 쉬운 절연 유기 재료라도 좋다. 예를 들면, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료를 사용하는 것이 가능하다.
(ＨＭＤＳ막 패터닝 공정)
기판(Ｐ) 위에 뱅크(Ｂ)가 형성되면, 계속해서 뱅크 사이(34)의 ＨＭＤＳ막(32)(뱅크(Ｂ, Ｂ) 사이의 저부)을 에칭함으로써, 도 2(ａ)에 나타내듯이 ＨＭＤＳ막(32)을 패터닝한다. 구체적으로는, 뱅크(Ｂ)가 형성된 기판(Ｐ)에 대하여 뱅크(Ｂ)를 마스크로 하여, 예를 들면 2.5% 불산 수용액으로 에칭을 실시함으로써 ＨＭＤＳ막을 에칭한다. 이에 의해 기판(Ｐ)이 뱅크(Ｂ, Ｂ) 사이의 저부에 노출된다.
(잔사 처리 공정(친액화 처리 공정))
다음에, 뱅크 사이(34)에서의 뱅크 형성시의 레지스트(유기물) 잔사를 제거하기 위해서, 기판(Ｐ)에 대하여 잔사 처리를 실시한다. 잔사 처리로서는, 자외선을 조사함으로써 잔사 처리를 행하는 자외선(ＵＶ) 조사 처리나 대기 분위기 중에 서 산소를 처리 가스로 하는 Ｏ₂플라즈마 처리 등을 선택할 수 있지만, 여기에서는 Ｏ₂플라즈마 처리를 실시한다.
구체적으로는, 기판(Ｐ)에 대해 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사함으로써 행한다. Ｏ₂플라즈마 처리의 조건으로서는, 예를 들면 플라즈마 파워가 50Ｗ ~ 1000Ｗ, 산소 가스 유량이 50ｍｌ/ｍｉｎ ~ 100ｍｌ/ｍｉｎ, 플라즈마 방전 전극에 대한 기판(Ｐ)의 판 반송 속도가 0.5ｍｍ/ｓｅｃ ~ 10ｍｍ/ｓｅｃ, 기판 온도가 70℃ ~ 90℃가 된다. 또한, 기판(Ｐ)이 유리 기판인 경우, 그 표면은 배선 패턴 형성 재료에 대하여 친액성을 갖고 있지만, 본 실시 형태와 같이 잔사 처리를 위해서 Ｏ₂플라즈마 처리나 자외선 조사 처리를 실시함으로써, 뱅크 사이(34)의 저부에 노출한 기판(Ｐ)의 친액성을 높일 수 있다.
(발액화 처리 공정)
계속해서, 뱅크(Ｂ)에 대하여 발액화 처리를 행하고, 그 표면에 발액성을 부여한다. 발액화 처리로서는, 예를 들면 대기 분위기 중에서 테트라 플루오르 메탄을 처리 가스로 하는 플라즈마 처리법(ＣＦ4 플라즈마 처리법)을 채용할 수 있다. ＣＦ4 플라즈마 처리의 조건은, 예를 들면 플라즈마 파워가 50Ｗ ~ 1000Ｗ, 4 불화 메탄가스 유량이 50ｍｌ/ｍｉｎ ~ 100ｍｌ/ｍｉｎ, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5ｍｍ/ｓｅｃ ~ 1020ｍｍ/ｓｅｃ, 기체 온도가 70℃ ~ 90℃가 된다. 또한, 처리 가스로서는 테트라 플루오르 메탄(4 불화탄소)에 한정하지 않고, 다른 탄화불소계의 가스를 사용할 수도 있다.
이러한 발액화 처리를 행함으로써, 뱅크(Ｂ)에는 이를 구성하는 수지 중에 불소기가 도입되어 기판(Ｐ)에 대하여 높은 발액성이 부여된다. 또한, 상술한 친액화 처리로서의 Ｏ₂플라즈마 처리는 뱅크(Ｂ)의 형성 전에 행해도 좋지만, 아크릴 수지나 폴리이미드 수지 등은 Ｏ₂플라즈마에 의한 전처리가 행해지는 것이 보다 불소화(발액화)되기 쉬운 성질이 있기 때문에, 뱅크(Ｂ)를 형성한 후에 Ｏ₂플라즈마 처리하는 것이 바람직하다. 또한, 뱅크(Ｂ)에 대한 발액화 처리에 의해, 먼저 친액화 처리한 기판(Ｐ) 표면에 대해 다소는 영향이 있지만, 특히 기판(Ｐ)이 유리 등으로 이루어지는 경우에는 발액화 처리에 의한 불소기의 도입이 일어나지 않기 때문에, 기판(Ｐ)은 그 친액성, 즉 젖는 성질이 실질상 손상되는 일은 없다. 또, 뱅크(Ｂ)에 대하여는, 발액성을 갖는 재료(예를 들면 불소기를 갖는 수지 재료)에 의해서 형성함으로써, 그 발액 처리를 생략하도록 해도 좋다.
(제1 재료 배치 공정)
다음에, 도 2(ｂ)에 나타내듯이, 제1 재료로서 제1 배선 패턴용 잉크(기능액)를 뱅크 사이(34)에 노출한 기판(Ｐ) 위에 배치시킨다. 여기에서는, 액체 방울 토출 헤드(1)를 구비한 액체 방울 토출 장치를 사용하여 액체 방울(Ｘ1)을 토출하는 것으로 하고 있으며, 상기 액체 방울(Ｘ1)을 구성하는 잉크는 용질로서 고융점 금속의 미립자를 사용한 배선 패턴용 잉크이다.
또한, 액체 방울 토출의 조건으로서는, 예를 들면 잉크 중량 4ｎｇ/ｄｏｔ, 잉크 속도(토출 속도) 5ｍ/ｓｅｃ ~ 7ｍ/ｓｅｃ로 행할 수 있다. 또, 액체 방울을 토출하는 분위기는 온도 60℃ 이하, 습도 80% 이하로 설정되어 있는 것이 바람직하 다. 이에 의해, 액체 방울 토출 헤드(1)의 토출 노즐이 막히는 일 없이 안정된 액체 방울 토출을 행할 수 있다.
이 재료 배치 공정에서는, 도 2(ｂ)에 나타내듯이, 액체 방울 토출 헤드(1)로부터 배선 패턴용 잉크(Ｘ1)를 액체 방울로 하여 토출하고, 그 액체 방울을 뱅크 사이(34)에 노출한 기판(Ｐ) 위에 배치시킨다. 이때, 뱅크 사이(34)에 노출한 기판(Ｐ)은 뱅크(Ｂ)로 둘러싸여 있으므로, 배선 패턴용 잉크(Ｘ1)가 소정 위치 이외로 퍼지는 것을 저지할 수 있다. 또, 뱅크(Ｂ)의 표면은 발액성이 부여되어 있기 때문에, 토출된 배선 패턴용 잉크(Ｘ1)의 일부가 뱅크(Ｂ) 위에 놓여도, 뱅크(Ｂ) 표면이 발액성으로 되어 있으므로, 뱅크(Ｂ)로부터 튕겨서 뱅크 사이(34)에 흘러 떨어지게 된다. 또한, 뱅크 사이(34)에 노출한 기판(Ｐ)은 친액성이 부여되어 있기 때문에, 토출된 배선 패턴용 잉크(Ｘ1)가 뱅크 사이(34)에 노출한 기판(Ｐ) 위에서 퍼지기 쉬워진다. 이에 의해 도 2(ｃ)에 나타내듯이 배선 패턴용 잉크(Ｘ1)를 뱅크 사이(34)의 연장 방향에 균일하게 배치할 수 있다.
본 실시 형태에서 채용한 배선 패턴 형성용 잉크(기능액)는 고융점 금속 재료의 도전성 미립자를 분산매에 분산시킨 분산액으로 이루어지는 것이다. 여기서, 도전성 미립자로서는, 예를 들면 융점이 900℃ 이상이고, 입경을 30nm ~ 150nm로 했을 경우의 융점이 255℃ 이상인 금속 재료의 미립자를 사용했다. 구체적으로는, 니켈, 망간, 티탄, 탄탈, 텅스텐, 몰리브덴, 산화인듐, 산화주석, 인듐주석 산화물, 인듐아연 산화물, 할로겐 함유 산화 주석, 및 금, 은, 구리의 산화물 중 어느 하나가 사용된다. 또한, 이들 도전성 미립자는, 분산성을 향상시키기 위해서 표면 에 유기물 등을 코팅하여 사용할 수도 있다.
한편, 분산매로서는 상기 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 것이라면 특별히 한정되지 않는다. 예를 들면, 물 외에 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, ｎ-헵탄, ｎ-옥탄, 데칸, 도데칸, 테트라 데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로 나프탈렌, 데카히드로 나프탈렌, 시클로헥실 벤젠 등의 탄화수소계 화합물, 또 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 메틸에틸에테르, 1, 2-디메톡시 에탄, 비스(2-메톡시에틸) 에테르, ｐ-디옥산 등의 에테르계 화합물, 또한 프로필렌 카보네이트, γ-부틸올락톤, Ｎ-메틸-2-피롤리돈, 디메틸 포름아미드, 디메틸 설폭사이드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또 액체 방울 토출법(잉크젯법)에의 적용이 용이하다는 점에서, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02Ｎ/ｍ 이상 0.07Ｎ/ｍ 이하의 범위 내인 것이 바람직하다. 액체 방울 토출법으로 액체를 토출할 때, 표면 장력이 0.02Ｎ/ｍ 미만이면, 잉크 조성물의 토출 노즐면에 대한 습윤성이 증대하기 때문에, 비행 굴곡이 생기기 쉬워지고, 0.07Ｎ/ｍ를 넘으면 토출 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에, 토출량이나, 토출 타이밍의 제어가 곤란하게 된다. 표면 장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크 게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량 첨가하면 좋다. 비이온계 표면 장력 조절제는, 액체의 기판에의 습윤성을 향상시키고, 막의 레벨링성을 개량하여 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면 장력 조절제는, 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함해도 좋다.
상기 분산액의 점도는 1ｍＰａ·ｓ 이상 50ｍＰａ·ｓ 이하인 것이 바람직하다. 잉크젯법을 사용하여 액체 재료를 액체 방울로서 토출할 때, 점도가 1ｍＰａ·ｓ보다 작은 경우에는 토출 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또 점도가 50ｍＰａ·ｓ보다 큰 경우는, 토출 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액체 방울의 토출이 곤란해질 뿐만 아니라, 액체 방울의 토출량이 감소한다.
여기서, 액체 방울 토출 장치에 대하여, 그 개략적인 구성을 설명한다. 도 4는 액체 방울 토출 장치(ＩＪ)의 개략 구성을 나타내는 사시도이다. 액체 방울 토출 장치(ＩＪ)는 액체 방울 토출 헤드(1)와, Ｘ축 방향 구동축(4)과, Ｙ축 방향 가이드축(5)과, 제어 장치(ＣＯＮＴ)와, 스테이지(7)와, 클리닝 기구(8)와, 테이블(9)과, 히터(15)를 구비하고 있다.
스테이지(7)는, 이 액체 방울 토출 장치(ＩＪ)에 의해 액체 재료(배선 패턴용 잉크)가 배치되는 기판(Ｐ)을 지지하는 것으로서, 기판(Ｐ)을 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액체 방울 토출 헤드(1)는, 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액체 방울 토출 헤드이며, 길이 방향과 Ｘ축 방향을 일치시키고 있다. 복수의 토출 노즐은 액체 방울 토출 헤드(1)의 아래쪽 면에 일정 간격으로 설치되어 있다. 액체 방울 토출 헤드(1)의 토출 노즐에서는, 스테이지(7)에 지지되어 있는 기판(Ｐ)에 대하여, 상술한 도전성 미립자를 포함하는 배선 패턴용 잉크가 토출된다.
Ｘ축 방향 구동축(4)에는, Ｘ축 방향 구동 모터(2)가 접속되어 있다. Ｘ축 방향 구동 모터(2)는 스텝 모터 등이며, 제어 장치(ＣＯＮＴ)로부터 Ｘ축 방향의 구동 신호가 공급되면, Ｘ축 방향 구동축(4)을 회전시킨다. Ｘ축 방향 구동축(4)이 회전하면 액체 방울 토출 헤드(1)는 Ｘ축 방향으로 이동한다.
Ｙ축 방향 가이드축(5)은, 테이블(9)에 대하여 움직이지 않게 고정되어 있다. 스테이지(7)는 Ｙ축 방향 구동 모터(3)를 구비하고 있다. Ｙ축 방향 구동 모터(3)는 스텝 모터 등이며, 제어 장치(ＣＯＮＴ)로부터 Ｙ축 방향의 구동 신호가 공급되면, 스테이지(7)를 Ｙ축 방향으로 이동한다.
제어 장치(ＣＯＮＴ)는, 액체 방울 토출 헤드(1)에 액체 방울의 토출 제어용 전압을 공급한다. 또, Ｘ축 방향 구동 모터(2)에 액체 방울 토출 헤드(1)의 Ｘ축 방향의 이동을 제어하는 구동 펄스 신호를, Ｙ축 방향 구동 모터(3)에 스테이지(7)의 Ｙ축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는, 액체 방울 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는, 도시하지 않은 Ｙ축 방향의 구동 모터가 구비되어 있다. 이 Ｙ축 방향의 구동 모터의 구동에 의해, 클리닝 기구는 Ｙ축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(ＣＯＮＴ)에 의해 제어된다.
히터(15)는, 여기에서는 램프 어닐에 의해 기판(Ｐ)을 열처리하는 수단이며, 기판(Ｐ) 위에 배치된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어 장치(ＣＯＮＴ)에 의해 제어된다.
액체 방울 토출 장치(ＩＪ)는, 액체 방울 토출 헤드(1)와 기판(Ｐ)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(Ｐ)에 대하여, 액체 방울 토출 헤드(1)의 아래쪽 면에 Ｘ축 방향으로 배열된 복수의 토출 노즐로부터 액체 방울을 토출한다.
도 5는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 5에서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는, 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 거쳐 피에조 소자(22)에 전압을 인가하여 피에조 소자(22)를 변형시킴으로써, 액체실(21)이 변형하여 토출 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써, 피에조 소자(22)의 왜곡량이 제어된다. 또, 인가 전압의 주파수를 변환시킴으로써, 피에조 소자(22)의 왜곡 속도가 제어된다. 피에조 방식에 의한 액체 방울 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주기 어렵다고 하는 이점을 가진다.
(제1 건조 공정)
기판(Ｐ)에 소정량의 배선 패턴용 잉크(Ｘ1)를 토출한 후, 분산매의 제거를 위해서 필요에 따라 건조 처리를 한다. 이 건조 처리는, 예를 들면 기판(Ｐ)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐에 의해 행할 수도 있다. 램프 어닐에 사용하는 광(光)의 광원으로서는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, ＹＡＧ 레이저, 아르곤 레이저, 탄산 가스 레이저, ＸｅＦ, ＸｅＣｌ, ＸｅＢｒ, ＫｒＦ, ＫｒＣｌ, ＡｒＦ, ＡｒＣｌ 등의 엑시머 레이져 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10Ｗ 이상 5000Ｗ 이하의 범위의 것이 사용되지만, 본 실시 형태에서는 100Ｗ 이상 1000Ｗ 이하의 범위로 충분하다.
그리고, 이 중간 건조 공정에 의해서, 도 3(ａ)에 나타내듯이, 뱅크 사이(34)의 기판(Ｐ) 위에는, 상술한 고융점 금속 재료로 구성되는 제1 배선 패턴(제1 기능막)(Ｙ1)이 형성되게 된다. 또한, 배선 패턴용 잉크(Ｘ1)의 분산매를 제거하지 않아도, 배선 패턴용 잉크(Ｘ1)와 다른 종류의 배선 패턴용 잉크가 서로 섞이지 않는 경우에는, 중간 건조 공정을 생략해도 좋다.
(제2 재료 배치 공정)
다음에, 도 3(ｂ)에 나타내듯이, 제2 재료로서 제2 배선 패턴용 잉크(기능액)(Ｘ2)를 뱅크 사이(34)의 제1 배선 패턴(Ｙ1) 위에 배치시킨다. 여기에서는, 제1 재료 배치 공정과 마찬가지로, 도 4에 나타낸 액체 방울 토출 장치(ＩＪ)를 사용하여 액체 방울(Ｘ2)을 토출하는 것으로 하고 있고, 상기 액체 방울(Ｘ2)을 구성하는 잉크는, 용질로서 고융점 금속의 유기염을 사용한 배선 패턴용 잉크이다.
이러한 유기염으로서는, 상술한 고융점 금속의 유기염, 예를 들면 염화물, 포름산화염, 초산화염, 아세틸아세톤화염, 에틸헥산염, 킬레이트제, 착체 등을 예시할 수 있으며, 구체적으로는 염화인듐, 포름산인듐, 초산인듐, 아세틸아세톤인듐, 에틸헥산인듐, 염화주석, 포름산주석, 초산주석, 아세틸아세톤주석, 에틸헥산주석 등을 예시할 수 있다. 한편, 분산매로서는, 상기의 유기염을 분산할 수 있는 것으로, 응집을 일으키지 않는 것이면 특별히 한정되지 않고, 제1 재료 배치 공정에서 사용한 용매를 적절히 사용할 수 있다.
또한, 제2 배선 패턴용 잉크(Ｘ2)에는 적정 필러 또는 바인더를 함유시킬 수 있다. 예를 들면, 비닐계 실란 커플링제 외에, 아미노계, 에폭시계, 메타크릴록시계, 메르캅토계, 케티민계, 양이온계, 아미노계 등의 실란커플링제를 예시할 수 있다. 또, 티타네이트계, 알루미네이트계의 커플링제를 함유시켜도 좋다. 그 밖에, 셀룰로오스계, 실록산, 실리콘 오일 등의 바인더를 함유시켜도 좋다. 이러한 첨가제를 함유시킴으로써, 형성하는 제2 배선 패턴과 제1 배선 패턴(Ｙ1), 나아가 기판(하지막)과의 밀착성을 향상시키는 것이 가능해진다. 또한, 제2 배선 패턴용 잉크(Ｘ2)에 대하여, 금속 재료로 이루어지는 입경 30nm ~ 150nm 정도의 미립자를 함유시키는 것도 가능하고, 이 경우도 제1 배선 패턴(Ｙ1), 나아가 기판(하지막)과의 밀착성을 향상시키는 것이 가능해진다
(제2 건조 공정)
상술과 같은 제2 배선 패턴용 잉크(Ｘ2)의 도포 후, 분산매의 제거를 위해, 필요에 따라 건조 처리를 한다. 그리고, 이 건조 처리에 의해 제2 배선 패턴용 잉크(Ｘ2)는 제2 배선 패턴(Ｙ2)이 된다. 또한, 건조 방법은 상술한 제1 배선 패턴을 형성할 때와 같은 방법으로 행할 수 있다.
그리고, 이 중간 건조 공정에 의해서, 도 3(ｃ)에 나타내듯이, 뱅크 사이(34)의 제1 배선 패턴(Ｙ1) 위에는, 상술한 금속 유기염으로 구성되는 제2 배선 패턴(제2 기능막)(Ｙ2)이 형성되게 된다.
(소성 공정)
토출 공정 후의 건조막은, 미립자 사이의 전기적 접촉을 좋게 하기 위해, 분산매를 완전하게 제거할 필요가 있는 것과 동시에, 금속 유기염을 열분해시켜 금속 또는 금속 산화물을 생성할 필요가 있다. 그 때문에, 토출 공정 후의 기판에는 소성 공정으로서 열처리 및/또는 광처리가 실시된다. 열처리 및/또는 광처리는 통상 대기중에서 행해지지만, 필요에 따라서 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 금속 유기염의 열 및 화확적인 분해 거동, 또는 기재의 내열 온도나 박막 트랜지스터의 특성 시프트 등을 고려하여 적절히 결정된다.
이상과 같은 공정에 의해, 도 3(ｃ)에 나타내는 기능막(33)이 형성되게 된다. 본 실시 형태에서는, 고융점 금속 재료로 이루어지는 제1 배선 패턴(Ｙ1) 위에, 금속 유기염으로 이루어지는 제2 배선 패턴(Ｙ2)을 배치시켰기 때문에, 소성 온도에 상관없이, 얻어지는 기능막(33)의 표면 평탄성, 치밀성, 및 기판(하지막)과의 밀착성은 매우 높은 것이 되었다.
구체적으로는, 금속 유기염으로 이루어지는 제2 배선 패턴(Ｙ2)을 형성하지 않고, 제1 배선 패턴(Ｙ1)을 250℃의 소성으로 얻은 경우, 기능막에는 공간이 많고, 표면의 평탄성도 매우 나쁜 것이었다. 이에 대해, 본 실시 형태에서 나타낸 것처럼, 제1 배선 패턴(Ｙ1) 위에 제2 배선 패턴(Ｙ2)을 형성하고, 250℃의 소성으로 기능막을 얻었을 경우, 막의 표면으로부터 막중으로 연결되는 공간은 없어져, 표면 평탄성도 양호한 것이었다.
더 구체적으로는, 비교예로서 ＩＴＯ 미립자의 분산액을 유리 기판 위에 도포하고 250℃에서 소성했을 경우, 막 표면으로부터 막중으로 연결되는 공간이 관찰되며, 막 표면의 평균 거침(Ｒmax)은 150nm 이상이었다. 한편, 실시예로서 ＩＴＯ 미립자의 분산액을 도포한 후, ＩＴＯ 유기염 및 셀룰로오스계의 바인더를 함유시킨 분산액을 더 도포하고, 이것을 250℃에서 소성한 경우, 막 표면으로부터 막중으로 연결되는 공간은 없어지고, 막 표면의 평균 거침(Ｒmax)은 100nm 전후였다. 그 밖의 실시예로서 ＩＴＯ 미립자의 분산액을 도포한 후, 인듐 유기염 및 주석 유기염을 함유시킨 분산액을 더 도포하고, 이것을 250℃에서 소성한 경우, 막 표면으로부터 막중으로 연결되는 공간은 없어져, 막 표면의 평균 거침(Ｒmax)은 50nm 이하였다.
이상과 같은 기능막의 제조 방법은, 박막 트랜지스터를 구성하는 전극 또는 배선을 형성하는 공정에 채용할 수 있다. 구체적으로는, 게이트 전극을 형성하는 공정, 소스 전극 또는 드레인 전극을 형성하는 공정, 또 소스 배선 등의 배선을 형성하는 공정에 대해 상기 기능막의 제조 방법을 채용할 수 있다.
특히, 아모퍼스 실리콘막을 능동층으로서 사용한 박막 트랜지스터에서는, 아 모퍼스 실리콘 중에 신터링된 수소의 이탈을 방지하기 위해, 전극 또는 배선의 소성 온도를 약 250℃ 이하로 할 필요가 있다. 그래서, 이러한 박막 트랜지스터를 제조할 때에 상술한 기능막의 제조 방법을 채용함으로써, 막 표면의 평탄성 및 막의 치밀성을 향상시킬 수 있고, 그 결과, 원하는 막 특성을 얻을 수 있어 게이트 절연막 등의 층간 절연막의 내압 불량이나, 도전막 사이의 접촉 불량 등이 생기기 어려운 것이 된다.
또한, 상기 실시 형태에서는, 액체 방울(기능액)을 배치하기 위해서 액체 방울 토출 장치를 사용한 액체 방울 토출법을 채용하고 있지만, 그 밖의 방법으로서, 예를 들면 도 6에 나타내는 Cap 코트법을 채용할 수도 있다. Cap 코트법은 모세관 현상을 이용한 성막법으로, 도포액(70)에 슬릿(71)을 삽입하고, 그 상태로 도포액면을 상승시키면 슬릿(71)의 상단에 액성(72)이 생성된다. 이 액성(72)에 대하여 기판(Ｐ)을 접촉시켜, 소정 방향으로 기판(Ｐ)을 평행이동시킴으로써, 도포액(70)을 기판(Ｐ)면에 도포할 수 있다.
또, 본 실시 형태에서는, 제1 배선 패턴의 소성과 제2 배선 패턴의 소성을 동시에 행하는 것으로 하고 있지만, 제1 잉크를 건조·소성한 후, 제2 잉크를 배치하는 것으로 해도 좋다. 이 경우, 형성한 제1 배선 패턴의 제2 재료 배치 공정에서의 용매(분산매)에 대한 안정성이 향상하게 된다.
본 발명에 의하면 소성 온도에 구애받지 않고, 즉 소성 온도를 저온으로 설정했을 경우에도, 막 표면의 평탄성 및 막의 치밀성이 양호하고, 원하는 막 특성을 충분히 확보하는 것이 가능한 기능막의 제조 방법을 제공할 수 있다.

Claims (10)

  1. 벌크의 융점이 900℃ 이상이고, 또한 입경(粒徑)을 30nm ~ 150nm로 한 경우의 융점이 255℃ 이상인 금속 및 금속 산화물 재료를 용질로서 포함하는 제1 잉크를 기판 위에 배치하는 공정과, 배치된 제1 잉크 위에 금속 유기염을 용질로서 포함하는 제2 잉크를 배치하는 공정을 포함하는 것을 특징으로 하는 기능막의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 잉크를 기판 위에 배치한 후, 상기 제1 잉크의 용매를 제거하여 제1 기능막을 형성하는 공정을 포함하고, 형성된 제1 기능막 위에 상기 제2 잉크를 배치하는 것을 특징으로 하는 기능막의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 재료는 니켈, 망간, 티탄, 탄탈, 텅스텐, 몰리브덴, 산화 인듐, 산화 주석, 인듐 주석 산화물, 인듐 아연 산화물, 할로겐 함유 산화 주석, 및 금, 은, 구리의 산화물 중 어느 하나인 것을 특징으로 기능막의 제조 방법.
  4. 제 1 항에 있어서,
    상기 금속 유기염은 상기 금속 재료를 함유하는 유기물로 이루어지는 것을 특징으로 하는 기능막의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제2 잉크에는 상기 금속 유기염에 더하여, 필러(filler) 및 바인더(binder)가 함유되어 이루어지는 것을 특징으로 하는 기능막의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제2 잉크에는 상기 금속 유기염에 더하여, 상기 금속 재료로 이루어지는 입경이 30nm ~ 150nm의 입자가 함유되어 이루어지는 것을 특징으로 하는 기능막의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제2 잉크에는 상기 금속 유기염에 더하여, 상기 금속 재료로 이루어지는 입경이 40nm ~ 150nm의 입자가 함유되어 이루어지고, 또한 금속 유기염의 분해 후의 금속 중량이 함유되는 금속 입자의 중량보다 많은 것을 특징으로 하는 기능막의 제조 방법.
  8. 제 1 항에 있어서,
    상기 제1 잉크 및 상기 제2 잉크를 액체 방울 토출 장치를 사용한 액체 방울 토출법에 의해 배치하는 것을 특징으로 하는 기능막의 제조 방법.
  9. 제 1 항에 있어서,
    상기 제1 잉크 및 상기 제2 잉크를 모세관 현상을 이용한 CAP 코트법에 의해 배치하는 것을 특징으로 하는 기능막의 제조 방법.
  10. 제 1 항에 기재된 방법을 사용하여 도전막을 형성하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
KR1020050087274A 2004-09-30 2005-09-20 기능막의 제조 방법, 박막 트랜지스터의 제조 방법 KR100662839B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00288694 2004-09-30
JP2004288694A JP4158755B2 (ja) 2004-09-30 2004-09-30 機能膜の製造方法、薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
KR20060051421A KR20060051421A (ko) 2006-05-19
KR100662839B1 true KR100662839B1 (ko) 2006-12-28

Family

ID=36099485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087274A KR100662839B1 (ko) 2004-09-30 2005-09-20 기능막의 제조 방법, 박막 트랜지스터의 제조 방법

Country Status (5)

Country Link
US (1) US20060068091A1 (ko)
JP (1) JP4158755B2 (ko)
KR (1) KR100662839B1 (ko)
CN (1) CN100383921C (ko)
TW (1) TWI298985B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100081983A (ko) * 2007-10-01 2010-07-15 코비오 인코포레이티드 단면 가공된 박막 디바이스 및 구조

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP4923293B2 (ja) * 2006-07-03 2012-04-25 パナソニック株式会社 微細ラインの形成方法
KR101509663B1 (ko) 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
JP2008235388A (ja) * 2007-03-19 2008-10-02 V Technology Co Ltd 金属微粒子分散液およびそれを用いた配線断線部の修正方法
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP2010530634A (ja) 2007-06-19 2010-09-09 サムスン エレクトロニクス カンパニー リミテッド 酸化物半導体及びそれを含む薄膜トランジスタ
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5159680B2 (ja) * 2009-03-24 2013-03-06 株式会社東芝 塗布型膜の形成方法
JP5376136B2 (ja) * 2009-04-02 2013-12-25 ソニー株式会社 パターン形成方法
CN102352179B (zh) * 2011-07-12 2013-04-17 陕西师范大学 金属表面聚吡咯防腐涂层的制备方法
WO2013115828A1 (en) * 2012-02-03 2013-08-08 Empire Technology Development Llc Printable electronics substrate
CN103272753B (zh) * 2013-05-24 2015-01-28 华南理工大学 可控全降解生物医用材料及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000353594A (ja) 1998-03-17 2000-12-19 Seiko Epson Corp 薄膜パターニング用基板
JP2001274344A (ja) 2000-03-23 2001-10-05 Seiko Epson Corp メモリデバイスおよびその製造方法
JP2001288578A (ja) 2000-03-31 2001-10-19 Seiko Epson Corp 微細構造体の製造方法、微細構造体、及びこれを形成するための基板
JP2003317945A (ja) 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
KR20040074136A (ko) * 1996-11-25 2004-08-21 세이코 엡슨 가부시키가이샤 유기 ｅｌ 소자의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007961B2 (ja) * 1998-03-13 2000-02-14 工業技術院長 金属酸化物薄膜の製造方法
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
TW490997B (en) * 2000-03-31 2002-06-11 Seiko Epson Corp Method of manufacturing organic EL element, and organic EL element
JP4035968B2 (ja) * 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP2003059940A (ja) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP2003124215A (ja) * 2001-10-15 2003-04-25 Seiko Epson Corp パターン形成方法、半導体デバイス、電気回路、表示体モジュール、カラーフィルタおよび発光素子
JP2003311196A (ja) * 2002-04-19 2003-11-05 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、非接触型カード媒体、圧電体素子、並びにインクジェット式記録ヘッド
JP4068883B2 (ja) * 2002-04-22 2008-03-26 セイコーエプソン株式会社 導電膜配線の形成方法、膜構造体の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
JP2004200599A (ja) * 2002-12-20 2004-07-15 Tokai Rubber Ind Ltd プラズマディスプレイ用透明電磁波シールドフィルムの製法およびそれにより得られたプラズマディスプレイ用透明電磁波シールドフィルム
JP4341249B2 (ja) * 2003-01-15 2009-10-07 セイコーエプソン株式会社 半導体装置の製造方法
US7332034B2 (en) * 2003-11-21 2008-02-19 Seiko Epson Corporation Coating apparatus and coating method using the same
US20050153114A1 (en) * 2004-01-14 2005-07-14 Rahul Gupta Printing of organic electronic devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040074136A (ko) * 1996-11-25 2004-08-21 세이코 엡슨 가부시키가이샤 유기 ｅｌ 소자의 제조 방법
JP2000353594A (ja) 1998-03-17 2000-12-19 Seiko Epson Corp 薄膜パターニング用基板
JP2001274344A (ja) 2000-03-23 2001-10-05 Seiko Epson Corp メモリデバイスおよびその製造方法
JP2001288578A (ja) 2000-03-31 2001-10-19 Seiko Epson Corp 微細構造体の製造方法、微細構造体、及びこれを形成するための基板
JP2003317945A (ja) 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100081983A (ko) * 2007-10-01 2010-07-15 코비오 인코포레이티드 단면 가공된 박막 디바이스 및 구조
KR101694684B1 (ko) * 2007-10-01 2017-01-10 씬 필름 일렉트로닉스 에이에스에이 전기 활성 디바이스를 제조하는 방법

Also Published As

Publication number Publication date
TWI298985B (en) 2008-07-11
JP2006108146A (ja) 2006-04-20
TW200618669A (en) 2006-06-01
JP4158755B2 (ja) 2008-10-01
CN100383921C (zh) 2008-04-23
US20060068091A1 (en) 2006-03-30
CN1755897A (zh) 2006-04-05
KR20060051421A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
KR100662839B1 (ko) 기능막의 제조 방법, 박막 트랜지스터의 제조 방법
KR100845505B1 (ko) 본딩 패드의 제조 방법, 본딩 패드, 전자 디바이스의 제조방법, 및 전자 디바이스
EP1777581B1 (en) Fabrication of a wiring pattern and of an active matrix substrate
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
JP4222390B2 (ja) パターンの形成方法、及び液晶表示装置の製造方法
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
KR20040091548A (ko) 패턴의 형성 방법 및 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
KR100779148B1 (ko) 박막 트랜지스터의 제조 방법
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP2004342916A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004337779A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2006100324A (ja) 膜パターンの形成方法
JP2004305989A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2006245361A (ja) 膜パターンの形成方法
JP2004351397A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004335852A (ja) 線パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2007242911A (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置及び電子機器
JP2004330165A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee